JP3954984B2

JP3954984B2 - Wiring circuit board and manufacturing method thereof

Info

Publication number: JP3954984B2
Application number: JP2003132793A
Authority: JP
Inventors: 朝雄飯島; 仁誉遠藤; 洋大平; 崇上野
Original assignee: デプト株式会社; テセラ・インターコネクト・マテリアルズ，インコーポレイテッド
Priority date: 2003-05-12
Filing date: 2003-05-12
Publication date: 2007-08-08
Anticipated expiration: 2023-05-12
Also published as: JP2004335926A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＩＣ、ＬＳＩ等の電子デバイス実装用の配線回路基板、特に高密度実装を実現できる配線回路基板と、その製造方法に関する。
【０００２】
【従来の技術】
本願出願人会社は、多層配線回路基板製造技術として、バンプ形成用の銅層（厚さ例えば１００μｍ）の一方の主面に例えばニッケルからなるエッチングバリア層（厚さ例えば１μｍ）を例えばメッキにより形成し、更に、該エッチングバリア層の主表面に導体回路形成用の銅箔（厚さ例えば１８μｍ）を形成した配線回路基板形成用部材をベースとして用い、それを適宜加工することにより多層配線回路基板を得る技術を開発し、その開発した技術について例えば特願２０００−２３０１４２（：特開２００２−０４３５０６号公報）、特願２００２−３４７９８等の出願により提案した。
【０００３】
図８（Ａ）〜（Ｅ）はそのような技術の概略を工程順に示す断面図である。
（Ａ）先ず、図８（Ａ）に示すように、上記配線回路基板形成用部材（便宜上以後単に「銅部材」という。）ａを用意する。該銅部材ａは、バンプ形成用の銅層（厚さ例えば１００μｍ）ｂと、例えばニッケルからなるエッチングバリア層（厚さ例えば１μｍ）ｃと、導体回路形成用の銅箔（厚さ例えば１８μｍ）ｄを積層した断面構造を有している。
【０００４】
（Ｂ）次に、図８（Ｂ）に示すように、ドライフィルムからなるレジストを露光、現像により配線回路形成用銅層ｂの表面上に選択的に形成してなるマスク膜ｅをマスクとして該銅層ｂを選択的エッチングすることにより上下配線間接続用のバンプｆを形成する。ｇはその選択的エッチングにより生じた凹部である。
この選択的エッチングにおいて上記エッチングバリア層ｃが文字通りエッチングバリアとなって導体回路形成用の銅層ｄがエッチングされるのを阻む。
【０００５】
（Ｃ）次に、貫通機を用いて樹脂製の絶縁シートを部材ａのバンプｆが形成された側の面に重ね、加圧してフィルムがそのバンプｆにより貫通されて上記バンプｆ間を埋める状態を形成する。図８（Ｃ）はその状態を示し、ｈはその絶縁シート等からなり各バンプｆ間を埋めて層間絶縁をする絶縁層である。
尚、絶縁層の形成は、より具体的には、絶縁層の上に剥離シートを１枚乃至２枚重ねた状態で、バンプ形成面側を研磨してバンプｆ上面を研磨するということが行われる。
【０００６】
（Ｄ）次に、図８（Ｄ）に示すように、絶縁層ｈ、バンプｆの上面上に導体回路形成用の銅箔ｉ（厚さ例えば１８μｍ）を積層し、加熱圧着して一体化する。
（Ｅ）次に、図８（Ｅ）に示すように、上下両面の銅層ｄ、ｉを選択的にエッチングすることにより配線層ｊ、ｋを形成する。
これにより、上下両面に配線層ｊ、ｋを有し、且つ、配線層ｊ・ｋ間が適宜バンプｆにより接続された両面配線基板が形成される。そして、更に斯かる両面配線基板を複数重ねて層数の多い高集積度配線基板を構成することもできる。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の技術には、銅からなるバンプｆと銅箔ｉとの接合を良好にすることが難しいという問題があった。それは、銅が酸化されやすい金属であり、接合部に酸化物が介在しやすいからである。
そのため、銅部材を使用するとき、特に銅部材同士を積層するとき、銅表面にクロメート処理をすることが一般的に行われている。
【０００８】
その技術は、本願出願人会社のバンプを層間接続に用いる上述した技術にも適用可能であるが、クロメート処理をした場合、それによる電気抵抗の増大は避け得ないし、機械的接合力も低下する。
このことは、バンプの微細さが低い場合には、さしたる問題は生じないが、配線回路基板の配線層、バンプの集積密度が高く、バンプが微細になると無視できない問題となり、看過できない。特に、配線回路基板の配線層、バンプの集積密度は高くなる一方であり、クロメート処理をする技術は徐々に採用できなくなりつつある。
【０００９】
そこで、本願出願人会社では、絶縁膜ｈを形成しバンプｆの上面を研磨した後、銅表面の酸化が進行する前（研磨後数時間以内）に、やはり表面を洗浄して酸化膜を除去処理したばかり（処理後数時間以内）の銅箔ｉを積層するというようにするという技術的工夫を行い、成果を挙げている。
【００１０】
しかしながら、このようにすることは、ランダムに来る注文に応じて種々の製品を限られた設備でスムーズに供給することを応えにくくする。
というのは、注文を来たときそれに応じて各製品を最初から製造するというのでは納期が間に合わない、生産性の向上を図るのが難しい等の事情が生じるので、或る程度製造プロセスを進めた状態の半製品を在庫として用意する必要があり、従って、各プロセス終了後の在庫時間を数時間以内に規定することは、他品種の製品を注文に応じてスムーズに提供するようにすること、生産性の向上を図ることの大きな妨げになるからである。
【００１１】
そこで、本願出願人会社は、在庫期間が長くても銅からなるバンプと接合される金属層との間に酸化物が介在せず、従って、その接合部における寄生抵抗を小さく、且つ剥がれ強度を強くするべく研究を行い、本発明を為すに至った。
【００１２】
即ち、本発明は、バンプを層間接続手段とする配線回路基板のバンプとそれに接続される金属層との接合部に酸化物が介在しないようにして、その接合部における電気的抵抗を小さくし、機械的強度を強くするようにして、配線回路基板に用いる銅材料の在庫期間を長くできるようにすることを目的とし、更には、ランダムに来る注文に応じて種々の製品を限られた設備でスムーズに供給することができるようにするため、或る程度製造プロセスを進めた状態の銅からなるバンプ側の銅部材或いはそれと接続される側の銅部材を半製品として倉庫等に用意しておくこと、即ち在庫にしておくことができ、他品種の製品を注文に応じてスムーズに提供するようにすること、生産性の向上を図ることができるようにすることを目的とする。
【００１３】
【課題を解決するための手段】
請求項１の配線回路基板は、銅からなる第１の金属層或いは第１の配線層の表面部に直接に又はエッチングバリア層を介して銅からなる複数のバンプを形成し、上記第１の金属層或いは第１の配線層のバンプ形成面の上記バンプの形成されていない部分に層間絶縁膜を形成し、該層間絶縁膜上に、上記各バンプの頂面と接する、銅からなる第２の配線層或いは第２の金属層、又は該第２の配線層或いは該第２の金属層を有する配線基板を積層した配線回路基板において、上記バンプと、それと接する上記第２の配線層或いは第２の金属層との少なくとも接合部に、銅を主成分とし、モリブデンＭｏ，クロムＣｒ，タンタルＴａ，シリコンＳｉ，タングステンＷ，バナジウムＶ，アルミニウムＡｌ，ニオブＮｂを少なくとも１種類以上添加されてなる合金が存在せしめられてなることを特徴とする。
【００１４】
尚、第１の金属層或いは第１の配線層と、バンプとの間に、エッチングバリア層を設けることは必ずしも不可欠ではない。というのは、金属層を一方の表面側から選択的にハーフエッチング（金属層の厚さよりも適宜浅いエッチング）することによりバンプを形成するということが可能であり、その場合にはエッチングバリア層が必要ではないからである。このことは、他の請求項の配線回路基板にも当てはまる。
【００１５】
請求項２の配線回路基板は、請求項１記載の配線回路基板において、前記第２の金属層又は第２の配線層の全部が銅を主成分とし、Ｍｏ，Ｃｒ，Ｔａ，Ｓｉ，Ｗ，Ｖ，Ａｌ，Ｎｂを少なくとも１種類以上添加されてなる合金からなることを特徴とする。
請求項３の配線回路基板は、請求項１又は２記載の配線回路基板において、前記第２の金属層又は第２の配線層の全部又は一部を成す、銅を主成分とし、Ｍｏ，Ｃｒ，Ｔａ，Ｓｉ，Ｗ，Ｖ，Ａｌ，Ｎｂを少なくとも１種類以上添加されてなる合金の組成比が０．１〜５．０重量％の範囲であることを特徴とする。
【００１６】
請求項４の配線回路基板の製造方法は、銅からなる第１の金属層の表面部に直接に又はエッチングバリア層を介して銅からなる複数のバンプを形成し、該第１の金属層の該バンプが形成されていない部分に層間絶縁膜を形成し、該層間絶縁膜から露出する該バンプの頂面に銅とモリブデンの合金膜をコーティングしたものを用意し、上記層間絶縁膜上に、銅からなる第２の配線層を表面に有する基板又は該第２の配線層となる第２の金属層を、上記各バンプ頂面に接続されるように積層する工程を有することを特徴とする。
【００１７】
請求項５の配線回路基板の製造方法は、銅からなる第１の金属層の表面部に直接に又はエッチングバリア層を介して銅からなる複数のバンプを形成し、その第１の金属層の該バンプ形成面にバンプ表面を含め全面的に銅とモリブデンの合金膜をコーティングし、上記第１の金属層のバンプ形成面のバンプの存在しない部分に層間絶縁膜を形成したものを用意し、該層間絶縁膜上に、第２の金属層を、又は該金属層からなる第２の配線層を表面に有する基板を、上記第２の金属層又は上記第２の配線層が上記各バンプの頂面が接続されるように積層する工程を有することを特徴とする。
【００１８】
請求項６の配線回路基板の製造方法は、銅からなる第１の金属層の表面部に直接に又はエッチングバリア層を介して銅からなる複数のバンプを形成し、上記第１の金属層の該バンプ形成面のバンプが形成されていない部分に層間絶縁膜を形成した一又は複数の第１の金属層と、表面に銅とモリブデンの合金膜をコーティングした第２の金属層、又は該第２の金属層を一方若しくは両方の表面に有する基板と、を用意し、上記第２の金属層又は上記第２の配線層の上記合金膜のコーティング面に、上記第１の金属層の層間絶縁膜形成側の面を、上記各バンプ頂面が上記コーティング側の面に接続されるように重ねて該第１の金属層と、上記第２の金属層又は上記基板とを積層する工程を有することを特徴とする。
【００１９】
尚、上記各請求項の配線回路基板の製造方法において、合金膜のコーティングは必ずしもスパッタリングによることは不可欠ではなく、他の物理的蒸着法によっても、或いは物理的蒸着以外の例えばメッキ等により形成しても良い。
また、バンプの頂面に銅とモリブデンの合金膜をコーティングする方法として、バンプと対応する部分が開口したマスク材をマスクとして例えばスパッタリング等を行う方法と、マスクを解することなくバンプ頂面が露出する層間絶縁膜表面に全面的にスパッタリング等を行い、後で合金膜をパターニングする方法があり得る。
【００２０】
【発明の実施の形態】
以下、本発明を図示実施形態に従って詳細に説明する。図１（Ａ）〜（Ｅ）、図２（Ｆ）〜（Ｊ）及び図３（Ｋ）は本発明配線回路基板の製造方法の第１の実施の形態例を工程順（Ａ）〜（Ｋ）に示す断面図である。
【００２１】
（Ａ）先ず、図１（Ａ）に示すように、三層構造の金属積層板２を用意し、その一方の表面にフォトレジスト膜１０を選択的に形成する。該金属積層板２はバンプ形成用の銅層（厚さ例えば１００μｍ）４と、例えばニッケルからなるエッチングバリア層（厚さ例えば１μｍ）６と、導体回路形成用の銅箔（厚さ例えば１８μｍ）８を積層した断面構造を有している。該銅箔８が特許請求の範囲における第１の金属層に該当する。そして、フォトレジスト膜１０を形成するのは金属積層板２の銅層４側の表面である。
尚、単層構造の金属層を、その一方の表面側からハーフエッチングすることによりバンプを形成するようにしても良いことは前述の通りである。
【００２２】
（Ｂ）次に、図１（Ｂ）に示すように、上記フォトレジスト膜１０をマスクとして上記バンプ形成用の銅層４をエッチングすることによりバンプ１２を形成する。尚、このエッチングにおいてエッチングバリア層６が銅箔８が侵されることを防止する。
（Ｃ）その後、フォトレジスト膜１０を除去し、更に、上記バンプ１２をマスクとしてエッチングバリア層６を除去する。図１（Ｃ）はそのエッチングバリア層６除去後の状態を示す。尚、その後、金属薄版２のバンプ１２形成側の銅表面を粗化する処理を施す。後で形成する層間絶縁膜（１６）との密着性を良くするためである。
【００２３】
（Ｄ）次に、図１（Ｄ）に示すように、金属積層板２のバンプ１２形成側の面に、層間絶縁膜形成用の樹脂フィルム１６と、保護シート１８をあてがう。
（Ｅ）次に、図１（Ｅ）に示すように、上記樹脂フィルム１６及び保護シート１８を上記金属積層板２のバンプ１２形成側の面に加圧し、加熱して積層する。
（Ｆ）次に、図２（Ｆ）に示すように、上記金属積層板２の記樹脂フィルム１６及び保護シート１８が積層された側の表面部を各バンプ１２頂面が露出するまで平坦に研磨する。
【００２４】
（Ｇ）次に、図２（Ｇ）に示すように、残存する上記保護シート１８を除去する。（Ｈ）次に、図２（Ｈ）に示すように、上記金属積層板２の表面部に例えば０．１５μｍ程度の厚さのモリブデンと銅からなる合金膜２０を例えばスパッタリング等によるコーティングにより形成する。該合金膜２０のモリブデンと銅の組成比は、０．１〜５．０％が好適である。本実施の形態例では、例えば１．０％（重量比）である。
尚、合金膜２０のコーティングは必ずしもスパッタリングによることは不可欠ではなく、他の物理的蒸着法によっても、或いは物理的蒸着以外の例えばメッキ等により形成しても良い。
【００２５】
（Ｉ）次に、図２（Ｉ）に示すように、配線層形成用の銅からなる金属層（厚さ例えば１０〜１８μｍ）２２を上記金属積層板２の上記合金膜２０形成側の面に臨ませる。該金属層２２は特許請求の範囲における第２の金属層に該当する。
（Ｊ）次に、図２（Ｊ）に示すように、上記金属層２２を上記金属積層板２の上記合金膜２０形成側の面に加圧し加熱することによって積層する。
（Ｋ）次に、図３（Ｋ）に示すように、上記銅箔８を選択的にエッチングすることにより配線層２４を形成し、工程（Ｊ）で積層した金属層２２を選択的にエッチングすることにより配線層２６を形成する。配線層２４は特許請求の範囲における第１の配線層に、配線層２６は特許請求の範囲における第２の配線層に該当する。
【００２６】
図３（Ｋ）に示す工程（Ｋ）、或いは図２（Ｊ）に示す工程（Ｊ）で本発明配線回路基板の第１の実施の形態例の配線回路基板が完成する。即ち、本発明に係る配線回路基板は、図３（Ｋ）に示す工程（Ｋ）が終了した状態でユーザー側に提供し、その後、ユーザー側が配線膜２４、２６を形成する場合もあれば、配線膜２４、２６を形成した後、ユーザー側に提供する場合もある。
【００２７】
本実施の形態例によれば、銅からなるバンプ１２と、銅からなるところの配線層２６となる金属層２２との接合部にモリブデンと銅からなる合金膜２０が介在するので、合金膜２０中のモリブデンが接合部に存在する銅酸化膜を還元し、その還元作用により銅酸化膜が減少乃至消滅し、その接合部における電気抵抗が小さくなり、また、接合部の機械的な耐剥がれ強度が強くなる。
【００２８】
即ち、銅にモリブデンを混ぜて合金化すると、その組成比が０．１〜５．０重量％の範囲内の場合、モリブデンが還元能力を発揮し、銅の酸化物を消滅させ、温度が例えば５００℃というように高くても銅を酸化させない。従って、上述した銅酸化膜が減少乃至消滅し、その接合部における電気抵抗が小さくなり、また、接合部の機械的な耐剥がれ強度が強くなるという効果が得られるのである。
【００２９】
図４（Ａ）〜（Ｃ）は本発明配線回路基板の製造方法の第２の実施の形態例の要部を工程順に示す断面図である。
（Ａ）図１（Ａ）〜（Ｃ）に示す工程（Ａ）〜（Ｃ）を行った後、金属積層板２〔図２（Ｃ）参照〕のバンプ１２形成側の表面に例えば０．１５μｍ程度の厚さのモリブデンと銅からなる合金膜２０を例えばスパッタリング等によるコーティングにより形成する。該合金膜２０のモリブデンと銅の組成比は、０．１〜５．０重量％が好適である。本実施の形態例では例えば１．０％（重量比）である。図４（Ａ）はそのコーティング後の状態を示す。
【００３０】
合金膜２０のコーティングは必ずしもスパッタリングによることは不可欠ではなく、他の物理的蒸着法によって、或いは物理的蒸着以外の例えばメッキ等によって形成しても良いこと前述の通りである。
（Ｂ）その後、図１（Ｄ）に示す工程（Ｄ）以降の工程を、図２（Ｇ）に示す工程（Ｇ）まで進め、その後、図２（Ｈ）に示す工程（Ｈ）を省略し、図２（Ｉ）、（Ｊ）に示す工程（Ｉ）、（Ｊ）を行う。図４（Ｂ）はその工程（Ｉ）、（Ｊ）が終了した後の状態を示す。
【００３１】
（Ｃ）しかる後、図４（Ｃ）に示すように、上記銅箔８を選択的にエッチングすることにより配線層２４を形成し、工程（Ｊ）で積層した金属層２２を選択的にエッチングすることにより配線層２６を形成する。
【００３２】
本実施の形態例（第２の実施の形態例）によっても、銅とモリブデンの合金の組成比が０．１〜５．０重量％の範囲内の場合、第１の実施の形態例によると同様に、銅からなるバンプ１２と、銅からなるところの配線層２６となる金属層２２との接合部にモリブデンと銅からなる合金膜２０を介在させることができる。従って、合金膜２０中のモリブデンが接合部に存在する銅酸化膜を還元し、その還元作用により銅酸化膜が減少し、その接合部における電気抵抗が小さくなり、また、接合部の機械的な耐剥がれ強度が強くなる。
【００３３】
図５（Ａ）〜（Ｃ）は本発明配線回路基板の製造方法の第３の実施の形態例を工程順に示す断面図である。
（Ａ）図１（Ａ）に示す工程（Ａ）から図２（Ｇ）に示す工程（Ｇ）までの工程を進め、図２（Ｈ）に示す工程（Ｈ）を省略し、図５（Ａ）に示すように、一方の表面に例えば０．１５μｍ程度の厚さのモリブデンと銅からなる合金膜２０を例えばスパッタリング等によるコーティングにより形成した金属層（特許請求の範囲における第２の配線層に該当する）２２を、その合金膜２０形成側の面を金属積層板２に向く向きで該金属積層板２に臨ませる。図５（Ａ）はその状態を示す。
【００３４】
（Ｂ）次に、図５（Ｂ）に示すように、その金属層２２を金属積層板２に加圧及び加熱により積層する。
（Ｃ）次に、上記銅箔８を選択的にエッチングすることにより配線層（特許請求の範囲における第１の配線層に該当する）２４を形成し、金属層２２を選択的にエッチングすることにより配線層（特許請求の範囲における第２の配線層に該当する）２６を形成する。
【００３５】
本実施の形態例（第３の実施の形態例）によっても、第１、第２の実施の形態例によると同様に、銅からなるバンプ１２と、銅からなるところの配線層２６となる金属層２２との接合部にモリブデンと銅からなる合金膜２０を介在させることができる。従って、合金膜２０中のモリブデンが接合部に存在する銅酸化膜を還元し、その還元作用により銅酸化膜が減少し、その接合部における電気抵抗が小さくなり、また、接合部の機械的な耐剥がれ強度が強くなる。
【００３６】
図６は上記第３の実施の形態例の一部を変形した変形例を説明するための断面図である。
本変形例は、銅からなり一方の表面にモリブデンと銅からなる合金膜２０を例えばスパッタリング等によるコーティングにより形成した金属層２２に代えて、図６に示すようにモリブデンと銅からなる合金からなる金属層（特許請求の範囲における第２の配線層に該当する）２２ａを用いるようにしたものである。
【００３７】
このような変形例によっても、モリブデンと銅からなる合金中のモリブデンが接合部に存在する銅酸化膜を還元し、その還元作用により銅酸化膜が減少し、その接合部における電気抵抗が小さくなり、また、接合部の機械的な耐剥がれ強度が強くなる。
【００３８】
尚、上記第１〜第３の実施の形態例においては、バンプ１２の表面と、層間絶縁膜１６及びバンプの表面に積層される金属層２２の表面とのいずれか一方にモリブデン・銅合金膜２０を形成して積層をするようにしていたが、その両方の表面にその合金膜２０を形成して積層するようにしても良い。
【００３９】
図７（Ａ）〜（Ｃ）は本発明配線回路基板の製造方法の第４の実施の形態例を工程順（Ａ）〜（Ｃ）に示す断面図である。
本実施の形態例は、スルーホールのある両面配線回路基板をつくり、その両面に、例えば図５（Ａ）に示す状態（金属層２２が積層される前の状態）の金属層２をそのバンプが配線層に接続されるように積層して多層、具体的には４層の配線回路基板を得るものである。以下に具体的に説明する。
【００４０】
（Ａ）図７（Ａ）に示すように、スルーホールを有し、両面及びスルーホール部表面に配線層形成用の銅膜を形成した両面配線回路基板４０を用意する。図において、４２は樹脂基板、４４は該樹脂基板４２に形成された貫通孔、４６は該樹脂基板４２及び貫通孔４４の表面に形成された銅膜（特許請求の範囲における第２の配線層に該当する）で、該銅膜４６の貫通孔４４内周面に形成された部分が層間接続用のスルーホール配線層となるが、以後便宜上、該スルーホール配線層を単に「スルーホール」という。
４８はスルーホール内を埋める絶縁膜である。
【００４１】
（Ｂ）次に、図７（Ｂ）に示すように、銅膜４６の表面に、モリブデンと銅からなる合金膜（モリブデンの組成比は０．１〜５．０重量％が好適であり、本実施の形態例では、例えば１．０重量％、膜の厚さは例えば０．１５μｍ）５０を、例えばスパッタリング等によりコーティングする。
（Ｃ）次に、図７（Ｃ）に示すように、両面の銅箔４６を表面部の合金膜５０も含め選択的にエッチングすることによりパターニングして、配線層５２を形成する。尚、合金膜５０を選択的に形成する方法として、銅箔４６を選択的にマスクした状態でスパッタリングをする方法も採り得る。
【００４２】
（Ｄ）次に、図７（Ｄ）に示すように、両面配線回路基板４０の両面に、図２（Ｇ）に示す状態（金属層２２が積層される前の状態）の金属層２をその各バンプ１２が対応する配線層５２と整合するように、臨ませる。
（Ｅ）次に、図７（Ｅ）に示すように、その金属層２を、その各バンプ１２が対応する配線層５２と接続されるように両面配線回路基板４０に加圧及び加熱により積層する。
【００４３】
本実施の形態例（第４の実施の形態例）によっても、第１〜第３の実施の形態例によると同様に、銅からなるバンプ１２と、配線層５２との接合部にモリブデンと銅からなる合金膜５０を介在させることができる。従って、合金膜５０中のモリブデンが接合部に存在する銅酸化膜を還元し、その還元作用により銅酸化膜が減少し、その接合部における電気抵抗が小さくなり、また、接合部の機械的な耐剥がれ強度が強くなる。
【００４４】
尚、上記実施の形態例においては、銅を主成分とする合金の添加する金属としてモリブデンＭｏが用いられているが、それ以外のＣｒ，Ｔａ，Ｓｉ，Ｗ，Ｖ，Ａｌ，Ｎｂを添加するようにしても良い。即ち、本発明においては、銅を主成分とする合金のその銅に添加するものは、Ｍｏ，Ｃｒ，Ｔａ，Ｓｉ，Ｗ，Ｖ，Ａｌ，Ｎｂを少なくとも１種類以上であればよい。そして、その添加する金属の重量比は添加金属の種類の遺憾問わず、その添加する金属の組成比は０．１〜５．０重量％が好適であることが確認されている。
【００４５】
【発明の効果】
本発明によれば、銅からなるバンプと、銅からなるところの金属層或いは配線層との接合部に銅を主成分とし、Ｍｏ，Ｃｒ，Ｔａ，Ｓｉ，Ｗ，Ｖ，Ａｌ，Ｎｂを少なくとも１種類以上添加されてなる合金が介在するので、合金中のＭｏ，Ｃｒ，Ｔａ，Ｓｉ，Ｗ，Ｖ，Ａｌ，Ｎｂを少なくとも１種類以上の添加された金属が接合部に存在する銅酸化膜を還元し、その還元作用により銅酸化膜が減少乃至消滅し、その接合部における電気抵抗が小さくなり、また、接合部の機械的な耐剥がれ強度が強くなる。特にその銅を主成分とする合金の添加金属の組成比は０．１〜５．０重量％が好適である。
【００４６】
従って、本発明によれば、バンプを有する金属層（第１の金属層）或いはこれの選択的エッチングにより形成された配線層（第１の配線層）側の部材や、それと積層される金属層（第２の金属層）或いはこれの選択的エッチングにより形成された配線層（第２の配線層）側の部材を倉庫等に保管できる期間を長くすることができる。
【００４７】
依って、ランダムに来る注文に応じて種々の製品を限られた設備でスムーズに供給することができるようにするため、或る程度製造プロセスを進めた状態の銅からなるバンプ側の銅部材或いはそれと接続される側の銅部材を半製品として倉庫等に用意しておくこと、即ち在庫にしておくことができ、他品種の製品を注文に応じてスムーズに提供するようにすること、生産性の向上を図ることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｅ）は本発明配線回路基板の製造方法の第１の実施の形態の工程のうちの工程（Ａ）〜（Ｅ）を順に示す断面図である。
【図２】（Ｆ）〜（Ｊ）は上記第１の実施の形態の工程のうちの（Ｆ）〜（Ｊ）を順に示す断面図である。
【図３】（Ｋ）は上記第１の実施の形態の工程のうちの工程（Ｋ）に示す断面図である。
【図４】（Ａ）〜（Ｃ）は本発明配線回路基板の製造方法の第２の実施の形態を工程順に示す断面図である。
【図５】（Ａ）〜（Ｃ）は本発明配線回路基板の製造方法の第３の実施の形態を工程順に示す断面図である。
【図６】上記第３の実施の形態の変形例を説明するための断面図である。
【図７】（Ａ）〜（Ｅ）は本発明配線回路基板の製造方法の第４の実施の形態を工程順に示す断面図である。
【図８】（Ａ）〜（Ｅ）は従来例の配線回路基板の製造方法を工程順に示す断面図である。
【符号の説明】
４・・・バンプ形成用の銅層、６・・・エッチングバリア層、
８・・・金属層（第１の金属層）、１２・・・バンプ、
１６・・・層間絶縁膜、２０・・・モリブデン・銅合金、
２２・・・金属層（第２の金属層）、２４・・・第１の配線層、
２６・・・第２の配線層、４０・・・基板、
４６・・・配線層（第２の配線層）、５０・・・モリブデン・銅合金。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring circuit board for mounting electronic devices such as ICs and LSIs, and more particularly to a wiring circuit board capable of realizing high-density mounting and a manufacturing method thereof.
[0002]
[Prior art]
The applicant company of the present application forms, as a multilayer wiring circuit board manufacturing technology, an etching barrier layer (thickness, for example, 1 μm) made of nickel, for example, on one main surface of a copper layer for bump formation (thickness, for example, 100 μm) by, for example, plating. Furthermore, a multilayer wiring circuit board is obtained by using as a base a wiring circuit board forming member in which a copper foil (thickness, for example, 18 μm) for forming a conductor circuit is formed on the main surface of the etching barrier layer, and processing it appropriately. For example, Japanese Patent Application No. 2000-230142 (Japanese Patent Application Laid-Open No. 2002-043506) and Japanese Patent Application No. 2002-34798 have proposed the developed technology.
[0003]
8A to 8E are cross-sectional views showing the outline of such a technique in the order of steps.
(A) First, as shown in FIG. 8A, the wiring circuit board forming member (hereinafter simply referred to as “copper member”) a is prepared. The copper member a includes a bump forming copper layer (thickness, for example, 100 μm) b, an etching barrier layer (thickness, for example, 1 μm) c made of nickel, and a conductive circuit forming copper foil (thickness, for example, 18 μm). It has a cross-sectional structure in which d is laminated.
[0004]
(B) Next, as shown in FIG. 8B, a mask film e formed by selectively forming a resist made of a dry film on the surface of the copper layer b for wiring circuit formation by exposure and development is used as a mask. By selectively etching the copper layer b, bumps f for connecting the upper and lower wirings are formed. g is a recess formed by the selective etching.
In this selective etching, the etching barrier layer c literally becomes an etching barrier and prevents the copper layer d for forming a conductor circuit from being etched.
[0005]
(C) Next, using a penetrating machine, a resin insulating sheet is placed on the surface of the member a on the side where the bumps f are formed, and the film is penetrated by the bumps f to fill the gaps between the bumps f. Form a state. FIG. 8C shows the state, and h is an insulating layer made of the insulating sheet or the like and filling the gaps between the bumps f to provide interlayer insulation.
More specifically, the insulating layer is formed by polishing the bump forming surface side and polishing the upper surface of the bump f in a state where one or two release sheets are stacked on the insulating layer. Is called.
[0006]
(D) Next, as shown in FIG. 8D, a copper foil i for conductor circuit formation (thickness, for example, 18 μm) is laminated on the upper surfaces of the insulating layer h and the bump f, and integrated by thermocompression bonding. To do.
(E) Next, as shown in FIG. 8E, wiring layers j and k are formed by selectively etching the upper and lower copper layers d and i.
Thereby, a double-sided wiring board having wiring layers j and k on both upper and lower surfaces and appropriately connecting the wiring layers j and k by the bumps f is formed. Further, a highly integrated wiring board having a large number of layers can be formed by stacking a plurality of such double-sided wiring boards.
[0007]
[Problems to be solved by the invention]
By the way, the above-described conventional technique has a problem that it is difficult to improve the bonding between the bump f made of copper and the copper foil i. This is because copper is a metal that is easily oxidized and an oxide is likely to be present at the joint.
Therefore, when using a copper member, especially when laminating copper members, it is generally performed to chromate the copper surface.
[0008]
The technique can be applied to the above-described technique in which the bumps of the applicant company are used for the interlayer connection. However, when the chromate treatment is performed, an increase in electrical resistance due to the chromating treatment cannot be avoided, and the mechanical bonding force also decreases.
This is not a problem when the bump is small, but the density of the wiring layers of the printed circuit board and the bump is high, and when the bump becomes fine, it cannot be ignored and cannot be overlooked. In particular, the integration density of the wiring layers and bumps of the printed circuit board is increasing, and the technology for chromate treatment is gradually becoming impossible.
[0009]
Therefore, in the applicant company, after the insulating film h is formed and the upper surface of the bump f is polished, before the oxidation of the copper surface proceeds (within several hours after polishing), the surface is also cleaned to remove the oxide film. The technical idea of laminating the copper foil i that has just been processed (within a few hours after the processing) is performed, and results have been achieved.
[0010]
However, this makes it difficult to smoothly supply various products with limited equipment according to orders that come randomly.
This is because, when an order is received, each product is manufactured from the beginning, so that the delivery date is not in time, and it is difficult to improve productivity. Semi-finished products must be prepared in stock, and therefore, defining the inventory time after the completion of each process within a few hours is to ensure that products of other varieties are smoothly provided according to orders. This is because it greatly hinders productivity improvement.
[0011]
Therefore, the applicant company has no oxide between the bump made of copper and the metal layer to be joined even if the inventory period is long, and therefore the parasitic resistance at the joint is reduced and the peel strength is increased. Research has been done to strengthen it, and the present invention has been made.
[0012]
That is, the present invention prevents the oxide from intervening at the junction between the bump of the printed circuit board using the bump as an interlayer connection means and the metal layer connected to the bump, thereby reducing the electrical resistance at the junction, The purpose is to increase the mechanical strength and extend the inventory period of the copper material used for the printed circuit board. In order to be able to supply smoothly, a copper member on the bump side made of copper in a state where the manufacturing process has been advanced to some extent or a copper member on the side connected thereto is prepared as a semi-finished product in a warehouse or the like. That is, it is possible to keep in stock, to provide products of other varieties smoothly according to orders, and to improve productivity.
[0013]
[Means for Solving the Problems]
According to another aspect of the printed circuit board of the present invention, a plurality of bumps made of copper are formed on the first metal layer made of copper or on the surface portion of the first wiring layer directly or via an etching barrier layer. An interlayer insulating film is formed on the bump-forming surface of the metal layer or the first wiring layer where the bump is not formed, and a second layer made of copper is in contact with the top surface of each bump on the interlayer insulating film. In the printed circuit board in which the wiring layer or the second metal layer, or the wiring board having the second wiring layer or the second metal layer is laminated, the bump and the second wiring layer or the second wiring layer in contact with the bump. At least the junction with the two metal layers is made of copper as a main component, and molybdenum Mo, chromium Cr, tantalum Ta, silicon Si, tungsten W, vanadium V, aluminum Al, and niobium Nb are added. Characterized by comprising the alloy are thus allowed to be present.
[0014]
Note that it is not always essential to provide an etching barrier layer between the first metal layer or the first wiring layer and the bump. This is because it is possible to form a bump by selectively half-etching the metal layer from one surface side (etching appropriately shallower than the thickness of the metal layer). It is not necessary. This also applies to the printed circuit boards of other claims.
[0015]
The wired circuit board according to claim 2 is the wired circuit board according to claim 1, wherein the second metal layer or the second wiring layer is mainly composed of copper, and Mo, Cr, Ta, Si, W, It is made of an alloy to which at least one kind of V, Al, and Nb is added.
According to a third aspect of the present invention, there is provided the printed circuit board according to the first or second aspect, wherein the second metal layer or the second wiring layer is entirely or partly composed of copper, and includes Mo, Cr. , Ta, Si, W, V, Al, Nb, and a composition ratio of an alloy to which at least one kind is added is in a range of 0.1 to 5.0% by weight.
[0016]
According to a fourth aspect of the present invention, there is provided a printed circuit board manufacturing method comprising: forming a plurality of bumps made of copper directly or via an etching barrier layer on a surface portion of a first metal layer made of copper; An interlayer insulating film is formed in a portion where the bumps are not formed, and a copper and molybdenum alloy film coated on the top surface of the bump exposed from the interlayer insulating film is prepared, on the interlayer insulating film, And a step of laminating a substrate having a second wiring layer made of copper on the surface or a second metal layer serving as the second wiring layer so as to be connected to the bump top surface. .
[0017]
According to a fifth aspect of the present invention, there is provided a printed circuit board manufacturing method comprising: forming a plurality of bumps made of copper directly on a surface portion of a first metal layer made of copper or via an etching barrier layer; A copper-molybdenum alloy film is coated on the entire surface including the bump surface on the bump forming surface, and an interlayer insulating film is formed on the bump forming surface of the first metal layer where no bump exists, A substrate having a second metal layer or a second wiring layer made of the metal layer on the surface is formed on the interlayer insulating film, and the second metal layer or the second wiring layer is formed on each bump. It has the process of laminating | stacking so that a top surface may be connected, It is characterized by the above-mentioned.
[0018]
According to a sixth aspect of the present invention, there is provided a printed circuit board manufacturing method comprising: forming a plurality of bumps made of copper directly or via an etching barrier layer on a surface portion of a first metal layer made of copper; One or a plurality of first metal layers having an interlayer insulating film formed on a portion of the bump forming surface where no bumps are formed, and a second metal layer having a surface coated with an alloy film of copper and molybdenum, or the first metal layer A substrate having two or more metal layers on one or both surfaces, and an interlayer insulation of the first metal layer on the coating surface of the alloy film of the second metal layer or the second wiring layer. And laminating the first metal layer and the second metal layer or the substrate so that the surface on the film forming side is overlapped so that the top surface of each bump is connected to the surface on the coating side. It is characterized by that.
[0019]
In the method for manufacturing a printed circuit board according to each of the above claims, the coating of the alloy film is not necessarily performed by sputtering, and may be formed by other physical vapor deposition methods or by plating other than physical vapor deposition, for example. May be.
Also, as a method of coating the top surface of the bump with an alloy film of copper and molybdenum, a method of performing sputtering or the like using a mask material having an opening corresponding to the bump as a mask, and a bump top surface without resolving the mask. There may be a method of performing sputtering or the like on the entire surface of the exposed interlayer insulating film and patterning the alloy film later.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail according to illustrated embodiments. 1 (A) to 1 (E), 2 (F) to (J) and FIG. 3 (K) show the first embodiment of the method for manufacturing a wired circuit board according to the present invention in the order of steps (A) to ( It is sectional drawing shown to K).
[0021]
(A) First, as shown in FIG. 1A, a metal laminate plate 2 having a three-layer structure is prepared, and a photoresist film 10 is selectively formed on one surface thereof. The metal laminate 2 includes a bump forming copper layer (thickness, for example, 100 μm) 4, an etching barrier layer (thickness, for example, 1 μm) 6 made of, for example, nickel, and a conductor circuit forming copper foil (thickness, for example, 18 μm). 8 has a cross-sectional structure in which 8 are stacked. The copper foil 8 corresponds to the first metal layer in the claims. The photoresist film 10 is formed on the surface of the metal laminate 2 on the copper layer 4 side.
As described above, the metal layer having a single layer structure may be half-etched from one surface side to form a bump.
[0022]
(B) Next, as shown in FIG. 1B, bumps 12 are formed by etching the bump forming copper layer 4 using the photoresist film 10 as a mask. In this etching, the etching barrier layer 6 prevents the copper foil 8 from being attacked.
(C) Thereafter, the photoresist film 10 is removed, and the etching barrier layer 6 is removed using the bumps 12 as a mask. FIG. 1C shows a state after the etching barrier layer 6 is removed. After that, a treatment for roughening the copper surface on the bump 12 forming side of the metal thin plate 2 is performed. This is for improving the adhesion with an interlayer insulating film (16) to be formed later.
[0023]
(D) Next, as shown in FIG. 1D, a resin film 16 for forming an interlayer insulating film and a protective sheet 18 are applied to the surface of the metal laminate 2 on the side where the bumps 12 are formed.
(E) Next, as shown in FIG. 1 (E), the resin film 16 and the protective sheet 18 are pressed against the surface of the metal laminate 2 on the side where the bumps 12 are formed, and heated to be laminated.
(F) Next, as shown in FIG. 2 (F), the surface of the metal laminate 2 on the side where the resin film 16 and the protective sheet 18 are laminated is flattened until the top surfaces of the bumps 12 are exposed. Grind.
[0024]
(G) Next, as shown in FIG. 2 (G), the remaining protective sheet 18 is removed. (H) Next, as shown in FIG. 2 (H), an alloy film 20 made of molybdenum and copper having a thickness of, for example, about 0.15 μm is formed on the surface of the metal laminate 2 by, for example, coating by sputtering or the like. To do. The composition ratio of molybdenum and copper in the alloy film 20 is preferably 0.1 to 5.0%. In the present embodiment, for example, 1.0% (weight ratio).
The coating of the alloy film 20 is not necessarily indispensable by sputtering, and may be formed by other physical vapor deposition methods or by plating other than physical vapor deposition, for example.
[0025]
(I) Next, as shown in FIG. 2 (I), a metal layer (thickness, for example, 10 to 18 μm) 22 made of copper for forming a wiring layer is formed on the surface of the metal laminate 2 on the side where the alloy film 20 is formed. Let us face you. The metal layer 22 corresponds to the second metal layer in the claims.
(J) Next, as shown in FIG. 2 (J), the metal layer 22 is laminated by pressurizing and heating the surface of the metal laminate 2 on the side where the alloy film 20 is formed.
(K) Next, as shown in FIG. 3 (K), the wiring layer 24 is formed by selectively etching the copper foil 8, and the metal layer 22 laminated in the step (J) is selectively etched. Thus, the wiring layer 26 is formed. The wiring layer 24 corresponds to the first wiring layer in the claims, and the wiring layer 26 corresponds to the second wiring layer in the claims.
[0026]
In the step (K) shown in FIG. 3K or the step (J) shown in FIG. 2J, the wired circuit board of the first embodiment of the wired circuit board of the present invention is completed. That is, the wired circuit board according to the present invention is provided to the user side after the step (K) shown in FIG. 3K is completed, and then the user side may form the wiring films 24 and 26. After the wiring films 24 and 26 are formed, they may be provided to the user side.
[0027]
According to the present embodiment, since the alloy film 20 made of molybdenum and copper is interposed between the bump 12 made of copper and the metal layer 22 that becomes the wiring layer 26 made of copper, the alloy film 20 Molybdenum reduces the copper oxide film present in the joint, and the reduction action reduces or disappears the copper oxide film, reducing the electrical resistance at the joint, and mechanical peeling resistance of the joint Becomes stronger.
[0028]
That is, when molybdenum is mixed with copper and alloyed, when the composition ratio is in the range of 0.1 to 5.0% by weight, molybdenum exhibits the reducing ability, the copper oxide disappears, and the temperature is, for example, Even if it is as high as 500 ° C., copper is not oxidized. Therefore, the above-described copper oxide film is reduced or eliminated, and the electrical resistance at the junction is reduced, and the mechanical peeling resistance strength of the junction is increased.
[0029]
4A to 4C are cross-sectional views showing the main part of a second embodiment of the method for manufacturing a wired circuit board according to the present invention in the order of steps.
(A) After performing the steps (A) to (C) shown in FIGS. 1A to 1C, the surface of the metal laminate 2 [see FIG. An alloy film 20 made of molybdenum and copper having a thickness of about 15 μm is formed by coating such as sputtering. The composition ratio of molybdenum and copper in the alloy film 20 is preferably 0.1 to 5.0% by weight. In this embodiment, for example, it is 1.0% (weight ratio). FIG. 4A shows the state after the coating.
[0030]
As described above, the coating of the alloy film 20 is not necessarily indispensable by sputtering, and may be formed by other physical vapor deposition methods or by plating other than physical vapor deposition, for example.
(B) Thereafter, the process after the process (D) shown in FIG. 1D is advanced to the process (G) shown in FIG. 2G, and then the process (H) shown in FIG. 2H is omitted. Then, steps (I) and (J) shown in FIGS. 2 (I) and (J) are performed. FIG. 4B shows a state after the steps (I) and (J) are completed.
[0031]
(C) Thereafter, as shown in FIG. 4C, the wiring layer 24 is formed by selectively etching the copper foil 8, and the metal layer 22 laminated in the step (J) is selectively etched. Thus, the wiring layer 26 is formed.
[0032]
Also according to this embodiment (second embodiment), when the composition ratio of the alloy of copper and molybdenum is in the range of 0.1 to 5.0% by weight, according to the first embodiment Similarly, the alloy film 20 made of molybdenum and copper can be interposed at the joint between the bump 12 made of copper and the metal layer 22 that becomes the wiring layer 26 made of copper. Therefore, the molybdenum in the alloy film 20 reduces the copper oxide film present at the junction, and the reduction action reduces the copper oxide film, reducing the electrical resistance at the junction, and reducing the mechanical strength of the junction. Increases peeling resistance.
[0033]
FIGS. 5A to 5C are sectional views showing a third embodiment of the method for manufacturing a wired circuit board according to the present invention in the order of steps.
(A) The process from the process (A) shown in FIG. 1 (A) to the process (G) shown in FIG. 2 (G) is advanced, the process (H) shown in FIG. 2 (H) is omitted, and FIG. As shown in A), a metal layer (second wiring layer in claims) formed by coating an alloy film 20 made of molybdenum and copper having a thickness of, for example, about 0.15 μm on one surface by sputtering or the like, for example. (Corresponding to 2) is made to face the metal laminate 2 with the surface on the side where the alloy film 20 is formed facing the metal laminate 2. FIG. 5A shows this state.
[0034]
(B) Next, as shown in FIG. 5B, the metal layer 22 is laminated on the metal laminate 2 by pressing and heating.
(C) Next, a wiring layer (corresponding to the first wiring layer in the claims) 24 is formed by selectively etching the copper foil 8, and the metal layer 22 is selectively etched. Thus, a wiring layer (corresponding to the second wiring layer in the claims) 26 is formed.
[0035]
Also in the present embodiment (third embodiment), as in the first and second embodiments, the bump 12 made of copper and the metal that becomes the wiring layer 26 made of copper are used. An alloy film 20 made of molybdenum and copper can be interposed at the junction with the layer 22. Therefore, the molybdenum in the alloy film 20 reduces the copper oxide film present at the junction, and the reduction action reduces the copper oxide film, reducing the electrical resistance at the junction, and reducing the mechanical strength of the junction. Increases peeling resistance.
[0036]
FIG. 6 is a cross-sectional view for explaining a modification in which a part of the third embodiment is modified.
In this modification, instead of the metal layer 22 made of copper and alloy film 20 made of molybdenum and copper on one surface, for example, by coating by sputtering or the like, it is made of an alloy made of molybdenum and copper as shown in FIG. A metal layer (corresponding to the second wiring layer in claims) 22a is used.
[0037]
Even in such a modified example, molybdenum in the alloy composed of molybdenum and copper reduces the copper oxide film present at the junction, and the reduction action reduces the copper oxide film, thereby reducing the electrical resistance at the junction. In addition, the mechanical peeling strength of the joint is increased.
[0038]
In the first to third embodiments, a molybdenum / copper alloy film is formed on one of the surface of the bump 12 and the surface of the interlayer insulating film 16 and the metal layer 22 laminated on the surface of the bump. 20 is formed and laminated, but the alloy film 20 may be formed and laminated on both surfaces thereof.
[0039]
7A to 7C are sectional views showing a fourth embodiment of the method for manufacturing a wired circuit board according to the present invention in the order of steps (A) to (C).
In this embodiment, a double-sided wiring circuit board with through holes is formed, and the metal layer 2 in the state shown in FIG. 5A (the state before the metal layer 22 is laminated) is bumped on both sides of the circuit board. Are stacked so as to be connected to the wiring layer to obtain a multilayer, specifically, a four-layer printed circuit board. This will be specifically described below.
[0040]
(A) As shown in FIG. 7A, a double-sided wiring circuit board 40 having through-holes and having a copper film for forming a wiring layer on both sides and the surface of the through-hole part is prepared. In the figure, 42 is a resin substrate, 44 is a through-hole formed in the resin substrate 42, 46 is a copper film formed on the surface of the resin substrate 42 and the through-hole 44 (second wiring layer in claims) Therefore, a portion formed on the inner peripheral surface of the through hole 44 of the copper film 46 becomes a through hole wiring layer for interlayer connection. For convenience, the through hole wiring layer is hereinafter simply referred to as “through hole”. .
An insulating film 48 fills the through hole.
[0041]
(B) Next, as shown in FIG. 7B, on the surface of the copper film 46, an alloy film made of molybdenum and copper (the composition ratio of molybdenum is preferably 0.1 to 5.0% by weight, In the present embodiment, for example, 1.0 wt% and the thickness of the film is, for example, 0.15 μm) 50 are coated by, for example, sputtering.
(C) Next, as shown in FIG. 7C, the copper foils 46 on both sides including the alloy film 50 on the surface portion are selectively etched and patterned to form a wiring layer 52. As a method of selectively forming the alloy film 50, a method of sputtering in a state where the copper foil 46 is selectively masked can be employed.
[0042]
(D) Next, as shown in FIG. 7D, the metal layer 2 in the state shown in FIG. 2G (the state before the metal layer 22 is laminated) is formed on both surfaces of the double-sided wiring circuit board 40. Each of the bumps 12 is made to face the corresponding wiring layer 52.
(E) Next, as shown in FIG. 7E, the metal layer 2 is laminated on the double-sided wiring circuit board 40 by pressing and heating so that each bump 12 is connected to the corresponding wiring layer 52. To do.
[0043]
Also according to the present embodiment (fourth embodiment), molybdenum and copper are formed at the joint between the bump 12 made of copper and the wiring layer 52 as in the first to third embodiments. An alloy film 50 made of can be interposed. Therefore, the molybdenum in the alloy film 50 reduces the copper oxide film present at the junction, and the reduction action reduces the copper oxide film, reducing the electrical resistance at the junction, and reducing the mechanical strength of the junction. Increases peeling resistance.
[0044]
In the above embodiment, molybdenum Mo is used as a metal added to an alloy containing copper as a main component, but other Cr, Ta, Si, W, V, Al, and Nb are added. You may do it. That is, in the present invention, an alloy containing copper as a main component may be added to copper by at least one kind of Mo, Cr, Ta, Si, W, V, Al, and Nb. And it is confirmed that 0.1 to 5.0 weight% of the composition ratio of the metal to add is suitable for the weight ratio of the metal to add regardless of the kind of added metal.
[0045]
【The invention's effect】
According to the present invention, copper is the main component at the junction between the bump made of copper and the metal layer or wiring layer made of copper, and at least Mo, Cr, Ta, Si, W, V, Al, and Nb are contained. Since an alloy to which one or more kinds are added intervenes, a copper oxide film in which at least one or more kinds of added metals of Mo, Cr, Ta, Si, W, V, Al, and Nb in the alloy are present at the joint. The copper oxide film decreases or disappears due to the reducing action, the electrical resistance at the junction is reduced, and the mechanical peel strength of the junction is increased. In particular, the composition ratio of the additive metal in the copper-based alloy is preferably 0.1 to 5.0% by weight.
[0046]
Therefore, according to the present invention, the metal layer (first metal layer) having bumps, the member on the wiring layer (first wiring layer) side formed by selective etching thereof, or the metal layer laminated thereon The period in which the (second metal layer) or the member on the wiring layer (second wiring layer) side formed by selective etching thereof can be stored in a warehouse or the like can be extended.
[0047]
Therefore, in order to be able to smoothly supply various products with limited equipment according to orders coming randomly, the copper member on the bump side made of copper in a state where the manufacturing process has been advanced to some extent or Prepare the copper member on the connected side as a semi-finished product in a warehouse, etc., that is, keep it in stock, and provide other types of products smoothly according to orders, productivity Can be improved.
[Brief description of the drawings]
FIGS. 1A to 1E are cross-sectional views sequentially showing steps (A) to (E) in steps of a first embodiment of a method for manufacturing a wired circuit board according to the present invention;
2 (F) to (J) are cross-sectional views sequentially showing (F) to (J) in the steps of the first embodiment. FIG.
FIG. 3K is a sectional view showing a step (K) in the steps of the first embodiment.
FIGS. 4A to 4C are cross-sectional views showing a second embodiment of a method for manufacturing a wired circuit board according to the present invention in the order of steps. FIGS.
FIGS. 5A to 5C are cross-sectional views showing a third embodiment of a method of manufacturing a wired circuit board according to the present invention in the order of steps.
FIG. 6 is a cross-sectional view for explaining a modification of the third embodiment.
7A to 7E are cross-sectional views showing a fourth embodiment of a method for manufacturing a wired circuit board according to the present invention in the order of steps.
8A to 8E are cross-sectional views showing a conventional method of manufacturing a printed circuit board in the order of steps.
[Explanation of symbols]
4 ... Copper layer for bump formation, 6 ... Etching barrier layer,
8 ... Metal layer (first metal layer), 12 ... Bump,
16 ... interlayer insulation film, 20 ... molybdenum / copper alloy,
22 ... metal layer (second metal layer), 24 ... first wiring layer,
26 ... second wiring layer, 40 ... substrate,
46... Wiring layer (second wiring layer), 50... Molybdenum / copper alloy.

Claims

A plurality of bumps made of copper are formed directly on the surface of the first metal layer or the first wiring layer made of copper or via the etching barrier layer, and the first metal layer or the first wiring layer An interlayer insulating film is formed on the bump forming surface where the bump is not formed, and a second wiring layer or a second metal layer made of copper is in contact with the top surface of each bump on the interlayer insulating film. Or a printed circuit board in which the wiring board having the second wiring layer or the second metal layer is laminated,
At least a joint portion between the bump and the second wiring layer or the second metal layer in contact with the bump is composed mainly of copper and at least one kind of Mo, Cr, Ta, Si, W, V, Al, and Nb. A printed circuit board comprising an alloy added as described above.

The second metal layer or the second wiring layer is made of an alloy composed mainly of copper and added with at least one kind of Mo, Cr, Ta, Si, W, V, Al, and Nb. The wired circuit board according to claim 1, wherein:

The main component is copper that forms all or part of the second metal layer or the second wiring layer, and at least one or more of Mo, Cr, Ta, Si, W, V, Al, and Nb are added. 3. The printed circuit board according to claim 1, wherein an alloy ratio of copper as a main component of the alloy to be added is 0.1 to 5.0% by weight.

A plurality of bumps made of copper are formed directly on the surface portion of the first metal layer made of copper or via an etching barrier layer, and an interlayer insulating film is formed on a portion of the first metal layer where the bumps are not formed And an alloy film comprising copper as a main component and at least one or more of Mo, Cr, Ta, Si, W, V, Al, and Nb added to the top surface of the bump exposed from the interlayer insulating film. Prepare the coating,
A step of laminating a substrate having a second wiring layer made of copper on the surface or a second metal layer serving as the second wiring layer on the interlayer insulating film so as to be connected to the bump top surface. A method for producing a printed circuit board, comprising:

A plurality of bumps made of copper are formed directly on the surface of the first metal layer made of copper or via an etching barrier layer, and the bump forming surface of the first metal layer is entirely covered including the bump surface. Presence of bumps on the bump forming surface of the first metal layer by coating an alloy film containing copper as a main component and at least one of Mo, Cr, Ta, Si, W, V, Al, and Nb added. Prepare a part with an interlayer insulation film on the part that will not be
A substrate having a second metal layer or a second wiring layer made of the metal layer on the surface is formed on the interlayer insulating film, and the second metal layer or the second wiring layer is formed on each bump. A method of manufacturing a printed circuit board comprising a step of stacking so that top faces are connected.

A portion where a plurality of bumps made of copper are formed directly on the surface portion of the first metal layer made of copper or via an etching barrier layer, and the bumps on the bump forming surface of the first metal layer are not formed. One or more first metal layers having an interlayer insulating film formed thereon,
Second metal layer having a surface coated with an alloy film containing copper as a main component and at least one kind of Mo, Cr, Ta, Si, W, V, Al, and Nb added thereto, or the second metal layer A substrate having on one or both surfaces;
Prepare
The coating surface of the alloy film of the second metal layer or the second wiring layer, the surface of the first metal layer on the interlayer insulating film forming side, and the top surface of each bump on the surface of the coating side A method of manufacturing a printed circuit board, comprising: stacking the first metal layer and the second metal layer or the substrate so as to be connected.