JP3952618B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3952618B2
JP3952618B2 JP35962098A JP35962098A JP3952618B2 JP 3952618 B2 JP3952618 B2 JP 3952618B2 JP 35962098 A JP35962098 A JP 35962098A JP 35962098 A JP35962098 A JP 35962098A JP 3952618 B2 JP3952618 B2 JP 3952618B2
Authority
JP
Japan
Prior art keywords
pixel
display device
light
light emitting
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP35962098A
Other languages
Japanese (ja)
Other versions
JP2000181366A (en
Inventor
雅治 塩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP35962098A priority Critical patent/JP3952618B2/en
Publication of JP2000181366A publication Critical patent/JP2000181366A/en
Application granted granted Critical
Publication of JP3952618B2 publication Critical patent/JP3952618B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ブラックマスクにより黒を表現する自発光表示装置に関する。
【０００２】
【従来の技術】
自発光素子を用いた表示装置としては、エレクトロルミネッセンス（以下、ＥＬと称する）素子を用いたもの、特に複数の有機ＥＬ素子を用いたＥＬ表示装置が知られている。 このＥＬ表示装置においては、自発光するＥＬ素子により多色発光カラー表示も可能であるが、ＥＬ表示装置の表示部においてＥＬ素子を非発光状態としても、そのままでは、表示部のＥＬ素子のカソード電極を含む各画素の構成要素が光りを反射するため、暗い色、特に黒を表現することが困難である。
そこで、このような自発光表示装置において、黒を表現する（ブラックレベルを確保する）手法として、光の透過率を制限するフィルタを表示装置の表示面に配置して表示面を覆ってしまう手法（透過率制限法）が、最も一般的に使用されている。
【０００３】
すなわち、上述の手法によれば、表示装置の表示部に当たる光は、フィルタを透過してＥＬ素子等に当たって反射し、反射光が再びフィルタを透過することになり、フィルタの光透過率が低ければ、反射光が極めて弱くなり、表示部に光りが吸収された状態となることで、黒を表現することができる。
しかし、上述のような手法は、技術的に容易であるが、フィルタの背面側に配置されたＥＬ素子からの発光がフィルターを透過することで、ＥＬ素子からの光りがフィルタに妨げられることになる。
このようなフィルタとしては最もロスの少ない円偏光フィルタでも表示光の大幅なロスが避けられないという課題がある。
【０００４】
そして、このようなフィルタを用いた表示装置においては、フィルタを透過した表示光を所望の輝度とするために、自発光素子の輝度を高く設定する必要があり、その分消費電力も高くなるので、フィルタにより黒を表現することが、低消費電力の表示装置を実現する際のネックになっている。
以上のことから、低消費電極の自発光表示装置において黒を表現するには、フィルタを使わない方法を採用する必要がある。
【０００５】
そして、フィルタを使わないで黒を表現する方法としては、図１７に示すように、画素の全面積に対する発光源１の面積率（以下、開口率と称する）を大幅に削減するとともに、空いた残面積に可視光の吸収率が高い素材、すなわち、ブラックマスク２を配置するブラックマスク開口率制限法がある。
ブラックマスク２を用いた場合には、図１７に示すように、ガラス基板４上にブラックマスク２及びそれらの間隙に透明部材５を設け、透明部材５上に発光源１が設けられた構造となり、ブラックマスク２に当たった外光は、そのほとんどが吸収され、反射光が僅かなものとなるとともに、発光源に当たった外光は、その一部が反射することになるが、発光源自体の開口率が少ないので、全体としての反射光は僅かなものとなる。一方、発光源からの表示光３は、ほとんど妨げられることがなく、その多くを表示に利用することができる。
従って、ブラックマスク２を用いた黒の表現は、低消費電力の表示装置を実現するのに原理的に適している。
【０００６】
【発明が解決しようとする課題】
ところで、ブラックマスクを用いた場合には、画素ピッチが有る程度長い場合に、一つの画素の発光源から上記画素に隣接する画素の発光源までのブラックマスクの幅が、人間の目に視認可能な幅と成ってしまい、表示を行った場合に、ブラックマスクが格子状に見えてしまうという課題があった。
図１８は、有機ＥＬ素子を用いた多色発光カラー表示装置の表示部の一部を示す平面図である。
この表示装置においては、カラー配列が縦ストライプ、すなわち、各列毎にＲＧＢ（赤、緑、青）の各色の画素ｐが繰り返して配置された状態となっており、縦一列を見た場合には、各画素ｐが全て同じ色の画素となっているとともに、横一行を見た場合には、三つの画素ｐ毎にＲＧＢ一組とされている。
【０００７】
従って、横に三つ並んだ一組の画素ｐが、表示される画像上において、一つの色を示すことになり、三つ並んだ一組の画素の形状がほぼ正方形となるようになっているので、各画素は縦長の矩形状とされ、例えば、その縦横比が略３：１とされている。そして、各画素においては、ＥＬ素子の露出した発光領域６の周囲をブラックマスク２が囲むように配置されるとともに、発光領域６は、画素とほぼ同様の矩形状とされて、画素の中央部に配置されている。
【０００８】
そして、上記表示装置においては、画素ピッチが１９８μｍとされており、上述のように矩形状の画素の縦の長さが１９８μｍとされ、横の長さが６６μｍとされている。そして、発光領域６のサイズは、縦の長さが６２μｍ、横の長さが２０μｍとされている。
従って、縦方向の隣り合う発光領域６間に配置されたブラックマスク２の幅が１３６μｍとなり、横方向に隣り合う発光領域６間に配置されたブラックマスク２の幅が４６μｍとなる。
【０００９】
ここで、このようなディスプレイを携帯情報機器に適用したときの視認者とディスプレイとの一般的な視認距離を３００[ｍｍ]程度とすると、通常視認できる最小間隔は、９０μｍであり、縦方向の隣り合う発光領域６間に配置されたブラックマスク２の線幅が１３６μｍとされた場合に、少なくとも３０ｃｍの距離から十分に視認できる線幅となる。一方、横方向に隣り合う発光領域６間に配置されたブラックマスク２は、その線幅が４６μｍなので、３０ｃｍの距離からは視認できない。
【００１０】
従って、この表示装置においては、画像を表示した際に横方向のストライブ（格子）状にブラックマスク２が見えてしまうことになる。
また、単色発光表示の表示装置においては、上述のカラーの表示装置の横に並んだ三つの画素が一つの画素となるので、この場合には、横方向に隣り合う発光領域６間に配置されたブラックマスクの幅も広くなり、画像を表示した際に縦横の格子状にブラックマスク２が見えてしまうことになる。
【００１１】
本発明は上記事情に鑑みてなされたものであり、ブラックマスクを用いて黒を表現することで消費電力の低減を図るとともに、表示中にブラックマスクが視認されるのを抑制することができ、また、さらに消費電力の低減を図ることができる表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の請求項１記載の表示装置は、各画素の複数の表示領域にそれぞれ、互いに離間した状態で縦方向に配置された自発光素子が設けられ、かつ、前記自発光素子が、各画素毎に設けられたアクティブ素子により発光を制御されるとともに、前記自発光素子が上記アクティブ素子に並列に接続され、前記自発光素子間には遮光膜が設けられており、前記自発光素子は各画素の複数の表示領域ごとに同じ色に発光し、横方向に三つ並んだ画素にＲＧＢ各色の画素が一つずつ配置され、縦に隣接して並んだ画素間の前記自発光素子の間隔は、同一画素内の縦に並んだ前記自発光素子の間隔に等しいことを特徴とする。
【００１３】
上記構成によれば、画素ピッチがある程度長く、かつ、表示領域の開口率、すなわち、最も暗い輝度階調をより暗くしてコントラスト比を高くするために画素の全面積に対する発光領域の面積率を極めて小さく設定した場合に、隣り合う表示領域間に配置されるスペース（例えば遮光膜）の幅が長くなり、遮光膜が視認可能な幅となってしまうような場合に、各画素に複数の表示領域を互いに離間して配置すること、すなわち、各画素内に複数の表示領域を分散して配置することにより、各表示領域間の幅を狭くすることができるので、遮光膜の幅を狭くして、遮光膜が視認される状態となるのを抑制することができる。
【００１４】
なお、一つの自発光素子を備えるとともに、一画素内の遮光膜に複数の開口を設け、これらの開口から自発光素子がそれぞれ露出するようにすれば、一画素内に複数の表示領域を設けることも可能であり、これによって遮光膜が視認される状態となるようにすることが可能であるが、消費電力を考慮した場合に、自発光素子の多くの部分が遮光膜と重なった状態となるような構成は好ましくなく、一画素に複数の表示領域に対応する複数の自発光素子を配置することが好ましい。
【００１５】
また、上記自発光素子とは、例えば、有機ＥＬ素子であるが、自発光素子が有機ＥＬ素子でなくとも、上述の効果を奏することが可能であり、自発光素子として機能するものであれば、本発明に用いることができる。
また、遮光膜は、可視光を反射しずらい素材、すなわち、可視光吸収の高い素材からなるものであれば黒色でなくてもよい。
また、一画素内の複数の表示領域は、互いに離間するとともに、少なくとも一部の表示領域が画素の中央部ではなく、隣接する画素に近接する位置、すなわち、画素の周縁部に配置され、隣接する画素の表示領域に近づくように配置されていることが好ましい。
【００１６】
本発明の請求項２記載の表示装置は、請求項１に記載の表示装置において、前記複数の表示領域の離間距離は９０μｍより短いことを特徴とする。このため空間周波数の観点から複数の表示領域間のスペースを視認しにくくなり、良好な表示特性を得ることができる。
本発明の請求項３記載の表示装置は、請求項１または２に記載の表示装置において、前記複数の表示領域は等間隔に離間されていることを特徴とする。このため、表示領域間のスペースの距離を最も効率的に短くすることができる。
【００１７】
上記構成によれば、請求項１記載の構成と同様の効果を奏する。
【００１８】
なお、上記自発光素子には、上述のように、例えば、有機ＥＬ素子があるが、アクティブ素子により流れる電流を制御することで発光を制御することができる自発光素子であれば、有機ＥＬ素子以外であっても良い。
また、上記アクティブ素子は、例えば、ＴＦＴであるが、上記有機ＥＬ素子は、電流が流れている間だけ発光し、アクティブ素子は基本的に外部からデータとなる信号が入力された間だけ電流を出力するので、一フレーム分の表示データを各画素のアクティブ素子に入力している間、所定期間だけ自発光素子が発光状態を保てるように。データ信号が入力され終わった後も僅かな時間だけ、ＥＬ素子に電流が流れるようになった機構を有する必要がある。
また、アクティブ素子として、入力されたデータ信号を記憶するメモリ性を有するダブルゲートメモリ薄膜トランジスタ（以後、ＤＧメモリＴＦＴと称する）のような素子を用いた場合には、記憶されたデータに基づいて１フレーム分の時間の間に多数回、ＥＬ素子を光らせるようにして、１フレーム分の間ほぼ連続した表示を行うものとしても良い。
【００２１】
【発明の実施の形態】
以下に、本発明の実施の形態の第一例の表示装置を図面を参照して説明する。図１は第一例の自発光表示装置の一画素の構成を説明するための回路図であり、図２は表示装置の一画素のカソードを除く平面構造を示すものであり、図３は上記一画素の断面構造を示すものであり、図４は表示装置の表示画面の一部を示すものである。
【００２２】
なお、第一例の表示装置は、本発明を有機ＥＬ表示装置に応用したものであり、図１〜３に示されるような画素ｐが、その一部を図４に示すように、マトリクス状に多数整列された状態で配設されることにより表示装置の表示部分が構成されるものである。そして、表示装置の表示部分の各画素ｐのアクティブ素子に信号を出力するためのドライバや電源等が接続されることにより画像が表示可能なものであり、単色発光表示、多色発光カラー表示が可能な画像表示装置とすることができる。
【００２３】
図１に示すように、第一例の自発光表示装置の一画素ｐにおいては、選択ライン１１（ゲートライン）にゲート電極１３ａが接続され、データライン１２（ドレインライン）にドレイン電極１３ｂが接続された選択トランジスタ１３と、該選択トランジスタ１３のソース電極１３ｃにゲート電極１４ａを接続され、ドレイン電極１４ｂにＥＬ用電源から電圧が供給されるＥＬ電源ライン１５が接続された駆動トランジスタ１４とを備えている。 また、選択トランジスタ１３のソース電極１３ｃと駆動トランジスタ１４のゲート電極１４ａとを繋ぐ接続ライン１６には付加容量１７が設けられている。
【００２４】
そして、第一例においては、駆動トランジスタ１４のソース電極１４ｃに第一ＥＬ素子１８と、第二ＥＬ素子１９と、第三ＥＬ素子２０とが並列に接続されている。また、第一〜第三ＥＬ素子１８，１９，２０のアノード２２（図２，３に図示）が駆動トランジスタ１４のソース電極１４ｃに接続され、カソード２３（図３に図示）が接地されている。
そして、図２及び図３の一画素ｐの平面構造及び断面構造を参照して、一画素ｐの構造をより具体的に説明すると、例えば、図２に示すように、画素ｐの横の各行毎に選択ライン１１が左右に延在して配置され、画素ｐの縦の各列毎にデータライン１２が上下に延在して配置されている。また、画素ｐの縦の列毎にＥＬ用の電源に接続されたＥＬ電源ライン１５が上下に延在して配置されている。
【００２５】
そして、上述のように選択トランジスタ１３のドレイン電極１３ｂがデータライン１２に接続され、選択トランジスタ１３のゲート電極１３ａが選択ライン１１に接続されている。また、選択トランジスタ１３のソース電極１３ｃは、接続ライン１６を介して駆動トランジスタ１４に接続されている。
また、接続ライン１６には、付加容量１７が設けられており、該付加容量１７は、ＥＬ電源ライン１５に沿った接続ライン１６とその上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたキャパシタ電極１７ａとから構成されている。
なお、キャパシタ電極１７ａは、例えば、後述する各画素ｐ共通のカソード２３に接続されている。また、付加容量１７は、上述のものに限られるものではなく、どのような形でも静電容量を有し、選択ライン１１もしくはデータライン１２の電圧がしきい値未満となった後も所定の間、駆動トランジスタ１４のゲート電極に印加する所定の電圧を保持できるものならば良い。
【００２６】
また、駆動トランジスタ１４は、上述のように、そのゲート電極１４ａが接続ライン１６を介して選択トランジスタ１３のソース電極１３ｃに接続されるとともに、そのドレイン電極１４ｂがＥＬ電源ライン１５に接続されている。
そして、駆動トランジスタ１４のソース電極１４ｃに、第一〜第三ＥＬ素子１８、１９、２０共通のアノード２２が接続されている。
【００２７】
また、アノード２２に対向するように全画素ｐ共通のカソード２３（図３に図示）が設けられている。そして、第一〜第三ＥＬ素子１８、１９、２０は、それら共通のアノード２２と全画素ｐ共通のカソード２３との間に、三つの発光部１８ａ、１９ａ、２０ａを配置することにより形成されている。また、カソード２３は接地された状態となっている。 なお、アノード２２は、例えば、ＩＴＯからなる透明電極であり、カソード２３は、望ましくは仕事関数の低い金属等の元素からなるものであり、発光部１８ａ、１９ａ、２０ａは、周知の有機ＥＬ層として、例えば、正孔輸送層、発光層、電子輸送層等からなるものである。
【００２８】
また、第一〜第三ＥＬ素子１８、１９、２０は、アノード２２とカソード２３とが共通となっており、見方を変えれば、一つのＥＬ素子に三つの有機ＥＬ層が互いに離間した状態で配置されたものとみなすこともできる（すなわち、一つのＥＬ素子に三つの発光領域が有るとみなすこともできる）が、ここでは、三つの発光部１８ａ、１９ａ、２０ａと、これら発光部１８ａ、１９ａ、２０ａにそれぞれちょうど重なるアノード２２及びカソード２３の部分とをそれぞれ第一〜第三ＥＬ素子１８、１９、２０とみなし、三つの発光部１８ａ、１９ａ、２０ａの位置を第一〜第三ＥＬ素子１８、１９、２０の位置とみなすものとする。
【００２９】
そして、第一例においては、画素ｐの形状を縦横比がほぼ３：１とされた縦長の矩形状とし、第一〜第三ＥＬ素子１８、１９、２０が縦に一列に並んだ状態とするとともに、第一〜第三ＥＬ素子１８、１９、２０が互いにほぼ等間隔で配置されているものとする。さらに、縦一列の画素ｐにおいて、上側の画素ｐの一番下側の第三ＥＬ素子２０と、下側の画素ｐの一番上側の第一ＥＬ素子１８との間隔が、一画素ｐ内の各ＥＬ素子１８、１９、２０同士の間隔とほぼ等しいものとされている。すなわち、一列の画素ｐ中に設けられた各ＥＬ素子１８、１９、２０は、一列に並んだ状態に配置されるとともに、一列の全ての画素ｐ内のＥＬ素子１８、１９、２０がほぼ等間隔で配置されている。
【００３０】
また、図３の断面構造に示すように、表示装置の各画素ｐは、ガラス基板２４上に形成されるものであり、ガラス基板２４上には、発光部１８ａ、１９ａ、２０ａの発光領域（図３においては１８ａだけを図示）を除く部分にブラックマスク２５（例えば、反射防止膜（遮光幕）としての酸化クロム）が形成されている。そして、このブラックマスク２５の層上に、絶縁膜２６が形成されている。この絶縁膜２６上の選択トランジスタ１３及び駆動トランジスタ１４となる部分に、表面に陽極酸化膜を有するゲート電極１３ａ、１４ａが形成されている。
【００３１】
そして、上述のようにゲート電極１３ａ、１４ａが形成された絶縁膜２６上を、ゲート電極１３ａ、１５ａも覆ってしまうようにゲート絶縁膜２７（例えば、ＳｉＮ）が形成されている。また、ゲート絶縁膜２７の下には、選択トランジスタ１３のゲート電極１３ａに接続される選択ライン１１（図３において図示略）や、選択トランジスタ１３のソース電極１３ｃと駆動トランジスタ１４のゲート電極１４ａとを繋ぐ接続ライン１６（ゲート配線となる、例えば、Ａｌ合金）が形成されている。なお、図３において、接続ライン１６とゲート電極１４ａとは離れているが、これらは図２に示すように接続されている。
【００３２】
そして、ゲート絶縁膜２７上に、選択トランジスタ１３及び駆動トランジスタ１４のチャネルが形成される領域となるｉ−Ｓｉ層１３ｄ、１４ｄ（真性半導体層）が形成され、その上に絶縁材料からなるブロッキング層１３ｅ、１４ｅが形成され、該ブロッキング層１３ｅ、１４ｅの左右にドレイン領域１３ｆ、１４ｆ（ｎ+Ｓｉ）とソース領域１３ｇ、１４ｇ（ｎ+Ｓｉ）とがそれぞれ形成されている。また、ドレイン領域１３ｆ、１４ｆ上にドレイン電極１３ｂ、１４ｂ（例えば、Ａｌ合金）が設けられ、ソース領域１３ｇ、１４ｇ上にソース電極１３ｃ、１４ｃが設けられている。
【００３３】
また、上記ゲート絶縁膜２７上には、第一〜第三ＥＬ素子１８、１９、２０共通のアノード２２が形成されるとともに、アノード２２に接続された駆動トランジスタ１４のソース電極１４ｃが形成されている。ゲート絶縁膜２７上には、さらにドレイン電極１３ｂ、１４ｂやソース電極１３ｃ、１４ｃと同時に一括してパターニング形成して得られるＥＬ電源ライン１５及びデータライン１２が設けられている。
そして、上記ゲート絶縁膜２７上に形成された選択トランジスタ１３、駆動トランジスタ１４及びアノード２２上には、オーバーコート層２８（例えば、ＳｉＮ）が形成されている。なお、オーバーコード層２８は、選択トランジスタ１３及び駆動トランジスタ１４を保護するとともに、アノード２２とカソード２３との間の上記層間絶縁膜となるものである。
【００３４】
そして、上記オーバーコート層２８には、発光部１８ａ、１９ａ、２０ａとなる有機ＥＬ層がアノード２２に接合する部分（発光領域、なお、図３においては、アノード２２に一つの発光部１８ａが接続する部分だけを図示）にそれぞれ開口部が形成され、この開口部において、アノード２２と、有機ＥＬ層である発光部１８ａ、１９ａ、２０ａと、カソード２３とが重なって有機ＥＬ素子を構成するようになっている。
そして、カソード２３上には、パッシベーション層２９が形成され、該パッシベーション層２９が、その下の各層を保護するようになっている。
【００３５】
以上のような構造の画素ｐを有する第一例の表示装置においては、図４に一部が示されるように上記画素ｐが配列されている。
そして、上述のように、画素ｐの形状を縦横比がほぼ３：１とされた縦長の矩形状とし、横に三つ並んだ画素ｐを一組とするとともに、この一組の画素に、ＲＧＢ各色の画素ｐが一つずつ配置されるようになっている。
すなわち、三つの画素ｐからなる一組の画素で画像の一つの最小部分の色をカラーで表示できるようになっている。
【００３６】
そして、上述のように縦一列の各画素の各ＥＬ素子１８，１９，２０が（図４においては実際にはＥＬ素子１８，１９，２０の露出した発光領域が図示されている）上下に互いに等間隔に配置された状態となっている。また、左右に並んだ画素において、それぞれ三つのＥＬ素子１８，１９，２０の上下位置が等しくされているとともに、画素ｐの形状が縦横比３：１とされて、横に並んだ三つの画素ｐを合わせた形状がほぼ正方形とされているので、横に並んだ各ＥＬ素子１８、１９、２０も等間隔に配置されるとともに、この間隔が縦に並んだ各ＥＬ素子１８、１９、２０の間隔とほぼ等しくなっている。
【００３７】
また、ここで、第一例の表示装置における画素ピッチを１９８μｍとし、矩形状の画素の縦の長さを１９８μｍ、横の長さを６６μｍとし、各ＥＬ素子（発光領域）の形状を横の幅が２０μｍ、縦の幅が２１μｍとされたほぼ正方形とすると、各ＥＬ素子１８、１９、２０同士の縦横の間隔は４５μｍとなり、上述のようにＥＬ素子１８，１９、２０を配置した場合に、縦横の格子状に配置されるブラックマスク２５の線幅は、４６μｍとほぼ同程度の長さになる。
また、各ＥＬ素子１８，１９，２０の縦横のピッチは（空間周波数は）、６６μｍとなる。
【００３８】
従って、このようなディスプレイを携帯情報機器に適用したときの視認者とディスプレイと一般的な視認距離を３００[ｍｍ]程度とすると、最小間隔９０μｍより小さいので、ブラックマスク２５を明確に視認できないとともに、各ＥＬ素子１８，１９，２０を一つずつ点として明確に視認することができないことになり、表示装置に画像を表示した場合に、なめらかな画像を表示することができる。すなわち、ブラックマスク２５が格子状に見えたり、各画素が点として認識されて粗い画像となったりすることがない。
【００３９】
また、一画素ｐのサイズと各発光領域のサイズとを上述のようにした場合には、一画素ｐ中に示す発光領域の開口率がほぼ１０％となり、ブラックマスク２５の面積率が９０％となるので、十分にブラックレベルを確保することができる。
すなわち、本発明は、発光領域の開口率を１０％以下とすることにより、ブラックマスク２５の線幅が太くなってしまった場合に、特に有効である。
例えば、ブラックマスク２５を視認できないように、一画素ｐの開口率を大きくして、ブラックマスク２５の線幅を狭くすることも可能であるが、この場合には、十分なブラックレベルを確保することができなくなる可能性があり、ブラックレベルを確保しながらブラックマスク２５の線幅を細くするには、上述のように、一画素ｐ中の発光領域を複数とするとともに、各発光領域を離間するように配置することが有効である。
【００４０】
なお、画素ピッチが、例えば、６６μｍ未満とされていれば、一画素中の発光領域を複数とするとともに、各発光領域を離間して配置しなくとも、３０ｃｍの距離からブラックマスク２５や各画素ｐが視認されることがなく、必ずしも、一画素中の発光領域を複数とする必要はない。従って、本発明は、画素ピッチが６６μｍ以上とされた表示装置に有効であり、特に画素ピッチが１００μｍ以上とされた表示装置に有効である。
しかし、表示装置をもっと近づいて見た場合にも、ブラックマスク２５や各画素を視認できないようにしたい場合などには、画素ピッチが６６μｍ未満でも、一画素中の発光領域を複数とするとともに、各発光領域を離間して配置することが有効である。
【００４１】
また、一画素ｐ中における発光領域の数は、三つに限定されるものではなく、画素ピッチや開口率等に基づいて、ブラックマスク２５が視認されたり、発光領域が点として視認されたりしないように決められるものである。
例えば、画素ピッチが長く、開口率が小さければ、一画素ｐ中の発光領域の数を多くする必要があり、画素ピッチが短く、開口率が大きければ、一画素ｐ中の発光領域の数は、少なくとも良い。
また、発光領域の縦横のサイズ及びブラックマスクの線幅は、上述の３０ｃｍから視認できる長さである９０μｍの半分、すなわち、４５μｍ程度からそれ以下とされることが好ましい。
【００４２】
また、第一例では、ＲＧＢのカラー配列を縦ストライプとしたが、他の配列（例えばデルタ配置など）にも、本発明を応用可能である。また、一画素の形状が例えば、矩形状ではなく、単色発光表示などの場合のようにほぼ正方形状の場合には、画素が矩形状の場合のように、複数の発光領域を一列に並べるのではなく、縦方向と横方向で一辺に同じ数だけ配列する方が望ましい。例えば、画素ピッチが１９８μｍ程度の単色発光表示装置の場合には、画素ｐ内の発光領域を縦横に３×３で配置することが有効である。
【００４３】
また、第一例では、アクティブ素子を用いた例を示したが、単純マトリックスの表示装置にも応用可能である。なお、一般に、ＴＦＴ等のアクティブ素子を集積した基板は、比較的高温で作成されるために、最下層にカラーフィルタを導入することが難しく、有機ＥＬ素子自体の多色発光によるカラー表示を行うことが望ましいが、カラーフィルタを用いない場合、最も暗い輝度階調レベルは、ブラックマスクのみに依存されることになり、上述のように発光領域の開口率が低くなるような構造では、相対的にブラックマスクの面積割合が高くなるので、特に有効である。
【００４４】
一方、単純マトリックスの場合には、カラーフィルタを用いることが容易なので、カラーフィルタを用いるものとすれば、カラーフィルタにより反射光が制限され、ブラックマスクを用いるものとしても、発光領域の開口率を大きくすることが可能であり、必ずしも、本発明を適用しなくとも良いが、画素ピッチが大きい場合などには、単純マトリックスで、かつ、カラーフィルタを用いた場合でも、本発明が有効となる。
【００４５】
次に、図５〜図９を参照して、本発明の実施の形態の第二例の表示装置を説明する。
図５は第二例の表示装置の一画素の構成を説明するための回路図であり、図６は上記一画素のＥＬ素子のカソード及びキャパシタ電極を除いた平面構造を示すものであり、図７は上記一画素の平面構造を示すものであり、図８は第一例と第二例とでの駆動トランジスタにおける電位損失の違いを示すグラフであり、図９は従来例と第二例とでのＥＬ素子の電流特性の違いを示すグラフである。
【００４６】
なお、第二例の表示装置は、第一例の表示装置が、一画素ｐ内の三つの第一〜第三ＥＬ素子１８、１９、２０において、アノード２２とカソード２３とを共通とすることにより、第一〜第三ＥＬ素子１８、１９、２０を並列にアクティブ素子に接続していたの対して、第一〜第三ＥＬ素子３１、３２、３３を直列にアクティブ素子に接続するようにしたものであり、その他の点については、第一例の表示装置とほぼ同様の構成を有するものである。
また、第二例の表示装置において、第一例の表示装置と同様の構成要素には、同一の符号を付すとともに、その説明を一部省略する。
【００４７】
図５に示すように、第二例の表示装置の一画素においては、第一例と同様に、選択ライン１１にゲート電極１３ａが接続され、データライン１２にドレイン電極１３ｂが接続された選択トランジスタ１３と、該選択トランジスタ１３のソース電極１３ｃにゲート電極１４ａを接続され、ドレイン電極１４ｂにＥＬ用電源が接続された駆動トランジスタ１４とを備えている。また、選択トランジスタ１３のソース電極１３ｃと駆動トランジスタ１４のゲート電極１４ａとの間には付加容量１７が介在されている。
【００４８】
そして、第二例においては、駆動トランジスタ１４のソース電極１４ｃに第一ＥＬ素子３１と、第二ＥＬ素子３２と、第三ＥＬ素子３３とが直列に接続されている。
そして、図６及び図７の一画素ｐの平面構造を参照して、一画素ｐの構造を説明すると、第一例と同様に、選択ライン１１と、データライン１２と、ＥＬ電源ライン１５とが配置されるとともに、第二例においては、画素ｐの横の行毎に、ＧＮＤライン３４が左右に延在して配置されている。これは、後述するように第一例において各ＥＬ素子１８，１９，２０のカソード２３が全画素ｐ共通となっていたのに、第二例においては、各画素ｐ毎にカソード３１ｂ、３２ｂ、３３ｂがパターニングされるので、各画素ｐ毎のカソード３１ｂ、３２ｂ、３３ｂを接地するためにＧＮＤライン３４が必要となる。
【００４９】
また、第一例と同様に選択トランジスタ１３と駆動トランジスタ１４とが配置されている。
そして、駆動トランジスタ１４のソース電極１４ｃに、第一ＥＬ素子３１のアノード３１ａが接続され、第二ＥＬ素子３２のアノード３２ａが第一ＥＬ素子３１のカソード３１ｂに接続され、第三ＥＬ素子３３のアノード３３ａが第二ＥＬ素子３２のカソード３２ｂに接続され、第三ＥＬ素子３３のカソード３３ｂがＧＮＤライン３４に接続されている。
【００５０】
そして、第一ＥＬ素子３１のアノード３１ａとカソード３１ｂとの間に有機ＥＬ層である発光部３１ｃが配置され、第二ＥＬ素子３２のアノード３２ａとカソード３２ｂとの間に有機ＥＬ層である発光部３２ｃが配置され、第三ＥＬ素子３３のアノード３３ａとカソード３３ｂとの間に有機ＥＬ層である発光部３３ｃが配置されている。
なお、第二例においても、付加容量１７は、ＥＬ電源ライン１５に沿った接続ライン１６とその上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたキャパシタ電極１７ａとから構成されるが。キャパシタ電極１７ａは、例えば、ＧＮＤライン３４の引き出し線部３４ａに接続されている。
【００５１】
また、第二例の表示装置の一画素ｐの断面構造は、以下に記載する部分を除いて、第一例の表示装置の一画素ｐの断面構造とほぼ同様の構造となる。
すなわち、第一例の表示装置において、アノード２２とカソード２３との間の層間絶縁膜となるオーバーコート層２８の開口部には、アノード２２に接合する部分に発光部１８ａ、１９ａ、２０ａとなる有機ＥＬ層が形成され、この開口部において、アノード２２と、有機ＥＬ層である発光部１８ａ、１９ａ、２０ａと、カソード２３とが重なって有機ＥＬ素子を構成するようになっていたが、第二例においては、オーバーコート層２８の発光部３１ｃ、３２ｃ、３３ｃの位置に開口部が形成されるとともに、第二ＥＬ素子３２のアノード３２ａと第一ＥＬ素子３１のカソード３１ｂとが接続され部分と、第三ＥＬ素子３３のアノード３３ａと第二ＥＬ素子３２のカソード３２ｂとが接続される部分に開口部が形成されている。
【００５２】
また、上述のように第二例においては、カソード３１ｂ、３２ｂ、３３ｂがパターニングされ、第三ＥＬ素子３３のカソード３３ｂがＧＮＤライン３４と接続されている。
なお、第二例において、第一〜第三ＥＬ素子３１，３２，３３や、その他の部位の素材は、第一例とほぼ同様なものとなっている。
【００５３】
そして、第二例においても、ブラックマスク２５が用いられており、第一例の図４に示す画素配列と同様の画素配列を有するとともに、各画素ｐのサイズ及び第一〜第三ＥＬ素子３１、３２、３３のブラックマスク２５から露出する発光部３１ｃ、３２ｃ、３３ｃのサイズ及び配置が同様のものとなっており、第一例と同様の作用効果を得ることができるようになっている。
【００５４】
そして、以上のように一つの画素における一つのＥＬ素子を三つに分割した状態に第一〜第三ＥＬ素子３１、３２、３３を設け、これら第一〜第三ＥＬ素子３１、３２、３３を直列に駆動トランジスタ１４に接続した場合には、従来のＥＬ素子を用いた表示装置や第一例の表示装置に対して、以下のような作用効果を得ることができる。
【００５５】
まず、第一例の表示装置の図１に示すような回路において、第一〜第三ＥＬ素子１８，１９，２０を所定輝度で発光するための駆動条件をそれぞれ電圧７[Ｖ]と、電流ｉ／３（三つを並列に繋いだ場合に合わせてｉの電流）とし、駆動トランジスタ１４が図８に示されるような特性を有するものとする。なお、駆動トランジスタ１４は、例えば、図８に示すような特性を有するものとした場合に、並列に繋がれた三つのＥＬ素子１８，１９，２０を駆動するための所望のドレイン電流ｉを確保して定電流特性を得るためには、ゲート電圧Ｖｇ＝２０[Ｖ]が必要となり、このときの定電流領域は、ソース・ドレイン間の電圧であるドレイン電圧Ｖｄが１０[Ｖ]以上の場合となる。
すなわち、駆動トランジスタ１４となるＴＦＴのドレイン−ソース間において、最低１０[Ｖ]の電位損失が必要となる。
【００５６】
以上のことから、駆動トランジスタ１４における損失電力は、電流ｉが流れるとともに電位損失が１０[Ｖ]以上であることから約１０ｉとなる。
また、三つのＥＬ素子１８，１９、２０においては、７ｉの電力が消費されることになる。
そして、駆動トランジスタ１４と三つのＥＬ素子１８，１９、２０とで消費される消費電力は、１０ｉ＋７ｉとなる。
【００５７】
そして、この消費電力における駆動トランジスタ１４の損失電力の割合は、１０ｉ／１７ｉ＝１０／１７、すなわち５８．８％となる。
なお、第一例のように三つのＥＬ素子１８，１９、２０を並列に繋ぐのではなく、これら三つのＥＬ素子１８，１９，２０を一つにまとめて一画素ｐに一つのＥＬ素子を配置した場合、すなわち、従来のＥＬ素子を用いた表示装置の場合においては、一つのＥＬ素子の駆動条件を電圧７[Ｖ]と、電流ｉとすれば、第一例の場合とほぼ同様の結果となる。
【００５８】
それに対して第二例においては、第一〜第三ＥＬ素子３１，３２，３３の駆動条件を第一例と同じに電圧７[Ｖ]と、電流ｉ／３とした場合に、これら第一〜第三ＥＬ素子３１、３２、３３が直列に接続されているので、合計２１[Ｖ]の駆動電圧が必要となる。一方駆動電流は、第一〜第三ＥＬ素子３１、３２、３３が直列に接続されているので、ｉ／３となる。
【００５９】
そして、駆動トランジスタ１４の電流−電圧特性を図８に示すようなものと設定した場合に、第二例においては、駆動トランジスタ１４から三つのＥＬ素子３１、３２、３３に流すための電流ｉ／３を確保して定電流特性を得るためには、ゲート電圧がＶｇ＝１１．５[Ｖ]必要であり、また、この時の定電流領域は、Ｖｄが５[Ｖ]以上であり、駆動トランジスタ１４において最低５[Ｖ]の電位損失が必要となる。
すなわち、従来及び第一例においては、駆動トランジスタ１４における電位損失が１０[Ｖ]であったものを第二例においては５[Ｖ]に減少させることができる。
【００６０】
従って、駆動トランジスタ１４における損失電力は、（５／３）ｉ＝約１．６７ｉとなり、従来の１０ｉに比較して約１／６に軽減できることになる。
また、駆動トランジスタ１４と三つのＥＬ素子３１、３２、３３とで消費される消費電力中における駆動トランジスタ１４の損失電力の割合は、駆動トランジスタ１４における損失電力（５／３）ｉを駆動トランジスタの損失電力（５／３）ｉと三つのＥＬ素子３１、３２、３３における消費電力７[Ｖ]×（ｉ／３）［Ａ］×３との和で割った値、すなわち、（５×（ｉ／３）／（５＋２１）／（ｉ／３）となり、全消費電力の約１９％となる。
また、第一例の駆動トランジスタ１４と三つのＥＬ素子１８、１９、２０との消費電力が１７ｉに対し第一例の駆動トランジスタ１４と三つのＥＬ素子３１、３２、３３との消費電力は８．７ｉとなり、さらに駆動トランジスタ１４へのゲート電圧も第一例の方が高いため、選択トランジスタ１３を駆動するための消費電力も第二例の方が小さく、全体の消費電力も第二例の方が小さい。
以上により、表示装置の各画素の三つの第一〜第三ＥＬ素子３１、３２、３３を直列に接続することにより、従来の一つの画素に一つだけＥＬ素子を配置した場合や、第一例のように一つの画素に複数のＥＬ素子を配置し、これを並列に接続した場合に比較して、駆動トランジスタ１４における損失電力を大幅に削減し、表示装置における消費電力の低減を図ることができる。
【００６１】
また、上述のように、画素に一つだけ設けられた従来のＥＬ素子をほぼ三分割したのとほぼ同様のＥＬ素子を三つ設け、これを直列に接続した場合には、ＥＬ素子における静電容量成分Ｃelが以下のように大幅に減少することになる。
まず、従来、画素に一つだけＥＬ素子を設けた場合のＥＬ素子の静電容量をＣ1とし、第二例の三つのＥＬ素子の静電容量を合わせた合成容量をＣ3とし、第二例の三つのＥＬ素子のうちの一個のＥＬ素子の静電容量をＣ2とする。
【００６２】
そして、ＥＬ素子１個当たりの静電容量Ｃ2は、従来のＥＬ素子を三分割したのと同様の構成、すなわち、ＥＬ素子の面積を従来のほぼ１／３としているので、Ｃ2＝Ｃ1／３となる。
そして、この第二例のＥＬ素子を直列三段で合成した場合の合成容量Ｃ3は、

Figure 0003952618
となり、従来の１／９の静電容量となる。
【００６３】
そして、三つのＥＬ素子からなるＥＬ部における蓄積電荷Ｑ3は、ＥＬ素子一つにかけられる電圧をＶ（上述のように従来の一つのＥＬ素子にかけられる電圧と同じ）とした場合に、
Figure 0003952618
となり、従来の１／３となる。
【００６４】
そして、一般に、静電容量による充電／放電現象により、ＥＬ素子の発光に寄与する実行電流は減少する。
特に、立ち上がり／立ち下がりにおいて、その減少率が極めて大きくなり、結果として、ＥＬ素子の発光応答性を著しく悪化させる。
第二例においては、上述のように従来に比較して、例えば、静電容量を１／９に減少させることが可能であり、ＥＬ素子の応答特性を大きく改善できる。
【００６５】
すなわち、このように静電容量を減少させた場合に、図９（Ａ）に示す従来のＥＬ素子においては、立ち上がり時に電流がすぐにピークに至らずになだらかに立ち上がり、立ち下がり時に電流がすぐに低下せずに尾を引いた状態となるのに対して、図９（Ｂ）に示す第二例の三段直列のＥＬ素子においては、立ち上がり時に、電流がすぐにピークに至り、立ち下がり時もほとんど尾を引かない状態とすることができる。
従って、第二例の三段直列のＥＬ素子においては、高速応答・正確な輝度制御が実現でき、高品位表示に有用である。
【００６６】
次に、、図１０〜図１３を参照して、本発明の実施の形態の第三例の表示装置を説明する。
図１０は第三例の表示装置の一画素の構成を説明するための回路図であり、図１１は上記一画素のＥＬ素子のカソード及びキャパシタ電極を除いた平面構造を示すものであり、図１２は上記一画素の平面構造を示すものであり、図１３は上記一画素の一部の断面構造を示すものである。
【００６７】
なお、第三例の表示装置は、第二例の表示装置が、ＥＬ素子のアノードをアクティブ素子に接続していたの対して、ＥＬ素子のカソードをアクティブ素子に接続したものであり、その他の点については、第二例の表示装置とほぼ同様の構成を有するものである。
また、第三例の表示装置において、第二例の表示装置と同様の構成要素及び第一例の表示装置と同様の構成要素には、同一の符号を付すとともに、その説明を一部省略する。
【００６８】
図１０に示すように、第三例の表示装置においては、第二例と同様に、選択トランジスタ１３と、駆動トランジスタ１４とを備えている。
そして、第三例においては、駆動トランジスタ１４のソース電極１４ｃが接地され、ドレイン電極１４ｂに第一ＥＬ素子３１と、第二ＥＬ素子３２と、第三ＥＬ素子３３とが直列に接続され、さらに、第一ＥＬ素子３１と、第二ＥＬ素子３２と、第三ＥＬ素子３３とが直列にＥＬ用電源に接続されている。
また、図１１及び図１２の一画素ｐの平面構造を参照して、一画素ｐの構造をより具体的に説明すると、例えば、第二例と同様に、選択ライン１１と、データライン１２と、ＥＬ電源ライン１５と、ＧＮＤライン３４とが配置されている。なお、第三例においては、ＥＬ電源ライン１５の位置と、ＧＮＤライン３４の位置とが第二例の場合と比べて互いに入れ替わった状態となっている。
【００６９】
そして、駆動トランジスタ１４は、そのゲート電極１４ａが第二例と同様に、選択トランジスタ１３のソース電極１３ｃに接続ライン１６を介して接続され、ソース電極１４ｃが第二例と異なりＧＮＤライン３４が接続されている。そして、駆動トランジスタ１４のドレイン電極１４ｂに、第一ＥＬ素子３１のカソード３１ｂが接続され、第二ＥＬ素子３２のカソード３２ｂが第一ＥＬ素子３１のアノード３１ａに接続され、第三ＥＬ素子３３のカソード３３ｂが第二ＥＬ素子３２のアノード３２ａに接続され、第三ＥＬ素子３３のアノード３３ａがＥＬ電源ライン１５に接続されている。また、付加容量１７のキャパシタ電極１７ａは、ゲート絶縁膜２７に設けられたコンタクトホールを介してＥＬ電源ライン１５の引き出し線１５ａに接続されている。
【００７０】
また、図１３の断面構造に示すように、第三例の表示装置は、第一例の表示装置と同様に、ガラス基板２４上に、ブラックマスク２５、絶縁膜２６が形成されている。また、絶縁膜２６上に、選択トランジスタ１３及び駆動トランジスタ１４（ゲート絶縁膜２７を含む）が形成されている。
また、ゲート絶縁膜２７上には、第一例と異なり、かつ、第二例と同様に、三つのアノード３１ａ、３２ａ、３３ａが形成されている（図１３には一つのアノード３１ａだけを図示）。
【００７１】
そして、ゲート絶縁膜２７上の選択トランジスタ１３及び駆動トランジスタ１４の部分と、透明なアノード３１ａ、３２ａ、３３ａ上には、絶縁物からなるオーバーコート層２８が形成されている。
そして、上記オーバーコート層２８には、上記駆動トランジスタ１４のドレイン電極１４ｂと、第一ＥＬ素子３１のカソード３１ｂとを接合する部分、発光部３１ｃ、３２ｃ、３３ｃとなる有機ＥＬ層がアノード３１ａ、３２ａ、３３ａに接合する部分（発光領域、なお、図１３においては、一つのアノード３１ａに発光部３１ｃが接続する部分だけを図示）、アノード３１ａ、３２ａがそれぞれカソード３２ｂ、３３ｂに接続する部分（図１３において図示略）にそれぞれ開口部が形成されている。
【００７２】
また、オーバーコート層２８（層間絶縁膜）の開口部の周縁部は、開口部が上に向かうにつれて広くなるようにテーパ状に形成されている。
そして、上記アノード３１ａ、３２ａ、３３ａ上のオーバーコート層２８（層間絶縁膜）の開口部の部分に開口部より広い範囲に渡って発光部３１ｃ、３２ｃ、３３ｃとなる有機ＥＬ層が形成されている。
【００７３】
そして、この有機ＥＬ層である発光部３１ｃ、３２ｃ、３３ｃ上にそれぞれ発光部３１ｃ、３２ｃ、３３ｃより広い範囲に渡ってカソード３１ｂ、３２ｂ、３３ｂが形成されている。なお、第一ＥＬ素子３１のカソード３１ｂは駆動トランジスタ１４のドレイン電極１４ｂに接続され、第二ＥＬ素子３２のカソード３２ｂは第一ＥＬ素子３１のアノード３１ａに至るように形成されてアノード３１ａに接続され、第三ＥＬ素子３３のカソード３３ｂは第二ＥＬ素子３２のアノード３２ａに至るように形成されてアノード３２ａに接続される。
【００７４】
また、上述のようにオーバーコート層２８（層間絶縁膜）のアノード３１ａ、３２ａ、３３ａ上の開口部の周縁部がテーパとなっているので、この周縁部上に形成された発光部３１ｃ、３２ｃ、３３ｃ及びカソード３１ｂ、３２ｂ、３３ｂは、上記テーパの角度に沿ってアノード３１ａ、３２ａ、３３ａに至り、オーバーコード層２８の開口部で、アノード３１ａ、３２ａ、３３ａに対向するようになっている。
そして、上記開口部の周縁部のテーパの角度、すなわちアノード３１ａ、３２ａ、３３ａが形成された平面と、オーバーコート層２８の開口部の周縁部の内面とがなす角度θは、２０度〜５０度となっている。
【００７５】
従って、オーバーコート層２８が形成された後に形成される上記発光部３１ｃ、３２ｃ、３３ｃ及びカソード３１ｂ、３２ｂ、３３ｂは、上記２０度〜５０度の角度でアノード３１ａ、３２ａ、３３ａに至り、アノード３１ａ、３２ａ、３３ａに対向する部分でアノード３１ａ、３２ａ、３３ａと平行となる。
そして、カソード３１ｂ、３２ｂ、３３ｂ及びオーバーコート層２８上には、パッシベーション層２９が形成され、該パッシベーション層２９が、その下の各層を保護するようになっている。
【００７６】
このような構成を有する第三例の表示装置によれば、第一例及び第二例の表示装置と同様の作用効果を奏することができるとともに、さらに、直列に繋がれた複数の第一〜第三ＥＬ素子３１、３２、３３のうちの一端側の第一ＥＬ素子３１のカソード３１ｂが駆動トランジスタ１４のドレイン電極１４ｂに接続され、他端側の第三ＥＬ素子３３のアノード３３ａがＥＬ電源ライン１５に接続され、駆動トランジスタ１４のソース電極１４ｃがＧＮＤライン３４に接続されて接地されているので、駆動トランジスタ１４のゲート電位が直接ＧＮＤレベルに対して定まるので、コントロール性、応答速度に優れたものとすることができる。
【００７７】
次に、図１４〜図１６を参照して、本発明の実施の形態の第四例の表示装置を説明する。
図１４は第四例の表示装置の一画素の構成を説明するための回路図であり、図１５及び図１６は第四例の表示装置の駆動方法を説明するための複数画素を含む回路図である。
【００７８】
なお、第四例の表示装置は、第二例の表示装置の選択トランジスタ１３と駆動トランジスタ１４と付加容量１７とに代えて、一つのＤＧメモリＴＦＴ４１を用いたものであり、その他の点については、第二例の表示装置とほぼ同様の構成を有するものである。
また、第四例の表示装置において、第二例の表示装置と同様の構成要素には、同一の符号を付すとともに、その説明を一部省略する。
【００７９】
図１４に示すように、第四例の表示装置においては、選択ライン１１（Select）に第一ゲート電極４１ａが接続され、データライン１２(Data)に第二ゲート電極４１ｂが接続され、ＥＬ電源ライン１５にドレイン電極４１ｃが接続され、第一ＥＬ素子３１にソース電極４１ｄが接続されたＤＧメモリＴＦＴ４１を備えている。そして、駆動トランジスタ１４とＤＧメモリＴＦＴ４１とが異なる以外は、第二例と同様に、三つの第一〜第三ＥＬ素子３１、３２、３３がソース電極４１ｄに直列に接続されている。
【００８０】
すなわち、ソース電極４１ｄに、第二例と同様に、第一ＥＬ素子３１のアノード３１ａが接続され、第二ＥＬ素子３２のアノード３２ａが第一ＥＬ素子３１のカソード３１ｂに接続され、第三ＥＬ素子３３のアノード３３ａが第二ＥＬ素子３２のカソード３２ｂに接続され、第三ＥＬ素子３３のカソード３３ｂが接地され、すなわち、ＧＮＤライン３４に接続されている。
【００８１】
上記ＤＧメモリＴＦＴ４１は、ゲートを二つ有するとともに、キャリアをトラップすることにより、メモリ性を有するものとなっている。
そして、ＤＧメモリＴＦＴ４１においては、例えば、可視光が入射されると電子−正孔を内部に発生させるチャネル領域（ｉ−ａ−Ｓｉ）と、該チャネル領域上の左右側部にそれぞれ形成されたソース領域及びドレイン領域（ｎ+Ｓｉ）と、ソース領域、ドレイン領域にそれぞれ接続されたソース電極４１ｄ、ドレイン電極４１ｃと、上記チャネル領域より基板側にチャネル領域との間に下部ゲート絶縁膜を介して設けられた透明な下部ゲート電極（第一ゲート電極４１ａ）と、上記チャネル領域の上方側、すなわち、基板の反対側に、チャネル領域との間に上部ゲート絶縁膜を介して設けられた上部ゲート電極（第二ゲート電極４１ｂ）を備えたものである。なお、下部ゲート電極と上下ゲート電極とは、図１４〜１６上で上下逆になっている。
【００８２】
そして、上記下部ゲート絶縁膜は、ＳｉＮからなるとともに、その表層部（チャネル領域に接する側）に、ストイオキメトリなＳｉとＮとの比が３：４なのに対して、ＳｉとＮとの比をストイオキメトリからずらして、１：１程度としたＳｉリッチなトラップ領域が形成されている。
そして、このトラップ領域は、キャリア（正孔、電子）をトラップすることができるようになっている。
【００８３】
このようなｎチャネル型ＤＧメモリＴＦＴ４１は、例えば、第二ゲート電極４１ｂのゲート電圧を０Ｖとするとともに、ソース−ドレイン間に電圧を印加した状態で、例えば、第一ゲート電極４１ａのゲート電圧を上げていった場合のドレイン電流の変化と、次いで、第一ゲート電極４１ａのゲート電圧を下げっていった場合のドレイン電流の変化とが異なるヒステリシス特性を有するものとなっている。
そして、このようなＤＧメモリＴＦＴ４１においては、トラップ領域にトラップされたキャリアの有無やキャリアの極性等により、第一ゲート電極４１ａのゲート電圧が同じでも、ドレイン電流が流れる場合と流れない場合が生じるようになっている。
【００８４】
例えば、ＤＧメモリＴＦＴ４１をｎチャネルとし、トラップ領域に電子が蓄積している場合には、トラップ領域に蓄積された電子の電界によりチャネル領域に正孔が誘起され、第一ゲート電極４１ａに正のゲート電圧を印加した場合に、このゲート電圧がチャネル形成が可能なしきい値電圧より僅かに高くても、トラップ領域に蓄積している電子の電界に相殺されて、チャネル領域にドレイン電流を流すことが可能な連続したチャネルが形成されず、ドレイン電流が流れないことになる。
【００８５】
一方、トラップ領域に正孔が蓄積している場合には、トラップ領域に蓄積した正孔の電界によりチャネル領域に電子が誘起され、第一ゲート電極４１ａにゲート電圧を印加した場合に、このゲート電圧がチャネル形成が可能なしきい値電圧より僅かに低くくても、トラップ領域に蓄積した正孔との相互作用により、チャネル領域にドレイン電流を流すことが可能な連続したチャネルが形成され、ドレイン電流が流れることになる。
従って、トラップ領域における蓄積されたキャリアの有無及び極性により、第一ゲート電極４１ａに同じレベルのゲート電圧を印加しても、ドレイン電流が流れてＥＬ素子が発光する場合と、ドレイン電流が流れずにＥＬ素子が発光しない場合とがある。
【００８６】
また、トラップ領域へのキャリアの蓄積方法は、例えば、ソース・ドレイン間に＋１０Ｖの電位差の状態で第一ゲート電極４１ａを０Ｖとして、第二ゲート電極４１ｂに正のゲート電圧を印加した場合に、ｎチャネルが形成され、ソース領域及びドレイン領域を形成するｎ+層からキャリア領域に電子が移動し、該電子がトラップ領域にトラップされる。この場合、可視光の入射にかかわらず、比較的短時間で電子は蓄積される。
また、この状態でキャリア領域に光を照射するとともに、第二ゲート電極４１ｂに負のゲート電圧を印加した場合に、キャリア領域に光の照射により正孔−電子対が生じるとともに、この正孔−電子対の電子が上記ｎ+層からなるソース領域及びドレイン電極に移動し、正孔がトラップ領域に取り込まれて上述の電子と置換され、さらに、正孔が蓄積する。
また、トラップ領域への電子の蓄積に際しては、キャリア領域に光を照射するものとしても良い。
上記第一例〜第四例では、表示装置として自発光素子である有機ＥＬ素子を適用したが、これに限らず、反射型液晶表示素子やバックライトを備えた液晶表示装置のようなものにも適用できる。
【００８７】
【発明の効果】
本発明の請求項１記載の表示装置によれば、画素ピッチがある程度長く、かつ、自発光素子の発光領域の開口率、すなわち、画素の全面積に対する発光領域の面積率が極めて小さい場合に、隣り合う発光領域間に配置されるブラックマスク等のスペースの幅が長くなり、ブラックマスクが視認可能な幅となってしまうような場合に、各画素に複数の発光領域を互いに離間して配置すること、すなわち、各画素内に複数の発光領域を分散して配置することにより、各発光領域間の幅を狭くすることができるので、ブラックマスクの幅を狭くして、ブラックマスクが視認される状態となるのを抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の第一例の表示装置の一画素の構成を説明するための回路図である。
【図２】第一例の表示装置の一画素の平面構造を説明するための図面である。
【図３】第一例の表示装置の一画素の断面構造を説明するための図面である。
【図４】第一例の表示装置の表示画面におけるブラックマスクと発光領域との関係を説明するための図面である。
【図５】本発明の実施の形態の第二例の表示装置の一画素の構成を説明するための回路図である。
【図６】第二例の表示装置の一画素の平面構造を説明するための図面である。
【図７】第二例の表示装置の一画素の平面構造を説明するための図面である。
【図８】第二例の表示装置の駆動トランジスタにおける損失電位と第一例（従来）のＥＬ表示装置の駆動トランジスタにおける損失電位との違いを説明するためのグラフである。
【図９】第二例の表示装置のＥＬ素子における電流特性と、従来例のＥＬ表示装置のＥＬ素子における電流特性との違いを説明するためのグラフである。
【図１０】本発明の実施の形態の第三例の表示装置の一画素の構成を説明するための回路図である。
【図１１】第三例の表示装置の一画素の平面構造を説明するための図面である。
【図１２】第三例の表示装置の一画素の平面構造を説明するための図面である。
【図１３】第三例の表示装置の一画素の断面構造を説明するための図面である。
【図１４】本発明の実施の形態の第四例の表示装置の一画素の構成を説明するための回路図である。
【図１５】第四例の表示装置における駆動方法を説明するための回路図である。
【図１６】第四例の表示装置における駆動方法を説明するための回路図である。
【図１７】従来例のＥＬ表示装置のブラックマスクの機能を説明するための図面である。
【図１８】従来例のＥＬ表示装置の表示画面におけるブラックマスクと発光領域との関係を説明するための図面である。
【符号の説明】
１３ 選択トランジスタ（アクティブ素子）
１４ 駆動トランジスタ（アクティブ素子）
１８ 第一ＥＬ素子（自発光素子、発光領域）
１９ 第二ＥＬ素子（自発光素子、発光領域）
２０ 第三ＥＬ素子（自発光素子、発光領域）
２５ ブラックマスク
３１ 第一ＥＬ素子（自発光素子、発光領域）
３２ 第二ＥＬ素子（自発光素子、発光領域）
３３ 第三ＥＬ素子（自発光素子、発光領域）
４１ ＤＧメモリＴＦＴ（メモリ性を有するトランジスタ）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a self-luminous display device that expresses black using a black mask.
[0002]
[Prior art]
As a display device using a self-light emitting element, an EL display device using an electroluminescence (hereinafter referred to as EL) element, particularly an EL display device using a plurality of organic EL elements is known. In this EL display device, multicolor emission color display is possible by the EL element that emits light. However, even if the EL element is in a non-light-emitting state in the display unit of the EL display device, the cathode of the EL element of the display unit is not changed. Since the components of each pixel including the electrodes reflect light, it is difficult to express a dark color, particularly black.
Therefore, in such a self-luminous display device, as a method of expressing black (securing black level), a method of covering the display surface by arranging a filter for limiting light transmittance on the display surface of the display device. (Transmittance limiting method) is most commonly used.
[0003]
That is, according to the above-described method, the light that hits the display unit of the display device passes through the filter and is reflected by the EL element or the like, and the reflected light passes through the filter again. If the light transmittance of the filter is low Since the reflected light becomes extremely weak and the light is absorbed by the display portion, black can be expressed.
However, the technique as described above is technically easy, but the light emitted from the EL element disposed on the back side of the filter passes through the filter, so that the light from the EL element is blocked by the filter. Become.
As such a filter, there is a problem that a large loss of display light cannot be avoided even with a circularly polarizing filter with the least loss.
[0004]
In a display device using such a filter, it is necessary to set the luminance of the light-emitting element high in order to make the display light transmitted through the filter have a desired luminance, and the power consumption increases accordingly. Therefore, expressing black by a filter is a bottleneck when realizing a display device with low power consumption.
From the above, it is necessary to adopt a method that does not use a filter in order to express black in a self-luminous display device with a low consumption electrode.
[0005]
As a method of expressing black without using a filter, as shown in FIG. 17, the area ratio (hereinafter referred to as an aperture ratio) of the light emitting source 1 with respect to the entire area of the pixel is greatly reduced, and is free. There is a black mask aperture ratio limiting method in which a material having a high visible light absorption rate in the remaining area, that is, a black mask 2 is disposed.
When the black mask 2 is used, as shown in FIG. 17, the black mask 2 is provided on the glass substrate 4 and the transparent member 5 is provided in the gap therebetween, and the light emitting source 1 is provided on the transparent member 5. Most of the external light hitting the black mask 2 is absorbed and the reflected light is slight, and a part of the external light hitting the light emitting source is reflected, but the light emitting source itself Therefore, the reflected light as a whole is small. On the other hand, the display light 3 from the light emitting source is hardly disturbed and most of it can be used for display.
Therefore, the black expression using the black mask 2 is in principle suitable for realizing a display device with low power consumption.
[0006]
[Problems to be solved by the invention]
By the way, when a black mask is used, when the pixel pitch is long enough, the width of the black mask from the light source of one pixel to the light source of the pixel adjacent to the pixel is visible to the human eye. When the display is performed, there is a problem that the black mask looks like a lattice.
FIG. 18 is a plan view showing a part of a display unit of a multicolor light emitting color display device using organic EL elements.
In this display device, the color arrangement is vertical stripes, that is, pixels p of each color of RGB (red, green, blue) are repeatedly arranged for each column. Each pixel p is a pixel of the same color, and when one horizontal row is viewed, a set of RGB is set for every three pixels p.
[0007]
Accordingly, a set of three pixels p arranged side by side indicates one color on the displayed image, and the shape of the set of three pixels arranged in a row is substantially square. Therefore, each pixel has a vertically long rectangular shape. For example, the aspect ratio is approximately 3: 1. In each pixel, the black mask 2 is disposed around the light emitting region 6 where the EL element is exposed, and the light emitting region 6 has a rectangular shape substantially the same as that of the pixel, and the central portion of the pixel. Is arranged.
[0008]
In the display device, the pixel pitch is 198 μm, and as described above, the vertical length of the rectangular pixel is 198 μm and the horizontal length is 66 μm. The light emitting region 6 has a vertical length of 62 μm and a horizontal length of 20 μm.
Therefore, the width of the black mask 2 disposed between the adjacent light emitting regions 6 in the vertical direction is 136 μm, and the width of the black mask 2 disposed between the adjacent light emitting regions 6 in the horizontal direction is 46 μm.
[0009]
Here, when the general viewing distance between the viewer and the display when such a display is applied to a portable information device is about 300 [mm], the minimum distance that can be normally viewed is 90 μm, When the line width of the black mask 2 disposed between the adjacent light emitting regions 6 is 136 μm, the line width is sufficiently visible from a distance of at least 30 cm. On the other hand, since the line width of the black mask 2 disposed between the light emitting regions 6 adjacent in the horizontal direction is 46 μm, it cannot be visually recognized from a distance of 30 cm.
[0010]
Therefore, in this display device, when the image is displayed, the black mask 2 appears in a horizontal stripe pattern.
In the display device for monochromatic light emission display, the three pixels arranged side by side in the color display device described above become one pixel. In this case, the pixels are arranged between the light emitting regions 6 adjacent in the horizontal direction. In addition, the width of the black mask becomes wider, and the black mask 2 appears in a vertical and horizontal grid pattern when an image is displayed.
[0011]
The present invention has been made in view of the above circumstances, and it is possible to reduce power consumption by expressing black using a black mask and to suppress the black mask from being visually recognized during display. It is another object of the present invention to provide a display device that can further reduce power consumption.
[0012]
[Means for Solving the Problems]
  The display device according to claim 1 of the present invention is in a state in which each of the plurality of display areas of each pixel is separated from each other.VerticallyThe self-light-emitting element is provided, and the self-light-emitting element is controlled to emit light by an active element provided for each pixel, and the self-light-emitting element is connected in parallel to the active element, A light-shielding film is provided between the light-emitting elements.The self-luminous element emits light in the same color for each of a plurality of display areas of each pixel, and pixels of each color of RGB are arranged one by one in pixels arranged in the horizontal direction, and the pixels are arranged adjacent to each other vertically. The interval between the self-light-emitting elements is equal to the interval between the self-light-emitting elements arranged vertically in the same pixel.It is characterized by that.
[0013]
According to the above configuration, the aperture ratio of the display area, that is, the area ratio of the light-emitting area to the entire area of the pixel in order to darken the darkest luminance gradation and increase the contrast ratio is set. If the width of a space (for example, a light shielding film) disposed between adjacent display areas becomes long when it is set to be extremely small and the light shielding film becomes a visible width, a plurality of displays are displayed on each pixel. By arranging the regions apart from each other, that is, by disposing a plurality of display regions in each pixel, the width between the display regions can be reduced, so that the width of the light shielding film is reduced. Thus, the state in which the light shielding film is visually recognized can be suppressed.
[0014]
If one light-emitting element is provided and a plurality of openings are provided in the light-shielding film in one pixel and the self-light-emitting elements are respectively exposed from these openings, a plurality of display areas are provided in one pixel. It is also possible to make the light-shielding film visible, and when considering power consumption, a large part of the self-light-emitting element overlaps the light-shielding film. Such a configuration is not preferable, and it is preferable to arrange a plurality of self-luminous elements corresponding to a plurality of display areas in one pixel.
[0015]
Moreover, although the said self-light-emitting element is an organic EL element, for example, even if a self-light-emitting element is not an organic EL element, if the said effect can be show | played and it functions as a self-light-emitting element, Can be used in the present invention.
The light shielding film may not be black as long as it is made of a material that hardly reflects visible light, that is, a material that absorbs visible light.
In addition, a plurality of display areas in one pixel are separated from each other, and at least a part of the display area is not located at the center of the pixel but at a position close to the adjacent pixel, that is, at the peripheral edge of the pixel. It is preferable that they are arranged so as to approach the display area of the pixel to be processed.
[0016]
  Claims of the invention2The display device according to claim1In the display device described in (1), a separation distance between the plurality of display areas is shorter than 90 μm. For this reason, it becomes difficult to visually recognize the space between the plurality of display areas from the viewpoint of spatial frequency, and good display characteristics can be obtained.
  Claims of the invention3The display device according to claim 1.Or 2In the display device described in (1), the plurality of display regions are spaced apart at equal intervals. For this reason, the distance of the space between display areas can be shortened most efficiently..
[0017]
  According to the said structure, there exists an effect similar to the structure of Claim 1..
[0018]
As described above, the self-emitting element includes, for example, an organic EL element. However, as long as the self-emitting element can control light emission by controlling a current flowing through the active element, the organic EL element is used. Other than that.
The active element is, for example, a TFT, but the organic EL element emits light only while a current is flowing, and the active element basically receives a current only while a signal serving as data is input from the outside. Since the data is output, while the display data for one frame is being input to the active element of each pixel, the self-luminous element can be kept in a light emitting state for a predetermined period. It is necessary to have a mechanism that allows a current to flow through the EL element for a short time after the data signal has been input.
Further, when an element such as a double gate memory thin film transistor (hereinafter referred to as DG memory TFT) having a memory property for storing an input data signal is used as an active element, 1 is determined based on the stored data. The EL element may be illuminated many times during the time corresponding to the frame, so that substantially continuous display for one frame may be performed.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
A display device according to a first example of an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram for explaining the configuration of one pixel of the self-luminous display device of the first example, FIG. 2 shows a planar structure excluding the cathode of one pixel of the display device, and FIG. FIG. 4 shows a cross-sectional structure of one pixel, and FIG. 4 shows a part of a display screen of a display device.
[0022]
Note that the display device of the first example is an application of the present invention to an organic EL display device, and pixels p as shown in FIGS. 1 to 3 are part of a matrix as shown in FIG. The display portion of the display device is configured by being arranged in a state of being arranged in large numbers. An image can be displayed by connecting a driver or a power source for outputting a signal to the active element of each pixel p in the display portion of the display device, and single color light emission display and multicolor light emission color display are possible. A possible image display device can be obtained.
[0023]
As shown in FIG. 1, in one pixel p of the self-luminous display device of the first example, a gate electrode 13a is connected to the selection line 11 (gate line), and a drain electrode 13b is connected to the data line 12 (drain line). And a driving transistor 14 having a gate electrode 14a connected to the source electrode 13c of the selection transistor 13 and an EL power supply line 15 to which a voltage is supplied from the EL power supply to the drain electrode 14b. ing. An additional capacitor 17 is provided on the connection line 16 that connects the source electrode 13 c of the selection transistor 13 and the gate electrode 14 a of the drive transistor 14.
[0024]
In the first example, the first EL element 18, the second EL element 19, and the third EL element 20 are connected in parallel to the source electrode 14 c of the drive transistor 14. The anodes 22 (shown in FIGS. 2 and 3) of the first to third EL elements 18, 19, and 20 are connected to the source electrode 14c of the drive transistor 14, and the cathode 23 (shown in FIG. 3) is grounded. .
The structure of one pixel p will be described more specifically with reference to the planar structure and the cross-sectional structure of one pixel p in FIGS. 2 and 3. For example, as shown in FIG. Each time, the selection line 11 extends in the left-right direction, and the data line 12 extends in the vertical direction for each vertical column of the pixels p. Further, an EL power supply line 15 connected to an EL power supply is disposed so as to extend vertically for each vertical column of pixels p.
[0025]
As described above, the drain electrode 13 b of the selection transistor 13 is connected to the data line 12, and the gate electrode 13 a of the selection transistor 13 is connected to the selection line 11. The source electrode 13 c of the selection transistor 13 is connected to the driving transistor 14 through the connection line 16.
The connection line 16 is provided with an additional capacitor 17, and the additional capacitor 17 is formed on the connection line 16 along the EL power supply line 15, the gate insulating film provided thereon, and the gate insulating film. The capacitor electrode 17a is provided.
The capacitor electrode 17a is connected to, for example, a cathode 23 common to each pixel p described later. Further, the additional capacitor 17 is not limited to the one described above, and has an electrostatic capacity in any form, and after the voltage of the selection line 11 or the data line 12 becomes less than the threshold value, the additional capacitor 17 has a predetermined capacitance. In the meantime, any voltage can be used as long as it can hold a predetermined voltage applied to the gate electrode of the drive transistor 14.
[0026]
Further, as described above, the gate electrode 14 a of the driving transistor 14 is connected to the source electrode 13 c of the selection transistor 13 via the connection line 16, and the drain electrode 14 b is connected to the EL power supply line 15. .
The anode 22 common to the first to third EL elements 18, 19, 20 is connected to the source electrode 14 c of the drive transistor 14.
[0027]
Further, a common cathode 23 (shown in FIG. 3) is provided so as to face the anode 22. The first to third EL elements 18, 19, and 20 are formed by arranging three light emitting portions 18a, 19a, and 20a between the common anode 22 and the common cathode 23 of all the pixels p. ing. The cathode 23 is in a grounded state. The anode 22 is a transparent electrode made of, for example, ITO, the cathode 23 is preferably made of an element such as a metal having a low work function, and the light emitting portions 18a, 19a, and 20a are well-known organic EL layers. For example, it is composed of a hole transport layer, a light emitting layer, an electron transport layer and the like.
[0028]
In addition, the first to third EL elements 18, 19, and 20 have the anode 22 and the cathode 23 in common, and in other words, three organic EL layers are separated from each other in one EL element. Although it can also be regarded as being arranged (that is, it can be regarded that there are three light emitting regions in one EL element), here, the three light emitting portions 18a, 19a, and 20a and the light emitting portions 18a, The portions of the anode 22 and the cathode 23 that respectively overlap the 19a and 20a are regarded as the first to third EL elements 18, 19, and 20, respectively, and the positions of the three light emitting portions 18a, 19a, and 20a are the first to third EL. Assume that it is the position of the elements 18, 19, and 20.
[0029]
In the first example, the shape of the pixel p is a vertically long rectangular shape with an aspect ratio of approximately 3: 1, and the first to third EL elements 18, 19, and 20 are vertically aligned in a row. In addition, it is assumed that the first to third EL elements 18, 19, and 20 are arranged at substantially equal intervals. Further, in the vertical row of pixels p, the distance between the lowermost third EL element 20 of the upper pixel p and the uppermost first EL element 18 of the lower pixel p is within one pixel p. The distance between the EL elements 18, 19, and 20 is substantially equal. That is, the EL elements 18, 19, and 20 provided in the pixels p in one row are arranged in a row, and the EL elements 18, 19, and 20 in all the pixels p in the row are substantially equal. Arranged at intervals.
[0030]
Further, as shown in the cross-sectional structure of FIG. 3, each pixel p of the display device is formed on the glass substrate 24. On the glass substrate 24, the light emitting regions (e.g., light emitting portions 18a, 19a, and 20a) In FIG. 3, a black mask 25 (for example, chromium oxide as an antireflection film (light-shielding curtain)) is formed in a portion excluding 18a. An insulating film 26 is formed on the black mask 25 layer. Gate electrodes 13 a and 14 a having an anodic oxide film on the surface are formed on portions of the insulating film 26 that become the selection transistor 13 and the drive transistor 14.
[0031]
A gate insulating film 27 (for example, SiN) is formed on the insulating film 26 on which the gate electrodes 13a and 14a are formed as described above so as to cover the gate electrodes 13a and 15a. Under the gate insulating film 27, a selection line 11 (not shown in FIG. 3) connected to the gate electrode 13a of the selection transistor 13, a source electrode 13c of the selection transistor 13, and a gate electrode 14a of the drive transistor 14 are provided. A connection line 16 (for example, an Al alloy serving as a gate wiring) is formed. In FIG. 3, although the connection line 16 and the gate electrode 14a are separated from each other, they are connected as shown in FIG.
[0032]
Then, on the gate insulating film 27, i-Si layers 13d and 14d (intrinsic semiconductor layers) serving as regions in which the channels of the selection transistor 13 and the driving transistor 14 are formed are formed, and a blocking layer made of an insulating material is formed thereon. 13e and 14e are formed, and drain regions 13f and 14f (n + Si) and source regions 13g and 14g (n + Si) are formed on the left and right sides of the blocking layers 13e and 14e, respectively. Further, drain electrodes 13b and 14b (for example, Al alloy) are provided on the drain regions 13f and 14f, and source electrodes 13c and 14c are provided on the source regions 13g and 14g.
[0033]
On the gate insulating film 27, the anode 22 common to the first to third EL elements 18, 19, and 20 is formed, and the source electrode 14 c of the driving transistor 14 connected to the anode 22 is formed. Yes. On the gate insulating film 27, there are further provided an EL power supply line 15 and a data line 12 obtained by patterning simultaneously with the drain electrodes 13b and 14b and the source electrodes 13c and 14c.
An overcoat layer 28 (for example, SiN) is formed on the selection transistor 13, the drive transistor 14, and the anode 22 formed on the gate insulating film 27. The overcode layer 28 protects the selection transistor 13 and the drive transistor 14 and serves as the interlayer insulating film between the anode 22 and the cathode 23.
[0034]
The overcoat layer 28 is a portion where the organic EL layer to be the light emitting portions 18a, 19a, and 20a is joined to the anode 22 (light emitting region; in FIG. 3, one light emitting portion 18a is connected to the anode 22). Openings are respectively formed in the openings), and the anode 22, the light emitting portions 18a, 19a, and 20a, which are organic EL layers, and the cathode 23 overlap with each other to form an organic EL element. It has become.
A passivation layer 29 is formed on the cathode 23, and the passivation layer 29 protects the layers below it.
[0035]
In the display device of the first example having the pixels p having the above structure, the pixels p are arranged as shown in part in FIG.
Then, as described above, the shape of the pixel p is a vertically long rectangular shape having an aspect ratio of approximately 3: 1, and a set of three pixels p arranged horizontally is set as one set. One RGB pixel p is arranged one by one.
That is, the color of one minimum part of the image can be displayed in color by a set of pixels composed of three pixels p.
[0036]
Then, as described above, the EL elements 18, 19, and 20 of each pixel in the vertical row (in FIG. 4, actually, the exposed light emitting areas of the EL elements 18, 19, and 20 are illustrated) are vertically aligned with each other. It is the state arrange | positioned at equal intervals. Further, in the pixels arranged side by side, the vertical positions of the three EL elements 18, 19, and 20 are made equal, and the shape of the pixel p is set to a 3: 1 aspect ratio, so that the three pixels arranged horizontally are arranged. Since the combined shape of p is substantially square, the EL elements 18, 19, and 20 arranged horizontally are also arranged at equal intervals, and the EL elements 18, 19, and 20 arranged vertically are arranged. It is almost equal to the interval.
[0037]
Here, the pixel pitch in the display device of the first example is 198 μm, the vertical length of the rectangular pixel is 198 μm, the horizontal length is 66 μm, and the shape of each EL element (light emitting region) is horizontal. Assuming that the width is 20 μm and the vertical width is approximately 21 μm, the vertical and horizontal intervals between the EL elements 18, 19, 20 are 45 μm, and the EL elements 18, 19, 20 are arranged as described above. The line width of the black mask 25 arranged in a vertical and horizontal grid pattern is almost the same as 46 μm.
The vertical and horizontal pitches of each EL element 18, 19, 20 (spatial frequency) is 66 μm.
[0038]
Therefore, when the general viewing distance between the viewer and the display when such a display is applied to a portable information device is about 300 [mm], the minimum distance is less than 90 μm, and the black mask 25 cannot be clearly seen. Thus, the EL elements 18, 19, and 20 cannot be clearly seen as one point, and a smooth image can be displayed when the image is displayed on the display device. That is, the black mask 25 does not look like a grid, or each pixel is recognized as a point and does not become a rough image.
[0039]
Further, when the size of one pixel p and the size of each light emitting region are as described above, the aperture ratio of the light emitting region shown in one pixel p is approximately 10%, and the area ratio of the black mask 25 is 90%. Therefore, a sufficient black level can be secured.
That is, the present invention is particularly effective when the line width of the black mask 25 is increased by setting the aperture ratio of the light emitting region to 10% or less.
For example, the aperture ratio of one pixel p can be increased and the line width of the black mask 25 can be reduced so that the black mask 25 cannot be visually recognized. In this case, a sufficient black level is ensured. In order to reduce the line width of the black mask 25 while ensuring the black level, a plurality of light emitting areas in one pixel p are used and the light emitting areas are separated as described above. It is effective to arrange so as to.
[0040]
If the pixel pitch is, for example, less than 66 μm, a plurality of light emitting regions in one pixel are provided, and the black mask 25 and each pixel can be separated from a distance of 30 cm without arranging the light emitting regions apart from each other. p is not visually recognized, and it is not always necessary to provide a plurality of light emitting regions in one pixel. Therefore, the present invention is effective for a display device with a pixel pitch of 66 μm or more, and particularly effective for a display device with a pixel pitch of 100 μm or more.
However, when it is desired to make the black mask 25 and each pixel invisible even when the display device is viewed closer, even if the pixel pitch is less than 66 μm, a plurality of light emitting regions in one pixel are provided. It is effective to arrange the light emitting regions apart from each other.
[0041]
Further, the number of light emitting regions in one pixel p is not limited to three, and the black mask 25 is not visually recognized or the light emitting regions are not visually recognized as dots based on the pixel pitch, the aperture ratio, or the like. It is determined as follows.
For example, if the pixel pitch is long and the aperture ratio is small, it is necessary to increase the number of light emitting regions in one pixel p. If the pixel pitch is short and the aperture ratio is large, the number of light emitting regions in one pixel p is At least good.
The vertical and horizontal sizes of the light emitting region and the line width of the black mask are preferably half of 90 μm, which is the length visible from the above-mentioned 30 cm, that is, about 45 μm or less.
[0042]
In the first example, the RGB color array is a vertical stripe, but the present invention can be applied to other arrays (for example, a delta arrangement). In addition, when the shape of one pixel is not rectangular, for example, in the case of a substantially square shape as in the case of monochromatic light emitting display, a plurality of light emitting regions are arranged in a line as in the case where the pixel is rectangular. Rather, it is desirable to arrange the same number on one side in the vertical and horizontal directions. For example, in the case of a monochromatic light emitting display device with a pixel pitch of about 198 μm, it is effective to arrange the light emitting regions in the pixel p in 3 × 3 in the vertical and horizontal directions.
[0043]
In the first example, an example using an active element is shown, but the present invention can also be applied to a simple matrix display device. In general, since a substrate on which active elements such as TFTs are integrated is produced at a relatively high temperature, it is difficult to introduce a color filter in the lowermost layer, and color display by multicolor emission of the organic EL element itself is performed. However, when no color filter is used, the darkest luminance gradation level depends only on the black mask, and in the structure in which the aperture ratio of the light emitting region is low as described above, In particular, the area ratio of the black mask is increased, which is particularly effective.
[0044]
On the other hand, in the case of a simple matrix, since it is easy to use a color filter, if a color filter is used, the reflected light is limited by the color filter, and even if a black mask is used, the aperture ratio of the light emitting region is reduced. Although the present invention is not necessarily applied, the present invention is effective even when the pixel pitch is large, even when a simple matrix and a color filter are used.
[0045]
Next, a second example of the display device according to the embodiment of the present invention will be described with reference to FIGS.
FIG. 5 is a circuit diagram for explaining the configuration of one pixel of the display device of the second example, and FIG. 6 shows a planar structure excluding the cathode and capacitor electrode of the EL element of the one pixel. 7 shows the planar structure of one pixel, FIG. 8 is a graph showing the difference in potential loss in the drive transistor between the first example and the second example, and FIG. 9 shows the difference between the conventional example and the second example. It is a graph which shows the difference in the electric current characteristic of EL element in FIG.
[0046]
In the display device of the second example, the display device of the first example shares the anode 22 and the cathode 23 in the three first to third EL elements 18, 19, and 20 in one pixel p. Thus, the first to third EL elements 18, 19 and 20 are connected to the active elements in parallel, whereas the first to third EL elements 31, 32 and 33 are connected to the active elements in series. In other respects, the display device has substantially the same configuration as the display device of the first example.
In the display device of the second example, the same components as those of the display device of the first example are denoted by the same reference numerals, and the description thereof is partially omitted.
[0047]
As shown in FIG. 5, in one pixel of the display device of the second example, as in the first example, a selection transistor in which the gate electrode 13 a is connected to the selection line 11 and the drain electrode 13 b is connected to the data line 12. 13 and a drive transistor 14 having a gate electrode 14a connected to the source electrode 13c of the selection transistor 13 and an EL power source connected to the drain electrode 14b. Further, an additional capacitor 17 is interposed between the source electrode 13 c of the selection transistor 13 and the gate electrode 14 a of the driving transistor 14.
[0048]
In the second example, the first EL element 31, the second EL element 32, and the third EL element 33 are connected in series to the source electrode 14c of the drive transistor 14.
The structure of one pixel p will be described with reference to the planar structure of one pixel p in FIGS. 6 and 7. As in the first example, the selection line 11, the data line 12, the EL power supply line 15, and the like. Are arranged, and in the second example, the GND line 34 is arranged so as to extend to the left and right for each horizontal row of the pixels p. As will be described later, in the first example, the cathodes 23 of the respective EL elements 18, 19, and 20 are common to all the pixels p. However, in the second example, the cathodes 31b, 32b, Since 33b is patterned, the GND line 34 is required to ground the cathodes 31b, 32b, 33b for each pixel p.
[0049]
Further, similarly to the first example, the selection transistor 13 and the drive transistor 14 are arranged.
The anode 31 a of the first EL element 31 is connected to the source electrode 14 c of the drive transistor 14, the anode 32 a of the second EL element 32 is connected to the cathode 31 b of the first EL element 31, and The anode 33 a is connected to the cathode 32 b of the second EL element 32, and the cathode 33 b of the third EL element 33 is connected to the GND line 34.
[0050]
A light emitting portion 31c that is an organic EL layer is disposed between the anode 31a and the cathode 31b of the first EL element 31, and light emission that is an organic EL layer is disposed between the anode 32a and the cathode 32b of the second EL element 32. The light emitting part 33c, which is an organic EL layer, is disposed between the anode 33a and the cathode 33b of the third EL element 33.
In the second example, the additional capacitor 17 includes a connection line 16 along the EL power supply line 15, a gate insulating film provided thereon, and a capacitor electrode 17a provided on the gate insulating film. However. The capacitor electrode 17a is connected to, for example, the lead line portion 34a of the GND line 34.
[0051]
Further, the cross-sectional structure of one pixel p of the display device of the second example is substantially the same as the cross-sectional structure of one pixel p of the display device of the first example, except for the portions described below.
That is, in the display device of the first example, light emitting portions 18 a, 19 a, and 20 a are formed in the openings of the overcoat layer 28 that serves as an interlayer insulating film between the anode 22 and the cathode 23, at the portions joined to the anode 22. An organic EL layer was formed, and in this opening, the anode 22, the light emitting portions 18a, 19a, and 20a, which are organic EL layers, and the cathode 23 overlapped to constitute an organic EL element. In the two examples, openings are formed at the positions of the light emitting portions 31c, 32c, 33c of the overcoat layer 28, and the anode 32a of the second EL element 32 and the cathode 31b of the first EL element 31 are connected. In addition, an opening is formed at a portion where the anode 33a of the third EL element 33 and the cathode 32b of the second EL element 32 are connected.
[0052]
Further, as described above, in the second example, the cathodes 31b, 32b, and 33b are patterned, and the cathode 33b of the third EL element 33 is connected to the GND line.
In the second example, the first to third EL elements 31, 32, 33 and other parts are substantially the same as those in the first example.
[0053]
Also in the second example, the black mask 25 is used and has the same pixel arrangement as the pixel arrangement shown in FIG. 4 of the first example, and the size of each pixel p and the first to third EL elements 31. The light emitting portions 31c, 32c, and 33c exposed from the black masks 25, 33, and 33 have the same size and arrangement, and the same operational effects as in the first example can be obtained.
[0054]
Then, as described above, the first to third EL elements 31, 32, 33 are provided in a state where one EL element in one pixel is divided into three, and these first to third EL elements 31, 32, 33 are provided. Are connected to the drive transistor 14 in series, the following effects can be obtained with respect to a display device using a conventional EL element or the display device of the first example.
[0055]
First, in the circuit as shown in FIG. 1 of the display device of the first example, the driving conditions for causing the first to third EL elements 18, 19, and 20 to emit light with a predetermined luminance are a voltage 7 [V] and a current, respectively. It is assumed that i / 3 (i current when three are connected in parallel) and that the drive transistor 14 has characteristics as shown in FIG. For example, when the drive transistor 14 has the characteristics shown in FIG. 8, a desired drain current i for driving the three EL elements 18, 19, and 20 connected in parallel is secured. In order to obtain a constant current characteristic, a gate voltage Vg = 20 [V] is required, and the constant current region at this time is when the drain voltage Vd, which is a source-drain voltage, is 10 [V] or more. It becomes.
That is, a potential loss of at least 10 [V] is required between the drain and source of the TFT serving as the driving transistor 14.
[0056]
From the above, the loss power in the driving transistor 14 is about 10i because the current i flows and the potential loss is 10 [V] or more.
In addition, 7i of power is consumed in the three EL elements 18, 19, and 20.
The power consumption consumed by the drive transistor 14 and the three EL elements 18, 19, 20 is 10i + 7i.
[0057]
The ratio of the power loss of the drive transistor 14 in this power consumption is 10i / 17i = 10/17, that is, 58.8%.
Instead of connecting the three EL elements 18, 19, and 20 in parallel as in the first example, the three EL elements 18, 19, and 20 are combined into one EL element per pixel p. In the case of the arrangement, that is, in the case of a display device using a conventional EL element, if the driving condition of one EL element is a voltage 7 [V] and a current i, it is almost the same as the case of the first example. Result.
[0058]
On the other hand, in the second example, when the driving conditions of the first to third EL elements 31, 32, 33 are the same as in the first example, the voltage is 7 [V] and the current is i / 3, Since the third EL elements 31, 32, and 33 are connected in series, a driving voltage of 21 [V] in total is required. On the other hand, the drive current is i / 3 because the first to third EL elements 31, 32, and 33 are connected in series.
[0059]
When the current-voltage characteristic of the drive transistor 14 is set as shown in FIG. 8, in the second example, the current i / for flowing from the drive transistor 14 to the three EL elements 31, 32, 33 In order to obtain a constant current characteristic with 3 being secured, the gate voltage needs to be Vg = 11.5 [V], and in this case, the constant current region has a Vd of 5 [V] or more and is driven In the transistor 14, a potential loss of at least 5 [V] is required.
That is, in the conventional example and the first example, the potential loss in the drive transistor 14 can be reduced to 10 [V] in the second example.
[0060]
Therefore, the power loss in the driving transistor 14 is (5/3) i = 1.67i, which can be reduced to about 1/6 compared to the conventional 10i.
The ratio of the power loss of the drive transistor 14 in the power consumption consumed by the drive transistor 14 and the three EL elements 31, 32, 33 is the power loss (5/3) i in the drive transistor 14 of the drive transistor. The value obtained by dividing the loss power (5/3) i by the sum of the power consumption 7 [V] × (i / 3) [A] × 3 in the three EL elements 31, 32, 33, that is, (5 × ( i / 3) / (5 + 21) / (i / 3), which is about 19% of the total power consumption.
The power consumption of the drive transistor 14 of the first example and the three EL elements 18, 19, 20 is 17i, whereas the power consumption of the drive transistor 14 of the first example and the three EL elements 31, 32, 33 is 8 .7i and the gate voltage to the drive transistor 14 is higher in the first example, the power consumption for driving the selection transistor 13 is smaller in the second example, and the overall power consumption is also lower in the second example. Is smaller.
As described above, when the three first to third EL elements 31, 32, and 33 of each pixel of the display device are connected in series, only one EL element is arranged in one conventional pixel, or the first Compared to the case where a plurality of EL elements are arranged in one pixel and connected in parallel as in the example, the power loss in the drive transistor 14 is greatly reduced, and the power consumption in the display device is reduced. Can do.
[0061]
Further, as described above, when three EL elements that are substantially the same as those obtained by dividing a conventional EL element provided only by one pixel into three parts are provided and connected in series, the static electricity in the EL element is reduced. The capacitance component Cel is greatly reduced as follows.
First, conventionally, when only one EL element is provided in a pixel, the capacitance of the EL element is C1, and the combined capacitance of the three EL elements in the second example is C3. The capacitance of one of the three EL elements is C2.
[0062]
The capacitance C2 per EL element is the same as that obtained by dividing the conventional EL element into three parts, that is, the area of the EL element is approximately 1/3 of that of the conventional EL element, so that C2 = C1 / 3. It becomes.
The combined capacitance C3 when the EL element of the second example is combined in three stages in series is:
Figure 0003952618
Thus, the conventional capacitance becomes 1/9.
[0063]
Then, the accumulated charge Q3 in the EL section composed of three EL elements is obtained when the voltage applied to one EL element is V (same as the voltage applied to one conventional EL element as described above).
Figure 0003952618
It becomes 1/3 of the conventional.
[0064]
In general, due to the charge / discharge phenomenon due to capacitance, the effective current that contributes to the light emission of the EL element decreases.
In particular, at the rise / fall, the reduction rate becomes extremely large, and as a result, the light emission response of the EL element is remarkably deteriorated.
In the second example, as described above, for example, the capacitance can be reduced to 1/9 compared to the conventional case, and the response characteristics of the EL element can be greatly improved.
[0065]
That is, when the capacitance is reduced in this way, in the conventional EL element shown in FIG. 9 (A), the current rises gently without immediately reaching the peak at the rise, and the current immediately at the fall. In contrast, in the second example of the three-stage series EL element shown in FIG. 9B, the current immediately reaches a peak at the time of rising and falls. It can be in a state where the tail is hardly pulled even at times.
Accordingly, the three-stage series EL element of the second example can realize high-speed response and accurate luminance control, and is useful for high-quality display.
[0066]
Next, a display device of a third example of the embodiment of the present invention will be described with reference to FIGS.
FIG. 10 is a circuit diagram for explaining the configuration of one pixel of the display device of the third example, and FIG. 11 shows a planar structure excluding the cathode and capacitor electrode of the EL element of the one pixel. 12 shows the planar structure of the one pixel, and FIG. 13 shows a partial cross-sectional structure of the one pixel.
[0067]
The display device of the third example is such that the display device of the second example has the anode of the EL element connected to the active element, whereas the cathode of the EL element is connected to the active element. About a point, it has the structure substantially the same as the display apparatus of a 2nd example.
In the display device of the third example, the same components as those of the display device of the second example and the same components as those of the display device of the first example are denoted by the same reference numerals, and a part of the description is omitted. .
[0068]
As shown in FIG. 10, the display device of the third example includes a selection transistor 13 and a drive transistor 14 as in the second example.
In the third example, the source electrode 14c of the drive transistor 14 is grounded, the first EL element 31, the second EL element 32, and the third EL element 33 are connected in series to the drain electrode 14b. The first EL element 31, the second EL element 32, and the third EL element 33 are connected in series to the EL power source.
The structure of one pixel p will be described more specifically with reference to the planar structure of one pixel p in FIGS. 11 and 12. For example, as in the second example, the selection line 11, the data line 12, The EL power line 15 and the GND line 34 are arranged. In the third example, the position of the EL power supply line 15 and the position of the GND line 34 are interchanged as compared to the case of the second example.
[0069]
The drive transistor 14 has its gate electrode 14a connected to the source electrode 13c of the selection transistor 13 via the connection line 16 as in the second example, and the source electrode 14c is connected to the GND line 34 unlike the second example. Has been. The cathode 31 b of the first EL element 31 is connected to the drain electrode 14 b of the driving transistor 14, the cathode 32 b of the second EL element 32 is connected to the anode 31 a of the first EL element 31, and The cathode 33 b is connected to the anode 32 a of the second EL element 32, and the anode 33 a of the third EL element 33 is connected to the EL power supply line 15. The capacitor electrode 17 a of the additional capacitor 17 is connected to the lead line 15 a of the EL power supply line 15 through a contact hole provided in the gate insulating film 27.
[0070]
As shown in the cross-sectional structure of FIG. 13, in the display device of the third example, a black mask 25 and an insulating film 26 are formed on the glass substrate 24 as in the display device of the first example. On the insulating film 26, the selection transistor 13 and the driving transistor 14 (including the gate insulating film 27) are formed.
Further, on the gate insulating film 27, unlike the first example, as in the second example, three anodes 31a, 32a, 33a are formed (only one anode 31a is shown in FIG. 13). ).
[0071]
An overcoat layer 28 made of an insulating material is formed on the selection transistor 13 and the drive transistor 14 on the gate insulating film 27 and on the transparent anodes 31a, 32a, and 33a.
The overcoat layer 28 includes a portion where the drain electrode 14b of the driving transistor 14 and the cathode 31b of the first EL element 31 are joined, and an organic EL layer that becomes the light emitting portions 31c, 32c, and 33c. A portion joined to 32a, 33a (light emitting region, in FIG. 13, only a portion where the light emitting portion 31c is connected to one anode 31a is shown), and a portion where the anode 31a, 32a is connected to the cathode 32b, 33b ( Openings are respectively formed in (not shown in FIG. 13).
[0072]
Further, the peripheral edge portion of the opening of the overcoat layer 28 (interlayer insulating film) is formed in a tapered shape so that the opening becomes wider as it goes upward.
Then, an organic EL layer to be the light emitting portions 31c, 32c, and 33c is formed in the opening portion of the overcoat layer 28 (interlayer insulating film) on the anodes 31a, 32a, and 33a over a range wider than the opening portion. Yes.
[0073]
Cathodes 31b, 32b, and 33b are formed on the light emitting portions 31c, 32c, and 33c, which are organic EL layers, over a wider range than the light emitting portions 31c, 32c, and 33c, respectively. The cathode 31b of the first EL element 31 is connected to the drain electrode 14b of the drive transistor 14, and the cathode 32b of the second EL element 32 is formed so as to reach the anode 31a of the first EL element 31 and connected to the anode 31a. The cathode 33b of the third EL element 33 is formed so as to reach the anode 32a of the second EL element 32 and is connected to the anode 32a.
[0074]
Moreover, since the peripheral part of the opening part on anode 31a, 32a, 33a of overcoat layer 28 (interlayer insulation film) is taper as mentioned above, light emission part 31c, 32c formed on this peripheral part , 33c and the cathodes 31b, 32b, 33b reach the anodes 31a, 32a, 33a along the taper angle, and face the anodes 31a, 32a, 33a at the openings of the overcord layer 28. .
The taper angle of the peripheral edge of the opening, that is, the angle θ formed by the plane on which the anodes 31a, 32a, 33a are formed and the inner surface of the peripheral edge of the opening of the overcoat layer 28 is 20-50. It is a degree.
[0075]
Accordingly, the light emitting portions 31c, 32c, 33c and the cathodes 31b, 32b, 33b formed after the overcoat layer 28 is formed reach the anodes 31a, 32a, 33a at the angles of 20 degrees to 50 degrees, The portions facing 31a, 32a and 33a are parallel to the anodes 31a, 32a and 33a.
A passivation layer 29 is formed on the cathodes 31b, 32b, 33b and the overcoat layer 28, and the passivation layer 29 protects the layers below it.
[0076]
According to the display device of the third example having such a configuration, the same effects as the display devices of the first example and the second example can be obtained, and a plurality of first to third devices connected in series are also provided. Among the third EL elements 31, 32, 33, the cathode 31b of the first EL element 31 on one end side is connected to the drain electrode 14b of the driving transistor 14, and the anode 33a of the third EL element 33 on the other end side is connected to the EL power source. Since the source electrode 14c of the driving transistor 14 is connected to the GND line 34 and grounded, connected to the line 15, the gate potential of the driving transistor 14 is directly determined with respect to the GND level, so that controllability and response speed are excellent. Can be.
[0077]
Next, with reference to FIGS. 14-16, the display apparatus of the 4th example of embodiment of this invention is demonstrated.
FIG. 14 is a circuit diagram for explaining a configuration of one pixel of the display device of the fourth example, and FIGS. 15 and 16 are circuit diagrams including a plurality of pixels for explaining a driving method of the display device of the fourth example. It is.
[0078]
Note that the display device of the fourth example uses one DG memory TFT 41 in place of the selection transistor 13, the drive transistor 14, and the additional capacitor 17 of the display device of the second example. The configuration is almost the same as that of the display device of the second example.
In the display device of the fourth example, the same components as those of the display device of the second example are denoted by the same reference numerals, and a part of the description is omitted.
[0079]
As shown in FIG. 14, in the display device of the fourth example, the first gate electrode 41a is connected to the selection line 11 (Select), the second gate electrode 41b is connected to the data line 12 (Data), and the EL power source A DG memory TFT 41 having a drain electrode 41 c connected to the line 15 and a source electrode 41 d connected to the first EL element 31 is provided. Except for the difference between the drive transistor 14 and the DG memory TFT 41, the three first to third EL elements 31, 32, and 33 are connected in series to the source electrode 41d, as in the second example.
[0080]
That is, as in the second example, the anode 31a of the first EL element 31 is connected to the source electrode 41d, the anode 32a of the second EL element 32 is connected to the cathode 31b of the first EL element 31, and the third EL The anode 33a of the element 33 is connected to the cathode 32b of the second EL element 32, and the cathode 33b of the third EL element 33 is grounded, that is, connected to the GND line 34.
[0081]
The DG memory TFT 41 has two gates and has a memory property by trapping carriers.
In the DG memory TFT 41, for example, a channel region (ia-Si) that generates electrons and holes when visible light is incident is formed on the left and right sides of the channel region. A lower gate insulating film is interposed between the source region and the drain region (n + Si), the source electrode 41d and the drain electrode 41c connected to the source region and the drain region, respectively, and the channel region from the channel region to the substrate side. The upper portion provided between the transparent lower gate electrode (first gate electrode 41a) provided above and the channel region on the upper side of the channel region, that is, on the opposite side of the substrate, via the upper gate insulating film. A gate electrode (second gate electrode 41b) is provided. Note that the lower gate electrode and the upper and lower gate electrodes are upside down in FIGS.
[0082]
The lower gate insulating film is made of SiN, and the surface layer portion (side contacting the channel region) has a stoichiometric ratio of Si and N of 3: 4, whereas the ratio of Si and N is stoichiometric. A Si-rich trap region having a ratio of about 1: 1 is formed.
The trap region can trap carriers (holes, electrons).
[0083]
In such an n-channel DG memory TFT 41, for example, the gate voltage of the second gate electrode 41b is set to 0V, and the voltage of the first gate electrode 41a is set, for example, with the voltage applied between the source and drain. The change in the drain current when it is raised and the change in the drain current when the gate voltage of the first gate electrode 41a is then lowered have different hysteresis characteristics.
In such a DG memory TFT 41, depending on the presence / absence of carriers trapped in the trap region and the polarity of the carriers, even when the gate voltage of the first gate electrode 41a is the same, the drain current may flow or not flow. It is like that.
[0084]
For example, when the DG memory TFT 41 is an n-channel and electrons are accumulated in the trap region, holes are induced in the channel region by the electric field of the electrons accumulated in the trap region, and positive ions are generated in the first gate electrode 41a. When a gate voltage is applied, even if this gate voltage is slightly higher than the threshold voltage at which a channel can be formed, it is canceled by the electric field of electrons accumulated in the trap region, and a drain current flows in the channel region. Therefore, a continuous channel capable of being formed is not formed, and the drain current does not flow.
[0085]
On the other hand, when holes are accumulated in the trap region, electrons are induced in the channel region by the electric field of the holes accumulated in the trap region, and this gate is applied when a gate voltage is applied to the first gate electrode 41a. Even if the voltage is slightly lower than the threshold voltage at which channel formation is possible, a continuous channel capable of allowing a drain current to flow in the channel region is formed by the interaction with holes accumulated in the trap region, and the drain Current will flow.
Therefore, even if a gate voltage of the same level is applied to the first gate electrode 41a depending on the presence and polarity of accumulated carriers in the trap region, the drain current flows and the EL element emits light, and the drain current does not flow. In some cases, the EL element does not emit light.
[0086]
Further, the carrier accumulation method in the trap region is, for example, when the first gate electrode 41a is set to 0V with a potential difference of + 10V between the source and drain, and a positive gate voltage is applied to the second gate electrode 41b. An n-channel is formed, electrons move from the n + layer forming the source region and the drain region to the carrier region, and the electrons are trapped in the trap region. In this case, electrons are accumulated in a relatively short time regardless of the incidence of visible light.
In addition, when the carrier region is irradiated with light in this state and a negative gate voltage is applied to the second gate electrode 41b, a hole-electron pair is generated in the carrier region due to light irradiation. Electrons of the electron pair move to the source region and drain electrode made of the n + layer, holes are taken into the trap region and replaced with the above electrons, and holes are accumulated.
In addition, when electrons are accumulated in the trap region, the carrier region may be irradiated with light.
In the first to fourth examples, the organic EL element, which is a self-luminous element, is applied as the display device. However, the present invention is not limited to this, and the display device is a liquid crystal display device having a reflective liquid crystal display element or a backlight. Is also applicable.
[0087]
【The invention's effect】
According to the display device of the first aspect of the present invention, when the pixel pitch is long to some extent and the aperture ratio of the light emitting region of the self light emitting element, that is, the area ratio of the light emitting region with respect to the entire area of the pixel is extremely small, When the width of a space such as a black mask arranged between adjacent light emitting regions becomes long and the black mask becomes a visible width, a plurality of light emitting regions are arranged apart from each other in each pixel. That is, by dispersing and arranging a plurality of light emitting regions in each pixel, the width between the light emitting regions can be reduced, so that the black mask can be visually recognized by reducing the width of the black mask. It can suppress becoming a state.
[Brief description of the drawings]
FIG. 1 is a circuit diagram for explaining a configuration of one pixel of a display device according to a first example of an embodiment of the present invention;
FIG. 2 is a drawing for explaining a planar structure of one pixel of the display device of the first example.
FIG. 3 is a drawing for explaining a cross-sectional structure of one pixel of the display device of the first example.
FIG. 4 is a diagram for explaining a relationship between a black mask and a light emitting region on the display screen of the display device of the first example.
FIG. 5 is a circuit diagram for explaining a configuration of one pixel of a display device according to a second example of the embodiment of the present invention;
FIG. 6 is a drawing for explaining a planar structure of one pixel of a display device of a second example.
FIG. 7 is a drawing for explaining a planar structure of one pixel of a display device of a second example.
FIG. 8 is a graph for explaining a difference between a loss potential in the drive transistor of the display device of the second example and a loss potential of the drive transistor of the EL display device of the first example (conventional).
FIG. 9 is a graph for explaining a difference between current characteristics of an EL element of a display device of a second example and current characteristics of an EL element of an EL display device of a conventional example.
FIG. 10 is a circuit diagram for explaining a configuration of one pixel of the display device of the third example of the embodiment of the present invention.
FIG. 11 is a drawing for explaining a planar structure of one pixel of a display device of a third example.
FIG. 12 is a drawing for explaining a planar structure of one pixel of a display device of a third example.
FIG. 13 is a drawing for explaining a cross-sectional structure of one pixel of a display device of a third example.
FIG. 14 is a circuit diagram for explaining a configuration of one pixel of a display device according to a fourth example of the embodiment of the present invention;
FIG. 15 is a circuit diagram for explaining a driving method in the display device of the fourth example;
FIG. 16 is a circuit diagram for explaining a driving method in the display device of the fourth example;
FIG. 17 is a diagram for explaining the function of a black mask of a conventional EL display device;
FIG. 18 is a diagram for explaining a relationship between a black mask and a light emitting region on a display screen of a conventional EL display device.
[Explanation of symbols]
13 Select transistor (active element)
14 Drive transistor (active element)
18 First EL element (self-emitting element, light emitting region)
19 Second EL element (self-emitting element, light emitting region)
20 Third EL element (self-emitting element, light emitting region)
25 black mask
31 First EL element (self-emitting element, light emitting region)
32 Second EL element (self-emitting element, light emitting region)
33 Third EL element (self-emitting element, light-emitting region)
41 DG memory TFT (transistor with memory characteristics)

Claims (3)

各画素の複数の表示領域にそれぞれ、互いに離間した状態で縦方向に配置された自発光素子が設けられ、かつ、前記自発光素子が、各画素毎に設けられたアクティブ素子により発光を制御されるとともに、前記自発光素子が上記アクティブ素子に並列に接続され、前記自発光素子間には遮光膜が設けられており、前記自発光素子は各画素の複数の表示領域ごとに同じ色に発光し、横方向に三つ並んだ画素にＲＧＢ各色の画素が一つずつ配置され、縦に隣接して並んだ画素間の前記自発光素子の間隔は、同一画素内の縦に並んだ前記自発光素子の間隔に等しいことを特徴とする表示装置。A plurality of display areas of each pixel are provided with self-luminous elements arranged vertically in a state of being separated from each other, and the self-luminous elements are controlled to emit light by active elements provided for each pixel. In addition, the self-light-emitting element is connected in parallel to the active element, and a light-shielding film is provided between the self-light-emitting elements, and the self-light-emitting element emits light in the same color for each of a plurality of display regions of each pixel. In addition, one pixel of each RGB color is arranged in three pixels arranged in the horizontal direction, and the interval between the self-light emitting elements between the adjacent pixels arranged in the vertical direction is the self-aligned pixel arranged in the same pixel. A display device characterized by being equal to the interval between light emitting elements . 請求項１に記載の表示装置において、前記複数の表示領域の離間距離は９０μｍより短いことを特徴とする表示装置。  The display device according to claim 1, wherein a separation distance between the plurality of display areas is shorter than 90 μm. 請求項１または２に記載の表示装置において、前記複数の表示領域は等間隔に離間されていることを特徴とする表示装置。  The display device according to claim 1, wherein the plurality of display areas are spaced apart at equal intervals.
JP35962098A 1998-12-17 1998-12-17 Display device Expired - Lifetime JP3952618B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35962098A JP3952618B2 (en) 1998-12-17 1998-12-17 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35962098A JP3952618B2 (en) 1998-12-17 1998-12-17 Display device

Publications (2)

Publication Number Publication Date
JP2000181366A JP2000181366A (en) 2000-06-30
JP3952618B2 true JP3952618B2 (en) 2007-08-01

Family

ID=18465434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35962098A Expired - Lifetime JP3952618B2 (en) 1998-12-17 1998-12-17 Display device

Country Status (1)

Country Link
JP (1) JP3952618B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP5210473B2 (en) * 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 Display device
JP4127608B2 (en) * 2000-10-20 2008-07-30 東芝松下ディスプレイテクノロジー株式会社 Self-luminous display panel
JP4599734B2 (en) * 2001-03-14 2010-12-15 ソニー株式会社 Method for forming polycrystalline semiconductor thin film and method for manufacturing semiconductor device
JP4599746B2 (en) * 2001-04-04 2010-12-15 ソニー株式会社 Method for forming polycrystalline semiconductor thin film and method for manufacturing semiconductor device
JP4644964B2 (en) * 2001-04-04 2011-03-09 ソニー株式会社 Method for forming polycrystalline semiconductor thin film and method for manufacturing semiconductor device
JP2003255857A (en) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> Organic el display
KR100462861B1 (en) * 2002-04-15 2004-12-17 삼성에스디아이 주식회사 Flat Panel Display with Black Matrix and Fabrication Method thereof
KR20050094882A (en) 2003-01-27 2005-09-28 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Method for manufacturing organic el display
JP2005128040A (en) * 2003-10-21 2005-05-19 Hitachi Displays Ltd Display device
JP5310214B2 (en) 2009-04-13 2013-10-09 ソニー株式会社 Display device and electronic device
US9951935B2 (en) * 2014-02-19 2018-04-24 PA. COTTE Family Holding GmbH Display device

Also Published As

Publication number Publication date
JP2000181366A (en) 2000-06-30

Similar Documents

Publication Publication Date Title
US10903455B2 (en) Organic light emitting diode display device for improving light extraction efficiency of pixels
US10566404B2 (en) Display device including capacitor having transparency
KR102656232B1 (en) Organic Light Emitting Array and Organic Light Emitting Display Device Using the Same
KR100834346B1 (en) an active matrix organic electroluminescence display device
KR102142481B1 (en) Organic electro-luminescent Device
JP3711760B2 (en) Self-luminous display device
KR102050434B1 (en) Flexible organic electroluminescent device and method for fabricating the same
JP4365364B2 (en) Organic electroluminescent device and manufacturing method thereof
KR101579487B1 (en) Display device
KR101479995B1 (en) Display device
KR20190064004A (en) Organic light emitting display device
EP3462514B1 (en) Electroluminescent display device
KR20130026628A (en) Organic light emitting diode display
KR102082366B1 (en) Organic light emiiting diode device and method of fabricating the same
JP3952618B2 (en) Display device
KR100567305B1 (en) Color electro luminescence display device
TWI730542B (en) Display device
KR102436250B1 (en) Electroluminescent Display Device
KR101972306B1 (en) Organic light emitting display device
KR20210000383A (en) Eletroluminescence display device
KR20130131693A (en) Transparent display device including organic electro luminescent device
US10658623B2 (en) Electroluminescent display device having a plurality of low-refractive members
JP6728312B2 (en) Electroluminescent display
KR102355605B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR20110033648A (en) Organic electro-luminescence device for medical

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term