JP3949643B2 - Master / Slave Digital DLL and Control Method Therefor - Google Patents
Master / Slave Digital DLL and Control Method Therefor Download PDFInfo
- Publication number
- JP3949643B2 JP3949643B2 JP2003377388A JP2003377388A JP3949643B2 JP 3949643 B2 JP3949643 B2 JP 3949643B2 JP 2003377388 A JP2003377388 A JP 2003377388A JP 2003377388 A JP2003377388 A JP 2003377388A JP 3949643 B2 JP3949643 B2 JP 3949643B2
- Authority
- JP
- Japan
- Prior art keywords
- dll
- clock signal
- slave
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
Description
本発明はMaster/Slave方式のディジタルDLL(Delay Locked Loop)における制御方法に関する。 The present invention relates to a control method in a master / slave digital DLL (Delay Locked Loop).
DLLは、チップ外部から与えたクロック信号と内部のクロック信号との間に生ずる時間差を回路的に制御して調整し、高速なクロックアクセス時間や高い動作周波数を実現する回路技術であり、特許文献1〜3等に記載されているように、例えば半導体集積回路における動作クロック発生回路として用いられている。他にも同様な機能を果たす回路としてPLL(Phase Locked Loop)回路が有名だが、違いは、DLLにおいては外部クロックに対する内部信号の遅延時間を制御するのに対し、PLLにおいては、外部クロック信号に対して内部発振回路の出力の位相を制御する点である。 DLL is a circuit technology that realizes a high-speed clock access time and a high operating frequency by controlling and adjusting a time difference generated between a clock signal applied from the outside of a chip and an internal clock signal in a circuit. As described in 1 to 3 and the like, it is used as an operation clock generation circuit in a semiconductor integrated circuit, for example. The PLL (Phase Locked Loop) circuit is well known as a circuit that performs the same function, but the difference is that the delay time of the internal signal with respect to the external clock is controlled in the DLL, whereas the external clock signal is controlled in the PLL. On the other hand, the phase of the output of the internal oscillation circuit is controlled.
また、Master DLLで外部クロックに対する内部信号の遅延時間を制御する信号を生成し、Slave DLLはこの制御信号を受けて内部信号の遅延時間を制御したクロック信号を、チップ内部に供給するMaster/Slave方式ディジタルDLLが提案されており(特願2002−221024号等)この方式を利用してマイクロプロセッサやメモリなどにおいて、外部クロック信号と内部クロック信号の位相差を補償することが可能となっている。 The master DLL generates a signal for controlling the delay time of the internal signal with respect to the external clock. The slave DLL receives the control signal and supplies a clock signal in which the delay time of the internal signal is controlled to the inside of the chip. A system digital DLL has been proposed (Japanese Patent Application No. 2002-221024, etc.). Using this system, it is possible to compensate for a phase difference between an external clock signal and an internal clock signal in a microprocessor, a memory, or the like. .
Master/Slave方式ディジタルDLLでは、Master DLLで生成した制御信号で、複数のSlave DLLを制御することが可能となるため、チップの広範囲にクロック信号を供給しながらも、DLL毎に制御回路を持つ必要がない分だけ、チップ面積の増加を抑えることができるというメリットがある。 In the Master / Slave system digital DLL, it is possible to control a plurality of Slave DLLs with the control signal generated by the Master DLL, so that each DLL has a control circuit while supplying a clock signal to a wide range of the chip. There is an advantage that an increase in the chip area can be suppressed by an amount not necessary.
しかし一方で、近年のプロセスの微細化や低電圧化によって、各DLL同士間における遅延値のばらつきが無視できないレベルに達する事もあり、これらを補正するために再設計も強いられる状況が発生しつつある。 However, due to recent process miniaturization and lower voltage, variations in delay values between DLLs may reach a level that cannot be ignored, and there is a situation where redesign is forced to correct these. It's getting on.
図8は、従来のMaster/Slave DLLの構成例を示すブロック図であり、図9、図10は、図8におけるMaster DLL、Slave DLLの構成例を示すブロック図である。 FIG. 8 is a block diagram showing a configuration example of a conventional Master / Slave DLL, and FIGS. 9 and 10 are block diagrams showing configuration examples of the Master DLL and Slave DLL in FIG.
Master/Slave DLLのMaster DLL(100)とSlave DLL(200−1〜200−n)にはそれそれ図9、図10で示すように、外部クロックと内部クロックの位相差を補償するためにディレイライン(遅延回路)が用いられており、Master DLL(100)とSlave DLL(200)のそれぞれに搭載されるディレイライン(103)、(203)は全く同じ構成ものが使用される。Master DLL(100)が外部クロック信号(入力クロック信号)RCLKを基準に所望の位相差を生成するようにディレイライン(103)、(203)を制御する。 Master / Slave DLL Master DLL (100) and Slave DLL (200-1 to 200-n) have delays to compensate for the phase difference between the external clock and the internal clock, as shown in FIGS. Lines (delay circuits) are used, and the delay lines (103) and (203) mounted on the master DLL (100) and the slave DLL (200) have the same configuration. The master DLL (100) controls the delay lines (103) and (203) so as to generate a desired phase difference based on the external clock signal (input clock signal) RCLK.
例として、基準となる外部クロック信号RCLKにDLLの出力クロック信号の位相を合わせる場合、Master DLL(100)から出力されたクロック信号CLK0を図9にある位相比較器(101)で外部クロック信号RCLKと比較して、両者間の位相の進み/遅れを判定し、この判定結果から、ディレイライン(103)の遅延量を制御する。 As an example, when the phase of the DLL output clock signal is matched with the reference external clock signal RCLK, the clock signal CLK0 output from the master DLL (100) is converted to the external clock signal RCLK by the phase comparator (101) shown in FIG. Compared to the above, the phase advance / delay between the two is determined, and the delay amount of the delay line (103) is controlled based on the determination result.
なお、Slave DLL(200−1〜200−n)の入力クロック信号DQSINは、必ずしも常時供給されるとは限らないが、その位相関係はMaster DLL(100)の基準入力クロック信号RCLKと同じである。この制御によって、図11で示すようにMaster/SlaveDLL(100)/(200)から出力されるクロック信号CLK0/DQSOUTを360度遅延させることで外部クロック信号RCLK/DQSINと同じ位相に合わせることができる。 The input clock signal DQSIN of the slave DLL (200-1 to 200-n) is not always supplied, but the phase relationship is the same as the reference input clock signal RCLK of the master DLL (100). . By this control, the clock signal CLK0 / DQSOUT output from the Master / Slave DLL (100) / (200) is delayed by 360 degrees as shown in FIG. 11, so that the same phase as the external clock signal RCLK / DQSIN can be set. .
このMaster DLL(100)で生成された制御信号を図8で示すように、Master DLL(100)とSlave DLL(200−1〜200−n)をつなぐ遅延回路制御信号線によって各Slave DLL(200−1〜200−n)に供給することで、図10のSlave DLL(200−1〜200−n)のディレイライン(203)も制御される。このSlave DLL(200−1〜200−n)より出力されたクロック信号がチップ内部のそれぞれ割り当てられた機能ブロックに供給される。 As shown in FIG. 8, the control signal generated by the master DLL (100) is connected to each slave DLL (200) by a delay circuit control signal line connecting the master DLL (100) and the slave DLL (200-1 to 200-n). -1 to 200-n), the delay line (203) of the Slave DLL (200-1 to 200-n) in FIG. 10 is also controlled. The clock signal output from this Slave DLL (200-1 to 200-n) is supplied to each assigned functional block in the chip.
プロセスの微細化によって、プロセスばらつきによる遅延値への影響が増加する傾向にある。即ち、各々のDLLで本来、ディレイラインに同じ制御値が与えられたならば、各Slave DLLの遅延値は全く同じ値になるはずであるが、プロセスばらつきにより遅延値がばらついてしまうと、チップ内部に供給されるクロック信号に位相誤差が発生してしまうことになり、機能ブロックの正常な動作に支障が出る可能性がある。 As the process becomes finer, the influence on the delay value due to process variations tends to increase. That is, if the same control value is given to the delay line in each DLL, the delay value of each Slave DLL should be exactly the same, but if the delay value varies due to process variations, As a result, a phase error occurs in the clock signal supplied to the inside, which may hinder the normal operation of the functional block.
これは特に近年、クロック周波数の高速化が進んでいる上で、無視できないものとなっている。このような遅延値のばらつきは、近年の電源電圧の低電圧化による影響もあるが、特にSlave DLL(200)のチップ上の配置位置が図12にあるように、チップの4辺に置かれることが多く、その向きも一定でないことがあるため、プロセスばらつきの影響を受けやすくなっている。 In particular, in recent years, the clock frequency has been increased, and it cannot be ignored. Such variations in the delay value are affected by the recent reduction in the power supply voltage. In particular, the location of the Slave DLL (200) on the chip is placed on the four sides of the chip as shown in FIG. In many cases, the orientation is not constant, and therefore, it is easily affected by process variations.
また、各DLLに電源を供給する配線の太さや長さ、本数が異なることもあり、電源配線の抵抗値が異なることから、電圧降下量も各DLLで異なる。このような問題は近年の高集積化によるチップレイアウト上の制約から、ばらつき防止対策は困難になってきている。 In addition, the thickness, length, and number of wirings that supply power to each DLL may be different, and the resistance value of the power supply wiring is different, so that the amount of voltage drop is also different for each DLL. Such problems are becoming difficult to prevent variation due to restrictions on chip layout due to high integration in recent years.
本発明の目的は、上記問題点に鑑み、各々のSlave DLLによってばらついているディレイラインの遅延量を補正することが可能な手段を提供することにより、各Slave DLLから供給されるクロック信号の位相誤差を低減することにある。 In view of the above problems, an object of the present invention is to provide a means capable of correcting the delay amount of the delay line varying by each Slave DLL, thereby providing the phase of the clock signal supplied from each Slave DLL. It is to reduce the error.
本発明のMaster/Slave DLLは、基準となる外部クロック信号と出力クロック信号間の位相差を検出し、該位相差に応じた制御信号によりその遅延量が制御されることによって、前記基準となる外部クロック信号と位相同期した前記出力クロック信号を出力するMaster DLLと、該Master DLLから出力される前記制御信号によってその遅延量が制御され、入力される外部クロック信号を前記制御された遅延量に相当する位相だけ遅延したクロック信号として出力する複数のSlave DLLとからなり、前記複数のSlave DLLから出力されるクロック信号を時分割により順次前記Master DLLの出力クロック信号または前記基準となる外部クロック信号と位相比較する手段と、該位相比較手段により検出された位相誤差によって前記制御信号を補正する手段と、該補正された制御信号を、該制御信号が供給されるSlave DLLを特定する識別信号とともに前記Master DLLから出力する手段と、前記識別信号により自己宛の前記補正された制御信号を受信し、該受信した制御信号により各Slave DLLにおける前記遅延量を制御する手段を備えていることを特徴とする。 The master / slave DLL of the present invention detects the phase difference between the reference external clock signal and the output clock signal, and the delay amount is controlled by a control signal corresponding to the phase difference, thereby becoming the reference. The delay amount is controlled by the master DLL that outputs the output clock signal that is phase-synchronized with the external clock signal, and the control signal that is output from the master DLL, and the input external clock signal is set to the controlled delay amount. A plurality of slave DLLs that are output as clock signals delayed by a corresponding phase, and sequentially output clock signals output from the plurality of slave DLLs by time division or output clock signals of the master DLL or the reference external clock signals And means for correcting the control signal by the phase error detected by the phase comparison means. And a means for outputting the corrected control signal from the master DLL together with an identification signal identifying the slave DLL to which the control signal is supplied, and receiving the corrected control signal addressed to itself by the identification signal And a means for controlling the delay amount in each Slave DLL by the received control signal.
また、本発明のMaster/Slave DLLは、基準となる外部クロック信号と出力クロック信号間の位相差を検出し、該位相差に応じた制御信号によりその遅延量が制御されることによって、前記基準となる外部クロック信号と位相同期した前記出力クロック信号を出力するMaster DLLと、該Master DLLから出力される前記制御信号によってその遅延量が制御され、入力される外部クロック信号を前記制御された遅延量に相当する位相だけ遅延したクロック信号として出力する複数のSlave DLLとからなり、前記複数のSlave DLLから出力されるクロック信号を時分割により順次前記Master DLLの出力クロック信号または前記基準となる外部クロック信号と位相比較する手段と、該位相比較手段により位相比較された結果を位相の進み/遅れを示す位相判定信号として前記各Slave DLLを特定する識別信号とともに出力する手段と、前記識別信号により自己宛の前記位相判定信号を受信し、該受信した位相判定信号により各Slave DLLにおける前記遅延量を制御する制御信号を補正する手段を備えていることを特徴とする。 The master / slave DLL according to the present invention detects the phase difference between the external clock signal serving as a reference and the output clock signal, and the delay amount is controlled by a control signal corresponding to the phase difference, whereby the reference The master DLL that outputs the output clock signal that is phase-synchronized with the external clock signal, and the amount of delay is controlled by the control signal output from the master DLL, and the input external clock signal is controlled by the controlled delay. A plurality of slave DLLs that are output as clock signals delayed by a phase corresponding to the amount, and the clock signals output from the plurality of slave DLLs are sequentially output by the time division of the master DLL or the reference external clock signal. Means for phase comparison with the clock signal, and the result of phase comparison by the phase comparison means indicates the phase advance / delay Means for outputting each slave DLL together with an identification signal for identifying each slave DLL as a phase determination signal; receiving the phase determination signal addressed to itself by the identification signal; and controlling the delay amount in each slave DLL by the received phase determination signal And a means for correcting the control signal to be corrected.
また、本発明のMaster/Slave DLLは、基準となる外部クロック信号と出力クロック信号間の位相差を検出し、該位相差に応じた制御信号によりその遅延量が制御されることによって、前記基準となる外部クロック信号と位相同期した前記出力クロック信号を出力するMaster DLLと、該Master DLLから出力される前記制御信号によってその遅延量が制御され、入力される外部クロック信号を前記制御された遅延量に相当する位相だけ遅延したクロック信号として出力する複数のSlave DLLとからなり、前記複数のSlave DLLから出力されるクロック信号を時分割により順次前記Master DLLの出力クロック信号または前記基準となる外部クロック信号と位相比較する手段と、該位相比較手段により検出された位相誤差の最小値と最大値から中心値を求める演算、または検出された全ての位相誤差の平均値を求める演算を実行する手段と、該求められた中心値または平均値によって前記制御信号を補正して前記Slave DLL全てに共通に供給する手段を備えていることを特徴とする。 The master / slave DLL according to the present invention detects the phase difference between the external clock signal serving as a reference and the output clock signal, and the delay amount is controlled by a control signal corresponding to the phase difference, whereby the reference The master DLL that outputs the output clock signal that is phase-synchronized with the external clock signal, and the amount of delay is controlled by the control signal output from the master DLL, and the input external clock signal is controlled by the controlled delay. A plurality of slave DLLs that are output as clock signals delayed by a phase corresponding to the amount, and the clock signals output from the plurality of slave DLLs are sequentially output by the time division of the master DLL or the reference external clock signal. Means for phase comparison with the clock signal, and the center value from the minimum and maximum values of the phase error detected by the phase comparison means Or a means for calculating an average value of all detected phase errors, and the control signal is corrected by the calculated center value or average value and supplied to all the slave DLLs in common. Means are provided.
即ち本発明は、Master DLLの出力クロック信号のみを帰還させ、基準となる外部クロック信号と位相比較し、該位相比較結果のみで各Slave DLLのディレイラインの遅延量を制御していた従来技術に対して、各Slave DLLの出力クロック信号もフィードバックさせ、これを時分割で基準となる外部クロック信号またはMaster DLLの出力クロック信号と位相比較して、その位相の進み/遅れ情報を各Slave DLL毎に検出しているので、各々のSlave DLLによってばらついていたディレイラインの遅延量を補正することが可能となり、各Slave DLL毎に生じていた位相誤差の低減を図ることができる。 That is, the present invention is based on the conventional technique in which only the output clock signal of the Master DLL is fed back, the phase is compared with the reference external clock signal, and the delay amount of the delay line of each Slave DLL is controlled only by the phase comparison result. On the other hand, the output clock signal of each slave DLL is also fed back, and this is phase-compared with an external clock signal or master DLL output clock signal as a reference in a time-sharing manner, and the phase advance / delay information is obtained for each slave DLL. Therefore, it is possible to correct the delay amount of the delay line that has been varied by each Slave DLL, and it is possible to reduce the phase error that has occurred in each Slave DLL.
本発明によれば、各Slave DLL間での位相誤差を抑えることが可能となる。また、時分割による処理なのでSlave DLLの搭載数だけ位相比較器を準備する必要はなく、比較的簡単な構成と少ないチップ面積で実現できる。 According to the present invention, it is possible to suppress a phase error between each Slave DLL. In addition, since the processing is based on time division, it is not necessary to prepare as many phase comparators as the number of mounted Slave DLLs, and can be realized with a relatively simple configuration and a small chip area.
また、各Slave DLLがMaster DLLから受け取った位相の進み/遅れの情報から位相誤差を補正するように構成した場合には、Master DLLに複雑な制御信号の生成/保持機能を従来機能部以外に新たに持たせる必要はなく、構成も簡単になる。 When each slave DLL is configured to correct the phase error from the phase advance / delay information received from the master DLL, the master DLL has a complicated control signal generation / holding function in addition to the conventional function unit. It is not necessary to have a new one, and the configuration becomes simple.
さらに、位相誤差の中心値または平均値により制御値を補正するように構成すれば、一層、面積と配線リソースの増加を最小限に抑えることが可能となる。 Further, if the control value is corrected based on the center value or average value of the phase error, it is possible to further minimize the increase in area and wiring resources.
また、DDRメモリインターフェイスのような間欠クロックが各Slave DLLに入力される場合にも対応可能に構成することができる。 Further, it can be configured to cope with the case where an intermittent clock such as a DDR memory interface is input to each Slave DLL.
図1は、本発明の第1の実施形態を示すMaster/Slave DLLのブロック図である。 FIG. 1 is a block diagram of a Master / Slave DLL showing the first embodiment of the present invention.
本実施形態では、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTをフィードバックして、Master DLL(100)の出力クロック信号CLK0(または入力クロック信号RCLK)と時分割で位相比較(PD)することにより、Slave DLL毎に生じている位相誤差をそれぞれ検出する。 In this embodiment, the output clock signals DQSOUT of the slave DLLs (200-1 to 200-n) are fed back, and the phase comparison is performed in a time division manner with the output clock signal CLK0 (or the input clock signal RCLK) of the master DLL (100). (PD) detects each phase error occurring in each Slave DLL.
そして、該検出したそれぞれの位相誤差によりMaster DLL(100)から出力される制御信号を各Slave DLL毎に補正し、各Slave DLLの識別信号とともに時分割で送出する。Slave DLL(200−1〜200−n)では、自己の識別信号とともに送られてきた補正制御信号により自己のディレイラインの遅延量を補正する。 Then, the control signal output from the master DLL (100) is corrected for each slave DLL by the detected phase error, and is transmitted in time division together with the identification signal of each slave DLL. In the Slave DLL (200-1 to 200-n), the delay amount of its own delay line is corrected by the correction control signal sent together with its own identification signal.
そのため本実施形態では、Master DLL(100)は、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTから時分割で一つのDQSOUTを選択して出力するマルチプレクサ105と、Master DLL(100)の出力クロック信号CLK0と選択されたDQSOUTとの位相を比較する位相比較器106と、位相比較器106から出力される位相誤差によりMaster DLL(100)から出力される制御信号を補正して出力する制御信号生成部107とを備えている。
Therefore, in this embodiment, the master DLL (100) includes a
また、各Slave DLL(200−1〜200−n)は、Master DLL(100)から送出される識別信号が自己の識別信号であるか否かを判定する識別信号判定部204を備えており、自己の識別信号が送出されたことを判定したとき、当該識別信号とともに送られてきた制御信号を取り込み、該制御信号によって自己のディレイライン(203)の遅延量を制御する。
Each Slave DLL (200-1 to 200-n) includes an identification
以下、本実施形態の動作について、図1〜図2を参照して詳細に説明する。 Hereinafter, the operation of the present embodiment will be described in detail with reference to FIGS.
Master/Slave DLLのMaster DLL(100)とSlave DLL(200−1〜200−n)にはそれそれ従来例(図9、図10)と同様に、外部クロックと内部クロックの位相差を補償するためのディレイライン(遅延回路)が設けられており、Master DLL(100)は、外部クロック信号(入力クロック信号)RCLKに位相同期した出力クロックCLKOを生成するようにディレイライン(103)の遅延量を制御する制御信号を生成する。なお位相同期とは、外部クロック信号RCLKと出力クロックCLKOの位相差が0の場合だけでなく、例えば90度あるいは72度等所望の位相差に固定された出力クロック信号を出力する場合も意味する。その場合、外部クロック信号を基準として出力クロック信号が該所望の位相差で位相同期した信号となるように、ディレイライン(103)の遅延量を制御する制御信号が生成される。本実施形態では、この制御信号は制御信号生成部107へ出力される。
Master / Slave DLL Master DLL (100) and Slave DLL (200-1 to 200-n) compensate for the phase difference between the external clock and the internal clock as in the conventional example (FIGS. 9 and 10). A delay line (delay circuit) is provided for the master DLL (100) so that the master DLL (100) generates an output clock CLKO that is phase-synchronized with the external clock signal (input clock signal) RCLK. A control signal for controlling is generated. The phase synchronization means not only when the phase difference between the external clock signal RCLK and the output clock CLKO is 0, but also when outputting an output clock signal fixed to a desired phase difference such as 90 degrees or 72 degrees. . In this case, a control signal for controlling the delay amount of the delay line (103) is generated so that the output clock signal becomes a phase-synchronized signal with the desired phase difference with reference to the external clock signal. In the present embodiment, this control signal is output to the control
一方、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTはフィードバックされて、Master DLL(100)のマルチプレクサ105に入力される。マルチプレクサ105から出力される各出力クロック信号DQSOUTは、図2に示すように位相比較器106において時分割でMaster DLL(100)の入力クロック信号RCLK(または出力クロック信号CLK0)と位相比較(PD)され、位相誤差が検出される。この位相誤差は制御信号生成部107に入力される。
On the other hand, each output clock signal DQSOUT of the Slave DLL (200-1 to 200-n) is fed back and input to the
制御信号生成部107は、入力された位相誤差によりMaster DLL(100)から出力された制御信号を補正し、該補正した制御信号を、各々のSlave DLLを特定する識別信号とともにSlave DLL(200−1〜200−n)へ出力する。各Slave DLL(200−1〜200−n)では、識別信号判定部204でMaster DLL(100)から送られてきた識別信号を判定しており、自己の識別信号を受信した時点における前記補正済み制御信号を取り込み、この補正済み制御信号によって自己のディレイライン203の遅延量を制御する。
The control
例えば、最初にSlave DLL(200−1)の出力クロックDQSOUTとMaster DLL(100)の出力クロックCLK0との位相誤差を検出して制御信号を補正し、補正した制御信号をSlave DLL(200−1)の識別信号と共にMaster DLL(100)から出力する。識別信号と共にこの補正された制御信号を受け取ったSlave DLL(200−1)は補正された制御値に従い、自己のディレイライン203の遅延量を制御することにより精度の高い位相のクロックDQSOUTを出力することができる。
For example, first, a phase error between the output clock DQSOUT of the Slave DLL (200-1) and the output clock CLK0 of the Master DLL (100) is detected to correct the control signal, and the corrected control signal is converted to the Slave DLL (200-1). ) Is output from the master DLL (100) together with the identification signal. The Slave DLL (200-1) that has received the corrected control signal together with the identification signal outputs a clock DQSOUT having a high-precision phase by controlling the delay amount of its
またこの間、Slave DLL(200−1)以外のSlave DLLは直前に受信した制御信号の値を保持しており、その制御信号によって制御された遅延量により動作している。Slave DLL(200−1)が完了したら、Slave DLL(200−2),・・・,Slave DLL(200−n)へと同様の処理を時分割で行う。この時分割による位相誤差の補正処理は所定周期毎に繰り返してもよい。 During this time, the slave DLLs other than the slave DLL (200-1) hold the value of the control signal received immediately before and operate with the delay amount controlled by the control signal. When Slave DLL (200-1) is completed, the same processing as Slave DLL (200-2),..., Slave DLL (200-n) is performed in a time-sharing manner. This phase error correction processing by time division may be repeated every predetermined period.
本実施形態では、Slave DLLの出力するクロック信号(DQSOUT)をMaster DLLの出力するクロック信号(CLK0)と位相比較することで、各Slave DLLで生じていた遅延値のばらつきを補正することが可能であるため、各々のSlave DLLが出力するクロック信号(DQSOUT)の位相誤差を、搭載する位相比較器106の解像度か、またはディレイライン203の遅延step程度の限界まで低減することができる。
In this embodiment, by comparing the phase of the clock signal (DQSOUT) output from the Slave DLL with the clock signal (CLK0) output from the Master DLL, it is possible to correct variations in delay values that have occurred in each Slave DLL. Therefore, the phase error of the clock signal (DQSOUT) output from each Slave DLL can be reduced to the limit of the resolution of the
また、処理を時分割で行っているため、仮に、それぞれのSlave DLL毎に出力クロック信号をフィードバックし、Master DLLの出力クロック信号と位相比較して補正する回路を設ける場合と比較すると、位相比較器や制御線の本数を削減することが可能になり、マクロ面積の増加を抑えることが可能となる。 In addition, since the processing is performed in a time-sharing manner, if compared with a case where a circuit that corrects the output clock signal for each Slave DLL by feeding back the output clock signal and comparing the phase with the output clock signal of the Master DLL is provided, the phase comparison The number of devices and control lines can be reduced, and an increase in macro area can be suppressed.
図3は、本発明の第2の実施形態を示すMaster/Slave DLLのブロック図である。 FIG. 3 is a block diagram of the Master / Slave DLL showing the second embodiment of the present invention.
本実施形態においても、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTをフィードバックして、Master DLL(100)の出力クロック信号CLK0(または入力クロック信号RCLK)と時分割で位相比較(PD)することによりSlave DLL毎の位相誤差を検出する。 Also in the present embodiment, the output clock signals DQSOUT of the slave DLLs (200-1 to 200-n) are fed back and phase-divided with the output clock signal CLK0 (or the input clock signal RCLK) of the master DLL (100) in a time division manner. By comparing (PD), the phase error for each Slave DLL is detected.
しかし本実施形態では、Master DLL(100)から出力される前記制御信号はそのままSlave DLL(200−1〜200−n)に共通に入力され、一方、時分割で位相比較することにより検出されたSlave DLL毎の位相誤差は、位相の進みまたは遅れを示す位相判定信号として識別信号と共にSlave DLLへ供給される。各Slave DLL(200−1〜200−n)では、識別信号が自身を指している時の位相判定信号の結果を取り込み、位相判定結果に応じて、Master DLLから供給されている制御値を加減算するかまたは、予め用意しているオフセット機能を制御することで出力クロックの位相誤差を補正する。 However, in the present embodiment, the control signal output from the master DLL (100) is directly input to the slave DLL (200-1 to 200-n) as it is, and detected by phase comparison in a time division manner. The phase error for each slave DLL is supplied to the slave DLL together with the identification signal as a phase determination signal indicating the phase advance or delay. Each Slave DLL (200-1 to 200-n) takes in the result of the phase determination signal when the identification signal points to itself, and adds or subtracts the control value supplied from the Master DLL according to the phase determination result Alternatively, the phase error of the output clock is corrected by controlling an offset function prepared in advance.
そのため本実施形態では、Master DLL(100)は、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTから時分割で一つのDQSOUTを選択して出力するマルチプレクサ105と、Master DLL(100)の出力クロック信号CLK0と選択されたDQSOUTとの位相を比較する位相比較器106と、位相比較器106から出力される位相誤差により位相の進みまたは遅れを示す位相判定信号を生成して出力する位相判定部108とを備えている。
Therefore, in this embodiment, the master DLL (100) includes a
また、各Slave DLL(200−1〜200−n)は、Master DLL(100)から送出される識別信号が自己の識別信号であるか否かを判定する識別信号判定部204と、識別信号が自身を指している時の位相判定信号の結果を取り込み、位相判定結果に応じて、Master DLLから供給されている制御値を加減算するかまたは、予め用意しているオフセット機能を制御する制御信号補正部205とを備える遅延補正部201を有している。
Each Slave DLL (200-1 to 200-n) includes an identification
図4は本実施形態の遅延補正部201の概略ブロック図である。以下、本実施形態の動作について、図3〜図4を参照して詳細に説明する。
FIG. 4 is a schematic block diagram of the
Master/Slave DLLのMaster DLL(100)とSlave DLL(200−1〜200−n)にはそれそれ従来例(図9、図10)と同様に、外部クロックと内部クロックの位相差を補償するためにディレイライン(遅延回路)(103)と(203)が設けられており、Master DLL(100)は、外部クロック信号(入力クロック信号)RCLKを基準にして所望の位相差を生成するようにディレイライン(103)、(203)を制御する。 Master / Slave DLL Master DLL (100) and Slave DLL (200-1 to 200-n) compensate for the phase difference between the external clock and the internal clock as in the conventional example (FIGS. 9 and 10). Therefore, delay lines (delay circuits) (103) and (203) are provided so that the master DLL (100) generates a desired phase difference with reference to the external clock signal (input clock signal) RCLK. The delay lines (103) and (203) are controlled.
一方、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTはフィードバックされて、Master DLL(100)のマルチプレクサ105に入力される。マルチプレクサ105から出力される各出力クロック信号DQSOUTは、位相比較器106において時分割でMaster DLL(100)の入力クロック信号RCLK(または出力クロック信号CLK0)と位相比較(PD)され、位相誤差が検出される。この位相誤差は位相判定部108に入力される。
On the other hand, each output clock signal DQSOUT of the Slave DLL (200-1 to 200-n) is fed back and input to the
位相判定部108は、位相比較器106からSlave DLL(200−1〜200−n)毎に出力される位相誤差から、各Slave DLL(200−1〜200−n)における位相の進みまたは遅れを判定し、判定結果である位相判定信号にSlave DLL(200−1〜200−n)毎の識別信号を付加して出力する。
The
Slave DLL(200−1〜200−n)では、遅延補正部201内の識別信号判定部204でMaster DLL(100)から送られてきた識別信号を判別しており、自己の識別信号を受信した時点における前記位相判定信号を、制御信号補正部205が取り込み、取り込んだ位相判定信号に応じて、Master DLL(100)から供給されている制御信号の制御値を加減算するか、または予め用意しているオフセット機能を制御することによって、自己のディレイライン203の遅延量を制御することにより精度の高い位相のクロックを出力する。
In the slave DLL (200-1 to 200-n), the identification
Slave DLL(200−1)の制御が行われているとき、Slave DLL(200−1)以外のSlave DLLは直前に受信した位相判定信号を保持しており、その位相判定信号によって制御されている。Slave DLL(200−1)が完了したら、Slave DLL(200−2),・・・,Slave DLL(200−n)へと同様の処理を行い、時分割で位相誤差を補正する処理を繰り返し続ける。 When the slave DLL (200-1) is controlled, the slave DLLs other than the slave DLL (200-1) hold the phase determination signal received immediately before and are controlled by the phase determination signal. . When Slave DLL (200-1) is completed, the same processing as Slave DLL (200-2),..., Slave DLL (200-n) is performed, and the processing for correcting the phase error in time division is repeated. .
本実施形態によれば、位相の判定結果をMaster DLLから受けて各Slave DLL自身がディレイラインに対する制御信号の加減算またはオフセットをかけるため、第1の実施形態のように、各Slave DLL毎にMaster DLLから制御信号を供給する必要がないため、Master DLLに複雑な制御信号の生成/保持機能を新たに持たせる必要がなく、Master DLLの負担が軽減し、構成も簡単になる。 According to the present embodiment, each slave DLL itself receives the phase determination result from the master DLL, and adds or subtracts or offsets the control signal with respect to the delay line. Therefore, as in the first embodiment, each slave DLL Since it is not necessary to supply a control signal from the DLL, it is not necessary to newly provide the master DLL with a complicated control signal generation / holding function, the burden on the master DLL is reduced, and the configuration is simplified.
図5は、本発明の第3の実施形態を示すMaster/Slave DLLのブロック図である。 FIG. 5 is a block diagram of the Master / Slave DLL showing the third embodiment of the present invention.
本実施形態においても、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTはフィードバックされて、Master DLL(100)の出力クロック信号CLK0(または入力クロック信号RCLK)と時分割で位相比較(PD)されることにより、Slave DLL毎に生じている位相誤差がそれぞれ抽出される。 Also in the present embodiment, each output clock signal DQSOUT of the slave DLL (200-1 to 200-n) is fed back and phase-divided with the output clock signal CLK0 (or input clock signal RCLK) of the master DLL (100) in a time-sharing manner. By the comparison (PD), the phase error generated for each Slave DLL is extracted.
しかし本実施形態では、抽出された各Slave DLL(200−1〜200−n)の位相誤差は、制御信号生成部109においてこれらの位相誤差の最小値と最大値から中心値を求める演算、あるいはこれらの位相誤差の平均値を求める演算が実行される。そして求められた位相誤差の中心値または平均値を全てのSlave DLLの位相誤差と仮定して、これに合わせて補正した制御信号を全てのSlave DLLに共通に供給する。
However, in this embodiment, the phase error of each extracted Slave DLL (200-1 to 200-n) is calculated by the control
そのため本実施形態では、Master DLL(100)は、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTから時分割で一つのDQSOUTを選択して出力するマルチプレクサ105と、Master DLL(100)の出力クロック信号CLK0と選択されたDQSOUTとの位相を比較する位相比較器106と、位相比較器106から出力される位相誤差からその中心値または平均値を求める演算手段および求められた中心値または平均値によりMaster DLL(100)から出力される制御信号を補正して出力する制御信号生成部109とを備えている。
Therefore, in this embodiment, the master DLL (100) includes a
一方、Slave DLL自体は従来と全く同じ仕様で実現でき、制御信号生成部109から出力される制御信号を共通に取り込み、該制御信号によって自己のディレイライン(203)の遅延量を制御する。
On the other hand, the Slave DLL itself can be realized with exactly the same specifications as the conventional one. The control signal output from the
以下、本実施形態の動作について、図5を参照して詳細に説明する。 Hereinafter, the operation of the present embodiment will be described in detail with reference to FIG.
Master/Slave DLLのMaster DLL(100)とSlave DLL(200−1〜200−n)にはそれそれ従来例(図9、図10)と同様に、外部クロックと内部クロックの位相差を補償するためのディレイライン(遅延回路)(103)と(203)が設けられており、Master DLL(100)は、外部クロック信号(入力クロック信号)RCLKを基準にして所望の位相差を生成するようにディレイライン(103)の遅延量を制御する制御信号を生成するが、本実施形態では、この制御信号は制御信号生成部109へ出力される。
Master / Slave DLL Master DLL (100) and Slave DLL (200-1 to 200-n) compensate for the phase difference between the external clock and the internal clock as in the conventional example (FIGS. 9 and 10). Delay lines (delay circuits) (103) and (203) are provided, and the master DLL (100) generates a desired phase difference with reference to the external clock signal (input clock signal) RCLK. A control signal for controlling the delay amount of the delay line (103) is generated. In this embodiment, this control signal is output to the control
一方、Slave DLL(200−1〜200−n)の各出力クロック信号DQSOUTはフィードバックされて、Master DLL(100)のマルチプレクサ105に入力される。マルチプレクサ105から出力される各出力クロック信号DQSOUTは、図2に示すように位相比較器106において時分割でMaster DLL(100)の入力クロック信号RCLK(または出力クロック信号CLK0)と位相比較(PD)され、位相誤差が抽出される。この位相誤差は制御信号生成部109に入力される。
On the other hand, each output clock signal DQSOUT of the Slave DLL (200-1 to 200-n) is fed back and input to the
制御信号生成部109は、抽出された各Slave DLL(200−1〜200−n)の位相誤差の最小値と最大値から中心値を求める演算、またはこれらの位相誤差の平均値を求める演算を実行し、ディレイライン(103)の遅延量を制御するために生成された制御信号を前記演算により求めた位相誤差の中心値または平均値を用いて補正し、該補正した制御信号を全てのSlave DLLに共通に供給する。
The control
本実施形態の場合、Slave DLL自体は従来と全く同じ仕様とすることができ、Master/Slave間の配線もSlave DLLの出力クロックDQSOUTをMaster DLLに帰還させる分が増加するだけで済むことから、Master/Slave DLL間の配線本数やマクロ面積が上記他の実施形態に比べて少なくなり、チップレイアウトの面では有利となる。よってSlave DLL同士で遅延値のばらつきが比較的小さいと判断される場合には十分有効な方法となる。 In the case of this embodiment, the Slave DLL itself can have the same specifications as the conventional one, and the wiring between the Master and Slave only needs to increase the amount of feedback of the Slave DLL output clock DQSOUT to the Master DLL. The number of wires between the Master / Slave DLLs and the macro area are reduced compared to the other embodiments described above, which is advantageous in terms of chip layout. Therefore, this method is sufficiently effective when it is determined that the delay value variation is relatively small between the slave DLLs.
図6は、本発明の第4の実施形態を示すMaster/Slave DLLの一部を示す構成図であり、図7は、本実施形態における各入力信号と動作モードを示す図である。 FIG. 6 is a configuration diagram showing a part of the Master / Slave DLL showing the fourth embodiment of the present invention, and FIG. 7 is a diagram showing each input signal and operation mode in this embodiment.
Slave DLL(200−1〜200−n)の入力信号DQSINには連続したクロック信号が常に供給されているとは限らず、One Shot等の不連続な信号が供給される場合、上記第1〜第3の実施形態では、各Slave DLLの位相誤差を補正する期間を設けることができなくなる場合が生ずることも考えられる。 A continuous clock signal is not always supplied to the input signal DQSIN of the slave DLL (200-1 to 200-n). When a discontinuous signal such as One Shot is supplied, the first to first In the third embodiment, it may be possible that a period for correcting the phase error of each Slave DLL cannot be provided.
特に、最近主流となっているDDR(double data rate)方式のメモリインターフェイスなどにおいて本Master/Slave DLLが使用される場合は、Slave DLLの入力クロック信号DQSINに常にクロック信号が供給されているとは限らず、メモリインターフェイスで必要な時だけ、間欠でクロック信号が入ってくることもあり、その場合、各Slave DLLの位相誤差を補正する期間を設けることができなくなることもある。 In particular, when this Master / Slave DLL is used in a DDR (double data rate) type memory interface that has become the mainstream recently, the clock signal is always supplied to the input clock signal DQSIN of the Slave DLL. However, the clock signal may be intermittently input only when it is necessary for the memory interface. In this case, it may not be possible to provide a period for correcting the phase error of each Slave DLL.
そこで本実施形態では、この問題を解決するため図6に示すように、Slave DLL(200−1〜200−n)に対して、各Slave DLLの位相誤差を補正する時のみ、Master DLLに供給されている外部クロック信号(入力クロック信号)RCLKを選択して供給し、補正を完了した後の通常動作時はDQSINの信号をSlave DLLへ供給するマルチプレクサ300を設けたことを特徴とする。この入力クロック供給部分を除いたその他の構成は第1〜第3の実施形態と同様である。
Therefore, in the present embodiment, as shown in FIG. 6, in order to solve this problem, the slave DLL is supplied to the master DLL only when the phase error of each slave DLL is corrected with respect to the slave DLL (200-1 to 200-n). A
図7は、本実施形態における各入力信号と動作モードを示す図である。以下、本実施形態の入力クロック供給動作について、図6〜図7を参照して説明する。 FIG. 7 is a diagram showing each input signal and operation mode in the present embodiment. Hereinafter, the input clock supply operation of the present embodiment will be described with reference to FIGS.
第1〜第3の実施形態において、各Slave DLLのディレイラインの遅延量を制御する制御信号を補正する動作モードのときには、マルチプレクサ300は、Slave DLL(200−1〜200−n)へ供給するクロック信号としてMaster DLL(100)に供給されている外部クロック信号(入力クロック信号)RCLKを選択して供給する。
In the first to third embodiments, in the operation mode for correcting the control signal for controlling the delay amount of each Slave DLL delay line, the
その結果、各Slave DLL(200−1〜200−n)には、図7に示すように、RCLKが入力され、各Slave DLL(200−1〜200−n)の出力クロック信号DQSOUTは、このRCLKをそれぞれのディレイライン(203)で遅延したクロック信号となり、このクロック信号がフィードバックされて、Master DLL(100)のマルチプレクサ105(図1,図3,図5参照)に入力される。 As a result, RCLK is input to each Slave DLL (200-1 to 200-n) as shown in FIG. 7, and the output clock signal DQSOUT of each Slave DLL (200-1 to 200-n) RCLK becomes a clock signal delayed by each delay line (203), and this clock signal is fed back and input to the multiplexer 105 (see FIGS. 1, 3 and 5) of the Master DLL (100).
以下、第1〜第3の実施形態と同様に、マルチプレクサ105から出力される各出力クロック信号DQSOUTは、図2に示すように位相比較器106において時分割でMaster DLL(100)の入力クロック信号RCLK(または出力クロック信号CLK0)と位相比較(PD)されて位相誤差が抽出され、該位相誤差に基づいて各Slave DLLのディレイラインの遅延量が制御される。
Hereinafter, as in the first to third embodiments, each output clock signal DQSOUT output from the
一方、通常の動作時には、マルチプレクサ300は、Slave DLL(200−1〜200−n)へ供給するクロック信号としてDQSINを選択して供給する。またこの間、各Slave DLL(200−1〜200−n)は、直前に受信した制御信号の値を保持しており、その制御信号によって動作する。
On the other hand, during normal operation, the
100 Master DLL
101,106 位相比較器
102 遅延制御信号発生部
103 ディレイライン
104,105 マルチプレクサ
107,109 制御信号生成部
108 位相判定部
200−1〜200−n Slave DLL
201 遅延補正部
204 識別信号判定部
205 制御信号補正部
300 マルチプレクサ
100 Master DLL
101, 106
201
Claims (6)
DLLと、該Master DLLから出力される第2の制御信号によってその遅延量が制御され、入力される外部クロック信号を前記第2の制御信号により制御された遅延量に相当する位相だけ遅延したクロック信号として出力する複数のSlave
DLLとからなるMaster/Slave ディジタルDLLであって、
前記複数のSlave
DLLから出力されるクロック信号を時分割により順次前記Master DLLの出力クロック信号または前記基準となる外部クロック信号と位相比較する手段と、該位相比較手段により検出された位相誤差によって前記第1の制御信号を補正する手段と、該補正された第1の制御信号を、前記第2の制御信号として、該第2の制御信号が供給されるSlave
DLLを特定する識別信号とともに前記Master DLLから出力する手段と、前記識別信号により自己宛の前記第2の制御信号を受信し、該受信した第2の制御信号により各Slave
DLLにおける前記遅延量を制御する手段を備えていることを特徴とするMaster/Slave
ディジタルDLL。 The phase difference between the reference external clock signal and the output clock signal is detected, and the delay amount is controlled by the first control signal corresponding to the phase difference, so that the phase synchronization with the reference external clock signal is performed. Master that outputs the output clock signal
The delay amount is controlled by the DLL and the second control signal output from the master DLL, and the input external clock signal is delayed by a phase corresponding to the delay amount controlled by the second control signal. Multiple slave outputs as signals
A Master / Slave Digital DLL comprising a DLL,
The plurality of slaves
Means for sequentially comparing the phase of the clock signal output from the DLL with the output clock signal of the Master DLL or the reference external clock signal in a time-sharing manner, and the first control based on the phase error detected by the phase comparison means; means for correcting the signal, the first control signal the correction, as the second control signal, Slave said second control signal is supplied
Means for outputting from the master DLL together with an identification signal for identifying the DLL; and receiving the second control signal addressed to itself by the identification signal; and receiving each slave by the received second control signal
Master / Slave comprising means for controlling the delay amount in DLL
Digital DLL.
DLLと、該Master DLLから出力される、前記制御信号および位相判定信号によってその遅延量が制御され、入力される外部クロック信号を前記制御信号および位相判定信号により制御された遅延量に相当する位相だけ遅延したクロック信号として出力する複数のSlave
DLLとからなるMaster/Slave ディジタルDLLであって、
前記複数のSlave
DLLから出力されるクロック信号を時分割により順次前記Master DLLの出力クロック信号または前記基準となる外部クロック信号と位相比較する手段と、該位相比較手段により位相比較された結果を位相の進み/遅れを示す前記位相判定信号として前記各Slave
DLLを特定する識別信号とともに出力する手段と、前記識別信号により自己宛の前記位相判定信号を受信し、該受信した位相判定信号により各Slave
DLLにおける前記制御信号を補正する手段を備えていることを特徴とするMaster/Slave
ディジタルDLL。 The output synchronized with the reference external clock signal by detecting the phase difference between the reference external clock signal and the output clock signal and controlling the delay amount by the control signal according to the phase difference. Master that outputs clock signal
And DLL, is outputted from the Master DLL, the control signal and the delay amount by the phase determination signal is controlled, phase corresponding external clock signal input to the delay amount controlled by the control signal and the phase decision signal Multiple slaves that output as a delayed clock signal
A Master / Slave Digital DLL comprising a DLL,
The plurality of slaves
Means for sequentially comparing the phase of the clock signal output from the DLL with the output clock signal of the master DLL or the reference external clock signal in a time-sharing manner, and the phase comparison result by the phase comparison means each as the phase decision signal indicating Slave
Means for outputting together with an identification signal for identifying a DLL; receiving the phase determination signal addressed to itself by the identification signal; and receiving each phase determination signal by the received phase determination signal
Master / Slave characterized by comprising means for correcting the control signal in DLL
Digital DLL.
DLLに供給される外部クロック信号として、周期的に各Slave DLLの位相誤差が補正される期間においては、前記Master DLLに供給されている基準となる外部クロック信号を選択して供給し、通常動作時は各Slave
DLLに供給されている外部クロック信号を選択して供給する手段を備えていることを特徴とする請求項1又は2に記載のMaster/Slave
ディジタルDLL。 The plurality of slaves
As the external clock signal supplied to the DLL, during the period in which the phase error of each Slave DLL is periodically corrected, the reference external clock signal supplied to the Master DLL is selected and supplied for normal operation. Each Slave
3. The Master / Slave according to claim 1, further comprising means for selectively supplying an external clock signal supplied to the DLL.
Digital DLL.
DLLと、該Master DLLが出力する第2の制御信号によってその遅延量を制御することにより、入力される外部クロック信号を前記第2の制御信号により制御された遅延量に相当する位相だけ遅延したクロック信号として出力する複数のSlave
DLLとからなるMaster/Slave ディジタルDLL制御方法であって、
前記複数のSlave
DLLから出力されるクロック信号を時分割により順次前記Master DLLの出力クロック信号または前記基準となる外部クロック信号と位相比較し、該位相比較により検出した位相誤差によって前記第1の制御信号を補正し、該補正した第1の制御信号を、前記第2の制御信号として、該制御信号が供給されるSlave
DLLを特定する識別信号とともに前記複数のSlave DLLへ出力し、前記複数のSlave DLLが前記識別信号により自己宛の前記第2の制御信号を受信し、該受信した第2の制御信号により各Slave
DLLにおける前記遅延量を制御することを特徴とするMaster/Slave ディジタルDLL制御方法。 By detecting the phase difference between the reference external clock signal and the output clock signal and controlling the delay amount by the first control signal corresponding to the phase difference, the phase is synchronized with the reference external clock signal. Master that outputs the output clock signal
By controlling the delay amount by the DLL and the second control signal output from the master DLL, the input external clock signal is delayed by a phase corresponding to the delay amount controlled by the second control signal . Multiple slave outputs as clock signals
A Master / Slave Digital DLL control method comprising the DLL,
The plurality of slaves
The clock signal output from the DLL is sequentially phase-compared with the output clock signal of the Master DLL or the reference external clock signal in a time division manner, and the first control signal is corrected by the phase error detected by the phase comparison. Then, the corrected first control signal is used as the second control signal, and the slave is supplied with the control signal.
A plurality of Slave DLLs are output to the plurality of Slave DLLs together with identification signals for specifying DLLs, and the plurality of Slave DLLs receive the second control signal addressed thereto by the identification signals, and each Slave signal is received by the received second control signal.
A master / slave digital DLL control method for controlling the delay amount in a DLL.
DLLと、該Master DLLが出力する、前記制御信号および位相判定信号によってその遅延量を制御することにより、入力される外部クロック信号を前記制御信号および位相判定信号により制御された遅延量に相当する位相だけ遅延したクロック信号として出力する複数のSlave
DLLとからなるMaster/Slave ディジタルDLL制御方法であって、
前記複数のSlave
DLLから出力されるクロック信号を時分割により順次前記Master DLLの出力クロック信号または前記基準となる外部クロック信号と位相比較し、該位相比較結果を位相の進み/遅れを示す前記位相判定信号として前記各Slave
DLLを特定する識別信号とともに前記複数のSlave DLLへ出力し、前記複数のSlave DLLが前記識別信号により自己宛の前記位相判定信号を受信し、該受信した位相判定信号により各Slave
DLLにおける前記制御信号を補正することを特徴とするMaster/Slave ディジタルDLL制御方法。 The output clock that is phase-synchronized with the reference external clock signal by detecting the phase difference between the reference external clock signal and the output clock signal and controlling the delay amount by a control signal corresponding to the phase difference. Master to output signal
And DLL, the Master DLL outputs, by controlling the delay amount by the control signal and the phase decision signal, corresponding to the external clock signal input to the delay amount controlled by the control signal and the phase decision signal Multiple slave outputs as clock signals delayed by phase
A Master / Slave Digital DLL control method comprising the DLL,
The plurality of slaves
Successively the Master compares the output clock signal or external clock signal becomes the reference phase DLL by time division clock signal output from the DLL, said phase comparison result as the phase decision signal indicating the phase lead / lag Each slave
Output to the plurality of Slave DLLs together with identification signals for specifying DLLs, and the plurality of Slave DLLs receive the phase determination signal addressed to themselves by the identification signals, and each Slave
A master / slave digital DLL control method, wherein the control signal in the DLL is corrected.
DLLに対して、各Slave DLLの位相誤差の補正動作期間においては、前記Master DLLに供給されている基準となる外部クロック信号を入力クロック信号として供給し、通常動作時は各Slave
DLLに供給されている外部クロック信号を入力クロック信号として供給することを特徴とする請求項4又は5に記載のMaster/Slave
ディジタルDLL制御方法。
The plurality of slaves
An external clock signal serving as a reference supplied to the master DLL is supplied as an input clock signal to the DLL during the phase error correction operation period of each slave DLL, and each slave in the normal operation.
6. The Master / Slave according to claim 4 , wherein an external clock signal supplied to the DLL is supplied as an input clock signal.
Digital DLL control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377388A JP3949643B2 (en) | 2003-11-06 | 2003-11-06 | Master / Slave Digital DLL and Control Method Therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377388A JP3949643B2 (en) | 2003-11-06 | 2003-11-06 | Master / Slave Digital DLL and Control Method Therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142859A JP2005142859A (en) | 2005-06-02 |
JP3949643B2 true JP3949643B2 (en) | 2007-07-25 |
Family
ID=34688130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003377388A Expired - Fee Related JP3949643B2 (en) | 2003-11-06 | 2003-11-06 | Master / Slave Digital DLL and Control Method Therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3949643B2 (en) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228044A (en) | 2006-02-21 | 2007-09-06 | Sony Corp | Digital dll circuit |
JP4371113B2 (en) | 2006-02-21 | 2009-11-25 | ソニー株式会社 | Digital DLL circuit |
JP4371112B2 (en) | 2006-02-21 | 2009-11-25 | ソニー株式会社 | Digital DLL circuit |
JP4546416B2 (en) * | 2006-04-24 | 2010-09-15 | ザインエレクトロニクス株式会社 | Image signal receiver |
US7472304B2 (en) * | 2006-08-30 | 2008-12-30 | Rapid Bridge, Llc | Double data rate system |
US7388795B1 (en) * | 2006-12-28 | 2008-06-17 | Intel Corporation | Modular memory controller clocking architecture |
KR100850285B1 (en) | 2007-01-11 | 2008-08-04 | 삼성전자주식회사 | Delay lock loop circuits and method for controlling the same |
US8959307B1 (en) | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
JP5375330B2 (en) | 2009-05-21 | 2013-12-25 | 富士通セミコンダクター株式会社 | Timing adjustment circuit, timing adjustment method, and correction value calculation method |
US8665601B1 (en) | 2009-09-04 | 2014-03-04 | Bitmicro Networks, Inc. | Solid state drive with improved enclosure assembly |
US8447908B2 (en) | 2009-09-07 | 2013-05-21 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US8560804B2 (en) | 2009-09-14 | 2013-10-15 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
JP5413151B2 (en) * | 2009-11-25 | 2014-02-12 | 富士通セミコンダクター株式会社 | Digital delay circuit and method for controlling digital delay circuit |
JP5568057B2 (en) | 2011-05-30 | 2014-08-06 | 株式会社東芝 | Memory access circuit and memory system |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
US9423457B2 (en) * | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9875205B1 (en) | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9720603B1 (en) | 2013-03-15 | 2017-08-01 | Bitmicro Networks, Inc. | IOC to IOC distributed caching architecture |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
US9842024B1 (en) | 2013-03-15 | 2017-12-12 | Bitmicro Networks, Inc. | Flash electronic disk with RAID controller |
US9858084B2 (en) | 2013-03-15 | 2018-01-02 | Bitmicro Networks, Inc. | Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US9916213B1 (en) | 2013-03-15 | 2018-03-13 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9148157B2 (en) * | 2014-01-30 | 2015-09-29 | Sandisk Technologies Inc. | Auto-phase synchronization in delay locked loops |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
US9811461B1 (en) | 2014-04-17 | 2017-11-07 | Bitmicro Networks, Inc. | Data storage system |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
-
2003
- 2003-11-06 JP JP2003377388A patent/JP3949643B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005142859A (en) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3949643B2 (en) | Master / Slave Digital DLL and Control Method Therefor | |
US6975522B2 (en) | Device and method for inhibiting power fluctuation | |
JP2003110423A (en) | Mixed delay locked loop circuit and clock signal synchronization method therefor | |
US7154312B2 (en) | Apparatus for generating internal clock signal | |
KR20090114577A (en) | Delay locked loop circuit | |
JP5375330B2 (en) | Timing adjustment circuit, timing adjustment method, and correction value calculation method | |
US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
US7183820B2 (en) | Phase synchronous circuit | |
US6819729B2 (en) | Digital PLL pulse generating apparatus | |
US8198943B2 (en) | Electronic circuit frequency generation | |
US7183821B1 (en) | Apparatus and method of controlling clock phase alignment with dual loop of hybrid phase and time domain for clock source synchronization | |
JP4487522B2 (en) | Motor drive device | |
JP3880302B2 (en) | Phase synthesis circuit and timing signal generation circuit | |
JP2009014363A (en) | Semiconductor testing device | |
JP3655878B2 (en) | PLL circuit | |
JP4750739B2 (en) | Phase synchronization circuit | |
JP2001044825A (en) | Semiconductor integrated circuit | |
JP2017046203A (en) | Semiconductor device | |
JP2003273728A (en) | Semiconductor device | |
JPH10164039A (en) | Interface circuit | |
JP2007110762A (en) | Semiconductor device | |
JPH05127773A (en) | Synchronizing timing generating circuit and asic | |
JP2009212659A (en) | Phase difference correction circuit and phase difference correction method | |
CN114389786A (en) | Clock phase adjusting device and method, synchronization system and electronic equipment | |
JP3517827B2 (en) | Data processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |