JP3945561B2 - 引出電極の作製方法 - Google Patents

引出電極の作製方法 Download PDF

Info

Publication number
JP3945561B2
JP3945561B2 JP2000198224A JP2000198224A JP3945561B2 JP 3945561 B2 JP3945561 B2 JP 3945561B2 JP 2000198224 A JP2000198224 A JP 2000198224A JP 2000198224 A JP2000198224 A JP 2000198224A JP 3945561 B2 JP3945561 B2 JP 3945561B2
Authority
JP
Japan
Prior art keywords
substrate
resist
oxide film
surface side
immersed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000198224A
Other languages
English (en)
Other versions
JP2002014027A (ja
Inventor
藤 順 司 伊
川 治 西
槻 正 志 岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jeol Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Jeol Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeol Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Jeol Ltd
Priority to JP2000198224A priority Critical patent/JP3945561B2/ja
Publication of JP2002014027A publication Critical patent/JP2002014027A/ja
Application granted granted Critical
Publication of JP3945561B2 publication Critical patent/JP3945561B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、走査型アトムプローブ(SAP)などに用いられる引出電極の作製方法に関する。
【0002】
【従来の技術】
走査型アトムプローブは、試料表面上の原子を陽イオンとして電界蒸発させ、その蒸発イオンを逐一検出および同定することにより、試料表面の組成分布を原子レベルの分解能で調べられる装置である。
【0003】
上述した表面原子を電界蒸発させる電界強度は、1ナノメートルあたり数V〜数十Vと極めて高く、このような高電界を発生させることは容易ではない。
【0004】
そこで、走査型アトムプローブでは、接地された漏斗型の微細引出電極の先端を、正電位にある試料表面上の所望の微細突起直上に接近させることにより、小さな電圧印加で高電界を試料上に発生させている。この引出電極先端の開口部の直径は10ミクロン以下と狭く、その開口部の中央に、高さが数ミクロン以上の試料突起の先端が位置すると、両者の間の微細な空間に電界蒸発に必要な高電界が発生する。
【0005】
【発明が解決しようとする課題】
さて、このような電界の強度や集中度は、前記引出電極の形状とその加工精度によって大きく異なり、また、分析領域の微細化にも引出電極の形状とその加工精度が大きく影響する。このため、現在、引出電極の作製方法は特に注目されている。
【0006】
本発明はこのような点に鑑みて成されたもので、その目的は、極微な引出電極を高精度に作製できる方法を提供することにある。
【0007】
【課題を解決するための手段】
この目的を達成する本発明の引出電極は、以下の(a)(q)の手順で作製される。(a)基板を酸化させて、その基板の両面に酸化膜を形成する。(b)基板表面側にレジストを塗布して、そのレジストにほぼ円形の貫通穴を開けると共に、基板裏面側にレジストを塗る。(c)酸化膜のみを除去する酸化膜除去処理液に基板を浸漬させて、基板表面側のレジストで覆われていない部分の前記酸化膜をほぼ円形に除去する。(d)基板の両面のレジストを剥離する。(e)基板のみをエッチングするエッチング処理液に基板を浸漬させて、前記基板表面側の酸化膜に開けられた穴部分を底とするほぼ円錐状の穴を、前記基板に形成する。(f)基板を前記酸化膜除去処理液に浸漬させて、基板両面の酸化膜を除去する。(g)基板を酸化させて、その基板の両面に酸化膜を形成する。(h)基板表面側にレジストを塗布する。(i)基板を前記酸化膜除去処理液に浸漬させて、レジストで覆われていない基板裏面側の酸化膜を除去する。(j)基板のレジストを剥離する。(k)前記エッチング処理液に基板を浸漬させて、前記円錐状の穴部分に形成された酸化膜突起の頂部が、基板裏面側から突出するように、その基板裏面側をエッチングする。(l)基板表面側にレジストを塗布する。(m)基板裏面側から突出した前記酸化膜突起の頂部に貫通穴を形成する。(n)基板のレジストを剥離する。(o)基板表面側に金属を蒸着させる。(p)基板を前記エッチング処理液に浸漬させて、基板裏面側を所定分エッチングする。(q)基板裏面側に金属を蒸着させる。
【0008】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について説明する。
【0009】
図1〜図5は、本発明の引出電極の作製方法を説明するために示した図である。以下に、これらの図面を用いて、本発明の引出電極の作製手順を説明する。
1.基板準備(基板カティングと熱酸化)
まず、図1の1.(1)に示すように、シリコンSiを適当な大きさの正方形又は円盤状にカットして、Si基板を作る。
【0010】
そして、そのSi基板を、湿式80℃、1100℃で240分間熱酸化させて、図1の1.(2)に示すように、厚さ0.8mmの二酸化ケイ素SiO2をSi基板両面に形成する[手順(a)または手順(I)]。
2.フォトリソグラフィ(穴開けパターン)
次に、図1の2.(1)に示すように、Si基板の表面側のみにレジストを塗る。図1の2.(1)の右側の図は、Si基板を表面側から見た図である。
【0011】
そして、フォトリソグラフィにより、図1の2.(2)に示すように、前記レジストにほぼ円形の貫通穴を開ける。この結果、穴開けパターンが出来上がる。なお、図1の2.(2)の右側の図は、Si基板を表面側から見た図である。
3.レジスト塗布(裏面SiO 2 保護)
次に、図1の3.に示すように、Si基板の裏面側にもレジストを塗る。
【0012】
上述した図1の2.(1)の処理から、この図1の3.までの処理が、本発明における手順(b)の『基板表面側にレジストを塗布して、そのレジストにほぼ円形の貫通穴を開けると共に、基板裏面側にレジストを塗る』である。
4.BHF処理
次に、Si基板をBHF処理液に16分間浸漬させた後、そのSi基板を純水に1分間浸漬させて、図2の4.に示すように、基板表面側のレジストがないところのSiO2を、ほぼ円形に除去する[手順(c)]。図2の4.の右側の図は、Si基板を表面側から見た図である。
5.レジスト剥離
次に、Si基板を120℃に沸騰した106剥離液に5分間浸漬させた後、そのSi基板を120℃に沸騰したアセトンに5分間浸漬させ、さらに、そのSi基板を120℃に沸騰したIPAに2分間浸漬させる。そして、窒素ブローを行う。[手順(d)]
この結果、図2の5.に示すように、レジストが剥離する。図2の5.の右側の図は、Si基板を表面側から見た図である。
【0013】
また、上述した手順(b)の処理から、この手順(d)までの処理が、本発明における手順(II)の『基板表面側の前記酸化膜に貫通穴を開ける』である。
6.ウェットエッチング(KOH)
次に、Si基板を、70℃の水酸化カリウム水溶液に510分程度浸漬させる。このとき、1時間ごとに観察を行い、その観察の度に、KOHの残滓が基板に残らないように、基板を温水に5分間浸す。
【0014】
なお、前記水酸化カリウム水溶液として、水酸化カリウム(KOH)と水の容積比が3:10のものを使用したり、水酸化カリウムと水の容積比が2:15のものを使用する。後者の方が、SiO2とSiの選択比が大きくなる。
【0015】
この結果、図2の6.に示すように、基板表面側の酸化膜に開けられた穴部分を底とするほぼ円錐状の穴が、Si基板に形成される。図2の6.の右側の図は、Si基板を表面側から見た図である。[手順(e)または手順(III)]
上述した手順(a)の処理から、この手順(e)までの処理が、本発明における手順▲1▼の『基板表面側に錐状の穴を形成する』である。
7.BHF処理
次に、Si基板をBHF処理液に15分間浸漬させた後、そのSi基板を流水に1分間浸漬させて、図3の7.に示すように、基板両面のSiO2を除去する[手順(f)]。このとき、酸化膜が除去されていることを純水撥水により確認する。図3の7.の右側の図は、Si基板を表面側から見た図である。
8.熱酸化
次に、Si基板を、湿式90℃、1100℃で260分間熱酸化させて、図3の8.に示すように、厚さ1μmの二酸化ケイ素SiO2をSi基板両面に形成する[手順(g)]。図3の8.の右側の図は、Si基板を表面側から見た図である。
9.レジスト塗布とBHF処理(裏面のSiO 2 のみ除去)
次に、図3の9.(1)に示すように、Si基板の表面側のみにレジストを塗る[手順(h)]。このとき、レジストの塗れの悪いところ、たとえば穴の部分は綿棒を使ってレジストを塗る。図3の9.(1)の右側の図は、Si基板を表面側から見た図である。
【0016】
そして、Si基板をBHF処理液に15分間浸漬させた後、そのSi基板を流水に1分間浸漬させて、図3の9.(2)に示すように、レジストがない裏面側のSiO2を除去する[手順(i)]。このとき、酸化膜が除去されていることを純水撥水により確認する。
10.レジスト剥離
次に、Si基板を120℃に沸騰した106剥離液に5分間浸漬させた後、そのSi基板を120℃に沸騰したアセトンに5分間浸漬させ、さらに、そのSi基板を120℃に沸騰したIPAに2分間浸漬させる。そして、窒素ブローを行う。[手順(j)]
この結果、図3の10.に示すように、レジストが剥離する。図3の10.の右側の図は、Si基板を表面側から見た図である。
【0017】
上述した手順(f)の処理から、この手順(j)までの処理が、本発明における手順(IV)の『前記錐状の穴部分を含む基板表面側に酸化膜を形成すると共に、基板裏面側の酸化膜を除去する』、または本発明における手順▲2▼の『前記錐状の穴部分を含む前記基板表面側に酸化膜を形成する』である。
11.エッチバック
次に、Si基板を、上述した70℃の水酸化カリウム水溶液に30〜40分程度浸漬させて、図4の11.に示すように、前記円錐状の穴部分に形成された酸化膜突起の頂部が、基板裏面側から突出するように、その基板裏面側をエッチングする[手順(k)または手順(V)]。
【0018】
この場合、その突出した酸化膜突起の直径は10μm程度であり、所望のサイズによってエッチング時間を変えれば良い。図4の11.の右側の図は、Si基板を裏面側から見た図である。
【0019】
この手順(k)の処理が、本発明における手順▲3▼の『前記錐状の穴部分に形成された酸化膜突起の頂部が、基板裏面側から突出するように、その基板裏面側をエッチングする』である。
12.穴開け
次に、図4の12.(1)に示すように、Si基板の表面側のみにレジストを塗って、SiO2を保護する[手順(l)]。
【0020】
次に、基板裏面側から突出した前記酸化膜突起にイオンビームを照射して酸化膜を削り、図4の12.(2)に示すように、その酸化膜突起の頂部に貫通穴を形成する[手順(m)]。図4の12.(2)の右側の図は、Si基板を裏面側から見た図である。
【0021】
そして、手順(j)と同じようにして、図4の12.(3)に示すように、基板のレジストを剥離する[手順(n)]。図4の12.(3)の右側の図は、Si基板を表面側から見た図である。
【0022】
上述した手順(l)の処理から、この手順(n)までの処理が、本発明における手順(VI)または手順▲4▼の『基板裏面側から突出した前記酸化膜突起の頂部に貫通穴を形成する』である。
13.Ti蒸着(0.5μm)
次に、図5の13.に示すように、基板表面側にTiを0.5μmの厚さだけ蒸着させる[手順(o)]。図5の13.の右側の図は、Si基板を表面側から見た図である。
【0023】
この場合、Ti単一膜ではなく、Cr−Al−Crの3層構造の膜を付けた方が、機械的強度が増す。
14.ウェットエッチング(SiO 2 頭出し)
次に、Si基板を、水酸化カリウム(KOH)と水の容積比が3:10の水酸化カリウム水溶液(60℃)に浸漬させて、図5の14.に示すように、基板裏面側をエッチングする[手順(p)]。
【0024】
このように、KOH:H2O=3:10の容積比の場合、水溶液の温度は60℃以下に設定した方が良い。70℃以上で行うと、SiとSiO2の選択比があまり無く、またTiもエッチングされてしまう場合があった。さらに、KOHの残滓も見られた。なお、この残滓は、基板を純水に6時間程度漬けておけば除去できる。
【0025】
また、KOH:H2O=2:15の容積比の水溶液でエッチングを行うと、SiとSiO2の選択比が大きくとれ、エッチング温度も70℃以上に設定できた。また、残滓も見られなかった。
15.金属コート(Ti0.2μm)
次に、図5の15.に示すように、基板裏面側にTiを0.2μmの厚さだけ蒸着させる[手順(q)]。この場合、Tiの代わりに、CrまたはMoまたはWなどのKOHに耐える金属を蒸着するようにしても良い。
【0026】
上述した手順(o)の処理から、この手順(q)までの処理が、本発明における手順(VII)または手順▲5▼の『前記貫通穴の周縁部に金属をコーティングする』である。
【0027】
以上、本発明の引出電極作製方法の一例を説明したが、この方法を用いれば、極微細な引出電極を高精度に作製できる。このため、この方法により作製された引出電極を走査型アトムプローブの引出電極として使用すれば、小さな電圧印加で試料と引出電極間に高電界を発生させることができると共に、分析領域を微細化することができる。
【0028】
なお、本発明はこれに限定されものではない。
【0029】
たとえば、上記例では、一度に1個の引出電極を作製する場合について説明したが、最初にSi基板を大きく切り出し、複数の引出電極を上述した手順で一度に作製するようにしても良い。
【0030】
また、上記例においては、酸化膜の貫通穴をイオンビーム照射により開けるようにしたが、レーザビームなどの高エネルギービーム加工、またはマイクロ放電加工、または打ち抜き加工、または切削加工により貫通穴を形成するようにしても良い。
【図面の簡単な説明】
【図1】本発明の引出電極作製手順を説明するために示した図である。
【図2】本発明の引出電極作製手順を説明するために示した図である。
【図3】本発明の引出電極作製手順を説明するために示した図である。
【図4】本発明の引出電極作製手順を説明するために示した図である。
【図5】本発明の引出電極作製手順を説明するために示した図である。

Claims (1)

  1. 以下の(a)〜(q)の手順で引出電極を作製することを特徴とする引出電極の作製方法。
    (a)基板を酸化させて、その基板の両面に酸化膜を形成する
    (b)基板表面側にレジストを塗布して、そのレジストにほぼ円形の貫通穴を開けると共に、基板裏面側にレジストを塗る
    (c)酸化膜のみを除去する酸化膜除去処理液に基板を浸漬させて、基板表面側のレジストで覆われていない部分の前記酸化膜をほぼ円形に除去する
    (d)基板の両面のレジストを剥離する
    (e)基板のみをエッチングするエッチング処理液に基板を浸漬させて、前記基板表面側の酸化膜に開けられた穴部分を底とするほぼ円錐状の穴を、前記基板に形成する
    (f)基板を前記酸化膜除去処理液に浸漬させて、基板両面の酸化膜を除去する
    (g)基板を酸化させて、その基板の両面に酸化膜を形成する
    (h)基板表面側にレジストを塗布する
    (i)基板を前記酸化膜除去処理液に浸漬させて、レジストで覆われていない基板裏面側の酸化膜を除去する
    (j)基板のレジストを剥離する
    (k)前記エッチング処理液に基板を浸漬させて、前記円錐状の穴部分に形成された酸化膜突起の頂部が、基板裏面側から突出するように、その基板裏面側をエッチングする
    (l)基板表面側にレジストを塗布する
    (m)基板裏面側から突出した前記酸化膜突起の頂部に貫通穴を形成する
    (n)基板のレジストを剥離する
    (o)基板表面側に金属を蒸着させる
    (p)基板を前記エッチング処理液に浸漬させて、基板裏面側を所定分エッチングする
    (q)基板裏面側に金属を蒸着させる
JP2000198224A 2000-06-30 2000-06-30 引出電極の作製方法 Expired - Lifetime JP3945561B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000198224A JP3945561B2 (ja) 2000-06-30 2000-06-30 引出電極の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000198224A JP3945561B2 (ja) 2000-06-30 2000-06-30 引出電極の作製方法

Publications (2)

Publication Number Publication Date
JP2002014027A JP2002014027A (ja) 2002-01-18
JP3945561B2 true JP3945561B2 (ja) 2007-07-18

Family

ID=18696415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000198224A Expired - Lifetime JP3945561B2 (ja) 2000-06-30 2000-06-30 引出電極の作製方法

Country Status (1)

Country Link
JP (1) JP3945561B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875981B2 (en) 2001-03-26 2005-04-05 Kanazawa Institute Of Technology Scanning atom probe and analysis method utilizing scanning atom probe
JP4360544B2 (ja) * 2004-06-16 2009-11-11 パイオニア株式会社 プローブ、並びに記録装置、再生装置及び記録再生装置
JP5037241B2 (ja) * 2007-07-04 2012-09-26 スパンション エルエルシー 半導体装置の製造方法及び半導体装置の製造装置

Also Published As

Publication number Publication date
JP2002014027A (ja) 2002-01-18

Similar Documents

Publication Publication Date Title
US10910185B2 (en) Method for the fabrication of electron field emission devices including carbon nanotube electron field emission devices
US6033583A (en) Vapor etching of nuclear tracks in dielectric materials
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
CN111071986B (zh) 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器
JP2944559B2 (ja) ビーム電流測定用貫通孔の製造方法
US5888371A (en) Method of fabricating an aperture for a near field scanning optical microscope
US6140652A (en) Device containing sample preparation sites for transmission electron microscopic analysis and processes of formation and use
CN109712879A (zh) 一种用于晶圆干法刻蚀工艺的金属掩膜形成方法
JP3945561B2 (ja) 引出電極の作製方法
US9975761B2 (en) Method of manufacturing a plurality of through-holes in a layer of first material
KR100349929B1 (ko) 근접장 광 센서용 팁의 제조방법
NL2026676B1 (en) A method of manufacturing a micro-fluidic probe
WO2020017270A1 (ja) 金属マスクの製造方法と金属マスク、及び高アスペクト比回折格子の製造方法と高アスペクト比回折格子
KR101818592B1 (ko) 미세 세라믹 패턴 형성 방법
JP2001015407A (ja) 半導体装置の製造方法
US11958739B2 (en) Method for ablating or roughening wafer surfaces
JPH06180277A (ja) 透過電子顕微鏡用試料の作成方法
Gatzen et al. Etching Technologies
CN113415782A (zh) 基于聚焦离子束刻蚀的加工正型结构的方法及应用
JP2002323428A (ja) 微小光学素子の作製方法、及び該作製方法による微小光学素子、該素子を用いた光学装置
CN118077031A (zh) 硬掩模剥离工艺
JPH08254815A (ja) 転写マスクの製造方法
JP2004108930A (ja) プローブの製造方法および製造装置
JP2007078677A (ja) 開口作製方法
JPH04125402A (ja) 微小プローブの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070403

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3945561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term