JP3945228B2

JP3945228B2 - High-speed sampling system using external AD converter

Info

Publication number: JP3945228B2
Application number: JP2001352741A
Authority: JP
Inventors: 晃司松平; 信夫竹谷; 宏毛利部; 仁安藤; 久雄森田; 正弘竹島; 竜一澁谷
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-11-19
Filing date: 2001-11-19
Publication date: 2007-07-18
Anticipated expiration: 2021-11-19
Also published as: JP2003153035A

Description

【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機において、外付けＡＤ変換器を用いた映像信号の高速サンプリングシステムに関する。
【０００２】
【従来の技術】
近年、ＢＳデジタル放送の時代を迎え、テレビジョン受像機でも周波数特性の向上による更なる高画質化が重要視されている。しかしながら、映像信号処理ＬＳＩにＡＤ変換器を内蔵する場合、ＡＤ変換器の最大動作速度は外付けのＡＤ変換器に比べて極めて低いものであり、ハイビジョン信号のような周波数帯域の広い映像信号を忠実に再現するためには、外付けのＡＤ変換器を輝度信号用に１つと色差信号用に２つ用意する必要があった。
【０００３】
以下、外付けＡＤ変換器を用いた従来の映像信号の高速サンプリングシステムについて説明する。
【０００４】
図９は、外付けＡＤ変換器を用いた従来の映像信号の高速サンプリングシステムのブロック構成図を示すものである。図９において、外付けＡＤ変換器９Ａによりデジタル信号に変換された信号は映像信号処理ＬＳＩ９Ｒに入力され、切替回路９Ｇにより内部ＡＤ変換器９Ｄによりデジタル信号に変換された信号との切替が行なわれ、クランプ回路９Ｊや水平同期分離回路９Ｍ、映像信号処理回路９Ｑに入力される。
【０００５】
水平同期分離回路９Ｍでは入力された輝度信号から水平同期信号の分離が行なわれる。水平同期分離された水平同期信号をもとにクロック発生回路９Ｎにより、水平同期信号に位相ロックしたクロック９Ｖを発生させ、外付けＡＤ変換器９Ａ／９Ｂ／９Ｃと映像信号処理ＬＳＩ９Ｒ等の各回路に供給される。またクランプ回路９Ｊ／９Ｋ／９Ｌでは、ＡＤ変換器に入力するアナログ映像信号のある部分をあるレベルに固定するための制御が行なわれる。
【０００６】
一方、色差信号（Ｂ−Ｙ）９Ｙと色差信号（Ｒ−Ｙ）９Ｚは、それぞれ外付けＡＤ変換器９Ｂ／９Ｃによりデジタル信号に変換され、切替回路９Ｈ／９Ｉにより選択され、クランプ回路９Ｋ／９Ｌおよび多重回路９Ｐに入力される。多重回路９Ｐでは、切替回路９Ｈ／９Ｉからのそれぞれの信号を時分割多重して映像信号処理回路９Ｒに入力される。映像信号処理回路９Ｒでは、ＹＣ分離やクロマ復調、マトリクス変換などの映像信号処理が行なわれる。
【０００７】
【発明が解決しようとする課題】
しかしながら上記のような構成では、次のような課題を有している。すなわち、外付けＡＤ変換器によりデジタル信号に変換された映像信号を映像信号処理ＬＳＩに入力する場合、ＡＤ変換器のビット数分だけ入力端子が必要となるため、映像信号処理ＬＳＩのパッケージサイズが大きくなりコストアップにつながってしまう。
【０００８】
また、外付けＡＤ変換器は、輝度信号用に１つと色差信号用に２つに用意する必要があるため合計で３つ必要となり、これまたコストアップにつながってしまう。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、第１の発明に係る外付けＡＤ変換器を用いた高速サンプリングシステムは、映像信号のうち輝度信号を高速サンプリングするための外付けＡＤ変換器と、映像信号処理ＬＳＩにおいて輝度信号と色差信号をサンプリングするための内部ＡＤ変換器３つと前記外付けＡＤ変換器からの信号と内部ＡＤ変換器からの信号を切り替えるための切替回路と、前記切替回路からの輝度信号および前記内部ＡＤ変換器からの色差信号のある部分を一定レベルに固定させるためのクランプ回路３つと、前記切替回路からの輝度信号から水平同期信号を分離するための水平同期分離回路と、前記水平同期分離回路からの水平同期信号に位相ロックしたクロックを発生させるためのクロック発生回路と、前記クロック発生回路からの信号を２分周するための２分周回路と、前記内部ＡＤ変換器からの２つの色差信号を時分割多重するための多重回路とを具備することを特徴とする。
【００１０】
上記発明により、外付けＡＤ変換器を輝度信号用に１つだけ用いることにより、外付けＡＤ変換器２つ分のコストダウンを実現できる。また映像信号処理ＬＳＩには外付けＡＤ変換器からの映像信号入力用に特別な端子を用意せずに、映像信号の高速サンプリングを実現できる。
【００１１】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１２】
（実施の形態１）
図１は、本発明の第１の実施の形態による外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図である。
【００１３】
図１において、ＮＴＳＣ信号や４８０Ｉコンポーネント信号のような周波数帯域の狭い信号の場合は、内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄによりデジタル信号に変換し、映像信号処理回路１Ｍにより例えばＹＣ分離やクロマ復調、マトリクス変換といった処理が行なわれる。
【００１４】
その際、クランプ回路１Ｆ／１Ｇ／１Ｈでは、入力されるアナログ映像信号のある部分をあるレベルに固定するための回路であり、代表的なものにペデスタルクランプがある。
【００１５】
クランプはＡＤ変換器によりアナログ信号をデジタル信号に変換する場合、デジタル信号に変換された信号の基準信号レベルを決めるために必要である。図２は内部ＡＤ変換器とクランプ回路のブロック構成図例である。
【００１６】
入力された映像信号２Ａをコンデンサ２Ｂにより直流成分をカットしたあと、抵抗２Ｃとスイッチ２Ｅと電源２Ｇもしくは抵抗２Ｄとスイッチ２Ｆとグランド２Ｈにより与えられた直流成分をコンデンサ２Ｂの出力信号に加える。
【００１７】
その信号をＡＤ変換器２Ｉにてデジタル信号に変換し、ペデスタルレベル検出回路２Ｊにて図３のペデスタルレベル３Ｂに示す部分のデジタル値を検出する。
【００１８】
検出されたデジタル値とペデスタルレベル設定値２Ｌを比較回路２Ｋにて比較し、入力された映像信号のペデスタルレベル３Ｂの方が大きい場合は、ペデスタルレベル３Ｂを小さくするためにスイッチ２Ｆを短絡して抵抗２Ｄに流れる電流によりコンデンサ２Ｂの映像信号出力のペデスタルレベルを小さくする。
【００１９】
一方、上記ペデスタルレベル設定値２Ｌよりペデスタルレベル３Ｂが小さい場合は、ペデスタルレベル３Ｂを大きくするためにスイッチ２Ｅを短絡して抵抗２Ｃに流れる電流によりコンデンサ２Ｂの映像信号出力のペデスタルレベルを大きくする。
【００２０】
このようにして、ＡＤ変換されたあとの信号のペデスタルレベル３Ｂをペデスタルレベル設定値２Ｌに固定できる。
【００２１】
また、水平同期分離回路１ＩによりＡＤ変換された輝度信号の水平同期信号を分離する。クロック発生回路１Ｊでは、前記同期回路１Ｉの出力である水平同期信号に位相ロックしたクロックを発生させる。
【００２２】
クロック発生回路１Ｊは例えば図４に示すＰＬＬ回路により実現できる。ＰＬＬ回路では入力された水平同期信号４Ａと分周期４Ｅからの信号を位相比較器４Ｂに入力して位相比較を行ない、位相差に基づいた電圧を出力する。
【００２３】
低域通過フィルタ４Ｃでは、位相比較器４Ｂからの出力の高周波成分を遮断する。低域通過フィルタ４Ｃからの出力を電圧制御発振器４Ｄにて電圧レベルに応じて発振された信号をクロック４Ｆとして出力し、同時に分周器４Ｅにてクロック４Ｆを分周した信号を前記位相比較器４Ｂのフィードバック入力として水平同期信号入力との位相比較を行なう。このようなＰＬＬ回路を用いて水平同期信号に位相ロックしたクロックを発生させることができる。
【００２４】
クロック発生回路１Ｊにて発生されたクロック１Ｖは、２分周回路１Ｋにより２分周され、分周クロック１Ｗとして映像信号処理ＬＳＩ１Ｎの内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄおよびクランプ回路１Ｆ／１Ｇ／１Ｈ、水平同期分離回路１Ｉ、多重回路１Ｌ、映像信号処理回路１Ｍに入力され、クロックとして使用される。
【００２５】
一方、色差信号１Ｙ／１Ｚは内部ＡＤ変換器１Ｃ／１Ｄによりデジタル信号に変換されたあと、多重回路１Ｌにより時分割多重され、映像信号処理回路１Ｍに入力される。前記時分割多重については図５により説明する。
【００２６】
内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄによりサンプリングされる場合の多重回路は図５のように、入力された信号を１クロック遅延するための１Ｔ遅延回路５Ｈと、２つの信号入力を切り替えるための切替回路５Ｉと、入力された信号を２分周するための２分周回路５Ｊにより構成される。
【００２７】
この多重回路に入力される２つの色差信号のタイミングチャートを入力色差信号（Ｂ−Ｙ）５Ｃと入力色差信号（Ｒ−Ｙ）５Ｄに示す。入力色差信号（Ｒ−Ｙ）５Ｄは前記１Ｔ遅延回路５Ｈにて１クロック遅延されるため、タイミングチャートは色差信号１Ｔ（Ｒ−Ｙ）５Ｅのようになる。
【００２８】
切替回路５Ｉでは、入力色差信号（Ｂ−Ｙ）５Ｃと色差信号１Ｔ（Ｒ−Ｙ）５Ｅを切替信号５Ｆにより切り替えて、出力色差信号（多重後）５Ｇとして出力する。
【００２９】
次に、ハイビジョン信号等の周波数帯域の広い信号が入力された場合、入力された映像信号の周波数特性を忠実に再現するためには高速サンプリングを行なう必要がある。高速サンプリングとは入力する映像信号の周波数帯域の２倍以上の周波数でサンプリングすることを意味する。
【００３０】
したがって、高速サンプリングを行なうためには、前記外付けＡＤ変換器１Ａが必要になる。この前記外付けＡＤ変換器１Ａは同期信号を含んだ輝度信号をサンプリングするためのものであり、ハイビジョン信号の輝度信号の帯域は３０ＭＨｚ以上あるが、色差信号の帯域はその半分程度である。
【００３１】
そのため、前記映像信号処理回路１Ｍでは輝度信号はサンプリングレートのクロックで処理され、２つの色差信号は前記多重回路１Ｌにて１つの色差信号に時分割多重され、色差信号の周波数帯域は輝度信号の半分となる。
【００３２】
すなわち輝度信号のみ前記外付けＡＤ変換器１Ａにより高速サンプリングを行ない、色差信号は前記内部ＡＤ変換器１Ｃ／１Ｄにて前記外付けＡＤ変換器１Ａの半分のサンプリングを行ない、そのレートのまま時分割多重すればよいことになる。
【００３３】
前記外付けＡＤ変換器１Ａにて高速サンプリングされた入力輝度信号１Ｘは、前記切替回路１Ｅにより選択されて、前記クランプ回路１Ｆにてクランプされる。
【００３４】
また前記水平同期分離回路１Ｉにより同期分離された水平同期信号を前記クロック発生回路１Ｊに入力して、水平同期信号に位相ロックしたクロック１Ｖを発生させる。このクロック１Ｖを前記外付けＡＤ変換器１Ａに入力して高速サンプリングを行ない、前記映像信号処理回路１Ｍにより信号処理を行なう。
【００３５】
一方、２つの入力色差信号１Ｙ／１Ｚは、前記２分周回路１Ｋによりクロック１Ｖを２分周したクロックである分周クロック１Ｗを前記内部ＡＤ変換器１Ｃ／１Ｄに入力してサンプリングされる。デジタル信号に変換された２つの色差信号はそれぞれ前記クランプ回路１Ｇ／１Ｈによりクランプが行なわれ、同時に前記多重回路１Ｌに入力される。
【００３６】
ここで注意されたいのは、多重回路における切替回路に入力する切替信号が異なるという点である。前記外付けＡＤ変換器１Ａを用いずに前記内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄを用いてサンプリングした場合は、図５の２分周回路５Ｊにより切替回路５Ｉの切替信号５Ｆはクロックの半分の周波数であったが、前記外付けＡＤ変換器１Ａを用いて高速サンプリングを行なう場合は、図７に示すように切替回路７Ｉの切替信号７Ｆは分周クロック７Ａと同じである。
【００３７】
多重回路を図７のように構成することにより、タイミングチャートの出力色差信号（多重後）７Ｇを前記映像信号処理回路１Ｍに入力することができる。これは図６に示すように出力色差信号（多重後）６Ｇと同じタイミングチャートとなる。
【００３８】
（実施の形態２）
図８は、本発明の第２の実施の形態による外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図である。
【００３９】
図８において、請求項２記載の外付けＡＤ変換器を用いた高速サンプリングシステムは、請求項１記載の映像信号のうち輝度信号を高速サンプリングするための外付けＡＤ変換器１Ａと、映像信号処理ＬＳＩ１Ｎにおいて輝度信号と色差信号をサンプリングするための内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄ３つと前記外付けＡＤ変換器１Ａからの信号と内部ＡＤ変換器からの信号を切り替えるための切替回路１Ｅと、前記切替回路１Ｅからの輝度信号および前記内部ＡＤ変換器１Ｃ／１Ｄからの色差信号のある部分を一定レベルに固定させるためのクランプ回路１Ｆ／１Ｇ／１Ｈの３つと、前記切替回路１Ｅからの輝度信号から水平同期信号を分離するための水平同期分離回路１Ｉと、前記水平同期分離回路１Ｉからの水平同期信号に位相ロックしたクロックを発生させるためのクロック発生回路１Ｊと、前記クロック発生回路１Ｊからの信号を２分周するための２分周回路１Ｋと、前記内部ＡＤ変換器１Ａからの２つの色差信号を時分割多重するための多重回路１Ｌと、他の映像信号処理ＬＳＩ８Ａにより構成される。
【００４０】
本発明の第１の実施の形態で説明したように、ハイビジョン信号等の周波数帯域の広い信号が入力された場合、前記外付けＡＤ変換器１Ａを用いて高速サンプリングを行なうことにより、周波数特性の劣化を防ぐ必要がある。
【００４１】
そして、デジタル信号に変換された映像信号に対して信号処理を行なう場合、他の映像信号処理ＬＳＩを用いる場合がある。例えば、高画質化回路や多画面合成回路等である。それを実現するためには、デジタル信号に変換された輝度信号と色差信号を前記他の映像信号処理ＬＳＩ８Ａに入力する必要がある。
【００４２】
そこで、前記外付けＡＤ変換器１Ａによりデジタル信号に変換された輝度信号（デジタル）８Ｂを前記映像信号処理ＬＳＩ１Ｎと前記他の映像信号処理ＬＳＩ８Ａに入力することにより、前記映像信号処理ＬＳＩ１Ｎにおいてはクランプとクロック発生を行ない、前記他の映像信号処理ＬＳＩ８Ａでは映像信号処理を行なう。
【００４３】
一方、色差信号の場合は、前記映像信号処理ＬＳＩ１Ｎの多重回路１Ｌからの色差信号（デジタル多重）８Ｃを前記他の映像信号処理ＬＳＩ８Ａに入力することにより映像信号処理を行なうことができる。
【００４４】
これは、ＮＴＳＣ信号や４８０Ｉコンポーネント信号等の周波数帯域の狭い信号の場合、前記外付けＡＤ変換器１Ａからの輝度信号（デジタル）８Ｂ用の入力端子を双方向端子として、この場合は出力端子として用いれば、端子数を増やすことなく前記他の映像信号処理ＬＳＩ８Ａとの接続を行なうことができる。
【００４５】
以上の詳細に説明したように、請求項２の外付けＡＤ変換器を用いた高速サンプリングシステムによれば、他の映像信号処理ＬＳＩを用いたシステム構成にする場合でも、多重された色差信号用に出力端子を用意するだけで、外付けＡＤ変換器を用いることにより映像信号処理ＬＳＩの端子数を増やす必要なく、映像信号処理ＬＳＩと他の映像信号処理ＬＳＩとを接続することができる。
【００４６】
【発明の効果】
以上のように、本発明の外付けＡＤ変換器を用いた高速サンプリングシステムによれば、外付けＡＤ変換器を輝度信号用に１つだけ用いることにより、外付けＡＤ変換器２つ分のコストダウンを実現できる。また映像信号処理ＬＳＩには外付けＡＤ変換器からの映像信号入力用に特別な端子を用意せずに、映像信号の高速サンプリングを実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図
【図２】本発明の第１の実施例のクランプ回路のブロック構成図
【図３】本発明の第１の実施例のクランプ回路のペデスタルレベルの説明図
【図４】本発明の第１の実施例のクロック発生回路のブロック構成図
【図５】本発明の第１の実施例の高速サンプリングを行なわない場合の多重回路のブロック構成図およびタイミングチャート
【図６】従来の多重回路のブロック構成図およびタイミングチャート
【図７】本発明の第１の実施例の多重回路のブロック構成図およびタイミングチャート
【図８】本発明の第２の実施例の外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図
【図９】従来の外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図
【符号の説明】
１Ａ外付けＡＤ変換器
１Ｂ〜１Ｄ内部ＡＤ変換器
１Ｅ切替回路
１Ｆ〜１Ｈクランプ回路
１Ｉ同期分離回路
１Ｊクロック発生回路
１Ｋ２分周回路
１Ｌ多重回路
１Ｍ映像信号処理回路
１Ｎ映像信号処理ＬＳＩ
１Ｖクロック
１Ｗ分周クロック
１Ｘ入力輝度信号（Ｙ）
１Ｙ入力色差信号（Ｂ−Ｙ）
１Ｚ入力色差信号（Ｒ−Ｙ）
２Ａ入力映像信号
２Ｂコンデンサ
２Ｃ〜２Ｄ抵抗
２Ｅ〜２Ｆスイッチ
２Ｇ電源
２Ｈグランド
２ＩＡＤ変換器
２Ｊペデスタルレベル検出回路
２Ｋ比較回路
２Ｌペデスタルレベル設定値
２Ｍ内部ＡＤ変換器
２Ｎクランプ回路
３Ａ入力映像信号
３Ｂペデスタルレベル
４Ａ入力水平同期信号
４Ｂ位相比較器
４Ｃ低域通過フィルタ
４Ｄ電圧制御発振器
４Ｅ分周期
４Ｆ出力クロック
５Ａ分周クロック
５Ｂ入力輝度信号（Ｙ）
５Ｃ入力色差信号（Ｂ−Ｙ）
５Ｄ入力色差信号（Ｒ−Ｙ）
５Ｅ色差信号１Ｔ（Ｒ−Ｙ）
５Ｆ切替信号
５Ｇ出力色差信号（多重後）
５Ｈ１Ｔ遅延回路
５Ｉ切替回路
５Ｊ２分周回路
６Ａクロック
６Ｂ入力輝度信号（Ｙ）
６Ｃ入力色差信号（Ｂ−Ｙ）
６Ｄ入力色差信号（Ｒ−Ｙ）
６Ｅ色差信号１Ｔ（Ｒ−Ｙ）
６Ｆ切替信号
６Ｇ出力色差信号（多重後）
６Ｈ１Ｔ遅延回路
６Ｉ切替回路
６Ｊ２分周回路
７Ａ分周クロック
７Ｂ入力輝度信号（Ｙ）
７Ｃ入力色差信号（Ｂ−Ｙ）
７Ｄ入力色差信号（Ｒ−Ｙ）
７Ｅ色差信号１Ｔ（Ｒ−Ｙ）
７Ｆ切替信号
７Ｇ出力色差信号（多重後）
７Ｈ１Ｔ遅延回路
７Ｉ切替回路
８Ａ他の映像信号処理ＬＳＩ
８Ｂ輝度信号（デジタル）
８Ｃ色差信号（デジタル多重）
９Ａ〜９Ｃ外付けＡＤ変換器
９Ｄ〜９Ｆ内部ＡＤ変換器
９Ｇ〜９Ｉ切替回路
９Ｊ〜９Ｌクランプ回路
９Ｍ同期分離回路
９Ｎクロック発生回路
９Ｏ２分周回路
９Ｐ多重回路
９Ｑ映像信号処理回路
９Ｒ映像信号処理ＬＳＩ
９Ｖクロック
９Ｗ分周クロック
９Ｘ入力輝度信号（Ｙ）
９Ｙ入力色差信号（Ｂ−Ｙ）
９Ｚ入力色差信号（Ｒ−Ｙ）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-speed sampling system for video signals using an external AD converter in a television receiver.
[0002]
[Prior art]
In recent years, with the era of BS digital broadcasting, further enhancement of image quality by improving frequency characteristics has been regarded as important for television receivers. However, when the AD converter is built in the video signal processing LSI, the maximum operating speed of the AD converter is extremely lower than that of the external AD converter, and a video signal having a wide frequency band such as an HDTV signal is required. In order to reproduce faithfully, it is necessary to prepare one external AD converter for the luminance signal and two for the color difference signal.
[0003]
A conventional video signal high-speed sampling system using an external AD converter will be described below.
[0004]
FIG. 9 is a block diagram of a conventional high-speed sampling system for video signals using an external AD converter. In FIG. 9, a signal converted into a digital signal by an external AD converter 9A is input to a video signal processing LSI 9R, and switching to a signal converted into a digital signal by an internal AD converter 9D is performed by a switching circuit 9G. Are input to the clamp circuit 9J, the horizontal sync separation circuit 9M, and the video signal processing circuit 9Q.
[0005]
The horizontal sync separation circuit 9M separates the horizontal sync signal from the input luminance signal. The clock generation circuit 9N generates a clock 9V phase-locked to the horizontal synchronization signal based on the horizontal synchronization signal separated from the horizontal synchronization, and each circuit such as the external AD converter 9A / 9B / 9C and the video signal processing LSI 9R To be supplied. In the clamp circuit 9J / 9K / 9L, control for fixing a certain portion of the analog video signal input to the AD converter to a certain level is performed.
[0006]
On the other hand, the color difference signal (BY) 9Y and the color difference signal (RY) 9Z are converted into digital signals by the external AD converters 9B / 9C, selected by the switching circuits 9H / 9I, and clamp circuits 9K / 9L and the multiplexing circuit 9P. In the multiplexing circuit 9P, each signal from the switching circuit 9H / 9I is time-division multiplexed and input to the video signal processing circuit 9R. In the video signal processing circuit 9R, video signal processing such as YC separation, chroma demodulation and matrix conversion is performed.
[0007]
[Problems to be solved by the invention]
However, the above configuration has the following problems. That is, when a video signal converted into a digital signal by an external AD converter is input to the video signal processing LSI, as many input terminals are required as the number of bits of the AD converter. It grows and leads to cost increase.
[0008]
Further, since it is necessary to prepare one external AD converter for the luminance signal and two for the color difference signal, a total of three external AD converters are necessary, which leads to an increase in cost.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, a high-speed sampling system using an external AD converter according to the first invention includes an external AD converter for sampling a luminance signal among video signals at high speed, and a video signal processing LSI. 3, three internal AD converters for sampling the luminance signal and the color difference signal, a switching circuit for switching a signal from the external AD converter and a signal from the internal AD converter, a luminance signal from the switching circuit, and Three clamp circuits for fixing a certain portion of the color difference signal from the internal AD converter to a constant level, a horizontal synchronization separation circuit for separating a horizontal synchronization signal from a luminance signal from the switching circuit, and the horizontal synchronization A clock generation circuit for generating a phase-locked clock to the horizontal synchronization signal from the separation circuit; and And divide-by-two circuit to divide by two the items, characterized by comprising a multiplexing circuit for time division multiplexing the two color difference signals from the internal AD converter.
[0010]
According to the above invention, by using only one external AD converter for the luminance signal, the cost can be reduced by two external AD converters. Further, the video signal processing LSI can realize high-speed sampling of the video signal without preparing a special terminal for inputting the video signal from the external AD converter.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0012]
(Embodiment 1)
FIG. 1 is a block configuration diagram of a high-speed sampling system using an external AD converter according to the first embodiment of the present invention.
[0013]
In FIG. 1, in the case of a signal having a narrow frequency band such as an NTSC signal or a 480I component signal, it is converted into a digital signal by the internal AD converter 1B / 1C / 1D, and YC separation or chroma demodulation is performed by the video signal processing circuit 1M. Processing such as matrix conversion is performed.
[0014]
At this time, the clamp circuit 1F / 1G / 1H is a circuit for fixing a certain portion of the input analog video signal to a certain level, and a typical one is a pedestal clamp.
[0015]
When the analog signal is converted into a digital signal by the AD converter, the clamp is necessary for determining the reference signal level of the signal converted into the digital signal. FIG. 2 is a block diagram showing an example of the internal AD converter and the clamp circuit.
[0016]
After the DC component of the input video signal 2A is cut by the capacitor 2B, the DC component given by the resistor 2C and the switch 2E and the power source 2G or the resistor 2D, the switch 2F and the ground 2H is added to the output signal of the capacitor 2B.
[0017]
The signal is converted into a digital signal by the AD converter 2I, and the digital value of the portion indicated by the pedestal level 3B in FIG. 3 is detected by the pedestal level detection circuit 2J.
[0018]
The detected digital value is compared with the pedestal level setting value 2L by the comparison circuit 2K. If the pedestal level 3B of the input video signal is larger, the switch 2F is short-circuited to reduce the pedestal level 3B. The pedestal level of the video signal output of the capacitor 2B is reduced by the current flowing through the resistor 2D.
[0019]
On the other hand, when the pedestal level 3B is smaller than the pedestal level setting value 2L, the switch 2E is short-circuited to increase the pedestal level 3B, and the pedestal level of the video signal output of the capacitor 2B is increased by the current flowing through the resistor 2C.
[0020]
In this way, the pedestal level 3B of the signal after AD conversion can be fixed to the pedestal level setting value 2L.
[0021]
Further, the horizontal synchronization signal of the luminance signal AD-converted by the horizontal synchronization separation circuit 1I is separated. The clock generation circuit 1J generates a clock phase-locked to the horizontal synchronization signal that is the output of the synchronization circuit 1I.
[0022]
The clock generation circuit 1J can be realized by a PLL circuit shown in FIG. 4, for example. In the PLL circuit, the input horizontal synchronization signal 4A and the signal from the division period 4E are input to the phase comparator 4B to perform phase comparison and output a voltage based on the phase difference.
[0023]
The low-pass filter 4C blocks the high frequency component of the output from the phase comparator 4B. The output from the low-pass filter 4C is output as a clock 4F as a signal oscillated according to the voltage level by the voltage controlled oscillator 4D, and at the same time, the signal obtained by dividing the clock 4F by the frequency divider 4E is output from the phase comparator. The phase comparison with the horizontal synchronizing signal input is performed as the feedback input of 4B. Using such a PLL circuit, a clock phase-locked to the horizontal synchronizing signal can be generated.
[0024]
The clock 1V generated by the clock generation circuit 1J is divided by two by the divide-by-2 circuit 1K, and the divided clock 1W is used as the internal AD converter 1B / 1C / 1D and clamp circuit 1F / 1G / of the video signal processing LSI 1N. 1H, the horizontal sync separation circuit 1I, the multiplexing circuit 1L, and the video signal processing circuit 1M are input and used as a clock.
[0025]
On the other hand, the color difference signals 1Y / 1Z are converted into digital signals by the internal AD converters 1C / 1D, then time-division multiplexed by the multiplexing circuit 1L, and input to the video signal processing circuit 1M. The time division multiplexing will be described with reference to FIG.
[0026]
As shown in FIG. 5, the multiplexing circuit in the case of sampling by the internal AD converter 1B / 1C / 1D is a 1T delay circuit 5H for delaying the input signal by one clock, and switching for switching between the two signal inputs. The circuit 5I and a divide-by-2 circuit 5J for dividing the input signal by two are configured.
[0027]
A timing chart of two color difference signals input to the multiplexing circuit is shown as an input color difference signal (BY) 5C and an input color difference signal (RY) 5D. Since the input color difference signal (R−Y) 5D is delayed by one clock in the 1T delay circuit 5H, the timing chart is as the color difference signal 1T (R−Y) 5E.
[0028]
In the switching circuit 5I, the input color difference signal (BY) 5C and the color difference signal 1T (RY) 5E are switched by the switching signal 5F and output as an output color difference signal (after multiplexing) 5G.
[0029]
Next, when a signal having a wide frequency band such as a high vision signal is input, it is necessary to perform high-speed sampling in order to faithfully reproduce the frequency characteristics of the input video signal. High-speed sampling means sampling at a frequency that is at least twice the frequency band of the input video signal.
[0030]
Therefore, in order to perform high-speed sampling, the external AD converter 1A is necessary. The external AD converter 1A is for sampling a luminance signal including a synchronizing signal. The luminance signal band of the high-vision signal is 30 MHz or more, but the band of the color difference signal is about half of that.
[0031]
Therefore, in the video signal processing circuit 1M, the luminance signal is processed with a sampling rate clock, the two color difference signals are time-division multiplexed into one color difference signal in the multiplexing circuit 1L, and the frequency band of the color difference signal is the luminance signal. It becomes half.
[0032]
That is, only the luminance signal is sampled at high speed by the external AD converter 1A, and the color difference signal is sampled by half of the external AD converter 1A by the internal AD converter 1C / 1D, and is time-divisionally maintained at the rate. Multiplexing is sufficient.
[0033]
The input luminance signal 1X sampled at a high speed by the external AD converter 1A is selected by the switching circuit 1E and clamped by the clamp circuit 1F.
[0034]
Further, the horizontal synchronization signal synchronized and separated by the horizontal synchronization separation circuit 1I is input to the clock generation circuit 1J to generate a clock 1V phase-locked to the horizontal synchronization signal. The clock 1V is input to the external AD converter 1A for high-speed sampling, and signal processing is performed by the video signal processing circuit 1M.
[0035]
On the other hand, the two input color difference signals 1Y / 1Z are sampled by inputting the divided clock 1W, which is a clock obtained by dividing the clock 1V by two by the divide-by-2 circuit 1K, to the internal AD converter 1C / 1D. The two color difference signals converted into digital signals are respectively clamped by the clamp circuit 1G / 1H and simultaneously input to the multiplexing circuit 1L.
[0036]
It should be noted here that the switching signals input to the switching circuit in the multiplex circuit are different. When sampling is performed using the internal AD converter 1B / 1C / 1D without using the external AD converter 1A, the switching signal 5F of the switching circuit 5I is half the clock by the divide-by-2 circuit 5J in FIG. When the high-speed sampling is performed using the external AD converter 1A, the switching signal 7F of the switching circuit 7I is the same as the frequency-divided clock 7A as shown in FIG.
[0037]
By configuring the multiplexing circuit as shown in FIG. 7, the output color difference signal (after multiplexing) 7G of the timing chart can be input to the video signal processing circuit 1M. This is the same timing chart as the output color difference signal (after multiplexing) 6G as shown in FIG.
[0038]
(Embodiment 2)
FIG. 8 is a block diagram of a high-speed sampling system using an external AD converter according to the second embodiment of the present invention.
[0039]
In FIG. 8, a high-speed sampling system using the external AD converter according to claim 2 includes an external AD converter 1A for high-speed sampling of a luminance signal in the video signal according to claim 1, and video signal processing. Three internal AD converters 1B / 1C / 1D for sampling luminance signals and color difference signals in the LSI 1N, a switching circuit 1E for switching a signal from the external AD converter 1A and a signal from the internal AD converter, Three clamp circuits 1F / 1G / 1H for fixing a certain portion of the luminance signal from the switching circuit 1E and the color difference signal from the internal AD converter 1C / 1D to a certain level, and the luminance signal from the switching circuit 1E A horizontal sync separation circuit 1I for separating a horizontal sync signal from the horizontal sync signal and a phase lock to the horizontal sync signal from the horizontal sync separation circuit 1I A clock generation circuit 1J for generating a clock, a divide-by-2 circuit 1K for dividing a signal from the clock generation circuit 1J, and two color difference signals from the internal AD converter 1A in a time-sharing manner. It is composed of a multiplexing circuit 1L for multiplexing and another video signal processing LSI 8A.
[0040]
As described in the first embodiment of the present invention, when a signal having a wide frequency band such as a high-definition signal is input, high-speed sampling is performed using the external AD converter 1A, so that the frequency characteristics can be improved. It is necessary to prevent deterioration.
[0041]
When performing signal processing on a video signal converted into a digital signal, another video signal processing LSI may be used. For example, a high image quality circuit or a multi-screen composition circuit. In order to realize this, it is necessary to input the luminance signal and the color difference signal converted into a digital signal to the other video signal processing LSI 8A.
[0042]
Therefore, the luminance signal (digital) 8B converted into a digital signal by the external AD converter 1A is input to the video signal processing LSI 1N and the other video signal processing LSI 8A, whereby the video signal processing LSI 1N performs clamping. The other video signal processing LSI 8A performs video signal processing.
[0043]
On the other hand, in the case of a color difference signal, the video signal processing can be performed by inputting the color difference signal (digital multiplex) 8C from the multiplexing circuit 1L of the video signal processing LSI 1N to the other video signal processing LSI 8A.
[0044]
In the case of a signal having a narrow frequency band such as an NTSC signal or a 480I component signal, the input terminal for the luminance signal (digital) 8B from the external AD converter 1A is used as a bidirectional terminal, and in this case as an output terminal. If used, it is possible to connect to the other video signal processing LSI 8A without increasing the number of terminals.
[0045]
As described in detail above, according to the high-speed sampling system using the external AD converter according to claim 2, even when the system configuration using another video signal processing LSI is used, the multiplexed color difference signal The video signal processing LSI can be connected to another video signal processing LSI without having to increase the number of terminals of the video signal processing LSI by using an external AD converter.
[0046]
【The invention's effect】
As described above, according to the high-speed sampling system using the external AD converter of the present invention, the cost for two external AD converters can be obtained by using only one external AD converter for the luminance signal. Down can be realized. Further, the video signal processing LSI can realize high-speed sampling of the video signal without preparing a special terminal for inputting the video signal from the external AD converter.
[Brief description of the drawings]
FIG. 1 is a block configuration diagram of a high-speed sampling system using an external AD converter according to a first embodiment of the present invention. FIG. 2 is a block configuration diagram of a clamp circuit according to the first embodiment of the present invention. FIG. 4 is an explanatory diagram of the pedestal level of the clamp circuit according to the first embodiment of the present invention. FIG. 4 is a block diagram of the clock generation circuit according to the first embodiment of the present invention. FIG. 6 is a block configuration diagram and timing chart of a conventional multiplexing circuit when high-speed sampling is not performed. FIG. 6 is a block configuration diagram and timing chart of a conventional multiplexing circuit. FIG. FIG. 8 is a block diagram of a high-speed sampling system using an external AD converter according to the second embodiment of the present invention. FIG. 9 is a block diagram of a conventional external AD converter. Block diagram of a fast sampling system [EXPLANATION OF SYMBOLS]
1A External AD converters 1B to 1D Internal AD converter 1E Switching circuits 1F to 1H Clamp circuit 1I Sync separation circuit 1J Clock generation circuit 1K Dividing circuit 1L Multiplexing circuit 1M Video signal processing circuit 1N Video signal processing LSI
1V clock 1W divided clock 1X input luminance signal (Y)
1Y Input color difference signal (BY)
1Z input color difference signal (R−Y)
2A Input video signal 2B Capacitors 2C to 2D Resistors 2E to 2F Switch 2G Power supply 2H Ground 2I AD converter 2J Pedestal level detection circuit 2K Comparison circuit 2L Pedestal level setting value 2M Internal AD converter 2N Clamp circuit 3A Input video signal 3B Pedestal level 4A Input horizontal synchronization signal 4B Phase comparator 4C Low pass filter 4D Voltage controlled oscillator 4E Divided cycle 4F Output clock 5A Divided clock 5B Input luminance signal (Y)
5C Input color difference signal (BY)
5D input color difference signal (R−Y)
5E Color difference signal 1T (R−Y)
5F Switching signal 5G Output color difference signal (after multiplexing)
5H 1T delay circuit 5I switching circuit 5J 2 frequency dividing circuit 6A clock 6B input luminance signal (Y)
6C Input color difference signal (BY)
6D input color difference signal (R−Y)
6E Color difference signal 1T (R−Y)
6F Switching signal 6G Output color difference signal (after multiplexing)
6H 1T delay circuit 6I switching circuit 6J 2 frequency dividing circuit 7A frequency dividing clock 7B input luminance signal (Y)
7C Input color difference signal (BY)
7D input color difference signal (R−Y)
7E Color difference signal 1T (R−Y)
7F Switching signal 7G Output color difference signal (after multiplexing)
7H 1T delay circuit 7I switching circuit 8A Other video signal processing LSI
8B Luminance signal (digital)
8C color difference signal (digital multiplexing)
9A to 9C External AD converters 9D to 9F Internal AD converters 9G to 9I Switching circuits 9J to 9L Clamp circuit 9M Sync separation circuit 9N Clock generation circuit 9O Divider circuit 9P Multiplex circuit 9Q Video signal processing circuit 9R Video signal processing LSI
9V Clock 9W Divided clock 9X Input luminance signal (Y)
9Y Input color difference signal (BY)
9Z Input color difference signal (R−Y)

Claims

An external AD converter for sampling a luminance signal among video signals at a high speed, three internal AD converters for sampling a luminance signal and a color difference signal in a video signal processing LSI, and a signal from the external AD converter A switching circuit for switching a signal from the internal AD converter, three clamp circuits for fixing a portion of a luminance signal from the switching circuit and a color difference signal from the internal AD converter to a certain level, and the switching A horizontal synchronization separation circuit for separating a horizontal synchronization signal from a luminance signal from the circuit, a clock generation circuit for generating a clock phase-locked to the horizontal synchronization signal from the horizontal synchronization separation circuit, and the clock generation circuit For frequency-division multiplexing of the two frequency difference circuits for dividing the signal of 2 and the two color difference signals from the internal AD converter And comprising a multiplexing circuit, high-speed sampling system using an external AD converter, characterized in that the high-speed sampling of the video signal by one external AD converter and two internal AD converter.

A high-speed sampling system using the external AD converter according to claim 1 and another video signal processing LSI are provided, and the other video signal processing is performed from the high-speed sampling system using the external AD converter. When the luminance signal and the color difference signal are digitally connected to the LSI, the luminance signal is digitally input from the external AD converter to the video signal processing LSI according to claim 1 and the other video signal processing LSI. 2. A high-speed sampling system using an external AD converter, wherein a signal is digitally input to the other video signal processing LSI from the multiplexing circuit of the video signal processing LSI according to claim 1.