JP3941193B2

JP3941193B2 - 圧力センサ装置

Info

Publication number: JP3941193B2
Application number: JP32163097A
Authority: JP
Inventors: 宏明田中; 稲男豊田; 敏雄生田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1997-11-21
Filing date: 1997-11-21
Publication date: 2007-07-04
Anticipated expiration: 2017-11-21
Also published as: JPH11153503A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体歪みゲージを半導体基板への不純物拡散により形成したピエゾゲージ式圧力センサ装置に係り、詳しくは、温度補償機能が付いた圧力センサ装置に関するものである。
【０００２】
【従来の技術】
ピエゾ式半導体圧力センサは、シリコン基板の中央部に薄肉のダイヤフラムを形成し、その表面に半導体歪みゲージを不純物の拡散により形成し、ホイートストーンブリッジを構成したものである。これはＩＣ工程を用いて大量生産に適しているが、温度変化の影響が大きい。そこで、温度特性を補償すべく、特公昭５９−４１１３４号公報においては圧力を感じない部位に拡散抵抗を設け、この抵抗値を基にゲージによる圧力信号を補正するようにしている。
【０００３】
しかしながら、センサチップ毎の温度補償回路の出力信号の高精度化という観点からは満足できるものになっておらず更なる改良が望まれている。
【０００４】
【発明が解決しようとする課題】
この発明は、このような事情に鑑みてなされたものであり、センサチップ毎の温度補償回路の出力信号の高精度化を図ることができる圧力センサ装置を提供することをその目的としている。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、前記半導体基板の薄肉部以外の領域である厚肉部に形成されて前記圧力検出用ブリッジ回路と同一の給電条件におかれるブリッジ回路であって、このブリッジ回路の一方の対角抵抗とする不純物拡散層よりなる温度補償用ピエゾ抵抗素子（Ｒ２，Ｒ３）と同ブリッジ回路の他方の対角抵抗として同半導体基板上に薄膜形成された温度補償用薄膜抵抗（ｒ１０，ｒ４０）との各中点電位をブリッジ出力（Ｖｔｐ，Ｖｔｍ）とし、それら温度補償用ピエゾ抵抗素子（Ｒ２，Ｒ３）および温度補償用薄膜抵抗（ｒ１０，ｒ４０）を室温（２５℃）において全て同一の抵抗値に設定するとともに、それらブリッジ接続された各温度補償用ピエゾ抵抗素子（Ｒ２，Ｒ３）および各温度補償用薄膜抵抗（ｒ１０，ｒ４０）と各給電点との間には同じく室温（２５℃）において全て同一の抵抗値を有して同半導体基板上に薄膜形成された補助抵抗としての温度補償用薄膜抵抗（ｒ１１，ｒ２１，ｒ３１，ｒ４１）がそれぞれ直列接続されてなる温度補償用ブリッジ回路を備え、前記圧力検出用ブリッジ回路からの出力と前記温度補償用ブリッジ回路からの出力とを共通のオペアンプ（７１）を介して取り込みつつ、演算回路（７４）にて前記圧力検出用ブリッジ回路からの出力を前記温度補償用ブリッジ回路からの出力にて温度補償するようにしたことを特徴としている。
【０００６】
このような構成を採用すると、半導体基板の厚肉部に配置された温度補償用のピエゾ抵抗素子および薄膜抵抗にてブリッジ回路が組まれ、演算回路において、圧力検出用ブリッジ回路からの出力に対し温度補償用ブリッジ回路からの出力にて温度補償処理が行われる。
【０００７】
このように、温度補償用素子として拡散抵抗と薄膜抵抗とを用い、ブリッジ接続することにより、温度補償のための出力として高精度なものとなる。つまり、薄膜抵抗はセンサチップにおける厚肉部に形成され、ＩＣ製造技術を用いて高精度に作成することができ、センサチップ毎の温度補償回路の出力信号の高精度化を図ることができる。
【０００８】
また、請求項２に記載のように、前記温度補償用薄膜抵抗を、ＣｒＳｉよりなるものとすると、ＣｒＳｉ薄膜抵抗の抵抗温度係数ＴＣＲは略０×１０^-6／℃であるので、不感温抵抗として好ましいものとなる。
【０００９】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１には、本実施形態での圧力センサ装置におけるセンサチップ１００を示す。図１において上側にはセンサチップ１００の平面を示すとともに、その下にはＹ−Ｙ断面を示す。
【００１０】
半導体基板としてのシリコン基板１は、表面が（１１０）面をなすＰ型シリコン基板１ａの上にＮ型エピタキシャル層１ｂを成長させたものを使用している。
Ｐ型シリコン基板１ａの中央部には凹部２が形成され、凹部２の底面部２ａにより薄肉部３が形成されるとともにその周囲の四角枠部が厚肉部４となっている。
より詳しくは、電気化学ストップエッチング法を用いてＰ型シリコン基板１ａの所定領域をエッチングしてＰＮ接合部にてそのエッチングを停止させることにより凹部２を形成したものである。シリコン基板１の薄肉部３がセンサダイヤフラムとなり、この薄肉部３よりなるダイヤフラムに圧力が印加されると歪みが生じる。このように、厚肉のシリコン基板１の一部領域にダイヤフラムとなる薄肉部３が形成されている。
【００１１】
シリコン基板１の薄肉部３の表層部には、Ｐ型不純物拡散層よりなるピエゾ抵抗素子５，６，７，８が形成され、当該素子５，６，７，８による圧力検出用ブリッジ回路からの出力にて圧力を測定することができるようになっている。
【００１２】
また、シリコン基板１の厚肉部４の表層部には、Ｐ型不純物拡散層よりなる温度補償用ピエゾ抵抗素子９，１０が形成され、ピエゾ抵抗素子９，１０は応力に関して一番鈍感な＜１００＞方向に延設されている。さらに、シリコン基板１における厚肉部４の上には、温度補償用薄膜抵抗１１，１２，１３，１４，１５，１６が形成されている。温度補償用薄膜抵抗１１〜１６にはＣｒＳｉ薄膜が用いられている。この温度補償用薄膜抵抗１１，１２，１３，１４，１５，１６と温度補償用ピエゾ抵抗素子９，１０とで温度補償用ブリッジ回路が組まれる。前述の圧力検出用ピエゾ抵抗素子５〜８および温度補償用ピエゾ抵抗素子９，１０の抵抗温度係数ＴＣＲは、ほぼ１２５０〜１５４０×１０^-6／℃であり、温度補償用ＣｒＳｉ薄膜抵抗１１〜１６の抵抗温度係数ＴＣＲは、ほぼ０×１０^-6／℃である。
【００１３】
このように、温度補償用ブリッジ回路を構成する各素子９〜１６は圧力応力を受けない部位である厚肉部４に配置されるとともに、ピエゾ抵抗素子（拡散抵抗）９，１０は応力に関して一番鈍感な＜１００＞方向に延設されている。
【００１４】
図２には、シリコン基板１における温度補償用のピエゾ抵抗素子９，１０と薄膜抵抗１１〜１６の配置領域の詳細図を示す。
図２において、Ｎ型エピタキシャル層１ｂは素子分離用Ｐ型拡散層２３にて素子分離が行われ、一つの島においてＮ型エピタキシャル層１ｂの表層部にはＰ型不純物拡散層よりなるピエゾ抵抗素子（拡散抵抗）２４が形成されている。当該島において、Ｐ型シリコン基板１ａとＮ型エピタキシャル層１ｂとの間にはＮ⁺型埋め込み層２２が形成されている。他の島においてＮ型エピタキシャル層１ｂの上にはＣｒＳｉ薄膜抵抗２５が配置されている。そして、ピエゾ抵抗素子２４と薄膜抵抗２５とはアルミ配線２６，２７，２８により電気的に接続されている。
【００１５】
なお、Ｎ型エピタキシャル層１ｂの上面はシリコン酸化膜２９にて覆われ、その上にアルミ配線２６〜２８が配置されるとともに、アルミ配線２６〜２８は保護膜３０にて覆われている。
【００１６】
図３には、圧力センサ装置の電気的構成を示す。
図３において、圧力センサ装置は大きくセンサチップ１００とそのセンサ信号を所要に処理する信号処理部（演算回路）２００とによって構成されている。
【００１７】
センサチップ１００は、その検出対象となる物理情報を抽出する部分として、圧力検出用ブリッジ回路（圧力情報抽出用ブリッジ回路）４０、温度補償用ブリッジ回路（温度情報抽出用ブリッジ回路）５０、及び、基準位置出力回路（基準情報抽出用ブリッジ回路）６０を有している。
【００１８】
このうち、圧力検出用ブリッジ回路（圧力情報抽出用ブリッジ回路）４０は、図１のピエゾ抵抗素子５〜８にて構成されている。つまり、検出対象となる圧力の印加に応じてピエゾ抵抗効果によりその抵抗値が変化する感圧抵抗素子Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４を有して構成されている。このため、抵抗素子Ｒ１２及びＲ１３の中点電位は、該圧力の印加量に応じて低くなり、逆に、抵抗素子Ｒ１１及びＲ１４の中点電位は、同圧力の印加量に応じて高くなる。そして、これら中点電位の電位差が、同ブリッジ回路４０によるブリッジ出力として取り出されるようになる。つまり、圧力検出用ブリッジ回路（圧力情報抽出用ブリッジ回路）４０のブリッジ出力が圧力情報Ｄとなる。このブリッジ回路４０による出力電圧Ｄは、上記印加される圧力の他、当該センサの温度にも依存したものとなっている。また、同回路４０は定電流回路４１を有し、定電流駆動するようになっている。さらに、同回路４０にはトリミング用抵抗Ｒ１５，Ｒ１６が設けられている。
【００１９】
一方、温度補償用ブリッジ回路（温度情報抽出用ブリッジ回路）５０は、図１のピエゾ抵抗素子９，１０、薄膜抵抗１１〜１６を用いてブリッジ接続されている。つまり、図４に示すように、センサ自身の温度に応じて抵抗値変化を生じる感温抵抗素子Ｒ２，Ｒ３と基本的に温度特性を持たない抵抗素子ｒ１０，ｒ１１，ｒ２１，ｒ３１，ｒ４０，ｒ４１とにより、ブリッジ回路が構成されている。
【００２０】
より詳しくは、図１の薄膜抵抗１５（抵抗ｒ１１）と薄膜抵抗１６（抵抗ｒ１０）が直列に接続されている。また、図１の薄膜抵抗１４（抵抗ｒ２１）とピエゾ抵抗素子１０（抵抗Ｒ２）が直列に接続されている。さらに、図１の薄膜抵抗１３（抵抗ｒ３１）とピエゾ抵抗素子９（抵抗Ｒ３）が直列に接続されている。
また、図１の薄膜抵抗１１（抵抗ｒ４０）と薄膜抵抗１２（抵抗ｒ４１）が直列に接続されている。
【００２１】
図４において、薄膜抵抗１５（抵抗ｒ１１）と薄膜抵抗１３（抵抗ｒ３１）との間に電源電圧ＶDDが印加される。薄膜抵抗１２（抵抗ｒ４１）にはトリミング用薄膜抵抗ｒ６が接続されるとともに、薄膜抵抗１４（抵抗ｒ２１）にはトリミング用薄膜抵抗ｒ５が接続されている。この両トリミング用薄膜抵抗ｒ６とｒ５には定電流回路５１が接続されている。ピエゾ抵抗素子９（抵抗Ｒ３）と薄膜抵抗１１（抵抗ｒ４０）との間が出力電圧Ｖtmとなり、薄膜抵抗１６（抵抗ｒ１０）とピエゾ抵抗素子１０（抵抗Ｒ２）との間が出力電圧Ｖtpとなる。そして、出力電圧Ｖtmと出力電圧Ｖtpとの電位差が温度に応じた信号レベルになる。この信号レベル（ブリッジ出力）にて温度を測定することが可能となる。なお、図４のトリミング用薄膜抵抗ｒ５，ｒ６は、図１には図示しなかったが、シリコン基板１の厚肉部４に形成されている。
【００２２】
このように、図４の抵抗素子ｒ１０とＲ２との間の中点電位Ｖtpと抵抗素子Ｒ３とｒ４０との間の中点電位Ｖtmとでは、同センサ自身の温度に応じた電位差を生じることとなり、こうした電位差が、同ブリッジ回路５０によるブリッジ出力として取り出されるようになる。つまり、図３の温度補償用ブリッジ回路（温度情報抽出用ブリッジ回路）５０のブリッジ出力が温度情報Ｔとなる。このブリッジ回路５０による出力電圧Ｔは基本的に、当該センサの温度のみに依存したものとなっている。
【００２３】
このように温度補償用ブリッジ回路（温度情報抽出用ブリッジ回路）５０において、ブリッジ検出とすることにより、図１の圧力ゲージ５〜８と同等分の温度出力特性が補償できる。
【００２４】
なお、図４において、抵抗値は、それぞれ室温（２５℃）において、ｒ１１＝ｒ２１＝ｒ３１＝ｒ４１、Ｒ２＝Ｒ３＝ｒ１０＝ｒ４０となっている。
また、図３に示すように、基準位置出力回路（基準情報抽出用ブリッジ回路）６０は、温度特性を持たない抵抗素子Ｒ６０，Ｒ６１が直列に接続され、その中間電位が出力される。つまり、基準位置出力回路（基準情報抽出用ブリッジ回路）６０の出力が基準情報Ａとなる。この基準位置出力回路６０の出力Ａは圧力にも温度にも不感である。
【００２５】
また、アナログマルチプレクサ７０は、圧力検出用ブリッジ回路（圧力情報抽出用ブリッジ回路）４０、温度補償用ブリッジ回路（温度情報抽出用ブリッジ回路）５０、及び基準位置出力回路（基準情報抽出用ブリッジ回路）６０のいずれかの信号を増幅用オペアンプ７１に出力する。増幅用オペアンプ７１の出力端子にはＡ／Ｄ変換器７３を介してマイクロコンピュータ７４が接続されている。
【００２６】
一方、増幅用オペアンプ７１の出力端子は抵抗７５を介して帰還がかけられている。また、Ａ／Ｄ変換器７３の入力側には前述の抵抗７５および７７を介して増幅器７８が接続され、増幅器７８にはマルチプレクサ７９を介してＥＰＲＯＭ８０，８１，８２が接続されている。マイクロコンピュータ７４はアナログマルチプレクサ７０を制御して圧力情報Ｄ、温度情報Ｔ、及び基準情報Ａを選択して取り込むととともに、マルチプレクサ７９を制御して不揮発性メモリであるＥＰＲＯＭ８０，８１，８２に予め記憶されている当該センサ自身の特性のばらつきや機差等を補正するための補正データ（定数ａ〜ｆ）を取り込む。マイクロコンピュータ７４はこれらデータに基づいて演算を行い最終圧力値Ｐを出力する。
【００２７】
具体的には上記ＥＰＲＯＭ８０，８１，８２に予め記憶する補正データとして、
・温度情報Ｔに関する温度係数ａ、
・基準温度における温度情報Ｔのオフセット値ｂ、
・圧力情報Ｄに対する感度の温度特性係数ｃ、
・基準温度における圧力情報Ｄに対する感度ｄ、
・圧力情報Ｄのオフセットにおける温度係数ｅ、
・基準温度における圧力情報Ｄのオフセット値ｆ
の６つのデータ（定数）が用意されている。これらデータは何れも、センサの製造ばらつき等によって異なるのが普通であり、同実施形態の装置では、当該センサの作り込みの段階で、これら補正データａ〜ｆを上記ＥＰＲＯＭ８０，８１，８２に書き込むようにしている。
【００２８】
マイクロコンピュータ７４は、上記分離復調された補正データａ〜ｆ、圧力情報Ｄ、温度情報Ｔ、及び基準情報Ａを取り込んだ後、予め登録されている図５に例示する演算プログラムを実行する。
【００２９】
すなわち、この図５に示す演算ルーチンにおいて、マイクロコンピュータ７４は、ステップ２０１及びステップ２０２にて、圧力情報Ｄ、温度情報Ｔ、基準情報Ａ、並びに補正データａ〜ｆを読み込んだ後、ステップ２０３にて、演算

を実行して、最終の圧力情報Ｐを算出する。
【００３０】
なお、「Ｄ／Ａ」及び「Ｔ／Ａ」は、それぞれ上記圧力情報Ｄ及び温度情報Ｔについて、温度特性や系統間の特性ばらつきを正規化するための処理である。基準情報Ａがこれら回路における温度特性や系統間の特性ばらつきに対応した情報となる。
【００３１】
上記圧力検出用ブリッジ回路４０を通じて抽出される圧力情報Ｄ（出力電圧）がセンサに印加される圧力の他、センサ自身の温度にも依存したものとなっている。このような圧力情報Ｄに対して上記（１）式の演算を施すことにより、検出対象とする物理情報である圧力Ｐについての極めて精度の高いセンサ値を得ることができるようになる。
【００３２】
ここで、温度補償用ブリッジ回路５０の作用について詳述する。
図３に示すブロック図よりなるデジタル圧力センサにおいて、アナログマルチプレクサ７０以降で、センサチップ１００から出力した圧力Ｐ、温度Ｔ、基準Ａの情報を演算処理し補正を行っている。このとき、圧力検出用ブリッジ回路４０における図１のピエゾ抵抗素子（ゲージ抵抗）５，６，７，８は応力変化に応じて抵抗値を変化させるが、同時に温度変化に対しても抵抗値を変化させてしまう。温度補償用ブリッジ回路５０においては、図１の抵抗体９，１０，１１〜１６をダイヤフラム部以外の場所に配置することにより、圧力検出用のピエゾ抵抗素子５〜８の温度抵抗変化を正確に出力させることができる。また、これらの抵抗体９，１０，１１〜１６をブリッジ回路とし、抵抗体１１〜１６としてＣｒＳｉ薄膜抵抗を用いることにより、圧力情報と同等の出力が可能となる。そして、温度補償用ブリッジ回路５０の出力値Ｔを用いて、圧力検出用ブリッジ回路４０の出力値Ｄに補正が加えられ、温度の影響を受けずに純粋に応力のみの出力値Ｐが得られる。
【００３３】
より詳しくは、圧力検出用ブリッジ回路４０において、定電流駆動の場合には、その出力（出力電圧式）△Ｖは、
△Ｖ＝α・（１＋βＴ）・Ｉ_const
となり、出力△Ｖは温度Ｔに依存する。ただし、Ｉ_constは定電流値であり、αは係数であり、βはピエゾ抵抗素子５，６，７，８が持っている曲がり成分、即ち、温度抵抗係数ＴＣＲである。
【００３４】
温度補償用ブリッジ回路５０において、ピエゾ抵抗素子（拡散抵抗）９，１０を用いると、温度抵抗係数ＴＣＲが圧力検出用ブリッジ回路４０でのピエゾ抵抗素子５，６，７，８のもつ曲がり成分βと一致し、相殺効果が高い。
【００３５】
次に、このように構成した半導体圧力センサにおける図２の温度補償用のピエゾ抵抗素子２４とＣｒＳｉ薄膜抵抗２５に関する製造方法を、図６〜図１１を用いて説明する。
【００３６】
まず、図６に示すように、（１１０）のＰ型シリコン基板（ウエハ）１ａを用意し、その上にＮ型エピタキシャル層１ｂを成長させるとともに、Ｎ⁺型埋め込み層２２を形成する。そして、図７に示すように、素子分離用Ｐ型拡散層２３を形成してアイソレーションを行う。
【００３７】
引き続き、図８に示すように、イオン注入法によりＮ型エピタキシャル層１ｂの表層部にＰ型のピエゾ抵抗素子２４を形成する。その後、図９に示すように、Ｎ型エピタキシャル層１ｂの上に、蒸着法やスパッタ法によりＣｒＳｉ薄膜抵抗２５を配置する。そして、図１０に示すように、絶縁用の酸化膜２９を形成し、配線用コンタクトを設けるために穴あけを行う。その後、図１１に示すように、スパッタ法を用いてアルミ配線２６，２７，２８を形成し、ピエゾ抵抗素子２４と薄膜抵抗２５を配線する。
【００３８】
さらに、図２に示すように、保護膜３０を形成する。この後、保護膜３０の一部に、ボンディング用のコンタクト穴を設ける。この後、電気化学エッチングを利用しダイヤフラム（３）を形成し、陽極接合によりガラス台座を接合する。
【００３９】
その後、ウエハをダイシングして各センサチップ１００に裁断する。この各センサチップにおける温度補償用ブリッジ回路５０の出力はバラツキが少なく高精度である。これは、センサチップ１００の厚肉部４にＩＣ製造技術を用いて温度補償用ブリッジ回路の構成素子としてのピエゾ抵抗素子２４およびＣｒＳｉ薄膜抵抗２５を形成したことによるものである。
【００４０】
図１２には、本実施の形態の構成をとったことによる効果確認のための実験結果を示す。これは、温度を−３０〜７０℃の範囲で変えた時における温度補償用ブリッジ回路（温度情報抽出用ブリッジ回路）５０の出力の測定結果をプロットしたものである。温度は、−３０℃、２５℃、７０℃の三種類とし、サンプル数（Ｎ）は「７」である。表１には、これらの測定結果をまとめたものであり、各温度における平均値（Ｘ）とバラツキ（３σ）を求めている。なお、オフセットはトリム調整により一致させている。
【００４１】
図１２から、出力値に関してはバラツキも少なく（３σで最大０．１４ｍＶ）となり、温度検出が優れていることが分かる。
【００４２】
【表１】

【００４３】
このように、本実施の形態は、下記の特徴を有する。
（イ）図１に示すように、シリコン基板１における厚肉部４に不純物拡散層よりなる温度補償用ピエゾ抵抗素子９，１０を形成するとともに、同じく厚肉部４の上に温度補償用薄膜抵抗１１〜１６を配置し、図３に示すように、温度補償用ピエゾ抵抗素子９，１０と温度補償用薄膜抵抗１１〜１６とで温度補償用ブリッジ回路５０を組み、信号処理部２００において、圧力検出用ブリッジ回路４０からの出力（Ｄ）に対し温度補償用ブリッジ回路５０からの出力（Ｔ）にて温度補償処理を行うようにした。よって、薄膜抵抗１１〜１６はセンサチップ１００における厚肉部４に形成され、ＩＣ製造技術を用いて高精度に作成することができ、センサチップ毎の温度補償回路の出力信号の高精度化を図ることができる。
（ロ）温度補償用薄膜抵抗１１〜１６をＣｒＳｉよりなるものとしたので、ＣｒＳｉ薄膜抵抗の抵抗温度係数ＴＣＲは略０×１０^-6／℃であり、不感温抵抗として好ましいものとなる。
【００４４】
これまでの説明においては、温度補償用薄膜抵抗１１〜１６にはＣｒＳｉを用いた場合について述べたが、温度補償用薄膜抵抗１１〜１６としてＣｒＳｉＮ等を用いてもよい。
【図面の簡単な説明】
【図１】実施の形態の圧力センサ装置におけるセンサチップを示す図。
【図２】温度補償用のピエゾ抵抗素子と薄膜抵抗の配置領域の詳細図。
【図３】圧力センサ装置の電気的構成を示す図。
【図４】温度情報抽出用ブリッジ回路の構成図。
【図５】センサ値演算手順を示すフローチャート。
【図６】製造工程を説明するための断面図。
【図７】製造工程を説明するための断面図。
【図８】製造工程を説明するための断面図。
【図９】製造工程を説明するための断面図。
【図１０】製造工程を説明するための断面図。
【図１１】製造工程を説明するための断面図。
【図１２】温度情報抽出用ブリッジ回路の出力の測定結果を示す図。
【符号の説明】
１…半導体基板としてのシリコン基板、３…薄肉部（ダイヤフラム）、４…厚肉部、５，６，７，８…不純物拡散層よりなるピエゾ抵抗素子、９，１０…不純物拡散層よりなる温度補償用ピエゾ抵抗素子、１１〜１６…温度補償用薄膜抵抗、４０…圧力検出用ブリッジ回路、５０…温度補償用ブリッジ回路、２００…信号処理部（演算回路）。

Claims

厚肉の半導体基板の一部領域にダイヤフラムとなる薄肉部が形成され、この薄肉部に不純物拡散層よりなるピエゾ抵抗素子が形成され、当該素子による圧力検出用ブリッジ回路からの出力にて圧力を測定する圧力センサ装置において、
前記半導体基板の薄肉部以外の領域である厚肉部に形成されて前記圧力検出用ブリッジ回路と同一の給電条件におかれるブリッジ回路であって、このブリッジ回路の一方の対角抵抗とする不純物拡散層よりなる温度補償用ピエゾ抵抗素子（Ｒ２，Ｒ３）と同ブリッジ回路の他方の対角抵抗として同半導体基板上に薄膜形成された温度補償用薄膜抵抗（ｒ１０，ｒ４０）との各中点電位をブリッジ出力（Ｖｔｐ，Ｖｔｍ）とし、それら温度補償用ピエゾ抵抗素子（Ｒ２，Ｒ３）および温度補償用薄膜抵抗（ｒ１０，ｒ４０）を室温（２５℃）において全て同一の抵抗値に設定するとともに、それらブリッジ接続された各温度補償用ピエゾ抵抗素子（Ｒ２，Ｒ３）および各温度補償用薄膜抵抗（ｒ１０，ｒ４０）と各給電点との間には同じく室温（２５℃）において全て同一の抵抗値を有して同半導体基板上に薄膜形成された補助抵抗としての温度補償用薄膜抵抗（ｒ１１，ｒ２１，ｒ３１，ｒ４１）がそれぞれ直列接続されてなる温度補償用ブリッジ回路を備え、
前記圧力検出用ブリッジ回路からの出力と前記温度補償用ブリッジ回路からの出力とを共通のオペアンプ（７１）を介して取り込みつつ、演算回路（７４）にて前記圧力検出用ブリッジ回路からの出力を前記温度補償用ブリッジ回路からの出力にて温度補償するようにしたことを特徴とする圧力センサ装置。
前記温度補償用薄膜抵抗は、ＣｒＳｉよりなる請求項１に記載の圧力センサ装置。