JP3925363B2 - Bga電子部品の基板への実装方法および実装装置 - Google Patents
Bga電子部品の基板への実装方法および実装装置 Download PDFInfo
- Publication number
- JP3925363B2 JP3925363B2 JP2002257499A JP2002257499A JP3925363B2 JP 3925363 B2 JP3925363 B2 JP 3925363B2 JP 2002257499 A JP2002257499 A JP 2002257499A JP 2002257499 A JP2002257499 A JP 2002257499A JP 3925363 B2 JP3925363 B2 JP 3925363B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- soldering
- bga
- terminal
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、ボールグリッドアレイ端子を備えた電子部品(「BGA電子チップ」)を基板へ半田付け接続する実装方法および実装装置に関する。
【0002】
【従来の技術】
ボールグリッドアレイ(以下BGA)端子を備えた電子部品は、基板への半田付けの際に加熱装置にて基板上に塗布されたクリーム半田とBGA端子の半田ボール(ボールグリッド)とに熱を加えることにより、それぞれを溶融して固定するようにしている。
【0003】
従来からBGA端子を備えた電子部品の基板への実装後に半田付け不良に対して半田付けのやり直しを容易にするものが知られており、例えば、特開平10−107073号公報に記載されたものがある。
【0004】
これは基板のBGA端子への半田付け部位にスルーホールを形成し、このスルーホールに半田溜まりを形成した構成とし、半田付け不良の場合にはスルーホールの半田を溶融して再度半田付け可能としている。
【0005】
【発明が解決しようとする課題】
ところで、BGA電子チップのBGA端子と基板とを加熱装置により加熱する場合、多列に整列した中でもチップの中心部に位置するBGA端子には、熱が伝わりにくく半田付け不良が発生しやすく外部からの目視確認ができずに容易に半田付け不良を検出することができないという不具合があった。
【0006】
また、上記従来例においても、半田付けの不良が発生した際に不良箇所を容易に修正できるものであるが、半田付け不良の検出はできないものであった。
【0007】
そこで本発明は、上記問題点に鑑みてなされたもので、半田付け不良を検出でき、さらには、修復可能なBGA電子チップの基板への実装方法および実装装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、BGA端子を備えるBGA電子部品の基板への実装方法であって、BGA端子に半田付けされる基板の端子に基板表面から裏面に貫通するスルーホールを備えるよう構成し、BGA端子をスルーホールの表面側開口部となる基板側端子に溶融して半田付けし、半田付け後にスルーホールを経由して空気が通過するか否かにより半田付けが完了しているか否かを判定することを特徴とする。
【0009】
【発明の効果】
したがって、本発明では、BGAチップ半田付け後に基板端子のスルーホールを通過する空気があるか否かによりBGA端子の半田付け不良を判定するため、BGA電子部品の全てのBGA端子について確実に且つ速やかに半田付け不良を判定できる。
【0010】
【発明の実施の形態】
以下、本発明の一実施形態を添付図面に基づいて説明する。
【0011】
図1、2は、本発明を適用したBGA電子部品の基板への実装装置の一例を示し、図1は実装装置の概略構成図であり、図2はその作動手順を示す手順フローである。
【0012】
先ず、図1により、BGA電子部品1の基板2への実装装置について説明する。この実装装置は、基板2を保持する保持台3と、保持された基板2上の予め設定された部位に位置決めされたBGA電子部品1(BGA電子チップとも云う)および基板2に熱風を送りリフロー処理を施す半田付け手段4と、BGA電子チップ1を半田付けされた基板2の裏面に密着して半田付け状態を判定する判定手段5と、これらを制御する半田付けコントローラ6とから構成している。
【0013】
前記基板2は、図3(A)に示すように、BGA電子チップ1の多列に整列したBGA端子10(ボールグリッド)に対応した位置において基板2の表面から裏面に貫通するスルーホール11が設けられたものが使用される。スルーホール11の基板2表面側はBGA端子10と電気的に接続される端子12(ランド)が配置されている。基板2は図示しないマニプレータにより搬送され、半田付けステージの保持台3上に位置決めされ固定される。保持台3はBGA電子チップ1が半田付けされる基板2の裏面側においてスルーホール3Aが設けられ、後述する半田付け判定手段5を基板2の裏面に接触可能としている。BGA電子チップ1はマニプレータにより搬送され基板2上の設定位置に位置決めされ載置される。載置状態のBGA電子チップ1のBGA端子10は、図3(A)、詳しくは図3(B)に示すように、基板2のスルーホール11の開口にBGA端子10のボール部分の一部が嵌りあって平面方向の移動が阻止されて位置決めされる。
【0014】
前記半田付け手段4は、基板2の表面側からBGA電子チップ1を取囲み、その先端の縁が基板2表面に近接可能な導風器15と、導風器15にダクト16を経由して熱風若しくは冷風を送込む加熱冷却装置17とから構成している。導風器15は、図示しないマニプレータ等により、基板2表面に接触若しくは極めて近接する加熱冷却位置と基板2表面から大きく離脱した待機位置のいずれかに位置決めされて位置する。
【0015】
前記判定手段5は、保持台3のスルーホール3A内でBGA電子チップ1が半田付けされる基板2の裏面側へ接近離脱可能な吸引器20と、吸引器20にダクト21を介して負圧を供給する吸引装置22と、吸引器20内が所定負圧となるよう調整する圧力調整弁23と、吸引器20内の圧力を検出する圧力センサ24とで構成している。
【0016】
前記吸引器20は、図示しないマニプレータにより基板2背面に気密シール25を介して接触するテスト位置と基板2背面から大きく離脱する待機位置のいずれかに位置決めされて位置する。判定手段5は、吸引器20がテスト位置に位置する際に、吸引装置22の作動によりダクト21を介して吸引器20内の空気を吸引し、圧力調整弁23で設定する負圧値とし、この負圧値は圧力センサ24で検出される。判定手段5は、また、吸引装置22の停止により吸引器20および圧力制御弁23までの間の空間は密閉され、圧力センサ24により負圧値の変化が計測される。
【0017】
前記半田付けコントローラ6は、実装装置を図2に示す手順により、各マニプレータ、半田付け手段4、判定手段5を制御する。以下に半田付けコントローラ6の制御手順に基づいて実装装置の作動を説明する。
【0018】
先ず、ステップ1において、マニプレータを作動させて基板2を半田付けステージの保持台3上に位置決め固定する。基板2上のBGAチップ1が位置決めされる部位の各端子12上にはクリーム半田13が塗布されている。次いで、マニプレータにより搬送されるBGA電子チップ1を基板2の規定された部位に位置決めして載置する。載置されたBGA電子チップ1の各BGA端子10は、図3(A)および(B)に示すように、夫々基板2のスルーホール11の開口にBGA端子10のボール部分の一部が嵌りあって平面方向の移動が阻止されて位置決めされる。
【0019】
ステップ2では、半田付け手段4によるリフロー処理が行われる。これは、先ず、導風器15を図示しないマニプレータにより待機位置から加熱冷却位置にセットする。この加熱冷却位置にセットされた導風器15はBGA電子チップ1を上方から取囲んで基板2に縁が接するよう位置している。次いで、加熱装置17を作動させ、加熱装置17の熱風をダクト16を介して導風器15に供給する。熱風は導風器15内でBGA電子チップ1と基板2との間に至り、BGA端子10および基板2の端子12上に塗布されたクリーム半田13を溶かして馴染ませ、基板2の端子12(ランド)とBGA端子10とは電気的に接続される。所定時間のリフロー処理後はステップ3に進む。
【0020】
ステップ3では、加熱装置17から冷風を導風器15に供給してクリーム半田13とBGA端子10の馴染んだ状態において固化させ、基板2表面のスルーホール11の端子12(ランド)とBGA電子チップ1を固着する。
【0021】
ステップ4において、導風器15を待機位置に後退させ、半田付け回数Nを1回カウントアップする。
【0022】
ステップ5では、判定手段5の吸引器20をテスト位置に図示しないマニプレータによりセットする。吸引器20は基板2のBGA電子チップ1が固着された基板2の背面に気密シール25を介して接触する。
【0023】
ステップ6では、吸引装置22が作動され、吸引器20内の空気がダクト21および圧力制御弁23を介して吸引される。この吸引装置22の作動により吸引器20内の負圧が上昇してゆく。
【0024】
ステップ7において、吸引器20内の負圧値が圧力センサ24により検出され、圧力調整弁23で設定した圧力値となっているか否かが判断され、負圧が規定圧に満たない場合にはステップ6の吸引装置22の作動を継続し、負圧が規定値に到達するとステップ8に進む。
【0025】
ステップ8では、吸引装置22が停止され、吸引器20から圧力制御弁23に至る空間は密閉され、一定時間その状態が保持され、圧力センサ24で負圧をモニタリングする。る。一定時間経過後にステップ9に進む。
【0026】
ステップ9では、圧力センサ24によりモニタリングされた吸引器20内の負圧の低下が規定値以内か否かが判断され、規定値以内であればステップ10に進み、規定値を超えている場合にはステップ11に進む。前記規定値は、圧力制御弁23やダクト21からの洩れを考慮して設定する。負圧の低下が規定値以内の場合は、図4(A)に示すように、全てのBGA端子10の一部が基板2の端子12(ランド)に馴染んで溶融しており、スルーホール11にも大きく入り込んでいる状態であり、この状態においては、基板2表面から裏面側へ空気が流れる隙間がなく、前記吸引器20内の負圧は所定以上に維持される。他方、負圧の低下が規定値を超える場合は、図4(B)に示すように、何れかのBGA端子10の溶融およびクリーム半田13の溶融が少ない場合であり、クリーム半田13とBGA端子10との融着していない隙間を通って基板2表面の空気が吸引器20内に入り込み、吸引器20内が圧力上昇したものである。
【0027】
ステップ10では、半田付け完了と判断し、吸引器20を待機位置に戻し、基板2を次工程に搬送して終了する。
【0028】
ステップ11では、吸引器20を待機位置に移動させ、ステップ12ではステップ4でカウントした半田付け回数Nが規定回数以上か否かが判断され、規定回数を超えている場合にはステップ13に進み、半田付け不良と判断し、基板2をはね出し移送する。
【0029】
ステップ12において、ステップ4でカウントした半田付け回数Nが規定回数を超えていない場合には、ステップ2に戻り、ステップ2からステップ9までの手順が繰り返され、半田付け完了するとステップ10に進み、それ以外はステップ11、12に進み、ステップ13若しくはステップ2に進む。規定回数の半田付けが行われても半田付け完了と判断されない場合にはステップ13に進む。
【0030】
本実施形態においては、以下に記載した効果を奏することができる。
【0031】
(ア)BGA電子チップ1半田付け後に、BGA電子チップ1を半田付けした基板2の背面に密着させた吸引器20内を負圧とし、基板2端子12のスルーホール11を通過する空気があるか否かにより負圧が変化することによりBGA端子10の半田付け不良を判定するため、BGA電子部品1の全てのBGA端子10について確実に且つ速やかに半田付け不良を判定できる。
【0032】
(イ)半田付けが完了しているか否かの判定手段5による判定により半田付け不良と判断された基板1は、再び半田付け手段4によりBGA端子10をスルーホール11の表面側開口部となる基板2側端子12に溶融して半田付けするため、BGA電子部品1の基板2への電気的導通状態に信頼性を高めることができる。
【0033】
(ウ)判定手段5により半田付け不良と判断された基板2の半田付け手段により再び半田付けして判定手段5により半田付けが完了しているか否かを判定する作動を、半田付け完了まで複数回繰り返し行うため、半田付け不良のBGA電子部品1付き基板2の不良品を減少させ、歩留まり率を高めることができる。
【0034】
(エ)判定手段5はBGA電子部品1が固定される基板2の背面に密着した吸引器20内の空気を吸引装置22により吸引して負圧とし、所定時間後の圧力変化により半田付けが完了しているか否かを判定するため、基板2を挟んで半田付け手段4の反対側に設置することができ、半田付けに引き続き半田付け完了か否かの判定を行うことができ、作業効率を向上できる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すBGA電子部品の基板への実装装置の概略構成図。
【図2】同じくコントローラで実行される制御手順を示すフローチャート。
【図3】BGA電子部品およびBGA端子と基板との位置関係を示す断面図(A)および拡大断面図(B)。
【図4】BGA端子と基板との半田付け状態を半田付け完了状態(A)と未完成状態(B)を示す断面図。
【符号の説明】
1 BGA電子部品(BGA電子チップ)
2 基板
3 保持台
4 半田付け手段
5 判定手段
6 コントローラ
10 BGA端子
11 スルーホール
12 端子
13 クリーム半田
15 導風器
17 加熱冷却装置
20 吸引器
22 吸引装置
23 圧力制御弁
24 圧力センサ
Claims (6)
- BGA端子を備えるBGA電子部品の基板への実装方法であって、
前記BGA端子に半田付けされる基板の端子に基板表面から裏面に貫通するスルーホールを備えるよう構成し、
前記BGA端子をスルーホールの表面側開口部となる基板側端子に溶融して半田付けし、
前記半田付け後にスルーホールを経由して空気が通過するか否かにより半田付けが完了しているか否かを判定することを特徴とするBGA電子部品の基板への実装方法。 - 前記半田付けが完了しているか否かの判定により半田付け不良と判断された基板は、再びBGA端子をスルーホールの表面側開口部となる基板側端子に溶融して半田付けすることを特徴とする請求項1に記載のBGA電子部品の基板への実装方法。
- BGA端子を備えるBGA電子部品の基板への実装装置であって、
前記BGA端子に半田付けされる基板の端子に基板表面から裏面に貫通するスルーホールを備えるよう構成し、
前記BGA端子をスルーホールの表面側開口部となる基板側端子に溶融して半田付け手段により半田付けする半田付け手段と、
前記半田付け後に判定手段によりスルーホールを経由して空気が通過するか否かにより半田付けが完了しているか否かを判定する判定手段と、
を備えることを特徴とするBGA電子部品の基板への実装装置。 - 前記判定手段により半田付け不良と判断された基板は、半田付け手段により再び半田付けして判定手段により半田付けが完了しているか否かを判定することを特徴とする請求項3に記載のBGA電子部品の基板への実装装置。
- 前記判定手段により半田付け不良と判断された基板の半田付け手段により再び半田付けして判定手段により半田付けが完了しているか否かを判定する作動は、半田付け完了まで複数回繰り返し行うことを特徴とする請求項4に記載のBGA電子部品の基板への実装装置。
- 前記判定手段は、BGA電子部品が固定される基板の背面に密着した吸引器内の空気を吸引装置により吸引して負圧とし、所定時間後の圧力変化により半田付けが完了しているか否かを判定するものであることを特徴とする請求項3ないし請求項5のいずれか一つに記載のBGA電子部品の基板への実装装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002257499A JP3925363B2 (ja) | 2002-09-03 | 2002-09-03 | Bga電子部品の基板への実装方法および実装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002257499A JP3925363B2 (ja) | 2002-09-03 | 2002-09-03 | Bga電子部品の基板への実装方法および実装装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095989A JP2004095989A (ja) | 2004-03-25 |
JP3925363B2 true JP3925363B2 (ja) | 2007-06-06 |
Family
ID=32062385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002257499A Expired - Fee Related JP3925363B2 (ja) | 2002-09-03 | 2002-09-03 | Bga電子部品の基板への実装方法および実装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3925363B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11691210B2 (en) | 2016-10-28 | 2023-07-04 | And Co., Ltd. | Method of determining state of iron tip |
-
2002
- 2002-09-03 JP JP2002257499A patent/JP3925363B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004095989A (ja) | 2004-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101260429B1 (ko) | 전자 부품 실장 시스템, 전자 부품 탑재 장치 및 전자 부품실장 방법 | |
KR101292635B1 (ko) | 전자부품 실장 시스템 및 전자부품 실장방법 | |
KR20110110015A (ko) | 전자 부품의 리페어 장치, 리페어 방법, 및 리페어용 열전달 캡 부재 | |
US5735450A (en) | Apparatus and method for heating a board-mounted electrical module for rework | |
US6734537B1 (en) | Assembly process | |
JP3925363B2 (ja) | Bga電子部品の基板への実装方法および実装装置 | |
CN116713550A (zh) | 一种pcb板加工用点焊装置 | |
US20060054657A1 (en) | Method and apparatus for de-soldering integrated circuit devices | |
JPH08204327A (ja) | 実装装置 | |
JP4331069B2 (ja) | 電子部品のリペア装置 | |
JP2008130636A (ja) | 超音波フリップチップ実装の製造方法 | |
JPH10209223A (ja) | バンプ付電子部品の圧着装置 | |
JP4702237B2 (ja) | 電子部品搭載装置および電子部品実装方法 | |
JP4595857B2 (ja) | 電子部品実装システムおよび電子部品実装方法 | |
JP4130140B2 (ja) | 電子部品接合装置及び方法、並びに電子部品実装装置 | |
JPH10202832A (ja) | スクリーン印刷機およびスクリーン印刷方法 | |
JP7261950B2 (ja) | 部品実装システムおよび部品装着方法 | |
JPH09199848A (ja) | 回路基板のそりの矯正方法および矯正装置 | |
JP3629850B2 (ja) | バンプ付電子部品の圧着方法 | |
JPH10178268A (ja) | 電子部品のはんだ付け方法および装置 | |
JP2006222170A (ja) | はんだ付け方法 | |
KR100416785B1 (ko) | 비지에이 재실장 장치 | |
JP2001119136A (ja) | Smtリペア方法および装置 | |
JPH10270838A (ja) | 電子部品のプリント配線板への実装方法 | |
JP2003218512A (ja) | 電子部品交換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |