JP3923541B2 - 組合せ入力回路 - Google Patents
組合せ入力回路 Download PDFInfo
- Publication number
- JP3923541B2 JP3923541B2 JP54017299A JP54017299A JP3923541B2 JP 3923541 B2 JP3923541 B2 JP 3923541B2 JP 54017299 A JP54017299 A JP 54017299A JP 54017299 A JP54017299 A JP 54017299A JP 3923541 B2 JP3923541 B2 JP 3923541B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- input circuit
- converter
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明は、A−D変換器、受信機、マルチメディア装置及び情報読出し装置にも関するものである。
文献“IEEE JSSC,Vol.27,No.7,July 1992”の第988〜992頁に記載された論文“Fully Bipolar, 120-M sample/s 10-b Track-and-Hold Circuit”(P.Vorenkamp及びJ.P.M.Verdaasdonk氏著)には、ビデオデータ収集及び変換チエーン回路に用いる従来の入力回路が開示されている。アナログビデオ入力信号は濾波されてトラック−ホールド(T−H)回路に供給され、このトラック−ホールド回路によりサンプリング処理が行われる。サンプリングされたアナログビデオ信号は、A−D変換器と、デジタル信号プロセッサ(DSP)と、デジタル−アナログ(D−A)変換器とより成るデータ変換兼処理モジュールに供給される。前記論文には、A−D変換器の前段にあるプレサンプラとして用いられるT−H回路がA−D変換器の高周波動作性能を改善することが述べられている。一般に、サンプリング回路が信号プロセッサの前段に配置されている場合には、このサンプリング回路はこの信号プロセッサの動作性能と釣合った動作性能を有する必要がある。信号プロセッサが高性能を有する場合、例えば高分解能のA−D変換器の場合には、サンプリング回路は比較的複雑で、従って高価なものとなる。更に、サンプリング回路が高周波入力信号に対処する必要がある場合には、この回路は可成の量の電力を消費する。
米国特許第4,831,379号明細書には従来のA−D変換器が開示されている。この従来のA−D変換器は64個の入力増幅器のアレイを有する。iを0〜63の範囲内の整数とした場合、各増幅器Aiはアナログ入力電圧とこれに対応する基準電圧VRiとの間の差を増幅し、増幅された出力電圧VAiを生じる。増幅されたこれらの出力電圧VA0〜VA63はフォールディング(folding)アレイ及び補間回路で処理されて相補信号VD0/VDN0…VD31/VDN31を生じ、出力回路がこれら信号からデジタル出力符号を生ぜしめる。信号プロセッサは、入力信号を、種々の振幅のサブレンジと関連するサブレンジ信号に変換する変換回路を有することができる。上述した従来のA−D変換器はこのような信号プロセッサである。従来のA−D変換器では、64個の入力増幅器のアレイが入力信号を64個のサブレンジ信号に、すなわち増幅された出力電圧VA0…VA63に変換する。増幅された出力電圧VA0…VA63の各々はそれぞれの基準電圧VR0〜VR63を中心とする振幅のサブレンジと関連する。この既知の変換器には、出力電圧VA0〜VA63を得るための変換器の電力消費が高くなるという欠点がある。
本発明は特に、従来に比べて、電力消費量が少なく、高調波ひずみが低いA−D変換器用入力回路を提供せんとするにある。この目的のために、本発明の第1の観点によれば、請求の範囲1に規定した入力回路を提供する。本発明の第2の観点によれば、請求の範囲2に規定したA−D変換器を提供する。本発明の第3、第4及び第5の観点によれば、請求の範囲3、4及び5に規定した受信機、マルチメディア装置及び情報読出し装置を提供する。
本発明は以下の観点を考慮している。
サブレンジ手段をサンプリング手段の出力段と組合せることにより、電力消費量が著しく減少する。
サブレンジ手段を用いることにより、高周波動作性能も改善される。
サブレンジ手段のはしご型抵抗回路を出力段の(はしご型)抵抗回路と組合せることにより、電力消費量が減少する。
本発明による入力回路の例は、請求の範囲3の特徴を有するものである。
相補型の入力信号を有する入力回路は、妨害信号に対するA−D変換器の感度を減少させる。
本発明及び任意ではあるが本発明を実行する上で用いて有利な追加の特徴は以下の図面に関する実施例の説明から明らかとなるであろう。
図1は、従来のサンプル−ホールド手段を示し、
図2は、従来のサブレンジ手段を示し、
図3は、本発明によるA−D変換器用入力回路の基本例を示し、
図4は、サブレンジ手段であるはしご型抵抗回路を有する出力段を示し、
図5は、本発明によるA−D変換器用差動入力回路の一例を示し、
図6は、帰還ループを有する差動増幅回路の基本例を示す。
図1は、トラック−ホールド手段THMの形態の既知のシングルエンド型サンプル−ホールド手段の一例を示す。入力電圧Viはトランスコンダクタgm1に供給され、このトランスコンダクタがこの入力電圧を電流Iに変換する。この電流IはスイッチS1を経てキャパシタCH1に供給され、このキャパシタが電荷を電流の積分値として蓄積する。トラック−ホールド手段THMの出力端にはキャパシタCH1の両端間でサンプリングされた電圧が得られる。このトラック−ホールド手段はアナログビデオ入力信号Viをサンプリングするのに用いることができる。サンプリングされたアナログビデオ信号Voは、例えばA−D変換器に供給することができる。A−D変換器の前にこのようなプレサンプラ(前置サンプリング回路)を用いることにより、A−D変換器の高周波特性が改善される。このサンプリング回路は、接続されるA/D変換器の動作性能と釣合った動作性能を有する必要がある。
図2は、A−D変換器のような既知のシングルエンド型入力回路SMの一例を示す。この場合、入力電圧Vi、例えばビデオ信号が、種々の振幅サブレンジVo1〜Voiと関連するサブレンジ信号に変換される。入力信号をA−D変換器に供給する前に、はしご型抵抗回路RLsmを用いて入力信号をサブレンジ化することにより、A−D変換器の増幅器は振幅の全範囲を増幅する必要はなく、そのわずかな部分のみを増幅すれば足りるようになる。これにより、動作性能が良好なものとなる。
図3は、例えば本発明によるA−D変換器用の入力回路INCの基本例を示す。
この場合、サンプル−ホールド手段THM(図1参照)と、サブレンジ手段SM(図2参照)の一部分とが組合わさっている。入力回路INCのサブレンジ手段SM′はサンプル−ホールド手段THM′の一部分である。例えばA−D変換器用の入力回路は入力端Iにおいて電圧Viを受ける。この入力電圧が、トランジスタP2、P1、N1及びN2を以て増幅(電流に変換)される。クロック信号CLKに応じて切換わるスイッチN4を介して、サンプリング手段THM′の出力段が出力電圧Vo1〜Voiを出力端O1〜Oiに生ぜしめる。ホールド処理は、サンプリング手段THM′の出力トランジスタN3のゲート電極と出力端Oiとの間に配置されたキャパシタC1によって達成される。種々の出力電圧Vo1〜Voiを得る為に、はしご型抵抗回路RLの抵抗Rが出力端01〜Oiの各々の間に配置されている。出力端Oiは、サンプリング手段THM′の出力トランジスタN3に結合されている。入力回路INCは更に、トランジスタの動作及びはしご型抵抗回路RLにまたがる電圧差を要求通りにするために、2つの電流源Jg1及びJa1を有する。
本例では、トランジスタP1のゲートを出力端O1に結合する。従って、電圧Vo1は動作中このゲートにも存在する。このようにして、帰還結合が達成される。出力端(の1つ)と入力端との間の帰還を達成するには、種々の変形が可能であること当業者にとって明らかである。例えば、帰還ループに抵抗を導入することができる。
図4は、抵抗R1〜Riを有するはしご型抵抗回路RLosを具える出力段OSを示す。この出力段は電流源Ja′及びトランジスタN1′をも有する。動作中、トランジスタN1′のゲートが入力電圧Vi′を受け、この入力電圧がトランジスタN1′により増幅されて、はしご型抵抗回路RLosの相互接続点と上側端及び下側端とに出力電圧Vo1′〜Voi′として出力される。はしご型抵抗回路のないこのような出力段自体は既知であり、図3に示すようなサンプリング手段THM′の出力段として用いることができる。この種類の出力段を用いることにより、サブレンジ手段のはしご型抵抗回路RLsm(図2参照)と、出力段のはしご型抵抗回路RLos(図4参照)とを、図3に示す本発明による入力回路の一例で行なっている(RL)ように1つに組合せることができる。
図5は、例えば本発明によるA−D変換器に対する差動入力回路INC′の一例を示す。図5においては、図3に対応する素子に図3と同じ符号を付してある。入力回路の動作性能を更に改善するために、入力回路は差動入力回路として設計するのが好ましい。差動入力回路は、シングルエンド型入力回路(図3)に比べて以下の利点を有する。
− 差動入力回路は妨害信号に対するA−D変換器の感度を低減させる。
− 入力電圧範囲が2分の1に減少される、すなわちより低い電源電圧を用いうる。
動作中、入力回路INC′が入力端Ip及びInにビデオ信号のような差動入力信号Vip及びVinを受ける。これら入力信号Vip及びVinはそれぞれ、トランジスタP1′、P2′、N1′、N2′及びP3、P4、N5、N6により増幅される。これらの増幅された信号は、クロック信号CLK′による制御の下でスイッチN4′及びN8を経て出力段OS1及びOS2に伝達される。これらの出力段は出力トランジスタN3′及びN7をそれぞれ有する。これら出力段OS1及びOS2は、信号をサンプリングするために、キャパシタC1′及びC2′をそれぞれ有する。この入力回路は、出力端Op1〜Opiに出力電圧Vop1〜Vopiを生じ、出力端On1〜Oniに出力電圧Von1〜Voniを生じる。この入力回路INC′は更に、図3におけるのと同様に、電流源Jg1′、Ja1′及びJg2、Ja2を有し、要求通りのトランジスタ動作及びはしご型抵抗回路RLp及びRLnの各抵抗の両端間の要求通りの電圧差を得るようにしてある。
この場合も図3と同様に帰還回路を示していないが、トランジスタP1′、P4のゲートを出力端Op1、On1にそれぞれ結合することにより、これらのゲートに電圧Vop1及びVon1が得られる。前述したように、これらの帰還ループ内に1つ以上の抵抗を結合して要求通りの帰還応答を得るようにすることができる。図6は帰還ループを詳細に示している。
図6には、2つの入力端I61、I62と、2つの出力端O61、O62とを有する増幅回路AMCを示してある。これら入力端には入力信号Vi61及びVi62がそれぞれ供給され、これら入力信号が増幅器A61及びA62により増幅される。これらの入力信号は相補型とすることができる。帰還ループは抵抗R61、R62及びR63を有し、抵抗R62は増幅回路の同相分位相/差分位相動作特性に影響を与える。
抵抗R62を無限大に選択し(すなわちこの部分の接続が無いように選択し)、抵抗R61及びR63を零に選択すると、最も簡単な帰還ル−プが得られる。
上述したところでは、本発明を幾つかの実施例につき説明したが、本発明の範囲内で種々の変形が可能であること、当業者にとって明らかである。
サブレンジ手段をサンプリング手段の出力段の一部分とした、この組合せ入力回路は、予期しない分野においてA−D変換器用の入力回路として用いることができる。この入力回路は、オーディオ及びビデオ信号の双方又はいずれか一方を受信する受信機、マルチメディア装置及び情報読出し装置にも用いることができる。
A−D変換器は、RF-AM、RF-FM及びTV-IF信号のいずれか又は任意の組合せを受信する受信機にも用いることができる。
Claims (6)
- A−D変換器用入力回路において、この入力回路が、
入力信号をサンプリングして、このサンプリングされた信号を出力段に供給するサンプリング手段と、
サンプリングされた前記信号をサブレンジ信号に変換するサブレンジ手段であって、このサブレンジ手段は前記サンプリング手段の前記出力段の一部分である当該サブレンジ手段と
を具え、
前記サンプリング手段の前記出力段がはしご型抵抗回路を有し、このはしご型抵抗回路が前記サブレンジ手段の一部分をも形成しており、
前記サンプリング手段と前記サブレンジ手段とがクロック信号スイッチにより接続されており、
前記入力回路が差動入力回路であり、この差動入力回路が、第1入力信号を受信して処理する第1サンプリング手段及び第1サブレンジ手段と、第2入力信号を受信して処理する第2サンプリング手段及び第2サブレンジ手段とを有し、前記第1及び第2入力信号が相補型となっていることを特徴とする入力回路。 - 請求の範囲1に記載の入力回路を有するA−D変換器。
- 請求の範囲2に記載のA−D変換器を有し、オーディオ及びビデオ信号の双方はいずれか一方を受信する受信機。
- 請求の範囲2に記載のA−D変換器を有するマルチメディア装置。
- 請求の範囲2に記載のA−D変換器を有する情報読出し装置。
- RF−AM、RF−FM及びTV−IF信号のいずれか又は任意の組合せを受信する受信機であって、この受信機が請求の範囲2に記載のA−D変換器を有している受信機。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP98200317 | 1998-02-03 | ||
EP98200317.0 | 1998-02-03 | ||
PCT/IB1999/000105 WO1999040682A2 (en) | 1998-02-03 | 1999-01-25 | Combined input circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001523430A JP2001523430A (ja) | 2001-11-20 |
JP3923541B2 true JP3923541B2 (ja) | 2007-06-06 |
Family
ID=8233355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54017299A Expired - Fee Related JP3923541B2 (ja) | 1998-02-03 | 1999-01-25 | 組合せ入力回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6362758B1 (ja) |
EP (1) | EP1004169A2 (ja) |
JP (1) | JP3923541B2 (ja) |
CN (1) | CN1145262C (ja) |
WO (1) | WO1999040682A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60131892T2 (de) * | 2000-12-22 | 2008-04-30 | Nxp B.V. | Niedrige Spannungsabtastschaltung mit Kompressions- und Ausdehnungsspannungsbereich |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4544917A (en) * | 1982-09-16 | 1985-10-01 | Westinghouse Electric Corp. | A/D converter having digitally controlled subranging and self-alignment apparatus for use therein |
US4763107A (en) * | 1985-08-23 | 1988-08-09 | Burr-Brown Corporation | Subranging analog-to-digital converter with multiplexed input amplifier isolation circuit between subtraction node and LSB encoder |
DE3686705T2 (de) * | 1985-12-16 | 1993-04-01 | Philips Nv | Schaltung zur interpolation zwischen komplementaeren spannungen. |
GB8705923D0 (en) * | 1987-03-12 | 1987-04-15 | Gen Electric Co Plc | Analogue to digital converter |
US5410274A (en) * | 1992-09-16 | 1995-04-25 | Hughes Aircraft Company | Single-ended and differential amplifiers with high feedback input impedance and low distortion |
US5552784A (en) * | 1994-06-30 | 1996-09-03 | Northrop Grumman Corporation | Distortion reduction circuit for analog to digital converter system |
JPH0845298A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | 差動サンプル・ホールド回路 |
US5706008A (en) * | 1996-03-01 | 1998-01-06 | Analog Devices, Inc. | High bandwidth parallel analog-to-digital converter |
US5831562A (en) * | 1996-07-12 | 1998-11-03 | Sipex Corporation | Differential sample and hold circuit with common mode sampling for an analog-to-digital converter |
-
1999
- 1999-01-25 CN CNB99800443XA patent/CN1145262C/zh not_active Expired - Fee Related
- 1999-01-25 JP JP54017299A patent/JP3923541B2/ja not_active Expired - Fee Related
- 1999-01-25 EP EP99900248A patent/EP1004169A2/en not_active Withdrawn
- 1999-01-25 WO PCT/IB1999/000105 patent/WO1999040682A2/en not_active Application Discontinuation
- 1999-02-02 US US09/244,839 patent/US6362758B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1999040682A3 (en) | 1999-10-07 |
WO1999040682A2 (en) | 1999-08-12 |
CN1262814A (zh) | 2000-08-09 |
JP2001523430A (ja) | 2001-11-20 |
US6362758B1 (en) | 2002-03-26 |
EP1004169A2 (en) | 2000-05-31 |
CN1145262C (zh) | 2004-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3737346B2 (ja) | サンプルホールド増幅回路とそれを用いたパイプライン型ad変換器およびパイプライン型da変換器 | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
VorenKamp et al. | A 12-b, 60-MSample/s cascaded folding and interpolating ADC | |
US7030804B2 (en) | Switched-capacitor circuit and pipelined A/D converter | |
JP2779267B2 (ja) | 前置増幅回路 | |
US6653966B1 (en) | Subranging analog to digital converter with multi-phase clock timing | |
US7893855B2 (en) | Delta-sigma analog-to-digital converter | |
JP3098243B2 (ja) | 電界効果トランジスタ差動増幅器 | |
US7034737B1 (en) | Switched capacitor circuits | |
KR100366270B1 (ko) | 일정임피던스샘플링스위치 | |
US7250886B1 (en) | Sigma-delta modulator | |
US20040119621A1 (en) | Digital-to-analog converter switching circuitry | |
KR19980069864A (ko) | 미스매치 에러가 감소된 파이프라인 아날로그-디지탈변환기 구조 | |
US7782096B2 (en) | Track-and-hold circuit with low distortion | |
CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
US6756928B2 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
EP0415080A2 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
US6166595A (en) | Linearization technique for analog to digital converters | |
JP3923541B2 (ja) | 組合せ入力回路 | |
JPH04243326A (ja) | オーバサンプリングd−a変換器 | |
US20020030544A1 (en) | System and method providing level shifting in single ended to differential conversion | |
Vorenkamp et al. | A 12 b 50 M sample/s cascaded folding and interpolating ADC | |
US6950051B2 (en) | Analog-digital converter with pipeline folding scheme | |
JPH09238078A (ja) | ディジタル/アナログ変換器 | |
US5760728A (en) | Input stage for an analog-to-digital converter and method of operation thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |