JP3923143B2 - １７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法 - Google Patents
１７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法 Download PDFInfo
- Publication number
- JP3923143B2 JP3923143B2 JP20349997A JP20349997A JP3923143B2 JP 3923143 B2 JP3923143 B2 JP 3923143B2 JP 20349997 A JP20349997 A JP 20349997A JP 20349997 A JP20349997 A JP 20349997A JP 3923143 B2 JP3923143 B2 JP 3923143B2
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- symbol
- data word
- bit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000013507 mapping Methods 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 description 21
- 238000011084 recovery Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 230000007704 transition Effects 0.000 description 15
- 238000001514 detection method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000007480 spreading Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101710162828 Flavin-dependent thymidylate synthase Proteins 0.000 description 1
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 101710135409 Probable flavin-dependent thymidylate synthase Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- VIFIHLXNOOCGLJ-UHFFFAOYSA-N trichloro(3,3,4,4,5,5,6,6,7,7,8,8,9,9,10,10,10-heptadecafluorodecyl)silane Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)CC[Si](Cl)(Cl)Cl VIFIHLXNOOCGLJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気ディスクドライブや光ディスクドライブを有するコンピュータ記憶システムに関する。具体的には、１コードワードの上位バイトおよび下位バイトを互いに独立して復号化することによって誤りの伝搬を防止する、効率のよい１６／１７エンコーダ／デコーダ（ＥＮＤＥＣ）に関する。
【０００２】
【従来の技術】
ディジタルコンピュータ用の磁気ディスク記憶システムにおいて、（典型的には、誘導性コイル型の）ライトヘッドは、複数の２進「１」値および「０」値から構成されるシーケンスを記録するために、磁束の遷移を磁気ディスクの表面上にライトする。記録されたこの２進データをリードするために、回転する磁気ディスクの近傍に位置づけられたリードヘッドは、磁束の遷移を検出し、対応するパルスをアナログリード信号に発生する。これらのパルスは、それからリードチャネル回路により、推定された２進シーケンスに検出・復号化される。誤差がない場合、推定された２進シーケンスは、記録されている２進シーケンスに等しいが、推定された２進シーケンス内に誤差をもたらす原因になる、アナログリード信号の信号対雑音比の低下を招く数多くの要因がある。
【０００３】
パルス検出処理時の誤差は、符号間干渉（ＩＳＩ）および／またはチャネルノイズによりもたらされることが最も多い。従来、リードチャネルは、アナログリード信号におけるピークを検出する簡単なアナログピーク検出器のかたちで実現されてきた。しかし、ＩＳＩおよびチャネルノイズが増大すると、アナログピーク検出器の精度も急速に低下する。この悪影響を緩和するために、最近の記憶システムは、ＩＳＩおよびチャネルノイズが検出アルゴリズムに与える影響を考慮に入れた、さらに高度なディジタル信号処理回路を有するサンプリングされた振幅リードチャネルを用いている。
【０００４】
この目的のために、サンプリングされた振幅リードチャネルは、アナログリード信号をサンプリングすることによって、離散時間サンプル値のシーケンスを生成するサンプリングデバイスと、サンプル値をボーレート（符号ビットレート）に同期させるタイミングリカバリとを備えている。その後、シーケンス検出器が、それらの同期サンプル値を文脈に従って推定することによって、推定された２進データについて最尤（most likely）のシーケンスを選択する。公知の離散時間シーケンス検出方法としては、最尤シーケンス検出（ＭＬＳＤ）、ビタビ検出（ＭＬＳＤの近似）を用いたパーシャルレスポンス（ＰＲ）、判定帰還等化（ＤＦＥ）、改善された判定帰還等化（ＥＤＦＥ）、および判定帰還を用いた固定遅延ツリー検索（ＦＤＴＳ／ＤＦ）などが挙げられる。
【０００５】
従来のピーク検出においても、最近のサンプリングされた振幅リードチャネルにおいても、通常は、タイミングリカバリおよび利得制御が適正に動作できるように、連続する「０」ビットの個数を制限する制約に従って、ユーザデータを符号化する。また、ユーザデータは、連続する「１」ビットと「１」ビットとの間の間隔を制約するように（すなわち、「１」ビットと「１」ビットとの間の「０」ビットの個数を確実に最小化できるように）も符号化されうる。後者の制約は、ＩＳＩがアナログピーク検出リードチャネルに与える影響を緩和し、離散時間リードチャネルにおける最小距離誤り事象を増大させるとともに、シーケンス検出器のコストを低下させ、その複雑さを緩和する。よって、ユーザデータは、ランレングス制限（ＲＬＬ）された符号（通常、ＲＬＬ（ｄ、ｋ）と表される）に従って符号化される。ここで、ｄは、連続する「０」ビットの最大数を表しており、ｋは、連続する「１」ビットと「１」ビットとの間の「０」ビットの最小数を表している。
【０００６】
ＲＬＬ符号化は、符号化処理に伴うオーバーヘッド（「レートの低下」として知られている）が原因で、記憶システムの効率を低下させる。ＲＬＬを導入することによって、必然的に、ｍビットのユーザデータをｎビットの（ただし、ｍ＜ｎ）コードワードに符号化することが必要になる。従来、設計者は、レート８／９ ＥＮＤＥＣを用いていた。つまり、８ビットのユーザデータを、所望のＲＬＬ制約を満たす９ビットのコードワードに符号化する、ＥＮＤＥＣを用いていた。サンプリングされた振幅リードチャネルに用いられた８／９ ＥＮＤＥＣは、例えば、「ゾーン分けされたデータ記録およびディジタル適応等化によるＰＲＭＬサンプリングデータ検出を用いたディスク駆動方法」と題された米国特許第5,422,760号に開示されている。
【０００７】
高レートＥＮＤＥＣが用いられない理由としては、少なくとも以下の２つが考えられる。
【０００８】
１．例えば、１６／１７ ＥＮＤＥＣのような高レートＥＮＤＥＣは、コスト面で有利に実施するには、あまりにも複雑である。
【０００９】
２．リード時に検出されたシーケンスに誤りがあると、その誤りは、復号化された出力の多数のバイトに伝搬する。
【００１０】
第１の欠点については、この問題に対処した高レートＥＮＤＥＣの従来技術例が少なくとも１つある。ＩＢＭのTechnical Disclosure Bulletin、第３１巻、第８号、１９８９年１月には、コードワード内のビット位置に関する符号制約で均等性を活用することによって、符号化／復号化ロジックを大幅に縮小する、レート１６／１７ ＥＮＤＥＣが開示されている。しかし、この文献に開示されているレート１６／１７ ＥＮＤＥＣは、上述した第２の問題点には対処していない。すなわち、復号化処理時に誤りが伝搬することを防止できない。もしあるコードワードの下位バイトに誤りが発生すれば、デコーダは、その誤りを復号化された出力の上位バイトにまで伝搬してしまう。同様に、コードワードの上位バイト内の誤りも、復号化処理中に、復号化されたデータワードの下位バイトに伝搬してしまう。
【００１１】
【発明が解決しようとする課題】
よって、実施するのがあまり複雑ではなく、復号化された出力における誤りの伝搬を防止できる、レート１６／１７ ＥＮＤＥＣがいま必要とされている。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的は、実施するのがあまり複雑ではなく、復号化された出力における誤りの伝搬を防止できる、レート１６／１７ ＥＮＤＥＣを提供することである。
【００１３】
【課題を解決するための手段】
本発明による１７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ＥＮＤＥＣは、該１７ビットのコードワードのうちの所定の第１の数のビットを該データワードの８ビットの上位バイトに復号化し、かつ該１７ビットのコードワードのうちの所定の第２の数のビットを該データワードの８ビットの下位バイトに復号化するデコーダを備えている、１６／１７ ＥＮＤＥＣであって、（ａ）該デコーダが、該データワードの該上位バイトを、該データワードの該下位バイトの復号化とは独立して復号化し、かつ、該デコーダが、該データワードの該下位バイトを、該データワードの該上位バイトの復号化とは独立して復号化し、（ｂ）該データワードの該上位バイトを復号化する時の誤りが、該データワードの該下位バイトを復号化する時の誤りをもたらさず、かつ、該データワードの該下位バイトを復号化する時の誤りが、該データワードの該上位バイトを復号化する時の誤りをもたらさず、そのことにより上記目的が達成される。
【００１４】
ある実施形態では、前記デコーダが、前記データワードの前記上位バイトおよび前記下位バイトを復号化する時に、同一の復号化ロジックに従って動作する。
【００１５】
ある実施形態では、前記デコーダが、以下の表３Ａ〜表３Ｇに従って動作する。
【００１６】
【表３Ａ】
【００１７】
【表３Ｂ】
【００１８】
【表３Ｃ】
【００１９】
【表３Ｄ】
【００２０】
【表３Ｅ】
【００２１】
【表３Ｆ】
【００２２】
【表３Ｇ】
【００２３】
ある実施形態では、（ａ）前記１７ビットのコードワードのうちのマッピングビットを問い合わせる手段と、（ｂ）該マッピングビットに応答して、前記データワードの前記上位バイトおよび該データワードの前記下位バイトを選択的に復号化する手段と、をさらに備えている。
【００２４】
ある実施形態では、復号化する前に、前記コードワードのうちの所定の数のビットをビット反転するビット反転回路をさらに備えている。
【００２５】
ある実施形態では、前記デコーダが、前記コードワードのうちの９ビットを前記データワードの８ビットに復号化する。
【００２６】
ある実施形態では、前記マッピングビットが、前記１７ビットコードワードの中央ビットである。
【００２７】
ある実施形態では、複数のコードワードから構成される、受け取られたデータストリームの両インタリーブにおいて、現在のコードワードの中央ビットに続くビットから始まり、後続するコードワードの中央ビットで終わる１７ビットの中に非ゼロのサンプル値が発生するように、前記ユーザデータを符号化する手段をさらに備えている。
【００２８】
本発明による１７ビットのコードワードを１６ビットのデータワードに復号化する方法は、（ａ）該１７ビットのコードワードのうちの所定の第１の数のビットを該データワードの８ビットの第１のバイトに復号化する、第１の復号化ステップと、（ｂ）該１７ビットのコードワードのうちの所定の第２の数のビットを該データワードの８ビットの第２のバイトに復号化する、第２の復号化ステップであって、該データワードの該第１のバイトを復号化する時の誤りが、該データワードの該第２のバイトを復号化する時の誤りをもたらさないように、該第１の復号化ステップからは独立して動作する、第２の復号化ステップと、を含んでおり、そのことにより上記目的が達成される。
【００２９】
ある実施形態では、前記第１および第２の復号化ステップが、同一の復号化ロジックに従って動作する。
【００３０】
ある実施形態では、前記第１および第２の復号化ステップが、前記コードワードの９ビットを前記データワードの８ビットに復号化する。
【００３１】
ある実施形態では、前記第１および第２の復号化ステップが、以下の表４Ａ〜表４Ｇに従って動作する。
【００３２】
【表４Ａ】
【００３３】
【表４Ｂ】
【００３４】
【表４Ｃ】
【００３５】
【表４Ｄ】
【００３６】
【表４Ｅ】
【００３７】
【表４Ｆ】
【００３８】
【表４Ｇ】
【００３９】
ある実施形態では、（ａ）前記１７ビットコードワードのマッピングビットを問い合わせるステップと、（ｂ）該マッピングビットに応答して、前記データワードの前記第１のバイトおよび該データワードの前記第２のバイトを選択的に復号化するステップと、をさらに含んでいる。
【００４０】
ある実施形態では、前記コードワードのうちの所定数のビットをビット反転させるステップをさらに含んでいる。
【００４１】
ある実施形態では、前記マッピングビットが、前記１７ビットコードワードの中央ビットである。
【００４２】
ある実施形態では、複数のコードワードから構成される、受け取られたデータストリームの両インタリーブにおいて、現在のコードワードの中央ビットに続くビットから始まり、後続するコードワードの中央ビットで終わる１７ビット中に非ゼロのサンプル値が発生するように、前記ユーザデータを符号化するステップをさらに含んでいる。
【００４３】
以下に作用を説明する。
【００４４】
少なくとも１つの所定の符号制約（例えば、ＲＬＬ（ｄ、ｋ）制約）に従って１６ビットの入力データワードを１７ビットのコードワードに符号化する、レート１６／１７ ＥＮＤＥＣが開示される。エンコーダは、同一のマッピング回路を用いて入力データワードの上位バイトおよび下位バイトを符号化することによって、コストを下げ、複雑さを緩和する。コードワードは、例えば、コンピュータディスクの記憶装置のような通信路を通して転送される。受信（またはリード）されると、１７ビットのコードワードのうちの最初の８ビットが、最後の８ビットからは独立して復号化される。これにより、誤りの伝搬を防止する。すなわち、コードワードの最初の８ビットは、復号化されたデータワードの上位バイトに復号化され、コードワードの最後の８ビットは、復号化されたデータワードの下位バイトに復号化されるが、これらの復号化は、互いに独立しておこなわれる。よって、受け取られたデータシーケンスに発生しており、コードワードの最初の８ビットのみに影響を与える誤りは、復号化された下位バイトには伝搬せず、コードワードの最後の８ビットのみに影響を与えている誤りは、復号化された上位バイトに伝搬しない。また、デコーダは、同一のマッピング回路を用いて出力データワードの下位バイトおよび上位バイトを復号化することによって、その複雑さを緩和し、コストを低下させる。
【００４５】
【発明の実施の形態】
本願は、以下の同時係属中の米国特許出願、すなわち、「サンプル推定等化、欠陥スキャニング、チャネル品質、ディジタルサーボ復調、タイミングリカバリ用のＰＩＤフィルタおよびＤＣオフセット制御を含むサンプリングされた振幅リードチャネル」と題された米国特許出願第08/341,251号、「同期パーシャルレスポンス記録のための改善されたタイミングリカバリ」と題された米国特許出願第08/313,491号、および「サンプリングされた振幅磁気記録のための改善された欠陥許容シンクマーク検出器」と題された米国特許出願第08/533,797号に関連している。本願は、また、以下に掲げるいくつかの米国特許、すなわち、「同期波形サンプリング用のタイミングリカバリ回路」と題された米国特許第5,359,631号、「複雑さの低減されたビタビ型シーケンス検出器のための方法および装置」と題された米国特許第5,291,499号、「同期波形サンプリングのための利得制御回路」と題された米国特許第5,297,184号、「ディジタルパルス検出器」と題された米国特許第5,329,554号、および「同期リードチャネル」と題された米国特許第5,424,881号にも関連している。上に列挙した特許出願および特許のすべては、同一の譲受人に譲渡されており、本願でも、それらのすべてが参考として援用される。
【００４６】
本発明の上記局面および利点、ならびにその他の局面および利点は、添付の図面を参照しながら以下に述べる本発明の詳細な説明を読めば、よりよく理解できるであろう。
【００４７】
（従来のサンプリングされた振幅リードチャネル）
図１をここで参照すれば、従来のサンプリングされた振幅リードチャネルの詳細なブロック図が示されている。ライト動作のあいだ、ユーザデータ２またはデータ発生器４からのプリアンブルデータ（例えば２Ｔのプリアンブルデータ）が、媒体上にライトされる。ＲＬＬエンコーダ６は、ＲＬＬ制約条件にしたがって、ユーザデータ２を２進シーケンスｂ（ｎ）８に符号化する。１／（１＋Ｄ2）プリコーダ１０は、記録チャネル１８および等化器フィルタの伝達関数を補償し、ビット誤りの伝搬を防止するために、２進シーケンスｂ（ｎ）８をプリコードする。プリコーダ１０の出力（プリコードされたシーケンス〜ｂ（ｎ）１２）は、〜ｂ（Ｎ）＝０をａ（Ｎ）＝−１に、かつ〜ｂ（Ｎ）＝１をａ（Ｎ）＝＋１に変調するＮＲＺ変調器１４によって、シンボルａ（ｎ）１６に変換される。ライト回路９は、シンボルａ（ｎ）１６に応答して、ボーレート１／Ｔで記録ヘッドコイル中の電流を変調することによって、２進シーケンスを媒体上に記録する。周波数シンセサイザ５２は、ボーレートライトクロック５４をライト回路９に供給する。また、周波数シンセサイザ５２は、記録ヘッドがその上に位置しているゾーンに従ってチャネルデータレート信号（ＣＤＲ）３０により調整される。
【００４８】
記録された２進シーケンスを媒体からリードするとき、タイミングリカバリ２８は、まず、リードチャネルへの入力としてマルチプレクサ６０を通したライトクロック５４を選択することによって、ライト周波数にロックする。いったんライト周波数にロックされると、マルチプレクサ６０は、記録されたユーザデータよりも前にディスク上に記録されたアクイジションプリアンブルを得るために、リードヘッドからの信号１９をリードチャネルへの入力として選択する。可変利得増幅器２２は、アナログリード信号５８の振幅を調整し、アナログフィルタ２０は、エイリアシングノイズを減衰させるとともに、所望の応答を得るために初期等化をおこなう。サンプリングデバイス２４は、アナログフィルタ２０からのアナログリード信号６２をサンプリングし、離散時間等化器フィルタ２６は、所望の応答を得るためにサンプル値２５をさらに等化する。パーシャルレスポンス記録においては、所望の応答は、例えば、しばしば以下の表５から選択される。
【００４９】
【表５】
【００５０】
等化の後、リード信号５８の振幅と、サンプリングデバイス２４の周波数および位相とをそれぞれ調整するために、等化されたサンプル値３２は、判定により向きの決められた利得制御５０と、タイミングリカバリ回路２８とに与えられる。タイミングリカバリは、等化されたサンプル３２をボーレートに同期させるために、ライン２３を介してサンプリングデバイス２４の周波数を調整する。周波数シンセサイザ５２は、温度、電圧およびプロセスのばらつきに対してタイミングリカバリ周波数を所定の値に揃えるために、センタ周波数の粗い設定値をライン６４を介してタイミングリカバリ回路２８に与える。チャネルデータレート（ＣＤＲ）信号３０は、シンセサイザ５２の周波数範囲を、現在のゾーンについてのデータレートにしたがって調整する。利得制御５０は、チャネルの周波数応答の大きさを所望のパーシャルレスポンスに一致させるために、ライン２１を介して可変利得増幅器２２の利得を調整する。
【００５１】
等化されたサンプル３２は、ＰＲ４シーケンス検出器３４（典型的には、一対のインタリーブされたスライディング閾値検出器として実施される）にも送られる。ＰＲ４シーケンス検出器３４は、サンプル値から推定された２進シーケンス＾ｂ（ｎ）３３を検出する。ＲＬＬデコーダ３６は、ＰＲ４シーケンス検出器３４からの推定された２進シーケンス＾ｂ（ｎ）３３を、推定されたユーザデータ３７に復号化する。データシンク検出器６６は、ＲＬＬデコーダ３６の動作をフレームに同期させるために、データセクタ１５の中のシンクマーク７０（図２Ｂに示す）を検出する。誤差がなければ、推定された２進シーケンス＾ｂ（ｎ）３３は、記録された２進シーケンスｂ（ｎ）８と一致し、復号化されたユーザデータ３７は、記録されたユーザデータ２と一致する。
【００５２】
（データフォーマット）
図２Ａは、１連の同心円状データトラック１３を備えた磁気媒体のデータフォーマットの１例を示す。ここで、それぞれのデータトラック１３は、サーボウェッジ１７の埋め込まれた複数のセクタ１５を有している。サーボコントローラ（不図示）が、サーボウェッジ１７内のサーボデータを処理し、そのサーボデータに応答して、リード／ライトヘッドを所望のトラック上に位置づける。また、サーボコントローラは、サーボウェッジ１７内のサーボバーストを処理することによって、データをライトしたり、リードしたりしながら、所望のトラックのセンタライン上にヘッドを位置合わせし続ける。サーボウェッジ１７は、簡単な離散時間パルス検出器によっても、あるいは離散時間シーケンス検出器３４によっても検出されうる。もしシーケンス検出器３４がサーボデータを検出すれば、サーボウェッジ１７のフォーマットは、ユーザデータセクタ１５と同様に、プリアンブルと、シンクマークとを含むことになる。
【００５３】
図２Ｂは、アクイジションプリアンブル６８、シンクマーク７０およびデータ７２を備えたユーザデータセクタ１５のフォーマットを示す。タイミングリカバリは、アクイジションプリアンブル６８を処理することによって、データ７２をリードする前に正しいサンプリング周波数および位相を得ており、シンクマーク７０は、データ７２の始まりを区切る。
【００５４】
記憶密度の全体を増加させるために、ディスクは、１トラック当たり１４個のデータセクタを有する外側のゾーン１１と、１トラック当たり７個のデータセクタを有する内側のゾーン２７とに区分される。実用時には、ディスクは、実際には、ゾーン当たりのセクタ数が互いに異なる複数のゾーンに区分される。その場合、データは、それぞれ異なるデータレートでそれぞれのゾーンに記録されたり、そこから検出されたりする。
【００５５】
（従来のタイミングリカバリ）
図３Ａは、結合された記録チャネルｑ(ｔ) ４２、アナログフィルタｆ(ｔ)４４、および離散時間等化器ｃ(ｎ)４６のＰＲ４ダイパルス応答ｈ（ｔ）４０を示している。もしサンプリング周波数および位相が正しい（τ＝０）なら、等化されたサンプルシーケンスは、｛０、 ０、 ＋１、 ０、 −１、 ０、 ０、…｝となる。これに対して、位相誤差（τ！＝０）は、等化されたサンプルシーケンスに誤差をもたらす。例えば位相誤差をもつサンプルシーケンスは、｛＋０．１、−０．２、 ＋０．４、 ＋０．８、−０．４、−０．８、 ＋０．２、 −０．１、 …｝でありうる。これらの誤差は、符号間干渉（ＩＳＩ）が存在する時には大きくなる。図３Ｂに示されているように、最適なサンプリングの事例は、ＩＳＩが最小になる、アイダイヤグラムの開口48において起こる。理想的なＰＲ４記録チャネルでは、最適なサンプリング位相は、τ＝０の時（すなわち、リード信号のサンプルが、ボーレートと同期がとられている時）である。
【００５６】
図１に示す従来のＰＲ４リードチャネルでは、タイミングリカバリ回路２８は、サンプリングデバイスを同期させることによって、リード信号のサンプル値をボーレートに同期させる。図４は、従来のサンプリングタイミングリカバリ回路２８の概観を示している。可変周波数発振器（ＶＦＯ）１６４は、典型的にはディジタルリードチャネルにおけるアナログ・ディジタル変換器（Ａ／Ｄ）であるサンプリングデバイス２４のサンプリングクロック２３を制御する。マルチプレクサ１５９は、アクイジションのあいだは等化されていないサンプル値２５を選択し、トラッキングのあいだは等化されたサンプル値３２を選択することによって、付随するレイテンシを避けるために、アクイジションのあいだ、離散等化器フィルタ２６をタイミングループから除く。位相誤差推定器１５５は、ライン１４９を介して受け取られたサンプル値と、ライン１４３上の、スライサのようなサンプル値推定器１４１からの推定されたサンプル値Ｘkとに応答して、位相誤差推定値を発生する。ループフィルタ１６０は、位相誤差をフィルタリングすることによって、サンプリングクロック２３と、ボーレートとの間の周波数差に比例した値に落ちつく周波数オフセットΔｆ １６７を発生する。周波数オフセットΔｆ １６７は、周波数シンセサイザ５２からのセンタ周波数制御信号６４とともに、サンプリングクロック２３をＶＦＯ １６４の出力において調整することによって、サンプリングをボーレートに同期させる。
【００５７】
ゼロ位相スタート回路１６２は、ＶＦＯ １６４の動作をアクイジションの始めに停止させることによって、サンプリングクロック２３と、リード信号６２との間の初期位相誤差を最小にする。これは、ＶＦＯ １６４をディセーブルし、アナログリード信号６２におけるゼロクロスを検出し、検出されたゼロクロスと第１のボーレートサンプルとの間の所定の遅延の後にＶＦＯ １６４を再びイネーブルすることによっておこなわれる。
【００５８】
図４の位相誤差推定器１５５は、以下の確率勾配方程式（１）に従って動作する。
【００５９】
ΔΘ＝Ｙk・（Ｘk-1）＋Ｙk-1・（Ｘk） （１）
ここで、Ｙkは、実際のサンプル値１４９であり、Ｘkは、スライサ１４１の出力における推定されたサンプル値１４３である。
【００６０】
位相誤差ΔΘを推定するための上記方程式は、それぞれのサンプル事例におけるアナログリード信号に含まれるパルスの傾きを近似することに基づいている。もしこの傾きが十分に規定されないのなら、位相誤差推定値の精度が低下する。１／（１＋Ｄ2）プリコーダ１０を用いる、図１に示す従来のＰＲ４リードチャネルでは、データシンボルを表すアナログパルスの傾きは、そのシンボルがディスク上にライトされた時のプリコーダ１０の状態によってはうまく規定できない。このことは、図５に示されている。図５は、従来のＰＲ４リードチャネルにおいてディスク上にライトされた同一のデータシンボルに対する２つの可能なアナログリード信号（すなわち、これら２つの可能なアナログリード信号は、１／（１＋Ｄ2）プリコーダの初期状態に依存している）を示している。サンプル事例３とサンプル事例４との間で、上側の波形におけるアナログリード信号の傾きは、下側の波形におけるアナログリード信号の傾きよりも十分によく規定されうる。容易に理解できるように、これは、符号間干渉（ＩＳＩ）の与える影響が、（破線で示されているように）第２のダイパルス応答の極性次第で変わってくるからである。よって、下側の波形に比べて、上側の波形のほうが、方程式（１）の位相誤差推定値にはるかに近似した傾きを与えることができる。
【００６１】
（改善されたサンプリングされた振幅リードチャネル）
図６は、本発明による改善されたサンプリングされた振幅リードチャネルを示している。符号化スキームを簡単にするために、図１に示されている従来のＲＬＬエンコーダ６の代わりに、後述するようにタイミングリカバリの位相誤差推定値を改善する本発明によるＲＬＬ／タイミングエンコーダ１７０が用いられている。さらに、図１の１／（１＋Ｄ2）プリコーダ１０およびＮＲＺ変調器１４は用いられない。その代わり、符号化されたデータシンボルｂ（ｎ）８は、ＮＲＺＩ変調器１７２を用いて磁気ディスクに直接、ライトされる。すなわち、データシンボルｂ（ｎ）８内の「１」ビットについては、ＮＲＺＩ変調器１７２は、ライト電流を（正から負に、またはその逆に）トグルし、「０」ビットについては、ライト電流を変更しないままにする。
【００６２】
記録された２進データをリードする時には、図６のリードチャネルは、上述した図１に示す従来技術によるリードチャネルと同様に動作する。好ましくは２つのインタリーブされたスライディング閾値検出器として実施される、ビタビ型のＰＲ４シーケンス検出器１７４は、図１の検出器３４と同様に、等化されたサンプル値３２の偶数インタリーブおよび奇数インタリーブを処理する。しかし、従来の１／（１＋Ｄ2）プリコーダ１０が用いられないので、ＰＲ４シーケンス検出器１７４は、データシーケンス１７６内で検出された「１」に対応するそれぞれの磁気遷移について符号ビット１７８を出力する（すなわち、シーケンス検出器１７４は、符号付きのＰＲ４データを出力する）。符号ビット１７８には、それぞれのインタリーブにおいてシーケンス検出器１７４により出力される「１」ビットおよび「０」ビットのそれぞれが関連づけられる。例えば、もし偶数のインタリーブにおいて正の遷移が検出されれば、シーケンス検出器１７４は、偶数のインタリーブにおいて負の遷移が検出されるまで、複数の「＋０」値が後続する「＋１」を出力する。表６による組合わせロジックを伴って実施されるＮＲＺＩ変換器１８０は、符号付きのＰＲ４データを推定された符号付きのＮＲＺＩシーケンス（ＳＮＲＺＩ）＾ｂ（ｎ）３３に変換する。そしてこのようにして、ディスクにライトされたデータシンボルｂ（ｎ）８の表現に変換しなおす。
【００６３】
【表６】
【００６４】
ＰＲ４シーケンス検出器１７４およびＮＲＺＩ変換器１８０について代わりに実施可能な形態が、図７Ａおよび図７Ｂに示されている。この実施の形態では、スライディング閾値ビタビ検出器１７１Ａおよび１７１Ｂは、等化されたサンプル値３２の偶数インタリーブおよび奇数インタリーブをそれぞれ処理するが、上述したような符号ビット１７８は出力しない。その代わり、それぞれの検出器は、（従来のＮＲＺＩ状態遷移図ではなく）図７Ａに示されているＮＲＺ状態遷移図に従って動作するように改変されている。２つの状態１７３Ａおよび１７３Ｂは、ＮＲＺシーケンスの状態、すなわち、磁束の極性を示している。遷移の分岐には、参照符号±Ｓ／Ｘというラベルがつけられている。ここで、±Ｓは信号サンプルを表し、Ｘは２進ＮＲＺシーケンスを表す。検出器１７１Ａおよび１７１Ｂにより出力されるＮＲＺシーケンス１７５Ａおよび１７５Ｂが、マルチプレクサ１７７で組み合わされることによって、シフトレジスタ１８１へとシフトされる完全なＮＲＺシーケンス１７９を形成する。シフトレジスタの出力１７６は、その後、ＮＲＺシーケンス１７９を１−Ｄフィルタ１８０に通すことによって、符号付きのＮＲＺＩシーケンス＾ｂ（ｎ）３３に変換される。ここで、フィルタ内の加算器１８３は、１０を底とする（base ten）（ＸＯＲゲートではない）。
【００６５】
推定されたＮＲＺＩシーケンス＾ｂ（ｎ）３３は、推定されたユーザデータシーケンス３７を発生するために、ＲＬＬ／タイミングエンコーダ１７０とは逆のマッピングに従って、ＲＬＬ／タイミングデコーダ１８２により復号化される。誤り検出および訂正（ＥＤＡＣ）回路１８４は、推定されたユーザデータシーケンス内の誤りを検出、訂正することによって、ホストコンピュータに転送される訂正されたユーザデータシーケンス１８６を発生する。
【００６６】
上述したように、図１に示す従来の１／（１＋Ｄ2）プリコーダ１０は、ビット誤りの伝搬を防止する。このことは、ビット指向の誤り検出を用い、例えばファイヤコードのような訂正符号を用いる記憶システムには必要である。本発明は、後述する独特のエンコーダ１７０／デコーダ１８４実現方式により、このビット誤り伝搬の問題に対処する。ＥＤＡＣ回路１８４は、例えば、リードソロモン符号のような公知のバイト指向の誤り訂正符号のいずれかに従って動作する。このような符号の詳細については、当業者にはよく知られている。
【００６７】
（エンコーダ）
本発明の一局面は、ディスク上にライトされる磁気遷移を制御し、それによりリードバック時に結果として得られるアナログパルスの各サンプル事例における傾きを制御することによって、図６のタイミングリカバリ回路２８における位相誤差推定値を改善することができるように、データを符号化すること（１７０）にある。本発明によれば、磁束遷移を制御することが可能である。なぜなら、図１に示す従来のＰＲ４リードチャネルに見られる１／（１＋Ｄ2）プリコーダ１０は、図示されているように、図６のＰＲ４リードチャネルでは用いられないからである。換言すれば、データシンボルのある与えられた入力シーケンスについて、結果として得られるアナログリード信号は、あいまいさなしに決めることができる。よって、このリード信号は、結果として得られる位相誤差推定値の質に従って評価されうる。
【００６８】
よって、本発明では、ユーザデータシンボルはそれぞれ、そのシンボルが生成することになる最終的な位相誤差推定値の質に従って、そのグレードが決められる。もし、あるデータシンボルのグレードが所定の閾値を超えており、結果として得られる位相誤差推定値が十分に正確であることが示されるのなら、そのデータシンボルは、修正なしでディスクにライトされる。しかし、もしそのグレードが閾値を下回っているのなら、そのデータシンボルは、位相誤差推定値の正確さを改善する新しいシンボルに符号化される。
【００６９】
本発明によるＲＬＬ／タイミングエンコーダ１７０の詳細なブロック図は、図８Ａに示されている。ユーザデータ２は、１７ビットシフトレジスタ１８８に下位バイト１９０と上位バイト１９２とをロードすることによって、一度に１６ビット処理される。シフトレジスタの中央ビット１９４は「０」にセットされ、コードワードが当初はマッピングされないことを示す。以下の説明から理解できるように、現在のコードワードのグレードを決めることができるように、以前のコードワードの下位バイト１９６が、レジスタ１９８にロードされる。
【００７０】
グレーダ２００は、それぞれのビットがシフトレジスタ１８８からライン２０２を介してシフトアウトするときに、現在のコードワードにおけるそれぞれのビットのグレードを決める。コードワードのこれらのビットは、グレードを決められた後、ライン２０２を介して再びレジスタ１８８へとシフトしなおされる。ビットのグレードは、レジスタ２０６に蓄積され（２０４）、全コードワードのグレード２０８は、比較器２１０において以前の閾値と比較される。閾値を超えたかどうかによって、レジスタ１８８にシフトしなおされていた現在のコードワードが、この時点で符号化される。
【００７１】
好ましい実施の形態では、比較器２１０における閾値は、１８である。もしコードワードのグレード２０８が１８を超えているのなら、そのコードワードはマッピングされない。なぜなら、このコードワードは、すでに、正確な位相誤差推定値を発生できるからである。逆に、もしコードワードのグレード２０８が１８を下回っているのなら、上位バイト１９２および下位バイト１９０は、以下の表７Ａ〜表７Ｆに従って動作する８／８エンコーダ２１２により、より正確な位相誤差推定値を与える新しいコードワード２１４にそれぞれ独立してマッピングされる。この選択的マッピングは、グレード比較器２１０の出力２１８と、ＦＯＲＣＥ ＭＡＰ信号２２０およびＩＮＨＩＢＩＴ信号２２２とによって制御されるマルチプレクサ２１６を通して実施される。これら２つの信号については、以下に詳しく説明する。
【００７２】
【表７Ａ】
【００７３】
【表７Ｂ】
【００７４】
【表７Ｃ】
【００７５】
【表７Ｄ】
【００７６】
【表７Ｅ】
【００７７】
【表７Ｆ】
【００７８】
コードワードに含まれるそれぞれのビットのビットグレードは、以下の表８に従って生成される。最も正確な位相誤差推定値を与えるビットシーケンスについては、表８は、現在、グレードが決められつつある対応するビットに関連づけられたグレード値を示している。すなわち、図８Ａのグレーダ２００は、現在、グレードが決められつつある（２０２）ビットを、周辺のビットの文脈に則って評価する。もし入力シーケンスと、表８に掲げられているシーケンスのうちのいずれか一つとの間に一致が見られれば、グレーダ２００は、グレードの決められたビットに対応するグレード値を出力する。そうでなければ、グレーダ２００は、ゼロのグレードを出力する。
【００７９】
【表８】
【００８０】
例えば、以前のコードワードと現在のコードワードとが以下のようである場合を考える。
【００８１】
以前のコードワード 現在のコードワード
…ＸＸＸ０１１０１ １１００１０１１００１１１０１１
図８Ａのグレーダ２００は、現在のコードワードの最初のビットに対してビットグレード２を出力する。なぜなら、このビットは、表８の第１欄、第６行のシーケンス「０１１１０」の第３のビットであるからである。第２のビットについては、グレード２が出力される。なぜなら、このビットは、第１欄、第６行のシーケンス「０１１１０」の第４のビットであるからである。第３のビットについては、グレード０が出力される。なぜなら、このビットは、表８の行のどれとも一致しないからである。第４のビットには、グレード２が割り当てられる。なぜなら、このビットは、第１行のシーケンスと一致するからである。以下も同様である。
【００８２】
一致が見られるのは、表８のシーケンスが現在のコードワードを超えない場合のみである。例えば、現在のコードワードのビット１６のグレードを決める時、表８では、行３の最後の欄、ならびに、行１０および１１の第１欄のみが用いられる。なぜなら、その他のシーケンスは、すべて現在のコードワードの端を超えているからである。さらに、表８の最後の行は、一致がほかに見られない時には、現在のコードワードのビット１３〜１６のグレードを決めるのに用いられる。
【００８３】
タイミングリカバリのための位相誤差推定値の正確さを最適化するためにユーザデータを符号化することに加えて、ＲＬＬ／タイミングエンコーダ１７０は、コードワードが確実に以下の制約を満たすようにしなければならない。すなわち、
１．リードバック時には、リード信号のサンプル値に含まれる、連続する非ゼロのサンプルの間に最大ｋ個の（ｋの好ましい値は１４である）サンプルが確実に発生するようにする制約と、
２．リードバック時には、リード信号サンプル値に含まれる偶数および奇数のインタリーブの両方で、現在のコードワードの中央ビットに続くビットから始まり、後続するコードワードの中央ビットで終わる１７ビットから構成されるそれぞれのシーケンスに、非ゼロのサンプル値が確実に発生するようにする制約と、の２つである。
【００８４】
上記第１の制約は、ＲＬＬ（ｄ、ｋ）符号の公知のｋ制約に類似している。すなわち、この制約は、ＰＲ４リードチャネル用のタイミングリカバリ２８を確実に正しく動作させる。なぜなら、位相誤差推定値は、非ゼロのサンプル値が等化器２６の出力において処理される時のみ計算されるからである。上記第２の制約は、ＰＲ４シーケンス検出器３４において確実にパスを除外（path closure）することができるようにし（すなわち、疑似破局的な誤り事象を符号化の対象から外し（code out））、ＰＲ４シーケンス検出器３４によりどのような最小距離の誤り事象が発生されても、そのような誤り事象が３つよりも多くのコードワードバイトに影響を及ぼす事態を確実に防止できる。これにより得られる効果については、以下に述べるＥＤＡＣ回路１８４の説明を読めば、もっとよく理解できるであろう。
【００８５】
図８Ａにおいて、ランレングス検出器２２４は、現在のコードワード１８８の上位バイト２２８、以前のコードワード２２６の予め処理された（prepended）下位バイト１９８およびマッピングされたコードワード２１４を評価することによって、上記２つの制約が満たされているかどうかを判定する。上記２つの制約についてチェックをおこなうためには、入力シーケンスを１＋Ｄフィルタ（不図示）に通すことによって、その入力シーケンスをＰＲ４フォーマットに変換しなければならない。もし現在のコードワードがマッピングされておらず、上記ランレングス制約に違反しているのなら、ランレングス検出器２２４は、マルチプレクサ２１６においてコードワードが強制的にマッピングされるようにするＦＯＲＣＥ ＭＡＰ信号２２０をアサートする。表７Ａ〜表７Ｆに示すようにマッピング用にセットされたコードワードは、もしＦＯＲＣＥ ＭＡＰ信号２２０がアクティベートされれば、マッピング後のコードワードが上記制約を必ず満たすことを保証する。
【００８６】
もし、より正確な位相誤差推定値を与えるために、現在のコードワードが新しいコードワード２１４にマッピングされる（２１２）のなら、ランレングス検出器２２４は、マッピングされたコードワード２１４と、以前のコードワードの予め処理された下位バイト１９８とをチェックすることによって、上記２つの制約が満たされているかどうかをチェックする。もしマッピングされたコードワード２１４が上記制約に違反しているのなら、ランレングス検出器２２４は、マルチプレクサ２１６におけるマッピングを禁止するＩＮＨＩＢＩＴ信号２２２をアサートする。表７Ａ〜表７Ｆのマッピング用にセットされたコードワードは、もしＩＮＨＩＢＩＴ信号２２２がアクティベートされれば、マッピングされていないコードワードが上記制約を必ず満たすことを保証する。
【００８７】
８／８エンコーダ２１２は、表７Ａ〜表７Ｆに従ってマッピングされたコードワード２１４を以下のように生成する。まず、エンコーダ２１２は、レジスタ２２８に格納されている現在のコードワードの上位バイト１９２を表７Ａ〜表７Ｆに従ってマッピングする。次に、レジスタ２３０に格納されている現在のコードワードの下位バイト１９０がビット反転（bit-wise reversed）され（２３２）、上位バイト２２８と同じマッピングを用いて（すなわち、表７Ａ〜表７Ｆを用いて）８／８エンコーダ２１２により符号化される。マルチプレクサ２１６の出力におけるマッピングされた／マッピングされていないコードワード２３４は、１７ビットのシフトレジスタ２２６にロードされる。上位バイトは、レジスタ２３６にロードされ、下位バイトは、ビット反転された（２３８）後、レジスタ２４０にロードされる。シフトレジスタ２２６の中央ビット２４２は、もしコードワードがマッピングされているのなら、マルチプレクサ２４４を介して「１」ビットとしてロードされ、もしコードワードがマッピングされていないのなら、「０」ビットとしてロードされる。中央ビット２４２は、図６のデコーダ１８２により、リード動作の間にコードワードを復号化するのに用いられる。このことについては、ＥＤＡＣ回路１８４を説明する次のセクションで図８Ｂを参照して詳しく説明する。
【００８８】
（誤り検出および訂正）
図６に示されている本発明によるリードチャネルは、ＲＬＬ／タイミングデコーダ１８２により出力された推定されたデータシーケンス３７における誤りを訂正する、誤り検出および訂正回路（ＥＤＡＣ）１８４においてバイト指向の誤り訂正符号（ＥＣＣ）を実施する。例えば、リードソロモン符号のようなバイト指向のＥＤＡＣシステムでは、ディスクにライトされるコードワードを形成するためにデータに付加される冗長シンボルを生成するために、データは数学的に処理される。これらの冗長シンボルは、その後、リードバック時に、推定され復号化されたデータシーケンス３７における誤りを検出し、訂正するために用いられる。
【００８９】
ここで、再び図２Ａおよび図２Ｂを参照すると、トラック１３における各セクタ１５は、単一のＥＣＣコードワードを表すことができる。すなわち、１個のセクタのデータフィールド７２は、ユーザデータと、そのユーザデータの終わりに付加される冗長シンボルとを含むことができる。しかし、磁気記録システムにおいて最もよく発生する誤りは、典型的には、２つ以上の連続するバイトに及ぶバースト誤りである。多数のコードワードをつくるために１個のセクタにおけるデータをインタリーブすれば、ＥＤＡＣ回路１８４のパフォーマンスが改善されることはよく知られている。なぜなら、バースト誤りは、単一のコードワードに影響を及ぼすのではなく、多数のコードワードにわたって広がるからである。このことは、図９Ａに示されている。図９Ａは、３つのインタリーブされたコードワードに分割された、典型的な５１２バイトセクタを示している。データバイト０は、コードワード１の第１のバイトであり、データバイト３は、その第２のバイトである。データバイト１は、コードワード２の第１のバイトであり、データバイト４は、その第２のバイトである。以下も同様である。もしバースト誤りがデータバイト３に始まり、データバイト５で終わるのなら、インタリーブされていないシステムのように１個のコードワード中の３つのバイトに誤りがあるのではなく、１コードワードにつき１バイトのみに誤りがあることになる。本発明では、ＥＤＡＣ回路１８４は、好ましくは、３インタリーブ・リードソロモン誤り訂正符号として実施される。このような符号は、例えば、米国特許第5,446,743号に開示されている。この特許は、本発明と同一の譲受人に譲渡されている。
【００９０】
インタリーブされたバイト指向の符号を用いた誤り訂正に関する、従来の技術によるリードチャネルの別の局面は、図１に示されているＲＬＬエンコーダ６およびＲＬＬデコーダ３６（ＥＮＤＥＣ）である。典型的には、検出されたデータシーケンスにおけるそれぞれのビット誤りが、復号化された出力シーケンスにおける１バイトのみに影響を及ぼすだけですむように、従来のＥＮＤＥＣの符号レートは選択される。例えば、先に引用した米国特許第5,422,760号は、９ビットの各コードワードを８ビットのデータバイトに復号化することによって、復号化された出力シーケンスにおいて９ビットの誤りからのビット誤り伝搬を１バイトまたは２バイトに制限する、８／９ ＥＮＤＥＣを開示している。しかし、このような従来の８／９ ＥＮＤＥＣに関する欠点としては、レートが８／９と低いことに伴うオーバーヘッドのために記憶容量が低下することが挙げられる。例えば、レート１６／１７のようなもっと高いレートのＥＮＤＥＣを従来の技術により実施すれば、２つのコードワードに広がるバースト誤りが、復号化されたシーケンス３７における４つのバイトの悪影響を及ぼす結果、図９Ａのコードワードのうちの１つが、誤りを含むバイトを２つ含むことになってしまう。本発明は、検出された２進シーケンス３３において９ビット以下の広がりをもつどのようなバースト誤りでも、復号化された出力シーケンス３７では最大でも２バイトに影響を及ぼすようにし、１７ビット以下の誤りなら、最大でも３バイトに影響を及ぼすようにする、レート１６／１７ ＥＮＤＥＣを設けることによってこの問題を克服する。よって、図９Ａにおけるインタリーブされたそれぞれのコードワードでは、１７ビット以下の広がりをもつどのような誤りに対しても、検出された２進シーケンス３３における誤りを含むバイトは最大でも１バイトとなる。
【００９１】
このことは、本発明によれば、コードワードの最初の８ビットを、最後の８ビットからは独立して復号化することにより達成される。本発明によるデコーダ１８２は、図８Ｂに示されている。ＰＲ４／ＮＲＺＩ変換器１８０により出力された推定されたＮＲＺＩシーケンス＾ｂ（ｎ）３３は、８ビット上位バイトレジスタ２４８、中央ビットレジスタ２５０および下位バイトレジスタ２５２を有するレジスタ２４６へとシリアルにシフトされる。いったん１７ビットのコードワードの全体がレジスタ２４６内にシフトされれば、上位バイト２４８が、８／８デコーダ２５６への入力としてマルチプレクサ２５４を通して選択される。８／８デコーダ２５６は、以下の表９Ａ〜表９Ｇに従って復号化されたバイト２５８を出力する。中央ビット２５０は、受け取られたコードワードが図８Ａの８／８ ＲＬＬ／タイミングエンコーダ１７０により符号化されたかどうかによって、復号化されたバイト２５８か、または、上位バイト２６２をマルチプレクサ２６０を介して選択する。マルチプレクサ２６０の出力は、デマルチプレクサ２６３を通してルーティングされ、１６ビットレジスタ２６６の上位バイト２６４に格納される。次に、コードワードの下位バイト２５２がビット反転され（２６８）、マルチプレクサ２５４を通してルーティングされた後、表９Ａ〜表９Ｇに従って８／８デコーダ２５６によりマッピングされる（すなわち、コードワードの上位バイト２４８を復号化するのにも、下位バイト２５２を復号化するのにも同じデコーダが用いられるので、回路のコストを下げ、その複雑さを緩和することができる）。中央ビット２５０は、受け取られたコードワードが図８Ａの８／８ ＲＬＬ／タイミングエンコーダ１７０により符号化されたかどうかによって、復号化されたバイト２５８か、または、下位バイト２６２をマルチプレクサ２６０を介して選択する。マルチプレクサ２６０の出力は、デマルチプレクサ２６３を通してルーティングされ、ビット反転された（２７０）後、１６ビットレジスタ２６６の下位バイト２７２に格納される。
【００９２】
【表９Ａ】
【００９３】
【表９Ｂ】
【００９４】
【表９Ｃ】
【００９５】
【表９Ｄ】
【００９６】
【表９Ｅ】
【００９７】
【表９Ｆ】
【００９８】
【表９Ｇ】
【００９９】
以上の説明により、本発明によるデコーダ１８２が、１７ビットのコードワードを上位バイト、下位バイトの順で互いに独立して復号化することは明らかであろう。すなわち、従来の技術とは異なり、本発明では、もしあるコードワードの下位バイトに誤りが含まれていれば、その上位バイトを正しく復号化する。逆の場合も同様である。その結果、あるコードワードの第１のビットに始まり、第２のコードワードの第１のバイトを超えて広がっている（つまり、少なくとも２５ビット長である）誤りは、復号化された出力の３バイトに影響を及ぼすのみとなる。また、１７ビット以下の広がりをもつ誤りは、３つの連続する復号化されたバイトに影響を及ぼすのみとなる。なぜなら、１７ビットの誤りは、最大でも１個の中央ビットに影響を及ぼすのみであるからである。よって、１７ビット以下の広がりをもつどのような誤りでも、図９Ａに示されている３つのインタリーブでは、１コードワードにつき１バイトにしか悪影響を及ぼさない。
【０１００】
図６のＰＲ４シーケンス検出器３４における最小距離誤り事象が、１７ビットを超える広がりをもつことにより、連続するコードワードの２つの中央ビットに悪影響を及ぼし、復号化された出力のうちの４バイトが誤りを含むようになることもありうる。このことは、図９Ｂに示されている。図９Ｂは、あるインタリーブにおいて検出されたシーケンスのトレリス図２７４およびディスク上に記録された対応するコードワード２７５を示す図である。このシーケンス例では、チャネルノイズが原因で、シーケンス検出器は、第１のコードワード２８０の第５のビット２７８で偽の正遷移２７６を検出しており、後続するコードワード２８６の第１０のビット２８４で負遷移２８２を検出している。その結果、ＰＲ４シーケンス検出器３４により出力される誤りを含むシーケンス出力は、正しいシーケンスである…０−、０−、０−、０−、０−、０−、０−、０−、０−、０−、０−、０−、…ではなく、…１＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、１−、…となる。第１のコードワード２８０の中央ビット２８８の絶対値は正しく「０」と検出されるものの、符号ビットは、誤って「＋」として検出されるので、ＰＲ４／ＮＲＺＩ変換器１８０は、正しくない値を出力することになる。よって、第１のコードワード２８０の両バイトともに、誤って復号化されることになる。同様に、第２のコードワード２８６の第１のバイトの符号ビットも誤っているので、それらのビットもまた、ＰＲ４／ＮＲＺＩ変換器１８０により誤って復号化されることになる。最後に、第２のコードワード２８６の第２のバイトも誤って復号化される。なぜなら、第１のビット２８４における偽の負遷移２８２は、正しい値である「０−」ではなく、「１−」として検出されるからである。よって、本発明の一局面は、ＰＲ４シーケンス検出器における最小距離誤り事象が、２つの連続するコードワードの中央ビットを超えて広がるのを防止することによって、その誤り事象の長さを３つの連続するコードワードバイトに制約することである。
【０１０１】
本発明では、偶数インタリーブおよび奇数インタリーブの両方において、１７ビットのシーケンスごとに非ゼロのサンプル値が検出されるように入力シーケンスを符号化することによって、ＰＲ４検出器における最小距離誤り事象の長さを３コードワードバイトに制約する。ここで、それぞれの１７ビットシーケンスは、ある１７ビットコードワードの中央ビット２８９の直後のビットから始まり、後続するコードワードの中央ビット２９０で終わる。このことは、図９Ｃに示されている。図９Ｃは、第１のコードワード２９４の第２のバイトに「１」ビット３００が符号化されていることを除いて、図９Ｂに示すシーケンスと同じコードワードシーケンスに対するトレリス図２９２を示している。このようにして、第１のコードワード２９４の中央ビット２８９に続く最初のビットに始まり、第２のコードワード２９８の中央ビット２９０で終わる広がりの中で、非ゼロのサンプル値２９６が、リード信号のサンプル値において検出される。図からわかるように、これにより、（ノイズサンプル２７６の振幅が、第１のコードワード２９４における「１」ビット３００により生成される信号サンプル２９６の振幅よりも小さい（その可能性は高い）とすれば）正のノイズサンプル２７６によりもたらされた最小距離誤り事象が、２つの連続する中央ビットに広がることを防止することができる。
【０１０２】
よって、上述したように、図８Ａのエンコーダ１７０は、現在のコードワード１８８の上位バイト２２８、以前のコードワード２２６の予め処理された下位バイト１９８およびマッピングされたコードワード２１４を評価するＲＬ検出器２２４を備えている。もし上記制約が満たされないのなら、ＲＬ検出器２２４は、上述したように（ＦＯＲＣＥ ＭＡＰ信号２２０またはＩＮＨＩＢＩＴ信号２２２を介して）コードワードが強制的にマッピングされるようにするか、または、マッピングを禁止する。
【０１０３】
よって、各コードワードの上位バイトおよび下位バイトを互いに独立して復号化し、かつ、ＰＲ４検出器における最小距離誤り事象が２つの連続するコードワードの中央ビットに広がることを防止することによって、１７ビット以下の長さをもつ誤り事象により悪影響を及ぼされる連続するコードワードバイトの数は、最大でも３となる。すなわち、図９Ａの３インタリーブシステムの場合、１７ビット以下のバースト誤り事象は、それぞれのコードワードでわずか１バイトに悪影響を及ぼすにすぎない。このようにして、本発明によれば、従来の技術による１６／１７ ＥＮＤＥＣで見られるような４コードワードバイトにわたる誤りの伝搬を防止しつつ、効率のよいレート１６／１７ ＥＮＤＥＣを実施することができる。
【０１０４】
本発明の各局面は、本願明細書で以上に開示した実施の形態によって完全に実現される。しかし、本発明のさまざまな局面が、他の異なる実施の形態によっても、本発明の本質的作用からはずれることなく実現可能であることは、当業者には理解できよう。例えば、図８Ａに示すエンコーダ１７０および図８Ｂに示すデコーダ１８２は、組み合わせのロジックを用いても、あるいはルックアップテーブルを用いても実施することができる。このような改変およびその他の改変は、以上に開示した教示を考慮すれば、自明であり、単なる設計上の選択事項にすぎない。以上に開示した特定の実施の形態は、あくまでも例示を目的とするものであり、本発明の範囲を限定するためのものではない。本発明の範囲は、添付の請求の範囲により適切に解釈されるべきである。
【０１０５】
【発明の効果】
本発明によれば、実施するのがあまり複雑ではなく、復号化された出力における誤りの伝搬を防止できる、レート１６／１７ ＥＮＤＥＣを提供することができる。
【図面の簡単な説明】
【図１】従来のサンプリングされた振幅リードチャネルのブロック図である。
【図２Ａ】複数のユーザデータセクタおよび複数の埋め込みサーボデータセクタから構成される複数の同心円状データトラックを有する磁気ディスク記憶媒体のデータフォーマットの一例を示す図である。
【図２Ｂ】ユーザデータセクタのフォーマットの一例を示す図である。
【図３Ａ】タイミング位相誤差τをもつＰＲ４リードチャネルのサンプリングされたダイパルス応答を示す図である。
【図３Ｂ】ＰＲ４リードチャネルの３レベル「アイダイアグラム」を示す図である。
【図４】位相同期ループに用いられる位相誤差推定器を有するＰＲ４リードチャネルのための従来のタイミングリカバリ回路を示す詳細ブロック図である。
【図５】従来のＰＲ４リードチャネルに１／（１＋Ｄ2）プリコーダを用いる時の、同一のユーザデータ入力シーケンスから得られる２つのアナログリード波形を示す図である。
【図６】本発明による改善されたサンプリングされた振幅リードチャネルのブロック図である。
【図７Ａ】ダイコードシーケンスの場合のＮＲＺ状態遷移図である。
【図７Ｂ】図７Ａの状態遷移図に従って動作する、スライディング閾値ビタビシーケンス検出器の実現形態を示す図である。
【図８Ａ】図４の位相誤差推定器の動作を最適化するために、ユーザデータを符号化する１６／１７エンコーダを詳細に示す図である。
【図８Ｂ】検出されたＮＲＺＩデータシーケンスを推定されたユーザデータシーケンスに復号化する際に、図８Ａのエンコーダとは逆の演算をおこなう１６／１７デコーダを詳細に示す図である。
【図９Ａ】３つのインタリーブされたＥＣＣコードワードのかたちで磁気ディスク上に記録される１セクタのデータを示す図である。
【図９Ｂ】最小距離ＰＲ４誤り事象が２つの連続するコードワードの中央のビット間に広がることによって、復号化された出力シーケンスの４つのバイトに悪影響を及ぼすことを説明する図である。
【図９Ｃ】図９Ｂの誤り伝搬を防止する、本発明による符号化制約を示す図である。
【符号の説明】
２ ユーザデータ
４ データ発生器
９ ライト回路
１８ 磁気記録チャネル
２０ アナログ受信フィルタ
２２ 可変利得増幅器
２４ Ａ／Ｄ変換器
２６ 離散等化器フィルタ
２８ タイミングリカバリ
５０ 利得制御
５２ 周波数シンセサイザ
６０ マルチプレクサ
６６ データシンク検出器
１７２ ＮＲＺＩ変調器
１７４ ＰＲ４シーケンス検出器
１８０ ＰＲ４／ＮＲＺＩ変換器
１８２ ＲＬＬ／タイミングデコーダ
１８６ 誤り訂正されたユーザデータ
【発明の属する技術分野】
本発明は、磁気ディスクドライブや光ディスクドライブを有するコンピュータ記憶システムに関する。具体的には、１コードワードの上位バイトおよび下位バイトを互いに独立して復号化することによって誤りの伝搬を防止する、効率のよい１６／１７エンコーダ／デコーダ（ＥＮＤＥＣ）に関する。
【０００２】
【従来の技術】
ディジタルコンピュータ用の磁気ディスク記憶システムにおいて、（典型的には、誘導性コイル型の）ライトヘッドは、複数の２進「１」値および「０」値から構成されるシーケンスを記録するために、磁束の遷移を磁気ディスクの表面上にライトする。記録されたこの２進データをリードするために、回転する磁気ディスクの近傍に位置づけられたリードヘッドは、磁束の遷移を検出し、対応するパルスをアナログリード信号に発生する。これらのパルスは、それからリードチャネル回路により、推定された２進シーケンスに検出・復号化される。誤差がない場合、推定された２進シーケンスは、記録されている２進シーケンスに等しいが、推定された２進シーケンス内に誤差をもたらす原因になる、アナログリード信号の信号対雑音比の低下を招く数多くの要因がある。
【０００３】
パルス検出処理時の誤差は、符号間干渉（ＩＳＩ）および／またはチャネルノイズによりもたらされることが最も多い。従来、リードチャネルは、アナログリード信号におけるピークを検出する簡単なアナログピーク検出器のかたちで実現されてきた。しかし、ＩＳＩおよびチャネルノイズが増大すると、アナログピーク検出器の精度も急速に低下する。この悪影響を緩和するために、最近の記憶システムは、ＩＳＩおよびチャネルノイズが検出アルゴリズムに与える影響を考慮に入れた、さらに高度なディジタル信号処理回路を有するサンプリングされた振幅リードチャネルを用いている。
【０００４】
この目的のために、サンプリングされた振幅リードチャネルは、アナログリード信号をサンプリングすることによって、離散時間サンプル値のシーケンスを生成するサンプリングデバイスと、サンプル値をボーレート（符号ビットレート）に同期させるタイミングリカバリとを備えている。その後、シーケンス検出器が、それらの同期サンプル値を文脈に従って推定することによって、推定された２進データについて最尤（most likely）のシーケンスを選択する。公知の離散時間シーケンス検出方法としては、最尤シーケンス検出（ＭＬＳＤ）、ビタビ検出（ＭＬＳＤの近似）を用いたパーシャルレスポンス（ＰＲ）、判定帰還等化（ＤＦＥ）、改善された判定帰還等化（ＥＤＦＥ）、および判定帰還を用いた固定遅延ツリー検索（ＦＤＴＳ／ＤＦ）などが挙げられる。
【０００５】
従来のピーク検出においても、最近のサンプリングされた振幅リードチャネルにおいても、通常は、タイミングリカバリおよび利得制御が適正に動作できるように、連続する「０」ビットの個数を制限する制約に従って、ユーザデータを符号化する。また、ユーザデータは、連続する「１」ビットと「１」ビットとの間の間隔を制約するように（すなわち、「１」ビットと「１」ビットとの間の「０」ビットの個数を確実に最小化できるように）も符号化されうる。後者の制約は、ＩＳＩがアナログピーク検出リードチャネルに与える影響を緩和し、離散時間リードチャネルにおける最小距離誤り事象を増大させるとともに、シーケンス検出器のコストを低下させ、その複雑さを緩和する。よって、ユーザデータは、ランレングス制限（ＲＬＬ）された符号（通常、ＲＬＬ（ｄ、ｋ）と表される）に従って符号化される。ここで、ｄは、連続する「０」ビットの最大数を表しており、ｋは、連続する「１」ビットと「１」ビットとの間の「０」ビットの最小数を表している。
【０００６】
ＲＬＬ符号化は、符号化処理に伴うオーバーヘッド（「レートの低下」として知られている）が原因で、記憶システムの効率を低下させる。ＲＬＬを導入することによって、必然的に、ｍビットのユーザデータをｎビットの（ただし、ｍ＜ｎ）コードワードに符号化することが必要になる。従来、設計者は、レート８／９ ＥＮＤＥＣを用いていた。つまり、８ビットのユーザデータを、所望のＲＬＬ制約を満たす９ビットのコードワードに符号化する、ＥＮＤＥＣを用いていた。サンプリングされた振幅リードチャネルに用いられた８／９ ＥＮＤＥＣは、例えば、「ゾーン分けされたデータ記録およびディジタル適応等化によるＰＲＭＬサンプリングデータ検出を用いたディスク駆動方法」と題された米国特許第5,422,760号に開示されている。
【０００７】
高レートＥＮＤＥＣが用いられない理由としては、少なくとも以下の２つが考えられる。
【０００８】
１．例えば、１６／１７ ＥＮＤＥＣのような高レートＥＮＤＥＣは、コスト面で有利に実施するには、あまりにも複雑である。
【０００９】
２．リード時に検出されたシーケンスに誤りがあると、その誤りは、復号化された出力の多数のバイトに伝搬する。
【００１０】
第１の欠点については、この問題に対処した高レートＥＮＤＥＣの従来技術例が少なくとも１つある。ＩＢＭのTechnical Disclosure Bulletin、第３１巻、第８号、１９８９年１月には、コードワード内のビット位置に関する符号制約で均等性を活用することによって、符号化／復号化ロジックを大幅に縮小する、レート１６／１７ ＥＮＤＥＣが開示されている。しかし、この文献に開示されているレート１６／１７ ＥＮＤＥＣは、上述した第２の問題点には対処していない。すなわち、復号化処理時に誤りが伝搬することを防止できない。もしあるコードワードの下位バイトに誤りが発生すれば、デコーダは、その誤りを復号化された出力の上位バイトにまで伝搬してしまう。同様に、コードワードの上位バイト内の誤りも、復号化処理中に、復号化されたデータワードの下位バイトに伝搬してしまう。
【００１１】
【発明が解決しようとする課題】
よって、実施するのがあまり複雑ではなく、復号化された出力における誤りの伝搬を防止できる、レート１６／１７ ＥＮＤＥＣがいま必要とされている。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的は、実施するのがあまり複雑ではなく、復号化された出力における誤りの伝搬を防止できる、レート１６／１７ ＥＮＤＥＣを提供することである。
【００１３】
【課題を解決するための手段】
本発明による１７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ＥＮＤＥＣは、該１７ビットのコードワードのうちの所定の第１の数のビットを該データワードの８ビットの上位バイトに復号化し、かつ該１７ビットのコードワードのうちの所定の第２の数のビットを該データワードの８ビットの下位バイトに復号化するデコーダを備えている、１６／１７ ＥＮＤＥＣであって、（ａ）該デコーダが、該データワードの該上位バイトを、該データワードの該下位バイトの復号化とは独立して復号化し、かつ、該デコーダが、該データワードの該下位バイトを、該データワードの該上位バイトの復号化とは独立して復号化し、（ｂ）該データワードの該上位バイトを復号化する時の誤りが、該データワードの該下位バイトを復号化する時の誤りをもたらさず、かつ、該データワードの該下位バイトを復号化する時の誤りが、該データワードの該上位バイトを復号化する時の誤りをもたらさず、そのことにより上記目的が達成される。
【００１４】
ある実施形態では、前記デコーダが、前記データワードの前記上位バイトおよび前記下位バイトを復号化する時に、同一の復号化ロジックに従って動作する。
【００１５】
ある実施形態では、前記デコーダが、以下の表３Ａ〜表３Ｇに従って動作する。
【００１６】
【表３Ａ】
【表３Ｂ】
【表３Ｃ】
【表３Ｄ】
【表３Ｅ】
【表３Ｆ】
【表３Ｇ】
ある実施形態では、（ａ）前記１７ビットのコードワードのうちのマッピングビットを問い合わせる手段と、（ｂ）該マッピングビットに応答して、前記データワードの前記上位バイトおよび該データワードの前記下位バイトを選択的に復号化する手段と、をさらに備えている。
【００２４】
ある実施形態では、復号化する前に、前記コードワードのうちの所定の数のビットをビット反転するビット反転回路をさらに備えている。
【００２５】
ある実施形態では、前記デコーダが、前記コードワードのうちの９ビットを前記データワードの８ビットに復号化する。
【００２６】
ある実施形態では、前記マッピングビットが、前記１７ビットコードワードの中央ビットである。
【００２７】
ある実施形態では、複数のコードワードから構成される、受け取られたデータストリームの両インタリーブにおいて、現在のコードワードの中央ビットに続くビットから始まり、後続するコードワードの中央ビットで終わる１７ビットの中に非ゼロのサンプル値が発生するように、前記ユーザデータを符号化する手段をさらに備えている。
【００２８】
本発明による１７ビットのコードワードを１６ビットのデータワードに復号化する方法は、（ａ）該１７ビットのコードワードのうちの所定の第１の数のビットを該データワードの８ビットの第１のバイトに復号化する、第１の復号化ステップと、（ｂ）該１７ビットのコードワードのうちの所定の第２の数のビットを該データワードの８ビットの第２のバイトに復号化する、第２の復号化ステップであって、該データワードの該第１のバイトを復号化する時の誤りが、該データワードの該第２のバイトを復号化する時の誤りをもたらさないように、該第１の復号化ステップからは独立して動作する、第２の復号化ステップと、を含んでおり、そのことにより上記目的が達成される。
【００２９】
ある実施形態では、前記第１および第２の復号化ステップが、同一の復号化ロジックに従って動作する。
【００３０】
ある実施形態では、前記第１および第２の復号化ステップが、前記コードワードの９ビットを前記データワードの８ビットに復号化する。
【００３１】
ある実施形態では、前記第１および第２の復号化ステップが、以下の表４Ａ〜表４Ｇに従って動作する。
【００３２】
【表４Ａ】
【表４Ｂ】
【表４Ｃ】
【表４Ｄ】
【表４Ｅ】
【表４Ｆ】
【表４Ｇ】
ある実施形態では、（ａ）前記１７ビットコードワードのマッピングビットを問い合わせるステップと、（ｂ）該マッピングビットに応答して、前記データワードの前記第１のバイトおよび該データワードの前記第２のバイトを選択的に復号化するステップと、をさらに含んでいる。
【００４０】
ある実施形態では、前記コードワードのうちの所定数のビットをビット反転させるステップをさらに含んでいる。
【００４１】
ある実施形態では、前記マッピングビットが、前記１７ビットコードワードの中央ビットである。
【００４２】
ある実施形態では、複数のコードワードから構成される、受け取られたデータストリームの両インタリーブにおいて、現在のコードワードの中央ビットに続くビットから始まり、後続するコードワードの中央ビットで終わる１７ビット中に非ゼロのサンプル値が発生するように、前記ユーザデータを符号化するステップをさらに含んでいる。
【００４３】
以下に作用を説明する。
【００４４】
少なくとも１つの所定の符号制約（例えば、ＲＬＬ（ｄ、ｋ）制約）に従って１６ビットの入力データワードを１７ビットのコードワードに符号化する、レート１６／１７ ＥＮＤＥＣが開示される。エンコーダは、同一のマッピング回路を用いて入力データワードの上位バイトおよび下位バイトを符号化することによって、コストを下げ、複雑さを緩和する。コードワードは、例えば、コンピュータディスクの記憶装置のような通信路を通して転送される。受信（またはリード）されると、１７ビットのコードワードのうちの最初の８ビットが、最後の８ビットからは独立して復号化される。これにより、誤りの伝搬を防止する。すなわち、コードワードの最初の８ビットは、復号化されたデータワードの上位バイトに復号化され、コードワードの最後の８ビットは、復号化されたデータワードの下位バイトに復号化されるが、これらの復号化は、互いに独立しておこなわれる。よって、受け取られたデータシーケンスに発生しており、コードワードの最初の８ビットのみに影響を与える誤りは、復号化された下位バイトには伝搬せず、コードワードの最後の８ビットのみに影響を与えている誤りは、復号化された上位バイトに伝搬しない。また、デコーダは、同一のマッピング回路を用いて出力データワードの下位バイトおよび上位バイトを復号化することによって、その複雑さを緩和し、コストを低下させる。
【００４５】
【発明の実施の形態】
本願は、以下の同時係属中の米国特許出願、すなわち、「サンプル推定等化、欠陥スキャニング、チャネル品質、ディジタルサーボ復調、タイミングリカバリ用のＰＩＤフィルタおよびＤＣオフセット制御を含むサンプリングされた振幅リードチャネル」と題された米国特許出願第08/341,251号、「同期パーシャルレスポンス記録のための改善されたタイミングリカバリ」と題された米国特許出願第08/313,491号、および「サンプリングされた振幅磁気記録のための改善された欠陥許容シンクマーク検出器」と題された米国特許出願第08/533,797号に関連している。本願は、また、以下に掲げるいくつかの米国特許、すなわち、「同期波形サンプリング用のタイミングリカバリ回路」と題された米国特許第5,359,631号、「複雑さの低減されたビタビ型シーケンス検出器のための方法および装置」と題された米国特許第5,291,499号、「同期波形サンプリングのための利得制御回路」と題された米国特許第5,297,184号、「ディジタルパルス検出器」と題された米国特許第5,329,554号、および「同期リードチャネル」と題された米国特許第5,424,881号にも関連している。上に列挙した特許出願および特許のすべては、同一の譲受人に譲渡されており、本願でも、それらのすべてが参考として援用される。
【００４６】
本発明の上記局面および利点、ならびにその他の局面および利点は、添付の図面を参照しながら以下に述べる本発明の詳細な説明を読めば、よりよく理解できるであろう。
【００４７】
（従来のサンプリングされた振幅リードチャネル）
図１をここで参照すれば、従来のサンプリングされた振幅リードチャネルの詳細なブロック図が示されている。ライト動作のあいだ、ユーザデータ２またはデータ発生器４からのプリアンブルデータ（例えば２Ｔのプリアンブルデータ）が、媒体上にライトされる。ＲＬＬエンコーダ６は、ＲＬＬ制約条件にしたがって、ユーザデータ２を２進シーケンスｂ（ｎ）８に符号化する。１／（１＋Ｄ2）プリコーダ１０は、記録チャネル１８および等化器フィルタの伝達関数を補償し、ビット誤りの伝搬を防止するために、２進シーケンスｂ（ｎ）８をプリコードする。プリコーダ１０の出力（プリコードされたシーケンス〜ｂ（ｎ）１２）は、〜ｂ（Ｎ）＝０をａ（Ｎ）＝−１に、かつ〜ｂ（Ｎ）＝１をａ（Ｎ）＝＋１に変調するＮＲＺ変調器１４によって、シンボルａ（ｎ）１６に変換される。ライト回路９は、シンボルａ（ｎ）１６に応答して、ボーレート１／Ｔで記録ヘッドコイル中の電流を変調することによって、２進シーケンスを媒体上に記録する。周波数シンセサイザ５２は、ボーレートライトクロック５４をライト回路９に供給する。また、周波数シンセサイザ５２は、記録ヘッドがその上に位置しているゾーンに従ってチャネルデータレート信号（ＣＤＲ）３０により調整される。
【００４８】
記録された２進シーケンスを媒体からリードするとき、タイミングリカバリ２８は、まず、リードチャネルへの入力としてマルチプレクサ６０を通したライトクロック５４を選択することによって、ライト周波数にロックする。いったんライト周波数にロックされると、マルチプレクサ６０は、記録されたユーザデータよりも前にディスク上に記録されたアクイジションプリアンブルを得るために、リードヘッドからの信号１９をリードチャネルへの入力として選択する。可変利得増幅器２２は、アナログリード信号５８の振幅を調整し、アナログフィルタ２０は、エイリアシングノイズを減衰させるとともに、所望の応答を得るために初期等化をおこなう。サンプリングデバイス２４は、アナログフィルタ２０からのアナログリード信号６２をサンプリングし、離散時間等化器フィルタ２６は、所望の応答を得るためにサンプル値２５をさらに等化する。パーシャルレスポンス記録においては、所望の応答は、例えば、しばしば以下の表５から選択される。
【００４９】
【表５】
等化の後、リード信号５８の振幅と、サンプリングデバイス２４の周波数および位相とをそれぞれ調整するために、等化されたサンプル値３２は、判定により向きの決められた利得制御５０と、タイミングリカバリ回路２８とに与えられる。タイミングリカバリは、等化されたサンプル３２をボーレートに同期させるために、ライン２３を介してサンプリングデバイス２４の周波数を調整する。周波数シンセサイザ５２は、温度、電圧およびプロセスのばらつきに対してタイミングリカバリ周波数を所定の値に揃えるために、センタ周波数の粗い設定値をライン６４を介してタイミングリカバリ回路２８に与える。チャネルデータレート（ＣＤＲ）信号３０は、シンセサイザ５２の周波数範囲を、現在のゾーンについてのデータレートにしたがって調整する。利得制御５０は、チャネルの周波数応答の大きさを所望のパーシャルレスポンスに一致させるために、ライン２１を介して可変利得増幅器２２の利得を調整する。
【００５１】
等化されたサンプル３２は、ＰＲ４シーケンス検出器３４（典型的には、一対のインタリーブされたスライディング閾値検出器として実施される）にも送られる。ＰＲ４シーケンス検出器３４は、サンプル値から推定された２進シーケンス＾ｂ（ｎ）３３を検出する。ＲＬＬデコーダ３６は、ＰＲ４シーケンス検出器３４からの推定された２進シーケンス＾ｂ（ｎ）３３を、推定されたユーザデータ３７に復号化する。データシンク検出器６６は、ＲＬＬデコーダ３６の動作をフレームに同期させるために、データセクタ１５の中のシンクマーク７０（図２Ｂに示す）を検出する。誤差がなければ、推定された２進シーケンス＾ｂ（ｎ）３３は、記録された２進シーケンスｂ（ｎ）８と一致し、復号化されたユーザデータ３７は、記録されたユーザデータ２と一致する。
【００５２】
（データフォーマット）
図２Ａは、１連の同心円状データトラック１３を備えた磁気媒体のデータフォーマットの１例を示す。ここで、それぞれのデータトラック１３は、サーボウェッジ１７の埋め込まれた複数のセクタ１５を有している。サーボコントローラ（不図示）が、サーボウェッジ１７内のサーボデータを処理し、そのサーボデータに応答して、リード／ライトヘッドを所望のトラック上に位置づける。また、サーボコントローラは、サーボウェッジ１７内のサーボバーストを処理することによって、データをライトしたり、リードしたりしながら、所望のトラックのセンタライン上にヘッドを位置合わせし続ける。サーボウェッジ１７は、簡単な離散時間パルス検出器によっても、あるいは離散時間シーケンス検出器３４によっても検出されうる。もしシーケンス検出器３４がサーボデータを検出すれば、サーボウェッジ１７のフォーマットは、ユーザデータセクタ１５と同様に、プリアンブルと、シンクマークとを含むことになる。
【００５３】
図２Ｂは、アクイジションプリアンブル６８、シンクマーク７０およびデータ７２を備えたユーザデータセクタ１５のフォーマットを示す。タイミングリカバリは、アクイジションプリアンブル６８を処理することによって、データ７２をリードする前に正しいサンプリング周波数および位相を得ており、シンクマーク７０は、データ７２の始まりを区切る。
【００５４】
記憶密度の全体を増加させるために、ディスクは、１トラック当たり１４個のデータセクタを有する外側のゾーン１１と、１トラック当たり７個のデータセクタを有する内側のゾーン２７とに区分される。実用時には、ディスクは、実際には、ゾーン当たりのセクタ数が互いに異なる複数のゾーンに区分される。その場合、データは、それぞれ異なるデータレートでそれぞれのゾーンに記録されたり、そこから検出されたりする。
【００５５】
（従来のタイミングリカバリ）
図３Ａは、結合された記録チャネルｑ(ｔ) ４２、アナログフィルタｆ(ｔ)４４、および離散時間等化器ｃ(ｎ)４６のＰＲ４ダイパルス応答ｈ（ｔ）４０を示している。もしサンプリング周波数および位相が正しい（τ＝０）なら、等化されたサンプルシーケンスは、｛０、 ０、 ＋１、 ０、 −１、 ０、 ０、…｝となる。これに対して、位相誤差（τ！＝０）は、等化されたサンプルシーケンスに誤差をもたらす。例えば位相誤差をもつサンプルシーケンスは、｛＋０．１、−０．２、 ＋０．４、 ＋０．８、−０．４、−０．８、 ＋０．２、 −０．１、 …｝でありうる。これらの誤差は、符号間干渉（ＩＳＩ）が存在する時には大きくなる。図３Ｂに示されているように、最適なサンプリングの事例は、ＩＳＩが最小になる、アイダイヤグラムの開口48において起こる。理想的なＰＲ４記録チャネルでは、最適なサンプリング位相は、τ＝０の時（すなわち、リード信号のサンプルが、ボーレートと同期がとられている時）である。
【００５６】
図１に示す従来のＰＲ４リードチャネルでは、タイミングリカバリ回路２８は、サンプリングデバイスを同期させることによって、リード信号のサンプル値をボーレートに同期させる。図４は、従来のサンプリングタイミングリカバリ回路２８の概観を示している。可変周波数発振器（ＶＦＯ）１６４は、典型的にはディジタルリードチャネルにおけるアナログ・ディジタル変換器（Ａ／Ｄ）であるサンプリングデバイス２４のサンプリングクロック２３を制御する。マルチプレクサ１５９は、アクイジションのあいだは等化されていないサンプル値２５を選択し、トラッキングのあいだは等化されたサンプル値３２を選択することによって、付随するレイテンシを避けるために、アクイジションのあいだ、離散等化器フィルタ２６をタイミングループから除く。位相誤差推定器１５５は、ライン１４９を介して受け取られたサンプル値と、ライン１４３上の、スライサのようなサンプル値推定器１４１からの推定されたサンプル値Ｘkとに応答して、位相誤差推定値を発生する。ループフィルタ１６０は、位相誤差をフィルタリングすることによって、サンプリングクロック２３と、ボーレートとの間の周波数差に比例した値に落ちつく周波数オフセットΔｆ １６７を発生する。周波数オフセットΔｆ １６７は、周波数シンセサイザ５２からのセンタ周波数制御信号６４とともに、サンプリングクロック２３をＶＦＯ １６４の出力において調整することによって、サンプリングをボーレートに同期させる。
【００５７】
ゼロ位相スタート回路１６２は、ＶＦＯ １６４の動作をアクイジションの始めに停止させることによって、サンプリングクロック２３と、リード信号６２との間の初期位相誤差を最小にする。これは、ＶＦＯ １６４をディセーブルし、アナログリード信号６２におけるゼロクロスを検出し、検出されたゼロクロスと第１のボーレートサンプルとの間の所定の遅延の後にＶＦＯ １６４を再びイネーブルすることによっておこなわれる。
【００５８】
図４の位相誤差推定器１５５は、以下の確率勾配方程式（１）に従って動作する。
【００５９】
ΔΘ＝Ｙk・（Ｘk-1）＋Ｙk-1・（Ｘk） （１）
ここで、Ｙkは、実際のサンプル値１４９であり、Ｘkは、スライサ１４１の出力における推定されたサンプル値１４３である。
【００６０】
位相誤差ΔΘを推定するための上記方程式は、それぞれのサンプル事例におけるアナログリード信号に含まれるパルスの傾きを近似することに基づいている。もしこの傾きが十分に規定されないのなら、位相誤差推定値の精度が低下する。１／（１＋Ｄ2）プリコーダ１０を用いる、図１に示す従来のＰＲ４リードチャネルでは、データシンボルを表すアナログパルスの傾きは、そのシンボルがディスク上にライトされた時のプリコーダ１０の状態によってはうまく規定できない。このことは、図５に示されている。図５は、従来のＰＲ４リードチャネルにおいてディスク上にライトされた同一のデータシンボルに対する２つの可能なアナログリード信号（すなわち、これら２つの可能なアナログリード信号は、１／（１＋Ｄ2）プリコーダの初期状態に依存している）を示している。サンプル事例３とサンプル事例４との間で、上側の波形におけるアナログリード信号の傾きは、下側の波形におけるアナログリード信号の傾きよりも十分によく規定されうる。容易に理解できるように、これは、符号間干渉（ＩＳＩ）の与える影響が、（破線で示されているように）第２のダイパルス応答の極性次第で変わってくるからである。よって、下側の波形に比べて、上側の波形のほうが、方程式（１）の位相誤差推定値にはるかに近似した傾きを与えることができる。
【００６１】
（改善されたサンプリングされた振幅リードチャネル）
図６は、本発明による改善されたサンプリングされた振幅リードチャネルを示している。符号化スキームを簡単にするために、図１に示されている従来のＲＬＬエンコーダ６の代わりに、後述するようにタイミングリカバリの位相誤差推定値を改善する本発明によるＲＬＬ／タイミングエンコーダ１７０が用いられている。さらに、図１の１／（１＋Ｄ2）プリコーダ１０およびＮＲＺ変調器１４は用いられない。その代わり、符号化されたデータシンボルｂ（ｎ）８は、ＮＲＺＩ変調器１７２を用いて磁気ディスクに直接、ライトされる。すなわち、データシンボルｂ（ｎ）８内の「１」ビットについては、ＮＲＺＩ変調器１７２は、ライト電流を（正から負に、またはその逆に）トグルし、「０」ビットについては、ライト電流を変更しないままにする。
【００６２】
記録された２進データをリードする時には、図６のリードチャネルは、上述した図１に示す従来技術によるリードチャネルと同様に動作する。好ましくは２つのインタリーブされたスライディング閾値検出器として実施される、ビタビ型のＰＲ４シーケンス検出器１７４は、図１の検出器３４と同様に、等化されたサンプル値３２の偶数インタリーブおよび奇数インタリーブを処理する。しかし、従来の１／（１＋Ｄ2）プリコーダ１０が用いられないので、ＰＲ４シーケンス検出器１７４は、データシーケンス１７６内で検出された「１」に対応するそれぞれの磁気遷移について符号ビット１７８を出力する（すなわち、シーケンス検出器１７４は、符号付きのＰＲ４データを出力する）。符号ビット１７８には、それぞれのインタリーブにおいてシーケンス検出器１７４により出力される「１」ビットおよび「０」ビットのそれぞれが関連づけられる。例えば、もし偶数のインタリーブにおいて正の遷移が検出されれば、シーケンス検出器１７４は、偶数のインタリーブにおいて負の遷移が検出されるまで、複数の「＋０」値が後続する「＋１」を出力する。表６による組合わせロジックを伴って実施されるＮＲＺＩ変換器１８０は、符号付きのＰＲ４データを推定された符号付きのＮＲＺＩシーケンス（ＳＮＲＺＩ）＾ｂ（ｎ）３３に変換する。そしてこのようにして、ディスクにライトされたデータシンボルｂ（ｎ）８の表現に変換しなおす。
【００６３】
【表６】
ＰＲ４シーケンス検出器１７４およびＮＲＺＩ変換器１８０について代わりに実施可能な形態が、図７Ａおよび図７Ｂに示されている。この実施の形態では、スライディング閾値ビタビ検出器１７１Ａおよび１７１Ｂは、等化されたサンプル値３２の偶数インタリーブおよび奇数インタリーブをそれぞれ処理するが、上述したような符号ビット１７８は出力しない。その代わり、それぞれの検出器は、（従来のＮＲＺＩ状態遷移図ではなく）図７Ａに示されているＮＲＺ状態遷移図に従って動作するように改変されている。２つの状態１７３Ａおよび１７３Ｂは、ＮＲＺシーケンスの状態、すなわち、磁束の極性を示している。遷移の分岐には、参照符号±Ｓ／Ｘというラベルがつけられている。ここで、±Ｓは信号サンプルを表し、Ｘは２進ＮＲＺシーケンスを表す。検出器１７１Ａおよび１７１Ｂにより出力されるＮＲＺシーケンス１７５Ａおよび１７５Ｂが、マルチプレクサ１７７で組み合わされることによって、シフトレジスタ１８１へとシフトされる完全なＮＲＺシーケンス１７９を形成する。シフトレジスタの出力１７６は、その後、ＮＲＺシーケンス１７９を１−Ｄフィルタ１８０に通すことによって、符号付きのＮＲＺＩシーケンス＾ｂ（ｎ）３３に変換される。ここで、フィルタ内の加算器１８３は、１０を底とする（base ten）（ＸＯＲゲートではない）。
【００６５】
推定されたＮＲＺＩシーケンス＾ｂ（ｎ）３３は、推定されたユーザデータシーケンス３７を発生するために、ＲＬＬ／タイミングエンコーダ１７０とは逆のマッピングに従って、ＲＬＬ／タイミングデコーダ１８２により復号化される。誤り検出および訂正（ＥＤＡＣ）回路１８４は、推定されたユーザデータシーケンス内の誤りを検出、訂正することによって、ホストコンピュータに転送される訂正されたユーザデータシーケンス１８６を発生する。
【００６６】
上述したように、図１に示す従来の１／（１＋Ｄ2）プリコーダ１０は、ビット誤りの伝搬を防止する。このことは、ビット指向の誤り検出を用い、例えばファイヤコードのような訂正符号を用いる記憶システムには必要である。本発明は、後述する独特のエンコーダ１７０／デコーダ１８４実現方式により、このビット誤り伝搬の問題に対処する。ＥＤＡＣ回路１８４は、例えば、リードソロモン符号のような公知のバイト指向の誤り訂正符号のいずれかに従って動作する。このような符号の詳細については、当業者にはよく知られている。
【００６７】
（エンコーダ）
本発明の一局面は、ディスク上にライトされる磁気遷移を制御し、それによりリードバック時に結果として得られるアナログパルスの各サンプル事例における傾きを制御することによって、図６のタイミングリカバリ回路２８における位相誤差推定値を改善することができるように、データを符号化すること（１７０）にある。本発明によれば、磁束遷移を制御することが可能である。なぜなら、図１に示す従来のＰＲ４リードチャネルに見られる１／（１＋Ｄ2）プリコーダ１０は、図示されているように、図６のＰＲ４リードチャネルでは用いられないからである。換言すれば、データシンボルのある与えられた入力シーケンスについて、結果として得られるアナログリード信号は、あいまいさなしに決めることができる。よって、このリード信号は、結果として得られる位相誤差推定値の質に従って評価されうる。
【００６８】
よって、本発明では、ユーザデータシンボルはそれぞれ、そのシンボルが生成することになる最終的な位相誤差推定値の質に従って、そのグレードが決められる。もし、あるデータシンボルのグレードが所定の閾値を超えており、結果として得られる位相誤差推定値が十分に正確であることが示されるのなら、そのデータシンボルは、修正なしでディスクにライトされる。しかし、もしそのグレードが閾値を下回っているのなら、そのデータシンボルは、位相誤差推定値の正確さを改善する新しいシンボルに符号化される。
【００６９】
本発明によるＲＬＬ／タイミングエンコーダ１７０の詳細なブロック図は、図８Ａに示されている。ユーザデータ２は、１７ビットシフトレジスタ１８８に下位バイト１９０と上位バイト１９２とをロードすることによって、一度に１６ビット処理される。シフトレジスタの中央ビット１９４は「０」にセットされ、コードワードが当初はマッピングされないことを示す。以下の説明から理解できるように、現在のコードワードのグレードを決めることができるように、以前のコードワードの下位バイト１９６が、レジスタ１９８にロードされる。
【００７０】
グレーダ２００は、それぞれのビットがシフトレジスタ１８８からライン２０２を介してシフトアウトするときに、現在のコードワードにおけるそれぞれのビットのグレードを決める。コードワードのこれらのビットは、グレードを決められた後、ライン２０２を介して再びレジスタ１８８へとシフトしなおされる。ビットのグレードは、レジスタ２０６に蓄積され（２０４）、全コードワードのグレード２０８は、比較器２１０において以前の閾値と比較される。閾値を超えたかどうかによって、レジスタ１８８にシフトしなおされていた現在のコードワードが、この時点で符号化される。
【００７１】
好ましい実施の形態では、比較器２１０における閾値は、１８である。もしコードワードのグレード２０８が１８を超えているのなら、そのコードワードはマッピングされない。なぜなら、このコードワードは、すでに、正確な位相誤差推定値を発生できるからである。逆に、もしコードワードのグレード２０８が１８を下回っているのなら、上位バイト１９２および下位バイト１９０は、以下の表７Ａ〜表７Ｆに従って動作する８／８エンコーダ２１２により、より正確な位相誤差推定値を与える新しいコードワード２１４にそれぞれ独立してマッピングされる。この選択的マッピングは、グレード比較器２１０の出力２１８と、ＦＯＲＣＥ ＭＡＰ信号２２０およびＩＮＨＩＢＩＴ信号２２２とによって制御されるマルチプレクサ２１６を通して実施される。これら２つの信号については、以下に詳しく説明する。
【００７２】
【表７Ａ】
【表７Ｂ】
【表７Ｃ】
【表７Ｄ】
【表７Ｅ】
【表７Ｆ】
コードワードに含まれるそれぞれのビットのビットグレードは、以下の表８に従って生成される。最も正確な位相誤差推定値を与えるビットシーケンスについては、表８は、現在、グレードが決められつつある対応するビットに関連づけられたグレード値を示している。すなわち、図８Ａのグレーダ２００は、現在、グレードが決められつつある（２０２）ビットを、周辺のビットの文脈に則って評価する。もし入力シーケンスと、表８に掲げられているシーケンスのうちのいずれか一つとの間に一致が見られれば、グレーダ２００は、グレードの決められたビットに対応するグレード値を出力する。そうでなければ、グレーダ２００は、ゼロのグレードを出力する。
【００７９】
【表８】
例えば、以前のコードワードと現在のコードワードとが以下のようである場合を考える。
【００８１】
以前のコードワード 現在のコードワード
…ＸＸＸ０１１０１ １１００１０１１００１１１０１１
図８Ａのグレーダ２００は、現在のコードワードの最初のビットに対してビットグレード２を出力する。なぜなら、このビットは、表８の第１欄、第６行のシーケンス「０１１１０」の第３のビットであるからである。第２のビットについては、グレード２が出力される。なぜなら、このビットは、第１欄、第６行のシーケンス「０１１１０」の第４のビットであるからである。第３のビットについては、グレード０が出力される。なぜなら、このビットは、表８の行のどれとも一致しないからである。第４のビットには、グレード２が割り当てられる。なぜなら、このビットは、第１行のシーケンスと一致するからである。以下も同様である。
【００８２】
一致が見られるのは、表８のシーケンスが現在のコードワードを超えない場合のみである。例えば、現在のコードワードのビット１６のグレードを決める時、表８では、行３の最後の欄、ならびに、行１０および１１の第１欄のみが用いられる。なぜなら、その他のシーケンスは、すべて現在のコードワードの端を超えているからである。さらに、表８の最後の行は、一致がほかに見られない時には、現在のコードワードのビット１３〜１６のグレードを決めるのに用いられる。
【００８３】
タイミングリカバリのための位相誤差推定値の正確さを最適化するためにユーザデータを符号化することに加えて、ＲＬＬ／タイミングエンコーダ１７０は、コードワードが確実に以下の制約を満たすようにしなければならない。すなわち、
１．リードバック時には、リード信号のサンプル値に含まれる、連続する非ゼロのサンプルの間に最大ｋ個の（ｋの好ましい値は１４である）サンプルが確実に発生するようにする制約と、
２．リードバック時には、リード信号サンプル値に含まれる偶数および奇数のインタリーブの両方で、現在のコードワードの中央ビットに続くビットから始まり、後続するコードワードの中央ビットで終わる１７ビットから構成されるそれぞれのシーケンスに、非ゼロのサンプル値が確実に発生するようにする制約と、の２つである。
【００８４】
上記第１の制約は、ＲＬＬ（ｄ、ｋ）符号の公知のｋ制約に類似している。すなわち、この制約は、ＰＲ４リードチャネル用のタイミングリカバリ２８を確実に正しく動作させる。なぜなら、位相誤差推定値は、非ゼロのサンプル値が等化器２６の出力において処理される時のみ計算されるからである。上記第２の制約は、ＰＲ４シーケンス検出器３４において確実にパスを除外（path closure）することができるようにし（すなわち、疑似破局的な誤り事象を符号化の対象から外し（code out））、ＰＲ４シーケンス検出器３４によりどのような最小距離の誤り事象が発生されても、そのような誤り事象が３つよりも多くのコードワードバイトに影響を及ぼす事態を確実に防止できる。これにより得られる効果については、以下に述べるＥＤＡＣ回路１８４の説明を読めば、もっとよく理解できるであろう。
【００８５】
図８Ａにおいて、ランレングス検出器２２４は、現在のコードワード１８８の上位バイト２２８、以前のコードワード２２６の予め処理された（prepended）下位バイト１９８およびマッピングされたコードワード２１４を評価することによって、上記２つの制約が満たされているかどうかを判定する。上記２つの制約についてチェックをおこなうためには、入力シーケンスを１＋Ｄフィルタ（不図示）に通すことによって、その入力シーケンスをＰＲ４フォーマットに変換しなければならない。もし現在のコードワードがマッピングされておらず、上記ランレングス制約に違反しているのなら、ランレングス検出器２２４は、マルチプレクサ２１６においてコードワードが強制的にマッピングされるようにするＦＯＲＣＥ ＭＡＰ信号２２０をアサートする。表７Ａ〜表７Ｆに示すようにマッピング用にセットされたコードワードは、もしＦＯＲＣＥ ＭＡＰ信号２２０がアクティベートされれば、マッピング後のコードワードが上記制約を必ず満たすことを保証する。
【００８６】
もし、より正確な位相誤差推定値を与えるために、現在のコードワードが新しいコードワード２１４にマッピングされる（２１２）のなら、ランレングス検出器２２４は、マッピングされたコードワード２１４と、以前のコードワードの予め処理された下位バイト１９８とをチェックすることによって、上記２つの制約が満たされているかどうかをチェックする。もしマッピングされたコードワード２１４が上記制約に違反しているのなら、ランレングス検出器２２４は、マルチプレクサ２１６におけるマッピングを禁止するＩＮＨＩＢＩＴ信号２２２をアサートする。表７Ａ〜表７Ｆのマッピング用にセットされたコードワードは、もしＩＮＨＩＢＩＴ信号２２２がアクティベートされれば、マッピングされていないコードワードが上記制約を必ず満たすことを保証する。
【００８７】
８／８エンコーダ２１２は、表７Ａ〜表７Ｆに従ってマッピングされたコードワード２１４を以下のように生成する。まず、エンコーダ２１２は、レジスタ２２８に格納されている現在のコードワードの上位バイト１９２を表７Ａ〜表７Ｆに従ってマッピングする。次に、レジスタ２３０に格納されている現在のコードワードの下位バイト１９０がビット反転（bit-wise reversed）され（２３２）、上位バイト２２８と同じマッピングを用いて（すなわち、表７Ａ〜表７Ｆを用いて）８／８エンコーダ２１２により符号化される。マルチプレクサ２１６の出力におけるマッピングされた／マッピングされていないコードワード２３４は、１７ビットのシフトレジスタ２２６にロードされる。上位バイトは、レジスタ２３６にロードされ、下位バイトは、ビット反転された（２３８）後、レジスタ２４０にロードされる。シフトレジスタ２２６の中央ビット２４２は、もしコードワードがマッピングされているのなら、マルチプレクサ２４４を介して「１」ビットとしてロードされ、もしコードワードがマッピングされていないのなら、「０」ビットとしてロードされる。中央ビット２４２は、図６のデコーダ１８２により、リード動作の間にコードワードを復号化するのに用いられる。このことについては、ＥＤＡＣ回路１８４を説明する次のセクションで図８Ｂを参照して詳しく説明する。
【００８８】
（誤り検出および訂正）
図６に示されている本発明によるリードチャネルは、ＲＬＬ／タイミングデコーダ１８２により出力された推定されたデータシーケンス３７における誤りを訂正する、誤り検出および訂正回路（ＥＤＡＣ）１８４においてバイト指向の誤り訂正符号（ＥＣＣ）を実施する。例えば、リードソロモン符号のようなバイト指向のＥＤＡＣシステムでは、ディスクにライトされるコードワードを形成するためにデータに付加される冗長シンボルを生成するために、データは数学的に処理される。これらの冗長シンボルは、その後、リードバック時に、推定され復号化されたデータシーケンス３７における誤りを検出し、訂正するために用いられる。
【００８９】
ここで、再び図２Ａおよび図２Ｂを参照すると、トラック１３における各セクタ１５は、単一のＥＣＣコードワードを表すことができる。すなわち、１個のセクタのデータフィールド７２は、ユーザデータと、そのユーザデータの終わりに付加される冗長シンボルとを含むことができる。しかし、磁気記録システムにおいて最もよく発生する誤りは、典型的には、２つ以上の連続するバイトに及ぶバースト誤りである。多数のコードワードをつくるために１個のセクタにおけるデータをインタリーブすれば、ＥＤＡＣ回路１８４のパフォーマンスが改善されることはよく知られている。なぜなら、バースト誤りは、単一のコードワードに影響を及ぼすのではなく、多数のコードワードにわたって広がるからである。このことは、図９Ａに示されている。図９Ａは、３つのインタリーブされたコードワードに分割された、典型的な５１２バイトセクタを示している。データバイト０は、コードワード１の第１のバイトであり、データバイト３は、その第２のバイトである。データバイト１は、コードワード２の第１のバイトであり、データバイト４は、その第２のバイトである。以下も同様である。もしバースト誤りがデータバイト３に始まり、データバイト５で終わるのなら、インタリーブされていないシステムのように１個のコードワード中の３つのバイトに誤りがあるのではなく、１コードワードにつき１バイトのみに誤りがあることになる。本発明では、ＥＤＡＣ回路１８４は、好ましくは、３インタリーブ・リードソロモン誤り訂正符号として実施される。このような符号は、例えば、米国特許第5,446,743号に開示されている。この特許は、本発明と同一の譲受人に譲渡されている。
【００９０】
インタリーブされたバイト指向の符号を用いた誤り訂正に関する、従来の技術によるリードチャネルの別の局面は、図１に示されているＲＬＬエンコーダ６およびＲＬＬデコーダ３６（ＥＮＤＥＣ）である。典型的には、検出されたデータシーケンスにおけるそれぞれのビット誤りが、復号化された出力シーケンスにおける１バイトのみに影響を及ぼすだけですむように、従来のＥＮＤＥＣの符号レートは選択される。例えば、先に引用した米国特許第5,422,760号は、９ビットの各コードワードを８ビットのデータバイトに復号化することによって、復号化された出力シーケンスにおいて９ビットの誤りからのビット誤り伝搬を１バイトまたは２バイトに制限する、８／９ ＥＮＤＥＣを開示している。しかし、このような従来の８／９ ＥＮＤＥＣに関する欠点としては、レートが８／９と低いことに伴うオーバーヘッドのために記憶容量が低下することが挙げられる。例えば、レート１６／１７のようなもっと高いレートのＥＮＤＥＣを従来の技術により実施すれば、２つのコードワードに広がるバースト誤りが、復号化されたシーケンス３７における４つのバイトの悪影響を及ぼす結果、図９Ａのコードワードのうちの１つが、誤りを含むバイトを２つ含むことになってしまう。本発明は、検出された２進シーケンス３３において９ビット以下の広がりをもつどのようなバースト誤りでも、復号化された出力シーケンス３７では最大でも２バイトに影響を及ぼすようにし、１７ビット以下の誤りなら、最大でも３バイトに影響を及ぼすようにする、レート１６／１７ ＥＮＤＥＣを設けることによってこの問題を克服する。よって、図９Ａにおけるインタリーブされたそれぞれのコードワードでは、１７ビット以下の広がりをもつどのような誤りに対しても、検出された２進シーケンス３３における誤りを含むバイトは最大でも１バイトとなる。
【００９１】
このことは、本発明によれば、コードワードの最初の８ビットを、最後の８ビットからは独立して復号化することにより達成される。本発明によるデコーダ１８２は、図８Ｂに示されている。ＰＲ４／ＮＲＺＩ変換器１８０により出力された推定されたＮＲＺＩシーケンス＾ｂ（ｎ）３３は、８ビット上位バイトレジスタ２４８、中央ビットレジスタ２５０および下位バイトレジスタ２５２を有するレジスタ２４６へとシリアルにシフトされる。いったん１７ビットのコードワードの全体がレジスタ２４６内にシフトされれば、上位バイト２４８が、８／８デコーダ２５６への入力としてマルチプレクサ２５４を通して選択される。８／８デコーダ２５６は、以下の表９Ａ〜表９Ｇに従って復号化されたバイト２５８を出力する。中央ビット２５０は、受け取られたコードワードが図８Ａの８／８ ＲＬＬ／タイミングエンコーダ１７０により符号化されたかどうかによって、復号化されたバイト２５８か、または、上位バイト２６２をマルチプレクサ２６０を介して選択する。マルチプレクサ２６０の出力は、デマルチプレクサ２６３を通してルーティングされ、１６ビットレジスタ２６６の上位バイト２６４に格納される。次に、コードワードの下位バイト２５２がビット反転され（２６８）、マルチプレクサ２５４を通してルーティングされた後、表９Ａ〜表９Ｇに従って８／８デコーダ２５６によりマッピングされる（すなわち、コードワードの上位バイト２４８を復号化するのにも、下位バイト２５２を復号化するのにも同じデコーダが用いられるので、回路のコストを下げ、その複雑さを緩和することができる）。中央ビット２５０は、受け取られたコードワードが図８Ａの８／８ ＲＬＬ／タイミングエンコーダ１７０により符号化されたかどうかによって、復号化されたバイト２５８か、または、下位バイト２６２をマルチプレクサ２６０を介して選択する。マルチプレクサ２６０の出力は、デマルチプレクサ２６３を通してルーティングされ、ビット反転された（２７０）後、１６ビットレジスタ２６６の下位バイト２７２に格納される。
【００９２】
【表９Ａ】
【表９Ｂ】
【表９Ｃ】
【表９Ｄ】
【表９Ｅ】
【表９Ｆ】
【表９Ｇ】
以上の説明により、本発明によるデコーダ１８２が、１７ビットのコードワードを上位バイト、下位バイトの順で互いに独立して復号化することは明らかであろう。すなわち、従来の技術とは異なり、本発明では、もしあるコードワードの下位バイトに誤りが含まれていれば、その上位バイトを正しく復号化する。逆の場合も同様である。その結果、あるコードワードの第１のビットに始まり、第２のコードワードの第１のバイトを超えて広がっている（つまり、少なくとも２５ビット長である）誤りは、復号化された出力の３バイトに影響を及ぼすのみとなる。また、１７ビット以下の広がりをもつ誤りは、３つの連続する復号化されたバイトに影響を及ぼすのみとなる。なぜなら、１７ビットの誤りは、最大でも１個の中央ビットに影響を及ぼすのみであるからである。よって、１７ビット以下の広がりをもつどのような誤りでも、図９Ａに示されている３つのインタリーブでは、１コードワードにつき１バイトにしか悪影響を及ぼさない。
【０１００】
図６のＰＲ４シーケンス検出器３４における最小距離誤り事象が、１７ビットを超える広がりをもつことにより、連続するコードワードの２つの中央ビットに悪影響を及ぼし、復号化された出力のうちの４バイトが誤りを含むようになることもありうる。このことは、図９Ｂに示されている。図９Ｂは、あるインタリーブにおいて検出されたシーケンスのトレリス図２７４およびディスク上に記録された対応するコードワード２７５を示す図である。このシーケンス例では、チャネルノイズが原因で、シーケンス検出器は、第１のコードワード２８０の第５のビット２７８で偽の正遷移２７６を検出しており、後続するコードワード２８６の第１０のビット２８４で負遷移２８２を検出している。その結果、ＰＲ４シーケンス検出器３４により出力される誤りを含むシーケンス出力は、正しいシーケンスである…０−、０−、０−、０−、０−、０−、０−、０−、０−、０−、０−、０−、…ではなく、…１＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、１−、…となる。第１のコードワード２８０の中央ビット２８８の絶対値は正しく「０」と検出されるものの、符号ビットは、誤って「＋」として検出されるので、ＰＲ４／ＮＲＺＩ変換器１８０は、正しくない値を出力することになる。よって、第１のコードワード２８０の両バイトともに、誤って復号化されることになる。同様に、第２のコードワード２８６の第１のバイトの符号ビットも誤っているので、それらのビットもまた、ＰＲ４／ＮＲＺＩ変換器１８０により誤って復号化されることになる。最後に、第２のコードワード２８６の第２のバイトも誤って復号化される。なぜなら、第１のビット２８４における偽の負遷移２８２は、正しい値である「０−」ではなく、「１−」として検出されるからである。よって、本発明の一局面は、ＰＲ４シーケンス検出器における最小距離誤り事象が、２つの連続するコードワードの中央ビットを超えて広がるのを防止することによって、その誤り事象の長さを３つの連続するコードワードバイトに制約することである。
【０１０１】
本発明では、偶数インタリーブおよび奇数インタリーブの両方において、１７ビットのシーケンスごとに非ゼロのサンプル値が検出されるように入力シーケンスを符号化することによって、ＰＲ４検出器における最小距離誤り事象の長さを３コードワードバイトに制約する。ここで、それぞれの１７ビットシーケンスは、ある１７ビットコードワードの中央ビット２８９の直後のビットから始まり、後続するコードワードの中央ビット２９０で終わる。このことは、図９Ｃに示されている。図９Ｃは、第１のコードワード２９４の第２のバイトに「１」ビット３００が符号化されていることを除いて、図９Ｂに示すシーケンスと同じコードワードシーケンスに対するトレリス図２９２を示している。このようにして、第１のコードワード２９４の中央ビット２８９に続く最初のビットに始まり、第２のコードワード２９８の中央ビット２９０で終わる広がりの中で、非ゼロのサンプル値２９６が、リード信号のサンプル値において検出される。図からわかるように、これにより、（ノイズサンプル２７６の振幅が、第１のコードワード２９４における「１」ビット３００により生成される信号サンプル２９６の振幅よりも小さい（その可能性は高い）とすれば）正のノイズサンプル２７６によりもたらされた最小距離誤り事象が、２つの連続する中央ビットに広がることを防止することができる。
【０１０２】
よって、上述したように、図８Ａのエンコーダ１７０は、現在のコードワード１８８の上位バイト２２８、以前のコードワード２２６の予め処理された下位バイト１９８およびマッピングされたコードワード２１４を評価するＲＬ検出器２２４を備えている。もし上記制約が満たされないのなら、ＲＬ検出器２２４は、上述したように（ＦＯＲＣＥ ＭＡＰ信号２２０またはＩＮＨＩＢＩＴ信号２２２を介して）コードワードが強制的にマッピングされるようにするか、または、マッピングを禁止する。
【０１０３】
よって、各コードワードの上位バイトおよび下位バイトを互いに独立して復号化し、かつ、ＰＲ４検出器における最小距離誤り事象が２つの連続するコードワードの中央ビットに広がることを防止することによって、１７ビット以下の長さをもつ誤り事象により悪影響を及ぼされる連続するコードワードバイトの数は、最大でも３となる。すなわち、図９Ａの３インタリーブシステムの場合、１７ビット以下のバースト誤り事象は、それぞれのコードワードでわずか１バイトに悪影響を及ぼすにすぎない。このようにして、本発明によれば、従来の技術による１６／１７ ＥＮＤＥＣで見られるような４コードワードバイトにわたる誤りの伝搬を防止しつつ、効率のよいレート１６／１７ ＥＮＤＥＣを実施することができる。
【０１０４】
本発明の各局面は、本願明細書で以上に開示した実施の形態によって完全に実現される。しかし、本発明のさまざまな局面が、他の異なる実施の形態によっても、本発明の本質的作用からはずれることなく実現可能であることは、当業者には理解できよう。例えば、図８Ａに示すエンコーダ１７０および図８Ｂに示すデコーダ１８２は、組み合わせのロジックを用いても、あるいはルックアップテーブルを用いても実施することができる。このような改変およびその他の改変は、以上に開示した教示を考慮すれば、自明であり、単なる設計上の選択事項にすぎない。以上に開示した特定の実施の形態は、あくまでも例示を目的とするものであり、本発明の範囲を限定するためのものではない。本発明の範囲は、添付の請求の範囲により適切に解釈されるべきである。
【０１０５】
【発明の効果】
本発明によれば、実施するのがあまり複雑ではなく、復号化された出力における誤りの伝搬を防止できる、レート１６／１７ ＥＮＤＥＣを提供することができる。
【図面の簡単な説明】
【図１】従来のサンプリングされた振幅リードチャネルのブロック図である。
【図２Ａ】複数のユーザデータセクタおよび複数の埋め込みサーボデータセクタから構成される複数の同心円状データトラックを有する磁気ディスク記憶媒体のデータフォーマットの一例を示す図である。
【図２Ｂ】ユーザデータセクタのフォーマットの一例を示す図である。
【図３Ａ】タイミング位相誤差τをもつＰＲ４リードチャネルのサンプリングされたダイパルス応答を示す図である。
【図３Ｂ】ＰＲ４リードチャネルの３レベル「アイダイアグラム」を示す図である。
【図４】位相同期ループに用いられる位相誤差推定器を有するＰＲ４リードチャネルのための従来のタイミングリカバリ回路を示す詳細ブロック図である。
【図５】従来のＰＲ４リードチャネルに１／（１＋Ｄ2）プリコーダを用いる時の、同一のユーザデータ入力シーケンスから得られる２つのアナログリード波形を示す図である。
【図６】本発明による改善されたサンプリングされた振幅リードチャネルのブロック図である。
【図７Ａ】ダイコードシーケンスの場合のＮＲＺ状態遷移図である。
【図７Ｂ】図７Ａの状態遷移図に従って動作する、スライディング閾値ビタビシーケンス検出器の実現形態を示す図である。
【図８Ａ】図４の位相誤差推定器の動作を最適化するために、ユーザデータを符号化する１６／１７エンコーダを詳細に示す図である。
【図８Ｂ】検出されたＮＲＺＩデータシーケンスを推定されたユーザデータシーケンスに復号化する際に、図８Ａのエンコーダとは逆の演算をおこなう１６／１７デコーダを詳細に示す図である。
【図９Ａ】３つのインタリーブされたＥＣＣコードワードのかたちで磁気ディスク上に記録される１セクタのデータを示す図である。
【図９Ｂ】最小距離ＰＲ４誤り事象が２つの連続するコードワードの中央のビット間に広がることによって、復号化された出力シーケンスの４つのバイトに悪影響を及ぼすことを説明する図である。
【図９Ｃ】図９Ｂの誤り伝搬を防止する、本発明による符号化制約を示す図である。
【符号の説明】
２ ユーザデータ
４ データ発生器
９ ライト回路
１８ 磁気記録チャネル
２０ アナログ受信フィルタ
２２ 可変利得増幅器
２４ Ａ／Ｄ変換器
２６ 離散等化器フィルタ
２８ タイミングリカバリ
５０ 利得制御
５２ 周波数シンセサイザ
６０ マルチプレクサ
６６ データシンク検出器
１７２ ＮＲＺＩ変調器
１７４ ＰＲ４シーケンス検出器
１８０ ＰＲ４／ＮＲＺＩ変換器
１８２ ＲＬＬ／タイミングデコーダ
１８６ 誤り訂正されたユーザデータ
Claims (14)
- ｎビットのコードワードをｍビットのデータワードに復号化するｍ／ｎ ＥＮＤＥＣにおいて、
該ｎビットのコードワードのうちの所定の第１の数のビットを該データワードの第１のシンボルに復号化し、かつ該ｎビットのコードワードのうちの所定の第２の数のビットを該データワードの第２のシンボルに復号化するデコーダを備えている、ｍ／ｎ ＥＮＤＥＣであって、
（ａ）該デコーダが、該データワードの該第１のシンボルを、該データワードの該第２のシンボルの復号化とは独立して復号化し、かつ、該デコーダが、該データワードの該第２のシンボルを、該データワードの該第１のシンボルの復号化とは独立して復号化し、
（ｂ）該データワードの該第１のシンボルを復号化する時の誤りが、該データワードの該第２のシンボルを復号化する時の誤りをもたらさず、かつ、該データワードの該第２のシンボルを復号化する時の誤りが、該データワードの該第１のシンボルを復号化する時の誤りをもたらさず、
前記デコーダが、前記データワードの前記第１のシンボルおよび前記第２のシンボルを復号化する時に、同一の復号化ロジックに従って動作する、ｍ／ｎ ＥＮＤＥＣ。 - ｎビットのコードワードをｍビットのデータワードに復号化するｍ／ｎ ＥＮＤＥＣにおいて、
該ｎビットのコードワードのうちの所定の第１の数のビットを該データワードの第１のシンボルに復号化し、かつ該ｎビットのコードワードのうちの所定の第２の数のビットを該データワードの第２のシンボルに復号化するデコーダを備えている、ｍ／ｎ ＥＮＤＥＣであって、
（ａ）該デコーダが、該データワードの該第１のシンボルを、該データワードの該第２のシンボルの復号化とは独立して復号化し、かつ、該デコーダが、該データワードの該第２のシンボルを、該データワードの該第１のシンボルの復号化とは独立して復号化し、
（ｂ）該データワードの該第１のシンボルを復号化する時の誤りが、該データワードの該第２のシンボルを復号化する時の誤りをもたらさず、かつ、該データワードの該第２のシンボルを復号化する時の誤りが、該データワードの該第１のシンボルを復号化する時の誤りをもたらさず、
前記デコーダが、以下の表１Ａ〜表１Ｇに従って動作する、ｍ／ｎ ＥＮＤＥＣ。
- ｎビットのコードワードをｍビットのデータワードに復号化するｍ／ｎ ＥＮＤＥＣにおいて、
該ｎビットのコードワードのうちの所定の第１の数のビットを該データワードの第１のシンボルに復号化し、かつ該ｎビットのコードワードのうちの所定の第２の数のビットを該データワードの第２のシンボルに復号化するデコーダを備えている、ｍ／ｎ ＥＮＤＥＣであって、
（ａ）該デコーダが、該データワードの該第１のシンボルを、該データワードの該第２のシンボルの復号化とは独立して復号化し、かつ、該デコーダが、該データワードの該第２のシンボルを、該データワードの該第１のシンボルの復号化とは独立して復号化し、
（ｂ）該データワードの該第１のシンボルを復号化する時の誤りが、該データワードの該第２のシンボルを復号化する時の誤りをもたらさず、かつ、該データワードの該第２のシンボルを復号化する時の誤りが、該データワードの該第１のシンボルを復号化する時の誤りをもたらさず、
復号化する前に、前記コードワードのうちの所定の数のビットをビット反転するビット 反転回路をさらに備えている、ｍ／ｎ ＥＮＤＥＣ。 - （ａ）前記ｎビットのコードワードのうちのマッピングビットを問い合わせる手段と、
（ｂ）該マッピングビットに応答して、前記データワードの前記第１のシンボルおよび該データワードの前記第２のシンボルを選択的に復号化する手段と、
をさらに備えている、請求項１〜３のいずれか１項に記載のｍ／ｎ ＥＮＤＥＣ。 - 前記デコーダが、前記コードワードのうちの９ビットを前記データワードの８ビットに復号化する、請求項１〜３のいずれか１項に記載のｍ／ｎ ＥＮＤＥＣ。
- ｎ＝１７および前記マッピングビットが、前記コードワードの中央ビットである、請求項４に記載のｍ／ｎ ＥＮＤＥＣ。
- 複数のコードワードから構成される、受け取られたデータストリームの両インタリーブにおいて、ｋビットの中に非ゼロのサンプル値が発生するように、前記ユーザデータを符号化する手段をさらに備えている、請求項６に記載のｍ／ｎ ＥＮＤＥＣ。
- ｎビットのコードワードをｍビットのデータワードに復号化する方法であって、
（ａ）前記ｎビットのコードワードのうちの所定の第１の数のビットを前記ｍビットのデータワードの第１のシンボルに復号化する、第１の復号化ステップと、
（ｂ）該ｎビットのコードワードのうちの所定の第２の数のビットを該データワードの第２のシンボルに復号化する、第２の復号化ステップであって、該データワードの該第１のシンボルを復号化する時の誤りが、該データワードの該第２のシンボルを復号化する時の誤りをもたらさないように、該第１の復号化ステップからは独立して動作する、第２の復号化ステップとを含み、
前記第１および第２の復号化ステップが、同一の復号化ロジックに従って動作する、方法。 - ｎビットのコードワードをｍビットのデータワードに復号化する方法であって、
（ａ）前記ｎビットのコードワードのうちの所定の第１の数のビットを前記ｍビットのデータワードの第１のシンボルに復号化する、第１の復号化ステップと、
（ｂ）該ｎビットのコードワードのうちの所定の第２の数のビットを該データワードの第２のシンボルに復号化する、第２の復号化ステップであって、該データワードの該第１のシンボルを復号化する時の誤りが、該データワードの該第２のシンボルを復号化する時の誤りをもたらさないように、該第１の復号化ステップからは独立して動作する、第２の復号化ステップとを含み、
前記第１および第２の復号化ステップが、以下の表２Ａ〜表２Ｇに従って動作する、方法。
- ｎビットのコードワードをｍビットのデータワードに復号化する方法であって、
（ａ）前記ｎビットのコードワードのうちの所定の第１の数のビットを前記ｍビットのデータワードの第１のシンボルに復号化する、第１の復号化ステップと、
（ｂ）該ｎビットのコードワードのうちの所定の第２の数のビットを該データワードの第２のシンボルに復号化する、第２の復号化ステップであって、該データワードの該第１のシンボルを復号化する時の誤りが、該データワードの該第２のシンボルを復号化する時の誤りをもたらさないように、該第１の復号化ステップからは独立して動作する、第２の復号化ステップとを含み、
前記コードワードのうちの所定数のビットをビット反転させるステップをさらに含んでいる、方法。 - 前記第１および第２の復号化ステップが、前記コードワードの９ビットを前記データワードの８ビットに復号化する、請求項８〜１０のいずれか１項に記載の方法。
- （ａ）前記ｎビットコードワードのマッピングビットを問い合わせるステップと、
（ｂ）該マッピングビットに応答して、前記データワードの前記第１のシンボルおよび該データワードの前記第２のシンボルを選択的に復号化するステップと、
をさらに含んでいる、請求項８〜１０のいずれか１項に記載の方法。 - ｎ＝１７および前記マッピングビットが、前記１７ビットコードワードの中央ビットである、請求項１２に記載の方法。
- 複数のコードワードから構成される、受け取られたデータストリームの両インタリーブにおいて、ｋビット中に非ゼロのサンプル値が発生するように、前記ユーザデータを符号化するステップをさらに含んでいる、請求項１３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/681,692 | 1996-07-29 | ||
| US08/681,692 US5717395A (en) | 1996-07-29 | 1996-07-29 | Rate 16/17 ENDEC with independent high/low byte decoding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10134520A JPH10134520A (ja) | 1998-05-22 |
| JP3923143B2 true JP3923143B2 (ja) | 2007-05-30 |
Family
ID=24736365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20349997A Expired - Fee Related JP3923143B2 (ja) | 1996-07-29 | 1997-07-29 | １７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5717395A (ja) |
| EP (1) | EP0823787A3 (ja) |
| JP (1) | JP3923143B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717395A (en) * | 1996-07-29 | 1998-02-10 | Cirrus Logic, Inc. | Rate 16/17 ENDEC with independent high/low byte decoding |
| US5838738A (en) * | 1996-07-29 | 1998-11-17 | Cirrus Logic, Inc. | Coding to improve timing recovery in a sampled amplitude read channel |
| KR100408532B1 (ko) * | 1996-10-31 | 2004-01-24 | 삼성전자주식회사 | 데이타저장기기의prml코드생성방법 |
| US6324225B1 (en) * | 1997-12-22 | 2001-11-27 | Stmicroelectronics, Inc. | Timing recovery for data sampling of a detector |
| US6097320A (en) * | 1998-01-20 | 2000-08-01 | Silicon Systems, Inc. | Encoder/decoder system with suppressed error propagation |
| JP4058153B2 (ja) | 1998-02-25 | 2008-03-05 | 株式会社日立グローバルストレージテクノロジーズ | 符号化方法およびそれを用いた記録再生装置 |
| US6184806B1 (en) * | 1998-03-13 | 2001-02-06 | Quantum Corporation | Rate 32/33 (D=0, K=6) run length limited modulation code having optimized error propagation |
| US6522875B1 (en) * | 1998-11-17 | 2003-02-18 | Eric Morgan Dowling | Geographical web browser, methods, apparatus and systems |
| US6594217B1 (en) * | 1999-06-22 | 2003-07-15 | Cirrus Logic, Inc. | Servo synch mark processing in a disk drive system |
| JP4239314B2 (ja) * | 1999-09-06 | 2009-03-18 | ソニー株式会社 | 符号化装置および方法、復号装置および方法、および記録媒体 |
| JP2001127640A (ja) * | 1999-10-29 | 2001-05-11 | Sony Corp | 光学式回転記録媒体、データ記録方法、記録装置、再生装置 |
| US6456208B1 (en) * | 2000-06-30 | 2002-09-24 | Marvell International, Ltd. | Technique to construct 32/33 and other RLL codes |
| US7116736B2 (en) | 2002-01-02 | 2006-10-03 | International Business Machines Corporation | Method, system, and program for synchronization and resynchronization of a data stream |
| US6985320B2 (en) * | 2002-01-02 | 2006-01-10 | International Business Machines Corporation | Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system |
| US6819512B2 (en) * | 2003-02-18 | 2004-11-16 | Protoscience, Inc. | Triple-attribute method of encoding and decoding magnetic data |
| TWI258857B (en) * | 2004-06-02 | 2006-07-21 | Mstar Semiconductor Inc | Method for automatic equalizing mode selection and its device |
| TW200618485A (en) * | 2004-11-19 | 2006-06-01 | Lite On It Corp | Error correction for RLL channel bits in demodulation rules |
| JP4666235B2 (ja) * | 2008-05-28 | 2011-04-06 | ソニー株式会社 | 符号化装置及び方法、並びにプログラム |
| US9654144B2 (en) | 2014-09-30 | 2017-05-16 | Micron Technology, Inc. | Progressive effort decoder architecture |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196849A (en) * | 1992-01-31 | 1993-03-23 | International Business Machines Corporation | Method and apparatus for implementing PRML codes with maximum ones |
| US5535187A (en) * | 1993-12-15 | 1996-07-09 | Intenational Business Machines Corporation | High capacity run-length-limited coding system employing asymmetric and even-spaced codes |
| US5537112A (en) * | 1994-01-12 | 1996-07-16 | Seagate Technology, Inc. | Method and apparatus for implementing run length limited codes in partial response channels |
| US5635933A (en) * | 1995-06-30 | 1997-06-03 | Quantum Corporation | Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel |
| US5757822A (en) * | 1995-08-24 | 1998-05-26 | Quantum Corporation | Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC |
| US5717395A (en) * | 1996-07-29 | 1998-02-10 | Cirrus Logic, Inc. | Rate 16/17 ENDEC with independent high/low byte decoding |
-
1996
- 1996-07-29 US US08/681,692 patent/US5717395A/en not_active Expired - Lifetime
-
1997
- 1997-07-23 EP EP97305511A patent/EP0823787A3/en not_active Ceased
- 1997-07-29 JP JP20349997A patent/JP3923143B2/ja not_active Expired - Fee Related
- 1997-10-15 US US08/950,880 patent/US5844507A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0823787A2 (en) | 1998-02-11 |
| US5717395A (en) | 1998-02-10 |
| US5844507A (en) | 1998-12-01 |
| JPH10134520A (ja) | 1998-05-22 |
| EP0823787A3 (en) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3923143B2 (ja) | １７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法 | |
| US6246723B1 (en) | Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation | |
| US6052248A (en) | Parity channel code for enhancing the operation of a remod/demod sequence detector in a d=1 sampled amplitude read channel | |
| US6185173B1 (en) | Sampled amplitude read channel employing a trellis sequence detector matched to a channel code constraint and a post processor for correcting errors in the detected binary sequence using the signal samples and an error syndrome | |
| US6009549A (en) | Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization | |
| US6005727A (en) | Servo decoder for decoding an error correcting servo code recorded on a disc storage medium | |
| US6023386A (en) | Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel | |
| US6115198A (en) | PR4 sampled amplitude read channel for detecting user data and embedded servo data | |
| US6246346B1 (en) | Storage system employing high-rate code with constraint on run length between occurrences of an influential pattern | |
| KR101034771B1 (ko) | 데이터 검출 방법 | |
| US7379452B2 (en) | Synchronous read channel | |
| US5757294A (en) | Rate 24/25 modulation code for PRML recording channels | |
| KR100550510B1 (ko) | 부분 응답 채널에서 노이즈 상관을 감소시키기 위한 방법과 장치 | |
| KR100495715B1 (ko) | 샘플링된진폭판독채널및고장허용방법 | |
| US5961658A (en) | PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel | |
| US5786951A (en) | Sampled amplitude read channel employing a discrete time noise generator for calibration | |
| US5926490A (en) | Sampled amplitude read channel employing a remod/demod sequence detector guided by an error syndrome | |
| US6513141B1 (en) | Sampled amplitude read channel employing a trellis sequence detector and a post processor for generating error metrics used to correct errors made by the trellis sequence detector | |
| JP3892945B2 (ja) | サンプリングされた振幅リードチャネルおよび２進データをリードする方法 | |
| US6460150B1 (en) | Noise-predictive post-processing for PRML data channel | |
| US6345074B1 (en) | Maximum likelihood servo detector for detecting an error correcting servo code recorded on a disc storage medium | |
| US5786950A (en) | PR4 sampled amplitude read channel employing an NRZI write modulator and a PR4/NRZI converter | |
| US7136440B2 (en) | Timing recovery for data sampling of a detector | |
| JP2000040968A (ja) | 符号化方法および符号化装置、復号化方法および復号化装置、並びに提供媒体 | |
| US6393598B1 (en) | Branch metric compensation for digital sequence detection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |