JP3922228B2 - 発光装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、有機半導体膜を駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子またはＬＥＤ（発光ダイオード）素子などの発光素子と、この発光素子の発光動作を制御する薄膜トランジスタ（以下、ＴＦＴという。）とを用いたアクティブマトリクス型の表示装置に関するものである。さらに詳しくは、その表示特性を向上するためのレイアウトの最適化技術に関するものである。
【０００２】
【従来の技術】
ＥＬ素子またはＬＥＤ素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ないなどの利点もある。
【０００３】
図２２は、このような表示装置の一例として、電荷注入型の有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置のブロック図を示してある。この図に示す表示装置１Ａでは、透明基板上に、複数の走査線ｇａｔｅと、これらの走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇと、これらのデータ線ｓｉｇに並列する複数の共通給電線ｃｏｍと、データ線ｓｉｇと走査線ｇａｔｅとの交差点に対応する画素７とが構成されている。データ線ｓｉｇに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路３が構成されている。走査線に対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路４が構成されている。また、画素７の各々には、走査線を介して走査信号がゲート電極に供給される第１のＴＦＴ２０と、この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと、この保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３０と、第２のＴＦＴ３０を介して共通給電線ｃｏｍに電気的に接続したときに共通給電線ｃｏｍから駆動電流が流れ込む発光素子４０とが構成されている。
【０００４】
すなわち、図２３（Ａ）、（Ｂ）に示すように、いずれの画素７においても、島状の２つの半導体膜を利用して第１のＴＦＴ２０および第２のＴＦＴ３０が形成され、第２のＴＦＴ３０のソース・ドレイン領域には、第１の層間絶縁膜５１のコンタクトホールを介して中継電極３５が電気的に接続し、該中継電極３５には第２の層間絶縁膜５２のコンタクトホールを介して画素電極４１が電気的に接続している。この画素電極４１の上層側には、正孔注入層４２、有機半導体膜４３、対向電極ｏｐが積層されている。ここで、対向電極ｏｐは、データ線ｓｉｇなどを跨いで複数の画素７にわたって形成されている。なお、第２のＴＦＴ３０のソース・ドレイン領域には、コンタクトホールを介して共通給電線ｃｏｍが電気的に接続している。
【０００５】
これに対して、第１のＴＦＴ２０では、そのソース・ドレイン領域に電気的に接続する電位保持電極ｓｔは、ゲート電極３１の延設部分３１０に電気的に接続している。この延設部分３１０に対しては、その下層側においてゲート絶縁膜５０を介して半導体膜４００が対向し、この半導体膜４００は、それに導入された不純物によって導電化されているので、延設部分３１０およびゲート絶縁膜５０とともに保持容量ｃａｐを構成している。ここで、半導体膜４００に対しては第１の層間絶縁膜５１のコンタクトホールを介して共通給電線ｃｏｍが電気的に接続している。従って、保持容量ｃａｐは、第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持するので、第１のＴＦＴ２０がオフになっても、第２のＴＦＴ３０のゲート電極３１は画像信号に相当する電位に保持される。それ故、発光素子４０には共通給電線ｃｏｍから駆動電流が流れ続けるので、発光素子４０は発光し続けることになる。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記の表示装置１Ａでは、液晶表示装置と比較して、第２のＴＦＴ３０および共通給電線ｃｏｍが必要な分、画素７が狭いため、表示の品位を高めることができないという問題点がある。
【０００７】
そこで、本発明の課題は、基板上に構成される画素および共通給電線のレイアウトを改良して画素の発光領域を拡張し、表示の品位を高めることのできる表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の発光装置は、複数の走査線と、前記複数の走査線と交差する複数のデータ線と、複数の共通給電線と、前記複数のデータ線と前記複数の走査線とによりマトリクス状に形成された複数の画素電極と、各々のゲート電極が前記複数の走査線のうち対応する走査線に電気的に接続され、各々のソース又はドレインの一方が前記複数のデータ線のうち対応するデータ線に電気的に接続された複数の第１のトランジスタと、各々のゲート電極が前記第１のトランジスタのソース又はドレインの他方に電気的に接続され、各々のソース又はドレインの一方が前記複数の共通給電線のうち対応する共通給電線に電気的に接続されるとともに各々のソース又はドレインの他方が前記複数の画素電極のうち対応する画素電極に電気的に接続された複数の第２のトランジスタと、前記第２のトランジスタのゲートに一方の電極が電気的に接続された保持容量と、前記第２のトランジスタの上に設けられたバンク層と、平面的に見て前記バンク層の内側に、且つ前記画素電極の上に設けられた発光素子とを備え、前記保持容量の他方の電極は前記共通給電線からなることを特徴とする。また、前記発光素子は、前記第２のトランジスタを介して前記対応する共通給電線と前記画素電極とが電気的に接続したときに前記画素電極に対応する対向電極との間に流れる駆動電流によって発光してもよい。
【０００９】
さらに、本発明は、データ線、それに接続する画素群、１本の共通給電線、それに接続する画素群、及び該画素群に画像信号を供給するデータ線を１つの単位としてそれを走査せんの延設方向に繰り返すので、２列分の画素を１本の共通給電線で駆動すれば、１列の画素群ごとに共通給電線を形成する場合と比較して共通給電線の形成領域を狭めることができ、その分、画素の発光領域を拡張できる。よって、輝度、コントラスト比などの表示性能を向上させることができる。
【００１０】
このように構成するにあたっては、たとえば、前記共通給電線を挟むように配置された２つの画素の間では、前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ、および前記発光素子を、当該共通給電線を中心に線対称に配置することが好ましい。
【００１１】
本発明において、前記走査線の延設方向に沿って隣接するいずれの画素の間でも前記有機半導体膜の形成領域の中心のピッチが等しいことが好ましい。このように構成すると、インクジェットヘッドから有機半導体膜の材料を吐出して有機半導体膜を形成するのに都合がよい。すなわち、有機半導体膜の形成領域の中心のピッチが等しいので、インクジェットヘッドから有機半導体膜の材料を等間隔で吐出していけばよい。これにより、インクジェットヘッドの移動制御機構が簡易になるとともに、位置精度も向上する。
【００１２】
また、前記有機半導体膜の形成領域は、前記有機半導体膜よりも厚い絶縁膜からなるバンク層で囲まれているとともに、該バンク層は、同じ幅寸法で前記データ線および前記共通給電線を覆うように構成されていることが好ましい。このように構成すると、有機半導体膜をインクジェット法により形成する際に、バンク層が有機半導体膜が周囲にはみ出すのを防止するので、有機半導体膜を所定領域内に形成できる。また、該バンク層は、同じ幅寸法で前記データ線および前記共通給電線を覆うため、走査線の延設方向に沿って隣接するいずれの画素の間でも有機半導体膜の形成領域の中心のピッチが等しくするのに適している。ここで、対向電極は少なくとも画素領域上のほぼ全面、あるいはストライプ状に広い領域にわたって形成され、データ線と対向する状態にある。従って、このままでは、データ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間にバンク層が介在しているので、対向電極との間に形成される容量がデータ線に寄生することを防止できる。その結果、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。
【００１３】
本発明において、前記画素に対して前記共通給電線とは反対側を通る２本のデータ線の間に相当する位置には、配線層が形成されていることが好ましい。２本のデータ線が並列していると、これらのデータ線の間でクロストークが発生するおそれがある。しかるに本発明では、２本のデータ線の間にはそれらとは別の配線層が通っているので、このような配線層を画像の少なくとも１水平走査期間内で固定電位としておくだけで、上記のクロストークを防止できる。
【００１４】
この場合に、前記複数のデータ線のうち、隣接する２本のデータ線の間では、画像信号のサンプリングを同一のタイミングで行うことが好ましい。このように構成すると、２本のデータ線の間でサンプリング時の電位変化が同時に起こるので、これらのデータ線の間でクロストークが発生するのをより確実に防止できる。
【００１５】
本発明では、同一の前記共通給電線との間で前記駆動電流の通電が行われる複数の画素には、極性が反転した駆動電流により前記発光素子の駆動が行われる２種類の画素がほぼ同数含まれていることが好ましい。
【００１６】
このように構成すると、共通給電線から画素に流れる駆動電流と、画素から共通給電線に流れる駆動電流とが相殺され、共通給電線に流れる駆動電流が小さくて済む。従って、共通給電線をその分細くすることができるので、パネル外形に対する表示面積を拡張できる。また、駆動電流の差により生じる輝度むらをなくすことができる。
【００１７】
たとえば、前記データ線の延設方向では各画素における駆動電流の極性が同一で、前記走査線の延設方向では各画素における駆動電流の極性が１画素毎に、あるいは２画素毎に反転するように構成する。あるいは、前記走査線の延設方向では各画素における駆動電流の極性が同一で、前記データ線の延設方向では各画素における駆動電流の極性が１画素毎、あるいは２画素毎に反転するように構成してもよい。これらの形態のうち、２画素毎に駆動電流の極性が反転するように構成した場合には、同じ極性の駆動電流が流れる画素については、隣接する画素の間で対向電極を共通にすることができるので、対向電極のスリット数を減らすことができる。すなわち、大電流が流れる対向電極の抵抗値を高くすることなく、極性反転を実現できる。
【００１８】
また、前記走査線の延設方向および前記データ線の延設方向のいずれの方向でも、各画素における駆動電流の極性が１画素毎に反転するように構成してもよい。
【００１９】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００２０】
［実施の形態１］
（アクティブマトリクス基板の全体構成）
図１は、表示装置の全体のレイアウトを模式的に示すブロック図、図２は、それに構成されたアクティブマトリクスの等価回路図である。
【００２１】
この図に示すように、本形態の表示装置１ではその基体たる透明基板１０の中央部分が表示部２とされている。透明基板１０の外周部分のうち、データ線ｓｉｇの両端側には画像信号を出力するデータ側駆動回路３、および検査回路５が構成され、走査線ｇａｔｅの両端側には走査信号を出力する走査側駆動回路４が構成されている。これらの駆動回路３、４では、Ｎ型のＴＦＴとＰ型のＴＦＴとによって相補型ＴＦＴが構成され、この相補型ＴＦＴは、シフトレジスタ、レベルシフタ、アナログスイッチなどを構成している。なお、透明基板１０上において、データ側駆動回路３よりも外周領域には、画像信号や各種の電位、パルス信号を入力するための端子群とされる実装用パッド６が形成されている。
【００２２】
（共通給電線と画素の配置）
表示装置１では、液晶表示装置のアクティブマトリクス基板と同様、透明基板１０上に、複数の走査線ｇａｔｅと、該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇとが構成され、図２に示すように、これらのデータ線ｓｉｇと走査線ｇａｔｅとによりマトリクス状に形成された画素７が構成されている。
【００２３】
これらの画素７のいずれにも、走査線ｇａｔｅを介して走査信号がゲート電極２１（第１のゲート電極）に供給される第１のＴＦＴ２０が構成されている。このＴＦＴ２０のソース・ドレイン領域の一方は、データ線ｓｉｇに電気的に接続し、他方は電位保持電極ｓｔに電気的に接続している。走査線ｇａｔｅに対しては容量線ｃｌｉｎｅが並列配置され、この容量線ｃｌｉｎｅと電位保持電極ｓｔとの間には保持容量ｃａｐが形成されている。従って、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇから画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。
【００２４】
電位保持電極ｓｔには第２のＴＦＴ３０のゲート電極３１（第２のゲート電極）が電気的に接続している。このＴＦＴ３０のソース・ドレイン領域の一方は、共通給電線ｃｏｍに電気的に接続する一方、他方は発光素子４０の一方の電極（後述する画素電極）に電気的に接続している。共通給電線ｃｏｍは定電位に保持されている。従って、第２のＴＦＴ３０がオン状態になったときに、このＴＦＴを介して共通給電線ｃｏｍの電流が発光素子４０に流れ、発光素子４０を発光させる。
【００２５】
本形態では、共通給電線ｃｏｍの両側に、該共通給電線ｃｏｍとの間で駆動電流の供給が行われる複数の画素７が配置され、これらの画素７に対して共通給電線ｃｏｍとは反対側を２本のデータ線ｓｉｇが通っている。すなわち、データ線ｓｉｇ、それに接続する画素群、１本の共通給電線ｃｏｍ、それに接続する画素群、および該画素群に画素信号を供給するデータ線ｓｉｇを１つの単位としてそれを走査線ｇａｔｅの延設方向に繰り返してあり、共通給電線ｃｏｍは、１本で２列分の画素７に対して駆動電流を供給する。そこで、本形態では、共通給電線ｃｏｍを挟むように配置された２つの画素７の間では、第１のＴＦＴ２０、第２のＴＦＴ３０、および発光素子４０が当該共通給電線ｃｏｍを中心に線対称に配置され、これらの素子と各配線層との電気的な接続を容易なものにしてある。
【００２６】
このように、本形態では、１本の共通給電線ｃｏｍで２列分の画素を駆動するので、１列の画素群ごとに共通給電線ｃｏｍを形成する場合と比較して、共通給電線ｃｏｍの数が１／２で済むとともに、同一の層間に形成される共通給電線ｃｏｍとデータ線ｓｉｇとの間に確保していた隙間が不要である。それ故、透明基板１０上において配線のための領域を狭くすることができるので、その分、各画素領域における発光面積の割合を高めることができ、輝度、コントラスト比などの表示性能を向上させることができる。
【００２７】
なお、このように１本の共通給電線ｃｏｍに２列分の画素が接続する構成としたため、データ線ｓｉｇは２本ずつ並列する状態にあって、それぞれの列の画素群に対して画像信号を供給することになる。
【００２８】
（画素の構成）
このように構成した表示装置１の各画素７の構造を図３ないし図６（Ａ）を参照して詳述する。
【００２９】
図３は、本形態の表示装置１に形成されている複数の画素７のうちの３つの画素７を拡大して示す平面図、図４、図５、および図６（Ａ）はそれぞれは、そのＡ−Ａ’線における断面図、Ｂ−Ｂ’線における断面図、およびＣ−Ｃ’線における断面図である。
【００３０】
まず、図３におけるＡ−Ａ’線に相当する位置では、図４に示すように、透明基板１０上には各画素７の各々に、第１のＴＦＴ２０を形成するための島状のシリコン膜２００が形成され、その表面にはゲート絶縁膜５０が形成されている。また、ゲート絶縁膜５０の表面にはゲート電極２１（走査線ｇａｔｅの一部）が形成され、該ゲート電極２１に対して自己整合的にソース・ドレイン領域２２、２３が形成されている。ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜に形成されたコンタクトホール６１、６２を介して、ソース・ドレイン領域２２、２３にはデータ線ｓｉｇ、および電位保持電極ｓｔがそれぞれ電気的に接続している。
【００３１】
各画素７には走査線ｇａｔｅと並列するように、走査線ｇａｔｅやゲート電極２１と同一の層間（ゲート絶縁膜５０と第１の層間絶縁膜５１との間）には容量線ｃｌｉｎｅが形成されており、この容量線ｃｌｉｎｅに対しては、第１の層間絶縁膜５１を介して電位保持電極ｓｔの延設部分ｓｔ１が重なっている。このため、容量線ｃｌｉｎｅと電位保持電極ｓｔの延設部分ｓｔ１とは、第１の層間絶縁膜５１を誘電体膜とする保持容量ｃａｐを構成している。なお、電位保持電極ｓｔおよびデータ線ｓｉｇの表面側には第２の層間絶縁膜５２が形成されている。
【００３２】
図３におけるＢ−Ｂ’線に相当する位置では、図５に示すように、透明基板１０上に形成された第１の層間絶縁膜５１および第２の層間絶縁膜５２の表面に各画素７に対応するデータ線ｓｉｇが２本、並列している状態にある。
【００３３】
図３におけるＣ−Ｃ’線に相当する位置では、図６（Ａ）に示すように、透明基板１０上には共通給電線ｃｏｍを挟む２つの画素７に跨がるように、第２のＴＦＴ３０を形成するための島状のシリコン膜３００が形成され、その表面にはゲート絶縁膜５０が形成されている。ゲート絶縁膜５０の表面には、共通給電線ｃｏｍを挟むように、各画素７の各々にゲート電極３１がそれぞれ形成され、このゲート電極３１に自己整合的にソース・ドレイン領域３２、３３が形成されている。ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜に形成されたコンタクトホール６３を介して、ソース・ドレイン領域６２に中継電極３５が電気的に接続している。一方、シリコン膜３００の中央部分で２つの画素７において共通のソース・ドレイン領域３３となる部分に対しては、第１の層間絶縁膜５１のコンタクトホール６４を介して、共通給電線ｃｏｍが電気的に接続している。これらの共通給電線ｃｏｍ、および中継電極３５の表面側には第２の層間絶縁膜５２が形成されている。第２の層間絶縁膜５２の表面側にはＩＴＯ膜からなる画素電極４１が形成されている。この画素電極４１は、第２の層間絶縁膜５２に形成されたコンタクトホール６５を介して中継電極３５に電気的に接続し、この中継電極３５を介して第２のＴＦＴ３０のソース・ドレイン領域３２に電気的に接続している。
【００３４】
ここで、画素電極４１は発光素子４０の一方の電極を構成している。すなわち、画素電極４１の表面には正孔注入層４２および有機半導体膜４３が積層され、さらに有機半導体膜４３の表面には、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極ｏｐが形成されている。この対向電極ｏｐは、少なくとも画素領域上に、あるいはストライプ状に形成された共通の電極であり、一定の電位に保持されている。
【００３５】
このように構成された発光素子４０では、対向電極ｏｐおよび画素電極４１をそれぞれ正極および負極として電圧が印加され、図７に示すように、印加電圧がしきい値電圧を越えた領域で有機半導体膜４３に流れる電流（駆動電流）が急激に増大する。その結果、発光素子４０は、エレクトロルミネッセンス素子あるいはＬＥＤ素子として発光し、発光素子４０の光は、対向電極ｏｐに反射され、透明な画素電極４１および透明基板１０を透過して出射される。
【００３６】
このような発光を行うための駆動電流は、対向電極ｏｐ、有機半導体膜４３、正孔注入層４２、画素電極４１、第２のＴＦＴ３０、および共通給電線ｃｏｍから構成される電流経路を流れるため、第２のＴＦＴ３０がオフ状態になると、流れなくなる。本形態の表示装置１では、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇから画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。従って、第２のＴＦＴ３０のゲート電極は、第１のＴＦＴ２０がオフ状態になっても、保持容量ｃａｐによって画像信号に相当する電位に保持されるので、第２のＴＦＴ３０はオン状態のままである。それ故、発光素子４０には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量ｃａｐに書き込まれて、第２のＴＦＴ３０はオフ状態になるまで維持される。
【００３７】
（表示装置の製造方法）
このように構成した表示装置１の製造方法において、透明基板１０上に第１のＴＦＴ２０および第２のＴＦＴ３０を製造するまでの工程は、液晶表示装置１のアクティブマトリクス基板を製造する工程と略同様であるため、図８を参照してその概要を説明する。
【００３８】
図８は、表示装置１の各構成部分を形成していく過程を模式的に示す工程断面図である。
【００３９】
すなわち、図８（Ａ）に示すように、透明基板１０に対して、必要に応じて、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約２０００〜５０００オングストロームのシリコン酸化膜からなる下地保護膜（図示せず。）を形成する。次に基板の温度を約３５０℃に設定して、下地保護膜の表面にプラズマＣＶＤ法により厚さが約３００〜７００オングストロームのアモルファスのシリコン膜からなる半導体膜１００を形成する。次にアモルファスのシリコン膜からなる半導体膜１００に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜１００をポリシリコン膜に結晶化する。レーザアニール法では、たとえば、エキシマレーザでビーム形状の長寸が４００ｍｍのラインビームを用い、その出力強度はたとえば２００ｍＪ／ｃｍ² である。ラインビームについてはその短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査していく。
【００４０】
次に、図８（Ｂ）に示すように、半導体膜１００をパターニングして島状の半導体膜２００、３００とし、その表面に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約６００〜１５００オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜５０を形成する。
【００４１】
次に、図８（Ｃ）に示すように、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、走査線ｇａｔｅの一部としてのゲート電極２１、３１を形成する。この工程では容量線ｃｌｉｎｅも形成する。なお、図中、３１０はゲート電極３１の延設部分である。
【００４２】
この状態で高濃度のリンイオンまたはボロンイオンを打ち込んで、シリコン薄膜２００、３００にはゲート電極２１、３１に対して自己整合的にソース・ドレイン領域２２、２３、３２、３３を形成する。なお、不純物が導入されなかった部分がチャネル領域２７、３７となる。
【００４３】
次に、図８（Ｄ）に示すように、第１の層間絶縁膜５１を形成した後、コンタクトホール６１、６２、６３、６４、６９を形成し、データ線ｓｉｇ、容量線ｃｌｉｎｅおよびゲート電極３１の延設部分３１０に重なる延設部分ｓｔ１を備える電位保持電極ｓｔ、共通給電線ｃｏｍ、および中継電極３５を形成する。その結果、電位保持電極ｓｔはコンタクトホール６９および延設部分３１０を介してゲート電極３１に電気的に接続する。このようにして第１のＴＦＴ２０および第２のＴＦＴ３０を形成する。また、容量線ｃｌｉｎｅと電位保持電極ｓｔの延設部分ｓｔ１とによって保持容量ｃａｐが形成される。
【００４４】
次に、図８（Ｅ）に示すように、第２の層間絶縁膜５２を形成し、この層間絶縁膜には、中継電極３５に相当する部分にコンタクトホール６５を形成する。次に、第２の層間絶縁膜５２の表面全体にＩＴＯ膜を形成した後、パターニングし、コンタクトホール６５を介して第２のＴＦＴ３０のソース・ドレイン領域３２に電気的に接続する画素電極４１を形成する。
【００４５】
次に、図８（Ｆ）に示すように、第２の層間絶縁膜５２の表面側に黒色のレジスト層を形成した後、このレジストを発光素子４０の正孔注入層４２および有機半導体膜４３を形成すべき領域を囲むように残し、バンク層ｂａｎｋを形成する。ここで、有機半導体膜４３は、各画素毎に独立して形成される場合、データ線ｓｉｇに沿ってストライプ状に形成される場合などのいずれの形状であっても、それに対応する形状にバンク層ｂａｎｋを形成するだけで、本形態に係る製造方法を適用できる。
【００４６】
次に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドＩＪから、正孔注入層４２を構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に正孔注入層４２を形成する。同様に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドＩＪから、有機半導体膜４３を構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に有機半導体膜４３を形成する。ここで、バンク層ｂａｎｋはレジストから構成されているため、撥水性である。これに対して、有機半導体膜４３の前駆体は主に親水性の溶媒を用いているため、有機半導体膜４３の塗布領域はバンク層ｂａｎｋによって確実に規定され、隣接する画素にはみ出ることがない。
【００４７】
このようにして有機半導体膜４３や正孔注入層４２をインクジェット法により形成する場合には、その作業効率や射出位置精度を高めるために、本形態では、図３に示すように、走査線ｇａｔｅの延設方向に沿って隣接するいずれの画素７間でも、前記有機半導体膜４３の形成領域の中心のピッチＰを等しくしてある。従って、矢印Ｑで示すように、走査線ｇａｔｅの延設方向に沿って等間隔の位置にインクジェットヘッドＩＪから有機半導体膜４３の材料などを吐出すればよいので、作業効率がよいという利点がある。また、インクジェットヘッドＩＪの移動制御機構が簡易になるとともに、打ち込み位置精度も向上する。
【００４８】
しかる後には、図８（Ｇ）に示すように、透明基板１０の表面側に対向電極ｏｐを形成する。ここで、対向電極ｏｐは少なくとも画素領域の全面、またはストライプ状に形成されるが、対向電極ｏｐをストライプ状に形成する場合には、透明基板１０の表面全体に金属膜を形成した後、それをストライプ状にパターニングする。
【００４９】
なお、バンク層ｂａｎｋについては、それが黒色のレジストから構成されているので、そのまま残し、以下に説明するように、ブラックマトリクスＢＭ、および寄生容量を低減するための絶縁層として利用する。
【００５０】
図１に示すデータ側駆動回路３や走査側駆動回路４にもＴＦＴが形成されるが、これらのＴＦＴは前記の画素７にＴＦＴを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するＴＦＴも、画素７のＴＦＴと同一の層間に形成されることになる。
【００５１】
また、前記第１のＴＦＴ２０、および第２のＴＦＴ３０については、双方がＮ型、双方がＰ型、一方がＮ型で他方がＰ型のいずれでもよいが、このようないずれの組合せであっても、周知の方法でＴＦＴを形成していけるので、その説明を省略する。
【００５２】
（バンク層の形成領域）
本形態では、図１に示す透明基板１０の周辺領域の総てに対して、前記のバンク層ｂａｎｋ（形成領域に斜線を付してある。）を形成する。従って、データ側駆動回路３および走査側駆動回路４はいずれも、バンク層ｂａｎｋによって覆われている。このため、これらの駆動回路の形成領域に対して対向電極ｏｐが重なる状態にあっても、駆動回路の配線層と対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになる。それ故、駆動回路２、３に容量が寄生することを防止できるので、駆動回路２、３の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００５３】
また、本形態では、図３ないし図５に示すように、データ線ｓｉｇに重なるようにバンク層ｂａｎｋを形成してある。従って、データ線ｓｉｇと対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになるので、データ線ｓｉｇに容量が寄生することを防止できる。その結果、データ側駆動回路３の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。
【００５４】
ここで、共通給電線ｃｏｍには、データ線ｓｉｇと違って、発光素子４０を駆動するための大きな電流が流れ、しかも、２列分の画素に対して駆動電流を供給する。このため、共通給電線ｃｏｍについては、その線幅をデータ線ｓｉｇの線幅よりも広く設定し、共通給電線ｃｏｍの単位長さ当たりの抵抗値を、データ線ｓｉｇの単位長さ当たりの抵抗値よりも小さくしてある。そのような設計条件下でも、本形態では、共通給電線ｃｏｍにも重なるようにバンク層ｂａｎｋを形成して有機半導体膜４３の形成領域を規定する際にここに形成するバンク層ｂａｎｋの幅を、２本のデータ線ｓｉｇに重なるバンク層ｂａｎｋと同一の幅寸法とすることにより、前記のように、走査線ｇａｔｅの延設方向に沿って隣接するいずれの画素７の間でも有機半導体膜４３の形成領域の中心のピッチＰを等しくするのに適した構造になる。
【００５５】
さらに、本形態では、図３、図４、および図６（Ａ）に示すように、画素電極４１の形成領域のうち、第１のＴＦＴ２０の形成領域および第２のＴＦＴ３０の形成領域と重なる領域にもバンク層ｂａｎｋを形成する。すなわち、図６（Ｂ）に示すように、中継電極３５と重なる領域にバンク層ｂａｎｋを形成しないと、たとえ対向電極ｏｐとの間に駆動電流が流れて有機半導体膜４３が発光しても、この光は中継電極３５と対向電極ｏｐとに挟まれて出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、このような無効電流が流れるはずの部分にバンク層ｂａｎｋを形成し、そこに駆動電流が流れることを防止するので、共通給電線ｃｏｍに無駄な電流が流れることが防止できる。それ故、共通給電線ｃｏｍの幅はその分狭くてよい。
【００５６】
また、前記のように黒色のレジストで構成したバンク層ｂａｎｋを残しておくと、バンク層ｂａｎｋはブラックマトリクスとして機能し、輝度、コントラスト比などの表示の品位が向上する。すなわち、本形態に係る表示装置１では、対向電極ｏｐが透明基板１０の表面側の全面、あるいは広い領域にわたってストライプ状に形成されるため、対向電極ｏｐでの反射光がコントラスト比を低下させる。しかるに本形態では、有機半導体膜４３の形成領域を規定しながら寄生容量を抑える機能を有するバンク層ｂａｎｋを黒色のレジストで構成したため、バンク層ｂａｎｋはブラックマトリクスとしても機能し、対向電極ｏｐからの反射光を遮るので、コントラスト比が高いという利点がある。また、バンク層ｂａｎｋを利用して自己整合的に発光領域を規定することができるので、バンク層ｂａｎｋをブラックマトリクスとして用いずに別の金属層などをブラックマトリクスとして用いたときに問題となる発光領域とのアライメント余裕が不要である。
【００５７】
［上記形態の改良例］
上記形態では、共通給電線ｃｏｍの両側のそれぞれに、該共通給電線ｃｏｍとの間で駆動電流が流れる画素７が配置され、該画素７に対して前記共通給電線ｃｏｍとは反対側を２本のデータ線ｓｉｇが並列して通っている。従って、２本のデータ線ｓｉｇの間でクロストークが発生するおそれがある。そこで、本形態では、図９、図１０（Ａ）、（Ｂ）に示すように、２本のデータ線ｓｉｇの間に相当する位置にダミーの配線層ＤＡを形成してある。このダミーの配線層ＤＡとしては、たとえば、画素電極４１と同時形成されたＩＴＯ膜ＤＡ１を利用することができる。また、ダミーの配線層ＤＡとしては、２本のデータ線ｓｉｇの間に容量線ｃｌｉｎｅからの延設部分ＤＡ２を構成してもよい。これらの双方をダミーの配線層ＤＡとして用いてもよい。
【００５８】
このように構成すると、並列する２本のデータ線ｓｉｇの間にはそれらとは別の配線層ＤＡが通っているので、このような配線層ＤＡ（ＤＡ１、ＤＡ２）を画像の少なくとも１水平走査期間内で固定電位としておくだけで、上記のクロストークを防止できる。すなわち、第１の層間絶縁膜５１および第２の層間絶縁膜５２は、膜厚が凡そ１μｍであるのに対して、２本のデータ線ｓｉｇ２本の間隔は約２μｍ以上であるため、各データ線ｓｉｇとダミーの配線層ＤＡ（ＤＡ１、ＤＡ２）との間に構成される容量に比較して、２本のデータ線ｓｉｇに間に構成される容量は十分に無視できるほど小さい。それ故、データ線ｓｉｇから漏れた高周波数の信号はダミーの配線層ＤＡ及びＤＡ２で吸収されるので、２本のデータ線ｓｉｇの間でのクロストークを防止できる。
【００５９】
また、複数のデータ線ｓｉｇのうち、隣接する２本のデータ線ｓｉｇの間では、画像信号のサンプリングを同一のタイミングで行うことが好ましい。このように構成すると、２本のデータ線ｓｉｇの間でサンプリング時の電位変化が同時に起きるので、これら２本のデータ線ｓｉｇの間におけるクロストークをより確実に防止できる。
【００６０】
［保持容量の別の構成例］
なお、上記形態では、保持容量ｃａｐを構成するのに容量線ｃｌｉｎｅを形成したが、従来技術で説明したように、ＴＦＴを構成するためのポリシリコン膜を利用して保持容量ｃａｐを構成してもよい。
【００６１】
また、図１１に示すように、共通給電線ｃｏｍと電位保持電極ｓｔとの間に保持容量ｃａｐを構成してもよい。この場合には、図１２（Ａ）、（Ｂ）に示すように、電位保持電極ｓｔとゲート電極３１とを電気的に接続させるためのゲート電極３１の延設部分３１０を共通給電線ｃｏｍの下層側にまで拡張し、この延設部分３１０と共通給電線ｃｏｍとの間に位置する第１の層間絶縁膜５１を誘電体膜として保持容量ｃａｐを構成すればよい。
【００６２】
［実施の形態２］
上記の実施の形態１では、いずれの画素７においても同一の極性の駆動電流で発光素子４０を駆動する構成であったが、以下に説明するように、同一の共通給電線ｃｏｍとの間で駆動電流の通電が行われる複数の画素７には、極性が反転した駆動電流により発光素子４０の駆動が行われる２種類の画素７が同数、含まれているように構成してもよい。
【００６３】
このような構成例を、図１３ないし図１７を参照して説明する。図１３は、極性の反転した駆動電流で発光素子４０が駆動される２種類の画素を構成した形態のブロック図である。図１４および図１５はそれぞれ、極性の反転した駆動電流で発光素子４０を駆動する際の走査信号、画像信号、共通給電線の電位、および電位保持電極の電位の説明図である。
【００６４】
本形態および後述する形態のいずれにおいても、図１３に示すように、極性の反転した駆動電流ｉで発光素子４０を駆動するにあたって、矢印Ｅで示すように共通給電線ｃｏｍから駆動電流が流れる画素７Ａでは、第１のＴＦＴ２０をｎチャネル型で構成し、矢印Ｆで示すように共通給電線ｃｏｍに向けて駆動電流が流れる画素７Ｂでは、第１のＴＦＴ２０をｐチャネル型で構成してある。このため、これらの２種類の画素７Ａ、７Ｂのそれぞれに走査線ｇａｔｅＡ、ｇａｔｅＢを構成する。また、本形態では、画素７Ａの第２のＴＦＴ３０をｐチャネル型で構成する一方、画素７Ｂの第２のＴＦＴ３０をｎチャネル型で構成し、いずれの画素７Ａ、７Ｂにおいても、第１のＴＦＴ２０と第２のＴＦＴ３０とを逆導電型にしてある。従って、画素７Ａに対応するデータ線ｓｉｇＡと、画素７Ｂに対応するデータ線ｓｉｇＢとを介してそれぞれ供給される画像信号についても、後述するように、その極性を反転させてある。
【００６５】
さらに、各画素７Ａ、７Ｂでは、極性の反転した駆動電流ｉで発光素子４０をそれぞれ駆動することから、後述するように、対向電極ｏｐの電位についても、共通給電線ｃｏｍの電位を基準としたときに逆極性となるように構成する必要がある。従って、対向電極ｏｐについては、極性が同一の駆動電流ｉが流れる画素７Ａ、７Ｂ同士を接続するように構成し、それぞれに所定の電位を印加することになる。
【００６６】
それ故、図１４および図１５のそれぞれには、画素７Ａ、７Ｂに対して、走査線ｇａｔｅＡ、ｇａｔｅＢを介して供給される走査信号の波形、データ線ｓｉｇＡ、ｓｉｇＢを介して供給される画像信号の波形、対向電極ｏｐの電位、および電位保持電極ｓｔＡ、ｓｔＢの電位を、共通給電線ｃｏｍの電位を基準に表してあるように、画素７Ａ、７Ｂの間において、各信号は、点灯期間および消灯期間のいずれにおいても逆極性となるように設定されている。
【００６７】
また、図１６（Ａ）、（Ｂ）に示すように、各画素７Ａ、７Ｂには、異なる構造の発光素子４０Ａ、４０Ｂが構成される。すなわち、画素７Ａに形成される発光素子４０Ａは、下層側から上層側に向かって、ＩＴＯ膜からなる画素電極４１、正孔注入層４２、有機半導体膜４３、対向電極ｏｐＡがこの順に積層されている。これに対して、画素７Ｂに形成される発光素子４０Ｂは、下層側から上層側に向かって、ＩＴＯ膜からなる画素電極４１、透光性をもつほど薄いリチウム含有アルミニウム電極４５、有機半導体層４２、正孔注入層４２、ＩＴＯ膜層４６、対向電極ｏｐＢがこの順に積層されている。従って、発光素子４０Ａ、４０Ｂの間では、それぞれ逆極性の駆動電流が流れるといっても、正孔注入層４２および有機半導体層４２が直接、接する電極層の構成が同一であるため、発光素子４０Ａ、４０Ｂの発光特性は同等である。
【００６８】
このような２種類の発光素子４０Ａ、４０Ｂを形成するにあたって、双方の有機半導体膜４３および正孔注入層４２はいずれも、インクジェット法によりバンク層ｂａｎｋの内側に形成するので、上下位置が反対でも製造工程が複雑になることはない。また、発光素子４０Ｂでは、発光素子４０Ａに比較して、透光性をもつほど薄いリチウム含有アルミニウム電極４５、およびＩＴＯ膜層４６を追加することになるが、それでも、リチウム含有アルミニウム電極４５は画素電極４１と同じ領域で積層している構造になっていても表示に支障がなく、ＩＴＯ膜層４６も対向電極ｏｐＢと同じ領域で積層している構造になっていても表示に支障がない。それ故、リチウム含有アルミニウム電極４５と画素電極４１とはそれぞれ別々にパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよい。同様に、ＩＴＯ膜層４６と対向電極ｏｐＢとはそれぞれ別々にパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよい。リチウム含有アルミニウム電極４５およびＩＴＯ膜層４６はバンク層ｂａｎｋの内側領域のみに形成してもよいことは勿論である。
【００６９】
このようにして各画素７Ａ、７Ｂにおいて極性の反転した駆動電流で発光素子４０Ａ、４０Ｂを駆動できるようにした上で、前記の２種類の画素７Ａ、７Ｂを図１７に示すように配置してある。この図において、符合（−）が付されている画素は、図１３、図１４、図１６で説明した画素７Ａに相当し、符合（＋）が付されている画素は、図１３、図１５、図１６で説明した画素７Ｂに相当する。なお、図１７には、走査線ｇａｔｅＡ、ｇａｔｅ、およびデータ線ｓｉｇＡ、ｓｉｇＢの図示を省略してある。
【００７０】
図１７に示すように、本形態では、データ線ｓｉｇＡ、ｓｉｇＢの延設方向では各画素における駆動電流の極性が同一で、走査線ｇａｔｅＡ、ｇａｔｅＢの延設方向では各画素における駆動電流の極性が１画素毎に反転している。なお、各画素に対応する対向電極ｏｐＡ、ｏｐＢの形成領域をそれぞれ一点鎖線で示すように、いずれの対向電極ｏｐＡ、ｏｐＢも、極性が同一の駆動電流が流れる画素７Ａ、７Ｂ同士を接続するように構成してある。すなわち、対向電極ｏｐＡ、ｏｐＢは、データ線ｓｉｇＡ、ｓｉｇＢの延設方向に沿ってストライプ状に別々に形成され、対向電極ｏｐＡ、ｏｐＢのそれぞれには、共通給電線ｃｏｍの電位を基準としたときに負の電位、および正の電位が印加される。
【００７１】
従って、各画素７Ａ、７Ｂと共通給電線ｃｏｍとの間には、それぞれ図１３に矢印Ｅ、Ｆに示す向きの駆動電流ｉが流れることになる。このため、共通給電線ｃｏｍを実質的に流れる電流は、極性の異なる駆動電流ｉの間で相殺されるので、共通給電線ｃｏｍに流れる駆動電流が小さくて済む。従って、共通給電線ｃｏｍをその分、細くすることができるので、画素７Ａ、７Ｂにおいて画素領域の発光領域の割合を高めることができ、輝度、コントラスト比などの表示性能を向上させることができる。
【００７２】
［実施の形態３］
なお、同一の共通給電線ｃｏｍとの間で駆動電流が逆の極性で流れるように画素を配置するという観点からすれば、各画素を図１８に示すように配置してもよい。なお、本形態では、各画素７Ａ、７Ｂの構成などが実施の形態２と同様であるため、その説明を省略し、図１８、および以下に説明する各形態を説明するための図１９ないし図２１には、図１３、図１４、図１６で説明した画素７Ａに相当する画素を符合（−）で表し、図１３、図１５、図１６で説明した画素７Ｂに相当する画素を符合（＋）で表してある。
【００７３】
図１８に示すように、本形態では、データ線ｓｉｇＡ、ｓｉｇＢの延設方向では各画素７Ａ、７Ｂにおける駆動電流の極性が同一で、走査線ｇａｔｅＡ、ｇａｔｅＢの延設方向では各画素７Ａ、７Ｂにおける駆動電流の極性が２画素毎に反転するように構成されている。
【００７４】
このように構成した場合にも、各画素７Ａ、７Ｂと共通給電線ｃｏｍとの間には、それぞれ図１３に矢印Ｅ、Ｆに示す向きの駆動電流ｉが流れることになる。このため、共通給電線ｃｏｍを流れる電流は、極性の異なる駆動電流ｉの間で相殺されるので、共通給電線ｃｏｍに流れる駆動電流が小さくて済む。従って、共通給電線ｃｏｍをその分、細くすることができるので、画素領域の画素７Ａ、７Ｂにおいて画素領域の発光領域の割合を高めることができ、輝度、コントラスト比などの表示性能を向上させることができる。それに加えて、本形態では、走査線ｇａｔｅＡ、ｇａｔｅＢの延設方向において駆動電流の極性が２画素毎に反転しているため、同じ極性の駆動電流で駆動される画素同士であれば、隣接し合う２列の画素に対して共通の対向電極ｏｐＡ、ｏｐＢをストライプ状に形成すればよい。それ故、対向電極ｏｐＡ、ｏｐＢのストライプ数を１／２に減らすことができる。また、１画素毎のストライプに比して、対向電極ｏｐＡ、ｏｐＢの抵抗を小さくできることから、対向電極ｏｐＡ、ｏｐＢの電圧降下の影響を軽減することができる。
【００７５】
［実施の形態４］
また、同一の共通給電線ｃｏｍとの間で駆動電流が逆の極性で流れるように画素を配置するという観点からすれば、各画素を図１９に示すように配置してもよい。
【００７６】
図１９に示すように、本形態では、走査線ｇａｔｅＡ、ｇａｔｅＢの延設方向では各画素７Ａ、７Ｂにおける駆動電流の極性が同一で、データ線ｓｉｇＡ、ｓｉｇＢの延設方向では各画素７Ａ、７Ｂにおける駆動電流の極性が１画素毎に反転するように構成されている。
【００７７】
このように構成した場合にも、実施の形態２または３と同様、共通給電線ｃｏｍを流れる電流は、極性の異なる駆動電流の間で相殺されるので、共通給電線ｃｏｍに流れる駆動電流が小さくて済む。従って、共通給電線ｃｏｍをその分、細くすることができるので、画素７Ａ、７Ｂにおいて画素領域の発光領域の割合を高めることができ、輝度、コントラスト比などの表示性能を向上させることができる。
【００７８】
［実施の形態５］
また、同一の共通給電線ｃｏｍとの間で駆動電流が逆の極性で流れるように画素を配置するという観点からすれば、各画素を図２０に示すように配置してもよい。
【００７９】
図２０に示すように、本形態では、走査線ｇａｔｅＡ、ｇａｔｅＢの延設方向では各画素７Ａ、７Ｂにおける駆動電流の極性が同一で、データ線ｓｉｇＡ、ｓｉｇＢの延設方向では各画素７Ａ、７Ｂにおける駆動電流の極性が２画素毎に反転するように構成されている。
【００８０】
このように構成した場合には、実施の形態３と同様、共通給電線ｃｏｍを流れる電流は、極性の異なる駆動電流の間で相殺されるので、共通給電線ｃｏｍに流れる駆動電流が小さくて済む。従って、共通給電線ｃｏｍをその分、細くすることができるので、画素７Ａ、７Ｂにおいて画素領域の発光領域の割合を高めることができ、輝度、コントラスト比などの表示性能を向上させることができる。それに加えて、本形態では、データ線ｓｉｇＡ、ｓｉｇＢの延設方向において駆動電流の極性が２画素毎に反転しているため、同じ極性の駆動電流で駆動される画素同士であれば、隣接し合う２列の画素に対して共通の対向電極ｏｐＡ、ｏｐＢをストライプ状に形成すればよい。それ故、対向電極ｏｐＡ、ｏｐＢのストライプ数を１／２に減らすことができる。また、１画素毎のストライプに比して、対向電極ｏｐＡ、ｏｐＢの抵抗を小さくできることから、対向電極ｏｐＡ、ｏｐＢの電圧降下の影響を軽減することができる。
【００８１】
［実施の形態６］
また、同一の共通給電線ｃｏｍとの間で駆動電流が逆の極性で流れるように画素を配置するという観点からすれば、各画素を図２１に示すように配置してもよい。
【００８２】
図２１に示すように、本形態では、走査線ｇａｔｅＡ、ｇａｔｅＢの延設方向およびデータ線ｓｉｇＡ、ｓｉｇＢの延設方向のいずれの方向でも、各画素７Ａ、７Ｂにおける駆動電流の極性が１画素毎に反転するように構成されている。
【００８３】
このように構成した場合にも、実施の形態２ないし４と同様、共通給電線ｃｏｍを流れる電流は、極性の異なる駆動電流の間で相殺されるので、共通給電線ｃｏｍに流れる駆動電流が小さくて済む。従って、共通給電線ｃｏｍをその分、細くすることができるので、画素７Ａ、７Ｂにおいて発光領域の割合を高めることができ、輝度、コントラスト比などの表示性能を向上させることができる。
【００８４】
このように画素７Ａ、７Ｂを配置すると、ストライプ状の対向電極ｏｐＡ、ｏｐＢでは対応できないが、それでも、各画素７Ａ、７Ｂ毎に対向電極ｏｐＡ、ｏｐＢを形成するとともに、各対向電極ｏｐＡ、ｏｐＢ同士を配線層で配線接続する構成とすればよい。
【００８５】
以上説明したように、本発明の表示装置では、共通給電線を保持容量の一方の電極として機能させるため、保持容量線の形成領域を設けることなく、画素の発光領域の割合を高めることができ、輝度、コントラストなどの表示性能を向上させることができる。
【００８６】
また、共通給電線の両側に画素が配置されているため、２列分の画素に対して１本の共通給電線ですみ、１列の画素群ごとに共通給電線を形成する場合と比較して共通給電線の形成領域を狭めることができる。
【図面の簡単な説明】
【図１】本発明を適用した表示装置、およびそれに形成したバンク層の形成領域を模式的に示す説明図である。
【図２】本発明を適用した表示装置の基本的な構成を示すブロック図である。
【図３】本発明の実施の形態１に係る表示装置の画素を拡大して示す平面図である。
【図４】図３のＡ−Ａ’線における断面図である。
【図５】図３のＢ−Ｂ’線における断面図である。
【図６】（Ａ）は図３のＣ−Ｃ’線における断面図、（Ｂ）はバンク層の形成領域を中継電極を覆うまで拡張しない構造の断面図である。
【図７】図１に示す表示装置に用いた発光素子のＩ−Ｖ特性を示すグラフである。
【図８】本発明を適用した表示装置の製造方法を示す工程断面図である。
【図９】図１に示す表示装置の改良例を示すブロック図である。
【図１０】（Ａ）は、図９に示す表示装置に形成したダミーの配線層を示す断面図、（Ｂ）はその平面図である。
【図１１】図３に示す表示装置の変形例を示すブロック図である。
【図１２】（Ａ）は、図１１に示す表示装置に形成した画素を拡大して示す平面図、（Ｂ）はその断面図である。
【図１３】本発明の実施の形態２に係る表示装置に構成した駆動電流が反転した２つの画素の構成を示す等価回路図である。
【図１４】図１３に示す２つの画素のうちの一方の画素を駆動するための各信号の波形図である。
【図１５】図１３に示す２つの画素のうちの他方の画素を駆動するための各信号の波形図である。
【図１６】図１３に示す２つの画素に構成される発光素子の構成を示す断面図である。
【図１７】図１３に示す表示装置における画素の配置を示す説明図である。
【図１８】本発明の実施の形態３に係る表示装置における画素の配置を示す説明図である。
【図１９】本発明の実施の形態４に係る表示装置における画素の配置を示す説明図である。
【図２０】本発明の実施の形態５に係る表示装置における画素の配置を示す説明図である。
【図２１】本発明の実施の形態６に係る表示装置における画素の配置を示す説明図である。
【図２２】従来の表示装置のブロック図である。
【図２３】（Ａ）は、図２２に示す表示装置に形成した画素を拡大して示す平面図、（Ｂ）はその断面図である。
【符号の説明】
１ 表示装置
２ 表示部
３ データ側駆動回路
４ 走査側駆動回路
５ 検査回路
６ 実装用パッド
７、７Ａ、７Ｂ 画素
１０ 透明基板
２０ 第１のＴＦＴ
２１ 第１のＴＦＴのゲート電極
３０ 第２のＴＦＴ
３１ 第２のＴＦＴのゲート電極
４０、４０Ａ、４０Ｂ 発光素子
４１ 画素電極
４２ 正孔注入層
４３ 有機半導体膜
４５ 薄いリチウム含有アルミニウム電極
４６ ＩＴＯ膜層
５０ ゲート絶縁膜
５１ 第１の層間絶縁膜
５２ 第２の層間絶縁膜
ＤＡ ダミーの配線層
ｂａｎｋ バンク層
ｃａｐ 保持容量
ｃｌｉｎｅ 容量線
ｃｏｍ 共通給電線
ｇａｔｅ、ｇａｔｅＡ、ｇａｔｅＢ 走査線
ｏｐ、ｏｐＡ、ｏｐＢ 対向電極
ｓｉｇ、ｓｉｇＡ、ｓｉｇＢ データ線
ｓｔ、ｓｔＡ、ｓｔＢ 電位保持電極

Claims (3)

1. 複数の走査線と、
   前記複数の走査線と交差する複数のデータ線と、
   複数の共通給電線と、
   前記複数のデータ線と前記複数の走査線とによりマトリクス状に形成された複数の画素電極と、
   各々のゲート電極が前記複数の走査線のうち対応する走査線に電気的に接続され、各々のソース又はドレインの一方が前記複数のデータ線のうち対応するデータ線に電気的に接続された複数の第１のトランジスタと、
   各々のゲート電極が前記第１のトランジスタのソース又はドレインの他方に電気的に接続され、各々のソース又はドレインの一方が前記複数の共通給電線のうち対応する共通給電線に電気的に接続されるとともに各々のソース又はドレインの他方が前記複数の画素電極のうち対応する画素電極に電気的に接続された複数の第２のトランジスタと、
   前記第２のトランジスタのゲートに一方の電極が電気的に接続された保持容量と、
   前記第２のトランジスタの上に設けられたバンク層と、
   平面的に見て前記バンク層の内側に、且つ前記画素電極の上に設けられた発光素子とを備え、
   前記保持容量の他方の電極は前記共通給電線からなることを特徴とする発光装置。
2. 前記発光素子は、前記第２のトランジスタを介して前記対応する共通給電線と前記画素電極とが電気的に接続したときに前記画素電極に対応する対向電極との間に流れる駆動電流によって発光することを特徴とする請求項１に記載の発光装置。
3. 前記複数の共通給電線のうち、一つの共通給電線は、前記複数の画素のうち、当該一つの共通給電線の両側に当該一つの共通給電線に沿って配置された２列の画素に前記駆動電流を供給することを特徴とする請求項２に記載の発光装置。

Images