JP3920065B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor Download PDF

Info

Publication number
JP3920065B2
JP3920065B2 JP2001307876A JP2001307876A JP3920065B2 JP 3920065 B2 JP3920065 B2 JP 3920065B2 JP 2001307876 A JP2001307876 A JP 2001307876A JP 2001307876 A JP2001307876 A JP 2001307876A JP 3920065 B2 JP3920065 B2 JP 3920065B2
Authority
JP
Japan
Prior art keywords
semiconductor film
laser
manufacturing
harmonic
irradiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001307876A
Other languages
Japanese (ja)
Other versions
JP2002198377A (en
Inventor
舜平 山崎
久 大谷
幸一郎 田中
健司 笠原
律子 河崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001307876A priority Critical patent/JP3920065B2/en
Publication of JP2002198377A publication Critical patent/JP2002198377A/en
Application granted granted Critical
Publication of JP3920065B2 publication Critical patent/JP3920065B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本願発明はレーザー光を用いた半導体膜のアニール(以下、レーザーアニールという)の方法及びそれを行うためのレーザー装置(レーザーと該レーザーから出力されるレーザー光を被処理体まで導くための光学系を含む装置)に関する。また、前記レーザーアニールを工程に含んで作製された半導体装置及びその作製方法に関する。なお、ここでいう半導体装置には、液晶表示装置やEL表示装置等の電気光学装置及び該電気光学装置を部品として含む電子装置も含まれるものとする。
【0002】
【従来の技術】
近年、薄膜トランジスタ(以下、TFTという)の開発が進められ、結晶質半導体膜として多結晶シリコン膜(ポリシリコン膜)を用いたTFTが注目されている。特に、液晶表示装置(液晶ディスプレイ)やEL(エレクトロルミネッセンス)表示装置(ELディスプレイ)においては、画素をスイッチングする素子やその画素を制御するための駆動回路を形成する素子として用いられる。
【0003】
ポリシリコン膜を得る手段としては、非晶質シリコン膜(アモルファスシリコン膜)を結晶化させてポリシリコン膜とする技術が一般的である。特に、最近ではレーザー光を用いてアモルファスシリコン膜を結晶化する方法が注目されている。本明細書中では、非晶質半導体膜をレーザー光で結晶化し、結晶質半導体膜を得る手段をレーザー結晶化という。
【0004】
レーザー結晶化は、半導体膜の瞬間的な加熱が可能であり、ガラス基板やプラスチック基板等の耐熱性の低い基板上に形成された半導体膜のアニール手段として有効な技術である。また、従来の電熱炉を用いた加熱手段(以下、ファーネスアニールという)に比べて格段にスループットが高い。
【0005】
レーザー光にも様々な種類があるが、一般的にはパルス発振型のエキシマレーザーを発振源とするレーザー光(以下、エキシマレーザー光という)を用いたレーザー結晶化が用いられている。エキシマレーザーは出力が大きく、高周波数での繰り返し照射が可能であるという利点を有し、さらにエキシマレーザー光はシリコン膜に対しての吸収係数が高いという利点を有する。
【0006】
エキシマレーザー光を形成するには励起ガスとして、KrF(波長248nm)やXeCl(波長308nm)が用いられる。ところが、Kr(クリプトン)やXe(キセノン)といったガスは非常に高価であり、ガス交換の頻度が高くなると製造コストの増加を招くという問題がある。
【0007】
また、レーザー発振を行うレーザーチューブや発振過程で生成した不要な化合物を除去するためのガス精製器などの付属機器の交換が2〜3年に一度必要となる。これらの付属機器は高価なものが多く、やはり製造コストの増加を招くという問題がある。
【0008】
以上のように、エキシマレーザー光を用いたレーザー装置は確かに高い性能を持っているが、メンテナンスに非常に手間がかかり、量産用レーザー装置としてはランニングコスト(ここでは稼働に伴い発生する費用を意味する)が高いという欠点も併せ持っている。
【0009】
【発明が解決しようとする課題】
本願発明は、従来に比較して結晶粒径の大きい結晶質半導体膜が得られ、且つ、ランニングコストの低いレーザー装置及びそれを用いたレーザーアニール方法を提供することを課題とする。また、そのようなレーザーアニール方法を用いて作製された半導体装置及びその作製方法を提供することを課題とする。
【0010】
【課題を解決するための手段】
本願発明は、固体レーザー(結晶ロッドを共振キャビティとしたレーザー光を出力するレーザー)を発振源とするレーザー光を半導体膜の表面及び裏面に対して照射する点に特徴がある。
【0011】
このとき、レーザー光は光学系により線状に加工して照射することが望ましい。なお、レーザー光を線状に加工するとは、被処理体にレーザー光が照射された際の照射面の形状が線状になるようにレーザー光を加工しておくことを意味する。即ち、レーザー光の断面形状を線状に加工することを意味する。また、ここでいう「線状」は、厳密な意味で「線」を意味しているのではなく、アスペクト比の大きい長方形(もしくは長楕円形)を意味する。例えば、アスペクト比が10以上(好ましくは100〜10000)のもの指す。
【0012】
上記構成において、固体レーザーは一般的に知られているものを用いることができ、YAGレーザー(通常はNd:YAGレーザーを指す)、Nd:YVO4レーザー、Nd:YAlO3レーザー、ルビーレーザー、Ti:サファイアレーザー、ガラスレーザーなどを用いることができる。特に、コヒーレント性やパルスエネルギーで優位なYAGレーザーが好ましい。また、YAGレーザーには、連続発振式やパルス発振式があるが、本発明においては、大面積に照射できるパルス発振式のYAGレーザーを用いることが望ましい。
【0013】
但し、YAGレーザーの基本波(第1高調波)は1064nmと波長が長いので、第2高調波(波長532nm)、第3高調波(波長355nm)、若しくは第4高調波(波長266nm)を用いるのが好ましい。
【0014】
特に、YAGレーザーの第2高調波の波長は532nmであり、非晶質半導体膜に照射した場合、最も非晶質半導体膜で反射しない波長範囲(530nm前後)内である。また、この波長範囲においては、非晶質半導体膜を透過するレーザー光が十分な光量であるため、反射体を用いて再度、裏面側から非晶質半導体膜に照射することにより効率よく照射できる。また、第2高調波のレーザーエネルギーは、(既存のパルス発振型YAGレーザ装置における)最大値で約1.5J/pulseと大きく、線状に加工した場合、長手方向の長さを飛躍的に長くすることができ、一括で大面積のレーザー光照射が可能となる。なお、これらの高調波は非線形結晶を用いて得ることができる。
【0015】
基本波は非線形素子を含む波長変調器によって、第2高調波、第3高調波または第4高調波に変調することができる。各高調波の形成は公知の技術に従えば良い。また、本明細書中において、「固体レーザーを発振源とするレーザー光」には基本波だけでなく、途中で波長を変調した第2高調波、第3高調波及び第4高調波を含むものとする。
【0016】
また、YAGレーザーで良く用いられるQスイッチ法(Q変調スイッチ方式)を用いても良い。これはレーザー共振器のQ値を十分低くしておいた状態から、急激にQ値を高めてやることにより非常にエネルギー値が高く急峻なパルスレーザーを出力する方法である。これは公知の技術である。
【0017】
本願発明で用いる固体レーザーは、基本的には固体結晶、共振ミラー及び固体結晶を励起するための光源があればレーザー光を出力できるため、エキシマレーザーのようにメンテナンスの手間がかからない。即ち、ランニングコストがエキシマレーザーに比べて非常に低いため、半導体装置の製造コストを大幅に低減することが可能となる。また、メンテナンスの回数が減れば量産ラインの稼働率も高まるため製造工程のスループット全体が向上し、このことも半導体装置の製造コストの低減に大きく寄与する。さらに、固体レーザーの専有面積はエキシマレーザーに比べて小さいので、製造ラインの設計に有利である。
【0018】
しかも、非晶質半導体膜の表面及び裏面に対してレーザー光を照射するという構成でレーザーアニールを行うことにより、従来(非晶質半導体膜の表面のみにレーザー光を照射した場合)に比べて結晶粒径の大きい結晶質半導体膜を得ることが可能である。本出願人は非晶質半導体膜の表面及び裏面からレーザー光を照射することでシリコン膜の溶融と固化のサイクルが緩やかなものとなり、固化の過程で結晶成長に許容される時間が相対的に長くなると考えており、その結果として結晶粒径を大きくすることが可能になると考えている。
【0019】
そして、結晶粒径の大きい結晶質半導体膜を得ることにより、半導体装置の性能を大幅に向上させうる。例えば、TFTを例に挙げると、結晶粒径が大きくなることでチャネル形成領域に含まれうる結晶粒界の本数を少なくすることができる。即ち、チャネル形成領域に結晶粒界が1本、好ましくは0本であるようなTFTを作製することも可能となる。また、個々の結晶粒は実質的に単結晶と見なせる結晶性を有することから、単結晶半導体を用いたトランジスタと同等もしくはそれ以上の高いモビリティ(電界効果移動度)を得ることも可能である。
【0020】
さらに、キャリアが結晶粒界を横切る回数を極端に減らすことができるため、オン電流値(TFTがオン状態にある時に流れるドレイン電流値)、オフ電流値(TFTがオフ状態にある時に流れるドレイン電流値)、しきい値電圧、S値及び電界効果移動度のバラツキを低減することも可能となる。
【0021】
【発明の実施の形態】
〔実施形態1〕
本願発明の実施形態の一つについて説明する。図1(A)は本願発明のレーザーを含むレーザー装置の構成を示す図である。このレーザー装置は、Nd:YAGレーザー101、Nd:YAGレーザー101を発振源とするレーザー光(好ましくは第2高調波、第3高調波、または第4高調波)を線状に加工する光学系201、透光性基板を固定するステージ102を有し、ステージ102にはヒータ103とヒータコントローラー104が具備されて、基板を100〜450℃まで加熱することができる。また、ステージ102上には反射体105が設けられ、その上に非晶質半導体膜が形成された基板106が設置される。
【0022】
なお、Nd:YAGレーザー101から出力されたレーザー光を第2〜第4高調波のいずれかに変調する場合は、Nd:YAGレーザー101の直後に非線形素子を含む波長変調器を設ければ良い。
【0023】
次に、図1(A)のような構成のレーザー装置において、基板106の保持方法を図1(B)を用いて説明する。ステージ102に保持された基板106は、反応室107に設置され、レーザー101を発振源とする線状のレーザー光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることができ、半導体膜を汚染させることなく100〜450℃まで加熱することができる。
【0024】
また、ステージ102はガイドレール108に沿って反応室内を移動することができ、基板の全面に線状のレーザー光を照射することができる。レーザー光は基板106の上面に設けられた図示されていない石英製の窓から入射する。また、図1(B)ではこの反応室107にトランスファー室109、中間室110、ロード・アンロード室111が接続され、それぞれの室は仕切弁112、113で分離されている。
【0025】
ロード・アンロード室111には複数の基板を保持することが可能なカセット114が設置され、トランスファー室109に設けられた搬送ロボット115により基板が搬送される。基板106'は搬送中の基板を表す。このような構成とすることによりレーザーアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【0026】
次に、レーザー光を線状にする光学系201の構成について図2を用いて説明する。図2(A)は光学系201を側面から見た図であり、図2(B)は光学系201を上面から見た図である。
【0027】
レーザー101を発振源とするレーザー光はシリンドリカルレンズアレイ202により縦方向に分割される。この分割されたレーザー光はシリンドリカルレンズ203によりさらに横方向に分割される。即ち、レーザー光はシリンドリカルレンズアレイ202、203によって最終的にはマトリクス状に分割されることになる。
【0028】
そして、レーザー光はシリンドリカルレンズ204により一旦集光される。その際、シリンドリカルレンズ204の直後にシリンドリカルレンズ205を通る。その後、ミラー206で反射され、シリンドリカルレンズ207を通った後、照射面208に達する。
【0029】
このとき、照射面208に投影されたレーザー光は線状の照射面を示す。即ち、シリンドリカルレンズ207を透過したレーザー光の断面形状は線状になっていることを意味する。この線状に加工されたレーザー光の幅方向(短い方向)の均質化は、シリンドリカルレンズアレイ202、シリンドリカルレンズ204及びシリンドリカルレンズ207で行われる。また、上記レーザー光の長さ方向(長い方向)の均質化は、シリンドリカルレンズアレイ203及びシリンドリカルレンズ205で行われる。
【0030】
次に、基板上に形成された被処理膜の表面及び裏面からレーザー光を照射するための構成について図3を用いて説明する。図3に示したのは、図1における基板106と反射体105との位置関係を示す図である。
【0031】
図3において、301は透光性基板であり、その表面(薄膜または素子が形成される側の面)には絶縁膜302、非晶質半導体膜(または微結晶半導体膜)303が形成されている。また、透光性基板301の下にはレーザー光を反射させるための反射体304が配置される。
【0032】
透光性基板301はガラス基板、石英基板、結晶化ガラス基板若しくはプラスチック基板が用いられる。また、絶縁膜302は酸化シリコン膜や窒化酸化シリコン膜(SiOxNy)などの珪素を含む絶縁膜を用いれば良い。非晶質半導体膜303はアモルファスシリコン膜、アモルファスシリコンゲルマニウム膜などがありうる。
【0033】
また、反射体304は表面(レーザー光の反射面)に金属膜を形成した基板であっても良いし、金属元素でなる基板であっても良い。この場合、金属膜としては如何なる材料を用いても良い。代表的には、アルミニウム、銀、タングステン、チタン、タンタルのいずれかの元素を含む金属膜を用いる。
【0034】
また、反射体304を配置する代わりに、基板301の裏面(表面の反対側の面)に直接上述のような金属膜を形成し、そこでレーザー光を反射させることも可能である。但し、その構成は半導体装置の作製過程で裏面に形成した金属膜が除去されないことが前提である。
【0035】
そして、図2で説明した光学系201(図中ではシリンドリカルレンズ207のみを示す。)を経由して線状に加工されたレーザー光が、非晶質半導体膜303に照射される。
【0036】
このとき、非晶質半導体膜303に照射されるレーザー光には、シリンドリカルレンズ207を通過して直接照射されるレーザー光305と、反射体304で一旦反射されて非晶質半導体膜303へ照射されるレーザー光306とがある。なお、本明細書中では、非晶質半導体膜の表面に照射されるレーザー光を第一次レーザー光と呼び、裏面に照射されるレーザー光を第二次レーザー光と呼ぶ。
【0037】
シリンドリカルレンズ207を通過したレーザー光は、集光される過程で基板表面に対して45〜90°の入射角を持つ。そのため、第二次レーザー光306は非晶質半導体膜303の裏面側にも回り込んで照射される。また、反射体304の反射面に起伏部を設けてレーザー光を乱反射させることで、第二次レーザー光306をさらに効率良く得ることができる。
【0038】
特に、YAGレーザーの第2高調波の波長は532nmであり、非晶質半導体膜に照射した場合、最も非晶質半導体膜で反射しない波長範囲(530nm前後)内である。また、この波長範囲においては、非晶質半導体膜を透過するレーザー光が十分な光量であるため、反射体を用いて再度、裏面側から非晶質半導体膜に照射することにより効率よく照射できる。また、第2高調波のレーザーエネルギーは、(既存のYAGレーザ装置における)最大値で約1.5J/pulseと大きく、線状に加工した場合、長手方向の長さを飛躍的に長くすることができ、一括で大面積のレーザー光照射が可能となる。
【0039】
以上のように、本実施形態によれば、固体レーザーを発振源とするレーザー光を線状に加工することが可能であり、且つ、そのレーザー光を第一次レーザー光及び第二次レーザー光に分光して、非晶質半導体膜の表面及び裏面に照射することが可能である。
【0040】
〔実施形態2〕
本実施形態では実施形態1と異なる実施の形態について説明する。本実施形態では、実施形態1のような反射体を用いず、光学系の途中で分光した二系統のレーザー光を非晶質半導体膜の表面及び裏面から照射する例を示す。
【0041】
図4(A)は本実施形態のレーザーを含むレーザー装置の構成を示す図である。基本的な構成は実施形態1で説明した図1のレーザー装置と同様であるので異なる部分の符号を変えて説明する。
【0042】
このレーザー装置は、Nd:YAGレーザー101、Nd:YAGレーザー101を発振源とするレーザー光(好ましくは第3高調波または第4高調波)を線状に加工し、且つ、二系統に分光する光学系401、透光性基板を固定する透光性のステージ402を有する。また、ステージ402上には基板403aが設置され、その上に非晶質半導体膜403bが形成されている。
【0043】
なお、Nd:YAGレーザー101から出力されたレーザー光を第2〜第4高調波のいずれかに変調する場合は、Nd:YAGレーザー101の直後に非線形素子を含む波長変調器を設ければ良い。
【0044】
本実施形態の場合、ステージ402を透過したレーザー光を非晶質半導体膜403bに照射するため、ステージ402は透光性を有してなければならない。また、ステージ402側から照射されるレーザー光(第二次レーザー光)のエネルギーは基板を透過する時点で減衰すること予想されるため、できるだけステージ402での減衰を抑えておくことが望ましい。
【0045】
また、図4(B)は図4(A)に示したレーザー装置における基板403aの保持方法を説明する図面であるが、透光性ステージ402を用いること以外は図1(B)に示した構成と同一であるので説明は省略する。
【0046】
次に、図4(A)に示した光学系401の構成について図5を用いて説明する。図5(B)は光学系401を側面から見た図である。Nd:YAGレーザー501を発振源とするレーザー光(第3高調波または第4高調波)はシリンドリカルレンズアレイ502により縦方向に分割される。この分割されたレーザー光はシリンドリカルレンズ503によりさらに横方向に分割される。こうしてレーザー光はシリンドリカルレンズアレイ502、503によってマトリクス状に分割される。
【0047】
そして、レーザー光はシリンドリカルレンズ504により一旦集光される。その際、シリンドリカルレンズ504の直後にシリンドリカルレンズ505を通る。ここまでは図2に示した光学系と同様である。
【0048】
その後、レーザー光はハーフミラー506に入射し、ここでレーザー光は第一次レーザー光507と第二次レーザー光508とに分光される。そして、第一次レーザー光507はミラー509、510で反射され、シリンドリカルレンズ511を通った後、非晶質半導体膜403bの表面に達する。
【0049】
また、ハーフミラー506で分光された第二次レーザー光508はミラー512、513、514で反射され、シリンドリカルレンズ515を通った後、基板403aを透過して非晶質半導体膜403bの裏面に達する。
【0050】
このとき、実施形態1と同様に基板の照射面に投影されたレーザー光は線状の照射面を示す。また、この線状に加工されたレーザー光の幅方向(短い方向)の均質化は、シリンドリカルレンズアレイ502、シリンドリカルレンズ504及びシリンドリカルレンズ515で行われる。また、上記レーザー光の長さ方向(長い方向)の均質化は、シリンドリカルレンズアレイ503、シリンドリカルレンズ505及びシリンドリカルレンズ509で行われる。
【0051】
以上のように、本実施形態によれば、固体レーザーを発振源とするレーザー光を線状に加工することが可能であり、且つ、そのレーザー光を光学系で第一次レーザー光及び第二次レーザー光に分光して、非晶質半導体膜の表面及び裏面に照射することが可能である。
【0052】
〔実施形態3〕
本願発明の実施形態2と異なる実施形態について説明する。本実施形態では、光学系の途中で分光した二系統のレーザー光をそれぞれ第3高調波、第4高調波とし、非晶質半導体膜の表面を第4高調波で、裏面を第3高調波でレーザーアニールする例を示す。
【0053】
図6は本実施形態に用いるレーザー装置の光学系を側面から見た図である。Nd:YAGレーザー601を発振源とするレーザー光は、ハーフミラー602によって分光される。なお、図示しないがNd:YAGレーザー601で出力された基本波の一部はハーフミラー602に到達する前に波長355nmの第3高調波に変調されている。
【0054】
まず、ハーフミラー602を透過したレーザー光(第二次レーザー光となる)は、シリンドリカルレンズアレイ603、604、シリンドリカルレンズ605、606、ミラー607、シリンドリカルレンズ608、基板609aを経由して、非晶質半導体膜609bの裏面に照射される。
【0055】
なお、最終的に非晶質半導体膜609bに照射されるレーザー光は線状に加工されている。線状に加工される経過については図2の光学系の説明と同様であるので省略する。
【0056】
また、ハーフミラー602で反射されたレーザー光(第一次レーザー光となる)は非線形素子を含む波長変調器610によって、波長266nmの第4高調波に変調される。その後、ミラー611、シリンドリカルレンズアレイ612、613、シリンドリカルレンズ614、615、ミラー616、シリンドリカルレンズ617を経由して、非晶質半導体膜609bの表面に照射される。
【0057】
なお、最終的に非晶質半導体膜609bに照射されるレーザー光は線状に加工されている。線状に加工される経過については図2の光学系の説明と同様であるので省略する。
【0058】
以上のように、本実施形態では、非晶質半導体膜の表面に対して波長266nmの第4高調波を照射し、非晶質半導体膜の裏面に対して波長355nmの第3高調波を照射する点に特徴がある。なお、本実施形態のように、第3高調波及び第4高調波の断面形状を線状に加工しておくとレーザーアニールのスループットが向上するので好ましい。
【0059】
基板609aがガラス基板である場合、波長250nm付近よりも波長の短い光は透過しなくなる。例えば、コーニング社の#1737基板(1.1mm厚品)は約240nmから透過し始め、300nmで約38%、350nmで約85%、400nmで約90%の光を透過する。即ち、基板609aがガラス基板の場合は第二次レーザー光として、波長350nm以上(好ましくは波長400nm以上)のレーザー光を用いるのが好ましい。
【0060】
従って、本実施形態のように固体レーザーとしてNd:YAGレーザーを用い、非晶質半導体膜が形成された基板としてガラス基板を用いる場合、基板を透過しない第一次レーザー光を第4高調波とし、基板を透過する第二次レーザー光を第3高調波とすることが望ましい。
【0061】
以上のように、基板の材質または非晶質半導体膜の膜質に応じて、非晶質半導体膜の表面に照射されるレーザー光(第一次レーザー光)と裏面に照射されるレーザー光(第二次レーザー光)の波長を異ならせることは有効である。
【0062】
なお、本実施形態では、一つのレーザーを発振源とするレーザー光を分光して用いているが、異なる波長のレーザー光を出力する二つのレーザーを用いることも可能である。
【0063】
【実施例】
〔実施例1〕
本発明の実施例を図7〜図9を用いて説明する。ここでは、画素部の画素TFTおよび保持容量と、画素部の周辺に設けられる駆動回路のnチャネル型TFTとpチャネル型TFTとを同時に作製する方法について説明する。
【0064】
図7(A)において、基板701にはコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)など光学的異方性を有しないプラスチック基板を用いることができる。
【0065】
そして、基板701のTFTを形成する表面に、基板701からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜702を形成する。本実施例ではプラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜702aを10〜200nm(好ましくは50〜100nm)、同様にSiH4、N2Oから作製される酸化窒化水素化シリコン膜702bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。
【0066】
酸化窒化シリコン膜は従来の平行平板型のプラズマCVD法を用いて形成する。酸化窒化シリコン膜702aは、SiH4を10SCCM、NH3を100SCCM、N2Oを20SCCMとして反応室に導入し、基板温度325℃、反応圧力40Pa、放電電力密度0.41W/cm2、放電周波数60MHzとする。一方、酸化窒化水素化シリコン膜702bは、SiH4を5SCCM、N2Oを120SCCM、H2を125SCCMとして反応室に導入し、基板温度400℃、反応圧力20Pa、放電電力密度0.41W/cm2、放電周波数60MHzとする。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【0067】
また、酸化窒化シリコン膜702aは基板を中心に考えて、その内部応力が引張り応力となるように形成する。酸化窒化シリコン膜702bも同様な方向に内部応力を持たせるが、酸化窒化シリコン膜702aよりも絶対値で比較して小さい応力となるようにする。
【0068】
次に、25〜80nm(好ましくは30〜60nm)の厚さで非晶質半導体膜703を、プラズマCVD法やスパッタ法などの公知の方法で形成する。例えば、プラズマCVD法で非晶質シリコン膜を55nmの厚さに形成する。このとき、下地膜702と非晶質半導体膜703とは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜702aと酸化窒化水素化シリコン膜702bをプラズマCVD法で連続して成膜後、反応ガスをSiH4、N2O、H2からSiH4とH2或いはSiH4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜702bの表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。
【0069】
そして、まず非晶質構造を有する半導体層703から、図7(B)で点線で示すように第1の形状を有する島状半導体層704〜708を形成する。図10(A)はこの状態における島状半導体層704、705の上面図であり、同様に図11(A)は島状半導体層708の上面図を示す。
【0070】
図10および図11において、島状半導体層は長方形とし一辺が50μm以下となるように形成するが、島状半導体層の形状は任意なものとすることが可能で、好ましくはその中心部から端部までの最小距離が50μm以下となるような形態であればどのような多角形、或いは円形とすることもできる。
【0071】
次に、このような島状半導体層704〜708に対して結晶化の工程を行う。結晶化の工程は、実施形態1〜3で説明したいずれの方法を用いることも可能であるが、本実施例では実施形態1の方法で島状半導体層704〜708にレーザーアニールを行う。こうして図7(B)の実線で示す結晶質シリコン膜から成る島状半導体層709〜713が形成される。
【0072】
なお、本実施例では一つのTFTに対応して一つの島状半導体層を形成する例を示しているが、島状半導体層の専有面積が大きくなる場合(一つのTFTの大きさが大きくなる場合)には、複数の島状半導体層に分割し、複数のTFTを直列に接続したものを一つのTFTとして機能させることも可能である。
【0073】
このとき、非晶質シリコン膜の結晶化に伴って膜が緻密化し、1〜15%程度収縮する。そして、島状半導体層の端部には収縮により歪みが発生した領域714が形成される。また、このような結晶質シリコン膜から成る島状半導体層は、基板を中心に考えて引張り応力を有している。図10(B)および図11(B)は、それぞれこの状態の島状半導体層709、710および713の上面図を示す。同図中で点線で示す領域704、705、708は元々あった島状半導体層704、705、708の大きさを示す。
【0074】
このような歪みが蓄積した領域714にかかってTFTのゲート電極が形成されると、この部分は前述のように多数の欠陥準位があり、また結晶性も良好でないのでTFTの特性を劣化させる原因となる。例えば、オフ電流値が増大したり、この領域に電流が集中して局部的に発熱したりする。
【0075】
従って、図7(C)で示すように、このような歪みが蓄積した領域714が除去されるように第2の形状の島状半導体層715〜719を形成する。図中点線で示す714'は歪みが蓄積した領域714が存在していた領域であり、その領域より内側に第2の形状の島状半導体層715〜719を形成する状態を示している。この第2の形状の島状半導体層715〜719の形状は任意な形状のものとすれば良い。図10(C)にはこの状態における島状半導体層715、714の上面図を示す。また、同様に図11(C)には島状半導体層719の上面図を示す。
【0076】
その後、この島状半導体層715〜719を覆って、プラズマCVD法またはスパッタ法により50〜100nmの厚さの酸化シリコン膜によるマスク層720を形成する。この状態で島状半導体層に対し、TFTのしきい値電圧(Vth)を制御する目的でp型を付与する不純物元素を1×1016〜5×1017atoms/cm3程度の濃度で島状半導体層の全面に添加しても良い。
【0077】
半導体に対してp型を付与する不純物元素には、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)など周期律表第13族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン(B26)をソースガスとして用いホウ素(B)を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にnチャネル型TFTのしきい値電圧を所定の範囲内に収めるためには有効である。
【0078】
駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層716、718に選択的に添加する。そのため、あらかじめレジストマスク721a〜721eを形成する。n型を付与する不純物元素としては、リン(P)や砒素(As)を用いれば良く、ここではリン(P)を添加すべく、フォスフィン(PH3)を用いたイオンドープ法を用いる。
【0079】
形成された不純物領域は低濃度n型不純物領域722、723として、このリン(P)濃度は2×1016〜5×1019atoms/cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域722、723に含まれるn型を付与する不純物元素の濃度を(n-)と表す。また、不純物領域724は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン(P)が添加される(図7(D))。
【0080】
次に、添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500〜600℃で1〜4時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。レーザー活性化の方法による場合、KrFエキシマレーザー光(波長248nm)を用い、線状ビームを形成して、発振周波数5〜50Hz、エネルギー密度100〜500mJ/cm2として線状ビームのオーバーラップ割合を80〜98%として走査して、島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。この工程は、マスク層720を残して行っても良いし、除去してから行っても良い。
【0081】
図7(E)において、ゲート絶縁膜725はプラズマCVD法またはスパッタ法を用い、膜厚を40〜150nmとしてシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜から形成すると良い。また、SiH4とN2OにO2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜725はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。いずれにしても、ゲート絶縁膜725は基板を中心に考え圧縮応力となるように形成する。
【0082】
そして、図7(E)に示すように、ゲート絶縁膜725上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜から成る導電層(A)726と金属膜から成る導電層(B)727とを積層した構造とすると良い。
【0083】
導電層(B)727はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜、Mo−Ta合金膜)で形成すれば良く、導電層(A)726は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)などで形成する。また、導電層(A)726はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。
【0084】
また、導電層(B)727は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とすることが好ましい。例えば、タングステン(W)は酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができる。
【0085】
導電層(A)726は10〜50nm(好ましくは20〜30nm)とし、導電層(B)727は200〜400nm(好ましくは250〜350nm)とすれば良い。Wをゲート電極とする場合には、Wをターゲットとしたスパッタ法で、アルゴン(Ar)ガスと窒素(N2)ガスを導入して導電層(A)726を窒化タングステン(WN)で50nmの厚さに形成し、導電層(B)727をWで250nmの厚さに形成する。その他の方法として、W膜は6フッ化タングステン(WF6)を用いて熱CVD法で形成することもできる。
【0086】
いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。
【0087】
一方、導電層(A)726にTaN膜を、導電層(B)727にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。TaN膜はTaをターゲットとしてスパッタガスにArと窒素との混合ガスを用いて形成し、Ta膜はスパッタガスにArを用いる。また、これらのスパッタガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することができるが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きである。TaN膜はα相に近い結晶構造を持つので、この上にTa膜を形成すればα相のTa膜が容易に得られる。
【0088】
なお、図示しないが、導電層(A)726の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A)726または導電層(B)727が微量に含有するアルカリ金属元素がゲート絶縁膜725に拡散するのを防ぐことができる。いずれにしても、導電層(B)727は抵抗率を10〜50μΩcmの範囲とすることが好ましい。
【0089】
次に、フォトマスクを用い、フォトリソグラフィーの技術を使用してレジストマスク728a〜728fを形成し、導電層(A)726と導電層(B)727とを一括でエッチングしてゲート電極729〜733と容量配線734を形成する。ゲート電極729〜733と容量配線734は、導電層(A)から成る729a〜733aと、導電層(B)から成る729b〜733bとが一体として形成されている(図8(A))。
【0090】
また、この状態における島状半導体層715、716とゲート電極729、730との位置関係を図10(D)に示す。同様に島状半導体層719とゲート電極733、容量配線734の関係を図11(D)に示す。図10(D)および図11(D)において、ゲート絶縁膜725は省略する。
【0091】
導電層(A)および導電層(B)をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにWを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。高密度プラズマを得る方法として、マイクロ波プラズマや誘導結合プラズマ(Inductively Coupled Plasma:ICP)エッチング装置を用いると良い。
【0092】
例えば、ICPエッチング装置を用いたWのエッチング法は、エッチングガスにCF4とCl2の2種のガスを反応室に導入し、圧力0.5〜1.5Pa(好ましくは1Pa)とし、誘導結合部に200〜1000Wの高周波(13.56MHz)電力を印加する。この時、基板が置かれたステージには20Wの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ICPエッチング装置を使用することにより、Wなどの硬い金属膜も2〜5nm/秒のエッチング速度を得ることができる。また、残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、W膜に対する酸化窒化シリコン膜(ゲート絶縁膜725)の選択比は2.5〜3であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされて実質的に薄くなる。
【0093】
そして、画素TFTのnチャネル型TFTにLDD領域を形成するために、n型を付与する不純物元素添加の工程(n--ドープ工程)を行う。ゲート電極729〜733をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加すればよい。n型を付与する不純物元素として添加するリン(P)の濃度は1×1016〜5×1019atoms/cm3の濃度範囲で添加する。このようにして、図8(B)に示すように島状半導体層に低濃度n型不純物領域735〜739を形成する。
【0094】
次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する高濃度n型不純物領域の形成を行う(n+ドープ工程)。まず、フォトマスクを用い、レジストのマスク740a〜740dを形成し、n型を付与する不純物元素を添加して高濃度n型不純物領域741〜746を形成する。n型を付与する不純物元素にはリン(P)を用い、その濃度が1×1020〜1×1021atoms/cm3の濃度範囲となるようにフォスフィン(PH3)を用いたイオンドープ法で行う(図8(C))。
【0095】
そして、pチャネル型TFTを形成する島状半導体層715、717にソース領域およびドレイン領域とする高濃度p型不純物領域748、749を形成する。ここでは、ゲート電極729、731をマスクとしてp型を付与する不純物元素を添加し、自己整合的に高濃度p型不純物領域を形成する。このとき、nチャネル型TFTを形成する島状半導体膜716、718、719は、フォトマスクを用いてレジストマスク747a〜747cを形成し全面を被覆しておく。
【0096】
高濃度p型不純物領域748、749はジボラン(B26)を用いたイオンドープ法で形成する。この領域のボロン(B)濃度は3×1020〜3×1021atoms/cm3となるようにする(図8(D))。
【0097】
この高濃度p型不純物領域748、749には、前工程においてリン(P)が添加されていて、高濃度p型不純物領域748a、749aには1×1020〜1×1021atoms/cm3の濃度で、高濃度p型不純物領域748b、749bには1×1016〜5×1019atoms/cm3の濃度でリンが含まれるが、この工程で添加するボロン(B)の濃度を、含まれるリンの濃度の1.5から3倍とすることでpチャネル型TFTのソース領域およびドレイン領域として問題なく機能させることができる。
【0098】
その後、図9(A)に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜750を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜750は無機絶縁物材料から形成する。保護絶縁膜750の膜厚は100〜200nmとする。
【0099】
ここで、酸化シリコン膜を用いる場合には、プラズマCVD法で、オルトケイ酸テトラエチル(Tetraethyl Orthosilicate:TEOS)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(60MHz)電力密度0.1〜1.0W/cm2で形成することができる。また、SiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。このような保護絶縁膜は、基板を中心に考えて圧縮応力となるように形成する。
【0100】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程は電熱炉を用いるファーネスアニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。ファーネスアニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うことが好ましく、本実施例では550℃で4時間の熱処理を行う。また、基板701に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を用いる(図9(B))。
【0101】
活性化の工程の後、さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。また、基板701の耐熱性が許せば300〜450℃の加熱処理により下地膜702の酸化窒化水素化シリコン膜702b、保護絶縁膜750の酸化窒化シリコン膜の水素を拡散させて島状半導体層を水素化しても良い。
【0102】
活性化および水素化の工程が終了したら、有機絶縁物からなる層間絶縁膜751を1.0〜2.0μmの平均厚を有して形成する。有機絶縁物としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで300℃で焼成して形成する。また、アクリルを用いる場合には、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで80℃で60秒の予備加熱を行い、さらにクリーンオーブンで250℃で60分焼成して形成することができる。
【0103】
層間絶縁膜を有機絶縁物で形成することにより、表面を良好に平坦化させることができる。また、有機絶縁物は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としての効果は弱いので、本実施例のように、保護絶縁膜750として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いることが好ましい。
【0104】
その後、フォトマスクを用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機絶縁物から成る層間絶縁膜751をまずエッチングし、その後、続いてエッチングガスをCF4、O2として保護絶縁膜750をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをCHF3に切り替えてゲート絶縁膜725をエッチングすることにより、良好にコンタクトホールを形成することができる。
【0105】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスクによりレジストマスクを形成し、エッチングによってソース配線752〜756とドレイン配線757〜761を形成する。ドレイン配線762は隣接する画素のドレイン配線を示す。ここで、ドレイン配線761は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ti膜を50〜150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのTi膜上に重ねてアルミニウム(Al)を300〜400nmの厚さで形成して配線とする。
【0106】
図10(E)はこの状態における島状半導体層715、716、ゲート電極729、730、ソース配線752、753およびドレイン配線757、758の上面図を示す。ソース配線752、753は図示されていない層間絶縁膜および保護絶縁膜に設けられたコンタクトホールによって、島状半導体層715、716とそれぞれ830、833で接続している。また、ドレイン配線757、758は831、832で島状半導体層715、716と接続している。
【0107】
同様に、図11(E)では島状半導体層719、ゲート電極733、容量配線734、ソース配線756およびドレイン配線761の上面図を示し、ソース配線756はコンタクト部834で、ドレイン配線761はコンタクト部835でそれぞれ島状半導体層719と接続している。
【0108】
いずれにしても、第1の形状を有する島状半導体層の内側の領域に、歪みが残留している領域を除去して、第2の形状を有する島状半導体層を形成し、TFTを形成する。
【0109】
この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られる。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。また、このような熱処理により保護絶縁膜750や、下地膜702にに存在する水素を島状半導体膜715〜719に拡散させ水素化をすることもできる。いずれにしても、島状半導体層715〜719中の欠陥密度を1016/cm3以下とすることが望ましく、そのためには水素を5×1018〜5×1019atoms/cm3程度付与することが好ましい。(図9(C))。
【0110】
こうして同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路には第1のpチャネル型TFT800、第1のnチャネル型TFT801、第2のpチャネル型TFT802、第2のnチャネル型TFT803、画素部には画素TFT804、保持容量805が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【0111】
駆動回路の第1のpチャネル型TFT800には、島状半導体膜715にチャネル形成領域806、高濃度p型不純物領域から成るソース領域807a、807b、ドレイン領域808a、808bを有したシングルドレインの構造を有している。
【0112】
第1のnチャネル型TFT801には、島状半導体膜716にチャネル形成領域809、ゲート電極730と重なるLDD領域810、ソース領域812、ドレイン領域811を有している。このLDD領域において、ゲート電極730と重なるLDD領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜2.0μmとする。nチャネル型TFTにおけるLDD領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止することができる。
【0113】
駆動回路の第2のpチャネル型TFT802は同様に、島状半導体膜717にチャネル形成領域813、高濃度p型不純物領域から成るソース領域814a、814b、ドレイン領域815a、815bを有したシングルドレインの構造を有している。
【0114】
第2のnチャネル型TFT803には、島状半導体膜718にチャネル形成領域816、ゲート電極732と一部が重なるLDD領域817、818、ソース領域820、ドレイン領域819が形成されている。このTFTのゲート電極732と重なるLDD領域の長さも0.5〜3.0μm、好ましくは1.0〜2.0μmとする。また、ゲート電極と重ならないLDD領域のチャネル長方向の長さは0.5〜4.0μm、好ましくは1.0〜2.0μmとする。
【0115】
画素TFT804には、島状半導体膜719にチャネル形成領域821、822、LDD領域823〜825、ソースまたはドレイン領域826〜828を有している。LDD領域のチャネル長方向の長さは0.5〜4.0μm、好ましくは1.5〜2.5μmである。さらに、容量配線734と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT804のドレイン領域828に接続する半導体層829とから保持容量805が形成されている。図9(C)では画素TFT804をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【0116】
図12は画素部のほぼ一画素分を示す上面図である。図中に示すA−A'断面が図9(C)に示す画素部の断面図に対応している。画素TFT804のゲート電極733は、図示されていないゲート絶縁膜を介してその下の島状半導体層719と交差している。図示はしていないが、島状半導体層には、ソース領域、ドレイン領域、LDD領域が形成されている。また、834はソース配線756とソース領域826とのコンタクト部、835はドレイン配線761とドレイン領域828とのコンタクト部である。保持容量805は、画素TFT804のドレイン領域828から延在する半導体層829がゲート絶縁膜を介して容量配線734と重なる領域で形成されている。
【0117】
以上のようにしてアクティブマトリクス基板が完成する。本実施例に従って作製されたアクティブマトリクス基板は、画素部および駆動回路の仕様に応じて適切な構造のTFTを配置している。そのため、このアクティブマトリクス基板を用いた電気光学装置の動作性能と信頼性を向上させることを可能としている。
【0118】
なお、本実施例では画素TFT804のドレイン配線761をそのまま画素電極として用いており、反射型液晶表示装置に対応した構造となっている。しかし、ドレイン配線761に電気的に接続されるように透明導電膜でなる画素電極を形成することで透過型液晶表示装置にも対応できる。
【0119】
また、本実施例は本願発明を用いた半導体装置の作製工程の一例であり、本実施例に示した材料や数値範囲に限定する必要はない。さらに、LDD領域の配置なども実施者が適宜決定すれば良い。
【0120】
〔実施例2〕
実施例1では、非晶質半導体膜に対して実施形態1乃至実施形態3に示した方法でレーザーアニールを施して結晶化する例を示しているが、ある程度まで結晶化が進んだ段階の半導体膜に対してレーザーアニールを行うこともできる。
【0121】
即ち、ファーネスアニールにより非晶質半導体膜を結晶化させて得た結晶質半導体膜に、さらにレーザーアニールを施して結晶性を改善する場合においても本願発明のレーザーアニールは有効である。
【0122】
具体的には、特開平7−161634号公報、特開平7−321339号公報または特開平7−131034号公報等の出願におけるレーザー照射工程(レーザーアニール工程)に、実施形態1乃至実施形態3のレーザーアニール方法を用いることが可能である。
【0123】
なお、上記公報に本願発明を用いた後、形成された結晶質半導体膜を用いたTFTを作製することができる。即ち、本実施例と実施例1とを組み合わせることが可能である。
【0124】
〔実施例3〕
本実施例では実施例1、2に従って作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図13(A)に示すように、図9(C)の状態のアクティブマトリクス基板にパターニングにより樹脂材料でなるスペーサ901a〜901fを形成する。なお、スペーサとして公知の球状シリカ等を散布して用いることもできる。
【0125】
本実施例では、樹脂材料でなるスペーサ901a〜901fとしてJSR社製のNN700を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150〜200℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。
【0126】
また、形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さHを1.2〜5μmとし、平均半径L1を5〜7μm、平均半径L1と底部の半径L2との比を1対1.5とする。このとき側面のテーパー角は±15°以下とする。
【0127】
スペーサ901a〜901fの配置は任意に決定しても良いが、好ましくは、図13(A)で示すように、画素部においてはドレイン配線761(画素電極)のコンタクト部835と重ねてその部分を覆うように形成すると良い。コンタクト部835は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、コンタクト部835にスペーサ用の樹脂を充填することでディスクリネーションなどを防止することができる。
【0128】
その後、配向膜902を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。画素部に設けたスペーサ901a〜901fの端部からラビング方向に対してラビングされない領域が2μm以下となるようにすることが好ましい。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のTFT上において、少なくともソース配線およびドレイン配線上にもスペーサ901a〜901eを形成しておくと、ラビング工程におけるスペーサとしての本来の役割と、静電気からTFTを保護する効果を得ることができる。
【0129】
対向基板903には、遮光膜904、透明導電膜でなる対向電極905および配向膜906を形成する。遮光膜904はTi、Cr、Alなどを150〜300nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤907で貼り合わせる。シール剤907にはフィラー908が混合されていて、このフィラー908とスペーサ901a〜901fによって均一な間隔を持って対向基板とアクティブマトリクス基板とが貼り合わせられる。
【0130】
その後、両基板の間に液晶材料909を注入し、封止剤(図示せず)によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。例えば、TN液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す無しきい値反強誘電性混合液晶を用いることもできる。無しきい値反強誘電性混合液晶にはV字型の電気光学応答特性を示すものもある。詳細は「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thresholdless antiferroelectricity in liquid crystals and its application to displays,671-673,J.Mater.Chem.6(4),1996」、または米国特許第5,594,569号を参照すれば良い。
【0131】
このようにして図13(B)に示すアクティブマトリクス型液晶表示装置が完成する。図13ではスペーサ901a〜901eを駆動回路のTFT上の少なくともソース配線およびドレイン配線上にに分割して形成したが、その他に、駆動回路の全面を覆って形成しても差し支えない。
【0132】
図14はアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。画素部1400の周辺に駆動回路として走査信号駆動回路1401と画像信号駆動回路1402が設けられている。さらに、その他CPUやメモリなどの信号処理回路1403も付加されていても良い。
【0133】
そして、これらの駆動回路は接続配線1411によって外部入出力端子1410と接続されている。画素部1400では走査信号駆動回路1401から延在するゲート配線群1404と画像信号駆動回路1402から延在するソース配線群1405がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素TFT804と保持容量805が設けられている。
【0134】
画素部において設けられるスペーサ1406は、図13で示したスペーサ901fに対応するもので、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は20〜100%とすると良い。また、駆動回路部に設けるスペーサ1407〜1409はその全面を覆うように設けても良いし、図13で示したように各TFTのソースおよびドレイン配線の位置にあわせて複数個に分割して設けても良い。
【0135】
シール剤907は、基板701上の画素部1400および走査信号駆動回路1401、画像信号駆動回路1402、その他の信号処理回路1403の外側であって、外部入出力端子1410よりも内側に形成する。
【0136】
このようなアクティブマトリクス型液晶表示装置の構成を図15の斜視図を用いて説明する。図15においてアクティブマトリクス基板は、ガラス基板701上に形成された、画素部1400と、走査信号駆動回路1401と、画像信号駆動回路1402とその他の信号処理回路1403とで構成される。
【0137】
画素部1400には画素TFT804と保持容量805が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路1401と、画像信号駆動回路1402はそれぞれゲート配線733とソース配線756で画素TFT804に接続している。また、フレキシブルプリントサーキット(Flexible Printed Circuit:FPC)1413が外部入力端子1410に接続していて画像信号などを入力するのに用いる。フレキシブルプリントサーキット1413は補強樹脂1412で接着強度を高めて固定されている。そして接続配線1411でそれぞれの駆動回路に接続している。また、対向基板903には図示していないが、遮光膜や透明電極が設けられている。
【0138】
このような構成の液晶表示装置は、実施例1、2で示したアクティブマトリクス基板を用いて形成することができる。例えば、図9(C)の構造のアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例1で示したように画素電極として透明導電膜を用いたアクティブマトリクス基板を用いれば透過型の液晶表示装置を得ることができる。
【0139】
〔実施例4〕
実施例1〜実施例3では、本願発明を液晶表示装置に対して用いた例を示しているが、本願発明はTFTを用いる半導体装置であれば如何なるものにも実施することが可能である。
【0140】
具体的には、アクティブマトリクス型のEL(エレクトロルミネッセンス)表示装置やアクティブマトリクス型のEC(エレクトロクロミクス)表示装置を作製する場合に、半導体膜のレーザーアニール工程において本願発明を実施することが可能である。その際、実施形態1乃至実施形態3のいずれの構成を用いても良い。
【0141】
本願発明はレーザーアニール工程の部分の発明であるので、その他の部分は公知のTFT作製プロセスが適用できる。従って、アクティブマトリクス型EL表示装置やアクティブマトリクス型EC表示装置を作製する場合には、公知の技術に本願発明を適用すれば良い。勿論、図7〜9で説明した作製工程を参考にして作製することも可能である。
【0142】
〔実施例5〕
本願発明は、アクティブマトリクス型液晶表示装置やアクティブマトリクス型EL表示装置などの電気光学装置を表示ディスプレイとして有する電子装置(電子機器ともいう)に対して実施することが可能である。電子装置としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末(モバイルコンピュータ、携帯電話、電子書籍など)、ナビゲーションシステムなどが上げられる。
【0143】
図16(A)はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体2001、画像入力部2002、表示部2003、キーボード2004で構成される。本願発明は表示装置2003やその他の駆動回路の作製に際して実施することができる。
【0144】
図16(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明は表示装置2102やその他の駆動回路の作製に際して実施することができる。
【0145】
図16(C)はゴーグル型ディスプレイであり、本体2201、表示装置2202、アーム部2203から成っている。本願発明は表示部2202やその他図示されていない駆動回路の作製に際して実施することができる。。
【0146】
図16(D)はテレビゲームまたはビデオゲームなどの電子遊技機器であり、CPU等の電気回路2308、記録媒体2304などが搭載された本体2301、コントローラ2305、表示部2303、本体2301に組み込まれた表示部2302で構成される。表示部2303と本体2301に組み込まれた表示部2302とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体2304の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体2301とコントローラ2305と表示部2303とは、相互に信号を伝達するために有線通信としても良いし、センサ部2306、2307を設けて無線通信または光通信としても良い。本願発明は、表示部2302、2303の作製に際して実施することができる。また、表示部2303は従来のCRTを用いることもできる。
【0147】
図16(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカー部2403、記録媒体2404、操作スイッチ2405で構成される。なお、記録媒体にはDVD(Digital Versatile Disc)やコンパクトディスク(CD)などを用い、音楽プログラムの再生や映像表示、ビデオゲーム(またはテレビゲーム)やインターネットを介した情報表示などを行うことができる。本願発明は表示部2402やその他の駆動回路の作製に際して実施することができる。
【0148】
図16(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)で構成される。本願発明は表示部2502やその他の駆動回路の作製に際して実施することができる。
【0149】
図17(A)はフロント型プロジェクターであり、光源光学系および表示装置2601、スクリーン2602で構成される。本発明は表示装置やその他の駆動回路に適用することができる。図17(B)はリア型プロジェクターであり、本体2701、光源光学系および表示装置2702、ミラー2703、スクリーン2704で構成される。本願発明は表示装置やその他の駆動回路の作製に際して実施することができる。
【0150】
なお、図17(C)に、図17(A)および図17(B)における光源光学系および表示装置2601、2702の構造の一例を示す。光源光学系および表示装置2601、2702は光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、ビームスプリッター2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は複数の光学レンズで構成される。
【0151】
図17(C)では液晶表示装置2808を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図17(C)中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、IRフィルムなどを設けても良い。
【0152】
また、図17(D)は図17(C)における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801はリフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図17(D)に示した光源光学系は一例であって図示した構成に限定されるものではない。
【0153】
また、ここでは図示しなかったが、本願発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などの作製に際して実施することもできる。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子装置の作製に際して実施することができる。
【0154】
〔実施例6〕
実施例1では、パターニングを行った後、実施の形態1〜3の方法を用いた例を示したが、本実施例では、パターニングを行う前に実施の形態1の方法を用いてレーザー光を照射した例を図18を用いて示す。
【0155】
まず、実施例1に従い、図7(A)に示した状態を得る。
【0156】
次いで、半導体膜に対して結晶化の工程を行う。本実施例で用いる結晶化工程、即ち、図18に示した半導体膜の表面及び裏面にレーザー光を照射する構成を以下に説明する。
【0157】
図18において、1801は透光性基板であり、その表面には絶縁膜1802、非晶質半導体膜(または微結晶半導体膜)1803が形成されている。また、透光性基板1801の下にはレーザー光を反射させるための反射体1804が配置される。
【0158】
透光性基板1801はガラス基板、石英基板、結晶化ガラス基板若しくはプラスチック基板が用いられる。この透光性基板1801自体で第二次レーザー光の実効エネルギー強度を調節することが可能である。また、絶縁膜1802は酸化シリコン膜や窒化酸化シリコン膜(SiOxNy)などの珪素を含む絶縁膜を用いれば良く、この絶縁膜1802で第二次レーザー光の実効エネルギー強度を調節しても良い。
【0159】
また、図18の構成においては、第二次レーザー光は非晶質半導体膜1803を一度通過して、反射体1804で反射されたレーザー光である。従って、非晶質半導体膜1803で第二次レーザー光の実効エネルギー強度を調節することもできる。また、非晶質半導体膜1803はアモルファスシリコン膜の他に、アモルファスシリコンゲルマニウム膜などの化合物半導体膜も含む。
【0160】
また、反射体1804は表面(レーザー光の反射面)に金属膜を形成した基板であっても良いし、金属元素でなる基板であっても良い。この場合、金属膜としては如何なる材料を用いても良い。代表的には、シリコン(Si)、アルミニウム(Al)、銀(Ag)、タングステン(W)、チタン(Ti)、タンタル(Ta)のいずれかの元素を含む金属膜を用いる。例えば、窒化タングステン(WN)、窒化チタン(TiN)、窒化タンタル(TaN)を用いても良い。
【0161】
さらに、この反射体1804は透光性基板1801に接して設けても良いし、離して設けても良い。また、反射体1804を配置する代わりに、基板1801の裏面(表面の反対側の面)に直接上述のような金属膜を形成し、そこでレーザー光を反射させることも可能である。いずれにしても、この反射体1804の反射率で第二次レーザー光の実効エネルギー強度を調節することができる。また、反射体1804を透光性基板1801と離して設置する場合、その隙間に充填する気体(ガス)で第二次レーザー光のエネルギー強度を制御することも可能である。
【0162】
そして、図2で説明した光学系201(図中ではシリンドリカルレンズ207のみを示す。)を経由して線状に加工されたレーザー光が、非晶質半導体膜1803に照射される。この線状に加工されたレーザー光の照射はレーザー光を走査することによって行われる。
【0163】
いずれにしても、シリンドリカルレンズ207を透過して非晶質半導体膜1803の表面に照射される第一次レーザー光1805と、非晶質半導体膜1803を通過し、反射体1804で一旦反射されて非晶質半導体膜1803の裏面に照射される第二次レーザー光1806との実効エネルギー強度比(I0'/I0)が、0<I0'/I0<1または1<I0'/I0の関係を満たすことが重要である。このためには、反射体1804のレーザー光に対する反射率は20〜80%であることが好ましい。また、このとき、本実施形態でいくつか述べた第二次レーザー光の実効エネルギー強度を減衰させる手段を、複数組み合わせて所望の強度比としても良い。
【0164】
また、シリンドリカルレンズ207を通過したレーザー光は、集光される過程で基板表面に対して45〜90°の入射角を持つ。そのため、第二次レーザー光1806は非晶質半導体膜1803の裏面側にも回り込んで照射される。また、反射体1804の反射面に起伏部を設けてレーザー光を乱反射させることで、第二次レーザー光1806をさらに効率良く得ることができる。
【0165】
レーザー光としては、非晶質半導体膜1803に対する光の透過成分及び吸収成分を十分有する波長範囲(530nm前後)の波長を有するレーザー光であればよい。本実施例においては、YAGレーザーの第2高調波(波長532nm)を用いて結晶化を行った。
【0166】
第2高調波を用いれば、照射した光の一部は非晶質半導体膜を透過し、反射体により非晶質半導体膜の裏面に照射することができるため、第二次レーザー光1806を効率良く得ることができる。
【0167】
次いで、得られた半導体膜にパターニングを施し、島状の半導体膜を得る。
【0168】
以降の工程は、実施例1に従えば、アクティブマトリクス基板が得られる。
【0169】
また、本実施例は実施例2とも組み合わせることができる。また、実施例3を用いれば、アクティブマトリクス型液晶表示装置が得られる。また、実施例4や実施例5に示した半導体装置にも本実施例を適用することができる。
【0170】
【発明の効果】
本願発明によれば、レーザーアニールの際にレーザー光を線状に加工してスループットを向上させるのに加えて、さらにメンテナンスの容易な固体レーザーを用いることで従来のエキシマレーザーを用いたレーザーアニールよりもスループットの向上が達成できる。延いてはTFTやTFTで形成された液晶表示装置等の半導体装置の製造コストを低減することができる。
【0171】
さらに、非晶質半導体膜の表面及び裏面に対してレーザー光を照射するという構成でレーザーアニールを行うことにより、従来(非晶質半導体膜の表面のみにレーザー光を照射した場合)に比べて結晶粒径の大きい結晶質半導体膜を得ることが可能である。そして、結晶粒径の大きい結晶質半導体膜を得ることにより、半導体装置の性能を大幅に向上させうる。
【図面の簡単な説明】
【図1】 レーザー装置の構成を示す図。
【図2】 レーザー装置の光学系の構成を示す図。
【図3】 本願発明のレーザーアニールの方法を示す図。
【図4】 レーザー装置の構成を示す図。
【図5】 本願発明のレーザーアニールの方法を示す図。
【図6】 本願発明のレーザーアニールの方法を示す図。
【図7】 アクティブマトリクス基板の作製工程を示す図。
【図8】 アクティブマトリクス基板の作製工程を示す図。
【図9】 アクティブマトリクス基板の作製工程を示す図。
【図10】 アクティブマトリクス基板の作製工程を示す図。
【図11】 アクティブマトリクス基板の作製工程を示す図。
【図12】 画素構造を示す図。
【図13】 アクティブマトリクス型液晶表示装置の断面構造を示す図。
【図14】 アクティブマトリクス型液晶表示装置の上面構造を示す図。
【図15】 アクティブマトリクス型液晶表示装置の斜視図。
【図16】 電子装置の一例を示す図。
【図17】 プロジェクターの一例を示す図。
【図18】 本願発明のレーザーアニールの方法を示す図。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of annealing a semiconductor film using laser light (hereinafter referred to as laser annealing) and a laser apparatus for performing the method (laser and an optical system for guiding laser light output from the laser to an object to be processed) Apparatus). Further, the present invention relates to a semiconductor device manufactured by including the laser annealing in a process and a manufacturing method thereof. Note that the semiconductor device here includes an electro-optical device such as a liquid crystal display device or an EL display device, and an electronic device including the electro-optical device as a component.
[0002]
[Prior art]
In recent years, thin film transistors (hereinafter referred to as TFTs) have been developed, and TFTs using a polycrystalline silicon film (polysilicon film) as a crystalline semiconductor film have attracted attention. In particular, liquid crystal display devices (liquid crystal displays) and EL (electroluminescence) display devices (EL displays) are used as elements that form elements that switch pixels and drive circuits that control the pixels.
[0003]
As a means for obtaining a polysilicon film, a technique for crystallizing an amorphous silicon film (amorphous silicon film) to form a polysilicon film is generally used. In particular, recently, a method of crystallizing an amorphous silicon film using laser light has attracted attention. In this specification, means for crystallizing an amorphous semiconductor film with laser light to obtain a crystalline semiconductor film is called laser crystallization.
[0004]
Laser crystallization is an effective technique for annealing a semiconductor film formed on a substrate having low heat resistance, such as a glass substrate or a plastic substrate, which can instantaneously heat the semiconductor film. Further, the throughput is much higher than that of a heating means using a conventional electric furnace (hereinafter referred to as furnace annealing).
[0005]
There are various types of laser light. Generally, laser crystallization using laser light (hereinafter referred to as excimer laser light) using a pulsed excimer laser as an oscillation source is used. The excimer laser has the advantage that it has a large output and can be repeatedly irradiated at a high frequency, and the excimer laser light has the advantage that the absorption coefficient for the silicon film is high.
[0006]
To form excimer laser light, KrF (wavelength 248 nm) or XeCl (wavelength 308 nm) is used as an excitation gas. However, gases such as Kr (krypton) and Xe (xenon) are very expensive, and there is a problem that the manufacturing cost increases when the frequency of gas exchange increases.
[0007]
In addition, replacement of attached devices such as a laser tube for performing laser oscillation and a gas purifier for removing unnecessary compounds generated during the oscillation process is required every two to three years. Many of these accessory devices are expensive, and there is still a problem that the manufacturing cost increases.
[0008]
As described above, laser devices using excimer laser light have high performance, but they are very laborious to maintain. It also has the drawback of being expensive.
[0009]
[Problems to be solved by the invention]
It is an object of the present invention to provide a laser device and a laser annealing method using the same that can obtain a crystalline semiconductor film having a larger crystal grain size than the prior art and that have a low running cost. It is another object of the present invention to provide a semiconductor device manufactured using such a laser annealing method and a manufacturing method thereof.
[0010]
[Means for Solving the Problems]
The present invention is characterized in that a laser beam using a solid-state laser (a laser that outputs a laser beam having a crystal rod as a resonant cavity) as an oscillation source is irradiated to the front and back surfaces of the semiconductor film.
[0011]
At this time, it is desirable that the laser light be processed into a linear shape by an optical system and irradiated. In addition, processing a laser beam into a line means that the laser beam is processed so that the shape of the irradiated surface when the laser beam is irradiated onto the object to be processed is linear. That is, it means that the cross-sectional shape of the laser beam is processed into a linear shape. In addition, “linear” here does not mean “line” in a strict sense, but means a rectangle (or oval) having a large aspect ratio. For example, the aspect ratio is 10 or more (preferably 100 to 10,000).
[0012]
In the above configuration, a commonly known solid-state laser can be used, such as a YAG laser (usually Nd: YAG laser), Nd: YVO. Four Laser, Nd: YAlO Three A laser, a ruby laser, a Ti: sapphire laser, a glass laser, or the like can be used. In particular, a YAG laser superior in coherency and pulse energy is preferable. Further, YAG laser includes a continuous oscillation type and a pulse oscillation type. In the present invention, it is desirable to use a pulse oscillation type YAG laser capable of irradiating a large area.
[0013]
However, since the fundamental wave (first harmonic) of the YAG laser has a long wavelength of 1064 nm, the second harmonic (wavelength 532 nm), the third harmonic (wavelength 355 nm), or the fourth harmonic (wavelength 266 nm) is used. Is preferred.
[0014]
In particular, the wavelength of the second harmonic of the YAG laser is 532 nm, and when the amorphous semiconductor film is irradiated, it is within the wavelength range (around 530 nm) that is not reflected by the amorphous semiconductor film. Further, in this wavelength range, since the laser beam that passes through the amorphous semiconductor film has a sufficient amount of light, it can be efficiently irradiated by irradiating the amorphous semiconductor film from the back side again using a reflector. . The laser energy of the second harmonic is as large as about 1.5 J / pulse at the maximum (in the existing pulse oscillation type YAG laser device), and when processed into a linear shape, the length in the longitudinal direction is dramatically increased. It can be lengthened, and large area laser light irradiation can be performed at once. These harmonics can be obtained using a nonlinear crystal.
[0015]
The fundamental wave can be modulated into a second harmonic, a third harmonic, or a fourth harmonic by a wavelength modulator including a nonlinear element. Each harmonic may be formed according to a known technique. Further, in this specification, “laser light having a solid laser as an oscillation source” includes not only the fundamental wave but also the second harmonic wave, the third harmonic wave, and the fourth harmonic wave whose wavelength is modulated in the middle. .
[0016]
Further, a Q switch method (Q modulation switch method) often used in a YAG laser may be used. This is a method of outputting a sharp pulse laser having a very high energy value by rapidly increasing the Q value from a state in which the Q value of the laser resonator is sufficiently low. This is a known technique.
[0017]
Since the solid-state laser used in the present invention basically has a solid crystal, a resonant mirror, and a light source for exciting the solid crystal, the laser beam can be output, so that it does not require maintenance work like an excimer laser. That is, since the running cost is very low compared to the excimer laser, the manufacturing cost of the semiconductor device can be greatly reduced. Further, if the number of maintenance operations is reduced, the operation rate of the mass production line is increased, so that the overall throughput of the manufacturing process is improved, which also greatly contributes to the reduction of the manufacturing cost of the semiconductor device. Furthermore, since the area occupied by the solid-state laser is smaller than that of the excimer laser, it is advantageous for designing the production line.
[0018]
In addition, by performing laser annealing with a configuration in which laser light is irradiated on the front and back surfaces of the amorphous semiconductor film, compared to the conventional case (when only the surface of the amorphous semiconductor film is irradiated with laser light). A crystalline semiconductor film having a large crystal grain size can be obtained. By irradiating laser light from the front and back surfaces of the amorphous semiconductor film, the applicant has a slow melting and solidification cycle of the silicon film, and the time allowed for crystal growth in the solidification process is relatively It is considered that the crystal grain size can be increased as a result.
[0019]
By obtaining a crystalline semiconductor film having a large crystal grain size, the performance of the semiconductor device can be greatly improved. For example, taking TFT as an example, the number of crystal grain boundaries that can be included in the channel formation region can be reduced by increasing the crystal grain size. That is, a TFT having one crystal grain boundary, preferably zero, in the channel formation region can be manufactured. In addition, since each crystal grain has crystallinity that can be regarded as a single crystal, high mobility (field effect mobility) equivalent to or higher than that of a transistor using a single crystal semiconductor can be obtained.
[0020]
Furthermore, since the number of times the carriers cross the crystal grain boundary can be extremely reduced, an on-current value (drain current value that flows when the TFT is in an on state) and an off-current value (drain current that flows when the TFT is in an off state) Value), threshold voltage, S value, and field-effect mobility can be reduced.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1
One embodiment of the present invention will be described. FIG. 1A is a diagram showing a configuration of a laser apparatus including a laser according to the present invention. This laser apparatus is an optical system that linearly processes laser light (preferably second harmonic, third harmonic, or fourth harmonic) using Nd: YAG laser 101 and Nd: YAG laser 101 as an oscillation source. 201 includes a stage 102 for fixing a light-transmitting substrate, and the stage 102 is provided with a heater 103 and a heater controller 104 so that the substrate can be heated to 100 to 450 ° C. A reflector 105 is provided on the stage 102, and a substrate 106 on which an amorphous semiconductor film is formed is provided thereon.
[0022]
When the laser beam output from the Nd: YAG laser 101 is modulated into any of the second to fourth harmonics, a wavelength modulator including a nonlinear element may be provided immediately after the Nd: YAG laser 101. .
[0023]
Next, a method for holding the substrate 106 in the laser device having the structure shown in FIG. 1A will be described with reference to FIG. The substrate 106 held on the stage 102 is set in a reaction chamber 107 and irradiated with linear laser light using the laser 101 as an oscillation source. The reaction chamber can be in a reduced pressure state or an inert gas atmosphere by an exhaust system or a gas system not shown, and can be heated to 100 to 450 ° C. without contaminating the semiconductor film.
[0024]
Further, the stage 102 can move along the guide rail 108 in the reaction chamber, and can irradiate the entire surface of the substrate with linear laser light. The laser light is incident from a quartz window (not shown) provided on the upper surface of the substrate 106. In FIG. 1B, a transfer chamber 109, an intermediate chamber 110, and a load / unload chamber 111 are connected to the reaction chamber 107, and the chambers are separated by gate valves 112 and 113.
[0025]
A cassette 114 capable of holding a plurality of substrates is installed in the load / unload chamber 111, and the substrates are transferred by a transfer robot 115 provided in the transfer chamber 109. Substrate 106 ′ represents the substrate being transferred. With such a configuration, laser annealing can be continuously processed under reduced pressure or in an inert gas atmosphere.
[0026]
Next, the configuration of the optical system 201 that linearizes laser light will be described with reference to FIG. 2A is a view of the optical system 201 as viewed from the side, and FIG. 2B is a view of the optical system 201 as viewed from the top.
[0027]
Laser light using the laser 101 as an oscillation source is divided in the vertical direction by a cylindrical lens array 202. The divided laser light is further divided in the horizontal direction by the cylindrical lens 203. That is, the laser light is finally divided into a matrix by the cylindrical lens arrays 202 and 203.
[0028]
The laser light is once condensed by the cylindrical lens 204. At that time, it passes through the cylindrical lens 205 immediately after the cylindrical lens 204. Thereafter, the light is reflected by the mirror 206, passes through the cylindrical lens 207, and reaches the irradiation surface 208.
[0029]
At this time, the laser light projected on the irradiation surface 208 shows a linear irradiation surface. That is, it means that the cross-sectional shape of the laser light transmitted through the cylindrical lens 207 is linear. The homogenization in the width direction (short direction) of the laser light processed into a linear shape is performed by the cylindrical lens array 202, the cylindrical lens 204, and the cylindrical lens 207. The homogenization of the laser beam in the length direction (long direction) is performed by the cylindrical lens array 203 and the cylindrical lens 205.
[0030]
Next, a structure for irradiating laser light from the front and back surfaces of the film to be processed formed on the substrate will be described with reference to FIG. FIG. 3 shows the positional relationship between the substrate 106 and the reflector 105 in FIG.
[0031]
In FIG. 3, reference numeral 301 denotes a light-transmitting substrate, and an insulating film 302 and an amorphous semiconductor film (or microcrystalline semiconductor film) 303 are formed on the surface (the surface on which a thin film or an element is formed). Yes. A reflector 304 for reflecting the laser light is disposed under the translucent substrate 301.
[0032]
As the light-transmitting substrate 301, a glass substrate, a quartz substrate, a crystallized glass substrate, or a plastic substrate is used. The insulating film 302 may be an insulating film containing silicon such as a silicon oxide film or a silicon nitride oxide film (SiOxNy). The amorphous semiconductor film 303 can be an amorphous silicon film, an amorphous silicon germanium film, or the like.
[0033]
Further, the reflector 304 may be a substrate on which a metal film is formed on the surface (laser light reflecting surface) or a substrate made of a metal element. In this case, any material may be used for the metal film. Typically, a metal film containing any element of aluminum, silver, tungsten, titanium, and tantalum is used.
[0034]
Further, instead of disposing the reflector 304, it is also possible to form the metal film as described above directly on the back surface (surface opposite to the front surface) of the substrate 301 and reflect the laser beam there. However, the configuration is based on the premise that the metal film formed on the back surface in the manufacturing process of the semiconductor device is not removed.
[0035]
Then, the amorphous semiconductor film 303 is irradiated with a laser beam processed into a linear shape via the optical system 201 described in FIG. 2 (only the cylindrical lens 207 is shown in the drawing).
[0036]
At this time, the laser light irradiated onto the amorphous semiconductor film 303 is irradiated with the laser light 305 directly irradiated through the cylindrical lens 207 and the reflector 304 once reflected by the reflector 304. Laser light 306 to be emitted. Note that in this specification, laser light applied to the surface of the amorphous semiconductor film is referred to as primary laser light, and laser light applied to the back surface is referred to as secondary laser light.
[0037]
The laser beam that has passed through the cylindrical lens 207 has an incident angle of 45 to 90 ° with respect to the substrate surface in the process of being condensed. Therefore, the secondary laser light 306 irradiates around the back surface side of the amorphous semiconductor film 303. Moreover, the secondary laser beam 306 can be obtained more efficiently by providing the undulating portion on the reflecting surface of the reflector 304 to diffusely reflect the laser beam.
[0038]
In particular, the wavelength of the second harmonic of the YAG laser is 532 nm, and when the amorphous semiconductor film is irradiated, it is within the wavelength range (around 530 nm) that is not reflected by the amorphous semiconductor film. Further, in this wavelength range, since the laser beam that passes through the amorphous semiconductor film has a sufficient amount of light, it can be efficiently irradiated by irradiating the amorphous semiconductor film from the back side again using a reflector. . Also, the laser energy of the second harmonic is as large as about 1.5 J / pulse at the maximum value (in the existing YAG laser device), and when processed into a linear shape, the length in the longitudinal direction should be dramatically increased. This enables large area laser light irradiation.
[0039]
As described above, according to the present embodiment, it is possible to process a laser beam using a solid laser as an oscillation source into a linear shape, and the laser beam is converted into a primary laser beam and a secondary laser beam. It is possible to irradiate the surface and the back surface of the amorphous semiconductor film.
[0040]
[Embodiment 2]
In the present embodiment, an embodiment different from the first embodiment will be described. In this embodiment, an example is shown in which a two-system laser beam dispersed in the middle of an optical system is irradiated from the front and back surfaces of an amorphous semiconductor film without using a reflector as in the first embodiment.
[0041]
FIG. 4A is a diagram illustrating a configuration of a laser apparatus including the laser according to the present embodiment. Since the basic configuration is the same as that of the laser apparatus of FIG. 1 described in the first embodiment, different reference numerals are used for the description.
[0042]
This laser apparatus linearly processes laser light (preferably the third harmonic or the fourth harmonic) using the Nd: YAG laser 101 and the Nd: YAG laser 101 as an oscillation source, and splits it into two systems. An optical system 401 and a translucent stage 402 for fixing the translucent substrate are included. A substrate 403a is provided over the stage 402, and an amorphous semiconductor film 403b is formed thereon.
[0043]
When the laser beam output from the Nd: YAG laser 101 is modulated into any of the second to fourth harmonics, a wavelength modulator including a nonlinear element may be provided immediately after the Nd: YAG laser 101. .
[0044]
In the case of this embodiment, the stage 402 must have a light-transmitting property in order to irradiate the amorphous semiconductor film 403b with the laser light transmitted through the stage 402. In addition, the energy of the laser light (secondary laser light) irradiated from the stage 402 side is expected to be attenuated when it passes through the substrate. Therefore, it is desirable to suppress the attenuation at the stage 402 as much as possible.
[0045]
FIG. 4B illustrates a method for holding the substrate 403a in the laser apparatus illustrated in FIG. 4A. FIG. 4B illustrates the method except that the light-transmitting stage 402 is used. Since the configuration is the same, the description thereof is omitted.
[0046]
Next, the structure of the optical system 401 illustrated in FIG. 4A will be described with reference to FIG. FIG. 5B is a view of the optical system 401 as viewed from the side. Laser light (third harmonic or fourth harmonic) using an Nd: YAG laser 501 as an oscillation source is divided in the vertical direction by a cylindrical lens array 502. This divided laser beam is further divided in the lateral direction by a cylindrical lens 503. In this way, the laser light is divided into a matrix by the cylindrical lens arrays 502 and 503.
[0047]
The laser light is once condensed by the cylindrical lens 504. At that time, it passes through the cylindrical lens 505 immediately after the cylindrical lens 504. Up to this point, the optical system is the same as that shown in FIG.
[0048]
Thereafter, the laser light enters the half mirror 506, where the laser light is split into a primary laser light 507 and a secondary laser light 508. The primary laser beam 507 is reflected by the mirrors 509 and 510, passes through the cylindrical lens 511, and then reaches the surface of the amorphous semiconductor film 403b.
[0049]
The secondary laser light 508 dispersed by the half mirror 506 is reflected by the mirrors 512, 513, and 514, passes through the cylindrical lens 515, passes through the substrate 403a, and reaches the back surface of the amorphous semiconductor film 403b. .
[0050]
At this time, similarly to the first embodiment, the laser light projected on the irradiation surface of the substrate shows a linear irradiation surface. Further, the homogenization in the width direction (short direction) of the laser beam processed into a linear shape is performed by the cylindrical lens array 502, the cylindrical lens 504, and the cylindrical lens 515. The homogenization of the laser beam in the length direction (long direction) is performed by the cylindrical lens array 503, the cylindrical lens 505, and the cylindrical lens 509.
[0051]
As described above, according to the present embodiment, it is possible to process a laser beam using a solid laser as an oscillation source into a linear shape, and the laser beam is converted into a primary laser beam and a second laser beam by an optical system. It is possible to irradiate the front surface and the back surface of the amorphous semiconductor film by splitting into the next laser beam.
[0052]
[Embodiment 3]
An embodiment different from the second embodiment of the present invention will be described. In the present embodiment, the two laser beams dispersed in the middle of the optical system are respectively set as the third harmonic and the fourth harmonic, the surface of the amorphous semiconductor film is the fourth harmonic, and the back is the third harmonic. Shows an example of laser annealing.
[0053]
FIG. 6 is a side view of the optical system of the laser apparatus used in this embodiment. Laser light using the Nd: YAG laser 601 as an oscillation source is split by a half mirror 602. Although not shown, a part of the fundamental wave output from the Nd: YAG laser 601 is modulated into a third harmonic wave having a wavelength of 355 nm before reaching the half mirror 602.
[0054]
First, a laser beam (secondary laser beam) transmitted through the half mirror 602 is amorphous through the cylindrical lens arrays 603 and 604, the cylindrical lenses 605 and 606, the mirror 607, the cylindrical lens 608, and the substrate 609a. The back surface of the quality semiconductor film 609b is irradiated.
[0055]
Note that laser light finally irradiated to the amorphous semiconductor film 609b is processed into a linear shape. The process of processing into a linear shape is the same as the description of the optical system in FIG.
[0056]
The laser light reflected by the half mirror 602 (which becomes the primary laser light) is modulated into a fourth harmonic having a wavelength of 266 nm by a wavelength modulator 610 including a nonlinear element. Thereafter, the surface of the amorphous semiconductor film 609b is irradiated through the mirror 611, the cylindrical lens arrays 612 and 613, the cylindrical lenses 614 and 615, the mirror 616, and the cylindrical lens 617.
[0057]
Note that laser light finally irradiated to the amorphous semiconductor film 609b is processed into a linear shape. The process of processing into a linear shape is the same as the description of the optical system in FIG.
[0058]
As described above, in the present embodiment, the surface of the amorphous semiconductor film is irradiated with the fourth harmonic wave with a wavelength of 266 nm, and the back surface of the amorphous semiconductor film is irradiated with the third harmonic wave with a wavelength of 355 nm. It is characterized by In addition, it is preferable to process the cross-sectional shapes of the third harmonic and the fourth harmonic into a linear shape as in the present embodiment because the throughput of laser annealing is improved.
[0059]
When the substrate 609a is a glass substrate, light having a wavelength shorter than that near the wavelength of 250 nm is not transmitted. For example, Corning # 1737 substrate (1.1 mm thick) begins to transmit from about 240 nm and transmits about 38% at 300 nm, about 85% at 350 nm, and about 90% at 400 nm. That is, when the substrate 609a is a glass substrate, it is preferable to use a laser beam having a wavelength of 350 nm or more (preferably a wavelength of 400 nm or more) as the secondary laser beam.
[0060]
Therefore, when an Nd: YAG laser is used as a solid-state laser and a glass substrate is used as a substrate on which an amorphous semiconductor film is formed as in the present embodiment, the first laser beam that does not pass through the substrate is set as the fourth harmonic. It is desirable that the secondary laser light transmitted through the substrate is the third harmonic.
[0061]
As described above, according to the material of the substrate or the film quality of the amorphous semiconductor film, the laser beam (primary laser beam) irradiated on the surface of the amorphous semiconductor film and the laser beam (first laser beam irradiated on the back surface) It is effective to change the wavelength of the secondary laser light.
[0062]
In the present embodiment, laser light using one laser as an oscillation source is spectrally used. However, two lasers that output laser light having different wavelengths may be used.
[0063]
【Example】
[Example 1]
An embodiment of the present invention will be described with reference to FIGS. Here, a method for simultaneously manufacturing a pixel TFT and a storage capacitor in a pixel portion and an n-channel TFT and a p-channel TFT in a driver circuit provided around the pixel portion will be described.
[0064]
In FIG. 7A, a substrate 701 includes polyethylene terephthalate (PET), polyethylene in addition to a glass substrate such as barium borosilicate glass or aluminoborosilicate glass represented by Corning # 7059 glass or # 1737 glass. A plastic substrate having no optical anisotropy such as naphthalate (PEN) or polyethersulfone (PES) can be used.
[0065]
Then, in order to prevent impurity diffusion from the substrate 701, a base film 702 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the surface of the substrate 701 where the TFT is formed. In this example, SiH is used by plasma CVD. Four , NH Three , N 2 A silicon oxynitride film 702a made of O is formed to 10 to 200 nm (preferably 50 to 100 nm), similarly to SiH. Four , N 2 A silicon oxynitride silicon film 702b made of O is stacked to a thickness of 50 to 200 nm (preferably 100 to 150 nm).
[0066]
The silicon oxynitride film is formed by using a conventional parallel plate type plasma CVD method. The silicon oxynitride film 702a is formed of SiH. Four 10SCCM, NH Three To 100 SCCM, N 2 O was introduced into the reaction chamber as 20 SCCM, the substrate temperature was 325 ° C., the reaction pressure was 40 Pa, and the discharge power density was 0.41 W / cm. 2 The discharge frequency is 60 MHz. On the other hand, the silicon oxynitride silicon film 702b is formed of SiH. Four 5SCCM, N 2 O for 120 SCCM, H 2 Was introduced into the reaction chamber as 125 SCCM, the substrate temperature was 400 ° C., the reaction pressure was 20 Pa, and the discharge power density was 0.41 W / cm. 2 The discharge frequency is 60 MHz. These films can be formed continuously only by changing the substrate temperature and switching the reaction gas.
[0067]
Further, the silicon oxynitride film 702a is formed so that the internal stress becomes a tensile stress with the substrate as the center. The silicon oxynitride film 702b also has an internal stress in the same direction, but the stress is smaller than that of the silicon oxynitride film 702a in absolute value.
[0068]
Next, an amorphous semiconductor film 703 having a thickness of 25 to 80 nm (preferably 30 to 60 nm) is formed by a known method such as a plasma CVD method or a sputtering method. For example, an amorphous silicon film is formed to a thickness of 55 nm by plasma CVD. At this time, the base film 702 and the amorphous semiconductor film 703 can be formed continuously. For example, as described above, after the silicon oxynitride film 702a and the silicon oxynitride silicon film 702b are continuously formed by a plasma CVD method, the reaction gas is changed to SiH. Four , N 2 O, H 2 To SiH Four And H 2 Or SiH Four If it is switched to only, it can be continuously formed without being once exposed to the air atmosphere. As a result, contamination of the surface of the silicon oxynitride silicon film 702b can be prevented, and variations in characteristics and threshold voltage of the manufactured TFT can be reduced.
[0069]
First, island-shaped semiconductor layers 704 to 708 having a first shape are formed from the semiconductor layer 703 having an amorphous structure as indicated by a dotted line in FIG. FIG. 10A is a top view of the island-shaped semiconductor layers 704 and 705 in this state, and similarly, FIG. 11A shows a top view of the island-shaped semiconductor layer 708.
[0070]
10 and 11, the island-like semiconductor layer is rectangular and is formed so that one side is 50 μm or less. However, the shape of the island-like semiconductor layer can be arbitrary, and preferably from the center to the end. Any polygon or circle can be used as long as the minimum distance to the part is 50 μm or less.
[0071]
Next, a crystallization process is performed on such island-shaped semiconductor layers 704 to 708. For the crystallization step, any of the methods described in Embodiments 1 to 3 can be used. In this example, laser annealing is performed on the island-shaped semiconductor layers 704 to 708 by the method of Embodiment 1. In this way, island-like semiconductor layers 709 to 713 made of a crystalline silicon film shown by a solid line in FIG. 7B are formed.
[0072]
In this embodiment, an example in which one island-like semiconductor layer is formed corresponding to one TFT is shown. However, when the exclusive area of the island-like semiconductor layer is large (the size of one TFT is large). In the case), it is possible to function as one TFT by dividing a plurality of island-like semiconductor layers and connecting a plurality of TFTs in series.
[0073]
At this time, as the amorphous silicon film crystallizes, the film becomes dense and contracts by about 1 to 15%. A region 714 in which distortion is generated by contraction is formed at the end of the island-shaped semiconductor layer. Moreover, the island-like semiconductor layer made of such a crystalline silicon film has a tensile stress with the substrate as the center. FIGS. 10B and 11B are top views of the island-shaped semiconductor layers 709, 710, and 713 in this state, respectively. In the drawing, regions 704, 705, and 708 indicated by dotted lines indicate the sizes of the original island-shaped semiconductor layers 704, 705, and 708, respectively.
[0074]
When the TFT gate electrode is formed over the region 714 where such strain is accumulated, this portion has a large number of defect levels as described above, and the crystallinity is not good. Cause. For example, the off-current value increases or the current concentrates in this region and locally generates heat.
[0075]
Therefore, as shown in FIG. 7C, the second shape island-shaped semiconductor layers 715 to 719 are formed so that the region 714 in which such strain is accumulated is removed. 714 'indicated by a dotted line in the figure is a region where a region 714 where strain is accumulated exists, and shows a state where island-shaped semiconductor layers 715 to 719 having the second shape are formed inside the region. The shape of the second shape island-shaped semiconductor layers 715 to 719 may be an arbitrary shape. FIG. 10C shows a top view of the island-shaped semiconductor layers 715 and 714 in this state. Similarly, FIG. 11C shows a top view of the island-shaped semiconductor layer 719.
[0076]
Thereafter, a mask layer 720 made of a silicon oxide film having a thickness of 50 to 100 nm is formed by plasma CVD method or sputtering method so as to cover the island-like semiconductor layers 715 to 719. In this state, an impurity element imparting p-type is added to the island-like semiconductor layer for the purpose of controlling the threshold voltage (Vth) of the TFT by 1 × 10 16 ~ 5x10 17 atoms / cm Three You may add to the whole surface of an island-like semiconductor layer with a density | concentration of a grade.
[0077]
As an impurity element imparting p-type to a semiconductor, elements of Group 13 of the periodic table such as boron (B), aluminum (Al), and gallium (Ga) are known. As the method, an ion implantation method or an ion doping method can be used, but an ion doping method is suitable for processing a large-area substrate. In the ion doping method, diborane (B 2 H 6 ) As a source gas and boron (B) is added. Such impurity element implantation is not necessarily required and may be omitted, but is particularly effective for keeping the threshold voltage of the n-channel TFT within a predetermined range.
[0078]
In order to form the LDD region of the n-channel TFT of the driver circuit, an impurity element imparting n-type conductivity is selectively added to the island-shaped semiconductor layers 716 and 718. Therefore, resist masks 721a to 721e are formed in advance. As the impurity element imparting n-type conductivity, phosphorus (P) or arsenic (As) may be used. Here, phosphorous (PH) is added to add phosphorus (P). Three ) Is used.
[0079]
The formed impurity regions are low-concentration n-type impurity regions 722 and 723, and the phosphorus (P) concentration is 2 × 10. 16 ~ 5x10 19 atoms / cm Three It may be in the range. In this specification, the concentration of an impurity element imparting n-type contained in the impurity regions 722 and 723 formed here is defined as (n - ). The impurity region 724 is a semiconductor layer for forming a storage capacitor of the pixel portion, and phosphorus (P) is added to this region at the same concentration (FIG. 7D).
[0080]
Next, a step of activating the added impurity element is performed. The activation can be performed by a heat treatment at 500 to 600 ° C. for 1 to 4 hours or a laser activation method in a nitrogen atmosphere. Moreover, you may carry out using both together. In the case of the laser activation method, a linear beam is formed using KrF excimer laser light (wavelength 248 nm), and the oscillation frequency is 5 to 50 Hz, and the energy density is 100 to 500 mJ / cm. 2 As a result, the entire surface of the substrate on which the island-shaped semiconductor layer is formed is processed by scanning the linear beam with an overlap ratio of 80 to 98%. Note that there are no particular limitations on the irradiation conditions of the laser beam, and the practitioner may make an appropriate decision. This step may be performed while leaving the mask layer 720, or may be performed after the removal.
[0081]
In FIG. 7E, the gate insulating film 725 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by a plasma CVD method or a sputtering method. For example, it is preferable to form a silicon oxynitride film with a thickness of 120 nm. SiH Four And N 2 O to O 2 A silicon oxynitride film manufactured by adding N is a preferable material for this application because the fixed charge density in the film is reduced. Needless to say, the gate insulating film 725 is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. In any case, the gate insulating film 725 is formed so as to have a compressive stress about the substrate.
[0082]
Then, as shown in FIG. 7E, a heat-resistant conductive layer for forming a gate electrode is formed over the gate insulating film 725. Although the heat-resistant conductive layer may be formed as a single layer, it may have a laminated structure including a plurality of layers such as two layers or three layers as necessary. Such a heat-resistant conductive material is preferably used, for example, a structure in which a conductive layer (A) 726 made of a conductive nitride metal film and a conductive layer (B) 727 made of a metal film are stacked.
[0083]
The conductive layer (B) 727 is an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), and tungsten (W), an alloy containing the element as a main component, or an alloy film in which the elements are combined. (Typically, a Mo—W alloy film or a Mo—Ta alloy film) may be used, and the conductive layer (A) 726 may be a tantalum nitride (TaN), tungsten nitride (WN), titanium nitride (TiN) film, or nitride. It is made of molybdenum (MoN) or the like. For the conductive layer (A) 726, tungsten silicide, titanium silicide, or molybdenum silicide may be used.
[0084]
In addition, the conductive layer (B) 727 is preferably reduced in the concentration of impurities contained in order to reduce resistance, and in particular, the oxygen concentration is preferably 30 ppm or less. For example, tungsten (W) can realize a specific resistance value of 20 μΩcm or less by setting the oxygen concentration to 30 ppm or less.
[0085]
The conductive layer (A) 726 may be 10 to 50 nm (preferably 20 to 30 nm), and the conductive layer (B) 727 may be 200 to 400 nm (preferably 250 to 350 nm). When W is used as a gate electrode, argon (Ar) gas and nitrogen (N 2 ) Gas is introduced to form the conductive layer (A) 726 with tungsten nitride (WN) to a thickness of 50 nm, and the conductive layer (B) 727 is formed with W to a thickness of 250 nm. As another method, the W film is tungsten hexafluoride (WF). 6 Can also be formed by a thermal CVD method.
[0086]
In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and the resistivity of the W film is desirably 20 μΩcm or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in W, crystallization is hindered and the resistance is increased. Therefore, in the case of sputtering, the resistivity is obtained by using a W target with a purity of 99.9999% and forming a W film with sufficient consideration so that impurities are not mixed in the gas phase during film formation. 9-20 μΩcm can be realized.
[0087]
On the other hand, when a TaN film is used for the conductive layer (A) 726 and a Ta film is used for the conductive layer (B) 727, it can be similarly formed by sputtering. The TaN film is formed using Ta as a target and a mixed gas of Ar and nitrogen as a sputtering gas, and the Ta film uses Ar as a sputtering gas. In addition, when an appropriate amount of Xe or Kr is added to these sputtering gases, the internal stress of the film to be formed can be relaxed and the film can be prevented from peeling. The resistivity of the α-phase Ta film is about 20 μΩcm and can be used as a gate electrode, but the resistivity of the β-phase Ta film is about 180 μΩcm and is not suitable for a gate electrode. Since the TaN film has a crystal structure close to an α phase, an α phase Ta film can be easily obtained by forming a Ta film thereon.
[0088]
Although not shown, it is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm under the conductive layer (A) 726. This improves adhesion and prevents oxidation of the conductive film formed thereon, and at the same time, an alkali metal element contained in a trace amount in the conductive layer (A) 726 or the conductive layer (B) 727 is added to the gate insulating film 725. It can be prevented from spreading. In any case, the conductive layer (B) 727 preferably has a resistivity in the range of 10 to 50 μΩcm.
[0089]
Next, resist masks 728a to 728f are formed using a photomask using a photolithography technique, and the conductive layer (A) 726 and the conductive layer (B) 727 are collectively etched to form gate electrodes 729 to 733. And the capacitor wiring 734 is formed. The gate electrodes 729 to 733 and the capacitor wiring 734 are integrally formed with 729a to 733a made of a conductive layer (A) and 729b to 733b made of a conductive layer (B) (FIG. 8A).
[0090]
In addition, FIG. 10D illustrates the positional relationship between the island-shaped semiconductor layers 715 and 716 and the gate electrodes 729 and 730 in this state. Similarly, the relation between the island-shaped semiconductor layer 719, the gate electrode 733, and the capacitor wiring 734 is illustrated in FIG. In FIGS. 10D and 11D, the gate insulating film 725 is omitted.
[0091]
The method for etching the conductive layer (A) and the conductive layer (B) may be selected appropriately by the practitioner. In order to perform etching with high accuracy, it is desirable to apply a dry etching method using high-density plasma. As a method for obtaining high-density plasma, microwave plasma or inductively coupled plasma (ICP) etching apparatus may be used.
[0092]
For example, the W etching method using an ICP etching apparatus uses CF as an etching gas. Four And Cl 2 These gases are introduced into the reaction chamber to a pressure of 0.5 to 1.5 Pa (preferably 1 Pa), and high frequency (13.56 MHz) power of 200 to 1000 W is applied to the inductive coupling portion. At this time, high-frequency power of 20 W is applied to the stage on which the substrate is placed, and the negative ions are charged by self-bias, whereby positive ions are accelerated and anisotropic etching can be performed. By using an ICP etching apparatus, a hard metal film such as W can obtain an etching rate of 2 to 5 nm / second. Further, in order to perform etching without leaving a residue, overetching is preferably performed by increasing the etching time at a rate of about 10 to 20%. However, it is necessary to pay attention to the etching selectivity with the base at this time. For example, since the selection ratio of the silicon oxynitride film (gate insulating film 725) to the W film is 2.5 to 3, the surface where the silicon oxynitride film is exposed by such over-etching is etched by about 20 to 50 nm. Being substantially thinner.
[0093]
Then, in order to form an LDD region in the n-channel TFT of the pixel TFT, an impurity element addition step (n - Doping step) is performed. An impurity element imparting n-type in a self-aligning manner may be added by an ion doping method using the gate electrodes 729 to 733 as a mask. The concentration of phosphorus (P) added as an impurity element imparting n-type is 1 × 10 16 ~ 5x10 19 atoms / cm Three Add in the concentration range of. In this manner, low-concentration n-type impurity regions 735 to 739 are formed in the island-shaped semiconductor layer as shown in FIG.
[0094]
Next, in the n-channel TFT, a high-concentration n-type impurity region that functions as a source region or a drain region is formed (n + Doping process). First, resist masks 740a to 740d are formed using a photomask, and an impurity element imparting n-type conductivity is added to form high-concentration n-type impurity regions 741 to 746. Phosphorus (P) is used for the impurity element imparting n-type, and its concentration is 1 × 10. 20 ~ 1x10 twenty one atoms / cm Three The phosphine (PH Three (FIG. 8C).
[0095]
Then, high-concentration p-type impurity regions 748 and 749 serving as a source region and a drain region are formed in the island-shaped semiconductor layers 715 and 717 forming the p-channel TFT. Here, an impurity element imparting p-type is added using the gate electrodes 729 and 731 as a mask, and a high concentration p-type impurity region is formed in a self-aligning manner. At this time, the island-shaped semiconductor films 716, 718, and 719 forming the n-channel TFT are covered with resist masks 747a to 747c by using a photomask.
[0096]
High-concentration p-type impurity regions 748 and 749 are formed of diborane (B 2 H 6 ) Using an ion doping method. The boron (B) concentration in this region is 3 × 10 20 ~ 3x10 twenty one atoms / cm Three (FIG. 8D).
[0097]
The high-concentration p-type impurity regions 748 and 749 are doped with phosphorus (P) in the previous step, and the high-concentration p-type impurity regions 748a and 749a have 1 × 10 6. 20 ~ 1x10 twenty one atoms / cm Three In the high concentration p-type impurity regions 748b and 749b, 1 × 10 16 ~ 5x10 19 atoms / cm Three The concentration of boron (B) added in this step is 1.5 to 3 times the concentration of contained phosphorus, which causes problems as a source region and a drain region of a p-channel TFT. Can function without.
[0098]
After that, as shown in FIG. 9A, a protective insulating film 750 is formed over the gate electrode and the gate insulating film. The protective insulating film may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film including a combination thereof. In any case, the protective insulating film 750 is formed from an inorganic insulating material. The thickness of the protective insulating film 750 is 100 to 200 nm.
[0099]
Here, when a silicon oxide film is used, tetraethyl orthosilicate (TEOS) and O2 are formed by plasma CVD. 2 The reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56 MHz) power density is 0.5 to 0.8 W / cm. 2 And can be formed by discharging. When using a silicon oxynitride film, SiH is formed by plasma CVD. Four , N 2 O, NH Three Silicon oxynitride film manufactured from SiH or SiH Four , N 2 A silicon oxynitride film formed from O may be used. The production conditions in this case are a reaction pressure of 20 to 200 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (60 MHz) power density of 0.1 to 1.0 W / cm. 2 Can be formed. SiH Four , N 2 O, H 2 Alternatively, a silicon oxynitride silicon film manufactured from the above may be used. Similarly, the silicon nitride film is made of SiH by plasma CVD. Four , NH Three It is possible to make from. Such a protective insulating film is formed so as to have a compressive stress with the substrate as the center.
[0100]
Thereafter, a step of activating the impurity element imparting n-type or p-type added at each concentration is performed. This process is performed by furnace annealing using an electric furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the furnace annealing method, it is preferably performed at 400 to 700 ° C., typically 500 to 600 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less, and in this example, 550 ° C. for 4 hours. Heat treatment is performed. In the case where a plastic substrate having a low heat resistant temperature is used for the substrate 701, a laser annealing method is used (FIG. 9B).
[0101]
After the activation step, a heat treatment is further performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the island-shaped semiconductor layer. This step is a step of terminating dangling bonds in the island-shaped semiconductor layer with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. In addition, if heat resistance of the substrate 701 permits, heat treatment at 300 to 450 ° C. diffuses hydrogen in the silicon oxynitride silicon film 702 b in the base film 702 and the silicon oxynitride film in the protective insulating film 750 to form an island-shaped semiconductor layer. It may be hydrogenated.
[0102]
After the activation and hydrogenation steps are completed, an interlayer insulating film 751 made of an organic insulator is formed with an average thickness of 1.0 to 2.0 μm. As the organic insulator, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. For example, when using a type of polyimide that is thermally polymerized after being applied to the substrate, it is formed by baking at 300 ° C. in a clean oven. When acrylic is used, a two-component type is used, and after mixing the main material and the curing agent, applying the entire surface of the substrate using a spinner, preheating at 80 ° C. for 60 seconds with a hot plate. It can be formed by baking at 250 ° C. for 60 minutes in a clean oven.
[0103]
By forming the interlayer insulating film with an organic insulator, the surface can be satisfactorily planarized. Moreover, since an organic insulator generally has a low dielectric constant, parasitic capacitance can be reduced. However, since it is hygroscopic and its effect as a protective film is weak, it is preferably used in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the protective insulating film 750 as in this embodiment.
[0104]
After that, a resist mask having a predetermined pattern is formed using a photomask, and contact holes reaching the source region or the drain region formed in each island-shaped semiconductor film are formed. Contact holes are formed by dry etching. In this case, CF is used as an etching gas. Four , O 2 The interlayer insulating film 751 made of an organic insulator is first etched using a mixed gas of He and He, and then the etching gas is changed to CF. Four , O 2 The protective insulating film 750 is etched as follows. Further, in order to increase the selectivity with the island-shaped semiconductor layer, the etching gas is changed to CHF. Three The contact hole can be satisfactorily formed by switching to the above and etching the gate insulating film 725.
[0105]
Then, a conductive metal film is formed by a sputtering method or a vacuum evaporation method, a resist mask is formed by a photomask, and source wirings 752 to 756 and drain wirings 757 to 761 are formed by etching. A drain wiring 762 indicates a drain wiring of an adjacent pixel. Here, the drain wiring 761 functions as a pixel electrode. Although not shown, in this embodiment, this electrode is formed by forming a Ti film with a thickness of 50 to 150 nm, forming a contact with the semiconductor film forming the source or drain region of the island-like semiconductor layer, and the Ti film Overlaid on top, aluminum (Al) is formed to a thickness of 300 to 400 nm to form wiring.
[0106]
FIG. 10E is a top view of the island-shaped semiconductor layers 715 and 716, the gate electrodes 729 and 730, the source wirings 752 and 753, and the drain wirings 757 and 758 in this state. The source wirings 752 and 753 are connected to the island-shaped semiconductor layers 715 and 716 by 830 and 833, respectively, through contact holes provided in an interlayer insulating film and a protective insulating film (not shown). The drain wirings 757 and 758 are connected to the island-shaped semiconductor layers 715 and 716 by 831 and 832, respectively.
[0107]
Similarly, FIG. 11E shows a top view of the island-shaped semiconductor layer 719, the gate electrode 733, the capacitor wiring 734, the source wiring 756, and the drain wiring 761. The source wiring 756 is a contact portion 834 and the drain wiring 761 is a contact. Each portion 835 is connected to the island-shaped semiconductor layer 719.
[0108]
In any case, an island-like semiconductor layer having a second shape is formed by removing a region where distortion remains in a region inside the island-like semiconductor layer having the first shape, and a TFT is formed. To do.
[0109]
When the hydrogenation treatment is performed in this state, a favorable result can be obtained for improving the characteristics of the TFT. For example, heat treatment may be performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen, or the same effect can be obtained by using a plasma hydrogenation method. Further, by such heat treatment, hydrogen present in the protective insulating film 750 and the base film 702 can be diffused into the island-shaped semiconductor films 715 to 719 to be hydrogenated. In any case, the defect density in the island-like semiconductor layers 715 to 719 is 10 16 /cm Three It is desirable that the hydrogen content be 5 × 10 5 for this purpose. 18 ~ 5x10 19 atoms / cm Three It is preferable to give a degree. (FIG. 9C).
[0110]
In this way, a substrate having the TFT of the driving circuit and the pixel TFT of the pixel portion can be completed on the same substrate. The driver circuit includes a first p-channel TFT 800, a first n-channel TFT 801, a second p-channel TFT 802, a second n-channel TFT 803, and a pixel TFT 804 and a storage capacitor 805 in the pixel portion. Yes. In this specification, such a substrate is referred to as an active matrix substrate for convenience.
[0111]
The first p-channel TFT 800 of the driver circuit has a single drain structure in which an island-shaped semiconductor film 715 includes a channel formation region 806, source regions 807a and 807b made of high-concentration p-type impurity regions, and drain regions 808a and 808b. have.
[0112]
The first n-channel TFT 801 includes an island-shaped semiconductor film 716, a channel formation region 809, an LDD region 810 overlapping with the gate electrode 730, a source region 812, and a drain region 811. In this LDD region, the length in the channel length direction of the LDD region overlapping with the gate electrode 730 is 0.5 to 3.0 μm, preferably 1.0 to 2.0 μm. By making the length of the LDD region in the n-channel TFT in this way, a high electric field generated in the vicinity of the drain region can be relaxed, hot carrier generation can be prevented, and deterioration of the TFT can be prevented.
[0113]
Similarly, the second p-channel TFT 802 of the driver circuit is a single drain having a channel formation region 813, source regions 814a and 814b made of high-concentration p-type impurity regions, and drain regions 815a and 815b on an island-shaped semiconductor film 717. It has a structure.
[0114]
In the second n-channel TFT 803, a channel formation region 816, LDD regions 817 and 818 partially overlapping with the gate electrode 732, a source region 820, and a drain region 819 are formed on the island-shaped semiconductor film 718. The length of the LDD region overlapping the gate electrode 732 of this TFT is also 0.5 to 3.0 μm, preferably 1.0 to 2.0 μm. The length of the LDD region that does not overlap with the gate electrode in the channel length direction is 0.5 to 4.0 μm, preferably 1.0 to 2.0 μm.
[0115]
The pixel TFT 804 includes channel formation regions 821 and 822, LDD regions 823 to 825, and source or drain regions 826 to 828 in an island-shaped semiconductor film 719. The length of the LDD region in the channel length direction is 0.5 to 4.0 μm, preferably 1.5 to 2.5 μm. Further, a storage capacitor 805 is formed from the capacitor wiring 734, an insulating film made of the same material as the gate insulating film, and a semiconductor layer 829 connected to the drain region 828 of the pixel TFT 804. Although the pixel TFT 804 has a double gate structure in FIG. 9C, it may have a single gate structure or a multi-gate structure provided with a plurality of gate electrodes.
[0116]
FIG. 12 is a top view showing almost one pixel in the pixel portion. A cross section AA ′ shown in the drawing corresponds to the cross sectional view of the pixel portion shown in FIG. The gate electrode 733 of the pixel TFT 804 intersects with the island-like semiconductor layer 719 under the gate insulating film (not shown). Although not shown, a source region, a drain region, and an LDD region are formed in the island-shaped semiconductor layer. 834 is a contact portion between the source wiring 756 and the source region 826, and 835 is a contact portion between the drain wiring 761 and the drain region 828. The storage capacitor 805 is formed in a region where a semiconductor layer 829 extending from the drain region 828 of the pixel TFT 804 overlaps with the capacitor wiring 734 with a gate insulating film interposed therebetween.
[0117]
The active matrix substrate is completed as described above. In the active matrix substrate manufactured according to this embodiment, TFTs having appropriate structures are arranged in accordance with the specifications of the pixel portion and the drive circuit. Therefore, it is possible to improve the operation performance and reliability of the electro-optical device using the active matrix substrate.
[0118]
In this embodiment, the drain wiring 761 of the pixel TFT 804 is used as it is as a pixel electrode, and has a structure corresponding to a reflective liquid crystal display device. However, by forming a pixel electrode made of a transparent conductive film so as to be electrically connected to the drain wiring 761, a transmissive liquid crystal display device can be handled.
[0119]
Further, this embodiment is an example of a manufacturing process of a semiconductor device using the invention of the present application, and it is not necessary to limit to the materials and numerical ranges shown in this embodiment. Furthermore, the practitioner may appropriately determine the arrangement of the LDD region.
[0120]
[Example 2]
In Example 1, an example in which an amorphous semiconductor film is crystallized by performing laser annealing by the method described in Embodiments 1 to 3, but the semiconductor is in a stage where crystallization has progressed to a certain extent. Laser annealing can also be performed on the film.
[0121]
That is, the laser annealing of the present invention is effective even when the crystalline semiconductor film obtained by crystallizing the amorphous semiconductor film by furnace annealing is further subjected to laser annealing to improve crystallinity.
[0122]
Specifically, in the laser irradiation process (laser annealing process) in the application of JP-A-7-161634, JP-A-7-321339, or JP-A-7-1331034, the first to third embodiments are applied. A laser annealing method can be used.
[0123]
In addition, after using this invention for the said gazette, TFT using the formed crystalline semiconductor film can be produced. That is, the present embodiment can be combined with the first embodiment.
[0124]
Example 3
In this embodiment, a process of manufacturing an active matrix liquid crystal display device from an active matrix substrate manufactured according to Embodiments 1 and 2 will be described. First, as shown in FIG. 13A, spacers 901a to 901f made of a resin material are formed by patterning on the active matrix substrate in the state of FIG. 9C. In addition, a well-known spherical silica etc. can be sprayed and used as a spacer.
[0125]
In this embodiment, NN700 manufactured by JSR Co. is used as the spacers 901a to 901f made of a resin material, and after applying with a spinner, a predetermined pattern is formed by exposure and development processing. Further, it is cured by heating at 150 to 200 ° C. in a clean oven or the like. The spacers produced in this manner can have different shapes depending on the conditions of exposure and development processing. Preferably, when the spacers are columnar and have a flat top, when the opposing substrates are combined, Mechanical strength as a liquid crystal display panel can be ensured.
[0126]
The shape is not particularly limited, such as a conical shape or a pyramid shape. For example, when the shape is conical, the height H is set to 1.2 to 5 μm, the average radius L1 is set to 5 to 7 μm, and the average radius is set. The ratio of L1 to the bottom radius L2 is 1 to 1.5. At this time, the taper angle of the side surface is ± 15 ° or less.
[0127]
The arrangement of the spacers 901a to 901f may be arbitrarily determined, but preferably, as shown in FIG. 13A, the pixel portion overlaps with the contact portion 835 of the drain wiring 761 (pixel electrode), and the portion is overlapped. It is good to form so that it may cover. Since the flatness of the contact portion 835 is impaired and the liquid crystal is not aligned well in this portion, disclination or the like can be prevented by filling the contact portion 835 with a resin for spacer.
[0128]
Thereafter, an alignment film 902 is formed. Usually, a polyimide resin is used for the alignment film of the liquid crystal display element. After the alignment film is formed, a rubbing process is performed so that the liquid crystal molecules are aligned with a certain pretilt angle. It is preferable that a region that is not rubbed in the rubbing direction from the end portions of the spacers 901a to 901f provided in the pixel portion is 2 μm or less. Further, although the generation of static electricity is often a problem in the rubbing treatment, if the spacers 901a to 901e are formed at least on the source wiring and the drain wiring on the TFT of the driving circuit, the original spacer as the spacer in the rubbing process is formed. The role and the effect of protecting the TFT from static electricity can be obtained.
[0129]
On the counter substrate 903, a light shielding film 904, a counter electrode 905 made of a transparent conductive film, and an alignment film 906 are formed. The light shielding film 904 is made of Ti, Cr, Al or the like with a thickness of 150 to 300 nm. Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the counter substrate are attached to each other with a sealant 907. A filler 908 is mixed in the sealant 907, and the counter substrate and the active matrix substrate are bonded to each other with a uniform interval by the filler 908 and the spacers 901a to 901f.
[0130]
Thereafter, a liquid crystal material 909 is injected between both the substrates and completely sealed with a sealant (not shown). A known liquid crystal material may be used as the liquid crystal material. For example, in addition to the TN liquid crystal, a thresholdless antiferroelectric mixed liquid crystal exhibiting electro-optical response in which the transmittance continuously changes with respect to the electric field can be used. Some thresholdless antiferroelectric mixed liquid crystals exhibit V-shaped electro-optic response characteristics. For details, see `` H.Furue et al.; Characteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability, SID, 1998 '', `` T.Yoshida et al.; A Full- Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time, 841, SID97DIGEST, 1997 '', `` S.Inui et al.; Thresholdless antiferroelectricity in liquid crystals and its application to displays, 671-673, J.Mater.Chem.6 (4), 1996 "or US Pat. No. 5,594,569.
[0131]
In this way, the active matrix liquid crystal display device shown in FIG. 13B is completed. In FIG. 13, the spacers 901a to 901e are divided and formed on at least the source wiring and the drain wiring on the TFT of the driving circuit. However, the spacers 901a to 901e may be formed to cover the entire surface of the driving circuit.
[0132]
FIG. 14 is a top view of the active matrix substrate, and is a top view showing the positional relationship between the pixel portion and the drive circuit portion, the spacer, and the sealant. Around the pixel portion 1400, a scanning signal driving circuit 1401 and an image signal driving circuit 1402 are provided as driving circuits. Further, a signal processing circuit 1403 such as a CPU or a memory may be added.
[0133]
These drive circuits are connected to an external input / output terminal 1410 by connection wiring 1411. In the pixel portion 1400, a gate wiring group 1404 extending from the scanning signal driving circuit 1401 and a source wiring group 1405 extending from the image signal driving circuit 1402 intersect in a matrix to form a pixel, and each pixel has a pixel TFT 804. And a storage capacitor 805 are provided.
[0134]
The spacer 1406 provided in the pixel portion corresponds to the spacer 901f shown in FIG. 13 and may be provided for all pixels, but is provided every several to several tens of pixels arranged in a matrix. May be. That is, the ratio of the number of spacers to the total number of pixels constituting the pixel portion is preferably 20 to 100%. In addition, the spacers 1407 to 1409 provided in the driver circuit portion may be provided so as to cover the entire surface, or as shown in FIG. May be.
[0135]
The sealant 907 is formed outside the pixel portion 1400 on the substrate 701, the scanning signal driving circuit 1401, the image signal driving circuit 1402, and other signal processing circuits 1403 and inside the external input / output terminal 1410.
[0136]
The structure of such an active matrix liquid crystal display device will be described with reference to the perspective view of FIG. In FIG. 15, the active matrix substrate includes a pixel portion 1400, a scanning signal driving circuit 1401, an image signal driving circuit 1402, and other signal processing circuits 1403 formed on a glass substrate 701.
[0137]
A pixel TFT 804 and a storage capacitor 805 are provided in the pixel portion 1400, and a driver circuit provided in the periphery of the pixel portion is configured based on a CMOS circuit. The scanning signal driving circuit 1401 and the image signal driving circuit 1402 are connected to the pixel TFT 804 by a gate wiring 733 and a source wiring 756, respectively. A flexible printed circuit (FPC) 1413 is connected to an external input terminal 1410 and used to input an image signal or the like. The flexible printed circuit 1413 is fixed with a reinforcing resin 1412 with increased adhesive strength. The connection wiring 1411 is connected to each drive circuit. Further, although not shown, the counter substrate 903 is provided with a light shielding film and a transparent electrode.
[0138]
A liquid crystal display device having such a structure can be formed using the active matrix substrate shown in Embodiments 1 and 2. For example, a reflective liquid crystal display device can be obtained by using an active matrix substrate having the structure of FIG. 9C, and transmission can be achieved by using an active matrix substrate using a transparent conductive film as a pixel electrode as shown in the first embodiment. Type liquid crystal display device can be obtained.
[0139]
Example 4
Examples 1 to 3 show examples in which the present invention is applied to a liquid crystal display device, but the present invention can be applied to any semiconductor device using TFTs.
[0140]
Specifically, when an active matrix type EL (electroluminescence) display device or an active matrix type EC (electrochromic) display device is manufactured, the present invention can be implemented in the laser annealing process of a semiconductor film. It is. At that time, any of the configurations of the first to third embodiments may be used.
[0141]
Since the present invention is an invention of a laser annealing step, a known TFT manufacturing process can be applied to the other parts. Therefore, when an active matrix EL display device or an active matrix EC display device is manufactured, the present invention may be applied to a known technique. Of course, it is also possible to manufacture with reference to the manufacturing steps described with reference to FIGS.
[0142]
Example 5
The present invention can be implemented for an electronic device (also referred to as an electronic device) having an electro-optical device such as an active matrix liquid crystal display device or an active matrix EL display device as a display display. Examples of the electronic device include a personal computer, a digital camera, a video camera, a portable information terminal (mobile computer, mobile phone, electronic book, etc.), a navigation system, and the like.
[0143]
FIG. 16A illustrates a personal computer, which includes a main body 2001 including a microprocessor and a memory, an image input portion 2002, a display portion 2003, and a keyboard 2004. The present invention can be implemented when manufacturing the display device 2003 and other driving circuits.
[0144]
FIG. 16B illustrates a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 2106. The present invention can be implemented when manufacturing the display device 2102 and other driver circuits.
[0145]
FIG. 16C shows a goggle type display which is composed of a main body 2201, a display device 2202, and an arm portion 2203. The present invention can be implemented when manufacturing the display portion 2202 and other drive circuits not shown. .
[0146]
FIG. 16D illustrates an electronic game machine such as a video game or a video game, which is incorporated in a main body 2301, a controller 2305, a display portion 2303, and a main body 2301 on which an electric circuit 2308 such as a CPU and a recording medium 2304 are mounted. The display unit 2302 is configured. The display unit 2303 and the display unit 2302 incorporated in the main body 2301 may display the same information, or display the information on the recording medium 2304 using the former as a main display device and the latter as a sub display device. The operation state can be displayed, or a touch sensor function can be added to provide an operation panel. In addition, the main body 2301, the controller 2305, and the display unit 2303 may perform wired communication in order to transmit signals to each other, or may be provided with sensor units 2306 and 2307 for wireless communication or optical communication. The present invention can be implemented when the display portions 2302 and 2303 are manufactured. The display portion 2303 can also use a conventional CRT.
[0147]
FIG. 16E shows a player using a recording medium (hereinafter referred to as a recording medium) in which a program is recorded. The player 240 includes a main body 2401, a display portion 2402, a speaker portion 2403, a recording medium 2404, and operation switches 2405. A recording medium such as a DVD (Digital Versatile Disc) or a compact disc (CD) can be used to play music programs, display images, display video games (or video games), and display information via the Internet. . The present invention can be implemented when manufacturing the display portion 2402 and other driving circuits.
[0148]
FIG. 16F illustrates a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, an operation switch 2504, and an image receiving portion (not shown). The present invention can be implemented when manufacturing the display portion 2502 and other driving circuits.
[0149]
FIG. 17A illustrates a front projector, which includes a light source optical system, a display device 2601, and a screen 2602. The present invention can be applied to a display device and other driving circuits. FIG. 17B shows a rear projector, which includes a main body 2701, a light source optical system and display device 2702, a mirror 2703, and a screen 2704. The present invention can be implemented when manufacturing a display device or other driving circuits.
[0150]
Note that FIG. 17C illustrates an example of the structure of the light source optical system and the display devices 2601 and 2702 in FIGS. 17A and 17B. The light source optical system and the display devices 2601 and 2702 include a light source optical system 2801, mirrors 2802, 2804 to 2806, a dichroic mirror 2803, a beam splitter 2807, a liquid crystal display device 2808, a phase difference plate 2809, and a projection optical system 2810. The projection optical system 2810 includes a plurality of optical lenses.
[0151]
Although FIG. 17C illustrates a three-plate type example using three liquid crystal display devices 2808, the invention is not limited to such a method, and a single-plate optical system may be used. In addition, an appropriate optical lens, a film having a polarization function, a film for adjusting a phase, an IR film, or the like may be provided in the optical path indicated by an arrow in FIG.
[0152]
FIG. 17D shows an example of the structure of the light source optical system 2801 in FIG. In this embodiment, the light source optical system 2801 includes a reflector 2811, a light source 2812, lens arrays 2813 and 2814, a polarization conversion element 2815, and a condenser lens 2816. Note that the light source optical system illustrated in FIG. 17D is an example and is not limited to the illustrated configuration.
[0153]
Although not shown here, the present invention can also be implemented when manufacturing a navigation system, a reading circuit of an image sensor, or the like. As described above, the scope of application of the present invention is extremely wide, and can be implemented when manufacturing electronic devices in various fields.
[0154]
Example 6
In Example 1, after patterning, an example using the method of Embodiments 1 to 3 was shown. However, in this example, laser light was emitted using the method of Embodiment 1 before patterning. An example of irradiation is shown using FIG.
[0155]
First, according to the first embodiment, the state shown in FIG.
[0156]
Next, a crystallization process is performed on the semiconductor film. A crystallization process used in this embodiment, that is, a structure in which laser light is irradiated on the front and back surfaces of the semiconductor film shown in FIG. 18 will be described below.
[0157]
In FIG. 18, reference numeral 1801 denotes a light-transmitting substrate, on which an insulating film 1802 and an amorphous semiconductor film (or microcrystalline semiconductor film) 1803 are formed. A reflector 1804 for reflecting the laser light is disposed under the light-transmitting substrate 1801.
[0158]
As the light-transmitting substrate 1801, a glass substrate, a quartz substrate, a crystallized glass substrate, or a plastic substrate is used. The translucent substrate 1801 itself can adjust the effective energy intensity of the secondary laser light. As the insulating film 1802, an insulating film containing silicon such as a silicon oxide film or a silicon nitride oxide film (SiOxNy) may be used, and the effective energy intensity of the secondary laser light may be adjusted by the insulating film 1802.
[0159]
In the configuration of FIG. 18, the secondary laser light is laser light that has once passed through the amorphous semiconductor film 1803 and reflected by the reflector 1804. Therefore, the effective energy intensity of the secondary laser light can be adjusted by the amorphous semiconductor film 1803. In addition to the amorphous silicon film, the amorphous semiconductor film 1803 includes a compound semiconductor film such as an amorphous silicon germanium film.
[0160]
Further, the reflector 1804 may be a substrate on which a metal film is formed on the surface (laser light reflecting surface) or a substrate made of a metal element. In this case, any material may be used for the metal film. Typically, a metal film containing any element of silicon (Si), aluminum (Al), silver (Ag), tungsten (W), titanium (Ti), and tantalum (Ta) is used. For example, tungsten nitride (WN), titanium nitride (TiN), or tantalum nitride (TaN) may be used.
[0161]
Further, the reflector 1804 may be provided in contact with the light-transmitting substrate 1801 or may be provided separately. Further, instead of disposing the reflector 1804, it is also possible to directly form the metal film as described above on the back surface (surface opposite to the front surface) of the substrate 1801 and reflect the laser beam there. In any case, the effective energy intensity of the secondary laser light can be adjusted by the reflectance of the reflector 1804. In the case where the reflector 1804 is placed away from the light-transmitting substrate 1801, the energy intensity of the secondary laser light can be controlled by a gas (gas) filling the gap.
[0162]
Then, the amorphous semiconductor film 1803 is irradiated with a laser beam processed into a linear shape via the optical system 201 described in FIG. 2 (only the cylindrical lens 207 is shown in the drawing). The irradiation of the laser beam processed into the linear shape is performed by scanning the laser beam.
[0163]
In any case, the primary laser light 1805 that passes through the cylindrical lens 207 and is irradiated on the surface of the amorphous semiconductor film 1803 and the amorphous laser film 1803 pass through and are reflected once by the reflector 1804. Effective energy intensity ratio (I) with the secondary laser light 1806 irradiated on the back surface of the amorphous semiconductor film 1803 0 '/ I 0 ) But 0 <I 0 '/ I 0 <1 or 1 <I 0 '/ I 0 It is important to satisfy this relationship. For this purpose, the reflectance of the reflector 1804 to the laser light is preferably 20 to 80%. At this time, a plurality of means for attenuating the effective energy intensity of the secondary laser light described in the present embodiment may be combined to obtain a desired intensity ratio.
[0164]
Further, the laser beam that has passed through the cylindrical lens 207 has an incident angle of 45 to 90 ° with respect to the substrate surface in the process of being condensed. Therefore, the secondary laser light 1806 irradiates the back surface of the amorphous semiconductor film 1803. Further, by providing an undulation portion on the reflecting surface of the reflector 1804 to diffusely reflect the laser light, the secondary laser light 1806 can be obtained more efficiently.
[0165]
As the laser light, any laser light having a wavelength in a wavelength range (around 530 nm) having sufficient light transmission and absorption components for the amorphous semiconductor film 1803 may be used. In this example, crystallization was performed using the second harmonic (wavelength 532 nm) of a YAG laser.
[0166]
If the second harmonic is used, a part of the irradiated light can pass through the amorphous semiconductor film and can be irradiated to the back surface of the amorphous semiconductor film by the reflector. Can get well.
[0167]
Next, the obtained semiconductor film is patterned to obtain an island-shaped semiconductor film.
[0168]
If the subsequent steps are in accordance with Example 1, an active matrix substrate is obtained.
[0169]
This embodiment can be combined with the second embodiment. Further, if Example 3 is used, an active matrix liquid crystal display device can be obtained. In addition, this embodiment can be applied to the semiconductor devices shown in Embodiment 4 and Embodiment 5.
[0170]
【The invention's effect】
According to the present invention, in addition to processing the laser beam into a linear shape during laser annealing to improve throughput, a solid laser that is easier to maintain is used to make laser annealing using a conventional excimer laser more effective. Can also improve throughput. As a result, the manufacturing cost of a semiconductor device such as a TFT or a liquid crystal display device formed of the TFT can be reduced.
[0171]
Furthermore, by performing laser annealing with a structure in which laser light is irradiated on the front and back surfaces of the amorphous semiconductor film, compared to the conventional case (when only the surface of the amorphous semiconductor film is irradiated with laser light). A crystalline semiconductor film having a large crystal grain size can be obtained. By obtaining a crystalline semiconductor film having a large crystal grain size, the performance of the semiconductor device can be greatly improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a laser device.
FIG. 2 is a diagram showing a configuration of an optical system of a laser apparatus.
FIG. 3 is a view showing a laser annealing method of the present invention.
FIG. 4 is a diagram showing a configuration of a laser device.
FIG. 5 is a diagram showing a laser annealing method of the present invention.
FIG. 6 is a diagram showing a laser annealing method of the present invention.
FIGS. 7A and 7B are diagrams illustrating a manufacturing process of an active matrix substrate. FIGS.
FIGS. 8A to 8C are diagrams illustrating a manufacturing process of an active matrix substrate. FIGS.
FIGS. 9A and 9B are diagrams illustrating a manufacturing process of an active matrix substrate. FIGS.
FIGS. 10A and 10B are diagrams illustrating a manufacturing process of an active matrix substrate. FIGS.
FIGS. 11A and 11B are diagrams illustrating a manufacturing process of an active matrix substrate. FIGS.
FIG. 12 shows a pixel structure.
13 is a cross-sectional view of an active matrix liquid crystal display device.
FIG 14 illustrates a top structure of an active matrix liquid crystal display device.
FIG. 15 is a perspective view of an active matrix liquid crystal display device.
FIG 16 illustrates an example of an electronic device.
FIG. 17 is a diagram showing an example of a projector.
FIG. 18 is a diagram showing a laser annealing method of the present invention.

Claims (29)

透光性基板上に形成された半導体膜の表面にYVOレーザーを発振源とする第2高調波を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体によって反射された前記YVOレーザーを発振源とする第2高調波を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成することを特徴とする薄膜トランジスタの作製方法。
Irradiating the surface of the semiconductor film formed on the translucent substrate with the second harmonic using the YVO 4 laser as an oscillation source,
Irradiating the back surface of the semiconductor film with a second harmonic having an oscillation source of the YVO 4 laser reflected by a reflector disposed under the translucent substrate;
A manufacturing method of a thin film transistor, wherein an active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film.
透光性基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜の表面にYVOレーザーを発振源とする第2高調波を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体によって反射された前記YVOレーザーを発振源とする第2高調波を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成することを特徴とする薄膜トランジスタの作製方法。
A base film is formed on a translucent substrate,
Forming a semiconductor film on the base film;
Irradiating the surface of the semiconductor film with a second harmonic having an oscillation source of YVO 4 laser,
Irradiating the back surface of the semiconductor film with a second harmonic having an oscillation source of the YVO 4 laser reflected by a reflector disposed under the translucent substrate;
A manufacturing method of a thin film transistor, wherein an active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film.
請求項1または請求項2において、前記半導体膜の表面にYVOレーザーを発振源とする第2高調波を照射する前に、前記半導体膜を島状にパターニングすることを特徴とする薄膜トランジスタの作製方法。3. The thin film transistor according to claim 1, wherein the semiconductor film is patterned into an island shape before irradiating the surface of the semiconductor film with a second harmonic using a YVO 4 laser as an oscillation source. Method. 透光性基板上に形成された半導体膜の表面に第1のレーザー光を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体により反射された第2のレーザー光を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成し、
前記第1及び第2のレーザー光は、YVOレーザーから連続発振された第2高調波であることを特徴とする薄膜トランジスタの作製方法。
Irradiating the surface of the semiconductor film formed on the translucent substrate with the first laser beam,
Irradiating the back surface of the semiconductor film with a second laser beam reflected by a reflector disposed under the translucent substrate;
An active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film,
The method for manufacturing a thin film transistor, wherein the first and second laser beams are second harmonics continuously oscillated from a YVO 4 laser.
請求項1乃至請求項4のいずれか一において、前記YVOレーザーを発振源とする第2高調波は、アスペクト比が10以上の長方形のレーザー光であることを特徴とする薄膜トランジスタの作製方法。5. The method for manufacturing a thin film transistor according to claim 1, wherein the second harmonic using the YVO 4 laser as an oscillation source is a rectangular laser beam having an aspect ratio of 10 or more. 透光性基板上に形成された半導体膜の表面にYAGレーザーを発振源とする第2高調波を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体によって反射された前記YAGレーザーを発振源とする第2高調波を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成することを特徴とする薄膜トランジスタの作製方法。
Irradiating the surface of the semiconductor film formed on the translucent substrate with a second harmonic using a YAG laser as an oscillation source;
Irradiating the back surface of the semiconductor film with a second harmonic having an oscillation source of the YAG laser reflected by a reflector disposed under the translucent substrate;
A manufacturing method of a thin film transistor, wherein an active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film.
透光性基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜の表面にYAGレーザーを発振源とする第2高調波を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体によって反射された前記YAGレーザーを発振源とする第2高調波を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成することを特徴とする薄膜トランジスタの作製方法。
A base film is formed on a translucent substrate,
Forming a semiconductor film on the base film;
Irradiating the surface of the semiconductor film with a second harmonic having a YAG laser as an oscillation source,
Irradiating the back surface of the semiconductor film with a second harmonic having an oscillation source of the YAG laser reflected by a reflector disposed under the translucent substrate;
A manufacturing method of a thin film transistor, wherein an active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film.
請求項6または請求項7において、前記半導体膜の表面にYAGレーザーを発振源とする第2高調波を照射する前に、前記半導体膜を島状にパターニングすることを特徴とする薄膜トランジスタの作製方法。  8. The method for manufacturing a thin film transistor according to claim 6, wherein the semiconductor film is patterned into an island shape before irradiating the surface of the semiconductor film with a second harmonic using a YAG laser as an oscillation source. . 透光性基板上に形成された半導体膜の表面に第1のレーザー光を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体により反射された第2のレーザー光を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成し、
前記第1及び第2のレーザー光は、YAGレーザーから連続発振された第2高調波であることを特徴とする薄膜トランジスタの作製方法。
Irradiating the surface of the semiconductor film formed on the translucent substrate with the first laser beam,
Irradiating the back surface of the semiconductor film with a second laser beam reflected by a reflector disposed under the translucent substrate;
An active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film,
The method of manufacturing a thin film transistor, wherein the first and second laser beams are second harmonics continuously oscillated from a YAG laser.
請求項6乃至請求項9のいずれか一において、前記YAGレーザーを発振源とする第2高調波は、アスペクト比が10以上の長方形のレーザー光であることを特徴とする薄膜トランジスタの作製方法。  10. The method for manufacturing a thin film transistor according to claim 6, wherein the second harmonic using the YAG laser as an oscillation source is a rectangular laser beam having an aspect ratio of 10 or more. 透光性基板上に形成された半導体膜の表面にYAlOレーザーを発振源とする第2高調波を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体によって反射された前記YAlOレーザーを発振源とする第2高調波を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成することを特徴とする薄膜トランジスタの作製方法。
Irradiating the surface of the semiconductor film formed on the translucent substrate with a second harmonic using a YAlO 3 laser as an oscillation source;
Irradiating the back surface of the semiconductor film with a second harmonic having the oscillation source of the YAlO 3 laser reflected by a reflector disposed under the translucent substrate;
A manufacturing method of a thin film transistor, wherein an active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film.
透光性基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜の表面にYAlOレーザーを発振源とする第2高調波を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体によって反射された前記YAlOレーザーを発振源とする第2高調波を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成することを特徴とする薄膜トランジスタの作製方法。
A base film is formed on a translucent substrate,
Forming a semiconductor film on the base film;
Irradiating the surface of the semiconductor film with a second harmonic using a YAlO 3 laser as an oscillation source;
Irradiating the back surface of the semiconductor film with a second harmonic having the oscillation source of the YAlO 3 laser reflected by a reflector disposed under the translucent substrate;
A manufacturing method of a thin film transistor, wherein an active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film.
請求項11または請求項12において、前記半導体膜の表面にYAlOレーザーを発振源とする第2高調波を照射する前に、前記半導体膜を島状にパターニングすることを特徴とする薄膜トランジスタの作製方法。13. The thin film transistor according to claim 11, wherein the semiconductor film is patterned into an island shape before irradiating the surface of the semiconductor film with a second harmonic using a YAlO 3 laser as an oscillation source. Method. 透光性基板上に形成された半導体膜の表面に第1のレーザー光を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体により反射された第2のレーザー光を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成し、
前記第1及び第2のレーザー光は、YAlOレーザーから連続発振された第2高調波であることを特徴とする薄膜トランジスタの作製方法。
Irradiating the surface of the semiconductor film formed on the translucent substrate with the first laser beam,
Irradiating the back surface of the semiconductor film with a second laser beam reflected by a reflector disposed under the translucent substrate;
An active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film,
The method of manufacturing a thin film transistor, wherein the first and second laser beams are second harmonics continuously oscillated from a YAlO 3 laser.
請求項11乃至請求項14のいずれか一において、前記YAlOレーザーを発振源とする第2高調波は、アスペクト比が10以上の長方形のレーザー光であることを特徴とする薄膜トランジスタの作製方法。15. The method for manufacturing a thin film transistor according to claim 11, wherein the second harmonic using the YAlO 3 laser as an oscillation source is a rectangular laser beam having an aspect ratio of 10 or more. 透光性基板上に形成された半導体膜の表面に固体レーザーを発振源とする波長532nmである第2高調波を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体によって反射された前記固体レーザーを発振源とする波長532nmである第2高調波を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成することを特徴とする薄膜トランジスタの作製方法。
Irradiating the surface of the semiconductor film formed on the translucent substrate with a second harmonic having a wavelength of 532 nm using a solid laser as an oscillation source;
The back surface of the semiconductor film is irradiated with a second harmonic wave having a wavelength of 532 nm using the solid-state laser reflected by a reflector disposed under the translucent substrate as an oscillation source,
A manufacturing method of a thin film transistor, wherein an active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film.
透光性基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜の表面に固体レーザーを発振源とする波長532nmである第2高調波を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体によって反射された前記固体レーザーを発振源とする波長532nmである第2高調波を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成することを特徴とする薄膜トランジスタの作製方法。
A base film is formed on a translucent substrate,
Forming a semiconductor film on the base film;
Irradiating the surface of the semiconductor film with a second harmonic having a wavelength of 532 nm using a solid laser as an oscillation source,
The back surface of the semiconductor film is irradiated with a second harmonic wave having a wavelength of 532 nm using the solid-state laser reflected by a reflector disposed under the translucent substrate as an oscillation source,
A manufacturing method of a thin film transistor, wherein an active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film.
請求項16または請求項17において、前記半導体膜の表面に固体レーザーを発振源とする波長532nmである第2高調波を照射する前に、前記半導体膜を島状にパターニングすることを特徴とする薄膜トランジスタの作製方法。  18. The semiconductor film according to claim 16, wherein the semiconductor film is patterned into an island shape before irradiating the surface of the semiconductor film with a second harmonic having a wavelength of 532 nm using a solid laser as an oscillation source. A method for manufacturing a thin film transistor. 透光性基板上に形成された半導体膜の表面に第1のレーザー光を照射し、
前記半導体膜の裏面に、前記透光性基板の下に配置された反射体により反射された第2のレーザー光を照射し、
前記半導体膜を用いてソース領域、ドレイン領域及びチャネル形成領域を含む活性層を形成し、
前記第1及び第2のレーザー光は、固体レーザーから連続発振された波長532nmである第2高調波であることを特徴とする薄膜トランジスタの作製方法。
Irradiating the surface of the semiconductor film formed on the translucent substrate with the first laser beam,
Irradiating the back surface of the semiconductor film with a second laser beam reflected by a reflector disposed under the translucent substrate;
An active layer including a source region, a drain region, and a channel formation region is formed using the semiconductor film,
The method of manufacturing a thin film transistor, wherein the first and second laser beams are second harmonics having a wavelength of 532 nm continuously oscillated from a solid-state laser.
請求項16乃至請求項19のいずれか一において、前記固体レーザーを発振源とする波長532nmである第2高調波は、アスペクト比が10以上の長方形のレーザー光であることを特徴とする薄膜トランジスタの作製方法。  20. The thin film transistor according to claim 16, wherein the second harmonic wave having a wavelength of 532 nm using the solid-state laser as an oscillation source is a rectangular laser beam having an aspect ratio of 10 or more. Manufacturing method. 請求項2、7、12、17のいずれか一において、前記半導体膜は、前記下地膜上に大気雰囲気に晒すことなく連続して形成されることを特徴とする薄膜トランジスタの作製方法。  18. The method for manufacturing a thin film transistor according to claim 2, wherein the semiconductor film is continuously formed on the base film without being exposed to an air atmosphere. 請求項4、9、14、19のいずれか一において、前記半導体膜の表面に第1のレーザー光を照射する前に、前記半導体膜を島状にパターニングすることを特徴とする薄膜トランジスタの作製方法。  20. The method for manufacturing a thin film transistor according to claim 4, wherein the semiconductor film is patterned into an island shape before the surface of the semiconductor film is irradiated with the first laser light. . 請求項1乃至請求項22のいずれか一において、前記活性層はLDD領域を含み、前記LDD領域の一部にゲート電極が重なるように形成されるとともに、前記ゲート電極と重なるLDD領域のチャネル長方向の長さは、0.5〜3μmであり、かつ、前記ゲート電極と重ならないLDD領域のチャネル長方向の長さは、0.5〜4μmであることを特徴とする薄膜トランジスタの作製方法。  23. The channel length of the LDD region according to claim 1, wherein the active layer includes an LDD region, the gate electrode is formed to overlap a part of the LDD region, and the LDD region is overlapped with the gate electrode. A method for manufacturing a thin film transistor, wherein a length in a direction is 0.5 to 3 μm, and a length in a channel length direction of an LDD region that does not overlap with the gate electrode is 0.5 to 4 μm. 請求項1乃至請求項23のいずれか一において、前記反射体の反射面には起伏部が設けられていることを特徴とする薄膜トランジスタの作製方法。  24. The method for manufacturing a thin film transistor according to any one of claims 1 to 23, wherein an uneven portion is provided on a reflection surface of the reflector. 請求項1乃至請求項24のいずれか一において、前記チャネル形成領域に含まれる結晶粒界の数は、1本以下であることを特徴とする薄膜トランジスタの作製方法。  25. The method for manufacturing a thin film transistor according to any one of claims 1 to 24, wherein the number of crystal grain boundaries included in the channel formation region is one or less. 請求項1乃至請求項25のいずれか一において、前記透光性基板は、ガラス基板、石英基板、結晶化ガラス基板、またはプラスチック基板であることを特徴とする薄膜トランジスタの作製方法。  26. The method for manufacturing a thin film transistor according to any one of claims 1 to 25, wherein the light-transmitting substrate is a glass substrate, a quartz substrate, a crystallized glass substrate, or a plastic substrate. 請求項1乃至請求項26のいずれか一において、前記半導体膜の厚さは、25〜80nmであることを特徴とする薄膜トランジスタの作製方法。  27. The method for manufacturing a thin film transistor according to any one of claims 1 to 26, wherein the semiconductor film has a thickness of 25 to 80 nm. 請求項1乃至請求項27のいずれか一において、前記半導体膜は、非晶質であることを特徴とする薄膜トランジスタの作製方法。  28. The method for manufacturing a thin film transistor according to any one of claims 1 to 27, wherein the semiconductor film is amorphous. 請求項1乃至請求項28のいずれか一において、前記半導体膜は、珪素膜であることを特徴とする薄膜トランジスタの作製方法。  30. The method for manufacturing a thin film transistor according to claim 1, wherein the semiconductor film is a silicon film.
JP2001307876A 1999-08-13 2001-10-03 Method for manufacturing thin film transistor Expired - Fee Related JP3920065B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001307876A JP3920065B2 (en) 1999-08-13 2001-10-03 Method for manufacturing thin film transistor

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP22951899 1999-08-13
JP25094099 1999-09-03
JP11-250940 1999-09-03
JP11-229518 1999-09-03
JP2001307876A JP3920065B2 (en) 1999-08-13 2001-10-03 Method for manufacturing thin film transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000243525A Division JP3897965B2 (en) 1999-08-13 2000-08-11 Laser apparatus and laser annealing method

Publications (2)

Publication Number Publication Date
JP2002198377A JP2002198377A (en) 2002-07-12
JP3920065B2 true JP3920065B2 (en) 2007-05-30

Family

ID=27331534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001307876A Expired - Fee Related JP3920065B2 (en) 1999-08-13 2001-10-03 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3920065B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636483B1 (en) 2004-06-25 2006-10-18 삼성에스디아이 주식회사 Transistor and fabrication method thereof and light emitting display
US20120207942A1 (en) * 2009-11-09 2012-08-16 Minoru Takagi Process for production of liquid crystal display device

Also Published As

Publication number Publication date
JP2002198377A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
JP3897965B2 (en) Laser apparatus and laser annealing method
US7473622B2 (en) Laser annealing method and manufacturing method of a semiconductor device
US6624013B2 (en) Method for manufacturing a semiconductor device
US7476937B2 (en) Semiconductor device and method of fabricating the same
US7294887B2 (en) Semiconductor device comprising thin film transistor
US8530896B2 (en) Semiconductor device comprising a pixel unit including an auxiliary capacitor
JP4646368B2 (en) Method for manufacturing liquid crystal display device
JP4683696B2 (en) Method for manufacturing semiconductor device
JP4558748B2 (en) Method for manufacturing semiconductor device and method for manufacturing display device
JP3920065B2 (en) Method for manufacturing thin film transistor
JP3902101B2 (en) Method for manufacturing semiconductor device
JP3920066B2 (en) Method for manufacturing thin film transistor
JP3942855B2 (en) Method for manufacturing thin film transistor
JP4637333B2 (en) Method for manufacturing semiconductor device
JP4919530B2 (en) Method for manufacturing semiconductor device
JP2001345267A (en) Manufacturing method of semiconductor device
JP2001326363A (en) Semiconductor device and method of manufacturing the same
JP4776746B2 (en) Method for manufacturing semiconductor device
JP2002203863A (en) Thin film transistor and its manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees