JP3915906B2

JP3915906B2 - CURRENT DRIVE DEVICE, ITS DRIVE CONTROL METHOD, AND DISPLAY DEVICE USING CURRENT DRIVE DEVICE

Info

Publication number: JP3915906B2
Application number: JP2002253435A
Authority: JP
Inventors: 英俊赤尾
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2007-05-16
Anticipated expiration: 2022-08-30
Also published as: JP2004093774A

Description

【０００１】
【発明の属する技術分野】
本発明は、電流駆動装置及びその駆動制御方法並びに電流駆動装置を用いた表示装置に関し、特に、画像信号に応じた電流を供給することにより所定の輝度階調で発光する電流制御型（又は、電流駆動型）の発光素子を、複数配列してなる表示パネル（画素アレイ）に適用可能な電流駆動装置及びその駆動制御方法、並びに、該電流駆動装置を表示駆動装置として適用した表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（表示素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
特に、このような発光素子型ディスプレイのなかには（例えば、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイにおいては）、液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置の場合のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有しているものも知られている。
【０００５】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、表示データに応じた所定の駆動電流を生成して、データラインを介して各表示画素（発光素子）に供給するデータドライバと、所定のタイミングで走査信号を印加して所定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記駆動電流により、各発光素子を表示データに応じた所定の輝度階調で発光動作させることとにより、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００６】
ここで、上記ディスプレイにおける表示駆動動作においては、複数の表示画素（発光素子）に対して、表示データに応じた個別の電流値を有する駆動電流を生成し、特定の行の表示画素に同時に供給して各発光素子を所定の輝度階調で発光させる動作を、１画面分の各行について順次繰り返す電流指定型の駆動方式や、複数の表示画素（発光素子）に対して、表示データに応じた個別の時間幅（信号幅）を有する一定の電流値の駆動電流を、同一の表示期間内に特定の行の表示画素に供給して各発光素子を所定の輝度階調で発光させる動作を、１画面分順次繰り返すパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来技術における発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
（１）すなわち、上述したディスプレイの駆動方式においては、データドライバにより表示データに応じた一行分の書込信号（書込電流、階調電流）を各表示画素ごとに順次生成して、データ保持部等に一旦保持した後、各データラインを介して当該行の各表示画素に一括して書込電流を供給する構成及び駆動制御方法を適用したものが知られている。ここで、データドライバの構成として、複数のデータライン（すなわち、表示画素）に対して所定の書込電流を一括して供給するために、多数の電流源を備えるように構成した場合、各電流源の電流値を厳密に均一化することは技術的に困難であるため、書込電流にバラツキが生じ、表示品質の低下を招くという問題を有していた。
【０００８】
（２）また、上記（１）の問題を抑制するため、電流源の数を削減して単一又は少数の電流源を備え、各データライン（表示画素）に所定の書込電流を供給するように構成した場合、電流源からデータ保持部等に接続される電流供給ラインの配線長が相対的に長くなり、当該ラインに付加される寄生容量（配線容量）が無視できない程度に大きくなって、データ保持部等への書込電流の保持動作の遅れや、設定可能な保持動作期間や表示パネルの仕様に制約を生じるという問題を有していた。
【０００９】
さらに、一般に、電流制御型の発光素子においては、最下位の輝度（最低輝度）や比較的低い輝度で発光動作を行わせるためには、各表示画素に対して当該輝度階調に対応した微小な書込電流を供給する必要があるが、電流源からの該書込電流を事前にデータ保持部等に保持する際に、電流供給ラインを介して電流保持部に所定の書込電流を供給する動作は、電流供給ラインを所定の電位まで充電することに相当するので、表示パネルの小型化や高精細化（高解像度化）に伴って、書込電流の電流値が小さくなるほど、書込電流の保持動作に要する時間（供給ラインの充電時間）が長くなるという問題を有していた。
【００１０】
（３）さらに、上述したようなデータドライバにおいては、回路構成上、各データラインごとにデータ保持部等が接続された構成を有している。ここで、データ保持部として、薄膜トランジスタ等の機能素子を用いた回路構成を適用した場合、電流源からの直接書込電流が供給されるため、薄膜トランジスタとしてｐチャネル型ＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」と記す）を適用する必要がある。ここで、一般に、アモルファスシリコンを適用した場合、十分な電気特性を有するＰＭＯＳトランジスタを形成することができないため、既に技術的に確立され、比較的製造コストの安価なアモルファスシリコンの製造技術を適用することができず、アモルファスシリコンに比較して製造プロセスが煩雑で製造コストも高価なポリシリコンや単結晶シリコンの製造技術を適用しなければならず、表示装置の製品コストの高騰を招くという問題を有していた。
【００１１】
そこで、本発明は、上述した種々の問題点に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、比較的簡易な回路構成かつ安価な製造技術を適用しつつ、良好な表示特性を実現することができるとともに、発光素子に供給される階調電流が微小な場合であっても、各表示画素に表示データを迅速かつ良好に書き込みを行うことができる電流駆動装置及びその駆動制御方法を提供し、以て、表示パネルのサイズや解像度等による制約を緩和することができる表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載の電流駆動装置は、駆動電流の電流値に応じて駆動状態が制御される複数の負荷に接続され、該複数の負荷の各々に前記駆動電流を個別に供給する電流駆動装置において、前記駆動電流に対応する第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して出力する電流生成手段と、前記電流生成手段に接続され、前記信号電流が供給される電流供給線と、該電流供給線を介して、前記第１の電流と前記第２の電流とが供給され、前記複数の負荷の各々に対応して設けられた複数の電流ラッチ部に、前記第１の電流に応じた電圧成分を個別に保持する電流保持手段と、前記電流保持手段の前記各電流ラッチ部に保持された前記電圧成分に基づいて生成された前記駆動電流を、前記複数の負荷の各々に個別に供給する電流供給手段と、を備え、前記電流ラッチ部は、一端側に電位の異なる電源電圧が選択的に印加され、他端側に前記電流供給手段を介して前記負荷が接続される第１の電流路を有し、該第１の電流路の一端側に第１の電源電圧を印加した状態で、前記第１の電流路に所定の電流値を有する前記第１の電流を流し、該第１の電流に伴う電荷を蓄積する電荷蓄積部を備え、前記第１の電流路の一端側に前記第１の電源電圧よりも高電位の第２の電源電圧を印加した状態で、前記電荷蓄積部に蓄積された電荷に基づく前記駆動電流を前記負荷に供給する制御を行う負荷駆動制御部と、前記第１の電流路に前記第１の電流を流す制御を行う第１の電流制御部と、一端側に前記電源電圧が選択的に印加され、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の電流の所定数倍の電流値を有する前記第２の電流を流す制御を行う第２の電流制御部と、を具備し、前記電流供給線は、前記第１の電流路の他端側及び前記第２の電流路の他端側に電気的に接続されていることを特徴としている。
【００１３】
請求項２記載の電流駆動装置は、請求項１記載の電流駆動装置において、第１の動作タイミングで、前記電流生成手段から前記電流供給線を介して前記電流保持手段に前記信号電流を供給し、前記電流保持手段に前記信号電流を取り込み、前記第１の電流に応じた電圧成分を保持し、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記電流保持手段に保持された前記電圧成分に基づく前記駆動電流を、前記電流供給手段により前記複数の負荷の各々に個別に供給することを特徴としている。
請求項３記載の電流駆動装置は、請求項２記載の電流駆動装置において、前記第２の動作タイミングで、前記駆動電流を前記複数の負荷の各々に一括して供給することにより、前記複数の負荷を相互に並列的に動作させることを特徴としている。
【００１５】
請求項４記載の電流駆動装置は、請求項１乃至３のいずれかに記載の電流駆動装置において、前記電流ラッチ部は、前記第１の動作タイミングで、前記第１の電流路の一端側に前記第１の電源電圧を印加した状態で、前記第１の電流制御部により前記第１の電流路に前記第１の電流が流れ、前記電荷蓄積部に前記第１の電流に応じた所定の電荷が蓄積され、前記第２の動作タイミングで、前記第１の電流路の一端側に前記第２の電源電圧を印加した状態で、前記負荷駆動制御部により前記電荷蓄積部に蓄積された電荷に応じて前記駆動電流が前記負荷に供給されることを特徴としている。
請求項５記載の電流駆動装置は、請求項１乃至４のいずれかに記載の電流駆動装置において、前記電流ラッチ部は、前記第１の電流路及び前記電流供給線間に設けられ、前記第１の電流路の一端側に前記第１の電源電圧を印加した状態で、前記第１の電流が流れることにより、前記第１の電流路へ前記第１の電流を流す第３の電流路を有し、該第３の電流路に流れる電流を制御する第３の電流制御部を備えることを特徴としている。
【００１６】
請求項６記載の電流駆動装置は、請求項５記載の電流駆動装置において、前記負荷駆動制御部は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積部は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の電流制御部は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記第３の電流制御部は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の電流制御部は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の電流の値を制御する第５のスイッチング素子と、を備えることを特徴としている。
【００１７】
請求項７記載の電流駆動装置は、請求項６記載の電流駆動装置において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項８記載の電流駆動装置は、請求項１乃至７のいずれかに記載の電流駆動装置において、前記第１の電流に対する前記第２の電流の電流値の倍率は、前記第１の電流制御部及び前記第２の電流制御部を構成するトランジスタのサイズに基づいて設定されることを特徴としている。
請求項９記載の電流駆動装置は、請求項６乃至８のいずれかに記載の電流駆動装置において、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
【００１８】
請求項１０記載の電流駆動装置は、請求項６乃至９のいずれかに記載の電流駆動装置において、前記電荷蓄積部における前記容量素子は、少なくとも、前記第１のスイッチング素子と前記第１の電流路間に形成された寄生容量を含むことを特徴としている。
請求項１１記載の電流駆動装置は、請求項１乃至１０のいずれかに記載の電流駆動装置において、少なくとも、前記電流保持手段は、前記複数の負荷と同一の基板上に形成されていることを特徴としている。
請求項１２記載の電流駆動装置は、請求項１乃至１１のいずれかに記載の電流駆動装置において、前記複数の負荷は、マトリクス状に配列された表示画素群であって、前記駆動電流は、前記表示画素群に所望の画像情報を表示するための表示信号に含まれる輝度階調に応じた電流値を有するように設定されていることを特徴としている。
【００１９】
請求項１３記載の電流駆動装置は、請求項１２記載の電流駆動装置において、前記表示画素は、前記電流保持手段から前記電流供給手段を介して供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子を含むことを特徴としている。
請求項１４記載の電流駆動装置は、請求項１２又は１３記載の電流駆動装置において、前記表示信号は、赤、緑、青の３原色からなる色成分を含むカラー表示信号であって、前記電流保持手段は、前記各色成分ごとの輝度階調に応じた前記信号電流群を一組として、該各信号電流群ごとに３個一組の前記電流ラッチ部に個別に取り込み保持することを特徴としている。
【００２０】
請求項１５記載の電流駆動装置の駆動制御方法は、複数の負荷の各々に所定の電流値を有する駆動電流を個別に供給することにより、前記複数の負荷を所定の駆動状態で動作させる電流駆動装置の駆動制御方法において、第１の動作期間中に、第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して供給するステップと、前記複数の負荷の各々に対応して設けられた複数の電流ラッチ部に、前記信号電流を順次取り込み、前記各電流ラッチ部に設けられ、前記各負荷に接続される第１の電流路の一端側に第１の電源電圧を印加した状態で、前記第１の電流路に前記第１の電流を流し、該第１の電流に応じた電圧成分を、前記各負荷に対応して、個別に保持するステップと、前記各電流ラッチ部に設けられ、前記第１の電流路に並列的に設けられる第２の電流路の一端側に前記第１の電源電圧を印加した状態で、前記第２の電流路に前記第２の電流を流すステップと、前記第１の動作タイミングと時間的に重ならない第２の動作期間中に、前記第１の電流路の一端側に前記第１の電源電圧よりも高電位の第２の電源電圧を印加した状態で、前記保持された電圧成分に基づく前記駆動電流を、前記複数の負荷の各々に一括して供給することにより、前記複数の負荷を相互に並列的に動作させるステップと、を含むことを特徴としている。
請求項１６記載の電流駆動装置の駆動制御方法は、請求項１５記載の電流駆動装置の駆動制御方法において、前記第１の動作期間における前記信号電流の取り込み動作は、複数の前記信号電流群を一組として、該一組の信号電流群ごとに同時に取り込むことを特徴としている。
【００２１】
請求項１７記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく階調電流を前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記各表示画素に設けられた発光素子を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、前記表示信号に基づく第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して順次出力する電流生成手段と、前記電流生成手段に接続され、前記信号電流が供給される電流供給線と、該電流供給線を介して、前記第１の電流と前記第２の電流とが供給され、前記信号線の各々に対応して設けられた複数の電流ラッチ部に、前記第１の電流に応じた電圧成分を個別に保持する電流保持手段と、前記電流保持手段の前記各電流ラッチ部に保持された前記電圧成分に基づいて生成された前記階調電流を、前記信号線を介して前記各表示画素に個別に供給する電流供給手段と、を備え、前記電流ラッチ部は、一端側に電位の異なる電源電圧が選択的に印加され、他端側に前記電流供給手段を介して前記信号線に接続される第１の電流路を有し、該第１の電流路の一端側に第１の電源電圧を印加した状態で、前記第１の電流路に所定の電流値を有する前記第１の電流を流し、該第１の電流に伴う電荷を蓄積する電荷蓄積部を備え、前記第１の電流路の一端側に前記第１の電源電圧よりも高電位の第２の電源電圧を印加した状態で、該電荷蓄積部に蓄積された電荷に基づく前記階調電流を前記信号線に供給する制御を行う負荷駆動制御部と、前記第１の電流路に前記第１の電流を流す制御を行う第１の電流制御部と、一端側に前記電源電圧が選択的に印加され、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の電流の所定数倍の電流値を有する前記第２の電流を流す制御を行う第２の電流制御部と、を具備し、前記電流供給線は、前記第１の電流路の他端側及び前記第２の電流路の他端側に電気的に接続されていることを特徴としている。
【００２２】
請求項１８記載の表示装置は、請求項１７記載の表示装置において、前記信号駆動手段は、第１の動作タイミングで、前記電流生成手段から前記電流供給線を介して前記電流保持手段に前記信号電流を供給し、前記電流保持手段に前記第１の電流を取り込み、前記電圧成分に変換して保持し、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記電流保持手段に保持された前記電圧成分に基づく前記階調電流を、前記電流供給手段により前記信号線を介して前記各表示画素に一括して供給することにより、前記表示画素の前記発光素子を相互に並列的に発光動作させることを特徴としている。
【００２４】
請求項１９記載の表示装置は、請求項１７又は１８記載の表示装置において、前記電流ラッチ部は、前記第１の動作タイミングで、前記第１の電流路の一端側に前記第１の電源電圧を印加した状態で、前記第１の電流制御部により前記第１の電流路に前記第１の電流が流れ、前記電荷蓄積部に前記第１の電流に応じた所定の電荷が蓄積され、前記第２の動作タイミングで、前記第１の電流路の一端側に前記第２の電源電圧を印加した状態で、前記負荷駆動制御部により前記電荷蓄積部に蓄積された電荷に応じて前記階調電流が前記信号線に供給されることを特徴としている。
請求項２０記載の表示装置は、請求項１７乃至１９のいずれかに記載の表示装置において、前記電流ラッチ部は、前記第１の電流路の他端側及び前記電流供給線間に設けられ、前記第１の電流路の一端側に前記第１の電源電圧を印加した状態で、前記第１の電流が流れることにより、前記第１の電流路へ前記第１の電流を流す第３の電流路を有し、該第３の電流路に流れる電流を制御する第３の電流制御部を備えることを特徴としている。
【００２５】
請求項２１記載の表示装置は、請求項２０記載の表示装置において、前記負荷駆動制御部は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積部は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の電流制御部は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記第３の電流制御部は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の電流制御部は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の電流の値を制御する第５のスイッチング素子と、を備えることを特徴としている。
【００２６】
請求項２２記載の表示装置は、請求項２１記載の表示装置において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項２３記載の表示装置は、請求項１７乃至２２のいずれかに記載の表示装置において、前記第１の電流に対する前記第２の電流の電流値の倍率は、前記第１の電流制御部及び前記第２の電流制御部を構成するトランジスタのサイズに基づいて設定されることを特徴としている。
【００２７】
請求項２４記載の表示装置は、請求項２１乃至２３のいずれかに記載の表示装置において、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
請求項２５記載の表示装置は、請求項１７乃至２４のいずれかに記載の表示装置において、少なくとも、前記信号駆動手段を構成する前記電流保持手段は、前記表示パネルと同一の基板上に形成されていることを特徴としている。
【００２８】
請求項２６記載の表示装置は、請求項１７乃至２５のいずれかに記載の表示装置において、前記表示パネルは、アクティブマトリクス型の表示パネルであることを特徴としている。
請求項２７記載の表示装置は、請求項２６記載の電流駆動装置において、前記各表示画素は、前記階調電流に基づいて前記発光素子を所定の輝度階調で発光させる動作を、所定の発光動作期間、継続するように制御する画素駆動回路を備えることを特徴としている。
請求項２８記載の表示装置は、請求項１７乃至２５のいずれかに記載の表示装置において、前記表示パネルは、パッシブマトリクス型の表示パネルであることを特徴としている。
【００２９】
請求項２９記載の表示装置は、請求項１７乃至２８のいずれかに記載の表示装置において、前記表示信号は、赤、緑、青の３原色からなる色成分を含むカラー表示信号であって、前記電流保持手段は、前記各色成分ごとの輝度階調に応じた前記信号電流群を一組として、該各信号電流群ごとに３個一組の前記電流ラッチ部に個別に取り込み保持することを特徴としている。
請求項３０記載の表示装置は、請求項１７乃至２９のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
【００３０】
すなわち、本発明に係る電流駆動装置及びその駆動制御方法は、有機ＥＬ素子や発光ダイオード等のように、供給される駆動電流の電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷（発光素子）に対して、所定の電流値を有する駆動電流を個別に供給する電流駆動装置であって、電流保持動作期間（第１の動作タイミング）において、単一の電流源からなる信号電流生成回路（電流生成手段）により、複数の負荷に個別に供給される駆動電流に対応する第１の電流（保持電流）と、該第１の電流の所定数倍（ｋ倍；ｋは１以上の任意の数）の電流値を有する第２の電流（搬送電流）とを合計した電流値を有する信号電流を順次生成して、電流供給線を介して供給し、該信号電流を複数の電流ラッチ回路（電流ラッチ部）を備える電流保持部（電流保持手段）に順次取り込み、第１の電流（保持電流）を、電圧成分に変換して各電流ラッチ回路に個別に保持する制御を行い、また、電流供給動作期間（第２の動作タイミング）において、上記電流保持動作期間に各電流ラッチ回路に保持された電圧成分に基づく電流を上記駆動電流として、書込制御部（電流供給手段）を介して複数の負荷の各々に一括して（同時に）供給する制御を行うように構成されている。
【００３１】
ここで、上記電流保持部に設けられる各電流ラッチ回路は、具体的には、一端側に電位の異なる電源電圧が選択的に印加され、他端側に負荷が接続される第１の電流路に流す第１の電流（保持電流）の電流値を規定する第１のスイッチング素子及び容量素子（電荷蓄積部）を備えた負荷駆動制御部と、第１のスイッチング素子の動作状態を制御して第１の電流（保持電流）を第１の電流路に流す制御を行う第２のスイッチング素子を備えた第１の電流制御部と、第１の電流路に並列的に設けられた第２の電流路に第１の電流の所定数倍（ｋ倍）の電流値を有する第２の電流（搬送電流）を流す制御を行う第４及び第５のスイッチング素子を備えた第２の電流制御部と、第１及び第２の電流の合計となる電流値を有する信号電流が流れる電流供給線と第１の電流路との間に設けられた第３の電流路に第１の電流を流すことにより、第１の電流路に第１の電流を流す制御を行う第３のスイッチング素子を備えた第３の電流制御部と、を具備した構成を有している。
【００３２】
このような構成を有する電流ラッチ回路において、電流保持動作期間（第１の動作タイミング；第１の動作期間）においては、第１の電流路の一端側に第１の電源電圧（ローレベルの電源電圧）を印加した状態で、上記第１及び第３のスイッチング素子を介して、第１の電流路に第１の電流（保持電流）が流れ、また、第４及び第５のスイッチング素子を介して、第２の電流路に第２の電流（搬送電流）が流れるように制御されることにより、第１のスイッチング素子に付設された容量素子に第１の電流に応じた所定の電荷が蓄積されるとともに、各負荷への駆動電流の供給は遮断された状態に設定され、一方、電流保持動作期間後の電流供給動作期間（第２の動作タイミング；第２の動作期間）においては、第１の電流路の一端側に第１の電源電圧よりも高電位の第２の電源電圧（ハイレベルの電源電圧）を印加した状態で、容量素子に蓄積された電荷に基づいて第１のスイッチング素子により上記第１の電流と同等の駆動電流が生成され、電流供給手段を介して各負荷に供給されるように設定されて、該各負荷が所定の駆動状態で動作するように制御される。
【００３３】
これにより、電流保持動作期間においては、単一の電流源からなる信号電流生成回路により生成され、負荷に供給される駆動電流に対して、保持電流と搬送電流の合計となる電流値（換言すれば、駆動電流の所定数倍以上の大きな電流値）を有する信号電流を、共通の電流供給線を介して各電流ラッチ回路に供給することができるので、負荷に供給される駆動電流の電流特性を均一化して、負荷の駆動特性のバラツキを抑制することができるとともに、負荷に供給される駆動電流が微小な場合であっても、電流供給線に供給する電流を大きくすることができるため、電流供給線に付加される寄生容量（配線容量）を迅速に充電して、短い時間で保持電流に対応した電圧成分を良好に保持することができる。
【００３４】
また、本発明に係る電流駆動装置においては、上記電流ラッチ回路を構成する第１乃至第５のスイッチング素子を、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができ、さらには、電流供給手段としてｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することもでき、加えて、上記保持電流と搬送電流の電流値の関係を設定する手法として、第１及び第５のスイッチング素子のトランジスタサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比が上述した所定数倍になるように構成することもできる。これにより、電流駆動装置の電流保持部及び電流供給部を、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に保持電流と搬送電流の電流値を規定することができるとともに、動作特性が良好で安定した電流駆動装置を実現することができる。
【００３５】
また、本発明に係る表示装置においては、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流駆動装置をデータドライバ（信号駆動手段）に適用し、表示パネルの所定の行に配列された表示画素群の書込動作期間（選択期間；上述した電流供給動作期間に相当する）中に、該書込動作期間に先立つ所定の動作タイミング（電流保持動作期間）で上記電流保持部に保持した電圧成分に基づく駆動電流を、該各表示画素の発光素子を所望の輝度階調で発光動作させるための階調電流として、データラインを介して一括して各表示画素に供給し、表示画素群の発光動作期間（非選択期間）中に、上記階調電流に基づく所望の輝度階調で各発光素子を発光動作させるように構成されている。
ここで、電流保持部には、単一の電流源からなる信号電流生回路により生成された、階調電流に対応する第１の電流（保持電流）と、第１の電流の所定数倍の電流値を有する第２の電流（搬送電流）との合計となる電流値（保持電流の所定数倍以上の大きな電流値）を有する信号電流が、電流供給線を介して各電流ラッチ回路に供給され、該信号電流のうち、保持電流に対応する電圧成分のみが保持される。
【００３６】
これにより、各表示画素に供給すべき階調電流が微小である場合であっても、電流供給線に供給する電流を大きくすることができるため、電流保持部に階調電流（駆動電流）に対応する電圧成分を短時間で良好に保持することができるので、例えば、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や比較的下位の輝度階調で各表示画素を発光動作させる場合、もしくは、表示パネルに配設されるデータライン（信号線）数の増加に伴って上記電流保持動作期間が短く設定された場合であっても、データドライバの電流保持部（各電流ラッチ回路）に、階調電流に対応した電圧成分を良好に保持して、所定の動作タイミング（書込動作期間；電流供給動作期間）で所定の階調電流を一括して各表示画素に供給することができる。また、上記階調電流は、単一の電流源からなる信号電流生成回路により供給される信号電流に基づいて生成されるので、各表示画素に供給される階調電流相互の電流特性を均一化することができ、表示画素に設けられた発光素子の発光特性のバラツキを抑制して、表示画質の向上を図ることができる。
【００３７】
さらに、本発明に係る表示装置に適用される表示パネルを構成する各表示画素が、ｎチャネル型のアモルファスシリコン薄膜トランジスタからなる画素駆動回路や、薄膜構造を有する発光素子（例えば、有機ＥＬ素子や発光ダイオード等）を備えた構成を有している場合には、少なくとも、上記電流保持部（電流ラッチ回路）を表示パネルと同一の基板上に形成することができるので、製造歩留まりの向上や装置規模の小型化等により、表示装置の低コスト化に寄与することができる。
【００３８】
【発明の実施の形態】
以下、本発明に係る電流駆動装置及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
＜表示装置＞
まず、本発明に係る表示装置の全体構成について、図面を参照して説明する。ここでは、本発明に係る電流駆動装置を表示駆動装置（データドライバ）に適用した場合について説明する。
【００３９】
図１は、本発明に係る表示装置の第１の実施形態を示す概略ブロック図であり、図２は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。また、図３は、本実施形態に係る表示装置の全体構成の他の例を示す概略ブロック図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。
【００４０】
図１、図２に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素がマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬに接続されたデータドライバ（信号駆動手段）１３０Ａと、上記走査ラインＳＬに並行して配設され、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された電源ラインＶＬに接続された電源ドライバ１４０と、走査ドライバ１２０Ａ及びデータドライバ１３０Ａ、電源ドライバ１４０の動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００Ａの外部から供給される映像信号（本実施形態においては、カラー映像信号を供給した場合について示す）に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１６０と、を備えて構成されている。
【００４１】
以下、上記各構成について具体的に説明する。
（表示パネル）
表示パネル１１０Ａは、具体的には、図２に示すように、相互に並列に配設された複数の走査ラインＳＬ及び電源ラインＶＬと、該走査ラインＳＬ及び電源ラインＶＬに対して、直交するように配設された複数のデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素と、を備えた構成を有している。
【００４２】
表示画素は、走査ドライバ１２０Ａから走査ラインＳＬに印加される走査信号Ｖsel、及び、信号ドライバ１３０ＡからデータラインＤＬに供給される階調電流Ｉpix、電源ドライバ１４０から電源ラインＶＬに印加される電源電圧Ｖscに基づいて、表示画素への書込動作及び発光動作を制御する画素駆動回路ＤＣと、該画素駆動回路ＤＣにより供給される駆動電流の電流値に応じて輝度階調が制御される、周知の有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、電流制御型の発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００４３】
ここで、画素駆動回路ＤＣは、概略、走査信号Ｖselに基づいて各表示画素の選択／非選択状態を制御し、選択状態において表示データに応じた階調電流Ｉpixを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに応じた駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路ＤＣの具体的な回路構成例やその駆動制御動作については、詳しく後述する。
【００４４】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、所定のタイミングで各走査ラインＳＬに選択レベル（例えば、ハイレベル）の走査信号Ｖselを順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ１３０Ａにより表示データに基づく階調電流Ｉpixを各データラインＤＬに供給して、各表示画素に所定の書込電流を書き込むように制御する。
【００４５】
走査ドライバ１２０Ａは、具体的には、図２に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各走査ラインＳＬごとに対応させて複数段備え、システムコントローラ１５０から供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（選択レベル）を有する走査信号Ｖselとして各走査ラインＳＬに印加される。
【００４６】
（データドライバ）
データドライバ１３０Ａは、システムコントローラ１５０から供給されるデータ制御信号（出力イネーブル信号ＯＥ、データラッチ信号ＳＴＢ、サンプリングスタート信号ＳＴＲ、シフトクロック信号ＣＬＫ等）に基づいて、表示信号生成回路１６０から供給される表示データを取り込んで保持し、所定のタイミングで該表示データに対応する階調電圧を電流成分に変換して、階調電流Ｉpixとして各データラインＤＬに供給するように制御する。なお、データドライバ１３０Ａの具体的な回路構成例やその駆動制御動作については、詳しく後述する。
【００４７】
（システムコントローラ）
システムコントローラ１５０は、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａ、電源ドライバ１４０の各々に対して、走査制御信号及びデータ制御信号（上述した走査シフトスタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、シフトスタート信号ＳＴＲやシフトクロック信号ＣＬＫ、ラッチ信号ＳＴＢ、出力イネーブル信号ＯＥ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖsel及び階調電流Ｉpix、電源電圧Ｖscを出力させ、画素駆動回路ＤＣにおける所定の駆動制御動作（詳しくは、後述する）を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００４８】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、上記走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインＶＬに選択レベルの電源電圧Ｖsc（例えば、ローレベルとして接地電位以下の電圧レベル）を印加することにより、例えば、電源ラインＶＬから表示画素（画素駆動回路）を介してデータドライバ１３０方向に、表示データに基づく所定の書込電流を流し、一方、走査ドライバ１２０により各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインＶＬに非選択レベル（例えば、ハイレベル）の電源電圧Ｖschを印加することにより、例えば、電源ラインＶＬから表示画素（画素駆動回路）を介して有機ＥＬ素子ＯＥＬ方向に、表示データに基づいて書き込まれた書込電流と同等の駆動電流を流すように制御する。
【００４９】
電源ドライバ１４０は、具体的には、図２に示すように、概略、上述した走査ドライバ１２０Ａと同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬごとに対応させて複数段備え、システムコントローラ１５０から供給され、上記走査制御信号に同期する電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（例えば、走査ドライバ１２０による選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖscl、Ｖschとして各電源ラインＶＬに印加される。
【００５０】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置１００Ａの外部から供給されるカラー映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０Ａ、電源ドライバ１４０に対して供給する走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００５１】
なお、本実施形態においては、表示パネル１１０Ａの周辺に付設されるドライバとして、図１及び図２に示したように、走査ドライバ１２０Ａ及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではない。例えば、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図３に示すように、走査ドライバ１２０Ｂに、走査信号Ｖselの生成、出力タイミングに同期して電源電圧Ｖscを供給する機能を有するように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化することができる。
【００５２】
（画素駆動回路の一実施例）
次に、本発明に係る表示装置（表示パネル）に適用される表示画素の回路構成例について、具体的に説明する。
図４は、本発明に係る表示パネルに適用される画素駆動回路の一実施例を示す回路構成図であり、図５は、本実施例に係る画素駆動回路における動作を示す概念図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【００５３】
図４に示すように、本実施例に係る画素駆動回路ＤＣｘは、例えば、相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに平行に配設された電源ラインＶＬに、ドレイン端子が接点Ｎ１１に各々接続された薄膜トランジスタＴｒ１１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１２に各々接続された薄膜トランジスタＴｒ１２と、ゲート端子が接点Ｎ１１に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ１２に各々接続された薄膜トランジスタＴｒ１３と、接点Ｎ１１及び接点Ｎ１２間に接続されたコンデンサＣ１１と、を備えた構成を有している。また、このような画素駆動回路ＤＣｘから供給される駆動電流により発光状態（輝度階調）が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎ１２に、また、カソード端子が接地電位に各々接続された構成を有している。ここで、コンデンサＣ１１は、薄膜トランジスタＴｒ３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００５４】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、画素駆動回路ＤＣｘに有機ＥＬ素子ＯＥＬの発光状態（輝度階調）に対応する電流を書き込み、電圧成分として保持する書込動作期間（選択期間）と、該書込動作期間に書き込み、保持された電圧成分に基づいて、上記発光状態に応じた駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（非選択期間）と、を設定することにより実行される。ここで、書込動作期間と発光動作期間は、相互に時間的に重ならないように設定される。
【００５５】
以下、具体的に説明する。
（書込動作期間）
まず、書込動作期間においては、走査ラインＳＬに対して、例えば、ハイレベル（選択レベル）の走査信号Ｖsel（Ｖslh）が印加されるとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖsclが印加される。また、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の階調電流ＩpixをデータラインＤＬに供給する。ここでは、階調電流として、負極性の電流（−Ｉpix）を供給し、画素駆動回路ＤＣｘ側からデータラインＤＬ方向に当該電流が引き込まれるように設定する。
【００５６】
これにより、図５（ａ）に示すように、画素駆動回路ＤＣｘを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの電源電圧Ｖsclが接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣ１１の一端）に印加されるとともに、データラインＤＬに階調電流（Ｉpix）が引き込まれる動作が行われることにより、薄膜トランジスタＴｒ１２を介してローレベルの電源電圧Ｖsclよりも低電位の電圧レベルが接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣ１１の他端）に印加される。
【００５７】
このように、接点Ｎ１１及びＮ１２間（薄膜トランジスタＴｒ１３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ１３がオン動作して、図５（ａ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２、薄膜トランジスタＴｒ１２を介して、データラインＤＬ方向に階調電流Ｉpixに対応した書込電流Ｉ１１が流れる。
このとき、コンデンサＣ１１には、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖsclが印加され、さらに、書込電流Ｉ１１がデータラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されていることになるため、有機ＥＬ素子ＯＥＬには駆動電流が流れず、発光動作は行われない。
【００５８】
（発光動作期間）
次いで、書込動作期間終了後の有機ＥＬ素子ＯＥＬの発光動作期間においては、走査ラインＳＬに対して、ローレベルの選択信号Ｖsel（Ｖsll）が印加されるとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖschが印加される。また、このタイミングに同期して、階調電流Ｉpixの引き込み動作を停止する。
これにより、図５（ｂ）に示すように、画素駆動回路ＤＣｘを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣ１１の一端）への電源電圧Ｖscの印加が遮断されるとともに、接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣ１１の他端）への階調電流Ｉpixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣ１１は、上述した書込動作において蓄積された電荷を保持する。
【００５９】
このように、コンデンサＣ１１が書込動作時の充電電圧を保持することにより、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖschが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位は、カソード端子の電位（接地電位）よりも高くなる。
【００６０】
したがって、図５（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に駆動電流Ｉ１２が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。ここで、コンデンサＣ１１により保持される電位差（充電電圧）は、薄膜トランジスタＴｒ１３において階調電流Ｉpixに対応する書込電流Ｉ１１を流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる駆動電流Ｉ１２は、上記書込電流Ｉ１１と同等の電流値（Ｉ１２≒Ｉ１１）を有することになる。これにより、発光動作期間においては、書込動作期間に書き込まれた所定の発光状態（輝度階調）に対応する電圧成分に基づいて、薄膜トランジスタＴｒ１３を介して、駆動電流Ｉ１２が継続的に供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で発光する動作を継続する。
【００６１】
ここで、上述したような画素駆動回路ＤＣｘを構成する各薄膜トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、薄膜トランジスタＴｒ１１〜Ｔｒ１３として、全てｎチャネル型ＭＯＳトランジスタを適用することにより、上記駆動制御動作を良好に実行させることができるので、アモルファスシリコンを用いた単一のチャネル型の薄膜トランジスタを、上記画素駆動回路ＤＣｘに良好に適用することができる。したがって、すでに確立された製造技術を適用して、動作特性の安定した画素駆動回路を比較的安価に製造することができる。
【００６２】
また、上述したような画素駆動回路ＤＣｘにおいては、所望の輝度階調に応じた階調電流Ｉpixの電流レベルを電圧レベルに変換する機能（すなわち、電流／電圧変換用トランジスタとしての機能）と、有機ＥＬ素子ＯＥＬに所定の電流値の駆動電流Ｉ１２を供給する機能（すなわち、発光駆動用トランジスタとしての機能）を同一の薄膜トランジスタＴｒ１３により実現しているので、画素駆動回路ＤＣｘを構成する各薄膜トランジスタの動作特性（ソース−ドレイン間電流等）のバラツキの影響を受けないという利点を有している。
【００６３】
（画素駆動回路の他の実施例）
なお、本発明に係る表示パネルに適用可能な表示画素（画素駆動回路）の構成としては、上述した実施形態に示したように、データドライバ１３０Ａにより設定される階調電流Ｉpixを、表示画素（画素駆動回路ＤＣ）側からデータラインＤＬを介してデータドライバ１３０Ａ側に引き込むことにより書込動作を実現する方式（以下、便宜的に「電流シンク方式」と記す）を採用する画素駆動回路のほか、次に示すように、階調電流Ｉpixを、データドライバ１３０Ａ側からデータラインＤＬを介して表示画素（画素駆動回路ＤＣ）側に流し込むことにより書込動作を実現動作する方式（以下、便宜的に「電流印加方式」と記す）を採用する画素駆動回路を適用することもできる。このような電流シンク方式及び電流印加方式における画素駆動回路の個別の適用については、後述するデータドライバの電流供給方式において説明する。
【００６４】
図６は、本発明に係る表示パネルに適用される画素駆動回路の他の実施例を示す回路構成図であり、図７は、本実施例に係る画素駆動回路における動作を示す概念図である。なお、上述した画素駆動回路と同等の構成については、同一の符号を付して説明する。
すなわち、本実施例に係る画素駆動回路ＤＣｙは、例えば、図６に示すように、相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が第１の選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ２１に各々接続された薄膜トランジスタＴｒ２１と、ゲート端子及びドレイン端子が接点Ｎ２１に、ソース端子が電源ラインＶＬに各々接続された薄膜トランジスタＴｒ２２と、ゲート端子が接点Ｎ２１に、ソース端子が電源ラインＶＬに各々接続された薄膜トランジスタＴｒ２３と、接点Ｎ２１（薄膜トランジスタＴｒ２２のゲート端子）及び電源ラインＶＬ間に接続されたコンデンサＣ２１と、を備えた構成を有している。また、このような画素駆動回路ＤＣｙから供給される駆動電流により発光状態が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記薄膜トランジスタＴｒ２３のドレイン端子に、また、カソード端子が接地電位に各々接続された構成を有している。ここで、図６において、薄膜トランジスタＴｒ２１はＮＭＯＳトランジスタにより構成され、薄膜トランジスタＴｒ２２及びＴｒ２３はＰＭＯＳトランジスタにより構成されている。また、コンデンサＣ２１は、薄膜トランジスタＴｒ２２及びＴｒ２３のゲート−ソース間（接点Ｎ２１と電源ラインＶＬ）に形成される寄生容量である。
【００６５】
（書込動作期間）
このような構成を有する画素駆動回路ＤＣｙにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、走査ラインＳＬに対して、例えば、ハイレベル（選択レベル）の走査信号Ｖsel（Ｖslh）が印加されるとともに、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の階調電流ＩpixがデータラインＤＬに供給される。ここでは、階調電流として、正極性の電流（＋Ｉpix）を供給し、データドライバ１３０Ａ側からデータラインＤＬを介して画素駆動回路ＤＣｙ方向に当該電流が流し込まれるように設定する。また、このとき、電源ラインＶＬには所定のローレベルの電源電圧Ｖscが印加される。
【００６６】
これにより、図７（ａ）に示すように、画素駆動回路ＤＣｙを構成する薄膜トランジスタＴｒ２１がオン動作して、データドライバ１３０ＡによりデータラインＤＬに供給された階調電流Ｉpixに対応する書込電流Ｉ２１が薄膜トランジスタＴｒ２１を介して接点Ｎ２１に取り込まれるとともに、該書込電流Ｉ２１（階調電流Ｉpix）に基づく電荷が接点Ｎ２１と電源ラインＶＬとの間に形成されたコンデンサＣ２１に蓄積される。このとき、接点Ｎ２１（すなわち、薄膜トランジスタＴｒ２２及びＴｒ２３のゲート端子）には、書込電流Ｉ２１に基づくハイレベルの電圧レベルが印加されるので、薄膜トランジスタＴｒ２２及びＴｒ２３は、共にＯＦＦ動作する。
【００６７】
（発光動作期間）
次いで、書込動作期間終了後の有機ＥＬ素子の発光動作期間においては、走査ラインＳＬに対して、ローレベル（非選択レベル）の走査信号Ｖsel（Ｖsll）が印加されるとともに、電源ラインＶＬに所定のハイレベルの電源電圧Ｖscが印加される。また、このタイミングに同期して、階調電流Ｉpixの流し込み動作が停止される。
これにより、画素駆動回路ＤＣｙを構成する薄膜トランジスタＴｒ２１がオフ動作して、接点Ｎ２１への書込電流Ｉ２１の供給が遮断されるので、コンデンサＣ２１は、上述した書込動作において蓄積された電荷を保持する。また、電源ラインＶＬにハイレベルの電源電圧Ｖscが印加されることにより、接点Ｎ２１には、コンデンサＣ２１の充電電圧に応じたローレベルの電圧レベルが保持される。
【００６８】
このように、接点Ｎ２１の電圧レベルがローレベルに保持されることにより、薄膜トランジスタＴｒ２２及びＴｒ２３がオン動作して、図７（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ２３を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に駆動電流Ｉ２２が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。
【００６９】
（データドライバの第１の実施例）
次に、本実施形態に係る表示パネルに適用されるデータドライバの具体構成について説明する。
図８は、本実施形態に係る表示装置に適用されるデータドライバ（電流駆動装置）の第１の実施例を示す回路構成図であり、図９は、本実施例に係るデータドライバに適用される表示信号電流生成回路の一例を示す回路構成図であり、図１０は、本実施例に係るデータドライバに適用される電圧電流変換・電流供給回路の一例を示す回路構成図である。
【００７０】
本実施例に係るデータドライバ１３０Ａは、例えば、図８に示すように、システムコントローラ１５０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・を順次出力するシフトレジスタ回路１３１と、表示信号生成回路１６０から供給される１行分の表示データＤ_０〜Ｄ_ｎ（デジタルデータ）に基づいて、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色成分ごとの輝度階調に対応した信号電流（以下、便宜的に「色成分電流」と記す）Ｉｒ、Ｉｇ、Ｉｂを生成し、各々個別の信号ライン（電流供給線）Ｌｒ、Ｌｇ、Ｌｂを介して供給する信号電流生成回路１３２Ａ（電流生成手段）と、該信号電流生成回路１３２Ａから順次供給される１行分の表示データＤ_０〜Ｄ_ｎに対応した色成分電流Ｉｒ、Ｉｇ、Ｉｂを、上記シフトレジスタ回路１３１からのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の入力タイミングに基づいて、電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に個別に取り込み、保持する電流保持部１３３（電流保持手段）と、電流保持部１３３に個別に保持された色成分電流Ｉｒ、Ｉｇ、Ｉｂを、システムコントローラ１５０から供給される書込制御信号ＷＥに基づいて、一括して各データラインＤＬを介して所定の行の表示画素群に供給する書込制御部１３４（電流供給手段）と、を備えて構成されている。
【００７１】
ここで、信号電流生成回路１３２Ａにより生成され、電流保持部１３３に保持された後、データラインＤＬを介して各表示画素に供給される各色成分ごとの階調電流は、後述するように、正極性を有する電流成分であってもよいし、負極性を有する電流成分であってもよい。すなわち、本実施例に係るデータドライバ１３０Ａは、各データラインＤＬを介して表示パネル１１０Ａ（表示画素）に対して、表示データに対応した階調電流をデータドライバ１３０Ａ側から表示パネル１１０Ａ方向に流し込むように電流の極性を設定するものであってもよいし、逆に階調電流を表示パネル１１０Ａ側からデータドライバ１３０Ａ方向に引き込むように電流の極性を設定するものであってもよい。
【００７２】
（信号電流生成回路）
上述した信号電流生成回路１３２Ａは、図９に示すように、概略、データラッチ信号ＳＴＢに基づいて、表示信号生成回路１６０から供給される１行分の表示データＤ_０〜Ｄ_ｎをＲＧＢの各色成分ごとに保持するデータラッチ回路１３２ａと、図示を省略した電源供給手段から供給される階調生成電圧Ｖ_０〜Ｖ_ｎに基づいて、上記保持された表示データＤ_０〜Ｄ_ｎを所定のアナログ信号電圧（階調電圧Ｖpix）に変換するＤ／Ａ変換回路１３２ｂと、階調電圧Ｖpixに基づいてＲＧＢの各色成分ごとの信号電流（色成分電流）Ｉｒ、Ｉｇ、Ｉｂを生成し、システムコントローラ１５０から供給される出力イネーブル信号ＯＥに基づいて、該色成分電流Ｉｒ、Ｉｇ、ＩｂをＲＧＢの各色成分ごとに個別の信号ラインＬｒ、Ｌｇ、Ｌｂを介して、電流保持部１３３に供給する電圧電流変換・電流供給回路１３２ｃと、を有して構成されている。すなわち、本実施例に係る信号電流生成回路１３２Ａは、表示データＤ_０〜Ｄ_ｎに含まれる色成分ごとに、該色成分に対応する有機ＥＬ素子ＯＥＬ（発光素子）の発光輝度に関連する色成分電流を生成する回路構成を、ＲＧＢの３色の色成分に対応して３組備えた構成を有している。
【００７３】
ここで、電圧電流変換・電流供給回路１３２ｃとしては、例えば、図１０に示すように、反転入力端子（−）に、入力抵抗Ｒを介して階調電圧Ｖpixが入力され、非反転入力端子（＋）に、入力抵抗Ｒを介して基準電圧（接地電位）が入力されるとともに、出力端子が帰還抵抗Ｒを介して反転入力端子（−）に接続されたオペアンプＯＰ１と、オペアンプＯＰ１の出力端子に出力抵抗Ｒを介して設けられた接点ＮＡの電位が、非反転入力端子（＋）に入力され、出力端子が反転入力端子（−）に接続されるとともに、出力抵抗Ｒを介してオペアンプＯＰ１の非反転入力端子（＋）に接続されたオペアンプＯＰ２と、接点ＮＡに接続され、システムコントローラ１５０から供給される出力イネーブル信号ＯＥに基づいてオン／オフ動作し、信号ラインＬｒ、Ｌｇ、Ｌｂへの色成分電流Ｉｒ、Ｉｇ、Ｉｂの供給状態を制御するスイッチング手段ＳＷと、を備えた構成を良好に適用することができる。
このような電圧電流変換・電流供給回路１３２ｃによれば、入力される階調電圧Ｖpixに対して、Ｉｒ、Ｉｇ、Ｉｂ＝Ｖpix／Ｒからなる色成分電流Ｉｒ、Ｉｇ、Ｉｂが生成され、出力イネーブル信号ＯＥに基づいて、各信号ラインＬｒ、Ｌｇ、Ｌｂを介して電流保持部１３３に供給される。
【００７４】
（電流保持部）
図１１は、本実施例に係るデータドライバに適用される電流保持部の要部構成（電流ラッチ回路）例を示す回路構成図であり、図１２は、該電流保持部における動作を示す概念図である。また、図１３は、電流保持部における動作の一例を示すタイミングチャートである。
【００７５】
図１１に示すように、本実施例に係る電流保持部に適用される電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・（以下、便宜的に「電流ラッチ回路ＲＣｘ」と記す）は、例えば、ゲート端子（制御端子）にシフトレジスタ回路１３１から所定のタイミングで出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・のいずれか（以下、便宜的に「シフト信号ＳＲ」と記す）が印加されるとともに、ソース端子が電源ラインＰＬ（電源電圧Ｖdd）に、ドレイン端子が接点Ｎ３１に各々接続された薄膜トランジスタＴｒ３１（第２のスイッチング素子）と、ゲート端子にシフトレジスタ回路１３１から出力されるシフト信号ＳＲが印加されるとともに、ソース端子及びドレイン端子が信号電流生成回路１３２Ａから色成分電流Iｒ、Ｉｇ、Ｉｂが供給される信号ラインＬｒ、Ｌｇ、Ｌｂのいずれか（以下、便宜的に「信号ラインＬｘ」と記す）及び接点Ｎ３２に各々接続された薄膜トランジスタＴｒ３２（第３のスイッチング素子）と、ゲート端子が接点Ｎ３１に、ソース端子及びドレイン端子が電源ラインＰＬ及び接点Ｎ３２に各々接続された薄膜トランジスタＴｒ３３（第１のスイッチング素子）と、接点Ｎ３１及び接点Ｎ３２間に接続されたコンデンサＣ３１（電荷蓄積部；容量素子）と、ゲート端子にシフト信号ＳＲが印加されるとともに、ソース端子及びドレイン端子が電源ラインＰＬ及び接点Ｎ３３に各々接続された薄膜トランジスタＴｒ３４（第４のスイッチング素子）と、ゲート端子が接点Ｎ３１に、ソース端子及びドレイン端子が接点Ｎ３３及び信号ラインＬｘに各々接続された薄膜トランジスタＴｒ３５（第５のスイッチング素子）と、を備えた構成を有している。
【００７６】
また、図１１において、薄膜トランジスタＴｒ３６は、書込制御部１３４を構成するスイッチング手段であって、システムコントローラ１５０から供給される書込制御信号ＷＥに基づいて、電流ラッチ回路ＲＣに保持された色成分電流Ｉｒ、Ｉｇ、Ｉｂに基づく駆動電流（階調電流）を、データラインＤＬに出力する制御を行う。ここで、電流ラッチ回路ＲＣ及び書込制御部１３４を構成する各薄膜トランジスタＴｒ３１〜Ｔｒ３６は、いずれもｎチャネル型のアモルファスシリコンにより形成することができる。
【００７７】
すなわち、上述したような構成を有する電流ラッチ回路ＲＣｘにおいて、薄膜トランジスタＴｒ３３が設けられる電源ラインＰＬと接点Ｎ３２間の電流路は、本発明に係る第１の電流路を構成し、該第１の電流路、薄膜トランジスタＴｒ３３及びコンデンサＣ３１を含む回路構成は、本発明に係る負荷駆動制御部を構成する。また、上記薄膜トランジスタＴｒ３１を含む回路構成は、本発明に係る第１の電流制御部を構成する。また、薄膜トランジスタＴｒ３２が設けられる接点Ｎ３２と信号ラインＬｘ間の電流路は、本発明に係る第３の電流路を構成し、該第３の電流路及び薄膜トランジスタＴｒ３２を含む回路構成は、本発明に係る第３の電流制御部を構成する。さらに、薄膜トランジスタＴｒ３４及びＴｒ３５が設けられる電源ラインＰＬと信号ラインＬｘ間の電流路は、本発明に係る第２の電流路を構成し、該第２の電流路及び薄膜トランジスタＴｒ３４、Ｔｒ３５を含む回路構成は、本発明に係る第２の電流制御部を構成する。
【００７８】
そして、上述したような回路構成を有する電流ラッチ回路ＲＣにおいて、薄膜トランジスタＴｒ３５のトランジスタサイズが、薄膜トランジスタＴｒ３３に比較して、任意の所定数倍の大きさになるように構成されている。すなわち、薄膜トランジスタＴｒ３３を構成するチャネル領域の寸法比（チャネル長／チャネル幅）Ｌ／Ｗ（Ｔｒ３３）に対して、薄膜トランジスタＴｒ３５を構成するチャネル領域の寸法比Ｌ／Ｗ（Ｔｒ３５）が１以上の任意の所定数倍ｋ（ｋは１以上の任意の正の数）になるように設計されている。これにより、薄膜トランジスタＴｒ３３及びＴｒ３５のゲート端子に共通に接続される接点Ｎ３１の電位により、次式（１）及び図１２（ａ）に示すように、薄膜トランジスタＴｒ３３の電流路（ソース−ドレイン間）に流れる電流（後述する書込電流Ｉ３１）に対して、所定数ｋ倍の大きな電流（後述する搬送電流Ｉ３２）が薄膜トランジスタＴｒ３５の電流路（ソース−ドレイン間）に流れることになる。
Ｌ／Ｗ（Ｔｒ３３）：Ｌ／Ｗ（Ｔｒ３５）＝１：ｋ＝Ｉ３１：Ｉ３２
∴ Ｉ３２＝ｋ×Ｉ３１・・・（１）
【００７９】
このような構成を有する電流保持部１３３における駆動制御動作は、図１３に示すように、上記電流ラッチ回路ＲＣｘに信号電流生成回路１３２Ａから供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂのいずれか（以下、便宜的に「色成分電流Ｉｘ」と記す）を書き込み、電圧成分として保持する電流保持動作（電流保持動作期間；第１の動作タイミング、第１の動作期間）と、該電流保持動作時に書き込み、保持された電圧成分に基づいて、上記色成分電流Ｉｘに相当する階調電流ＩpixをデータラインＤＬを介して各表示画素に供給する電流供給動作（電流供給動作期間；第２の動作タイミング、第２の動作期間）と、を設定することにより実行される。ここで、電流保持動作期間においては、上述したシフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、電流保持部１３３に備えられた複数の電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・が信号ラインＬｒ、Ｌｇ、Ｌｂに供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂを順次取り込み、保持する動作を連続的に実行し、その後、時間的に重ならないタイミングで、各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に保持された色成分電流Ｉｒ、Ｉｇ、Ｉｂを階調電流Ｉpixとして各表示画素に一括して供給するように電流供給動作期間が設定される。以下、具体的に説明する。
【００８０】
（電流保持動作）
まず、電流保持動作期間においては、図１３に示すように、信号電流生成回路１３２Ａから色成分電流Ｉｒ、Ｉｇ、Ｉｂがシフトレジスタ回路１３１からのシフト信号（ハイレベルの信号電圧）ＳＲ１、ＳＲ２、ＳＲ３、・・・に同期するタイミングで各信号ラインＬｒ、Ｌｇ、Ｌｂに供給されるとともに、シフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が電流保持部１３３の各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に順次出力されることにより、図１２（ａ）に示すように、薄膜トランジスタＴｒ３１、Ｔｒ３２及びＴｒ３４がオン動作する。ここで、上述した信号電流生成回路１３２Ａにより供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂが負極性の電流である場合には、電源ラインＰＬにローレベルの電源電圧（第１の電源電圧）Ｖdd（Ｖdl）が印加される。
【００８１】
これにより、接点Ｎ３１にローレベルの電源電圧Ｖdlが印加されるとともに、色成分電流Ｉｒ、Ｉｇ、Ｉｂが各信号ラインＬｒ、Ｌｇ、Ｌｂを介して各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・側から信号電流生成回路１３２Ａ方向に引き込まれる動作が行われることにより、薄膜トランジスタＴｒ３３及びＴｒ３５の各ソース端子（すなわち、信号ラインＬｒ、Ｌｇ、Ｌｂとの接続接点Ｎ３４）側に、ローレベルの電源電圧Ｖdlよりも低電位の所定の電圧レベルが印加されて、薄膜トランジスタＴｒ３３及びＴｒ３５がオン動作する。
【００８２】
したがって、電源ラインＰＬから薄膜トランジスタＴｒ３３、接点Ｎ３２、薄膜トランジスタＴｒ３２を介して信号ラインＬｒ、Ｌｇ、Ｌｂ方向に、薄膜トランジスタＴｒ３３のトランジスタサイズに応じた引き込み電流（以下、便宜的に「保持電流」と記す）Ｉ３１が流れるとともに、電源ラインＰＬから薄膜トランジスタＴｒ３４及びＴｒ３５を介して信号ラインＬｒ、Ｌｇ、Ｌｂ方向に、薄膜トランジスタＴｒ３５のトランジスタサイズに応じた引き込み電流（以下、便宜的に「搬送電流」と記す）Ｉ３２が流れる。ここで、各信号ラインＬｒ、Ｌｇ、Ｌｂに供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂは、上記保持電流Ｉ３１と搬送電流Ｉ３２の合計値に相当するので、上記式（１）に基づいて、次式（２）に示すように、保持電流（表示画素に供給される階調電流に相当する）Ｉ３１の所定数倍（ｋ倍）以上の電流値となるように設定される。
Ｉｒ、Ｉｇ、Ｉｂ＝Ｉ３１＋Ｉ３２＝（１＋ｋ）×Ｉ３１・・・（２）
【００８３】
また、このとき、薄膜トランジスタＴｒ３３のゲート電圧（接点Ｎ３１の電位）は、薄膜トランジスタＴｒ３３のドレイン−ソース間に保持電流Ｉ３１を流すために必要な電圧値になり、このゲート電圧が薄膜トランジスタＴｒ３３のゲート−ソース間に設けられたコンデンサ（例えば、寄生容量＋付加蓄積容量）Ｃ３１に電圧成分として充電される。なお、図示を省略したが、薄膜トランジスタＴｒ３３のドレイン−ソース間に保持電流Ｉ３１が流れて、ゲート電圧が保持された状態においては、上記コンデンサＣ３１に加え、薄膜トランジスタＴｒ３１のゲート電圧（ハイレベルのシフト信号）とソース電圧（薄膜トランジスタＴｒ３３のゲート電圧）間の電位差が薄膜トランジスタＴｒ３１の寄生容量にも電圧成分として充電される。また、この状態においては、薄膜トランジスタＴｒ３６のゲート端子に印加される書込制御信号ＷＥがローレベルに設定されていることにより、電流保持部１３３（データドライバ１３０Ａ）とデータラインＤＬ（表示パネル１１０Ａ）とは電気的に絶縁された状態にあり、電流ラッチ回路ＲＣｘ側（接点Ｎ３２）の電位はデータラインＤＬには供給されない。
【００８４】
このような電流保持動作を、図１３に示すように、各データラインＤＬ（表示画素）ごとに設けられた電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・の全てについて、シフトレジスタ回路１３１から出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の出力タイミングに基づいて、順次時系列的に実行する。すなわち、ＲＧＢの各色成分を有する各表示データに基づく色成分電流Ｉｒ、Ｉｇ、Ｉｂを取り込み保持するために必要な動作期間（信号電流の供給期間）をＴrgbとした場合、個別の色成分電流Ｉｒ、Ｉｇ、Ｉｂを各電流ラッチ回路に取り込み保持する動作期間Ｔｒ、Ｔｇ、Ｔｂは、各々Ｔｒ、Ｔｇ、Ｔｂ＝Ｔrgb／３となり、この動作期間ごとに各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に表示データ（各色成分電流）が順次保持されることになる。
【００８５】
（電流供給動作）
次いで、電流保持動作期間終了後の電流供給動作期間においては、図１３に示すように、シフトレジスタ回路１３１からのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が遮断される（すなわち、ローレベルの信号電圧が印加される）ことにより、図１２（ｂ）に示すように、薄膜トランジスタＴｒ３１、Ｔｒ３２及びＴｒ３４がオフ動作する。このとき、電源ラインＰＬに接地電位よりも高いハイレベルの電源電圧（第２の電源電圧）Ｖdd（Ｖdh）が印加されるとともに、信号電流生成回路１３２Ａによる色成分電流Ｉｒ、Ｉｇ、Ｉｂの引き込み動作が停止される。
【００８６】
これにより、色成分電流Ｉｒ、Ｉｇ、Ｉｂの引き込み動作に伴う接点Ｎ３１及びＮ３２への特定の電圧レベルの印加が遮断されて、コンデンサＣ３１に充電された電圧がそのまま保持されることにより、薄膜トランジスタＴｒ３３はオン状態を維持し、また、電源ラインＰＬにはハイレベルの電源電圧Ｖdhが印加されるので、接点Ｎ３２にはハイレベルの電圧レベルが印加されることになる。このとき、システムコントローラ１５０からハイレベルの書込制御信号ＷＥが印加されることにより、薄膜トランジスタＴｒ３６がオン動作して、電源ラインＰＬから接点Ｎ３２方向へ薄膜トランジスタＴｒ３３を介して、コンデンサＣ３１に保持された電圧成分に基づく電流Ｉ３３が流れる。したがって、各電流ラッチ回路ＲＣｘから薄膜トランジスタＴｒ３６を介して各データラインＤＬに、電流Ｉ３３からなる階調電流Ｉpixが供給される。また、データラインＤＬに供給される階調電流Ｉpix（電流Ｉ３３）は、上記保持電流Ｉ３１と同等の電流値（Ｉpix≒Ｉ３１）を有することになる。
【００８７】
ここで、表示パネル１１０Ａの各表示画素に設けられる画素駆動回路ＤＣとして、例えば、上述した電流印加方式の回路構成（図６、図７参照）を適用し、当該表示画素の書込動作期間と上記電流供給動作期間を同期するように設定することにより、画素駆動回路ＤＣｙの書込動作期間において、表示データに応じた階調電流Ｉpix（電流Ｉ３３）が各表示画素に取り込み保持され（書き込まれ）、発光動作期間において、該保持された階調電流Ｉpixに応じた駆動電流が有機ＥＬ素子ＯＥＬに供給されて所定の輝度階調で発光動作する。
【００８８】
（表示装置の駆動制御方法）
次いで、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１４は、本実施形態に係る表示装置における駆動制御方法の一例を示すタイミングチャートである。
【００８９】
上述したような構成を有する表示装置における駆動制御方法は、まず、図１４に示すように、一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、特定の走査ラインに接続された表示画素群を選択して表示データに対応する信号電流を書き込み、信号電圧として保持する書込動作期間（選択期間）Ｔseと、該書込動作期間Ｔseに書き込み、保持された信号電圧に基づいて、上記表示データに応じた駆動電流を有機ＥＬ素子に供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔnseと、を設定（Ｔsc＝Ｔse＋Ｔnse）し、各動作期間において、上述した画素駆動回路ＤＣと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。また、図１４において、書込動作期間Ｔseは、上記電流保持部１３３における電流供給動作期間に相当する。なお、図示を省略したが、電流保持部１３３における電流保持動作期間については、同一の走査期間Ｔsc内であって、上記書込動作期間Ｔseの直前に設定されるものであってもよいし、当該走査期間Ｔscに先立つ別個のタイミングで設定されるものであってもよい。
【００９０】
すなわち、表示画素への書込動作期間Ｔseにおいては、図１４に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０及び電源ドライバ１４０により走査ラインＳＬ及び電源ラインＶＬを所定の信号レベルに走査することにより、データドライバ１３０Ａ（電流保持部１３３及び書込制御部１３４）により各データラインＤＬに一括して供給された階調電流Ｉpixに対応する書込電流Ｉ１１を電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔnseにおいては、上記書込動作期間Ｔseに保持された電圧成分に基づく駆動電流Ｉ１２を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光動作が継続される。
このような一連の駆動制御動作を、図１４に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各色成分に対応した表示画素が所定の輝度階調で発光し、所望のカラー階調で画像情報が表示される。
【００９１】
したがって、本実施形態に係る電流駆動装置及び表示装置並びにその駆動制御方法によれば、有機ＥＬ素子ＯＥＬを微小な階調電流で発光動作させるために、各電流ラッチ回路に微小な電流（保持電流）を書き込む際に、上記式（２）に示したように、薄膜トランジスタＴｒ３３に流れる保持電流Ｉ３１に比較して、所定数倍以上の大きな電流値を有する色成分電流Ｉｒ、Ｉｇ、Ｉｂ（＝（１＋ｋ）×Ｉ３１）を各信号ラインＬｒ、Ｌｇ、Ｌｂに流すことができるので、表示パネル１１０Ａの信号ラインＬｒ、Ｌｇ、Ｌｂに付加される寄生容量を大電流で迅速に充電して、表示データに応じた所定の電流値を有する色成分電流Ｉｒ、Ｉｇ、Ｉｂを早期に安定して供給することができ、電流保持動作に要する時間を短縮することができる。また、このことは、換言すれば、電流保持動作期間が短く設定されている場合であっても、表示データ（保持電流）を良好に保持することができることを意味するので、高精細化された表示パネルを備えつつ、表示応答特性に優れた表示装置を実現することができる。
【００９２】
また、本実施形態に係る電流駆動装置及び表示装置においては、各データラインＤＬを介して特定の行の表示画素群に一括して供給される階調電流Ｉpixは、単一の電流源からなる信号電流生成回路１３２Ａにより生成され、各信号ラインＬｒ、Ｌｇ、Ｌｂを介して各電流ラッチ回路に供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂに基づいて生成されるので、各表示画素に供給される階調電流Ｉpix相互の電流特性を均一化することができ、表示画素に設けられた発光素子（有機ＥＬ素子）の発光特性のバラツキを抑制して、表示画質の向上を図ることができる。
【００９３】
なお、本実施例においては、データドライバ１３０Ａの構成として、電流保持部１３３側から信号電流生成回路１３２Ａ方向に引き込むように色成分電流Ｉｒ、Ｉｇ、Ｉｂを供給して（すなわち、負極性の色成分電流を供給して）、電流保持部１３３の各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に電圧成分として保持した後、電流保持部１３３側から表示パネル１１０Ａ方向に流し込むように上記電圧成分（色成分電流）に応じた階調電流Ｉpixを供給する（すなわち、正極性の階調電流を供給する）場合について説明したが、本発明はこれに限定されるものではなく、例えば、表示画素に設けられる画素駆動回路ＤＣとして、上述した電流シンク方式の回路構成（図４、図５参照）を適用したものであってもよい。この場合にあっては、上述したデータドライバ１３０Ａ（電流保持部１３３）の構成において、表示パネル１１０Ａに供給される階調電流Ｉpixを、表示画素側から電流保持部１３３方向に引き込むように電流の極性（電流の流れる方向）を逆に設定すればよい。
【００９４】
具体的には、例えば、図１１及び図１２に示した電流ラッチ回路ＲＣｘにおいて、電流供給動作期間（画素駆動回路側においては書込動作期間に相当する）に、電流ラッチ回路ＲＣｘの電源ラインＰＬに、画素駆動回路ＤＣの電源ラインＶＬに印加されるローレベルの電源電圧Ｖscl以下の、ローレベルの電源電圧Ｖdlが印加されるように設定する。これにより、電流保持部１３３による電流供給動作（画素駆動回路ＤＣの書込動作）において、階調電流Ｉpixが表示画素側からデータラインＤＬを介して電流保持部１３３方向に流れるので、電流シンク方式の画素駆動回路ＤＣｘに該階調電流Ｉpixに対応した書込電流Ｉ１１を書き込むことができる。
【００９５】
また、電流シンク方式の画素駆動回路ＤＣｘに対応したデータドライバ１３０Ａの構成としては、信号電流生成回路１３２Ａから各信号ラインＬｒ、Ｌｇ、Ｌｂを介して電流保持部１３３に供給される各色成分電流Ｉｒ、Ｉｇ、Ｉｂの流れる方向を、信号電流生成回路１３２Ａ側から電流保持部１３３方向に流し込むように設定する。これにより、電流保持部１３３による電流保持動作において、信号ラインＬｒ、Ｌｇ、Ｌｂを介して電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に供給される各色成分電流Ｉｒ、Ｉｇ、Ｉｂが、電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に設けられた薄膜トランジスタＴｒ３３とＴｒ３５のトランジスタサイズに応じた電流値を有するように分流されて、薄膜トランジスタＴｒ３３及びＴｒ３５を介して、保持電流及び搬送電流として電源ラインＰＬに流れる（図１２（ａ）に示した保持電流Ｉ３１及び搬送電流Ｉ３２とは逆方向に流れる）ので、該保持電流Ｉ３１により保持された電圧成分により、薄膜トランジスタＴｒ３３がオン動作して、薄膜トランジスタＴｒ３６のオン動作により、表示画素側から各データラインＤＬを介して電流保持部１３３方向に引き込むように階調電流Ｉpixを流して、電流シンク方式の画素駆動回路ＤＣｘに該階調電流Ｉpixに対応した書込電流Ｉ１１を書き込むことができる。
【００９６】
なお、上述した実施形態においては、表示データに応じた色成分電流Ｉｒ、Ｉｇ、Ｉｂに基づいて、所定の保持電流（階調電流Ｉpix）を保持する電流保持部１３３をデータドライバ１３０Ａ内部に設け、表示パネル１１０Ａとは別個の構成として示したが、本発明はこれに限定されるものではなく、以下に示すように、表示パネル１１０Ａと同一基板上に一体的に形成したものであってもよい。
図１５は、本実施形態に係る表示パネルに適用されるデータドライバの他の実施例を示す回路構成図である。なお、上述した実施例と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【００９７】
図１５に示すように、本実施例に係るデータドライバ１３０Ｂは、上述した実施例（図８参照）に示した電流保持部１３３及び書込制御部１３４を、画素アレイを構成する表示画素（特に、画素駆動回路ＤＣ）と同一のチャネル型（ｎチャネル型）の薄膜トランジスタにより構成することにより、画素アレイと電流保持部１３３及び書込制御部１３４を、同一の基板（アレイ基板）上に一体的に形成した表示パネル１１０Ｂとして構成し、シフトレジスタ回路１３１及び信号電流生成回路１３２Ａを該表示パネル１１０Ｂとは別個に形成した構成を有している。
このような構成により、表示パネル１１０Ｂ（アレイ基板上）の各回路構成を、全てｎチャネル型の薄膜トランジスタにより形成することができるので、比較的製造プロセスが煩雑で、製造コストが高価なポリシリコンや単結晶シリコンの製造技術を用いることなく、すでに製造技術が確立されたアモルファスシリコンを適用して、動作特性の安定した表示装置を安価に製造することができる。
【００９８】
（データドライバの第２の実施例）
次に、本発明に係る表示装置に適用されるデータドライバの第２の実施例について、図面を参照して説明する。
図１６は、本発明に係る表示装置に適用されるデータドライバ（電流駆動装置）の第２の実施例を示す回路構成図であり、図１７は、本実施例に係るデータドライバにおける動作の一例を示すタイミングチャートである。なお、上述した実施例と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【００９９】
上述した実施形態（図８、図１３参照）においては、電流保持部１３３を構成し、各データラインＤＬごとに設けられた電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・の各々に対して、シフトレジスタ回路１３１からシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・を順次出力して、ＲＧＰの各色成分電流Ｉｒ、Ｉｇ、ＩｂをＴｒ、Ｔｇ、Ｔｂ（＝Ｔrgb／３）の動作期間ごとに時系列的に取り込み保持する構成を有する場合について説明したが、本実施形態においては、同一の動作期間で各表示データに基づくＲＧＰの各色成分電流Ｉｒ、Ｉｇ、Ｉｂを一括して取り込み保持する構成を有している。
【０１００】
具体的には、図１６に示すように、図８に示した表示装置の回路構成において、シフトレジスタ回路１３１から出力される各シフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が、３個一組の電流ラッチ回路ＲＣ１〜ＲＣ３、ＲＣ４〜ＲＣ６、・・・の各々に対して、共通に供給されるように構成されている。すなわち、ＲＧＢの各色成分に対応した３個の電流ラッチ回路ＲＣ１〜ＲＣ３、ＲＣ４〜ＲＣ６、・・・を各々一組として、各組ごとに単一のシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が分岐されたシフト信号Ｓ１ａ〜Ｓ１ｃ、Ｓ２ａ〜Ｓ２ｃ、・・・が供給されて、各組の電流ラッチ回路ＲＣ１〜ＲＣ３、ＲＣ４〜ＲＣ６、・・・ごとに相互に同期して上記電流保持動作を実行するように構成されている。
【０１０１】
このような構成により、図１７に示すように、データドライバ１３０Ｃ（電流保持部１３３）における電流保持動作において、信号電流生成回路１３２Ａから各信号ラインＬｒ、Ｌｇ、Ｌｂを介して供給されるＲＧＢの各色成分電流Ｉｒ、Ｉｇ、Ｉｂを、単一の動作期間Ｔrgbで同時並行的に一組の電流ラッチ回路（図１７では、電流ラッチ回路ＲＣ１〜ＲＣ３）に取り込み保持することができる。したがって、各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・への各表示データに基づく色成分電流Ｉｒ、Ｉｇ、Ｉｂの取り込み保持動作に要する動作期間を、上述した実施形態に比較して、１／３に大幅に短縮することができる。また、このことは、換言すれば、第１の実施例に示したデータドライバ１３０Ａに比較して、一定の電流保持動作期間において、より多くの表示データに基づく信号電流（色成分電流）を書き込むことができることを意味するので、より高精細な表示画質を実現した表示パネル（表示装置）に良好に適用することができる。
【０１０２】
＜第２の実施形態＞
次に、本発明に係る表示装置の第２の実施形態について、図面を参照して説明する。
図１８は、本発明に係る表示装置の第２の実施形態を示す概略ブロック図であり、図１９は、本実施形態に係る表示装置に適用される表示パネル及びデータドライバの一例を示す概略構成図である。なお、上述した実施形態と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【０１０３】
上述した第１の実施形態（図１、図２参照）においては、表示パネル１１０Ａの各表示画素に表示データ（階調電流Ｉpixに対応する電圧成分）を保持する画素駆動回路ＤＣを備え、アクティブマトリクス型の駆動方式を採用した表示装置について説明したが、本実施形態においては、表示パネルに相互に直交するように配設された走査ライン及びデータラインに、電流制御型の発光素子を直接接続した表示パネルを備え、単純マトリクス（パッシブマトリクス）型の駆動方式を採用した表示装置を有している。
【０１０４】
具体的には、図１８、図１９に示すように、本実施形態に係る表示装置１００Ｂは、概略、上述した第１の実施形態と同等の構成を有する走査ドライバ１２０Ａと、データドライバ１３０Ａと、システムコントローラ１５０と、表示信号生成回路１６０と、を備えるとともに、相互に直交する方向に配設された走査ラインＳＬ及びデータラインＤＬに、各々カソード端子及びアノード端子が接続された有機ＥＬ素子ＯＥＬが、マトリクス状に配列された単純マトリクス型の表示パネル１１０Ｂを備えた構成を有している。
【０１０５】
なお、ここでは、上述した第１の実施形態と同様に、表示パネル１１０Ｂの各表示画素を構成する発光素子として、有機ＥＬ素子ＯＥＬを適用した場合について示すが、本発明はこれに限定されるものではなく、発光ダイオード等の他の電流制御型の発光素子を適用するものであってもよい。また、データドライバ１３０Ａの信号電流生成回路１３２Ａ及び電流保持部１３３を構成する電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・は、上述したように、信号電流生成回路１３２Ａにより生成される各色成分電流Ｉｒ、Ｉｇ、Ｉｂの流れる方向を、適宜設定することにより、データラインＤＬに供給される階調電流Ｉpixの流れる方向を任意に設定することができる。本実施形態においては、階調電流Ｉpixがデータドライバ１３０Ａ（電流保持部１３３）側からデータラインＤＬを介して表示パネル１１０Ｂ（表示画素）方向に流れるように設定する。
【０１０６】
したがって、このような構成を有する表示装置において、所定の表示期間内に電流保持動作期間と、電流供給動作期間（又は、発光動作期間）とを設定し、データドライバ１３０Ａにおける電流保持動作期間において、表示データに基づくＲＧＢの各色成分電流Ｉｒ、Ｉｇ、Ｉｂを、電流保持部１３３の各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に順次取り込み保持し、電流供給動作期間（又は、表示画素における発光動作期間）において、上記色成分電流Ｉｒ、Ｉｇ、Ｉｂに基づく階調電流Ｉpixを、データラインＤＬを介して各表示画素に一括して供給することにより、特定の行の表示画素群に上記階調電流Ｉpixに基づく輝度階調で各有機ＥＬ素子ＯＥＬを継続的発光動作させる一連の動作を、表示パネル１１０Ｂの一画面分について時系列的に順次繰り返し実行することにより、所望のカラー階調で画像情報を表示することができる。
【０１０７】
よって、本実施形態においても、表示画素における輝度階調が比較的低く表示パネルに供給する階調電流が微小である場合や、表示画素のサイズが小さく表示パネルに供給する階調電流が微小である場合であっても、電流保持部を構成する各電流ラッチ回路へ大電流からなる色成分電流を供給することにより、信号ラインに付加された寄生容量（配線容量）を迅速に充電することができるので、色成分電流を早期に安定化させて階調電流となる保持電流を良好に保持することができる。よって、電流保持動作に要する時間を短縮することができ、表示パネルが高精細化された場合であっても、表示応答特性に優れた表示装置を実現することができる。
【０１０８】
＜第３の実施形態＞
次に、本発明に係る表示装置の第３の実施形態について、図面を参照して説明する。
図２０は、本発明に係る表示装置の第３の実施形態に適用されるデータドライバ（電流駆動装置）の一実施例を示す回路構成図であり、図２１は、本実施例に係るデータドライバに適用される信号電流生成回路の一例を示す回路構成図であり、図２２は、本実施例に係るデータドライバにおける動作の一例を示すタイミングチャートである。なお、上述した各実施形態と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【０１０９】
上述した第１及び第２の実施形態（図８、図１９参照）においては、信号電流生成回路１３２Ａによりカラー映像信号に基づいて生成される表示データに基づいて、ＲＧＢの各色成分電流Ｉｒ、Ｉｇ、Ｉｂを並列的に生成して、個別の信号ラインＬｒ、Ｌｇ、Ｌｂを介して供給し、電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に順次取り込み、該各色成分電流Ｉｒ、Ｉｇ、Ｉｂに対応した保持電流を電圧成分として保持した後、該電圧成分に応じた階調電流Ｉpixを表示パネル１１０Ａ、１１０Ｂに配設された各データラインＤＬを介して、特定の行の表示画素群に一括して供給することにより、所望の画像情報をカラー階調表示する場合について説明したが、本実施形態においては、モノクロ映像信号に基づいて生成される表示データに基づいて、輝度階調に関連する信号電流を順次生成して、単一の信号ラインを介して供給し、該信号電流を順次取り込み保持した後、該信号電流に応じた階調電流を表示画素群に供給することにより、所望の画像情報をモノクロ階調表示する構成を有している。
【０１１０】
具体的には、図２０に示すように、本実施形態に係る表示装置に適用されるデータドライバ１３０Ｄは、上述した実施形態と同等の構成を有するシフトレジスタ回路１３１と、電流保持部１３３と、書込制御部１３４と、を備えるとともに、表示データＤ_０〜Ｄ_ｎに基づいて、各発光素子（有機ＥＬ素子）における輝度階調に対応した信号電流Ｉｙを生成し、単一の信号ラインＬｙを介して供給する信号電流生成回路１３２Ｂと、を備えた構成を有している。ここで、電流保持部１３３を構成し、表示パネル１１０Ａに配設されたデータラインＤＬの各々に対応して設けられた各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・は、上記単一の信号ラインＬｙに共通に接続されている。
【０１１１】
また、本実施例に係るデータドライバ１３０Ｄに適用される信号電流生成回路１３２Ｂは、図２１に示すように、１行分の表示データＤ_０〜Ｄ_ｎを保持するデータラッチ回路１３２ｘと、階調生成電圧Ｖ_０〜Ｖ_ｎに基づいて、上記保持された表示データＤ_０〜Ｄ_ｎをアナログ信号電圧（階調電圧Ｖpix）に変換するＤ／Ａ変換回路１３２ｙと、該階調電圧Ｖpixに基づいて輝度階調に関連する信号電流Ｉｙを生成し、出力イネーブル信号ＯＥに基づいて、信号電流Ｉｙを単一の信号ラインＬｙを介して、電流保持部１３３に供給する電圧電流変換・電流供給回路１３２ｚと、を有して構成されている。すなわち、本実施例に係る信号電流生成回路１３２Ｂは、モノクロ映像信号に基づいて生成される表示データＤ_０〜Ｄ_ｎ（輝度階調信号成分）に基づいて、有機ＥＬ素子ＯＥＬの発光輝度に関連する信号電流Ｉｙを生成する回路構成を、一組のみ備えた構成を有している。
【０１１２】
このような構成を有するデータドライバ（電流保持部）における電流保持動作において、図２２に示すように、シフトレジスタ回路１３１のシフト信号ＳＲ１、ＳＲ２、ＳＲ３・・・の出力タイミングに同期して、信号電流生成回路１３２Ｂにより表示データに基づく信号電流Ｉ１、Ｉ２、Ｉ３・・・を順次生成して単一の信号ラインＬｘを介して供給し、各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に順次取り込み、該信号電流Ｉ１、Ｉ２、Ｉ３・・・に対応した保持電流を電圧成分として保持した後、電流供給動作において、各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に保持された電圧成分に応じた階調電流Ｉpixを、個別のデータラインＤＬを介して特定の行の表示画素群に一括して供給し、各表示画素に設けられた画素駆動回路ＤＣにより、該階調電流Ｉpixに応じた輝度階調で有機ＥＬ素子を発光動作させる。
このような一連の駆動制御動作を、第１の実施形態（図１４）に示したように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、１走査期間に表示パネル１画面分の表示データが書き込まれて、所望の画像情報がモノクロ階調で表示される。
【０１１３】
なお、上述した各実施形態においては、本発明に係る電流駆動装置を表示装置のデータドライバに適用した場合についてのみ説明したが、本発明はこのような適用例に限定されるものではなく、例えば、発光ダイオードを多数配列して形成されるプリンタヘッドの駆動回路のように、所定の電流値を有する電流を供給することにより該電流値に応じた駆動状態で動作する機能素子を多数備えたデバイスの駆動回路に良好に適用することもできる。
【０１１４】
【発明の効果】
以上説明したように、本発明に係る電流駆動装置及びその駆動制御方法によれば、有機ＥＬ素子や発光ダイオード等のように、供給される駆動電流の電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷（発光素子）に対して、所定の電流値を有する駆動電流を個別に供給する電流駆動装置において、電流保持動作期間においては、単一の電流源により、複数の負荷に個別に供給されるべき駆動電流に対応した第１の電流（保持電流）と第１の電流の所定数倍の電流値を有する第２の電流（搬送電流）とを合計した電流値を有する信号電流を生成して、電流供給線を介して電流保持部に供給し、各負荷に対応して、第１の電流（保持電流）に応じた電圧成分を個別の電流ラッチ回路に順次保持し、また、電流保持動作期間後の電流供給動作期間においては、上記電圧成分に基づく駆動電流を複数の負荷に一括して供給することができるので、負荷に供給される駆動電流の電流特性を均一化して、負荷の駆動特性のバラツキを抑制することができるとともに、負荷に供給される駆動電流が微小な場合であっても、電流供給線に供給する電流を大きくすることができるため、電流供給線に付加される寄生容量を迅速に充電して、短時間で保持電流（駆動電流）に対応した電圧成分を保持することができる。
【０１１５】
また、電流保持部を構成する上記電流ラッチ回路を、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成し、さらに、上記保持電流と搬送電流の関係を設定する手法として、該薄膜トランジスタのサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比を上記所定数倍になるように構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に、動作特性が良好で安定した電流駆動装置を実現することができる。
【０１１６】
また、本発明に係る表示装置によれば、相互に直交する走査ライン及びデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えたディスプレイにおいて、上述したような電流駆動装置をデータドライバに適用し、表示パネルの所定の行に配列された表示画素群の書込動作期間（電流供給動作期間）に先立つ所定の動作タイミング（電流保持動作期間）で、単一の電流源により生成された、各表示画素の発光素子を所望の輝度階調で発光動作させるための階調電流に対応する第１の電流（保持電流）と、第１の電流の所定数倍の電流値を有する第２の電流（搬送電流）との合計となる電流値を有する信号電流が、電流供給線を介して電流保持部に供給され、該信号電流のうち、第１の電流（保持電流）に対応する電圧成分のみが保持され、書込動作期間中に、上記電流保持部に保持した電圧成分に基づく駆動電流を階調電流として、データラインを介して一括して各表示画素に供給することができるので、各表示画素に供給される階調電流相互の電流特性を均一化することができ、表示画素に設けられた発光素子の発光特性のバラツキを抑制して表示画質の向上を図ることができる。
【０１１７】
また、例えば、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や比較的下位の輝度階調で各表示画素を発光動作させる場合のように、表示パネルを構成する表示画素に供給すべき階調電流が微小である場合であっても、もしくは、表示パネルに配設されるデータライン（信号線）数の増加に伴って上記電流保持動作期間が短く設定された場合であっても、電流供給線に供給する電流を大きくすることができるため、データドライバの電流保持部に階調電流に対応する電圧成分を短時間で良好に保持することができるので、所定の動作期間（一走査期間）内に、階調電流を規定する信号電流の生成、階調電流に対応した電圧成分の保持動作、階調電流の各表示画素への供給動作及び表示画素における所定の輝度階調での発光動作を良好に実行することができる表示装置を提供することができる。
【０１１８】
さらに、本発明に係る表示装置に適用される表示パネルを構成する各表示画素として、ｎチャネル型のアモルファスシリコン薄膜トランジスタからなる画素駆動回路や、薄膜構造を有する発光素子（例えば、有機ＥＬ素子や発光ダイオード等）を備えた構成を適用することにより、少なくとも、上記電流保持部（電流ラッチ回路）を表示パネルと同一の基板上に形成することができるので、製造歩留まりの向上や装置規模の小型化等により、表示装置の低コスト化に寄与することができる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の第１の実施形態を示す概略ブロック図である。
【図２】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図３】本実施形態に係る表示装置の全体構成の他の例を示す概略ブロック図である。
【図４】本発明に係る表示パネルに適用される画素駆動回路の一実施例を示す回路構成図である。
【図５】本実施例に係る画素駆動回路における動作を示す概念図である。
【図６】本発明に係る表示パネルに適用される画素駆動回路の他の実施例を示す回路構成図である。
【図７】本実施例に係る画素駆動回路における動作を示す概念図である。
【図８】本実施形態に係る表示装置に適用されるデータドライバ（電流駆動装置）の第１の実施例を示す回路構成図である。
【図９】本実施例に係るデータドライバに適用される表示信号電流生成回路の一例を示す回路構成図である。
【図１０】本実施例に係るデータドライバに適用される電圧電流変換・電流供給回路の一例を示す回路構成図である。
【図１１】本実施例に係るデータドライバに適用される電流保持部の要部構成（電流ラッチ回路）例を示す回路構成図である。
【図１２】本構成例に係る電流保持部における動作を示す概念図である。
【図１３】本構成例に係る電流保持部における動作の一例を示すタイミングチャートである。
【図１４】本実施形態に係る表示装置における駆動制御方法の一例を示すタイミングチャートである。
【図１５】本実施形態に係る表示パネルに適用されるデータドライバの他の実施例を示す回路構成図である。
【図１６】本実施形態に係る表示装置に適用されるデータドライバ（電流駆動装置）の第２の実施例を示す回路構成図である。
【図１７】本実施例に係るデータドライバにおける動作の一例を示すタイミングチャートである。
【図１８】本発明に係る表示装置の第２の実施形態を示す概略ブロック図である。
【図１９】本実施形態に係る表示装置に適用される表示パネル及びデータドライバの一例を示す概略構成図である。
【図２０】本発明に係る表示装置の第３の実施形態に適用されるデータドライバ（電流駆動装置）の一実施例を示す回路構成図である。
【図２１】本実施例に係るデータドライバに適用される信号電流生成回路の一例を示す回路構成図である。
【図２２】本実施例に係るデータドライバにおける動作の一例を示すタイミングチャートである。
【符号の説明】
１００Ａ、１００Ｂ表示装置
１１０Ａ、１１０Ｂ表示パネル
１２０Ａ〜１２０Ｃ走査ドライバ
１３０Ａ〜１３０Ｄデータドライバ
１３１シフトレジスタ回路
１３２Ａ、１３２Ｂ信号電流生成回路
１３３電流保持部
１３４書込制御部
１４０電源ドライバ
１５０システムコントローラ
１６０表示信号生成回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a current drive device, a drive control method thereof, and a display device using the current drive device, and in particular, a current control type that emits light at a predetermined luminance gradation by supplying a current according to an image signal (or The present invention relates to a current driving device that can be applied to a display panel (pixel array) in which a plurality of light-emitting elements (current driving type) are arranged, a driving control method thereof, and a display device in which the current driving device is applied as a display driving device.
[0002]
[Prior art]
In recent years, a display device and a display device replacing a cathode ray tube (CRT) such as a liquid crystal display device (LCD) as a monitor or display of a personal computer or video equipment have been widely used. In particular, liquid crystal display devices are rapidly spreading because they can be reduced in thickness, weight, space saving, power consumption, and the like as compared with conventional display devices (CRT). In addition, a relatively small liquid crystal display device is widely applied as a display device such as a mobile phone, a digital camera, and a personal digital assistant (PDA), which have been widely used in recent years.
[0003]
As a next-generation display device (display) following such a liquid crystal display device, an organic electroluminescence element (hereinafter abbreviated as “organic EL element”) or an inorganic electroluminescence element (hereinafter abbreviated as “inorganic EL element”). ) Or a full-scale practical application of a light emitting element type display (display device) having a display panel in which self light emitting optical elements (display elements) such as light emitting diodes (LEDs) are arranged in a matrix. Is expected.
[0004]
In particular, in such a light emitting element type display (for example, in a light emitting element type display to which an active matrix driving method is applied), a display response speed is higher than that of a liquid crystal display device (LCD) and the viewing angle dependency is increased. In addition, high brightness, high contrast, high display image quality, low power consumption, etc. are possible, and a backlight is not required as in the case of liquid crystal display devices, making it even thinner and lighter There is also known one that has a very advantageous characteristic that it can be made into a single layer.
[0005]
An example of such a display generally includes a display panel in which display pixels including light emitting elements are arranged in the vicinity of intersections of scanning lines arranged in the row direction and data lines arranged in the column direction, and display data A data driver that generates a predetermined drive current according to the voltage and supplies it to each display pixel (light emitting element) via the data line, and applies a scanning signal at a predetermined timing to select a display pixel in a predetermined row A display driver, and by causing each light emitting element to emit light with a predetermined luminance gradation corresponding to display data by the drive current supplied to each display pixel, desired image information is displayed on the display panel. Is displayed. Note that a specific example of a light-emitting element type display will be described in detail in an embodiment of the invention described later.
[0006]
Here, in the display driving operation in the display, a driving current having an individual current value corresponding to display data is generated for a plurality of display pixels (light emitting elements), and is simultaneously supplied to the display pixels in a specific row. Then, according to the display data for the current designation type driving method in which each light emitting element emits light with a predetermined luminance gradation is sequentially repeated for each row for one screen, or a plurality of display pixels (light emitting elements). An operation of supplying a driving current having a constant current value having an individual time width (signal width) to display pixels in a specific row within the same display period and causing each light emitting element to emit light at a predetermined luminance gradation, A pulse width modulation (PWM) type driving system that repeats sequentially for one screen is known.
[0007]
[Problems to be solved by the invention]
However, the light emitting element type display in the prior art has the following problems.
(1) That is, in the display driving method described above, a data driver sequentially generates a write signal (write current, gradation current) for one row corresponding to display data for each display pixel to hold data. A structure and a drive control method are known in which a write current is supplied to all display pixels in a row after being held in a unit or the like and then collectively to each display pixel in the row. Here, when the data driver is configured to include a large number of current sources in order to collectively supply a predetermined write current to a plurality of data lines (that is, display pixels), each current Since it is technically difficult to make the current value of the source strictly uniform, there is a problem that the write current varies and the display quality is deteriorated.
[0008]
(2) In order to suppress the problem (1), the number of current sources is reduced to provide a single or a small number of current sources, and a predetermined write current is supplied to each data line (display pixel). In such a configuration, the wiring length of the current supply line connected from the current source to the data holding unit or the like becomes relatively long, and the parasitic capacitance (wiring capacitance) added to the line becomes so large that it cannot be ignored. However, there are problems such as a delay in holding operation of the write current to the data holding unit and the like, and restrictions on the settable holding operation period and display panel specifications.
[0009]
Further, in general, in a current control type light emitting element, in order to perform a light emitting operation at the lowest luminance (lowest luminance) or relatively low luminance, each display pixel has a minute size corresponding to the luminance gradation. Supply of a predetermined write current to the current holding unit via the current supply line when the write current from the current source is held in advance in the data holding unit or the like. This operation corresponds to charging the current supply line to a predetermined potential. Therefore, the smaller the current value of the write current becomes, the smaller the display panel becomes smaller and the higher the definition (higher resolution). There has been a problem that the time required for the current holding operation (supply line charging time) becomes long.
[0010]
(3) Further, the data driver as described above has a configuration in which a data holding unit or the like is connected to each data line in terms of circuit configuration. Here, when a circuit configuration using a functional element such as a thin film transistor is applied as the data holding unit, a direct write current is supplied from a current source. Therefore, a p-channel MOS transistor (hereinafter referred to as a “PMOS transistor”) is supplied as a thin film transistor. Need to be applied). Here, in general, when amorphous silicon is applied, a PMOS transistor having sufficient electrical characteristics cannot be formed. Therefore, an amorphous silicon manufacturing technique that is already technically established and relatively inexpensive in manufacturing cost is applied. However, the manufacturing process of the polysilicon and single crystal silicon, which are complicated and expensive to manufacture compared to amorphous silicon, must be applied, leading to a rise in the product cost of the display device. Had.
[0011]
Therefore, in view of the various problems described above, the present invention realizes good display characteristics while applying a relatively simple circuit configuration and an inexpensive manufacturing technique in a display in which a light emitting element is controlled to emit light by a current designation method. A current drive device and a drive control method thereof that can write display data to each display pixel quickly and satisfactorily even when the gradation current supplied to the light emitting element is very small Accordingly, an object of the present invention is to provide a display device that can alleviate restrictions due to the size and resolution of the display panel.
[0012]
[Means for Solving the Problems]
The current driving device according to claim 1, wherein the current driving device is connected to a plurality of loads whose driving state is controlled according to a current value of the driving current, and individually supplies the driving current to each of the plurality of loads. Current generating means for generating and outputting a signal current having a current value obtained by summing a first current corresponding to the drive current and a second current having a current value that is a predetermined number of times the first current And a current supply line connected to the current generation means and supplied with the signal current, and the first current and the second current are supplied via the current supply line, In a plurality of current latch portions provided corresponding to each of the plurality of loads, Current holding means for individually holding voltage components corresponding to the first current; and the current holding means Each current latch part of Current supply means for individually supplying the drive current generated based on the voltage component held in the plurality of loads to each of the plurality of loads. The current latch unit has a first current path to which a power supply voltage having a different potential is selectively applied to one end side, and the load is connected to the other end side via the current supply unit. In a state in which a first power supply voltage is applied to one end of one current path, the first current having a predetermined current value is passed through the first current path, and charges associated with the first current are accumulated. Based on the charge accumulated in the charge accumulation unit in a state in which a second power supply voltage higher than the first power supply voltage is applied to one end of the first current path. A load drive control unit that performs control for supplying the drive current to the load; a first current control unit that performs control for causing the first current to flow through the first current path; and the power supply voltage on one end side. A second current path selectively applied and provided in parallel with the first current path; A second current control unit configured to control the flow of the second current having a current value that is a predetermined number of times the first current in the current path, and the current supply line includes the first current Electrically connected to the other end of the path and the other end of the second current path It is characterized by that.
[0013]
According to a second aspect of the present invention, in the current driving device according to the first aspect, the signal current is supplied from the current generation unit to the current holding unit via the current supply line at the first operation timing. The signal holding current is taken into the current holding means, the voltage component corresponding to the first current is held, and the current holding means is supplied to the current holding means at a second operation timing that does not overlap in time with the first operation timing. The drive current based on the held voltage component is individually supplied to each of the plurality of loads by the current supply means.
The current driving device according to claim 3 is the current driving device according to claim 2, wherein the driving current is collectively supplied to each of the plurality of loads at the second operation timing. It is characterized by operating loads in parallel with each other.
[0015]
Claim 4 The current driver as claimed in claim 1 to 3 In the current driver described above, the current latch unit is at the first operation timing, With the first power supply voltage applied to one end side of the first current path, The first current control unit causes the first current to flow in the first current path, and a predetermined charge corresponding to the first current is accumulated in the charge accumulation unit, and at the second operation timing, , In a state where the second power supply voltage is applied to one end side of the first current path, The drive current is supplied to the load in accordance with the charge accumulated in the charge accumulation unit by the load drive control unit.
Claim 5 The current driver as claimed in claim 1 to 4 In the current driver described above, the current latch unit is provided between the first current path and the current supply line, With the first power supply voltage applied to one end side of the first current path, A third current control that has a third current path for flowing the first current to the first current path by controlling the current flowing in the third current path by flowing the first current. It is characterized by comprising a part.
[0016]
Claim 6 The current driver as claimed in claim 5 In the current driving device described above, the load drive control unit includes a first switching element that is provided in the first current path and controls a value of the first current flowing in the first current path. The charge storage unit includes a capacitive element provided between the first switching element and the first current path, and the first current control unit controls an operation of the first switching element. A second switching element; and the third current control unit includes a third switching element that is provided in the third current path and that controls a current flowing through the third current path. A current control unit provided in the second current path, connected to the fourth switching element in series with the fourth switching element for controlling a current flowing in the second current path, Switch for controlling the current value of It is characterized by comprising a grayed element.
[0017]
Claim 7 The current driver as claimed in claim 6 In the current driving device described above, the first to fifth switching elements are constituted by n-channel amorphous silicon thin film transistors.
Claim 8 The current driver as claimed in claim 1 to 7 In the current driving device according to any one of the above, the magnification of the current value of the second current with respect to the first current is the size of the transistors constituting the first current control unit and the second current control unit. It is set based on.
Claim 9 The current driver as claimed in claim 6 to 8 In the current driving device according to any one of the above, the thin film transistor that forms the fifth switching element has a ratio of a channel length to a channel width of the transistor that is the predetermined number as compared with the thin film transistor that forms the first switching element. It is characterized by being set to double.
[0018]
Claim 10 The current driver as claimed in claim 6 to 9 The current driving device according to any one of the above, wherein the capacitive element in the charge storage unit includes at least a parasitic capacitance formed between the first switching element and the first current path. .
Claim 11 The current driving device according to any one of claims 1 to 10 In the current driving device according to any one of the above, at least the current holding means is formed on the same substrate as the plurality of loads.
Claim 12 The current driving device according to claim 1 to 11 In the current driving device according to any one of the above, the plurality of loads is a display pixel group arranged in a matrix, and the driving current is a display for displaying desired image information on the display pixel group. It is characterized in that it is set to have a current value corresponding to the luminance gradation contained in the signal.
[0019]
Claim 13 The current driver as claimed in claim 12 In the current driving device described above, the display pixel is a current control type that emits light at a predetermined luminance gradation in accordance with a current value of the driving current supplied from the current holding unit through the current supply unit. It includes a light emitting element.
Claim 14 The current driver as claimed in claim 12 or 13 In the current driving device described above, the display signal is a color display signal including color components composed of three primary colors of red, green, and blue, and the current holding unit corresponds to a luminance gradation for each color component. The signal current groups are taken as a set, and each signal current group is individually captured and held in a set of three current latch units.
[0020]
Claim 15 In the drive control method for the current drive device described above, the drive of the current drive device that operates the plurality of loads in a predetermined drive state by individually supplying a drive current having a predetermined current value to each of the plurality of loads. In the control method, during the first operation period, a signal current having a current value obtained by summing the first current and the second current having a current value that is a predetermined number of times the first current is generated. Supplying step; In a plurality of current latch portions provided corresponding to each of the plurality of loads, Capture signal current sequentially, The first current is passed through the first current path in a state where a first power supply voltage is applied to one end side of the first current path connected to the loads and provided in each current latch unit. The Individually holding the voltage component corresponding to the first current corresponding to each load; In the state where the first power supply voltage is applied to one end side of a second current path provided in each current latch unit and provided in parallel to the first current path, the second current path Passing a second current; During a second operation period that does not overlap in time with the first operation timing, In a state where a second power supply voltage having a higher potential than the first power supply voltage is applied to one end side of the first current path, And operating the plurality of loads in parallel with each other by collectively supplying the driving current based on the held voltage component to each of the plurality of loads. .
Claim 16 The drive control method of the current drive device described in claim 15 In the drive control method for a current driver described above, the signal current capturing operation in the first operation period includes capturing a plurality of the signal current groups as a set and simultaneously capturing each set of signal current groups. It is a feature.
[0021]
Claim 17 The display device described is a display in which at least a plurality of scanning lines and a plurality of signal lines are arranged so as to be orthogonal to each other, and a plurality of display pixels are arranged in a matrix at intersections of the scanning lines and the signal lines. A panel, scan driving means for applying a scanning signal for selecting each display pixel in a row unit to the scanning line, and a gradation current based on the display signal to each display pixel via the signal line. Signal driving means for supplying, and supplying the gradation current having a predetermined current value to the display pixel in a selected state, thereby providing a light emitting element provided in each display pixel with a predetermined In a display device that emits light at a luminance gradation and displays desired image information on the display panel, the signal driving means includes at least a first current based on the display signal and a predetermined number of the first current. Double current value A current generation means for generating and sequentially outputting a signal current having a current value obtained by summing the second currents, a current supply line connected to the current generation means and supplied with the signal current, and the current supply The first current and the second current are supplied via a line; In the plurality of current latch portions provided corresponding to each of the signal lines, Current holding means for individually holding voltage components corresponding to the first current; and the current holding means Each current latch part of Current supply means for individually supplying the gradation current generated based on the voltage component held in the display pixel to the display pixels via the signal line; The current latch unit has a first current path to which a power supply voltage having a different potential is selectively applied to one end side and is connected to the signal line via the current supply unit on the other end side; In a state where a first power supply voltage is applied to one end side of the first current path, the first current having a predetermined current value is passed through the first current path, and the electric charge accompanying the first current In the state where a second power supply voltage higher than the first power supply voltage is applied to one end of the first current path. A load drive control unit that performs control to supply the grayscale current to the signal line based on the first current control unit, and a first current control unit that performs control to flow the first current through the first current path; The power supply voltage is selectively applied, and has a second current path provided in parallel with the first current path; A second current control unit configured to control the flow of the second current having a current value that is a predetermined number times the first current through a second current path, and the current supply line includes the first current path Electrically connected to the other end of one current path and the other end of the second current path It is characterized by that.
[0022]
Claim 18 The display device according to claim 17 In the display device described above, the signal driving unit supplies the signal current to the current holding unit from the current generation unit via the current supply line at a first operation timing, and the current holding unit supplies the signal current to the current holding unit. 1 is taken in, converted into the voltage component and held, and at the second operation timing that does not overlap in time with the first operation timing, the level based on the voltage component held in the current holding means is used. By supplying a regulated current to the respective display pixels collectively through the signal lines by the current supply means, the light emitting elements of the display pixels are caused to emit light in parallel with each other.
[0024]
Claim 19 The display device according to claim 17 or 18 In the display device described above, the current latch unit is in the first operation timing, With the first power supply voltage applied to one end side of the first current path, The first current control unit causes the first current to flow in the first current path, and a predetermined charge corresponding to the first current is accumulated in the charge accumulation unit, and at the second operation timing, , In a state where the second power supply voltage is applied to one end side of the first current path, The gradation current is supplied to the signal line in accordance with the charge accumulated in the charge accumulation unit by the load drive control unit.
Claim 20 The display device according to claim Any of 17-19 In the display device described above, the current latch unit includes the first current path. The other end of And between the current supply lines, With the first power supply voltage applied to one end side of the first current path, A third current control that has a third current path for flowing the first current to the first current path by controlling the current flowing in the third current path by flowing the first current. It is characterized by comprising a part.
[0025]
Claim 21 The display device according to claim 20 In the display device described above, the load drive control unit includes a first switching element that is provided in the first current path and controls a value of the first current that flows in the first current path. The charge storage unit includes a capacitive element provided between the first switching element and the first current path, and the first current control unit controls the operation of the first switching element. 2 switching elements, and the third current control unit includes a third switching element that is provided in the third current path and that controls a current flowing in the third current path. A current control unit provided in the second current path, connected to the fourth switching element in series with the fourth switching element that controls a current flowing through the second current path; 5th switching which controls the value of electric current It is characterized in that it comprises a child, a.
[0026]
Claim 22 The display device according to claim 21 In the display device described above, each of the first to fifth switching elements is formed of an n-channel amorphous silicon thin film transistor.
Claim 23 The display device according to claim 17 to 22 In the display device according to any one of the above, a magnification of a current value of the second current with respect to the first current is set to a size of a transistor constituting the first current control unit and the second current control unit. It is set based on this.
[0027]
Claim 24 The display device according to claim 21 to 23 In the display device according to any one of the above, the thin film transistor that forms the fifth switching element has a ratio of the channel length to the channel width of the transistor that is a predetermined number times that of the thin film transistor that forms the first switching element. It is characterized by being set to become.
Claim 25 The display device according to claim 17 to 24 In the display device according to any one of the above, at least the current holding means constituting the signal driving means is formed on the same substrate as the display panel.
[0028]
Claim 26 The display device according to claim 17 to 25 In the display device according to any one of the above, the display panel is an active matrix display panel.
Claim 27 The display device according to claim 26 In the current driving device described above, each of the display pixels controls the pixel driving circuit to control the operation of causing the light emitting element to emit light at a predetermined luminance gradation based on the gradation current for a predetermined light emitting operation period. It is characterized by having.
Claim 28 The display device according to claim 17 to 25 In the display device according to any one of the above, the display panel is a passive matrix display panel.
[0029]
Claim 29 The display device according to claim 17 to 28 In the display device according to any one of the above, the display signal is a color display signal including a color component composed of three primary colors of red, green, and blue, and the current holding unit includes a luminance gradation for each color component. The signal current groups corresponding to the signal current groups are taken as a set, and each of the signal current groups is individually captured and held in a set of three current latch portions.
Claim 30 The display device according to claim 17 to 29 In the display device according to any one of the above, the light emitting element is an organic electroluminescent element.
[0030]
That is, the current drive device and the drive control method thereof according to the present invention are a plurality of devices that operate in a predetermined drive state (light emission luminance) according to the current value of the supplied drive current, such as an organic EL element and a light emitting diode. A current driving device that individually supplies a driving current having a predetermined current value to a load (light emitting element) of a single current source in a current holding operation period (first operation timing) A first current (holding current) corresponding to drive currents individually supplied to a plurality of loads by a signal current generation circuit (current generation means), and a predetermined number of times (k times; k) A signal current having a current value obtained by totaling a second current (carrier current) having a current value of any number greater than or equal to 1 is sequentially generated and supplied via a current supply line. Current latch circuit (current latch part) The current holding unit (current holding means) sequentially captures the first current (holding current) into a voltage component and individually holds it in each current latch circuit. 2), the current based on the voltage component held in each current latch circuit during the current holding operation period is set as the drive current to each of the plurality of loads via the write control unit (current supply means). The system is configured to perform supply control in a lump (simultaneously).
[0031]
Here, each current latch circuit provided in the current holding unit specifically includes: A power supply voltage having a different potential is selectively applied to one end, and a load is connected to the other end. A load drive control unit including a first switching element and a capacitor element (charge storage unit) that define a current value of a first current (holding current) that flows in the first current path, and an operation of the first switching element A first current control unit including a second switching element that controls the state and controls the first current (holding current) to flow through the first current path, and is provided in parallel with the first current path A fourth switching element and a fourth switching element for controlling the flow of a second current (carrier current) having a current value a predetermined number of times (k times) the first current through the second current path. A first current path provided between a first current path and a current supply line through which a signal current having a current value that is a sum of the first and second currents and a current value that is the sum of the first and second currents. The third switching element that controls the flow of the first current through the first current path by flowing the current of Has a configuration equipped with a third current control unit having a.
[0032]
In the current latch circuit having such a configuration, in the current holding operation period (first operation timing; first operation period), With a first power supply voltage (low-level power supply voltage) applied to one end of the first current path, The first current (holding current) flows through the first current path via the first and third switching elements, and the second current path passes through the fourth and fifth switching elements. By controlling so that the second current (carrier current) flows, a predetermined charge corresponding to the first current is accumulated in the capacitive element attached to the first switching element, and to each load. In the current supply operation period (second operation timing; second operation period) after the current holding operation period, the supply of the drive current is set to be cut off. In a state where a second power supply voltage (high-level power supply voltage) having a higher potential than the first power supply voltage is applied to one end of the first current path, A drive current equivalent to the first current is generated by the first switching element based on the electric charge accumulated in the capacitive element, and is set to be supplied to each load via the current supply means. The load is controlled to operate in a predetermined driving state.
[0033]
As a result, during the current holding operation period, the current value (in other words, the sum of the holding current and the carrier current with respect to the drive current generated by the signal current generation circuit including a single current source and supplied to the load (in other words, For example, a signal current having a large current value greater than or equal to a predetermined number of times of the drive current) can be supplied to each current latch circuit via a common current supply line, so that the current characteristics of the drive current supplied to the load And the variation in the drive characteristics of the load can be suppressed, and even when the drive current supplied to the load is very small, the current supplied to the current supply line can be increased. The parasitic capacitance (wiring capacitance) added to the current supply line can be quickly charged, and the voltage component corresponding to the holding current can be satisfactorily held in a short time.
[0034]
In the current driver according to the present invention, all of the first to fifth switching elements constituting the current latch circuit can be composed of n-channel amorphous silicon thin film transistors, and further, current supply means In addition, an n-channel amorphous silicon thin film transistor can be applied, and in addition, as a method for setting the relationship between the holding current and the current value of the carrier current, the transistor sizes of the first and fifth switching elements (transistor channel) The ratio of the ratio of the channel length to the width may be configured to be a predetermined number times as described above. As a result, the current holding unit and the current supply unit of the current driving device can all be constituted by n-channel type amorphous silicon thin film transistors, so that they can be held simply and relatively inexpensively by applying already established manufacturing technology. The current values of the current and the carrier current can be defined, and a stable current driving device with good operating characteristics can be realized.
[0035]
Further, in the display device according to the present invention, a display panel in which display pixels provided with light emitting elements are arranged in a matrix in the vicinity of intersections of scanning lines (scanning lines) and data lines (signal lines) orthogonal to each other. In the display device including the above, the current driving device as described above is applied to the data driver (signal driving means), and the writing operation period (selection period; described above) of the display pixel group arranged in a predetermined row of the display panel During the current supply operation period), the drive current based on the voltage component held in the current holding unit at a predetermined operation timing (current holding operation period) prior to the writing operation period is emitted from each display pixel. As a gradation current for causing the element to perform a light emission operation at a desired luminance gradation, it is supplied to each display pixel all together via a data line, and the above-described operation is performed during the light emission operation period (non-selection period) of the display pixel group. It is configured to emit light operating each light-emitting element at a desired luminance gradation based on the gradation current.
Here, the current holding unit includes a first current (holding current) corresponding to the gradation current generated by the signal current generation circuit including a single current source, and a predetermined number of times the first current. A signal current having a current value (a current value greater than a predetermined number of times the holding current) that is the sum of the second current having a current value (carrier current) is supplied to each current latch circuit via the current supply line. Of the signal current, only the voltage component corresponding to the holding current is held.
[0036]
As a result, even if the gradation current to be supplied to each display pixel is very small, the current supplied to the current supply line can be increased, so that the gradation current (drive current) is supplied to the current holding unit. Corresponding voltage components can be held well in a short time. For example, when the display pixel is miniaturized as the display panel is downsized or high definition, each display is performed with a relatively low luminance gradation. Even when the pixel is operated to emit light, or when the current holding operation period is set shorter as the number of data lines (signal lines) provided in the display panel increases, the current holding unit of the data driver (Each current latch circuit) holds a voltage component corresponding to the gradation current satisfactorily, and a predetermined gradation current is collectively displayed at a predetermined operation timing (write operation period; current supply operation period). Can be supplied to the pixels That. Further, since the gradation current is generated based on the signal current supplied by the signal current generation circuit composed of a single current source, the current characteristics of the gradation currents supplied to each display pixel are made uniform. Thus, variation in light emission characteristics of the light emitting elements provided in the display pixels can be suppressed, and display image quality can be improved.
[0037]
Furthermore, each display pixel constituting the display panel applied to the display device according to the present invention has a pixel driving circuit made of an n-channel amorphous silicon thin film transistor, or a light emitting element having a thin film structure (for example, an organic EL element or a light emitting element). In the case of having a configuration including a diode or the like, at least the current holding portion (current latch circuit) can be formed on the same substrate as the display panel. The downsizing and the like can contribute to cost reduction of the display device.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, a current drive device, a display device, and a drive control method thereof according to the present invention will be described in detail with reference to embodiments.
<First Embodiment>
<Display device>
First, the overall configuration of a display device according to the present invention will be described with reference to the drawings. Here, a case where the current driving device according to the present invention is applied to a display driving device (data driver) will be described.
[0039]
FIG. 1 is a schematic block diagram illustrating a first embodiment of a display device according to the present invention, and FIG. 2 is a schematic configuration diagram illustrating an example of a display panel applied to the display device according to the present embodiment. . FIG. 3 is a schematic block diagram illustrating another example of the overall configuration of the display device according to the present embodiment. Here, a structure including a display pixel corresponding to an active matrix system as a display panel will be described.
[0040]
As shown in FIG. 1 and FIG. 2, the display device 100A according to the present embodiment generally includes a display panel 110A in which a plurality of display pixels are arranged in a matrix, and a display pixel in which the display panel 110A is arranged in the row direction. For each group, the scanning driver (scanning driving unit) 120A connected to the scanning line (scanning line) SL connected in common and the display pixel group arranged in the column direction of the display panel 110A are connected in common. A data driver (signal driving means) 130A connected to the data line (signal line) DL and a display pixel group arranged in parallel with the scanning line SL and arranged in the row direction of the display panel 110A, The operation state of the power supply driver 140 connected to the power supply line VL connected in common, the scan driver 120A, the data driver 130A, and the power supply driver 140 is controlled. Display data and timing based on a system controller 150 that generates and outputs various control signals and a video signal supplied from the outside of the display device 100A (in this embodiment, a case where a color video signal is supplied) is shown. And a display signal generation circuit 160 for generating a signal and the like.
[0041]
Hereafter, each said structure is demonstrated concretely.
(Display panel)
Specifically, as shown in FIG. 2, the display panel 110 A is orthogonal to the plurality of scanning lines SL and power supply lines VL arranged in parallel to each other, and to the scanning lines SL and power supply lines VL. And a plurality of display pixels arranged in the vicinity of intersections of these orthogonal lines.
[0042]
The display pixel includes a scanning signal Vsel applied from the scanning driver 120A to the scanning line SL, a gradation current Ipix supplied from the signal driver 130A to the data line DL, and a power supply voltage applied from the power supply driver 140 to the power supply line VL. Based on Vsc, a pixel drive circuit DC that controls writing operation and light emission operation to the display pixel, and luminance gradation is controlled according to the current value of the drive current supplied by the pixel drive circuit DC. Organic EL element (light emitting element) OEL. In addition, in this embodiment, although the case where the organic EL element OEL is applied as a current control type light emitting element is shown, other light emitting elements such as a light emitting diode may be applied.
[0043]
Here, the pixel driving circuit DC roughly controls the selection / non-selection state of each display pixel based on the scanning signal Vsel, captures the gradation current Ipix corresponding to the display data in the selection state, and holds it as a voltage level. In the non-selected state, the driving current corresponding to the held voltage level is supplied to the organic EL element OEL to maintain the operation of emitting light at a predetermined luminance gradation. A specific circuit configuration example of the pixel drive circuit DC and a drive control operation thereof will be described in detail later.
[0044]
(Scanning driver)
The scan driver 120A sequentially applies a scan signal Vsel of a selection level (for example, high level) to each scan line SL at a predetermined timing based on the scan control signal supplied from the system controller 150. The display pixel group is set to the selected state, and the data driver 130A supplies the gradation current Ipix based on the display data to each data line DL so as to write a predetermined write current to each display pixel.
[0045]
Specifically, as shown in FIG. 2, the scan driver 120A includes a plurality of stages of shift blocks SB including shift registers and buffers corresponding to each scan line SL, and scan control supplied from the system controller 150. Based on the signals (scanning start signal SSTR, scanning clock signal SCLK, etc.), the shift signal output while sequentially shifting from the upper side to the lower side of the display panel 110A by the shift register is set to a predetermined voltage level (selection level) via the buffer. ) Is applied to each scanning line SL as a scanning signal Vsel.
[0046]
(Data driver)
The data driver 130A is supplied from the display signal generation circuit 160 based on data control signals (output enable signal OE, data latch signal STB, sampling start signal STR, shift clock signal CLK, etc.) supplied from the system controller 150. The display data is captured and held, and the gradation voltage corresponding to the display data is converted into a current component at a predetermined timing, and is controlled to be supplied to each data line DL as the gradation current Ipix. A specific circuit configuration example of the data driver 130A and its drive control operation will be described in detail later.
[0047]
(System controller)
Based on a timing signal supplied from a display signal generation circuit 160, which will be described later, the system controller 150 sends at least a scan control signal and a data control signal (described above) to each of the scan driver 120A, the data driver 130A, and the power supply driver 140. Generated scan shift start signal SSTR, scan clock signal SCLK, shift start signal STR, shift clock signal CLK, latch signal STB, output enable signal OE, etc., and power supply control signals (power start signal VSTR, power supply clock signal VCLK, etc.) Thus, each driver is operated at a predetermined timing, and the scanning signal Vsel, the gradation current Ipix, and the power supply voltage Vsc are output to the display panel 110A, and a predetermined drive control operation (details) is performed in the pixel drive circuit DC. Will be described later The continuously be executed, performs control to display a predetermined image information based on the image signal to the display panel 110A.
[0048]
(Power supply driver)
Based on the power control signal supplied from the system controller 150, the power driver 140 is synchronized with the timing at which the display pixel group for each row is set to the selected state by the scan driver 120A. By applying a power supply voltage Vsc (for example, a voltage level equal to or lower than the ground potential as a low level), for example, in a direction from the power supply line VL to the data driver 130 via a display pixel (pixel drive circuit), a predetermined value based on display data On the other hand, a power supply voltage Vsch of a non-selection level (for example, a high level) is applied to the power supply line VL in synchronization with the timing at which the scan driver 120 sets the display pixel group for each row to a non-selection state. By applying, for example, organic E from the power supply line VL via the display pixel (pixel drive circuit). The element OEL direction is controlled so as to flow the write current equivalent to the drive current written based on the display data.
[0049]
Specifically, as shown in FIG. 2, the power supply driver 140 is roughly arranged in a plurality of stages corresponding to each power supply line VL in a shift block SB composed of a shift register and a buffer, similarly to the scan driver 120A described above. The shift register sequentially shifts the display panel 110A from above to below based on power control signals (power start signal VSTR, power clock signal VCLK, etc.) supplied from the system controller 150 and synchronized with the scan control signal. The output shift signal is supplied to each power supply line VL as power supply voltages Vscl and Vsch having a predetermined voltage level (for example, a low level in the selected state by the scan driver 120 and a high level in the non-selected state) via the buffer. Applied.
[0050]
(Display signal generation circuit)
For example, the display signal generation circuit 160 extracts a luminance gradation signal component from a color video signal supplied from the outside of the display device 100A, and displays the luminance gradation signal component for each row of the display panel 110A as display data. To the data driver 130A. Here, when the video signal includes a timing signal component that defines the display timing of image information, such as a television broadcast signal (composite video signal), the display signal generation circuit 160 displays the luminance gradation signal component. In addition to the function of extracting the timing signal component, the timing signal component may be extracted and supplied to the system controller 150. In this case, the system controller 150 performs scanning control signals and data control signals supplied to the scanning driver 120A, the data driver 130A, and the power supply driver 140 based on the timing signal supplied from the display signal generation circuit 160. A power control signal is generated.
[0051]
In the present embodiment, the configuration in which the scanning driver 120A and the power supply driver 140 are individually arranged as shown in FIGS. 1 and 2 as the driver attached to the periphery of the display panel 110A has been described. The invention is not limited to this. For example, as described above, the scanning driver 120A and the power supply driver 140 operate based on equivalent control signals (scanning control signal and power supply control signal) whose timings are synchronized. For example, as shown in FIG. The driver 120B may be configured to have a function of supplying the power supply voltage Vsc in synchronization with the generation and output timing of the scanning signal Vsel. According to such a configuration, the configuration of the peripheral circuit can be simplified.
[0052]
(One Example of Pixel Drive Circuit)
Next, a circuit configuration example of a display pixel applied to the display device (display panel) according to the present invention will be specifically described.
FIG. 4 is a circuit configuration diagram showing one embodiment of a pixel driving circuit applied to the display panel according to the present invention, and FIG. 5 is a conceptual diagram showing an operation in the pixel driving circuit according to this embodiment. Note that the pixel driving circuit shown here is only an example applicable to the display device according to the present invention, and it is needless to say that the pixel driving circuit may have another circuit configuration having an equivalent operation function. Nor.
[0053]
As shown in FIG. 4, the pixel driving circuit DCx according to the present embodiment has, for example, a gate terminal at the scanning line SL near the intersection of the scanning line SL and the data line DL arranged so as to be orthogonal to each other. A thin film transistor Tr11 having a source terminal connected in parallel to the scan line SL, a thin film transistor Tr11 having a drain terminal connected to the contact N11, a gate terminal to the scan line SL, and a source terminal and a drain terminal to the data line DL And a thin film transistor Tr12 connected to the contact N12, a gate terminal connected to the contact N11, a source terminal and a drain terminal connected to the power supply line VL and the contact N12, and a thin film transistor Tr13 connected to the contact N11 and the contact N12, respectively. And a capacitor C11. The organic EL element OEL whose light emission state (luminance gradation) is controlled by the driving current supplied from the pixel driving circuit DCx has an anode terminal at the contact N12 of the pixel driving circuit DCx and a cathode terminal. Are connected to the ground potential. Here, the capacitor C11 may be a parasitic capacitance formed between the gate and the source of the thin film transistor Tr3. In addition to the parasitic capacitance, a capacitor is additionally added between the gate and the source. It may be a thing.
[0054]
In the drive control operation of the organic EL element OEL in the pixel drive circuit DCx having such a configuration, a current corresponding to the light emission state (luminance gradation) of the organic EL element OEL is written into the pixel drive circuit DCx and held as a voltage component. Based on a write operation period (selection period) and a voltage component written and held during the write operation period, a drive current corresponding to the light emission state is supplied to the organic EL element OEL, and a predetermined luminance gradation is obtained. This is executed by setting a light emission operation period (non-selection period) in which the light emission operation is performed. Here, the writing operation period and the light emitting operation period are set so as not to overlap with each other in time.
[0055]
This will be specifically described below.
(Write operation period)
First, in the writing operation period, for example, a high level (selection level) scanning signal Vsel (Vslh) is applied to the scanning line SL, and a low level power supply voltage Vscl is applied to the power supply line VL. Is applied. In synchronism with this timing, a predetermined gradation current Ipix necessary for causing the organic EL element OEL to perform a light emission operation with a predetermined luminance gradation is supplied to the data line DL. Here, a negative current (−Ipix) is supplied as the gradation current, and the current is set to be drawn in the direction of the data line DL from the pixel driving circuit DCx side.
[0056]
As a result, as shown in FIG. 5A, the thin film transistors Tr11 and Tr12 constituting the pixel drive circuit DCx are turned on, and the low-level power supply voltage Vscl is applied to the contact N11 (ie, the gate terminal of the thin film transistor Tr13 and the capacitor C11). Is applied to the data line DL, and the gradation current (Ipix) is drawn into the data line DL, whereby a voltage level lower than the low-level power supply voltage Vscl is connected to the contact N12 via the thin film transistor Tr12. (Ie, the source terminal of the thin film transistor Tr13 and the other end of the capacitor C11).
[0057]
As described above, a potential difference is generated between the contacts N11 and N12 (between the gate and the source of the thin film transistor Tr13), so that the thin film transistor Tr13 is turned on, and as shown in FIG. A write current I11 corresponding to the gradation current Ipix flows in the data line DL direction through the contact N12 and the thin film transistor Tr12.
At this time, a charge corresponding to the potential difference generated between the contacts N11 and N12 (between the gate and the source of the thin film transistor Tr13) is accumulated in the capacitor C11 and held (charged) as a voltage component. In addition, since the power supply voltage Vscl having a voltage level equal to or lower than the ground potential is applied to the power supply line VL and the write current I11 is controlled to flow in the direction of the data line DL, the organic EL element OEL The potential applied to the anode terminal (contact N12) is lower than the potential of the cathode terminal (ground potential), and a reverse bias voltage is applied to the organic EL element OEL. No drive current flows and no light emission operation is performed.
[0058]
(Light emission operation period)
Next, in the light emission operation period of the organic EL element OEL after the end of the write operation period, the low-level selection signal Vsel (Vsll) is applied to the scan line SL and the high level is applied to the power supply line VL. A level power supply voltage Vsch is applied. Further, the gradation current Ipix drawing operation is stopped in synchronization with this timing.
Accordingly, as shown in FIG. 5B, the thin film transistors Tr11 and Tr12 constituting the pixel drive circuit DCx are turned off, and the power supply voltage to the contact N11 (that is, the gate terminal of the thin film transistor Tr13 and one end of the capacitor C11). Since the application of Vsc is cut off, the application of the voltage level due to the drawing operation of the gradation current Ipix to the contact N12 (that is, the source terminal of the thin film transistor Tr13 and the other end of the capacitor C11) is cut off. Holds the charge accumulated in the above-described write operation.
[0059]
In this way, the capacitor C11 holds the charging voltage during the writing operation, whereby the potential difference between the contacts N11 and N12 (between the gate and the source of the thin film transistor Tr13) is held, and the thin film transistor Tr13 is turned on. To maintain. Further, since the power supply voltage Vsch having a voltage level higher than the ground potential is applied to the power supply line VL, the potential applied to the anode terminal (contact N12) of the organic EL element OEL is the potential of the cathode terminal (grounding). Potential).
[0060]
Therefore, as shown in FIG. 5B, the drive current I12 flows in the forward bias direction from the power supply line VL to the organic EL element OEL via the thin film transistor Tr13 and the contact N12, and the organic EL element OEL has a predetermined luminance gradation. Flashes on. Here, the potential difference (charge voltage) held by the capacitor C11 corresponds to the potential difference when the write current I11 corresponding to the gradation current Ipix is caused to flow in the thin film transistor Tr13. Therefore, the drive current I12 flowing through the organic EL element OEL is The current value is equal to the write current I11 (I12≈I11). Thereby, in the light emission operation period, the drive current I12 is continuously supplied via the thin film transistor Tr13 based on the voltage component corresponding to the predetermined light emission state (luminance gradation) written in the write operation period. Thus, the organic EL element OEL continues to emit light with a desired luminance gradation.
[0061]
Here, the thin film transistors Tr11 to Tr13 constituting the pixel drive circuit DCx as described above are not particularly limited. However, by applying all n-channel MOS transistors as the thin film transistors Tr11 to Tr13, the above driving can be performed. Since the control operation can be performed satisfactorily, a single channel thin film transistor using amorphous silicon can be favorably applied to the pixel driving circuit DCx. Therefore, a pixel driving circuit having stable operation characteristics can be manufactured at a relatively low cost by applying an already established manufacturing technique.
[0062]
Further, in the pixel driving circuit DCx as described above, a function of converting the current level of the gradation current Ipix corresponding to a desired luminance gradation into a voltage level (that is, a function as a current / voltage conversion transistor), Since the function of supplying the drive current I12 having a predetermined current value to the organic EL element OEL (that is, the function as a light emission drive transistor) is realized by the same thin film transistor Tr13, each thin film transistor constituting the pixel drive circuit DCx is provided. This has the advantage that it is not affected by variations in operating characteristics (source-drain current, etc.).
[0063]
(Another embodiment of the pixel driving circuit)
Note that as a configuration of a display pixel (pixel drive circuit) applicable to the display panel according to the present invention, as shown in the above-described embodiment, the gradation current Ipix set by the data driver 130A is changed to a display pixel ( In addition to a pixel driving circuit that employs a method for realizing a writing operation by drawing from the pixel driving circuit DC) side to the data driver 130A side through the data line DL (hereinafter referred to as a “current sink method” for convenience). As shown below, a method of realizing the writing operation by flowing the gradation current Ipix from the data driver 130A side to the display pixel (pixel drive circuit DC) side through the data line DL (hereinafter, for convenience) In addition, a pixel driving circuit adopting a “current application method” can be applied. The individual application of the pixel driving circuit in the current sink method and the current application method will be described in the data driver current supply method described later.
[0064]
FIG. 6 is a circuit configuration diagram showing another embodiment of the pixel drive circuit applied to the display panel according to the present invention, and FIG. 7 is a conceptual diagram showing the operation in the pixel drive circuit according to this embodiment. . Note that components equivalent to those of the pixel drive circuit described above are described with the same reference numerals.
That is, in the pixel drive circuit DCy according to the present embodiment, for example, as illustrated in FIG. 6, the gate terminal is first in the vicinity of the intersection of the scanning line SL and the data line DL arranged so as to be orthogonal to each other. A thin film transistor Tr21 having a source terminal and a drain terminal connected to the data line DL and a contact N21, respectively, and a thin film transistor Tr22 having a gate terminal and a drain terminal connected to the contact N21 and a source terminal connected to the power supply line VL. And a thin film transistor Tr23 having a gate terminal connected to the contact N21 and a source terminal connected to the power supply line VL, and a capacitor C21 connected between the contact N21 (the gate terminal of the thin film transistor Tr22) and the power supply line VL. have. The organic EL element OEL whose light emission state is controlled by the drive current supplied from the pixel drive circuit DCy has an anode terminal connected to the drain terminal of the thin film transistor Tr23 and a cathode terminal connected to the ground potential. It has a configuration. Here, in FIG. 6, the thin film transistor Tr21 is configured by an NMOS transistor, and the thin film transistors Tr22 and Tr23 are configured by a PMOS transistor. The capacitor C21 is a parasitic capacitance formed between the gate and source of the thin film transistors Tr22 and Tr23 (the contact N21 and the power supply line VL).
[0065]
(Write operation period)
In the pixel drive circuit DCy having such a configuration, the drive control operation of the organic EL element OEL is first performed, for example, with respect to the scan line SL in the write operation period, for example, a high level (select level) scan signal Vsel (Vslh ) Is applied, and in synchronization with this timing, a predetermined gradation current Ipix necessary for causing the organic EL element OEL to emit light at a predetermined luminance gradation is supplied to the data line DL. Here, a positive current (+ Ipix) is supplied as the gradation current, and the current is set to flow from the data driver 130A side to the pixel drive circuit DCy via the data line DL. At this time, a predetermined low-level power supply voltage Vsc is applied to the power supply line VL.
[0066]
As a result, as shown in FIG. 7A, the thin film transistor Tr21 constituting the pixel drive circuit DCy is turned on, and the write current I21 corresponding to the gradation current Ipix supplied to the data line DL by the data driver 130A. Is taken into the contact N21 via the thin film transistor Tr21, and charges based on the write current I21 (gradation current Ipix) are accumulated in the capacitor C21 formed between the contact N21 and the power supply line VL. At this time, since the high level voltage level based on the write current I21 is applied to the contact N21 (that is, the gate terminals of the thin film transistors Tr22 and Tr23), both the thin film transistors Tr22 and Tr23 are turned off.
[0067]
(Light emission operation period)
Next, in the light emission operation period of the organic EL element after the end of the write operation period, a low level (non-selection level) scan signal Vsel (Vsll) is applied to the scan line SL, and the power supply line VL is also applied. A predetermined high level power supply voltage Vsc is applied. In synchronism with this timing, the gradation current Ipix flow operation is stopped.
As a result, the thin film transistor Tr21 constituting the pixel drive circuit DCy is turned off and the supply of the write current I21 to the contact N21 is cut off, so that the capacitor C21 holds the charge accumulated in the above-described write operation. To do. Further, by applying the high-level power supply voltage Vsc to the power supply line VL, a low-level voltage level corresponding to the charging voltage of the capacitor C21 is held at the contact N21.
[0068]
In this way, the voltage level of the contact N21 is held at the low level, so that the thin film transistors Tr22 and Tr23 are turned on, and the organic film is connected from the power supply line VL through the thin film transistor Tr23 as shown in FIG. 7B. A drive current I22 flows in the forward bias direction through the EL element OEL, and the organic EL element OEL emits light with a predetermined luminance gradation.
[0069]
(First embodiment of data driver)
Next, a specific configuration of the data driver applied to the display panel according to the present embodiment will be described.
FIG. 8 is a circuit configuration diagram showing a first example of a data driver (current driving device) applied to the display device according to this embodiment, and FIG. 9 is applied to the data driver according to this example. FIG. 10 is a circuit configuration diagram illustrating an example of a voltage / current conversion / current supply circuit applied to the data driver according to the present embodiment.
[0070]
For example, as shown in FIG. 8, the data driver 130A according to the present embodiment shifts the sampling start signal STR while shifting the sampling start signal STR based on the shift clock signal CLK supplied as a data control signal from the system controller 150. Shift register circuit 131 that sequentially outputs SR2, SR3,... And display data D for one row supplied from display signal generation circuit 160 ₀ ~ D _n Based on (digital data), a signal current corresponding to the luminance gradation for each color component of red (R), green (G), and blue (B) (hereinafter referred to as “color component current” for convenience) Ir , Ig, Ib are generated and supplied via individual signal lines (current supply lines) Lr, Lg, Lb, respectively, and sequentially supplied from the signal current generation circuit 132A. Display data D for one line ₀ ~ D _n , Based on the input timing of the shift signals SR1, SR2, SR3,... From the shift register circuit 131, the current latch circuits RC1, RC2, RC3,. Current holding unit 133 (current holding unit) that individually captures and holds the current and color component currents Ir, Ig, and Ib that are individually held in current holding unit 133 are supplied from system controller 150 as write control signal WE. And a write controller 134 (current supply means) that collectively supplies the display pixel group in a predetermined row via each data line DL.
[0071]
Here, the gradation current for each color component generated by the signal current generation circuit 132A and held in the current holding unit 133 and then supplied to each display pixel via the data line DL is positive as described later. Current component having a negative polarity or a current component having a negative polarity. That is, the data driver 130A according to the present embodiment flows a grayscale current corresponding to display data from the data driver 130A side toward the display panel 110A through the data lines DL to the display panel 110A (display pixel). The polarity of the current may be set as described above, or the polarity of the current may be set so that the gradation current is drawn in the direction of the data driver 130A from the display panel 110A side.
[0072]
(Signal current generation circuit)
As shown in FIG. 9, the signal current generation circuit 132A described above roughly displays one row of display data D supplied from the display signal generation circuit 160 based on the data latch signal STB. ₀ ~ D _n Is stored for each color component of RGB, and a gradation generation voltage V supplied from power supply means (not shown). ₀ ~ V _n Based on the stored display data D ₀ ~ D _n D / A conversion circuit 132b that converts the signal into a predetermined analog signal voltage (grayscale voltage Vpix), and generates signal currents (color component currents) Ir, Ig, and Ib for each color component of RGB based on the grayscale voltage Vpix Then, based on the output enable signal OE supplied from the system controller 150, the color component currents Ir, Ig, and Ib are supplied to the current holding unit 133 via the individual signal lines Lr, Lg, and Lb for each of the RGB color components. And a voltage / current conversion / current supply circuit 132c to be supplied. That is, the signal current generation circuit 132A according to the present embodiment displays the display data D ₀ ~ D _n A circuit configuration for generating a color component current related to the light emission luminance of the organic EL element OEL (light emitting element) corresponding to the color component for each color component included in the color component 3 corresponding to the three color components of RGB It has a configuration with a set.
[0073]
Here, as the voltage-current conversion / current supply circuit 132c, for example, as shown in FIG. 10, the gradation voltage Vpix is input to the inverting input terminal (−) via the input resistance R, and the non-inverting input terminal ( The reference voltage (ground potential) is input to +) via the input resistor R, and the operational amplifier OP1 whose output terminal is connected to the inverting input terminal (−) via the feedback resistor R, and the output terminal of the operational amplifier OP1 Is connected to the non-inverting input terminal (+), the output terminal is connected to the inverting input terminal (−), and the operational amplifier OP1 is connected to the inverting input terminal (−). Is connected to the operational amplifier OP2 connected to the non-inverting input terminal (+) and the contact NA, and is turned on / off based on the output enable signal OE supplied from the system controller 150. Down Lr, Lg, color component current Ir to Lb, Ig, and a switching unit SW for controlling the supply state of Ib, a structure having a can be favorably applied.
According to such a voltage-current conversion / current supply circuit 132c, the color component currents Ir, Ig, and Ib including Ir, Ig, and Ib = Vpix / R are generated and output for the input gradation voltage Vpix. Based on the enable signal OE, the signal is supplied to the current holding unit 133 via each signal line Lr, Lg, Lb.
[0074]
(Current holding part)
FIG. 11 is a circuit configuration diagram illustrating an example of a main configuration (current latch circuit) of a current holding unit applied to the data driver according to the present embodiment, and FIG. 12 is a conceptual diagram illustrating an operation in the current holding unit. It is. FIG. 13 is a timing chart showing an example of the operation in the current holding unit.
[0075]
As shown in FIG. 11, the current latch circuits RC1, RC2, RC3,... (Hereinafter referred to as “current latch circuit RCx” for convenience) applied to the current holding unit according to the present embodiment are, for example, Any one of shift signals SR1, SR2, SR3,... (Hereinafter referred to as “shift signal SR” for convenience) output from the shift register circuit 131 at a predetermined timing is applied to the gate terminal (control terminal). In addition, the thin film transistor Tr31 (second switching element) having the source terminal connected to the power supply line PL (power supply voltage Vdd) and the drain terminal connected to the contact N31, and the shift signal output from the shift register circuit 131 to the gate terminal. SR is applied, and source and drain terminals are supplied with color component currents Ir, Ig, and Ib from the signal current generation circuit 132A. Signal line Lr, Lg, Lb (hereinafter referred to as “signal line Lx” for convenience) and a thin film transistor Tr32 (third switching element) connected to the contact N32, respectively, and a gate terminal connected to the contact N31 A thin film transistor Tr33 (first switching element) having a source terminal and a drain terminal connected to the power supply line PL and the contact N32, respectively, and a capacitor C31 (charge storage unit; capacitive element) connected between the contact N31 and the contact N32. The shift signal SR is applied to the gate terminal, the thin film transistor Tr34 (fourth switching element) having the source terminal and drain terminal connected to the power supply line PL and the contact N33, the gate terminal connected to the contact N31, and the source terminal And the drain terminal are connected to the contact N33 and the signal line Lx, respectively. It has a on thin film transistor Tr35 (fifth switching element), the configuration with a.
[0076]
In FIG. 11, a thin film transistor Tr36 is a switching means constituting the write control unit 134, and is based on the write control signal WE supplied from the system controller 150, and the color components held in the current latch circuit RC. Control is performed to output a drive current (gradation current) based on the currents Ir, Ig, and Ib to the data line DL. Here, each of the thin film transistors Tr31 to Tr36 constituting the current latch circuit RC and the write control unit 134 can be formed of n-channel amorphous silicon.
[0077]
That is, in the current latch circuit RCx having the above-described configuration, the current path between the power supply line PL provided with the thin film transistor Tr33 and the contact N32 constitutes the first current path according to the present invention, and the first current The circuit configuration including the path, the thin film transistor Tr33, and the capacitor C31 constitutes a load drive control unit according to the present invention. The circuit configuration including the thin film transistor Tr31 forms a first current control unit according to the present invention. Further, the current path between the contact N32 where the thin film transistor Tr32 is provided and the signal line Lx constitutes a third current path according to the present invention, and the circuit configuration including the third current path and the thin film transistor Tr32 is included in the present invention. The third current control unit is configured. Furthermore, the current path between the power supply line PL and the signal line Lx in which the thin film transistors Tr34 and Tr35 are provided constitutes a second current path according to the present invention, and a circuit configuration including the second current path and the thin film transistors Tr34 and Tr35. Constitutes a second current control unit according to the present invention.
[0078]
In the current latch circuit RC having the circuit configuration as described above, the transistor size of the thin film transistor Tr35 is configured to be an arbitrary predetermined number of times larger than that of the thin film transistor Tr33. That is, the dimensional ratio L / W (Tr35) of the channel region constituting the thin film transistor Tr35 is 1 or more with respect to the dimensional ratio (channel length / channel width) L / W (Tr33) of the channel region constituting the thin film transistor Tr33. Is a predetermined number of times k (k is an arbitrary positive number equal to or greater than 1). Thus, the potential of the contact N31 commonly connected to the gate terminals of the thin film transistors Tr33 and Tr35 causes a current path (between the source and drain) of the thin film transistor Tr33 as shown in the following equation (1) and FIG. A large current (carrier current I32, which will be described later) that is a predetermined number k times larger than the flowing current (write current I31, which will be described later) flows in the current path (between source and drain) of the thin film transistor Tr35.
L / W (Tr33): L / W (Tr35) = 1: k = I31: I32
Ｉ I32 = k × I31 (1)
[0079]
As shown in FIG. 13, the drive control operation in the current holding unit 133 having such a configuration is any one of the color component currents Ir, Ig, and Ib supplied from the signal current generation circuit 132A to the current latch circuit RCx ( Hereinafter, for the sake of convenience, “color component current Ix”) is written and held as a voltage component (current holding operation period; first operation timing, first operation period), and during the current holding operation A current supply operation (current supply operation period; second operation timing) in which a gradation current Ipix corresponding to the color component current Ix is supplied to each display pixel through the data line DL based on the written and held voltage components. , The second operation period). Here, in the current holding operation period, a plurality of current latch circuits RC1 provided in the current holding unit 133 are based on the shift signals SR1, SR2, SR3,... Sequentially output from the shift register circuit 131 described above. , RC2, RC3,... Sequentially execute operations for sequentially capturing and holding the color component currents Ir, Ig, and Ib supplied to the signal lines Lr, Lg, and Lb, and thereafter not overlapping in time. The current supply operation period is set so that the color component currents Ir, Ig, Ib held in the current latch circuits RC1, RC2, RC3,... Is done. This will be specifically described below.
[0080]
(Current holding operation)
First, in the current holding operation period, as shown in FIG. 13, the color component currents Ir, Ig, and Ib from the signal current generation circuit 132A are shifted from the shift register circuit 131 (high level signal voltages) SR1, SR2, .. Are supplied to the signal lines Lr, Lg, Lb at a timing synchronized with SR3,..., And the shift signals SR1, SR2, SR3,. ,... Sequentially turn on the thin film transistors Tr31, Tr32, and Tr34 as shown in FIG. Here, when the color component currents Ir, Ig, and Ib supplied by the signal current generation circuit 132A described above are negative currents, a low-level power supply voltage is applied to the power supply line PL. (First power supply voltage) Vdd (Vdl) is applied.
[0081]
As a result, the low-level power supply voltage Vdl is applied to the contact N31, and the color component currents Ir, Ig, Ib are passed through the signal lines Lr, Lg, Lb, and the current latch circuits RC1, RC2, RC3,. By performing an operation of being pulled in from the side toward the signal current generation circuit 132A, a low-level power source is supplied to each source terminal (that is, the connection contact N34 with the signal lines Lr, Lg, and Lb) of the thin film transistors Tr33 and Tr35. A predetermined voltage level lower than the voltage Vdl is applied, and the thin film transistors Tr33 and Tr35 are turned on.
[0082]
Therefore, a pull-in current corresponding to the transistor size of the thin film transistor Tr33 (hereinafter referred to as “holding current” for convenience) in the direction of the signal lines Lr, Lg, and Lb from the power supply line PL through the thin film transistor Tr33, the contact N32, and the thin film transistor Tr32. As I31 flows, a pull-in current corresponding to the transistor size of the thin film transistor Tr35 (hereinafter referred to as “carrier current” for convenience) I32 from the power supply line PL in the direction of the signal lines Lr, Lg, and Lb through the thin film transistors Tr34 and Tr35. Flows. Here, since the color component currents Ir, Ig, and Ib supplied to the signal lines Lr, Lg, and Lb correspond to the total value of the holding current I31 and the carrier current I32, based on the above equation (1), As shown in the following expression (2), the current value is set to be a predetermined number of times (k times) or more of the holding current (corresponding to the gradation current supplied to the display pixel) I31.
Ir, Ig, Ib = I31 + I32 = (1 + k) × I31 (2)
[0083]
At this time, the gate voltage of the thin film transistor Tr33 (the potential of the contact point N31) becomes a voltage value necessary for flowing the holding current I31 between the drain and source of the thin film transistor Tr33, and this gate voltage is the gate-source of the thin film transistor Tr33. A capacitor (for example, parasitic capacitance + additional storage capacitance) C31 provided therebetween is charged as a voltage component. Although not shown, in the state where the holding current I31 flows between the drain and source of the thin film transistor Tr33 and the gate voltage is held, in addition to the capacitor C31, the gate voltage of the thin film transistor Tr31 (high level shift signal) ) And the source voltage (the gate voltage of the thin film transistor Tr33), the parasitic capacitance of the thin film transistor Tr31 is also charged as a voltage component. In this state, since the write control signal WE applied to the gate terminal of the thin film transistor Tr36 is set to a low level, the current holding unit 133 (data driver 130A) and the data line DL (display panel 110A). Are electrically insulated from each other, and the potential on the current latch circuit RCx side (contact N32) is not supplied to the data line DL.
[0084]
Such a current holding operation is output from the shift register circuit 131 for all of the current latch circuits RC1, RC2, RC3,... Provided for each data line DL (display pixel) as shown in FIG. Are sequentially executed in time series based on the output timing of the shift signals SR1, SR2, SR3,. That is, when Trgb is an operation period (signal current supply period) necessary to capture and hold the color component currents Ir, Ig, and Ib based on display data having RGB color components, the individual color component currents Ir , Ig, Ib are taken in and held in each current latch circuit, and the operation periods Tr, Tg, Tb are Tr, Tg, Tb = Trgb / 3, and each current latch circuit RC1, RC2, RC3,. The display data (each color component current) is held in sequence.
[0085]
(Current supply operation)
Next, in the current supply operation period after the end of the current holding operation period, the shift signals SR1, SR2, SR3,... From the shift register circuit 131 are cut off as shown in FIG. When the signal voltage is applied), the thin film transistors Tr31, Tr32, and Tr34 are turned off as shown in FIG. At this time, the power supply line PL has a high level power supply voltage higher than the ground potential. (Second power supply voltage) While Vdd (Vdh) is applied, the operation of drawing the color component currents Ir, Ig, and Ib by the signal current generation circuit 132A is stopped.
[0086]
As a result, application of a specific voltage level to the contacts N31 and N32 accompanying the drawing operation of the color component currents Ir, Ig and Ib is cut off, and the voltage charged in the capacitor C31 is held as it is, so that the thin film transistor Tr33 Maintains the ON state, and since the high level power supply voltage Vdh is applied to the power supply line PL, a high level voltage level is applied to the contact N32. At this time, the high-level write control signal WE is applied from the system controller 150, whereby the thin film transistor Tr36 is turned on, and is held in the capacitor C31 from the power supply line PL toward the contact N32 via the thin film transistor Tr33. A current I33 based on the voltage component flows. Accordingly, the gradation current Ipix including the current I33 is supplied from each current latch circuit RCx to each data line DL via the thin film transistor Tr36. Further, the gradation current Ipix (current I33) supplied to the data line DL has a current value (Ipix≈I31) equivalent to the holding current I31.
[0087]
Here, as the pixel drive circuit DC provided in each display pixel of the display panel 110A, for example, the above-described current application type circuit configuration (see FIGS. 6 and 7) is applied, and the writing operation period of the display pixel and By setting the current supply operation period to be synchronized, the gradation current Ipix (current I33) corresponding to the display data is captured and held (written) in the writing operation period of the pixel drive circuit DCy. ) In the light emission operation period, a driving current corresponding to the held gradation current Ipix is supplied to the organic EL element OEL, and the light emission operation is performed with a predetermined luminance gradation.
[0088]
(Display device drive control method)
Next, the operation of the display device having the above-described configuration will be described with reference to the drawings.
FIG. 14 is a timing chart showing an example of a drive control method in the display device according to the present embodiment.
[0089]
In the drive control method in the display device having the above-described configuration, first, as shown in FIG. 14, one scan period Tsc is set as one cycle, and a display connected to a specific scan line within the one scan period Tsc. Based on the write operation period (selection period) Tse for selecting a pixel group, writing a signal current corresponding to display data, and holding it as a signal voltage, and the signal voltage written and held in the write operation period Tse, A drive current corresponding to the display data is supplied to the organic EL element, and a light emission operation period (display pixel non-selection period) Tnse for performing light emission operation at a predetermined luminance gradation is set (Tsc = Tse + Tnse). In the operation period, drive control equivalent to that of the pixel drive circuit DC described above is executed. Here, the write operation period Tse set for each row is set so that there is no time overlap. In FIG. 14, the write operation period Tse corresponds to a current supply operation period in the current holding unit 133. Although not shown, the current holding operation period in the current holding unit 133 may be set within the same scanning period Tsc and immediately before the writing operation period Tse. It may be set at a separate timing prior to the scanning period Tsc.
[0090]
That is, in the writing operation period Tse to the display pixel, as shown in FIG. 14, the scanning line SL and the power supply line are displayed by the scanning driver 120 and the power supply driver 140 on the display pixels in a specific row (i-th row). By scanning VL to a predetermined signal level, the write current I11 corresponding to the gradation current Ipix supplied to each data line DL by the data driver 130A (current holding unit 133 and write control unit 134) collectively. In the light emission operation period Tnse, and the drive current I12 based on the voltage component held in the write operation period Tse is continuously supplied to the organic EL element OEL. As a result, the light emission operation is continued at the luminance gradation corresponding to the display data.
As shown in FIG. 14, such a series of drive control operations are sequentially repeated for the display pixel groups in all the rows constituting the display panel 110A, whereby display data for one screen of the display panel is written. The display pixels corresponding to the respective color components emit light with a predetermined luminance gradation, and image information is displayed with a desired color gradation.
[0091]
Therefore, according to the current drive device, the display device, and the drive control method thereof according to the present embodiment, in order to cause the organic EL element OEL to perform a light emission operation with a small gradation current, a small current (holding current) ) Is written, the color component currents Ir, Ig, Ib (= () having a current value that is a predetermined number of times larger than the holding current I31 flowing through the thin film transistor Tr33, as shown in the above formula (2). 1 + k) × I31) can be passed through the signal lines Lr, Lg, and Lb, so that the parasitic capacitance added to the signal lines Lr, Lg, and Lb of the display panel 110A can be quickly charged with a large current to display data. Therefore, the color component currents Ir, Ig, and Ib having a predetermined current value corresponding to can be stably supplied at an early stage, and the time required for the current holding operation can be shortened. In other words, this means that even when the current holding operation period is set to be short, the display data (holding current) can be held satisfactorily. A display device having a display panel and having excellent display response characteristics can be realized.
[0092]
Further, in the current driving device and the display device according to the present embodiment, the grayscale current Ipix supplied to the display pixel group in a specific row through each data line DL is composed of a single current source. Since it is generated based on the color component currents Ir, Ig, Ib generated by the signal current generation circuit 132A and supplied to each current latch circuit via each signal line Lr, Lg, Lb, it is supplied to each display pixel. The current characteristics of the gradation currents Ipix can be made uniform, and variations in the light emission characteristics of the light emitting elements (organic EL elements) provided in the display pixels can be suppressed, thereby improving the display image quality.
[0093]
In the present embodiment, as the configuration of the data driver 130A, the color component currents Ir, Ig, and Ib are supplied so as to be drawn in the direction of the signal current generation circuit 132A from the current holding unit 133 side (that is, the negative polarity color) The component voltage is supplied to the current latch circuits RC1, RC2, RC3,... Of the current holding unit 133 as a voltage component, and then the voltage is applied to the display panel 110A from the current holding unit 133 side. Although the case where the gradation current Ipix corresponding to the component (color component current) is supplied (that is, the positive gradation current is supplied) has been described, the present invention is not limited to this, for example, a display As the pixel drive circuit DC provided in the pixel, the above-described current sink type circuit configuration (see FIGS. 4 and 5) may be applied. In this case, in the above-described configuration of the data driver 130A (current holding unit 133), the current of the gradation current Ipix supplied to the display panel 110A is drawn from the display pixel side toward the current holding unit 133. The polarity (direction of current flow) may be set in reverse.
[0094]
Specifically, for example, in the current latch circuit RCx shown in FIG. 11 and FIG. 12, during the current supply operation period (corresponding to the write operation period on the pixel drive circuit side), the power supply line PL of the current latch circuit RCx. In addition, a low level power supply voltage Vdl which is lower than the low level power supply voltage Vscl applied to the power supply line VL of the pixel driving circuit DC is set. Thereby, in the current supply operation (write operation of the pixel driving circuit DC) by the current holding unit 133, the gradation current Ipix flows from the display pixel side to the current holding unit 133 via the data line DL. The write current I11 corresponding to the gradation current Ipix can be written to the pixel drive circuit DCx.
[0095]
Further, the configuration of the data driver 130A corresponding to the current sink type pixel drive circuit DCx is as follows. Each color component current Ir supplied from the signal current generation circuit 132A to the current holding unit 133 via each signal line Lr, Lg, Lb. , Ig, and Ib are set to flow in the direction of the current holding unit 133 from the signal current generation circuit 132A side. Thus, in the current holding operation by the current holding unit 133, the color component currents Ir, Ig, Ib supplied to the current latch circuits RC1, RC2, RC3,... Via the signal lines Lr, Lg, Lb are .. Are shunted to have current values corresponding to the transistor sizes of the thin film transistors Tr33 and Tr35 provided in the latch circuits RC1, RC2, RC3,..., And are supplied as holding current and carrier current via the thin film transistors Tr33 and Tr35. Since the current flows through the line PL (the current flows in the direction opposite to the holding current I31 and the carrier current I32 shown in FIG. 12A), the thin film transistor Tr33 is turned on by the voltage component held by the holding current I31. By turning on Tr36, each data line DL is connected from the display pixel side. To flowing the gradation current Ipix to draw the current holding unit 133 direction, it is possible to write the write current I11 corresponding to the gradation current Ipix to the pixel drive circuit DCx current sink type.
[0096]
In the above-described embodiment, a current holding unit 133 that holds a predetermined holding current (gradation current Ipix) based on the color component currents Ir, Ig, and Ib corresponding to display data is provided in the data driver 130A. Although the display panel 110A is shown as a separate configuration, the present invention is not limited to this, and the display panel 110A may be integrally formed on the same substrate as shown below. Good.
FIG. 15 is a circuit configuration diagram showing another example of the data driver applied to the display panel according to the present embodiment. In addition, about the structure equivalent to the Example mentioned above, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.
[0097]
As shown in FIG. 15, the data driver 130 B according to the present embodiment uses the current holding unit 133 and the write control unit 134 described in the above-described embodiment (see FIG. 8) as display pixels (particularly, a pixel array). The pixel array, the current holding unit 133, and the write control unit 134 are integrally formed on the same substrate (array substrate). The display panel 110B is formed, and the shift register circuit 131 and the signal current generation circuit 132A are formed separately from the display panel 110B.
With such a configuration, all circuit configurations of the display panel 110B (on the array substrate) can be formed by n-channel thin film transistors, so that the manufacturing process is relatively complicated and the manufacturing cost is high. A display device with stable operating characteristics can be manufactured at low cost by using amorphous silicon for which manufacturing technology has already been established without using single-crystal silicon manufacturing technology.
[0098]
(Second embodiment of data driver)
Next, a second embodiment of the data driver applied to the display device according to the present invention will be described with reference to the drawings.
FIG. 16 is a circuit configuration diagram showing a second embodiment of the data driver (current driving device) applied to the display device according to the present invention, and FIG. 17 shows an example of the operation in the data driver according to the present embodiment. It is a timing chart which shows. In addition, about the structure equivalent to the Example mentioned above, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.
[0099]
In the above-described embodiment (see FIGS. 8 and 13), the current holding unit 133 is configured, and for each of the current latch circuits RC1, RC2, RC3,... Provided for each data line DL, The shift signals SR1, SR2, SR3,... Are sequentially output from the shift register circuit 131, and the RGP color component currents Ir, Ig, Ib are output every operation period of Tr, Tg, Tb (= Trgb / 3). Although the case of having a configuration for capturing and holding in series has been described, in the present embodiment, a configuration in which the color component currents Ir, Ig, and Ib of RGP based on each display data are captured and held collectively in the same operation period. Have.
[0100]
Specifically, as shown in FIG. 16, in the circuit configuration of the display device shown in FIG. 8, each shift signal SR1, SR2, SR3,. The current latch circuits RC1 to RC3, RC4 to RC6,... Are commonly supplied. That is, three current latch circuits RC1 to RC3, RC4 to RC6,... Corresponding to the RGB color components are set as a set, and a single shift signal SR1, SR2, SR3,. Are supplied with shift signals S1a to S1c, S2a to S2c,..., And the current holding operation is synchronized with each other for each set of current latch circuits RC1 to RC3, RC4 to RC6,. Is configured to run.
[0101]
With such a configuration, as shown in FIG. 17, in the current holding operation in the data driver 130C (current holding unit 133), RGB signals supplied from the signal current generation circuit 132A via the signal lines Lr, Lg, and Lb. The color component currents Ir, Ig, and Ib can be simultaneously captured and held in a set of current latch circuits (current latch circuits RC1 to RC3 in FIG. 17) in a single operation period Trgb. Therefore, the operation period required for the capturing and holding operation of the color component currents Ir, Ig, Ib based on the display data to the current latch circuits RC1, RC2, RC3,. / 3 can be greatly shortened. In other words, this means that more signal current (color component current) based on display data is written in a constant current holding operation period than the data driver 130A shown in the first embodiment. Therefore, it can be favorably applied to a display panel (display device) that realizes a higher definition display image quality.
[0102]
<Second Embodiment>
Next, a second embodiment of the display device according to the present invention will be described with reference to the drawings.
FIG. 18 is a schematic block diagram showing a second embodiment of a display device according to the present invention, and FIG. 19 is a schematic configuration showing an example of a display panel and a data driver applied to the display device according to this embodiment. FIG. In addition, about the structure equivalent to embodiment mentioned above, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.
[0103]
In the first embodiment described above (see FIGS. 1 and 2), each display pixel of the display panel 110A includes a pixel drive circuit DC that holds display data (voltage component corresponding to the gradation current Ipix), and is active. Although the display device adopting the matrix type driving method has been described, in the present embodiment, the current control type light emitting element is directly connected to the scanning line and the data line arranged so as to be orthogonal to each other on the display panel. And a display device that employs a simple matrix (passive matrix) driving method.
[0104]
Specifically, as illustrated in FIGS. 18 and 19, the display device 100 B according to this embodiment is roughly configured by a scan driver 120 A having a configuration equivalent to that of the above-described first embodiment, a data driver 130 A, An organic EL element OEL having a system controller 150 and a display signal generation circuit 160 and having a cathode terminal and an anode terminal connected to a scanning line SL and a data line DL arranged in directions orthogonal to each other is provided. And a simple matrix display panel 110B arranged in a matrix.
[0105]
Note that, here, as in the first embodiment described above, a case where the organic EL element OEL is applied as a light emitting element constituting each display pixel of the display panel 110B is shown, but the present invention is limited to this. Instead, other current-controlled light emitting elements such as light emitting diodes may be applied. Further, as described above, the current latch circuits RC1, RC2, RC3,... Constituting the signal current generation circuit 132A and the current holding unit 133 of the data driver 130A have each color component current generated by the signal current generation circuit 132A. By appropriately setting the flowing direction of Ir, Ig, and Ib, the flowing direction of the gradation current Ipix supplied to the data line DL can be arbitrarily set. In the present embodiment, the gradation current Ipix is set to flow from the data driver 130A (current holding unit 133) side to the display panel 110B (display pixel) direction via the data line DL.
[0106]
Therefore, in the display device having such a configuration, a current holding operation period and a current supply operation period (or a light emitting operation period) are set within a predetermined display period, and in the current holding operation period in the data driver 130A, The RGB color component currents Ir, Ig, and Ib based on the display data are sequentially captured and held in the current latch circuits RC1, RC2, RC3,... Of the current holding unit 133, and the current supply operation period (or in the display pixel). In the light emission operation period), the gradation current Ipix based on the color component currents Ir, Ig, and Ib is collectively supplied to each display pixel via the data line DL. A series of operations for causing each organic EL element OEL to continuously emit light at a luminance gradation based on the gradation current Ipix is applied to one screen of the display panel 110B. By executing time-sequentially repeated Te, it is possible to display the image information in a desired color tone.
[0107]
Therefore, also in this embodiment, the luminance gradation in the display pixel is relatively low and the gradation current supplied to the display panel is very small, or the display pixel is small in size and the gradation current supplied to the display panel is minute. Even in some cases, the parasitic capacitance (wiring capacitance) added to the signal line can be quickly charged by supplying a color component current consisting of a large current to each current latch circuit constituting the current holding unit. Therefore, it is possible to stabilize the color component current at an early stage and to satisfactorily hold the holding current as the gradation current. Therefore, the time required for the current holding operation can be shortened, and a display device with excellent display response characteristics can be realized even when the display panel is highly refined.
[0108]
<Third Embodiment>
Next, a third embodiment of the display device according to the present invention will be described with reference to the drawings.
FIG. 20 is a circuit configuration diagram showing an example of a data driver (current driving device) applied to the third embodiment of the display device according to the present invention, and FIG. 21 is a data driver according to this example. FIG. 22 is a circuit configuration diagram illustrating an example of a signal current generation circuit applied to the circuit, and FIG. 22 is a timing chart illustrating an example of an operation in the data driver according to the present embodiment. In addition, about the structure equivalent to each embodiment mentioned above, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.
[0109]
In the first and second embodiments described above (see FIGS. 8 and 19), the RGB color component currents Ir and Ig are based on the display data generated based on the color video signal by the signal current generation circuit 132A. , Ib are generated in parallel and supplied via individual signal lines Lr, Lg, Lb, and sequentially taken into the current latch circuits RC1, RC2, RC3,..., And the respective color component currents Ir, Ig, Ib Is held as a voltage component, and then the gradation current Ipix corresponding to the voltage component is applied to the display pixel group in a specific row via each data line DL provided in the display panels 110A and 110B. Although the case where desired gradation information is displayed in color gradation by supplying all at once has been described, in the present embodiment, display data generated based on a monochrome video signal is displayed. Accordingly, a signal current related to the luminance gradation is sequentially generated and supplied via a single signal line, and the signal current is sequentially captured and held, and then the gradation current corresponding to the signal current is displayed on the display pixel. A desired image information is displayed in monochrome gradation by being supplied to the group.
[0110]
Specifically, as shown in FIG. 20, a data driver 130D applied to the display device according to the present embodiment includes a shift register circuit 131 having a configuration equivalent to that of the above-described embodiment, a current holding unit 133, A write control unit 134 and display data D ₀ ~ D _n And a signal current generation circuit 132B that generates a signal current Iy corresponding to the luminance gradation in each light emitting element (organic EL element) and supplies the signal current Iy via a single signal line Ly. is doing. Here, each current latch circuit RC1, RC2, RC3,... Constituting the current holding unit 133 and corresponding to each of the data lines DL provided in the display panel 110A is the single unit. The signal line Ly is commonly connected.
[0111]
Further, as shown in FIG. 21, the signal current generation circuit 132B applied to the data driver 130D according to the present embodiment displays the display data D for one row. ₀ ~ D _n The data latch circuit 132x for holding the gray level generation voltage V ₀ ~ V _n Based on the stored display data D ₀ ~ D _n A D / A conversion circuit 132y that converts the signal into an analog signal voltage (gradation voltage Vpix), a signal current Iy related to the luminance gradation based on the gradation voltage Vpix, and an output enable signal OE, A voltage-current conversion / current supply circuit 132z that supplies the signal current Iy to the current holding unit 133 via a single signal line Ly is configured. That is, the signal current generation circuit 132B according to the present embodiment displays the display data D generated based on the monochrome video signal. ₀ ~ D _n Based on (luminance gradation signal component), it has a configuration provided with only one set of circuit configuration for generating a signal current Iy related to the emission luminance of the organic EL element OEL.
[0112]
In the current holding operation in the data driver (current holding unit) having such a configuration, as shown in FIG. 22, in synchronization with the output timing of the shift signals SR1, SR2, SR3. The signal currents I1, I2, I3,... Based on the display data are sequentially generated by the current generation circuit 132B and supplied through the single signal line Lx, and are supplied to the current latch circuits RC1, RC2, RC3,. After sequentially capturing and holding the holding currents corresponding to the signal currents I1, I2, I3,... As voltage components, the voltages held in the current latch circuits RC1, RC2, RC3,. Pixels provided for each display pixel by supplying a gradation current Ipix corresponding to the component collectively to a display pixel group in a specific row via individual data lines DL The dynamic circuit DC, to emit light organic EL device at a luminance gradation corresponding to the gradation current Ipix.
As shown in the first embodiment (FIG. 14), such a series of drive control operations are sequentially performed on the display pixel groups of all the rows constituting the display panel 110A, thereby performing one scanning period. Display data for one screen of the display panel is written, and desired image information is displayed in monochrome gradation.
[0113]
In each of the above-described embodiments, only the case where the current driver according to the present invention is applied to a data driver of a display device has been described. However, the present invention is not limited to such an application example. A device having a large number of functional elements that operate in a driving state corresponding to a current value by supplying a current having a predetermined current value, such as a printer head drive circuit formed by arranging a large number of light emitting diodes The present invention can also be applied favorably to these drive circuits.
[0114]
【The invention's effect】
As described above, according to the current drive device and the drive control method thereof according to the present invention, a predetermined drive state (light emission) according to the current value of the supplied drive current, such as an organic EL element or a light emitting diode, is achieved. In a current driving device that individually supplies a driving current having a predetermined current value to a plurality of loads (light emitting elements) that operate at (luminance), a plurality of loads are operated by a single current source during a current holding operation period. A current value obtained by summing a first current (holding current) corresponding to a drive current to be individually supplied to the load and a second current (carrier current) having a current value that is a predetermined number of times the first current. The signal current is generated and supplied to the current holding unit via the current supply line, and the voltage component corresponding to the first current (holding current) is sequentially held in the individual current latch circuits corresponding to each load. In addition, the power after the current holding operation period During the supply operation period, the drive current based on the voltage component can be supplied to a plurality of loads at the same time. Therefore, the current characteristics of the drive current supplied to the load are made uniform, and variations in the drive characteristics of the load are achieved. Since the current supplied to the current supply line can be increased even when the drive current supplied to the load is very small, the parasitic capacitance added to the current supply line can be quickly increased. The voltage component corresponding to the holding current (drive current) can be held in a short time by charging.
[0115]
Further, the current latch circuit constituting the current holding unit is constituted by an n-channel amorphous silicon thin film transistor, and as a method for setting the relationship between the holding current and the carrier current, the size of the thin film transistor (the channel width of the transistor) The ratio of the channel length to the predetermined number of times can be configured to be a predetermined number of times, so that a current that has a good and stable operating characteristic can be applied simply and relatively inexpensively by applying an established manufacturing technique. A driving device can be realized.
[0116]
In addition, according to the display device of the present invention, in a display including a display panel in which display pixels including light emitting elements are arranged in a matrix in the vicinity of intersections of mutually orthogonal scanning lines and data lines, Such a current driving device is applied to a data driver, and at a predetermined operation timing (current holding operation period) prior to a writing operation period (current supply operation period) of a display pixel group arranged in a predetermined row of the display panel. , A first current (holding current) corresponding to a gray scale current generated by a single current source for causing the light emitting element of each display pixel to emit light at a desired luminance gray scale, and the first current A signal current having a current value that is the sum of the second current (carrier current) having a current value that is a predetermined number of times is supplied to the current holding unit via the current supply line. Current (holding Only the voltage component corresponding to the current current) is held, and during the write operation period, the drive current based on the voltage component held in the current holding unit is used as the gradation current and is collectively applied to each display pixel via the data line. Therefore, the current characteristics of the gray scale currents supplied to the display pixels can be made uniform, and the display image quality can be improved by suppressing variations in the light emission characteristics of the light emitting elements provided in the display pixels. Can be achieved.
[0117]
In addition, for example, the display panel is configured such that the display pixels are miniaturized as the display panel is miniaturized and the definition is increased, or the display pixels are operated to emit light at a relatively lower luminance gradation. Even when the gradation current to be supplied to the display pixel is very small, or as the number of data lines (signal lines) provided in the display panel increases, the current holding operation period is set shorter. Even in such a case, since the current supplied to the current supply line can be increased, the voltage component corresponding to the gradation current can be favorably held in the current holding portion of the data driver in a short time. Generation of a signal current that defines a gradation current, an operation of holding a voltage component corresponding to the gradation current, an operation of supplying the gradation current to each display pixel, and a predetermined value in the display pixel With brightness gradation It is possible to provide a display device capable of satisfactorily executing the operation.
[0118]
Further, as each display pixel constituting the display panel applied to the display device according to the present invention, a pixel driving circuit composed of an n-channel amorphous silicon thin film transistor or a light emitting element having a thin film structure (for example, an organic EL element or a light emitting element). By applying a configuration including a diode or the like, at least the current holding portion (current latch circuit) can be formed on the same substrate as the display panel, so that the manufacturing yield can be improved and the device scale can be reduced. Thus, the cost of the display device can be reduced.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram showing a first embodiment of a display device according to the present invention.
FIG. 2 is a schematic configuration diagram showing an example of a display panel applied to the display device according to the embodiment.
FIG. 3 is a schematic block diagram illustrating another example of the overall configuration of the display device according to the embodiment.
FIG. 4 is a circuit configuration diagram showing one embodiment of a pixel driving circuit applied to a display panel according to the present invention.
FIG. 5 is a conceptual diagram illustrating an operation in the pixel drive circuit according to the present embodiment.
FIG. 6 is a circuit configuration diagram showing another embodiment of the pixel drive circuit applied to the display panel according to the present invention.
FIG. 7 is a conceptual diagram illustrating an operation in the pixel drive circuit according to the present embodiment.
FIG. 8 is a circuit configuration diagram showing a first example of a data driver (current driving device) applied to the display device according to the embodiment;
FIG. 9 is a circuit configuration diagram showing an example of a display signal current generation circuit applied to the data driver according to the embodiment.
FIG. 10 is a circuit configuration diagram showing an example of a voltage-current conversion / current supply circuit applied to the data driver according to the embodiment.
FIG. 11 is a circuit configuration diagram illustrating an example of a main configuration (current latch circuit) of a current holding unit applied to the data driver according to the embodiment.
FIG. 12 is a conceptual diagram showing an operation in a current holding unit according to the present configuration example.
FIG. 13 is a timing chart illustrating an example of an operation in the current holding unit according to the present configuration example.
FIG. 14 is a timing chart showing an example of a drive control method in the display device according to the embodiment.
FIG. 15 is a circuit configuration diagram showing another example of the data driver applied to the display panel according to the embodiment.
FIG. 16 is a circuit configuration diagram showing a second example of the data driver (current driving device) applied to the display device according to the embodiment;
FIG. 17 is a timing chart illustrating an example of an operation in the data driver according to the embodiment.
FIG. 18 is a schematic block diagram showing a second embodiment of a display device according to the present invention.
FIG. 19 is a schematic configuration diagram showing an example of a display panel and a data driver applied to the display device according to the embodiment.
FIG. 20 is a circuit configuration diagram showing an example of a data driver (current driving device) applied to the third embodiment of the display device according to the present invention;
FIG. 21 is a circuit configuration diagram illustrating an example of a signal current generation circuit applied to the data driver according to the embodiment.
FIG. 22 is a timing chart illustrating an example of the operation of the data driver according to the embodiment.
[Explanation of symbols]
100A, 100B display device
110A, 110B Display panel
120A-120C Scan driver
130A-130D Data driver
131 Shift register circuit
132A, 132B Signal current generation circuit
133 Current holding part
134 Write controller
140 Power supply driver
150 System controller
160 Display Signal Generation Circuit

Claims

In a current driving device that is connected to a plurality of loads whose driving state is controlled according to the current value of the driving current and individually supplies the driving current to each of the plurality of loads
Current generating means for generating and outputting a signal current having a current value obtained by summing a first current corresponding to the driving current and a second current having a current value that is a predetermined number of times the first current; ,
A current supply line connected to the current generation means and supplied with the signal current;
The first current and the second current are supplied via the current supply line, and a plurality of current latch portions provided corresponding to each of the plurality of loads are supplied to the first current. Current holding means for individually holding the corresponding voltage components;
Current supply means for individually supplying the drive current generated based on the voltage components held in the current latch units of the current holding means to each of the plurality of loads;
Equipped with a,
The current latch unit is
A power supply voltage having a different potential is selectively applied to one end side, and the other end side has a first current path to which the load is connected via the current supply means, and one end side of the first current path A charge accumulating unit configured to cause the first current having a predetermined current value to flow in the first current path in a state where a first power supply voltage is applied to the first current path and accumulate charges associated with the first current; The drive current based on the charge accumulated in the charge accumulation unit is applied to the load in a state in which a second power supply voltage higher than the first power supply voltage is applied to one end of the first current path. A load drive control unit that performs supply control;
A first current control unit configured to control the flow of the first current through the first current path;
The power supply voltage is selectively applied to one end side, and has a second current path provided in parallel with the first current path, and the second current path has a predetermined number of times the first current. A second current control unit for controlling the flow of the second current having a current value of
Comprising
The current driving device is characterized in that the current supply line is electrically connected to the other end side of the first current path and the other end side of the second current path .

The current driver is
At the first operation timing, the signal generation unit supplies the signal current to the current holding unit via the current supply line, takes the signal current into the current holding unit, and according to the first current Holds the voltage component,
The drive current based on the voltage component held in the current holding unit is individually supplied to each of the plurality of loads by the current supply unit at a second operation timing that does not overlap in time with the first operation timing. The current driving device according to claim 1, wherein the current driving device is supplied to the current driving device.

The current driving device operates the plurality of loads in parallel with each other by supplying the driving current to each of the plurality of loads at a time at the second operation timing. The current driving device according to claim 2.

The current latch unit is
In the state where the first power supply voltage is applied to one end of the first current path at the first operation timing, the first current control unit causes the first current path to pass through the first current path. Flows, a predetermined charge corresponding to the first current is accumulated in the charge accumulation unit,
In the state where the second power supply voltage is applied to one end of the first current path at the second operation timing, the driving according to the charge accumulated in the charge accumulation unit by the load drive control unit current driving device according to any one of claims 1 to 3, characterized in that current is supplied to the load.

The current latch unit is provided between the other end side of the first current path and the current supply line, and the first power supply voltage is applied to one end side of the first current path . A third current control unit that has a third current path for flowing the first current to the first current path when the current of 1 flows, and controls the current flowing in the third current path; The current drive device according to claim 1, comprising: a current drive device according to claim 1 .

The load drive control unit includes a first switching element that is provided in the first current path and controls a value of the first current flowing in the first current path,
The charge accumulating unit is composed of a capacitive element provided between the first switching element and the first current path,
The first current control unit includes a second switching element that controls an operation of the first switching element,
The third current control unit includes a third switching element that is provided in the third current path and controls a current flowing through the third current path.
The second current control unit is provided in the second current path, connected to the fourth switching element in series with the fourth switching element for controlling the current flowing in the second current path, A fifth switching element for controlling the value of the second current;
The current driving device according to claim 5, further comprising:

7. The current driving device according to claim 6, wherein each of the first to fifth switching elements is an n-channel amorphous silicon thin film transistor.

The magnification of the current value of the second current with respect to the first current is set based on the size of the transistors constituting the first current control unit and the second current control unit. The current driving device according to claim 1 .

The thin film transistor that constitutes the fifth switching element is set so that the ratio of the channel length to the channel width of the transistor is a predetermined number of times that of the thin film transistor that constitutes the first switching element. The current driving device according to claim 6 , wherein the current driving device is a current driving device.

10. The device according to claim 6 , wherein the capacitor element in the charge storage unit includes at least a parasitic capacitor formed between the first switching element and the first current path. 11. Current drive device.

At least, the current holding means, the current driving device according to any one of claims 1 to 10, characterized in that it is formed on the plurality of loads and the same substrate.

The plurality of loads are display pixel groups arranged in a matrix,
The drive current claims 1 to 11, characterized in that it is set to have a current value corresponding to the luminance gradation included in the display signal for displaying a desired image information on the display pixel group The current drive device according to any one of the above.

The display pixel includes a current control type light emitting element that emits light at a predetermined luminance gradation in accordance with a current value of the driving current supplied from the current holding unit through the current supply unit. The current driver according to claim 12 .

The display signal is a color display signal including color components including three primary colors of red, green, and blue,
The current holding means sets the signal current group corresponding to the luminance gradation for each color component as a set, and individually captures and holds the signal current group in a set of three current latch units for each signal current group. The current driving device according to claim 12 or 13, characterized in that:

In a drive control method for a current drive device that operates a plurality of loads in a predetermined drive state by individually supplying a drive current having a predetermined current value to each of the plurality of loads.
During the first operating period,
Generating and supplying a signal current having a current value that is a sum of a first current and a second current having a current value that is a predetermined number of times the first current;
The signal current is sequentially taken into a plurality of current latch units provided corresponding to each of the plurality of loads, and one end of a first current path provided in each current latch unit and connected to each load. while applying the first power supply voltage to the side, the first current path flowing a first current, a voltage component corresponding to said first current, in correspondence with the respective load, individually Holding step;
In the state where the first power supply voltage is applied to one end side of a second current path provided in each current latch unit and provided in parallel to the first current path, the second current path Passing a second current;
During a second operation period that does not overlap in time with the first operation timing,
In a state where a second power supply voltage higher than the first power supply voltage is applied to one end side of the first current path, the drive current based on the held voltage component is applied to the plurality of loads. Supplying the plurality of loads in parallel with each other by supplying them in a lump;
A drive control method for a current drive device.

16. The current driving device according to claim 15, wherein the signal current capturing operation in the first operation period includes a plurality of the signal current groups as a set and simultaneously captures each set of signal current groups. Drive control method.

A display panel in which at least a plurality of scanning lines and a plurality of signal lines are arranged so as to be orthogonal to each other, and a plurality of display pixels are arranged in a matrix at intersections of the scanning lines and the signal lines; Scan driving means for applying a scanning signal for selecting pixels in a row unit to the scanning line; and signal driving means for supplying a gradation current based on a display signal to each display pixel via the signal line; And supplying the gradation current having a predetermined current value to the display pixel in the selected state, thereby causing the light emitting element provided in each display pixel to emit light with a predetermined luminance gradation. In the display device for displaying desired image information on the display panel,
The signal driving means is at least
Current generating means for generating and sequentially outputting a signal current having a current value obtained by summing a first current based on the display signal and a second current having a current value that is a predetermined number of times the first current; ,
A current supply line connected to the current generation means and supplied with the signal current;
The first current and the second current are supplied via the current supply line, and a plurality of current latch portions provided corresponding to each of the signal lines correspond to the first current. Current holding means for individually holding the voltage components,
Current supply means for individually supplying the gradation currents generated based on the voltage components held in the current latch units of the current holding means to the display pixels via the signal lines;
Equipped with a,
The current latch unit is
A power supply voltage having a different potential is selectively applied to one end side, and the other end side has a first current path connected to the signal line via the current supply means, and one end of the first current path A charge accumulating unit for causing the first current having a predetermined current value to flow through the first current path in a state where a first power supply voltage is applied to the side, and accumulating charges associated with the first current; The gray-scale current based on the charge accumulated in the charge accumulating portion in a state where a second power supply voltage higher than the first power supply voltage is applied to one end of the first current path. A load drive control unit that performs control to be supplied to the signal line;
A first current control unit configured to control the flow of the first current through the first current path;
The power supply voltage is selectively applied to one end side, and has a second current path provided in parallel with the first current path, and the second current path has a predetermined number of times the first current. A second current control unit for controlling the flow of the second current having a current value of
Comprising
The display device , wherein the current supply line is electrically connected to the other end side of the first current path and the other end side of the second current path .

The signal driving means is
At the first operation timing, the signal generating unit supplies the signal current to the current holding unit via the current supply line, takes the first current into the current holding unit, and converts it into the voltage component. Hold
The gradation current based on the voltage component held in the current holding unit at a second operation timing that does not overlap in time with the first operation timing is supplied to the gradation current via the signal line by the current supply unit. 18. The display device according to claim 17 , wherein the light emitting elements of the display pixels are caused to emit light in parallel with each other by supplying them to each display pixel at once.

The current latch unit is
In the state where the first power supply voltage is applied to one end of the first current path at the first operation timing, the first current control unit causes the first current path to pass through the first current path. Flows, a predetermined charge corresponding to the first current is accumulated in the charge accumulation unit,
In the state where the second power supply voltage is applied to one end of the first current path at the second operation timing, the load drive control unit performs the step according to the charge accumulated in the charge accumulation unit. The display device according to claim 17, wherein a regulated current is supplied to the signal line.

The current latch unit is provided between the other end side of the first current path and the current supply line, and the first power supply voltage is applied to one end side of the first current path . A third current control unit that has a third current path for flowing the first current to the first current path when the current of 1 flows, and controls the current flowing in the third current path; The display device according to claim 17, comprising the display device.

The load drive control unit includes a first switching element that is provided in the first current path and controls a value of the first current flowing in the first current path,
The charge accumulating unit is composed of a capacitive element provided between the first switching element and the first current path,
The first current control unit includes a second switching element that controls an operation of the first switching element,
The third current control unit includes a third switching element that is provided in the third current path and controls a current flowing through the third current path.
The second current control unit is provided in the second current path, connected to the fourth switching element in series with the fourth switching element for controlling the current flowing in the second current path, A fifth switching element for controlling the value of the second current;
The display device according to claim 20, further comprising:

The display device according to claim 21, wherein the first to fifth switching elements are constituted by n-channel amorphous silicon thin film transistors.

The magnification of the current value of the second current with respect to the first current is set based on the size of the transistors constituting the first current control unit and the second current control unit. The display device according to claim 17 .

The thin film transistor that constitutes the fifth switching element is set so that the ratio of the channel length to the channel width of the transistor is a predetermined number of times that of the thin film transistor that constitutes the first switching element. 24. The display device according to claim 21 , wherein the display device is a display device.

The display device according to any one of claims 17 to 24 , wherein at least the current holding unit constituting the signal driving unit is formed on the same substrate as the display panel.

26. The display device according to claim 17 , wherein the display panel is an active matrix display panel.

Each of the display pixels includes a pixel driving circuit that controls an operation of causing the light emitting element to emit light at a predetermined luminance gradation based on the gradation current so as to continue for a predetermined light emission operation period. 27. The current driving device according to claim 26 .

26. The display device according to claim 17 , wherein the display panel is a passive matrix display panel.

The display signal is a color display signal including color components including three primary colors of red, green, and blue,
The current holding means takes the signal current group corresponding to the luminance gradation for each color component as a set, and individually captures and holds the signal current group in a set of three current latch units for each signal current group. 29. A display device according to any one of claims 17 to 28 .

30. The display device according to claim 17 , wherein the light emitting element is an organic electroluminescent element.