JP2004093774A - Current driver and driving control method for the same, and display device using current driver - Google Patents

Current driver and driving control method for the same, and display device using current driver Download PDF

Info

Publication number
JP2004093774A
JP2004093774A JP2002253435A JP2002253435A JP2004093774A JP 2004093774 A JP2004093774 A JP 2004093774A JP 2002253435 A JP2002253435 A JP 2002253435A JP 2002253435 A JP2002253435 A JP 2002253435A JP 2004093774 A JP2004093774 A JP 2004093774A
Authority
JP
Japan
Prior art keywords
current
signal
display
path
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002253435A
Other languages
Japanese (ja)
Other versions
JP3915906B2 (en
Inventor
Hidetoshi Akao
赤尾　英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2002253435A priority Critical patent/JP3915906B2/en
Publication of JP2004093774A publication Critical patent/JP2004093774A/en
Application granted granted Critical
Publication of JP3915906B2 publication Critical patent/JP3915906B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current driver which can rapidly and well write display data into respective display pixels even when the gradation currents supplied to light emitting elements are slight and a driving control method for the same, and a display device using the current driver. <P>SOLUTION: A data driver 130A is provided with a signal current forming circuit 132 which forms color component currents Ir, Ig, and Ib obtained by totaling the gradation currents corresponding to luminance gradations by each of respective color components; R, G and B, and the carrier currents formed by multiplying the gradation currents with a prescribed number of times in accordance with the display data D<SB>0</SB>to D<SB>n</SB>and supplies the currents through discrete signal lines Lr, Lg and Lb, a current holding section 133 which captures the successively supplied currents Ir, Ig, and Ib into discrete current latching circuits RC at the prescribed timing, subjects the gradation currents to voltage conversion and holds the currents, and a writing control section 134 which supplies together the driving currents based on the held voltages to display pixel groups of prescribed columns in accordance with writing control signals WE. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、電流駆動装置及びその駆動制御方法並びに電流駆動装置を用いた表示装置に関し、特に、画像信号に応じた電流を供給することにより所定の輝度階調で発光する電流制御型（又は、電流駆動型）の発光素子を、複数配列してなる表示パネル（画素アレイ）に適用可能な電流駆動装置及びその駆動制御方法、並びに、該電流駆動装置を表示駆動装置として適用した表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（表示素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
特に、このような発光素子型ディスプレイのなかには（例えば、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイにおいては）、液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置の場合のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有しているものも知られている。
【０００５】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、表示データに応じた所定の駆動電流を生成して、データラインを介して各表示画素（発光素子）に供給するデータドライバと、所定のタイミングで走査信号を印加して所定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記駆動電流により、各発光素子を表示データに応じた所定の輝度階調で発光動作させることとにより、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００６】
ここで、上記ディスプレイにおける表示駆動動作においては、複数の表示画素（発光素子）に対して、表示データに応じた個別の電流値を有する駆動電流を生成し、特定の行の表示画素に同時に供給して各発光素子を所定の輝度階調で発光させる動作を、１画面分の各行について順次繰り返す電流指定型の駆動方式や、複数の表示画素（発光素子）に対して、表示データに応じた個別の時間幅（信号幅）を有する一定の電流値の駆動電流を、同一の表示期間内に特定の行の表示画素に供給して各発光素子を所定の輝度階調で発光させる動作を、１画面分順次繰り返すパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来技術における発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
（１）すなわち、上述したディスプレイの駆動方式においては、データドライバにより表示データに応じた一行分の書込信号（書込電流、階調電流）を各表示画素ごとに順次生成して、データ保持部等に一旦保持した後、各データラインを介して当該行の各表示画素に一括して書込電流を供給する構成及び駆動制御方法を適用したものが知られている。ここで、データドライバの構成として、複数のデータライン（すなわち、表示画素）に対して所定の書込電流を一括して供給するために、多数の電流源を備えるように構成した場合、各電流源の電流値を厳密に均一化することは技術的に困難であるため、書込電流にバラツキが生じ、表示品質の低下を招くという問題を有していた。
【０００８】
（２）また、上記（１）の問題を抑制するため、電流源の数を削減して単一又は少数の電流源を備え、各データライン（表示画素）に所定の書込電流を供給するように構成した場合、電流源からデータ保持部等に接続される電流供給ラインの配線長が相対的に長くなり、当該ラインに付加される寄生容量（配線容量）が無視できない程度に大きくなって、データ保持部等への書込電流の保持動作の遅れや、設定可能な保持動作期間や表示パネルの仕様に制約を生じるという問題を有していた。
【０００９】
さらに、一般に、電流制御型の発光素子においては、最下位の輝度（最低輝度）や比較的低い輝度で発光動作を行わせるためには、各表示画素に対して当該輝度階調に対応した微小な書込電流を供給する必要があるが、電流源からの該書込電流を事前にデータ保持部等に保持する際に、電流供給ラインを介して電流保持部に所定の書込電流を供給する動作は、電流供給ラインを所定の電位まで充電することに相当するので、表示パネルの小型化や高精細化（高解像度化）に伴って、書込電流の電流値が小さくなるほど、書込電流の保持動作に要する時間（供給ラインの充電時間）が長くなるという問題を有していた。
【００１０】
（３）さらに、上述したようなデータドライバにおいては、回路構成上、各データラインごとにデータ保持部等が接続された構成を有している。ここで、データ保持部として、薄膜トランジスタ等の機能素子を用いた回路構成を適用した場合、電流源からの直接書込電流が供給されるため、薄膜トランジスタとしてｐチャネル型ＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」と記す）を適用する必要がある。ここで、一般に、アモルファスシリコンを適用した場合、十分な電気特性を有するＰＭＯＳトランジスタを形成することができないため、既に技術的に確立され、比較的製造コストの安価なアモルファスシリコンの製造技術を適用することができず、アモルファスシリコンに比較して製造プロセスが煩雑で製造コストも高価なポリシリコンや単結晶シリコンの製造技術を適用しなければならず、表示装置の製品コストの高騰を招くという問題を有していた。
【００１１】
そこで、本発明は、上述した種々の問題点に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、比較的簡易な回路構成かつ安価な製造技術を適用しつつ、良好な表示特性を実現することができるとともに、発光素子に供給される階調電流が微小な場合であっても、各表示画素に表示データを迅速かつ良好に書き込みを行うことができる電流駆動装置及びその駆動制御方法を提供し、以て、表示パネルのサイズや解像度等による制約を緩和することができる表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載の電流駆動装置は、駆動電流の電流値に応じて駆動状態が制御される複数の負荷に接続され、該複数の負荷の各々に前記駆動電流を個別に供給する電流駆動装置において、前記駆動電流に対応する第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して出力する電流生成手段と、前記電流生成手段に接続され、前記信号電流が供給される電流供給線と、該電流供給線を介して、前記第１の電流と前記第２の電流とが供給され、前記各負荷に対応して、前記第１の電流に応じた電圧成分を個別に保持する電流保持手段と、前記電流保持手段に保持された前記電圧成分に基づいて生成された前記駆動電流を、前記複数の負荷の各々に個別に供給する電流供給手段と、を備えていることを特徴としている。
【００１３】
請求項２記載の電流駆動装置は、請求項１記載の電流駆動装置において、第１の動作タイミングで、前記電流生成手段から前記電流供給線を介して前記電流保持手段に前記信号電流を供給し、前記電流保持手段に前記信号電流を取り込み、前記第１の電流に応じた電圧成分を保持し、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記電流保持手段に保持された前記電圧成分に基づく前記駆動電流を、前記電流供給手段により前記複数の負荷の各々に個別に供給することを特徴としている。
請求項３記載の電流駆動装置は、請求項２記載の電流駆動装置において、前記第２の動作タイミングで、前記駆動電流を前記複数の負荷の各々に一括して供給することにより、前記複数の負荷を相互に並列的に動作させることを特徴としている。
【００１４】
請求項４記載の電流駆動装置は、請求項１乃至３のいずれかに記載の電流駆動装置において、前記電流保持手段は、前記複数の負荷の各々に対応して設けられた複数の電流ラッチ部を備えていることを特徴としている。
請求項５記載の電流駆動装置は、請求項４記載の電流駆動装置において、前記電流ラッチ部は、前記電流供給手段を介して前記負荷に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する前記第１の電流を流し、該第１の電流に伴う電荷を蓄積する電荷蓄積部を備え、該電荷蓄積部に蓄積された電荷に基づく前記駆動電流を前記負荷に供給する制御を行う負荷駆動制御部と、前記第１の電流路に前記第１の電流を流す制御を行う第１の電流制御部と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の電流の所定数倍の電流値を有する前記第２の電流を流す制御を行う第２の電流制御部と、を備え、前記電流供給線は、前記第１の電流路及び前記第２の電流路に電気的に接続され、前記第１の電流と前記第２の電流を合計した電流値を有する前記信号電流が供給されることを特徴としている。
【００１５】
請求項６記載の電流駆動装置は、請求項５記載の電流駆動装置において、前記電流ラッチ部は、前記第１の動作タイミングで、前記第１の電流制御部により前記第１の電流路に前記第１の電流が流れ、前記電荷蓄積部に前記第１の電流に応じた所定の電荷が蓄積され、前記第２の動作タイミングで、前記負荷駆動制御部により前記電荷蓄積部に蓄積された電荷に応じて前記駆動電流が前記負荷に供給されることを特徴としている。
請求項７記載の電流駆動装置は、請求項５又は６記載の電流駆動装置において、前記電流ラッチ部は、前記第１の電流路及び前記電流供給線間に設けられ、前記第１の電流が流れることにより、前記第１の電流路へ前記第１の電流を流す第３の電流路を有し、該第３の電流路に流れる電流を制御する第３の電流制御部を備えることを特徴としている。
【００１６】
請求項８記載の電流駆動装置は、請求項７記載の電流駆動装置において、前記負荷駆動制御部は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積部は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の電流制御部は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記第３の電流制御部は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の電流制御部は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の電流の値を制御する第５のスイッチング素子と、を備えることを特徴としている。
【００１７】
請求項９記載の電流駆動装置は、請求項８記載の電流駆動装置において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項１０記載の電流駆動装置は、請求項５乃至９のいずれかに記載の電流駆動装置において、前記第１の電流に対する前記第２の電流の電流値の倍率は、前記第１の電流制御部及び前記第２の電流制御部を構成するトランジスタのサイズに基づいて設定されることを特徴としている。
請求項１１記載の電流駆動装置は、請求項８乃至１０のいずれかに記載の電流駆動装置において、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
【００１８】
請求項１２記載の電流駆動装置は、請求項８乃至１１のいずれかに記載の電流駆動装置において、前記電荷蓄積部における前記容量素子は、少なくとも、前記第１のスイッチング素子と前記第１の電流路間に形成された寄生容量を含むことを特徴としている。
請求項１３記載の電流駆動装置は、請求項１乃至１２のいずれかに記載の電流駆動装置において、少なくとも、前記電流保持手段は、前記複数の負荷と同一の基板上に形成されていることを特徴としている。
請求項１４記載の電流駆動装置は、請求項１乃至１３のいずれかに記載の電流駆動装置において、前記複数の負荷は、マトリクス状に配列された表示画素群であって、前記駆動電流は、前記表示画素群に所望の画像情報を表示するための表示信号に含まれる輝度階調に応じた電流値を有するように設定されていることを特徴としている。
【００１９】
請求項１５記載の電流駆動装置は、請求項１４記載の電流駆動装置において、前記表示画素は、前記電流保持手段から前記電流供給手段を介して供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子を含むことを特徴としている。
請求項１６記載の電流駆動装置は、請求項１４又は１５記載の電流駆動装置において、前記表示信号は、赤、緑、青の３原色からなる色成分を含むカラー表示信号であって、前記電流保持手段は、前記各色成分ごとの輝度階調に応じた前記信号電流群を一組として、該各信号電流群ごとに３個一組の前記電流ラッチ部に個別に取り込み保持することを特徴としている。
【００２０】
請求項１７記載の電流駆動装置の駆動制御方法は、複数の負荷の各々に所定の電流値を有する駆動電流を個別に供給することにより、前記複数の負荷を所定の駆動状態で動作させる電流駆動装置の駆動制御方法において、第１の動作期間中に、第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して供給するステップと、該信号電流を順次取り込み、前記第１の電流に応じた電圧成分を、前記各負荷に対応して、個別に保持するステップと、前記第１の動作タイミングと時間的に重ならない第２の動作期間中に、前記保持された電圧成分に基づく前記駆動電流を、前記複数の負荷の各々に一括して供給することにより、前記複数の負荷を相互に並列的に動作させるステップと、を含むことを特徴としている。
請求項１８記載の電流駆動装置の駆動制御方法は、請求項１７記載の電流駆動装置の駆動制御方法において、前記第１の動作期間における前記信号電流の取り込み動作は、複数の前記信号電流群を一組として、該一組の信号電流群ごとに同時に取り込むことを特徴としている。
【００２１】
請求項１９記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく階調電流を前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記各表示画素に設けられた発光素子を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、前記表示信号に基づく第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して順次出力する電流生成手段と、前記電流生成手段に接続され、前記信号電流が供給される電流供給線と、該電流供給線を介して、前記第１の電流と前記第２の電流とが供給され、前記各表示画素に対応して、前記第１の電流に応じた電圧成分を個別に保持する電流保持手段と、前記電流保持手段に保持された前記電圧成分に基づいて生成された前記階調電流を、前記信号線を介して前記各表示画素に個別に供給する電流供給手段と、を具備していることを特徴としている。
【００２２】
請求項２０記載の表示装置は、請求項１９記載の表示装置において、前記信号駆動手段は、第１の動作タイミングで、前記電流生成手段から前記電流供給線を介して前記電流保持手段に前記信号電流を供給し、前記電流保持手段に前記第１の電流を取り込み、前記電圧成分に変換して保持し、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記電流保持手段に保持された前記電圧成分に基づく前記階調電流を、前記電流供給手段により前記信号線を介して前記各表示画素に一括して供給することにより、前記表示画素の前記発光素子を相互に並列的に発光動作させることを特徴としている。
【００２３】
請求項２１記載の表示装置は、請求項１９又は２０記載の表示装置において、前記電流保持手段は、前記信号線の各々に対応して設けられた複数の電流ラッチ部を備え、該電流ラッチ部は、前記電流供給手段を介して前記負荷に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する前記第１の電流を流し、該第１の電流に伴う電荷を蓄積する電荷蓄積部を備え、該電荷蓄積部に蓄積された電荷に基づく前記階調電流を前記信号線に供給する制御を行う負荷駆動制御部と、前記第１の電流路に前記第１の電流を流す制御を行う第１の電流制御部と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の電流の所定数倍の電流値を有する前記第２の電流を流す制御を行う第２の電流制御部と、を備え、前記電流供給線は、前記第１の電流路及び前記第２の電流路に電気的に接続され、前記第１の電流と前記第２の電流を合計した電流値を有する前記信号電流が供給されることを特徴としている。
【００２４】
請求項２２記載の表示装置は、請求項２１記載の表示装置において、前記電流ラッチ部は、前記第１の動作タイミングで、前記第１の電流制御部により前記第１の電流路に前記第１の電流が流れ、前記電荷蓄積部に前記第１の電流に応じた所定の電荷が蓄積され、前記第２の動作タイミングで、前記負荷駆動制御部により前記電荷蓄積部に蓄積された電荷に応じて前記階調電流が前記信号線に供給されることを特徴としている。
請求項２３記載の表示装置は、請求項２１又は２２記載の表示装置において、前記電流ラッチ部は、前記第１の電流路及び前記電流供給線間に設けられ、前記第１の電流が流れることにより、前記第１の電流路へ前記第１の電流を流す第３の電流路を有し、該第３の電流路に流れる電流を制御する第３の電流制御部を備えることを特徴としている。
【００２５】
請求項２４記載の表示装置は、請求項２３記載の表示装置において、前記負荷駆動制御部は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積部は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の電流制御部は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記第３の電流制御部は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の電流制御部は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の電流の値を制御する第５のスイッチング素子と、を備えることを特徴としている。
【００２６】
請求項２５記載の表示装置は、請求項２４記載の表示装置において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項２６記載の表示装置は、請求項２１乃至２５のいずれかに記載の表示装置において、前記第１の電流に対する前記第２の電流の電流値の倍率は、前記第１の電流制御部及び前記第２の電流制御部を構成するトランジスタのサイズに基づいて設定されることを特徴としている。
【００２７】
請求項２７記載の表示装置は、請求項２４乃至２６のいずれかに記載の表示装置において、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
請求項２８記載の表示装置は、請求項１９乃至２７のいずれかに記載の表示装置において、少なくとも、前記信号駆動手段を構成する前記電流保持手段は、前記表示パネルと同一の基板上に形成されていることを特徴としている。
【００２８】
請求項２９記載の表示装置は、請求項１９乃至２８のいずれかに記載の表示装置において、前記表示パネルは、アクティブマトリクス型の表示パネルであることを特徴としている。
請求項３０記載の表示装置は、請求項２９記載の電流駆動装置において、前記各表示画素は、前記階調電流に基づいて前記発光素子を所定の輝度階調で発光させる動作を、所定の発光動作期間、継続するように制御する画素駆動回路を備えることを特徴としている。
請求項３１記載の表示装置は、請求項１９乃至２８のいずれかに記載の表示装置において、前記表示パネルは、パッシブマトリクス型の表示パネルであることを特徴としている。
【００２９】
請求項３２記載の表示装置は、請求項２１乃至３１のいずれかに記載の表示装置において、前記表示信号は、赤、緑、青の３原色からなる色成分を含むカラー表示信号であって、前記電流保持手段は、前記各色成分ごとの輝度階調に応じた前記信号電流群を一組として、該各信号電流群ごとに３個一組の前記電流ラッチ部に個別に取り込み保持することを特徴としている。
請求項３３記載の表示装置は、請求項１９乃至３２のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
【００３０】
すなわち、本発明に係る電流駆動装置及びその駆動制御方法は、有機ＥＬ素子や発光ダイオード等のように、供給される駆動電流の電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷（発光素子）に対して、所定の電流値を有する駆動電流を個別に供給する電流駆動装置であって、電流保持動作期間（第１の動作タイミング）において、単一の電流源からなる信号電流生成回路（電流生成手段）により、複数の負荷に個別に供給される駆動電流に対応する第１の電流（保持電流）と、該第１の電流の所定数倍（ｋ倍；ｋは１以上の任意の数）の電流値を有する第２の電流（搬送電流）とを合計した電流値を有する信号電流を順次生成して、電流供給線を介して供給し、該信号電流を複数の電流ラッチ回路（電流ラッチ部）を備える電流保持部（電流保持手段）に順次取り込み、第１の電流（保持電流）を、電圧成分に変換して各電流ラッチ回路に個別に保持する制御を行い、また、電流供給動作期間（第２の動作タイミング）において、上記電流保持動作期間に各電流ラッチ回路に保持された電圧成分に基づく電流を上記駆動電流として、書込制御部（電流供給手段）を介して複数の負荷の各々に一括して（同時に）供給する制御を行うように構成されている。
【００３１】
ここで、上記電流保持部に設けられる各電流ラッチ回路は、具体的には、第１の電流路に流す第１の電流（保持電流）の電流値を規定する第１のスイッチング素子及び容量素子（電荷蓄積部）を備えた負荷駆動制御部と、第１のスイッチング素子の動作状態を制御して第１の電流（保持電流）を第１の電流路に流す制御を行う第２のスイッチング素子を備えた第１の電流制御部と、第１の電流路に並列的に設けられた第２の電流路に第１の電流の所定数倍（ｋ倍）の電流値を有する第２の電流（搬送電流）を流す制御を行う第４及び第５のスイッチング素子を備えた第２の電流制御部と、第１及び第２の電流の合計となる電流値を有する信号電流が流れる電流供給線と第１の電流路との間に設けられた第３の電流路に第１の電流を流すことにより、第１の電流路に第１の電流を流す制御を行う第３のスイッチング素子を備えた第３の電流制御部と、を具備した構成を有している。
【００３２】
このような構成を有する電流ラッチ回路において、電流保持動作期間（第１の動作タイミング；第１の動作期間）においては、上記第１及び第３のスイッチング素子を介して、第１の電流路に第１の電流（保持電流）が流れ、また、第４及び第５のスイッチング素子を介して、第２の電流路に第２の電流（搬送電流）が流れるように制御されることにより、第１のスイッチング素子に付設された容量素子に第１の電流に応じた所定の電荷が蓄積されるとともに、各負荷への駆動電流の供給は遮断された状態に設定され、一方、電流保持動作期間後の電流供給動作期間（第２の動作タイミング；第２の動作期間）においては、上記容量素子に蓄積された電荷に基づいて第１のスイッチング素子により上記第１の電流と同等の駆動電流が生成され、電流供給手段を介して各負荷に供給されるように設定されて、該各負荷が所定の駆動状態で動作するように制御される。
【００３３】
これにより、電流保持動作期間においては、単一の電流源からなる信号電流生成回路により生成され、負荷に供給される駆動電流に対して、保持電流と搬送電流の合計となる電流値（換言すれば、駆動電流の所定数倍以上の大きな電流値）を有する信号電流を、共通の電流供給線を介して各電流ラッチ回路に供給することができるので、負荷に供給される駆動電流の電流特性を均一化して、負荷の駆動特性のバラツキを抑制することができるとともに、負荷に供給される駆動電流が微小な場合であっても、電流供給線に供給する電流を大きくすることができるため、電流供給線に付加される寄生容量（配線容量）を迅速に充電して、短い時間で保持電流に対応した電圧成分を良好に保持することができる。
【００３４】
また、本発明に係る電流駆動装置においては、上記電流ラッチ回路を構成する第１乃至第５のスイッチング素子を、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができ、さらには、電流供給手段としてｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することもでき、加えて、上記保持電流と搬送電流の電流値の関係を設定する手法として、第１及び第５のスイッチング素子のトランジスタサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比が上述した所定数倍になるように構成することもできる。これにより、電流駆動装置の電流保持部及び電流供給部を、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に保持電流と搬送電流の電流値を規定することができるとともに、動作特性が良好で安定した電流駆動装置を実現することができる。
【００３５】
また、本発明に係る表示装置においては、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流駆動装置をデータドライバ（信号駆動手段）に適用し、表示パネルの所定の行に配列された表示画素群の書込動作期間（選択期間；上述した電流供給動作期間に相当する）中に、該書込動作期間に先立つ所定の動作タイミング（電流保持動作期間）で上記電流保持部に保持した電圧成分に基づく駆動電流を、該各表示画素の発光素子を所望の輝度階調で発光動作させるための階調電流として、データラインを介して一括して各表示画素に供給し、表示画素群の発光動作期間（非選択期間）中に、上記階調電流に基づく所望の輝度階調で各発光素子を発光動作させるように構成されている。
ここで、電流保持部には、単一の電流源からなる信号電流生回路により生成された、階調電流に対応する第１の電流（保持電流）と、第１の電流の所定数倍の電流値を有する第２の電流（搬送電流）との合計となる電流値（保持電流の所定数倍以上の大きな電流値）を有する信号電流が、電流供給線を介して各電流ラッチ回路に供給され、該信号電流のうち、保持電流に対応する電圧成分のみが保持される。
【００３６】
これにより、各表示画素に供給すべき階調電流が微小である場合であっても、電流供給線に供給する電流を大きくすることができるため、電流保持部に階調電流（駆動電流）に対応する電圧成分を短時間で良好に保持することができるので、例えば、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や比較的下位の輝度階調で各表示画素を発光動作させる場合、もしくは、表示パネルに配設されるデータライン（信号線）数の増加に伴って上記電流保持動作期間が短く設定された場合であっても、データドライバの電流保持部（各電流ラッチ回路）に、階調電流に対応した電圧成分を良好に保持して、所定の動作タイミング（書込動作期間；電流供給動作期間）で所定の階調電流を一括して各表示画素に供給することができる。また、上記階調電流は、単一の電流源からなる信号電流生成回路により供給される信号電流に基づいて生成されるので、各表示画素に供給される階調電流相互の電流特性を均一化することができ、表示画素に設けられた発光素子の発光特性のバラツキを抑制して、表示画質の向上を図ることができる。
【００３７】
さらに、本発明に係る表示装置に適用される表示パネルを構成する各表示画素が、ｎチャネル型のアモルファスシリコン薄膜トランジスタからなる画素駆動回路や、薄膜構造を有する発光素子（例えば、有機ＥＬ素子や発光ダイオード等）を備えた構成を有している場合には、少なくとも、上記電流保持部（電流ラッチ回路）を表示パネルと同一の基板上に形成することができるので、製造歩留まりの向上や装置規模の小型化等により、表示装置の低コスト化に寄与することができる。
【００３８】
【発明の実施の形態】
以下、本発明に係る電流駆動装置及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
＜表示装置＞
まず、本発明に係る表示装置の全体構成について、図面を参照して説明する。ここでは、本発明に係る電流駆動装置を表示駆動装置（データドライバ）に適用した場合について説明する。
【００３９】
図１は、本発明に係る表示装置の第１の実施形態を示す概略ブロック図であり、図２は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。また、図３は、本実施形態に係る表示装置の全体構成の他の例を示す概略ブロック図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。
【００４０】
図１、図２に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素がマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬに接続されたデータドライバ（信号駆動手段）１３０Ａと、上記走査ラインＳＬに並行して配設され、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された電源ラインＶＬに接続された電源ドライバ１４０と、走査ドライバ１２０Ａ及びデータドライバ１３０Ａ、電源ドライバ１４０の動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００Ａの外部から供給される映像信号（本実施形態においては、カラー映像信号を供給した場合について示す）に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１６０と、を備えて構成されている。
【００４１】
以下、上記各構成について具体的に説明する。
（表示パネル）
表示パネル１１０Ａは、具体的には、図２に示すように、相互に並列に配設された複数の走査ラインＳＬ及び電源ラインＶＬと、該走査ラインＳＬ及び電源ラインＶＬに対して、直交するように配設された複数のデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素と、を備えた構成を有している。
【００４２】
表示画素は、走査ドライバ１２０Ａから走査ラインＳＬに印加される走査信号Ｖｓｅｌ、及び、信号ドライバ１３０ＡからデータラインＤＬに供給される階調電流Ｉｐｉｘ、電源ドライバ１４０から電源ラインＶＬに印加される電源電圧Ｖｓｃに基づいて、表示画素への書込動作及び発光動作を制御する画素駆動回路ＤＣと、該画素駆動回路ＤＣにより供給される駆動電流の電流値に応じて輝度階調が制御される、周知の有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、電流制御型の発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００４３】
ここで、画素駆動回路ＤＣは、概略、走査信号Ｖｓｅｌに基づいて各表示画素の選択／非選択状態を制御し、選択状態において表示データに応じた階調電流Ｉｐｉｘを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに応じた駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路ＤＣの具体的な回路構成例やその駆動制御動作については、詳しく後述する。
【００４４】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、所定のタイミングで各走査ラインＳＬに選択レベル（例えば、ハイレベル）の走査信号Ｖｓｅｌを順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ１３０Ａにより表示データに基づく階調電流Ｉｐｉｘを各データラインＤＬに供給して、各表示画素に所定の書込電流を書き込むように制御する。
【００４５】
走査ドライバ１２０Ａは、具体的には、図２に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各走査ラインＳＬごとに対応させて複数段備え、システムコントローラ１５０から供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（選択レベル）を有する走査信号Ｖｓｅｌとして各走査ラインＳＬに印加される。
【００４６】
（データドライバ）
データドライバ１３０Ａは、システムコントローラ１５０から供給されるデータ制御信号（出力イネーブル信号ＯＥ、データラッチ信号ＳＴＢ、サンプリングスタート信号ＳＴＲ、シフトクロック信号ＣＬＫ等）に基づいて、表示信号生成回路１６０から供給される表示データを取り込んで保持し、所定のタイミングで該表示データに対応する階調電圧を電流成分に変換して、階調電流Ｉｐｉｘとして各データラインＤＬに供給するように制御する。なお、データドライバ１３０Ａの具体的な回路構成例やその駆動制御動作については、詳しく後述する。
【００４７】
（システムコントローラ）
システムコントローラ１５０は、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａ、電源ドライバ１４０の各々に対して、走査制御信号及びデータ制御信号（上述した走査シフトスタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、シフトスタート信号ＳＴＲやシフトクロック信号ＣＬＫ、ラッチ信号ＳＴＢ、出力イネーブル信号ＯＥ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖｓｅｌ及び階調電流Ｉｐｉｘ、電源電圧Ｖｓｃを出力させ、画素駆動回路ＤＣにおける所定の駆動制御動作（詳しくは、後述する）を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００４８】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、上記走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインＶＬに選択レベルの電源電圧Ｖｓｃ（例えば、ローレベルとして接地電位以下の電圧レベル）を印加することにより、例えば、電源ラインＶＬから表示画素（画素駆動回路）を介してデータドライバ１３０方向に、表示データに基づく所定の書込電流を流し、一方、走査ドライバ１２０により各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインＶＬに非選択レベル（例えば、ハイレベル）の電源電圧Ｖｓｃｈを印加することにより、例えば、電源ラインＶＬから表示画素（画素駆動回路）を介して有機ＥＬ素子ＯＥＬ方向に、表示データに基づいて書き込まれた書込電流と同等の駆動電流を流すように制御する。
【００４９】
電源ドライバ１４０は、具体的には、図２に示すように、概略、上述した走査ドライバ１２０Ａと同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬごとに対応させて複数段備え、システムコントローラ１５０から供給され、上記走査制御信号に同期する電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（例えば、走査ドライバ１２０による選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖｓｃｌ、Ｖｓｃｈとして各電源ラインＶＬに印加される。
【００５０】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置１００Ａの外部から供給されるカラー映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０Ａ、電源ドライバ１４０に対して供給する走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００５１】
なお、本実施形態においては、表示パネル１１０Ａの周辺に付設されるドライバとして、図１及び図２に示したように、走査ドライバ１２０Ａ及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではない。例えば、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図３に示すように、走査ドライバ１２０Ｂに、走査信号Ｖｓｅｌの生成、出力タイミングに同期して電源電圧Ｖｓｃを供給する機能を有するように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化することができる。
【００５２】
（画素駆動回路の一実施例）
次に、本発明に係る表示装置（表示パネル）に適用される表示画素の回路構成例について、具体的に説明する。
図４は、本発明に係る表示パネルに適用される画素駆動回路の一実施例を示す回路構成図であり、図５は、本実施例に係る画素駆動回路における動作を示す概念図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【００５３】
図４に示すように、本実施例に係る画素駆動回路ＤＣｘは、例えば、相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに平行に配設された電源ラインＶＬに、ドレイン端子が接点Ｎ１１に各々接続された薄膜トランジスタＴｒ１１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１２に各々接続された薄膜トランジスタＴｒ１２と、ゲート端子が接点Ｎ１１に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ１２に各々接続された薄膜トランジスタＴｒ１３と、接点Ｎ１１及び接点Ｎ１２間に接続されたコンデンサＣ１１と、を備えた構成を有している。また、このような画素駆動回路ＤＣｘから供給される駆動電流により発光状態（輝度階調）が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎ１２に、また、カソード端子が接地電位に各々接続された構成を有している。ここで、コンデンサＣ１１は、薄膜トランジスタＴｒ３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００５４】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、画素駆動回路ＤＣｘに有機ＥＬ素子ＯＥＬの発光状態（輝度階調）に対応する電流を書き込み、電圧成分として保持する書込動作期間（選択期間）と、該書込動作期間に書き込み、保持された電圧成分に基づいて、上記発光状態に応じた駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（非選択期間）と、を設定することにより実行される。ここで、書込動作期間と発光動作期間は、相互に時間的に重ならないように設定される。
【００５５】
以下、具体的に説明する。
（書込動作期間）
まず、書込動作期間においては、走査ラインＳＬに対して、例えば、ハイレベル（選択レベル）の走査信号Ｖｓｅｌ（Ｖｓｌｈ）が印加されるとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖｓｃｌが印加される。また、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の階調電流ＩｐｉｘをデータラインＤＬに供給する。ここでは、階調電流として、負極性の電流（−Ｉｐｉｘ）を供給し、画素駆動回路ＤＣｘ側からデータラインＤＬ方向に当該電流が引き込まれるように設定する。
【００５６】
これにより、図５（ａ）に示すように、画素駆動回路ＤＣｘを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの電源電圧Ｖｓｃｌが接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣ１１の一端）に印加されるとともに、データラインＤＬに階調電流（Ｉｐｉｘ）が引き込まれる動作が行われることにより、薄膜トランジスタＴｒ１２を介してローレベルの電源電圧Ｖｓｃｌよりも低電位の電圧レベルが接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣ１１の他端）に印加される。
【００５７】
このように、接点Ｎ１１及びＮ１２間（薄膜トランジスタＴｒ１３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ１３がオン動作して、図５（ａ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２、薄膜トランジスタＴｒ１２を介して、データラインＤＬ方向に階調電流Ｉｐｉｘに対応した書込電流Ｉ１１が流れる。
このとき、コンデンサＣ１１には、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖｓｃｌが印加され、さらに、書込電流Ｉ１１がデータラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されていることになるため、有機ＥＬ素子ＯＥＬには駆動電流が流れず、発光動作は行われない。
【００５８】
（発光動作期間）
次いで、書込動作期間終了後の有機ＥＬ素子ＯＥＬの発光動作期間においては、走査ラインＳＬに対して、ローレベルの選択信号Ｖｓｅｌ（Ｖｓｌｌ）が印加されるとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖｓｃｈが印加される。また、このタイミングに同期して、階調電流Ｉｐｉｘの引き込み動作を停止する。
これにより、図５（ｂ）に示すように、画素駆動回路ＤＣｘを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣ１１の一端）への電源電圧Ｖｓｃの印加が遮断されるとともに、接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣ１１の他端）への階調電流Ｉｐｉｘの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣ１１は、上述した書込動作において蓄積された電荷を保持する。
【００５９】
このように、コンデンサＣ１１が書込動作時の充電電圧を保持することにより、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖｓｃｈが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位は、カソード端子の電位（接地電位）よりも高くなる。
【００６０】
したがって、図５（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に駆動電流Ｉ１２が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。ここで、コンデンサＣ１１により保持される電位差（充電電圧）は、薄膜トランジスタＴｒ１３において階調電流Ｉｐｉｘに対応する書込電流Ｉ１１を流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる駆動電流Ｉ１２は、上記書込電流Ｉ１１と同等の電流値（Ｉ１２≒Ｉ１１）を有することになる。これにより、発光動作期間においては、書込動作期間に書き込まれた所定の発光状態（輝度階調）に対応する電圧成分に基づいて、薄膜トランジスタＴｒ１３を介して、駆動電流Ｉ１２が継続的に供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で発光する動作を継続する。
【００６１】
ここで、上述したような画素駆動回路ＤＣｘを構成する各薄膜トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、薄膜トランジスタＴｒ１１〜Ｔｒ１３として、全てｎチャネル型ＭＯＳトランジスタを適用することにより、上記駆動制御動作を良好に実行させることができるので、アモルファスシリコンを用いた単一のチャネル型の薄膜トランジスタを、上記画素駆動回路ＤＣｘに良好に適用することができる。したがって、すでに確立された製造技術を適用して、動作特性の安定した画素駆動回路を比較的安価に製造することができる。
【００６２】
また、上述したような画素駆動回路ＤＣｘにおいては、所望の輝度階調に応じた階調電流Ｉｐｉｘの電流レベルを電圧レベルに変換する機能（すなわち、電流／電圧変換用トランジスタとしての機能）と、有機ＥＬ素子ＯＥＬに所定の電流値の駆動電流Ｉ１２を供給する機能（すなわち、発光駆動用トランジスタとしての機能）を同一の薄膜トランジスタＴｒ１３により実現しているので、画素駆動回路ＤＣｘを構成する各薄膜トランジスタの動作特性（ソース−ドレイン間電流等）のバラツキの影響を受けないという利点を有している。
【００６３】
（画素駆動回路の他の実施例）
なお、本発明に係る表示パネルに適用可能な表示画素（画素駆動回路）の構成としては、上述した実施形態に示したように、データドライバ１３０Ａにより設定される階調電流Ｉｐｉｘを、表示画素（画素駆動回路ＤＣ）側からデータラインＤＬを介してデータドライバ１３０Ａ側に引き込むことにより書込動作を実現する方式（以下、便宜的に「電流シンク方式」と記す）を採用する画素駆動回路のほか、次に示すように、階調電流Ｉｐｉｘを、データドライバ１３０Ａ側からデータラインＤＬを介して表示画素（画素駆動回路ＤＣ）側に流し込むことにより書込動作を実現動作する方式（以下、便宜的に「電流印加方式」と記す）を採用する画素駆動回路を適用することもできる。このような電流シンク方式及び電流印加方式における画素駆動回路の個別の適用については、後述するデータドライバの電流供給方式において説明する。
【００６４】
図６は、本発明に係る表示パネルに適用される画素駆動回路の他の実施例を示す回路構成図であり、図７は、本実施例に係る画素駆動回路における動作を示す概念図である。なお、上述した画素駆動回路と同等の構成については、同一の符号を付して説明する。
すなわち、本実施例に係る画素駆動回路ＤＣｙは、例えば、図６に示すように、相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が第１の選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ２１に各々接続された薄膜トランジスタＴｒ２１と、ゲート端子及びドレイン端子が接点Ｎ２１に、ソース端子が電源ラインＶＬに各々接続された薄膜トランジスタＴｒ２２と、ゲート端子が接点Ｎ２１に、ソース端子が電源ラインＶＬに各々接続された薄膜トランジスタＴｒ２３と、接点Ｎ２１（薄膜トランジスタＴｒ２２のゲート端子）及び電源ラインＶＬ間に接続されたコンデンサＣ２１と、を備えた構成を有している。また、このような画素駆動回路ＤＣｙから供給される駆動電流により発光状態が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記薄膜トランジスタＴｒ２３のドレイン端子に、また、カソード端子が接地電位に各々接続された構成を有している。ここで、図６において、薄膜トランジスタＴｒ２１はＮＭＯＳトランジスタにより構成され、薄膜トランジスタＴｒ２２及びＴｒ２３はＰＭＯＳトランジスタにより構成されている。また、コンデンサＣ２１は、薄膜トランジスタＴｒ２２及びＴｒ２３のゲート−ソース間（接点Ｎ２１と電源ラインＶＬ）に形成される寄生容量である。
【００６５】
（書込動作期間）
このような構成を有する画素駆動回路ＤＣｙにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、走査ラインＳＬに対して、例えば、ハイレベル（選択レベル）の走査信号Ｖｓｅｌ（Ｖｓｌｈ）が印加されるとともに、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の階調電流ＩｐｉｘがデータラインＤＬに供給される。ここでは、階調電流として、正極性の電流（＋Ｉｐｉｘ）を供給し、データドライバ１３０Ａ側からデータラインＤＬを介して画素駆動回路ＤＣｙ方向に当該電流が流し込まれるように設定する。また、このとき、電源ラインＶＬには所定のローレベルの電源電圧Ｖｓｃが印加される。
【００６６】
これにより、図７（ａ）に示すように、画素駆動回路ＤＣｙを構成する薄膜トランジスタＴｒ２１がオン動作して、データドライバ１３０ＡによりデータラインＤＬに供給された階調電流Ｉｐｉｘに対応する書込電流Ｉ２１が薄膜トランジスタＴｒ２１を介して接点Ｎ２１に取り込まれるとともに、該書込電流Ｉ２１（階調電流Ｉｐｉｘ）に基づく電荷が接点Ｎ２１と電源ラインＶＬとの間に形成されたコンデンサＣ２１に蓄積される。このとき、接点Ｎ２１（すなわち、薄膜トランジスタＴｒ２２及びＴｒ２３のゲート端子）には、書込電流Ｉ２１に基づくハイレベルの電圧レベルが印加されるので、薄膜トランジスタＴｒ２２及びＴｒ２３は、共にＯＦＦ動作する。
【００６７】
（発光動作期間）
次いで、書込動作期間終了後の有機ＥＬ素子の発光動作期間においては、走査ラインＳＬに対して、ローレベル（非選択レベル）の走査信号Ｖｓｅｌ（Ｖｓｌｌ）が印加されるとともに、電源ラインＶＬに所定のハイレベルの電源電圧Ｖｓｃが印加される。また、このタイミングに同期して、階調電流Ｉｐｉｘの流し込み動作が停止される。
これにより、画素駆動回路ＤＣｙを構成する薄膜トランジスタＴｒ２１がオフ動作して、接点Ｎ２１への書込電流Ｉ２１の供給が遮断されるので、コンデンサＣ２１は、上述した書込動作において蓄積された電荷を保持する。また、電源ラインＶＬにハイレベルの電源電圧Ｖｓｃが印加されることにより、接点Ｎ２１には、コンデンサＣ２１の充電電圧に応じたローレベルの電圧レベルが保持される。
【００６８】
このように、接点Ｎ２１の電圧レベルがローレベルに保持されることにより、薄膜トランジスタＴｒ２２及びＴｒ２３がオン動作して、図７（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ２３を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に駆動電流Ｉ２２が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。
【００６９】
（データドライバの第１の実施例）
次に、本実施形態に係る表示パネルに適用されるデータドライバの具体構成について説明する。
図８は、本実施形態に係る表示装置に適用されるデータドライバ（電流駆動装置）の第１の実施例を示す回路構成図であり、図９は、本実施例に係るデータドライバに適用される表示信号電流生成回路の一例を示す回路構成図であり、図１０は、本実施例に係るデータドライバに適用される電圧電流変換・電流供給回路の一例を示す回路構成図である。
【００７０】
本実施例に係るデータドライバ１３０Ａは、例えば、図８に示すように、システムコントローラ１５０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・を順次出力するシフトレジスタ回路１３１と、表示信号生成回路１６０から供給される１行分の表示データＤ０〜Ｄｎ（デジタルデータ）に基づいて、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色成分ごとの輝度階調に対応した信号電流（以下、便宜的に「色成分電流」と記す）Ｉｒ、Ｉｇ、Ｉｂを生成し、各々個別の信号ライン（電流供給線）Ｌｒ、Ｌｇ、Ｌｂを介して供給する信号電流生成回路１３２Ａ（電流生成手段）と、該信号電流生成回路１３２Ａから順次供給される１行分の表示データＤ０〜Ｄｎに対応した色成分電流Ｉｒ、Ｉｇ、Ｉｂを、上記シフトレジスタ回路１３１からのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の入力タイミングに基づいて、電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に個別に取り込み、保持する電流保持部１３３（電流保持手段）と、電流保持部１３３に個別に保持された色成分電流Ｉｒ、Ｉｇ、Ｉｂを、システムコントローラ１５０から供給される書込制御信号ＷＥに基づいて、一括して各データラインＤＬを介して所定の行の表示画素群に供給する書込制御部１３４（電流供給手段）と、を備えて構成されている。
【００７１】
ここで、信号電流生成回路１３２Ａにより生成され、電流保持部１３３に保持された後、データラインＤＬを介して各表示画素に供給される各色成分ごとの階調電流は、後述するように、正極性を有する電流成分であってもよいし、負極性を有する電流成分であってもよい。すなわち、本実施例に係るデータドライバ１３０Ａは、各データラインＤＬを介して表示パネル１１０Ａ（表示画素）に対して、表示データに対応した階調電流をデータドライバ１３０Ａ側から表示パネル１１０Ａ方向に流し込むように電流の極性を設定するものであってもよいし、逆に階調電流を表示パネル１１０Ａ側からデータドライバ１３０Ａ方向に引き込むように電流の極性を設定するものであってもよい。
【００７２】
（信号電流生成回路）
上述した信号電流生成回路１３２Ａは、図９に示すように、概略、データラッチ信号ＳＴＢに基づいて、表示信号生成回路１６０から供給される１行分の表示データＤ０〜ＤｎをＲＧＢの各色成分ごとに保持するデータラッチ回路１３２ａと、図示を省略した電源供給手段から供給される階調生成電圧Ｖ０〜Ｖｎに基づいて、上記保持された表示データＤ０〜Ｄｎを所定のアナログ信号電圧（階調電圧Ｖｐｉｘ）に変換するＤ／Ａ変換回路１３２ｂと、階調電圧Ｖｐｉｘに基づいてＲＧＢの各色成分ごとの信号電流（色成分電流）Ｉｒ、Ｉｇ、Ｉｂを生成し、システムコントローラ１５０から供給される出力イネーブル信号ＯＥに基づいて、該色成分電流Ｉｒ、Ｉｇ、ＩｂをＲＧＢの各色成分ごとに個別の信号ラインＬｒ、Ｌｇ、Ｌｂを介して、電流保持部１３３に供給する電圧電流変換・電流供給回路１３２ｃと、を有して構成されている。すなわち、本実施例に係る信号電流生成回路１３２Ａは、表示データＤ０〜Ｄｎに含まれる色成分ごとに、該色成分に対応する有機ＥＬ素子ＯＥＬ（発光素子）の発光輝度に関連する色成分電流を生成する回路構成を、ＲＧＢの３色の色成分に対応して３組備えた構成を有している。
【００７３】
ここで、電圧電流変換・電流供給回路１３２ｃとしては、例えば、図１０に示すように、反転入力端子（−）に、入力抵抗Ｒを介して階調電圧Ｖｐｉｘが入力され、非反転入力端子（＋）に、入力抵抗Ｒを介して基準電圧（接地電位）が入力されるとともに、出力端子が帰還抵抗Ｒを介して反転入力端子（−）に接続されたオペアンプＯＰ１と、オペアンプＯＰ１の出力端子に出力抵抗Ｒを介して設けられた接点ＮＡの電位が、非反転入力端子（＋）に入力され、出力端子が反転入力端子（−）に接続されるとともに、出力抵抗Ｒを介してオペアンプＯＰ１の非反転入力端子（＋）に接続されたオペアンプＯＰ２と、接点ＮＡに接続され、システムコントローラ１５０から供給される出力イネーブル信号ＯＥに基づいてオン／オフ動作し、信号ラインＬｒ、Ｌｇ、Ｌｂへの色成分電流Ｉｒ、Ｉｇ、Ｉｂの供給状態を制御するスイッチング手段ＳＷと、を備えた構成を良好に適用することができる。
このような電圧電流変換・電流供給回路１３２ｃによれば、入力される階調電圧Ｖｐｉｘに対して、Ｉｒ、Ｉｇ、Ｉｂ＝Ｖｐｉｘ／Ｒからなる色成分電流Ｉｒ、Ｉｇ、Ｉｂが生成され、出力イネーブル信号ＯＥに基づいて、各信号ラインＬｒ、Ｌｇ、Ｌｂを介して電流保持部１３３に供給される。
【００７４】
（電流保持部）
図１１は、本実施例に係るデータドライバに適用される電流保持部の要部構成（電流ラッチ回路）例を示す回路構成図であり、図１２は、該電流保持部における動作を示す概念図である。また、図１３は、電流保持部における動作の一例を示すタイミングチャートである。
【００７５】
図１１に示すように、本実施例に係る電流保持部に適用される電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・（以下、便宜的に「電流ラッチ回路ＲＣｘ」と記す）は、例えば、ゲート端子（制御端子）にシフトレジスタ回路１３１から所定のタイミングで出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・のいずれか（以下、便宜的に「シフト信号ＳＲ」と記す）が印加されるとともに、ソース端子が電源ラインＰＬ（電源電圧Ｖｄｄ）に、ドレイン端子が接点Ｎ３１に各々接続された薄膜トランジスタＴｒ３１（第２のスイッチング素子）と、ゲート端子にシフトレジスタ回路１３１から出力されるシフト信号ＳＲが印加されるとともに、ソース端子及びドレイン端子が信号電流生成回路１３２Ａから色成分電流Ｉｒ、Ｉｇ、Ｉｂが供給される信号ラインＬｒ、Ｌｇ、Ｌｂのいずれか（以下、便宜的に「信号ラインＬｘ」と記す）及び接点Ｎ３２に各々接続された薄膜トランジスタＴｒ３２（第３のスイッチング素子）と、ゲート端子が接点Ｎ３１に、ソース端子及びドレイン端子が電源ラインＰＬ及び接点Ｎ３２に各々接続された薄膜トランジスタＴｒ３３（第１のスイッチング素子）と、接点Ｎ３１及び接点Ｎ３２間に接続されたコンデンサＣ３１（電荷蓄積部；容量素子）と、ゲート端子にシフト信号ＳＲが印加されるとともに、ソース端子及びドレイン端子が電源ラインＰＬ及び接点Ｎ３３に各々接続された薄膜トランジスタＴｒ３４（第４のスイッチング素子）と、ゲート端子が接点Ｎ３１に、ソース端子及びドレイン端子が接点Ｎ３３及び信号ラインＬｘに各々接続された薄膜トランジスタＴｒ３５（第５のスイッチング素子）と、を備えた構成を有している。
【００７６】
また、図１１において、薄膜トランジスタＴｒ３６は、書込制御部１３４を構成するスイッチング手段であって、システムコントローラ１５０から供給される書込制御信号ＷＥに基づいて、電流ラッチ回路ＲＣに保持された色成分電流Ｉｒ、Ｉｇ、Ｉｂに基づく駆動電流（階調電流）を、データラインＤＬに出力する制御を行う。ここで、電流ラッチ回路ＲＣ及び書込制御部１３４を構成する各薄膜トランジスタＴｒ３１〜Ｔｒ３６は、いずれもｎチャネル型のアモルファスシリコンにより形成することができる。
【００７７】
すなわち、上述したような構成を有する電流ラッチ回路ＲＣｘにおいて、薄膜トランジスタＴｒ３３が設けられる電源ラインＰＬと接点Ｎ３２間の電流路は、本発明に係る第１の電流路を構成し、該第１の電流路、薄膜トランジスタＴｒ３３及びコンデンサＣ３１を含む回路構成は、本発明に係る負荷駆動制御部を構成する。また、上記薄膜トランジスタＴｒ３１を含む回路構成は、本発明に係る第１の電流制御部を構成する。また、薄膜トランジスタＴｒ３２が設けられる接点Ｎ３２と信号ラインＬｘ間の電流路は、本発明に係る第３の電流路を構成し、該第３の電流路及び薄膜トランジスタＴｒ３２を含む回路構成は、本発明に係る第３の電流制御部を構成する。さらに、薄膜トランジスタＴｒ３４及びＴｒ３５が設けられる電源ラインＰＬと信号ラインＬｘ間の電流路は、本発明に係る第２の電流路を構成し、該第２の電流路及び薄膜トランジスタＴｒ３４、Ｔｒ３５を含む回路構成は、本発明に係る第２の電流制御部を構成する。
【００７８】
そして、上述したような回路構成を有する電流ラッチ回路ＲＣにおいて、薄膜トランジスタＴｒ３５のトランジスタサイズが、薄膜トランジスタＴｒ３３に比較して、任意の所定数倍の大きさになるように構成されている。すなわち、薄膜トランジスタＴｒ３３を構成するチャネル領域の寸法比（チャネル長／チャネル幅）Ｌ／Ｗ（Ｔｒ３３）に対して、薄膜トランジスタＴｒ３５を構成するチャネル領域の寸法比Ｌ／Ｗ（Ｔｒ３５）が１以上の任意の所定数倍ｋ（ｋは１以上の任意の正の数）になるように設計されている。これにより、薄膜トランジスタＴｒ３３及びＴｒ３５のゲート端子に共通に接続される接点Ｎ３１の電位により、次式（１）及び図１２（ａ）に示すように、薄膜トランジスタＴｒ３３の電流路（ソース−ドレイン間）に流れる電流（後述する書込電流Ｉ３１）に対して、所定数ｋ倍の大きな電流（後述する搬送電流Ｉ３２）が薄膜トランジスタＴｒ３５の電流路（ソース−ドレイン間）に流れることになる。
Ｌ／Ｗ（Ｔｒ３３）：Ｌ／Ｗ（Ｔｒ３５）＝１：ｋ＝Ｉ３１：Ｉ３２
∴　Ｉ３２＝ｋ×Ｉ３１　　　　　　　　　　　　　・・・（１）
【００７９】
このような構成を有する電流保持部１３３における駆動制御動作は、図１３に示すように、上記電流ラッチ回路ＲＣｘに信号電流生成回路１３２Ａから供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂのいずれか（以下、便宜的に「色成分電流Ｉｘ」と記す）を書き込み、電圧成分として保持する電流保持動作（電流保持動作期間；第１の動作タイミング、第１の動作期間）と、該電流保持動作時に書き込み、保持された電圧成分に基づいて、上記色成分電流Ｉｘに相当する階調電流ＩｐｉｘをデータラインＤＬを介して各表示画素に供給する電流供給動作（電流供給動作期間；第２の動作タイミング、第２の動作期間）と、を設定することにより実行される。ここで、電流保持動作期間においては、上述したシフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、電流保持部１３３に備えられた複数の電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・が信号ラインＬｒ、Ｌｇ、Ｌｂに供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂを順次取り込み、保持する動作を連続的に実行し、その後、時間的に重ならないタイミングで、各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に保持された色成分電流Ｉｒ、Ｉｇ、Ｉｂを階調電流Ｉｐｉｘとして各表示画素に一括して供給するように電流供給動作期間が設定される。以下、具体的に説明する。
【００８０】
（電流保持動作）
まず、電流保持動作期間においては、図１３に示すように、信号電流生成回路１３２Ａから色成分電流Ｉｒ、Ｉｇ、Ｉｂがシフトレジスタ回路１３１からのシフト信号（ハイレベルの信号電圧）ＳＲ１、ＳＲ２、ＳＲ３、・・・に同期するタイミングで各信号ラインＬｒ、Ｌｇ、Ｌｂに供給されるとともに、シフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が電流保持部１３３の各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に順次出力されることにより、図１２（ａ）に示すように、薄膜トランジスタＴｒ３１、Ｔｒ３２及びＴｒ３４がオン動作する。ここで、上述した信号電流生成回路１３２Ａにより供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂが負極性の電流である場合には、電源ラインＰＬにローレベルの電源電圧Ｖｄｄ（Ｖｄｌ）が印加される。
【００８１】
これにより、接点Ｎ３１にローレベルの電源電圧Ｖｄｌが印加されるとともに、色成分電流Ｉｒ、Ｉｇ、Ｉｂが各信号ラインＬｒ、Ｌｇ、Ｌｂを介して各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・側から信号電流生成回路１３２Ａ方向に引き込まれる動作が行われることにより、薄膜トランジスタＴｒ３３及びＴｒ３５の各ソース端子（すなわち、信号ラインＬｒ、Ｌｇ、Ｌｂとの接続接点Ｎ３４）側に、ローレベルの電源電圧Ｖｄｌよりも低電位の所定の電圧レベルが印加されて、薄膜トランジスタＴｒ３３及びＴｒ３５がオン動作する。
【００８２】
したがって、電源ラインＰＬから薄膜トランジスタＴｒ３３、接点Ｎ３２、薄膜トランジスタＴｒ３２を介して信号ラインＬｒ、Ｌｇ、Ｌｂ方向に、薄膜トランジスタＴｒ３３のトランジスタサイズに応じた引き込み電流（以下、便宜的に「保持電流」と記す）Ｉ３１が流れるとともに、電源ラインＰＬから薄膜トランジスタＴｒ３４及びＴｒ３５を介して信号ラインＬｒ、Ｌｇ、Ｌｂ方向に、薄膜トランジスタＴｒ３５のトランジスタサイズに応じた引き込み電流（以下、便宜的に「搬送電流」と記す）Ｉ３２が流れる。ここで、各信号ラインＬｒ、Ｌｇ、Ｌｂに供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂは、上記保持電流Ｉ３１と搬送電流Ｉ３２の合計値に相当するので、上記式（１）に基づいて、次式（２）に示すように、保持電流（表示画素に供給される階調電流に相当する）Ｉ３１の所定数倍（ｋ倍）以上の電流値となるように設定される。
Ｉｒ、Ｉｇ、Ｉｂ＝Ｉ３１＋Ｉ３２＝（１＋ｋ）×Ｉ３１　　　・・・（２）
【００８３】
また、このとき、薄膜トランジスタＴｒ３３のゲート電圧（接点Ｎ３１の電位）は、薄膜トランジスタＴｒ３３のドレイン−ソース間に保持電流Ｉ３１を流すために必要な電圧値になり、このゲート電圧が薄膜トランジスタＴｒ３３のゲート−ソース間に設けられたコンデンサ（例えば、寄生容量＋付加蓄積容量）Ｃ３１に電圧成分として充電される。なお、図示を省略したが、薄膜トランジスタＴｒ３３のドレイン−ソース間に保持電流Ｉ３１が流れて、ゲート電圧が保持された状態においては、上記コンデンサＣ３１に加え、薄膜トランジスタＴｒ３１のゲート電圧（ハイレベルのシフト信号）とソース電圧（薄膜トランジスタＴｒ３３のゲート電圧）間の電位差が薄膜トランジスタＴｒ３１の寄生容量にも電圧成分として充電される。また、この状態においては、薄膜トランジスタＴｒ３６のゲート端子に印加される書込制御信号ＷＥがローレベルに設定されていることにより、電流保持部１３３（データドライバ１３０Ａ）とデータラインＤＬ（表示パネル１１０Ａ）とは電気的に絶縁された状態にあり、電流ラッチ回路ＲＣｘ側（接点Ｎ３２）の電位はデータラインＤＬには供給されない。
【００８４】
このような電流保持動作を、図１３に示すように、各データラインＤＬ（表示画素）ごとに設けられた電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・の全てについて、シフトレジスタ回路１３１から出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・の出力タイミングに基づいて、順次時系列的に実行する。すなわち、ＲＧＢの各色成分を有する各表示データに基づく色成分電流Ｉｒ、Ｉｇ、Ｉｂを取り込み保持するために必要な動作期間（信号電流の供給期間）をＴｒｇｂとした場合、個別の色成分電流Ｉｒ、Ｉｇ、Ｉｂを各電流ラッチ回路に取り込み保持する動作期間Ｔｒ、Ｔｇ、Ｔｂは、各々Ｔｒ、Ｔｇ、Ｔｂ＝Ｔｒｇｂ／３となり、この動作期間ごとに各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に表示データ（各色成分電流）が順次保持されることになる。
【００８５】
（電流供給動作）
次いで、電流保持動作期間終了後の電流供給動作期間においては、図１３に示すように、シフトレジスタ回路１３１からのシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が遮断される（すなわち、ローレベルの信号電圧が印加される）ことにより、図１２（ｂ）に示すように、薄膜トランジスタＴｒ３１、Ｔｒ３２及びＴｒ３４がオフ動作する。このとき、電源ラインＰＬに接地電位よりも高いハイレベルの電源電圧Ｖｄｄ（Ｖｄｈ）が印加されるとともに、信号電流生成回路１３２Ａによる色成分電流Ｉｒ、Ｉｇ、Ｉｂの引き込み動作が停止される。
【００８６】
これにより、色成分電流Ｉｒ、Ｉｇ、Ｉｂの引き込み動作に伴う接点Ｎ３１及びＮ３２への特定の電圧レベルの印加が遮断されて、コンデンサＣ３１に充電された電圧がそのまま保持されることにより、薄膜トランジスタＴｒ３３はオン状態を維持し、また、電源ラインＰＬにはハイレベルの電源電圧Ｖｄｈが印加されるので、接点Ｎ３２にはハイレベルの電圧レベルが印加されることになる。このとき、システムコントローラ１５０からハイレベルの書込制御信号ＷＥが印加されることにより、薄膜トランジスタＴｒ３６がオン動作して、電源ラインＰＬから接点Ｎ３２方向へ薄膜トランジスタＴｒ３３を介して、コンデンサＣ３１に保持された電圧成分に基づく電流Ｉ３３が流れる。したがって、各電流ラッチ回路ＲＣｘから薄膜トランジスタＴｒ３６を介して各データラインＤＬに、電流Ｉ３３からなる階調電流Ｉｐｉｘが供給される。また、データラインＤＬに供給される階調電流Ｉｐｉｘ（電流Ｉ３３）は、上記保持電流Ｉ３１と同等の電流値（Ｉｐｉｘ≒Ｉ３１）を有することになる。
【００８７】
ここで、表示パネル１１０Ａの各表示画素に設けられる画素駆動回路ＤＣとして、例えば、上述した電流印加方式の回路構成（図６、図７参照）を適用し、当該表示画素の書込動作期間と上記電流供給動作期間を同期するように設定することにより、画素駆動回路ＤＣｙの書込動作期間において、表示データに応じた階調電流Ｉｐｉｘ（電流Ｉ３３）が各表示画素に取り込み保持され（書き込まれ）、発光動作期間において、該保持された階調電流Ｉｐｉｘに応じた駆動電流が有機ＥＬ素子ＯＥＬに供給されて所定の輝度階調で発光動作する。
【００８８】
（表示装置の駆動制御方法）
次いで、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１４は、本実施形態に係る表示装置における駆動制御方法の一例を示すタイミングチャートである。
【００８９】
上述したような構成を有する表示装置における駆動制御方法は、まず、図１４に示すように、一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ラインに接続された表示画素群を選択して表示データに対応する信号電流を書き込み、信号電圧として保持する書込動作期間（選択期間）Ｔｓｅと、該書込動作期間Ｔｓｅに書き込み、保持された信号電圧に基づいて、上記表示データに応じた駆動電流を有機ＥＬ素子に供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔｎｓｅと、を設定（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）し、各動作期間において、上述した画素駆動回路ＤＣと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。また、図１４において、書込動作期間Ｔｓｅは、上記電流保持部１３３における電流供給動作期間に相当する。なお、図示を省略したが、電流保持部１３３における電流保持動作期間については、同一の走査期間Ｔｓｃ内であって、上記書込動作期間Ｔｓｅの直前に設定されるものであってもよいし、当該走査期間Ｔｓｃに先立つ別個のタイミングで設定されるものであってもよい。
【００９０】
すなわち、表示画素への書込動作期間Ｔｓｅにおいては、図１４に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０及び電源ドライバ１４０により走査ラインＳＬ及び電源ラインＶＬを所定の信号レベルに走査することにより、データドライバ１３０Ａ（電流保持部１３３及び書込制御部１３４）により各データラインＤＬに一括して供給された階調電流Ｉｐｉｘに対応する書込電流Ｉ１１を電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに保持された電圧成分に基づく駆動電流Ｉ１２を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光動作が継続される。
このような一連の駆動制御動作を、図１４に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各色成分に対応した表示画素が所定の輝度階調で発光し、所望のカラー階調で画像情報が表示される。
【００９１】
したがって、本実施形態に係る電流駆動装置及び表示装置並びにその駆動制御方法によれば、有機ＥＬ素子ＯＥＬを微小な階調電流で発光動作させるために、各電流ラッチ回路に微小な電流（保持電流）を書き込む際に、上記式（２）に示したように、薄膜トランジスタＴｒ３３に流れる保持電流Ｉ３１に比較して、所定数倍以上の大きな電流値を有する色成分電流Ｉｒ、Ｉｇ、Ｉｂ（＝（１＋ｋ）×Ｉ３１）を各信号ラインＬｒ、Ｌｇ、Ｌｂに流すことができるので、表示パネル１１０Ａの信号ラインＬｒ、Ｌｇ、Ｌｂに付加される寄生容量を大電流で迅速に充電して、表示データに応じた所定の電流値を有する色成分電流Ｉｒ、Ｉｇ、Ｉｂを早期に安定して供給することができ、電流保持動作に要する時間を短縮することができる。また、このことは、換言すれば、電流保持動作期間が短く設定されている場合であっても、表示データ（保持電流）を良好に保持することができることを意味するので、高精細化された表示パネルを備えつつ、表示応答特性に優れた表示装置を実現することができる。
【００９２】
また、本実施形態に係る電流駆動装置及び表示装置においては、各データラインＤＬを介して特定の行の表示画素群に一括して供給される階調電流Ｉｐｉｘは、単一の電流源からなる信号電流生成回路１３２Ａにより生成され、各信号ラインＬｒ、Ｌｇ、Ｌｂを介して各電流ラッチ回路に供給される色成分電流Ｉｒ、Ｉｇ、Ｉｂに基づいて生成されるので、各表示画素に供給される階調電流Ｉｐｉｘ相互の電流特性を均一化することができ、表示画素に設けられた発光素子（有機ＥＬ素子）の発光特性のバラツキを抑制して、表示画質の向上を図ることができる。
【００９３】
なお、本実施例においては、データドライバ１３０Ａの構成として、電流保持部１３３側から信号電流生成回路１３２Ａ方向に引き込むように色成分電流Ｉｒ、Ｉｇ、Ｉｂを供給して（すなわち、負極性の色成分電流を供給して）、電流保持部１３３の各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に電圧成分として保持した後、電流保持部１３３側から表示パネル１１０Ａ方向に流し込むように上記電圧成分（色成分電流）に応じた階調電流Ｉｐｉｘを供給する（すなわち、正極性の階調電流を供給する）場合について説明したが、本発明はこれに限定されるものではなく、例えば、表示画素に設けられる画素駆動回路ＤＣとして、上述した電流シンク方式の回路構成（図４、図５参照）を適用したものであってもよい。この場合にあっては、上述したデータドライバ１３０Ａ（電流保持部１３３）の構成において、表示パネル１１０Ａに供給される階調電流Ｉｐｉｘを、表示画素側から電流保持部１３３方向に引き込むように電流の極性（電流の流れる方向）を逆に設定すればよい。
【００９４】
具体的には、例えば、図１１及び図１２に示した電流ラッチ回路ＲＣｘにおいて、電流供給動作期間（画素駆動回路側においては書込動作期間に相当する）に、電流ラッチ回路ＲＣｘの電源ラインＰＬに、画素駆動回路ＤＣの電源ラインＶＬに印加されるローレベルの電源電圧Ｖｓｃｌ以下の、ローレベルの電源電圧Ｖｄｌが印加されるように設定する。これにより、電流保持部１３３による電流供給動作（画素駆動回路ＤＣの書込動作）において、階調電流Ｉｐｉｘが表示画素側からデータラインＤＬを介して電流保持部１３３方向に流れるので、電流シンク方式の画素駆動回路ＤＣｘに該階調電流Ｉｐｉｘに対応した書込電流Ｉ１１を書き込むことができる。
【００９５】
また、電流シンク方式の画素駆動回路ＤＣｘに対応したデータドライバ１３０Ａの構成としては、信号電流生成回路１３２Ａから各信号ラインＬｒ、Ｌｇ、Ｌｂを介して電流保持部１３３に供給される各色成分電流Ｉｒ、Ｉｇ、Ｉｂの流れる方向を、信号電流生成回路１３２Ａ側から電流保持部１３３方向に流し込むように設定する。これにより、電流保持部１３３による電流保持動作において、信号ラインＬｒ、Ｌｇ、Ｌｂを介して電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に供給される各色成分電流Ｉｒ、Ｉｇ、Ｉｂが、電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に設けられた薄膜トランジスタＴｒ３３とＴｒ３５のトランジスタサイズに応じた電流値を有するように分流されて、薄膜トランジスタＴｒ３３及びＴｒ３５を介して、保持電流及び搬送電流として電源ラインＰＬに流れる（図１２（ａ）に示した保持電流Ｉ３１及び搬送電流Ｉ３２とは逆方向に流れる）ので、該保持電流Ｉ３１により保持された電圧成分により、薄膜トランジスタＴｒ３３がオン動作して、薄膜トランジスタＴｒ３６のオン動作により、表示画素側から各データラインＤＬを介して電流保持部１３３方向に引き込むように階調電流Ｉｐｉｘを流して、電流シンク方式の画素駆動回路ＤＣｘに該階調電流Ｉｐｉｘに対応した書込電流Ｉ１１を書き込むことができる。
【００９６】
なお、上述した実施形態においては、表示データに応じた色成分電流Ｉｒ、Ｉｇ、Ｉｂに基づいて、所定の保持電流（階調電流Ｉｐｉｘ）を保持する電流保持部１３３をデータドライバ１３０Ａ内部に設け、表示パネル１１０Ａとは別個の構成として示したが、本発明はこれに限定されるものではなく、以下に示すように、表示パネル１１０Ａと同一基板上に一体的に形成したものであってもよい。
図１５は、本実施形態に係る表示パネルに適用されるデータドライバの他の実施例を示す回路構成図である。なお、上述した実施例と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【００９７】
図１５に示すように、本実施例に係るデータドライバ１３０Ｂは、上述した実施例（図８参照）に示した電流保持部１３３及び書込制御部１３４を、画素アレイを構成する表示画素（特に、画素駆動回路ＤＣ）と同一のチャネル型（ｎチャネル型）の薄膜トランジスタにより構成することにより、画素アレイと電流保持部１３３及び書込制御部１３４を、同一の基板（アレイ基板）上に一体的に形成した表示パネル１１０Ｂとして構成し、シフトレジスタ回路１３１及び信号電流生成回路１３２Ａを該表示パネル１１０Ｂとは別個に形成した構成を有している。
このような構成により、表示パネル１１０Ｂ（アレイ基板上）の各回路構成を、全てｎチャネル型の薄膜トランジスタにより形成することができるので、比較的製造プロセスが煩雑で、製造コストが高価なポリシリコンや単結晶シリコンの製造技術を用いることなく、すでに製造技術が確立されたアモルファスシリコンを適用して、動作特性の安定した表示装置を安価に製造することができる。
【００９８】
（データドライバの第２の実施例）
次に、本発明に係る表示装置に適用されるデータドライバの第２の実施例について、図面を参照して説明する。
図１６は、本発明に係る表示装置に適用されるデータドライバ（電流駆動装置）の第２の実施例を示す回路構成図であり、図１７は、本実施例に係るデータドライバにおける動作の一例を示すタイミングチャートである。なお、上述した実施例と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【００９９】
上述した実施形態（図８、図１３参照）においては、電流保持部１３３を構成し、各データラインＤＬごとに設けられた電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・の各々に対して、シフトレジスタ回路１３１からシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・を順次出力して、ＲＧＰの各色成分電流Ｉｒ、Ｉｇ、ＩｂをＴｒ、Ｔｇ、Ｔｂ（＝Ｔｒｇｂ／３）の動作期間ごとに時系列的に取り込み保持する構成を有する場合について説明したが、本実施形態においては、同一の動作期間で各表示データに基づくＲＧＰの各色成分電流Ｉｒ、Ｉｇ、Ｉｂを一括して取り込み保持する構成を有している。
【０１００】
具体的には、図１６に示すように、図８に示した表示装置の回路構成において、シフトレジスタ回路１３１から出力される各シフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が、３個一組の電流ラッチ回路ＲＣ１〜ＲＣ３、ＲＣ４〜ＲＣ６、・・・の各々に対して、共通に供給されるように構成されている。すなわち、ＲＧＢの各色成分に対応した３個の電流ラッチ回路ＲＣ１〜ＲＣ３、ＲＣ４〜ＲＣ６、・・・を各々一組として、各組ごとに単一のシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・が分岐されたシフト信号Ｓ１ａ〜Ｓ１ｃ、Ｓ２ａ〜Ｓ２ｃ、・・・が供給されて、各組の電流ラッチ回路ＲＣ１〜ＲＣ３、ＲＣ４〜ＲＣ６、・・・ごとに相互に同期して上記電流保持動作を実行するように構成されている。
【０１０１】
このような構成により、図１７に示すように、データドライバ１３０Ｃ（電流保持部１３３）における電流保持動作において、信号電流生成回路１３２Ａから各信号ラインＬｒ、Ｌｇ、Ｌｂを介して供給されるＲＧＢの各色成分電流Ｉｒ、Ｉｇ、Ｉｂを、単一の動作期間Ｔｒｇｂで同時並行的に一組の電流ラッチ回路（図１７では、電流ラッチ回路ＲＣ１〜ＲＣ３）に取り込み保持することができる。したがって、各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・への各表示データに基づく色成分電流Ｉｒ、Ｉｇ、Ｉｂの取り込み保持動作に要する動作期間を、上述した実施形態に比較して、１／３に大幅に短縮することができる。また、このことは、換言すれば、第１の実施例に示したデータドライバ１３０Ａに比較して、一定の電流保持動作期間において、より多くの表示データに基づく信号電流（色成分電流）を書き込むことができることを意味するので、より高精細な表示画質を実現した表示パネル（表示装置）に良好に適用することができる。
【０１０２】
＜第２の実施形態＞
次に、本発明に係る表示装置の第２の実施形態について、図面を参照して説明する。
図１８は、本発明に係る表示装置の第２の実施形態を示す概略ブロック図であり、図１９は、本実施形態に係る表示装置に適用される表示パネル及びデータドライバの一例を示す概略構成図である。なお、上述した実施形態と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【０１０３】
上述した第１の実施形態（図１、図２参照）においては、表示パネル１１０Ａの各表示画素に表示データ（階調電流Ｉｐｉｘに対応する電圧成分）を保持する画素駆動回路ＤＣを備え、アクティブマトリクス型の駆動方式を採用した表示装置について説明したが、本実施形態においては、表示パネルに相互に直交するように配設された走査ライン及びデータラインに、電流制御型の発光素子を直接接続した表示パネルを備え、単純マトリクス（パッシブマトリクス）型の駆動方式を採用した表示装置を有している。
【０１０４】
具体的には、図１８、図１９に示すように、本実施形態に係る表示装置１００Ｂは、概略、上述した第１の実施形態と同等の構成を有する走査ドライバ１２０Ａと、データドライバ１３０Ａと、システムコントローラ１５０と、表示信号生成回路１６０と、を備えるとともに、相互に直交する方向に配設された走査ラインＳＬ及びデータラインＤＬに、各々カソード端子及びアノード端子が接続された有機ＥＬ素子ＯＥＬが、マトリクス状に配列された単純マトリクス型の表示パネル１１０Ｂを備えた構成を有している。
【０１０５】
なお、ここでは、上述した第１の実施形態と同様に、表示パネル１１０Ｂの各表示画素を構成する発光素子として、有機ＥＬ素子ＯＥＬを適用した場合について示すが、本発明はこれに限定されるものではなく、発光ダイオード等の他の電流制御型の発光素子を適用するものであってもよい。また、データドライバ１３０Ａの信号電流生成回路１３２Ａ及び電流保持部１３３を構成する電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・は、上述したように、信号電流生成回路１３２Ａにより生成される各色成分電流Ｉｒ、Ｉｇ、Ｉｂの流れる方向を、適宜設定することにより、データラインＤＬに供給される階調電流Ｉｐｉｘの流れる方向を任意に設定することができる。本実施形態においては、階調電流Ｉｐｉｘがデータドライバ１３０Ａ（電流保持部１３３）側からデータラインＤＬを介して表示パネル１１０Ｂ（表示画素）方向に流れるように設定する。
【０１０６】
したがって、このような構成を有する表示装置において、所定の表示期間内に電流保持動作期間と、電流供給動作期間（又は、発光動作期間）とを設定し、データドライバ１３０Ａにおける電流保持動作期間において、表示データに基づくＲＧＢの各色成分電流Ｉｒ、Ｉｇ、Ｉｂを、電流保持部１３３の各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に順次取り込み保持し、電流供給動作期間（又は、表示画素における発光動作期間）において、上記色成分電流Ｉｒ、Ｉｇ、Ｉｂに基づく階調電流Ｉｐｉｘを、データラインＤＬを介して各表示画素に一括して供給することにより、特定の行の表示画素群に上記階調電流Ｉｐｉｘに基づく輝度階調で各有機ＥＬ素子ＯＥＬを継続的発光動作させる一連の動作を、表示パネル１１０Ｂの一画面分について時系列的に順次繰り返し実行することにより、所望のカラー階調で画像情報を表示することができる。
【０１０７】
よって、本実施形態においても、表示画素における輝度階調が比較的低く表示パネルに供給する階調電流が微小である場合や、表示画素のサイズが小さく表示パネルに供給する階調電流が微小である場合であっても、電流保持部を構成する各電流ラッチ回路へ大電流からなる色成分電流を供給することにより、信号ラインに付加された寄生容量（配線容量）を迅速に充電することができるので、色成分電流を早期に安定化させて階調電流となる保持電流を良好に保持することができる。よって、電流保持動作に要する時間を短縮することができ、表示パネルが高精細化された場合であっても、表示応答特性に優れた表示装置を実現することができる。
【０１０８】
＜第３の実施形態＞
次に、本発明に係る表示装置の第３の実施形態について、図面を参照して説明する。
図２０は、本発明に係る表示装置の第３の実施形態に適用されるデータドライバ（電流駆動装置）の一実施例を示す回路構成図であり、図２１は、本実施例に係るデータドライバに適用される信号電流生成回路の一例を示す回路構成図であり、図２２は、本実施例に係るデータドライバにおける動作の一例を示すタイミングチャートである。なお、上述した各実施形態と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。
【０１０９】
上述した第１及び第２の実施形態（図８、図１９参照）においては、信号電流生成回路１３２Ａによりカラー映像信号に基づいて生成される表示データに基づいて、ＲＧＢの各色成分電流Ｉｒ、Ｉｇ、Ｉｂを並列的に生成して、個別の信号ラインＬｒ、Ｌｇ、Ｌｂを介して供給し、電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に順次取り込み、該各色成分電流Ｉｒ、Ｉｇ、Ｉｂに対応した保持電流を電圧成分として保持した後、該電圧成分に応じた階調電流Ｉｐｉｘを表示パネル１１０Ａ、１１０Ｂに配設された各データラインＤＬを介して、特定の行の表示画素群に一括して供給することにより、所望の画像情報をカラー階調表示する場合について説明したが、本実施形態においては、モノクロ映像信号に基づいて生成される表示データに基づいて、輝度階調に関連する信号電流を順次生成して、単一の信号ラインを介して供給し、該信号電流を順次取り込み保持した後、該信号電流に応じた階調電流を表示画素群に供給することにより、所望の画像情報をモノクロ階調表示する構成を有している。
【０１１０】
具体的には、図２０に示すように、本実施形態に係る表示装置に適用されるデータドライバ１３０Ｄは、上述した実施形態と同等の構成を有するシフトレジスタ回路１３１と、電流保持部１３３と、書込制御部１３４と、を備えるとともに、表示データＤ０〜Ｄｎに基づいて、各発光素子（有機ＥＬ素子）における輝度階調に対応した信号電流Ｉｙを生成し、単一の信号ラインＬｙを介して供給する信号電流生成回路１３２Ｂと、を備えた構成を有している。ここで、電流保持部１３３を構成し、表示パネル１１０Ａに配設されたデータラインＤＬの各々に対応して設けられた各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・は、上記単一の信号ラインＬｙに共通に接続されている。
【０１１１】
また、本実施例に係るデータドライバ１３０Ｄに適用される信号電流生成回路１３２Ｂは、図２１に示すように、１行分の表示データＤ０〜Ｄｎを保持するデータラッチ回路１３２ｘと、階調生成電圧Ｖ０〜Ｖｎに基づいて、上記保持された表示データＤ０〜Ｄｎをアナログ信号電圧（階調電圧Ｖｐｉｘ）に変換するＤ／Ａ変換回路１３２ｙと、該階調電圧Ｖｐｉｘに基づいて輝度階調に関連する信号電流Ｉｙを生成し、出力イネーブル信号ＯＥに基づいて、信号電流Ｉｙを単一の信号ラインＬｙを介して、電流保持部１３３に供給する電圧電流変換・電流供給回路１３２ｚと、を有して構成されている。すなわち、本実施例に係る信号電流生成回路１３２Ｂは、モノクロ映像信号に基づいて生成される表示データＤ０〜Ｄｎ（輝度階調信号成分）に基づいて、有機ＥＬ素子ＯＥＬの発光輝度に関連する信号電流Ｉｙを生成する回路構成を、一組のみ備えた構成を有している。
【０１１２】
このような構成を有するデータドライバ（電流保持部）における電流保持動作において、図２２に示すように、シフトレジスタ回路１３１のシフト信号ＳＲ１、ＳＲ２、ＳＲ３・・・の出力タイミングに同期して、信号電流生成回路１３２Ｂにより表示データに基づく信号電流Ｉ１、Ｉ２、Ｉ３・・・を順次生成して単一の信号ラインＬｘを介して供給し、各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に順次取り込み、該信号電流Ｉ１、Ｉ２、Ｉ３・・・に対応した保持電流を電圧成分として保持した後、電流供給動作において、各電流ラッチ回路ＲＣ１、ＲＣ２、ＲＣ３、・・・に保持された電圧成分に応じた階調電流Ｉｐｉｘを、個別のデータラインＤＬを介して特定の行の表示画素群に一括して供給し、各表示画素に設けられた画素駆動回路ＤＣにより、該階調電流Ｉｐｉｘに応じた輝度階調で有機ＥＬ素子を発光動作させる。
このような一連の駆動制御動作を、第１の実施形態（図１４）に示したように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、１走査期間に表示パネル１画面分の表示データが書き込まれて、所望の画像情報がモノクロ階調で表示される。
【０１１３】
なお、上述した各実施形態においては、本発明に係る電流駆動装置を表示装置のデータドライバに適用した場合についてのみ説明したが、本発明はこのような適用例に限定されるものではなく、例えば、発光ダイオードを多数配列して形成されるプリンタヘッドの駆動回路のように、所定の電流値を有する電流を供給することにより該電流値に応じた駆動状態で動作する機能素子を多数備えたデバイスの駆動回路に良好に適用することもできる。
【０１１４】
【発明の効果】
以上説明したように、本発明に係る電流駆動装置及びその駆動制御方法によれば、有機ＥＬ素子や発光ダイオード等のように、供給される駆動電流の電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷（発光素子）に対して、所定の電流値を有する駆動電流を個別に供給する電流駆動装置において、電流保持動作期間においては、単一の電流源により、複数の負荷に個別に供給されるべき駆動電流に対応した第１の電流（保持電流）と第１の電流の所定数倍の電流値を有する第２の電流（搬送電流）とを合計した電流値を有する信号電流を生成して、電流供給線を介して電流保持部に供給し、各負荷に対応して、第１の電流（保持電流）に応じた電圧成分を個別の電流ラッチ回路に順次保持し、また、電流保持動作期間後の電流供給動作期間においては、上記電圧成分に基づく駆動電流を複数の負荷に一括して供給することができるので、負荷に供給される駆動電流の電流特性を均一化して、負荷の駆動特性のバラツキを抑制することができるとともに、負荷に供給される駆動電流が微小な場合であっても、電流供給線に供給する電流を大きくすることができるため、電流供給線に付加される寄生容量を迅速に充電して、短時間で保持電流（駆動電流）に対応した電圧成分を保持することができる。
【０１１５】
また、電流保持部を構成する上記電流ラッチ回路を、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成し、さらに、上記保持電流と搬送電流の関係を設定する手法として、該薄膜トランジスタのサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比を上記所定数倍になるように構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に、動作特性が良好で安定した電流駆動装置を実現することができる。
【０１１６】
また、本発明に係る表示装置によれば、相互に直交する走査ライン及びデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えたディスプレイにおいて、上述したような電流駆動装置をデータドライバに適用し、表示パネルの所定の行に配列された表示画素群の書込動作期間（電流供給動作期間）に先立つ所定の動作タイミング（電流保持動作期間）で、単一の電流源により生成された、各表示画素の発光素子を所望の輝度階調で発光動作させるための階調電流に対応する第１の電流（保持電流）と、第１の電流の所定数倍の電流値を有する第２の電流（搬送電流）との合計となる電流値を有する信号電流が、電流供給線を介して電流保持部に供給され、該信号電流のうち、第１の電流（保持電流）に対応する電圧成分のみが保持され、書込動作期間中に、上記電流保持部に保持した電圧成分に基づく駆動電流を階調電流として、データラインを介して一括して各表示画素に供給することができるので、各表示画素に供給される階調電流相互の電流特性を均一化することができ、表示画素に設けられた発光素子の発光特性のバラツキを抑制して表示画質の向上を図ることができる。
【０１１７】
また、例えば、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や比較的下位の輝度階調で各表示画素を発光動作させる場合のように、表示パネルを構成する表示画素に供給すべき階調電流が微小である場合であっても、もしくは、表示パネルに配設されるデータライン（信号線）数の増加に伴って上記電流保持動作期間が短く設定された場合であっても、電流供給線に供給する電流を大きくすることができるため、データドライバの電流保持部に階調電流に対応する電圧成分を短時間で良好に保持することができるので、所定の動作期間（一走査期間）内に、階調電流を規定する信号電流の生成、階調電流に対応した電圧成分の保持動作、階調電流の各表示画素への供給動作及び表示画素における所定の輝度階調での発光動作を良好に実行することができる表示装置を提供することができる。
【０１１８】
さらに、本発明に係る表示装置に適用される表示パネルを構成する各表示画素として、ｎチャネル型のアモルファスシリコン薄膜トランジスタからなる画素駆動回路や、薄膜構造を有する発光素子（例えば、有機ＥＬ素子や発光ダイオード等）を備えた構成を適用することにより、少なくとも、上記電流保持部（電流ラッチ回路）を表示パネルと同一の基板上に形成することができるので、製造歩留まりの向上や装置規模の小型化等により、表示装置の低コスト化に寄与することができる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の第１の実施形態を示す概略ブロック図である。
【図２】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図３】本実施形態に係る表示装置の全体構成の他の例を示す概略ブロック図である。
【図４】本発明に係る表示パネルに適用される画素駆動回路の一実施例を示す回路構成図である。
【図５】本実施例に係る画素駆動回路における動作を示す概念図である。
【図６】本発明に係る表示パネルに適用される画素駆動回路の他の実施例を示す回路構成図である。
【図７】本実施例に係る画素駆動回路における動作を示す概念図である。
【図８】本実施形態に係る表示装置に適用されるデータドライバ（電流駆動装置）の第１の実施例を示す回路構成図である。
【図９】本実施例に係るデータドライバに適用される表示信号電流生成回路の一例を示す回路構成図である。
【図１０】本実施例に係るデータドライバに適用される電圧電流変換・電流供給回路の一例を示す回路構成図である。
【図１１】本実施例に係るデータドライバに適用される電流保持部の要部構成（電流ラッチ回路）例を示す回路構成図である。
【図１２】本構成例に係る電流保持部における動作を示す概念図である。
【図１３】本構成例に係る電流保持部における動作の一例を示すタイミングチャートである。
【図１４】本実施形態に係る表示装置における駆動制御方法の一例を示すタイミングチャートである。
【図１５】本実施形態に係る表示パネルに適用されるデータドライバの他の実施例を示す回路構成図である。
【図１６】本実施形態に係る表示装置に適用されるデータドライバ（電流駆動装置）の第２の実施例を示す回路構成図である。
【図１７】本実施例に係るデータドライバにおける動作の一例を示すタイミングチャートである。
【図１８】本発明に係る表示装置の第２の実施形態を示す概略ブロック図である。
【図１９】本実施形態に係る表示装置に適用される表示パネル及びデータドライバの一例を示す概略構成図である。
【図２０】本発明に係る表示装置の第３の実施形態に適用されるデータドライバ（電流駆動装置）の一実施例を示す回路構成図である。
【図２１】本実施例に係るデータドライバに適用される信号電流生成回路の一例を示す回路構成図である。
【図２２】本実施例に係るデータドライバにおける動作の一例を示すタイミングチャートである。
【符号の説明】
１００Ａ、１００Ｂ　　　表示装置
１１０Ａ、１１０Ｂ　　　表示パネル
１２０Ａ〜１２０Ｃ　　　走査ドライバ
１３０Ａ〜１３０Ｄ　　　データドライバ
１３１　　　シフトレジスタ回路
１３２Ａ、１３２Ｂ　　　信号電流生成回路
１３３　　　電流保持部
１３４　　　書込制御部
１４０　　　電源ドライバ
１５０　　　システムコントローラ
１６０　　　表示信号生成回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a current drive device, a drive control method thereof, and a display device using the current drive device. The present invention relates to a current driving device applicable to a display panel (pixel array) in which a plurality of light-emitting elements of a current driving type are arranged and a driving control method thereof, and a display device using the current driving device as a display driving device.
[0002]
[Prior art]
In recent years, as monitors and displays for personal computers and video equipment, display devices and display devices that replace cathode ray tubes (CRTs) such as liquid crystal display devices (LCDs) have become remarkably widespread. In particular, liquid crystal display devices are rapidly becoming popular because they can be made thinner and lighter, save space, consume less power, and the like than conventional display devices (CRTs). In addition, relatively small-sized liquid crystal display devices have been widely applied as display devices for mobile phones, digital cameras, personal digital assistants (PDAs), etc., which have become increasingly popular in recent years.
[0003]
As next-generation display devices (displays) following such liquid crystal display devices, organic electroluminescent elements (hereinafter abbreviated as “organic EL elements”) and inorganic electroluminescent elements (hereinafter abbreviated as “inorganic EL elements”). ) Or full-scale practical use of a light-emitting element type display (display device) including a display panel in which self-luminous optical elements (display elements) such as light-emitting diodes (LEDs) are arranged in a matrix. Is expected.
[0004]
In particular, among such light-emitting element type displays (for example, in a light-emitting element type display to which an active matrix driving method is applied), a display response speed is faster than that of a liquid crystal display device (LCD), and the viewing angle dependency is higher. And high brightness and high contrast, high definition of display quality, low power consumption, etc. are possible, and a backlight is not required unlike a liquid crystal display device. It is also known that it has an extremely advantageous feature that it can be converted.
[0005]
An example of such a display generally includes a display panel in which display pixels including light-emitting elements are arranged in the vicinity of each intersection of a scan line arranged in a row direction and a data line arranged in a column direction, and display data. A data driver that generates a predetermined drive current according to the data line and supplies it to each display pixel (light emitting element) via a data line, and applies a scanning signal at a predetermined timing to select a display pixel in a predetermined row A driving driver supplied to each display pixel to cause each light-emitting element to emit light at a predetermined luminance gradation according to display data, so that desired image information is displayed on the display panel. Will be displayed. Note that specific examples of the light-emitting element type display will be described in detail in an embodiment of the present invention described later.
[0006]
Here, in the display drive operation of the display, a drive current having an individual current value corresponding to the display data is generated for a plurality of display pixels (light emitting elements) and supplied to the display pixels in a specific row at the same time. An operation in which each light emitting element emits light at a predetermined luminance gradation is sequentially repeated for each row of one screen, and a driving method of a current designation type or a plurality of display pixels (light emitting elements) according to display data. An operation of supplying a drive current of a constant current value having an individual time width (signal width) to display pixels in a specific row within the same display period to cause each light emitting element to emit light at a predetermined luminance gradation, A pulse width modulation (PWM) type driving method that sequentially repeats one screen is known.
[0007]
[Problems to be solved by the invention]
However, the light emitting element type display according to the related art has the following problems.
(1) That is, in the above-described display driving method, the data driver sequentially generates one row of write signals (write current, gray scale current) corresponding to the display data for each display pixel, and holds the data. There is known a configuration in which a configuration and a drive control method are applied in which a write current is collectively supplied to each display pixel of the row via each data line after being once held in a unit or the like. Here, when the data driver is configured to include a large number of current sources in order to collectively supply a predetermined write current to a plurality of data lines (that is, display pixels), each Since it is technically difficult to strictly equalize the current value of the source, there has been a problem that a variation occurs in the write current and the display quality deteriorates.
[0008]
(2) In order to suppress the problem (1), the number of current sources is reduced to provide a single or a small number of current sources, and a predetermined write current is supplied to each data line (display pixel). In such a configuration, the wiring length of the current supply line connected from the current source to the data holding unit or the like becomes relatively long, and the parasitic capacitance (wiring capacitance) added to the line becomes so large that it cannot be ignored. In addition, there has been a problem that the operation of holding the write current to the data holding unit or the like is delayed, and the settable holding operation period and the specifications of the display panel are restricted.
[0009]
Furthermore, in general, in a current control type light emitting element, in order to perform a light emitting operation at the lowest luminance (lowest luminance) or a relatively low luminance, each display pixel is required to have a minute luminance corresponding to the luminance gradation. It is necessary to supply a predetermined write current to the current holding unit via the current supply line when the write current from the current source is held in the data holding unit or the like in advance. This operation corresponds to charging the current supply line to a predetermined potential. Therefore, as the size of the display panel is reduced and the definition (higher resolution) is increased, the smaller the current value of the write current, the smaller the write value. There has been a problem that the time required for the current holding operation (the charging time of the supply line) becomes long.
[0010]
(3) Further, the data driver as described above has a configuration in which a data holding unit and the like are connected for each data line in terms of a circuit configuration. Here, when a circuit configuration using a functional element such as a thin film transistor is applied as the data holding unit, a direct write current is supplied from a current source. Therefore, a p-channel MOS transistor (hereinafter, referred to as a “PMOS transistor”) is used as the thin film transistor. ") Must be applied. Here, in general, when amorphous silicon is applied, a PMOS transistor having sufficient electric characteristics cannot be formed. Therefore, an amorphous silicon manufacturing technique which is already technically established and has a relatively low manufacturing cost is applied. It is necessary to apply the manufacturing technology of polysilicon and single crystal silicon, which has a complicated manufacturing process and a high manufacturing cost as compared with amorphous silicon, resulting in a rise in the product cost of the display device. Had.
[0011]
In view of the various problems described above, the present invention achieves good display characteristics while applying a relatively simple circuit configuration and an inexpensive manufacturing technique to a display that controls light emission of a light emitting element by a current designation method. A current driving device and a driving control method capable of quickly and satisfactorily writing display data to each display pixel even when a gray scale current supplied to a light emitting element is minute, Accordingly, it is an object of the present invention to provide a display device capable of relaxing restrictions due to the size and resolution of the display panel.
[0012]
[Means for Solving the Problems]
The current driving device according to claim 1, wherein the current driving device is connected to a plurality of loads whose driving states are controlled according to the current value of the driving current, and individually supplies the driving current to each of the plurality of loads. Current generating means for generating and outputting a signal current having a sum of a first current corresponding to the drive current and a second current having a current value that is a predetermined number of times the first current. And a current supply line connected to the current generation means and supplied with the signal current, and the first current and the second current are supplied via the current supply line, and the load is supplied to each of the loads. Correspondingly, current holding means for individually holding voltage components corresponding to the first current, and the drive current generated based on the voltage components held by the current holding means, Current supply means for individually supplying each of It is characterized in that.
[0013]
The current driver according to claim 2 is the current driver according to claim 1, wherein the signal current is supplied from the current generation unit to the current holding unit via the current supply line at a first operation timing. Fetching the signal current into the current holding means, holding a voltage component corresponding to the first current, and providing the current holding means with a second operation timing that does not temporally overlap the first operation timing. The driving current based on the held voltage component is individually supplied to each of the plurality of loads by the current supply unit.
The current driver according to claim 3 is the current driver according to claim 2, wherein the drive current is collectively supplied to each of the plurality of loads at the second operation timing. It is characterized in that the loads are operated in parallel with each other.
[0014]
5. The current driving device according to claim 4, wherein the current holding unit includes a plurality of current latch units provided corresponding to each of the plurality of loads. It is characterized by having.
The current driver according to claim 5 is the current driver according to claim 4, wherein the current latch unit has a first current path connected to the load via the current supply unit. A charge accumulating unit for flowing the first current having a predetermined current value through the first current path and accumulating electric charge associated with the first current, wherein the driving current based on the electric charge accumulated in the electric charge accumulating unit; A load drive control unit that controls supply of the first current to the load, a first current control unit that controls the flow of the first current through the first current path, and a load control unit that controls the first current path in parallel with the first current path. A second current control unit having a second current path provided, and performing a control to flow the second current having a current value that is a predetermined number of times the first current through the second current path; Wherein the current supply line is electrically connected to the first current path and the second current path, The signal current having a current value obtained by adding serial first current and the second current is characterized in that it is supplied.
[0015]
The current driving device according to claim 6, wherein in the current driving device according to claim 5, the current latch unit is configured to control the first current path to the first current path by the first current control unit at the first operation timing. A first current flows, a predetermined charge corresponding to the first current is stored in the charge storage unit, and the charge stored in the charge storage unit by the load drive control unit at the second operation timing The drive current is supplied to the load in accordance with
The current driver according to claim 7 is the current driver according to claim 5 or 6, wherein the current latch unit is provided between the first current path and the current supply line, and the first current is supplied to the first current path and the current supply line. A third current path configured to flow the first current to the first current path by flowing, and a third current control unit configured to control a current flowing through the third current path; And
[0016]
The current driving device according to claim 8 is the current driving device according to claim 7, wherein the load drive control unit is provided in the first current path, and the first current flowing in the first current path. , And the charge storage unit includes a capacitance element provided between the first switching element and the first current path, and the first current control unit Comprises a second switching element for controlling the operation of the first switching element, wherein the third current control unit is provided on the third current path, and controls a current flowing through the third current path. A third switching element that controls a current flowing in the second current path, the fourth switching element being provided in the second current path, and controlling the current flowing in the second current path; 4 in series with the switching element, Is characterized in that it comprises a fifth switching element for controlling the value of the second current, the.
[0017]
According to a ninth aspect of the present invention, in the current driving device of the eighth aspect, the first to fifth switching elements are each formed of an n-channel type amorphous silicon thin film transistor.
A current driver according to claim 10, wherein a magnification of a current value of the second current with respect to the first current is equal to the first current control. It is set based on the size of the transistor constituting the first current control unit and the second current control unit.
The current driver according to claim 11 is the current driver according to claim 8, wherein the thin film transistor forming the fifth switching element is different from the thin film transistor forming the first switching element. The ratio of the channel length to the channel width of the transistor is set to be the predetermined number of times.
[0018]
13. The current driver according to claim 12, wherein the capacitance element in the charge storage unit is at least the first switching element and the first current. It is characterized by including a parasitic capacitance formed between the paths.
A current driver according to a thirteenth aspect is the current driver according to any one of the first to twelfth aspects, wherein at least the current holding means is formed on the same substrate as the plurality of loads. Features.
The current driver according to claim 14 is the current driver according to claim 1, wherein the plurality of loads are display pixel groups arranged in a matrix, and the drive current is: The display pixel group is set so as to have a current value corresponding to a luminance gradation included in a display signal for displaying desired image information on the display pixel group.
[0019]
The current driving device according to claim 15 is the current driving device according to claim 14, wherein the display pixel is provided in accordance with a current value of the driving current supplied from the current holding unit via the current supply unit. It is characterized in that it includes a current-control-type light-emitting element that emits light at a predetermined luminance gradation.
17. The current driving device according to claim 16, wherein the display signal is a color display signal including a color component consisting of three primary colors of red, green, and blue, and The holding means is characterized in that the signal current groups corresponding to the luminance gradations of the respective color components are set as one set, and the signal current groups are individually captured and held in a set of three for each of the signal current groups. I have.
[0020]
18. The drive control method for a current drive device according to claim 17, wherein a drive current having a predetermined current value is individually supplied to each of the plurality of loads, so that the plurality of loads operate in a predetermined drive state. In the drive control method for a device, during a first operation period, a signal current having a current value obtained by summing a first current and a second current having a current value that is a predetermined number times the first current is generated. Generating and supplying, sequentially taking in the signal current, and individually holding a voltage component corresponding to the first current corresponding to each of the loads, and the first operation timing and time By supplying the drive current based on the held voltage component to each of the plurality of loads at a time during a second operation period that does not overlap with each other, the plurality of loads are connected in parallel with each other. Operating steps and It is characterized in Mukoto.
The drive control method for a current drive device according to claim 18 is the drive control method for a current drive device according to claim 17, wherein the signal current capturing operation during the first operation period includes a plurality of signal current groups. One set is characterized in that the signal currents are simultaneously taken in each of the set of signal current groups.
[0021]
20. The display device according to claim 19, wherein at least a plurality of scanning lines and a plurality of signal lines are disposed so as to be orthogonal to each other, and a plurality of display pixels are arranged in a matrix at intersections of the scanning lines and the signal lines. A display panel, scanning drive means for applying a scanning signal for setting each of the display pixels on a row-by-row basis to the scanning line, and a gradation current based on a display signal through the signal line. A signal driving unit that supplies the display pixel with a predetermined current value to the display pixel in a selected state, thereby providing a light-emitting element provided in each of the display pixels. In a display device that emits light at a predetermined luminance gradation to display desired image information on the display panel, the signal driving unit includes at least a first current based on the display signal and a first current based on the display signal. Predetermined number of times Current generating means for generating and sequentially outputting a signal current having a current value obtained by summing a second current having a current value; a current supply line connected to the current generating means and supplied with the signal current; A current holding unit that supplies the first current and the second current via the current supply line and individually holds a voltage component corresponding to the first current corresponding to each of the display pixels; Means, and current supply means for individually supplying the gradation current generated based on the voltage component held by the current holding means to each of the display pixels via the signal line. It is characterized by having.
[0022]
21. The display device according to claim 20, wherein the signal driving unit sends the signal from the current generation unit to the current holding unit via the current supply line at a first operation timing. A current is supplied, the first current is taken into the current holding means, converted into the voltage component and held, and the current holding is performed at a second operation timing that does not temporally overlap with the first operation timing. The grayscale current based on the voltage component held by the means is collectively supplied to the display pixels via the signal lines by the current supply means, so that the light emitting elements of the display pixels are mutually connected. The light emitting operation is performed in parallel.
[0023]
22. The display device according to claim 21, wherein the current holding unit includes a plurality of current latch units provided corresponding to each of the signal lines. Has a first current path connected to the load via the current supply means, flows the first current having a predetermined current value through the first current path, A load drive control unit that controls the supply of the gradation current based on the charge stored in the charge storage unit to the signal line, and a load drive control unit that controls the first current path. A first current control unit that controls the flow of the first current; and a second current path provided in parallel with the first current path, wherein the first current path is provided in the second current path. A second current control unit that controls the flow of the second current having a current value that is a predetermined number of times the current; Wherein the current supply line is electrically connected to the first current path and the second current path, and the signal having a current value obtained by adding the first current and the second current. It is characterized in that a current is supplied.
[0024]
The display device according to claim 22, wherein in the display device according to claim 21, the current latch unit is configured to control the first current control unit to cause the first current path to pass through the first current path at the first operation timing. A predetermined charge corresponding to the first current is stored in the charge storage unit, and at the second operation timing, according to the charge stored in the charge storage unit by the load drive control unit. The gradation current is supplied to the signal line.
The display device according to claim 23, wherein in the display device according to claim 21 or 22, the current latch unit is provided between the first current path and the current supply line, and the first current flows. A third current path for flowing the first current to the first current path, and a third current control unit for controlling the current flowing in the third current path. .
[0025]
The display device according to claim 24, wherein in the display device according to claim 23, the load drive control unit is provided in the first current path, and a value of the first current flowing through the first current path. And the charge storage unit includes a capacitance element provided between the first switching element and the first current path, and the first current control unit includes: A second switching element for controlling an operation of the first switching element; wherein the third current control unit is provided on the third current path, and controls a current flowing through the third current path. A third switching element, wherein the second current control section is provided in the second current path, and controls a current flowing through the second current path; A second switching element connected in series with the switching element; Is characterized in that it comprises a fifth switching element for controlling the value of current, the.
[0026]
A display device according to a twenty-fifth aspect is characterized in that, in the display device according to the twenty-fourth aspect, the first to fifth switching elements are formed by n-channel amorphous silicon thin film transistors.
The display device according to claim 26, wherein in the display device according to any one of claims 21 to 25, a magnification of a current value of the second current with respect to the first current is determined by the first current control unit and the first current control unit. It is characterized in that it is set based on the size of a transistor constituting the second current control section.
[0027]
The display device according to claim 27 is the display device according to any one of claims 24 to 26, wherein the thin film transistor forming the fifth switching element is different from the thin film transistor forming the first switching element. It is characterized in that the ratio of the channel length to the channel width of the transistor is set to the predetermined number times.
A display device according to claim 28, in the display device according to any one of claims 19 to 27, wherein at least the current holding unit constituting the signal driving unit is formed on the same substrate as the display panel. It is characterized by having.
[0028]
A display device according to claim 29 is the display device according to any one of claims 19 to 28, wherein the display panel is an active matrix display panel.
The display device according to claim 30, wherein in the current driving device according to claim 29, each of the display pixels performs an operation of causing the light emitting element to emit light at a predetermined luminance gradation based on the gradation current by a predetermined light emission. It is characterized by including a pixel drive circuit that controls to continue during the operation period.
A display device according to claim 31 is the display device according to any one of claims 19 to 28, wherein the display panel is a passive matrix display panel.
[0029]
32. The display device according to claim 32, wherein in the display device according to any one of claims 21 to 31, the display signal is a color display signal including a color component including three primary colors of red, green, and blue, The current holding means may set the signal current groups corresponding to the luminance gradations of the respective color components as one set, and individually capture and hold the set of three signal current groups for each of the signal current groups. Features.
The display device according to claim 33 is the display device according to any one of claims 19 to 32, wherein the light emitting element is an organic electroluminescent element.
[0030]
That is, the current driving device and the driving control method according to the present invention include a plurality of devices that operate in a predetermined driving state (light emission luminance) according to a current value of a supplied driving current, such as an organic EL element or a light emitting diode. A current driver that individually supplies a drive current having a predetermined current value to the load (light-emitting element), and includes a single current source during a current holding operation period (first operation timing). A first current (holding current) corresponding to a drive current individually supplied to a plurality of loads by a signal current generation circuit (current generation means), and a predetermined number of times (k times; k: A signal current having a current value obtained by adding a second current (a carrier current) having a current value of one or more (arbitrary number) is sequentially generated and supplied through a current supply line. Current latch circuit (current latch section) The first current (holding current) is sequentially taken into a current holding unit (current holding means), and the first current (holding current) is converted into a voltage component and controlled to be individually held in each current latch circuit. 2), the current based on the voltage component held in each current latch circuit during the current holding operation period is used as the drive current and is applied to each of the plurality of loads via the write control unit (current supply unit). It is configured to perform the control of supplying collectively (simultaneously).
[0031]
Here, each of the current latch circuits provided in the current holding unit is, specifically, a first switching element and a capacitance element that define a current value of a first current (holding current) flowing in a first current path. A load drive control unit including a charge storage unit, and a second switching element that controls an operation state of the first switching element to control a first current (holding current) to flow through the first current path. And a second current having a current value that is a predetermined number of times (k times) of the first current in a second current path provided in parallel with the first current path. A second current control unit including fourth and fifth switching elements for controlling the flow of (carrier current), and a current supply line through which a signal current having a current value that is the sum of the first and second currents flows Flowing the first current through a third current path provided between the first current path and the first current path. Ri has a configuration equipped with a third current control unit having a third switching element for controlling flow of the first current to the first current path, the.
[0032]
In the current latch circuit having such a configuration, in the current holding operation period (first operation timing; first operation period), the current is transferred to the first current path via the first and third switching elements. By controlling the first current (holding current) to flow and the second current (carrier current) to flow through the second current path via the fourth and fifth switching elements, A predetermined charge corresponding to the first current is accumulated in the capacitive element attached to the first switching element, and the supply of the driving current to each load is set to a cut-off state. In a later current supply operation period (second operation timing; second operation period), a drive current equivalent to the first current is generated by the first switching element based on the charge accumulated in the capacitor. Generated Via the current supply means is set so as to be supplied to each load, each of said load is controlled to operate at a predetermined driving state.
[0033]
Thus, in the current holding operation period, the current value that is the sum of the holding current and the carrier current (in other words, the driving current generated by the signal current generation circuit including the single current source and supplied to the load) For example, a signal current having a large current value which is a predetermined number of times or more of the drive current can be supplied to each current latch circuit via a common current supply line. And the variation in the drive characteristics of the load can be suppressed, and even when the drive current supplied to the load is small, the current supplied to the current supply line can be increased. The parasitic capacitance (wiring capacitance) added to the current supply line can be quickly charged, and the voltage component corresponding to the holding current can be satisfactorily held in a short time.
[0034]
Further, in the current driver according to the present invention, all of the first to fifth switching elements constituting the current latch circuit can be constituted by an n-channel type amorphous silicon thin film transistor. In addition, an n-channel type amorphous silicon thin film transistor can be applied. In addition, as a method of setting the relationship between the holding current and the current value of the carrier current, the transistor size of the first and fifth switching elements (channel of the transistor) The ratio of the channel length to the width) can be configured to be a predetermined number of times as described above. As a result, the current holding unit and the current supply unit of the current driver can be all formed of n-channel type amorphous silicon thin film transistors, and can be easily and relatively inexpensively applied by using an established manufacturing technique. The current value of the current and the carrier current can be defined, and a stable current driver having good operation characteristics can be realized.
[0035]
Further, in the display device according to the present invention, a display panel in which display pixels having light emitting elements are arranged in a matrix near an intersection of a scanning line (scanning line) and a data line (signal line) which are orthogonal to each other. In the display device including the above, the above-described current driving device is applied to a data driver (signal driving unit), and a writing operation period (selection period; During the current supply operation period), a driving current based on the voltage component held in the current holding unit at a predetermined operation timing (current holding operation period) prior to the writing operation period is emitted by each of the display pixels. As a gradation current for causing the element to emit light at a desired luminance gradation, the current is supplied collectively to each display pixel via a data line, and during the light emission operation period (non-selection period) of the display pixel group, It is configured to emit light operating each light-emitting element at a desired luminance gradation based on the gradation current.
Here, the current holding unit includes a first current (holding current) generated by a signal current generating circuit including a single current source and corresponding to the grayscale current, and a predetermined number of times the first current. A signal current having a current value that is the sum of the second current having the current value (the carrier current) (a large current value that is a predetermined number of times or more of the holding current) is supplied to each current latch circuit via the current supply line. Then, of the signal current, only the voltage component corresponding to the holding current is held.
[0036]
With this, even when the gradation current to be supplied to each display pixel is very small, the current supplied to the current supply line can be increased. Since the corresponding voltage component can be satisfactorily held in a short time, for example, when the display pixels are miniaturized due to the miniaturization and high definition of the display panel, or each display is performed at a relatively lower luminance gradation. Even when the pixels are caused to emit light, or when the current holding operation period is set short as the number of data lines (signal lines) provided on the display panel increases, the current holding unit of the data driver is used. (Each current latch circuit) satisfactorily holds a voltage component corresponding to the gradation current, and collectively displays a predetermined gradation current at a predetermined operation timing (write operation period; current supply operation period). Can be supplied to the pixels That. Further, since the gradation current is generated based on a signal current supplied by a signal current generation circuit including a single current source, the current characteristics of the gradation current supplied to each display pixel are made uniform. Accordingly, it is possible to suppress variations in the light emission characteristics of the light emitting elements provided in the display pixels and improve display quality.
[0037]
Further, each display pixel constituting a display panel applied to the display device according to the present invention is a pixel driving circuit composed of an n-channel type amorphous silicon thin film transistor or a light emitting element having a thin film structure (for example, an organic EL element or a light emitting element). In the case of having a configuration including a diode or the like, at least the current holding portion (current latch circuit) can be formed on the same substrate as the display panel, so that the manufacturing yield can be improved and the device scale can be improved. By reducing the size of the display device, it is possible to contribute to the cost reduction of the display device.
[0038]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a current drive device, a display device, and a drive control method thereof according to the present invention will be described in detail with reference to embodiments.
<First embodiment>
<Display device>
First, an overall configuration of a display device according to the present invention will be described with reference to the drawings. Here, a case where the current driver according to the present invention is applied to a display driver (data driver) will be described.
[0039]
FIG. 1 is a schematic block diagram illustrating a first embodiment of a display device according to the present invention, and FIG. 2 is a schematic configuration diagram illustrating an example of a display panel applied to the display device according to the present embodiment. . FIG. 3 is a schematic block diagram illustrating another example of the overall configuration of the display device according to the present embodiment. Here, a structure including a display pixel corresponding to an active matrix method as a display panel will be described.
[0040]
As shown in FIGS. 1 and 2, a display device 100 </ b> A according to the present embodiment includes a display panel 110 </ b> A in which a plurality of display pixels are arranged in a matrix, and a display pixel in which a plurality of display pixels are arranged in a row direction. A scan driver (scan driving means) 120A connected to a commonly connected scan line (scan line) SL and a display pixel group arranged in the column direction of the display panel 110A are connected in common for each group. A data driver (signal driving means) 130A connected to the data line (signal line) DL and a display pixel group arranged in parallel with the scanning line SL and arranged in the row direction of the display panel 110A. The operation state of the power supply driver 140 connected to the power supply line VL connected in common, the scanning driver 120A, the data driver 130A, and the power supply driver 140 is controlled. Display data and timing based on a system controller 150 that generates and outputs various control signals to be displayed, and a video signal (in this embodiment, a case where a color video signal is supplied in this embodiment) supplied from the outside of the display device 100A. And a display signal generation circuit 160 for generating a signal and the like.
[0041]
Hereinafter, each of the above configurations will be specifically described.
(Display panel)
Specifically, as shown in FIG. 2, the display panel 110A is orthogonal to the plurality of scanning lines SL and the power supply lines VL arranged in parallel with each other and the scanning lines SL and the power supply lines VL. A plurality of data lines DL arranged as described above, and a plurality of display pixels arranged near each intersection of these orthogonal lines are provided.
[0042]
The display pixels include a scan signal Vsel applied from the scan driver 120A to the scan line SL, a grayscale current Ipix supplied from the signal driver 130A to the data line DL, and a power supply voltage applied from the power supply driver 140 to the power supply line VL. A pixel driving circuit DC that controls a writing operation and a light emitting operation to a display pixel based on Vsc, and a luminance gradation is controlled according to a current value of a driving current supplied by the pixel driving circuit DC. And an organic EL element (light emitting element) OEL. In this embodiment, the case where the organic EL element OEL is applied as the current control type light emitting element is described. However, another light emitting element such as a light emitting diode may be applied.
[0043]
Here, the pixel driving circuit DC roughly controls the selection / non-selection state of each display pixel based on the scanning signal Vsel, takes in the gray scale current Ipix corresponding to the display data in the selected state, and holds it as a voltage level. And a function of supplying a drive current corresponding to the held voltage level to the organic EL element OEL in a non-selected state to maintain an operation of emitting light at a predetermined luminance gradation. A specific circuit configuration example of the pixel drive circuit DC and a drive control operation thereof will be described later in detail.
[0044]
(Scan driver)
The scan driver 120A sequentially applies a selected level (for example, high level) scan signal Vsel to each scan line SL at a predetermined timing based on a scan control signal supplied from the system controller 150, thereby obtaining each row. The display pixel group is set to the selected state, and a grayscale current Ipix based on the display data is supplied to each data line DL by the data driver 130A, so that a predetermined write current is written to each display pixel.
[0045]
Specifically, the scan driver 120A includes a plurality of shift blocks SB each including a shift register and a buffer corresponding to each scan line SL, as shown in FIG. Based on the signals (scan start signal SSTR, scan clock signal SCLK, etc.), the shift register outputs a shift signal that is sequentially shifted downward from above display panel 110A by a shift register through a buffer to a predetermined voltage level (selection level). ) Is applied to each scanning line SL as a scanning signal Vsel.
[0046]
(Data driver)
The data driver 130A is supplied from the display signal generation circuit 160 based on data control signals (output enable signal OE, data latch signal STB, sampling start signal STR, shift clock signal CLK, etc.) supplied from the system controller 150. The display data is fetched and held, and at a predetermined timing, a grayscale voltage corresponding to the display data is converted into a current component, and is controlled so as to be supplied to each data line DL as a grayscale current Ipix. A specific example of the circuit configuration of the data driver 130A and its drive control operation will be described later in detail.
[0047]
(System controller)
The system controller 150 sends a scan control signal and a data control signal (described above) to at least each of the scan driver 120A, the data driver 130A, and the power supply driver 140 based on a timing signal supplied from a display signal generation circuit 160 described later. , A scan shift start signal SSTR, a scan clock signal SCLK, a shift start signal STR, a shift clock signal CLK, a latch signal STB, an output enable signal OE, etc., and a power control signal (power start signal VSTR, power clock signal VCLK, etc.). Then, each driver is operated at a predetermined timing to cause the display panel 110A to output the scanning signal Vsel, the grayscale current Ipix, and the power supply voltage Vsc, and to perform a predetermined driving control operation (detailedly, in the pixel driving circuit DC). Is Continuously to execute the later-described), performs control to display a predetermined image information based on the image signal to the display panel 110A.
[0048]
(Power supply driver)
Based on a power control signal supplied from the system controller 150, the power supply driver 140 synchronizes the display pixel group of each row with a selected level to the power supply line VL based on the power supply control signal supplied from the system controller 150. By applying the power supply voltage Vsc (for example, a voltage level equal to or lower than the ground potential as a low level), for example, from the power supply line VL to the data driver 130 via the display pixel (pixel drive circuit), a predetermined value based on the display data A write current is passed, and a power supply voltage Vsch of a non-selection level (for example, high level) is applied to the power supply line VL in synchronization with the timing when the display pixel group for each row is set to the non-selection state by the scanning driver 120. By applying, for example, from the power supply line VL via the display pixel (pixel driving circuit) The machine EL element OEL direction is controlled so as to flow the write current equivalent to the drive current written based on the display data.
[0049]
Specifically, as shown in FIG. 2, the power supply driver 140 includes a plurality of shift blocks SB each including a shift register and a buffer corresponding to each power supply line VL, similarly to the above-described scan driver 120A. The shift register sequentially shifts the display panel 110A downward from above based on a power supply control signal (power supply start signal VSTR, power supply clock signal VCLK, etc.) supplied from the system controller 150 and synchronized with the scanning control signal. The output shift signal is supplied to each power supply line VL as a power supply voltage Vscl or Vsch having a predetermined voltage level (for example, a low level in a selected state by the scanning driver 120 and a high level in a non-selected state) via a buffer. Applied.
[0050]
(Display signal generation circuit)
The display signal generation circuit 160 extracts, for example, a luminance gradation signal component from a color video signal supplied from the outside of the display device 100A, and converts the luminance gradation signal component into display data for each row of the display panel 110A. Is supplied to the data driver 130A. Here, when the video signal includes a timing signal component that defines the display timing of the image information, such as a television broadcast signal (composite video signal), the display signal generation circuit 160 generates the luminance gradation signal component. In addition to the function of extracting the timing signal component, the function of extracting the timing signal component and supplying it to the system controller 150. In this case, based on the timing signal supplied from the display signal generation circuit 160, the system controller 150 controls the scan control signal and the data control signal supplied to the scan driver 120A, the data driver 130A, and the power supply driver 140; Generate a power control signal.
[0051]
In the present embodiment, a configuration in which the scanning driver 120A and the power supply driver 140 are individually arranged as shown in FIGS. 1 and 2 as the drivers provided around the display panel 110A has been described. The invention is not limited to this. For example, as described above, the scanning driver 120A and the power supply driver 140 operate based on equivalent control signals (scanning control signal and power supply control signal) whose timings are synchronized. For example, as shown in FIG. The driver 120B may be configured to have a function of supplying the power supply voltage Vsc in synchronization with the generation and output timing of the scanning signal Vsel. According to such a configuration, the configuration of the peripheral circuit can be simplified.
[0052]
(One Embodiment of Pixel Drive Circuit)
Next, an example of a circuit configuration of a display pixel applied to the display device (display panel) according to the present invention will be specifically described.
FIG. 4 is a circuit configuration diagram showing one embodiment of a pixel drive circuit applied to the display panel according to the present invention, and FIG. 5 is a conceptual diagram showing an operation in the pixel drive circuit according to the present embodiment. Note that the pixel driving circuit described here is merely an example which can be applied to the display device of the present invention, and may have another circuit configuration having an equivalent operation function. Nor.
[0053]
As shown in FIG. 4, the pixel drive circuit DCx according to the present embodiment has, for example, a gate terminal connected to the scan line SL near the intersection of the scan line SL and the data line DL arranged orthogonally to each other. , A source terminal is connected to the power supply line VL disposed in parallel with the scanning line SL, a drain terminal is connected to the contact N11, a thin film transistor Tr11 is connected, a gate terminal is connected to the scanning line SL, and a source terminal and a drain terminal are connected to the data line DL. And a thin film transistor Tr12 connected to the contact N12, a gate terminal connected to the contact N11, a source terminal and a drain terminal connected to the power supply line VL and the contact N12, and a thin film transistor Tr13 connected between the contact N11 and the contact N12. And a capacitor C11. The organic EL element OEL whose light emission state (brightness gradation) is controlled by the drive current supplied from the pixel drive circuit DCx has an anode terminal connected to the contact N12 of the pixel drive circuit DCx and a cathode terminal connected to the pixel drive circuit DCx. Are connected to the ground potential. Here, the capacitor C11 may be a parasitic capacitance formed between the gate and the source of the thin film transistor Tr3, or a capacitive element may be separately added between the gate and the source in addition to the parasitic capacitance. It may be something.
[0054]
In the drive control operation of the organic EL element OEL in the pixel drive circuit DCx having such a configuration, a current corresponding to the light emission state (luminance gradation) of the organic EL element OEL is written to the pixel drive circuit DCx and held as a voltage component. A driving current corresponding to the light emitting state is supplied to the organic EL element OEL based on the voltage component written and held in the writing operation period (selection period) and the writing operation period, and a predetermined luminance gradation This is performed by setting a light emitting operation period (non-selection period) in which the light emitting operation is performed. Here, the writing operation period and the light emitting operation period are set so as not to overlap with each other in terms of time.
[0055]
Hereinafter, a specific description will be given.
(Write operation period)
First, in the writing operation period, for example, a high-level (selection level) scan signal Vsel (Vslh) is applied to the scan line SL, and a low-level power supply voltage Vscl is applied to the power supply line VL. Is applied. Further, in synchronization with this timing, a predetermined gradation current Ipix necessary for causing the organic EL element OEL to emit light at a predetermined luminance gradation is supplied to the data line DL. Here, a negative current (−Ipix) is supplied as a grayscale current, and the current is drawn in the direction of the data line DL from the pixel drive circuit DCx.
[0056]
As a result, as shown in FIG. 5A, the thin film transistors Tr11 and Tr12 constituting the pixel driving circuit DCx are turned on, and the low-level power supply voltage Vscl is applied to the contact N11 (that is, the gate terminal of the thin film transistor Tr13 and the capacitor C11). ), And the operation of drawing the grayscale current (Ipix) into the data line DL is performed, so that a voltage level lower than the low-level power supply voltage Vscl through the thin film transistor Tr12 is applied to the contact N12. (That is, the source terminal of the thin film transistor Tr13 and the other end of the capacitor C11).
[0057]
As described above, the potential difference is generated between the contacts N11 and N12 (between the gate and the source of the thin film transistor Tr13), so that the thin film transistor Tr13 is turned on and, as shown in FIG. The write current I11 corresponding to the grayscale current Ipix flows in the direction of the data line DL via the contact point N12 and the thin film transistor Tr12.
At this time, a charge corresponding to a potential difference generated between the contacts N11 and N12 (between the gate and source of the Tr13 of the thin film transistor) is accumulated in the capacitor C11 and is held (charged) as a voltage component. In addition, a power supply voltage Vscl having a voltage level equal to or lower than the ground potential is applied to the power supply line VL, and the write current I11 is controlled to flow in the data line DL direction. The potential applied to the anode terminal (contact N12) is lower than the potential (ground potential) of the cathode terminal, which means that a reverse bias voltage is applied to the organic EL element OEL. No driving current flows, and no light emission operation is performed.
[0058]
(Emission period)
Next, during the light emitting operation period of the organic EL element OEL after the end of the write operation period, the low-level selection signal Vsel (Vsll) is applied to the scan line SL, and the high level is applied to the power supply line VL. A level power supply voltage Vsch is applied. Further, in synchronization with this timing, the operation of pulling in the gradation current Ipix is stopped.
As a result, as shown in FIG. 5B, the thin film transistors Tr11 and Tr12 constituting the pixel driving circuit DCx are turned off, and the power supply voltage to the contact N11 (ie, the gate terminal of the thin film transistor Tr13 and one end of the capacitor C11) is turned on. The application of Vsc is cut off, and the application of the voltage level due to the operation of drawing the grayscale current Ipix to the contact N12 (that is, the source terminal of the thin film transistor Tr13 and the other end of the capacitor C11) is cut off. Holds the charge accumulated in the above-described writing operation.
[0059]
As described above, since the capacitor C11 holds the charging voltage at the time of the write operation, the potential difference between the contacts N11 and N12 (between the gate and source of the transistor Tr13 of the thin film transistor) is held, and the thin film transistor Tr13 is turned on. To maintain. Further, since the power supply voltage Vsch having a voltage level higher than the ground potential is applied to the power supply line VL, the potential applied to the anode terminal (contact N12) of the organic EL element OEL is equal to the potential of the cathode terminal (ground). Potential).
[0060]
Therefore, as shown in FIG. 5B, the driving current I12 flows from the power supply line VL to the organic EL element OEL in the forward bias direction via the thin film transistor Tr13 and the contact N12, and the organic EL element OEL is driven to a predetermined luminance gradation. Emits light. Here, the potential difference (charge voltage) held by the capacitor C11 corresponds to the potential difference when the write current I11 corresponding to the grayscale current Ipix flows in the thin film transistor Tr13, and therefore, the drive current I12 flowing through the organic EL element OEL is Have a current value (I12 ≒ I11) equivalent to the write current I11. Thus, in the light emitting operation period, the drive current I12 is continuously supplied via the thin film transistor Tr13 based on the voltage component corresponding to the predetermined light emitting state (luminance gradation) written in the write operation period. That is, the organic EL element OEL continues to emit light at a desired luminance gradation.
[0061]
Here, each of the thin film transistors Tr11 to Tr13 constituting the pixel driving circuit DCx as described above is not particularly limited. However, by applying all n-channel MOS transistors as the thin film transistors Tr11 to Tr13, Since the control operation can be favorably performed, a single channel thin film transistor using amorphous silicon can be favorably applied to the pixel drive circuit DCx. Therefore, it is possible to manufacture a pixel drive circuit having stable operation characteristics at a relatively low cost by applying the already established manufacturing technology.
[0062]
Further, in the pixel drive circuit DCx as described above, a function of converting the current level of the gradation current Ipix according to a desired luminance gradation to a voltage level (that is, a function as a current / voltage conversion transistor), Since the function of supplying a drive current I12 having a predetermined current value to the organic EL element OEL (that is, the function as a light emission drive transistor) is realized by the same thin film transistor Tr13, the function of each thin film transistor constituting the pixel drive circuit DCx is realized. It has the advantage of not being affected by variations in operating characteristics (such as source-drain current).
[0063]
(Another Embodiment of Pixel Drive Circuit)
Note that as a configuration of a display pixel (pixel driving circuit) applicable to the display panel according to the present invention, as described in the above-described embodiment, the grayscale current Ipix set by the data driver 130A is applied to the display pixel (pixel). In addition to a pixel driving circuit adopting a method of realizing a writing operation by drawing in from the pixel driving circuit DC) side to the data driver 130A via the data line DL (hereinafter, referred to as a “current sink method” for convenience). As shown below, a method of realizing the writing operation by flowing the grayscale current Ipix from the data driver 130A side to the display pixel (pixel driving circuit DC) side via the data line DL (hereinafter referred to as “convenient”) A pixel driving circuit employing a “current application method” can be applied. The individual application of the pixel driving circuit in the current sink method and the current application method will be described in a data driver current supply method described later.
[0064]
FIG. 6 is a circuit configuration diagram showing another embodiment of the pixel drive circuit applied to the display panel according to the present invention, and FIG. 7 is a conceptual diagram showing an operation in the pixel drive circuit according to the present embodiment. . Note that the same components as those of the above-described pixel driving circuit are denoted by the same reference numerals and described.
That is, for example, as shown in FIG. 6, the pixel drive circuit DCy according to the present embodiment has the first gate terminal near the intersection of the scan line SL and the data line DL arranged orthogonally to each other. , A thin film transistor Tr21 having a source terminal and a drain terminal connected to the data line DL and the contact N21, a thin film transistor Tr22 having a gate terminal and a drain terminal connected to the contact N21, and a source terminal connected to the power supply line VL, respectively. A thin film transistor Tr23 having a gate terminal connected to the contact N21, a source terminal connected to the power supply line VL, and a capacitor C21 connected between the contact N21 (the gate terminal of the thin film transistor Tr22) and the power supply line VL. have. The organic EL element OEL whose light emitting state is controlled by the driving current supplied from the pixel driving circuit DCy has an anode terminal connected to the drain terminal of the thin film transistor Tr23, and a cathode terminal connected to the ground potential. Configuration. Here, in FIG. 6, the thin film transistor Tr21 is configured by an NMOS transistor, and the thin film transistors Tr22 and Tr23 are configured by PMOS transistors. The capacitor C21 is a parasitic capacitance formed between the gate and the source of the thin film transistors Tr22 and Tr23 (the contact N21 and the power supply line VL).
[0065]
(Write operation period)
In the drive control operation of the organic EL element OEL in the pixel drive circuit DCy having such a configuration, first, for example, a high-level (selection level) scan signal Vsel (Vslh) is applied to the scan line SL during the write operation period. ) Is applied, and in synchronization with this timing, a predetermined gradation current Ipix necessary for causing the organic EL element OEL to emit light at a predetermined luminance gradation is supplied to the data line DL. Here, a positive polarity current (+ Ipix) is supplied as a gradation current, and the current is set so as to flow from the data driver 130A side to the pixel drive circuit DCy via the data line DL. At this time, a predetermined low-level power supply voltage Vsc is applied to the power supply line VL.
[0066]
As a result, as shown in FIG. 7A, the thin film transistor Tr21 included in the pixel drive circuit DCy is turned on, and the write current I21 corresponding to the gray scale current Ipix supplied to the data line DL by the data driver 130A. Is taken into the contact N21 via the thin film transistor Tr21, and the electric charge based on the write current I21 (gray-scale current Ipix) is accumulated in the capacitor C21 formed between the contact N21 and the power supply line VL. At this time, since a high-level voltage level based on the write current I21 is applied to the contact N21 (that is, the gate terminal of the thin film transistors Tr22 and Tr23), both the thin film transistors Tr22 and Tr23 operate OFF.
[0067]
(Emission period)
Next, during the light emitting operation period of the organic EL element after the end of the writing operation period, a low-level (non-selection level) scan signal Vsel (Vsll) is applied to the scan line SL and the power supply line VL is applied. A predetermined high-level power supply voltage Vsc is applied. Further, in synchronization with this timing, the operation of flowing the grayscale current Ipix is stopped.
As a result, the thin-film transistor Tr21 constituting the pixel drive circuit DCy is turned off, and the supply of the write current I21 to the contact N21 is cut off. Therefore, the capacitor C21 holds the charge accumulated in the above-described write operation. I do. When the high-level power supply voltage Vsc is applied to the power supply line VL, the contact N21 holds a low-level voltage level corresponding to the charging voltage of the capacitor C21.
[0068]
As described above, when the voltage level of the contact N21 is held at the low level, the thin film transistors Tr22 and Tr23 are turned on, and as shown in FIG. The drive current I22 flows in the EL element OEL in the forward bias direction, and the organic EL element OEL emits light at a predetermined luminance gradation.
[0069]
(First Embodiment of Data Driver)
Next, a specific configuration of the data driver applied to the display panel according to the present embodiment will be described.
FIG. 8 is a circuit configuration diagram showing a first example of a data driver (current driving device) applied to the display device according to the present embodiment, and FIG. 9 is applied to the data driver according to the present example. FIG. 10 is a circuit configuration diagram illustrating an example of a display signal current generation circuit according to an embodiment. FIG. 10 is a circuit configuration diagram illustrating an example of a voltage-current conversion / current supply circuit applied to the data driver according to the present embodiment.
[0070]
For example, as shown in FIG. 8, the data driver 130A according to the present embodiment shifts the sampling start signal STR based on a shift clock signal CLK supplied as a data control signal from the system controller 150, while shifting the shift signal SR1, .., And one row of display data D supplied from the display signal generation circuit 160. 0 ~ D n Based on the (digital data), a signal current corresponding to the luminance gradation of each of the red (R), green (G), and blue (B) components (hereinafter referred to as “color component current” for convenience) Ir , Ig, and Ib, and a signal current generating circuit 132A (current generating means) for supplying the signals via individual signal lines (current supply lines) Lr, Lg, and Lb, respectively, and sequentially supplied from the signal current generating circuit 132A. Display data D for one line 0 ~ D n , Based on the input timing of the shift signals SR1, SR2, SR3,... From the shift register circuit 131, and the current latch circuits RC1, RC2, RC3,. A current holding unit 133 (current holding means) for individually capturing and holding the color component currents Ir, Ig, and Ib individually held in the current holding unit 133. And a write control unit 134 (current supply unit) that collectively supplies the display pixel group of a predetermined row via each data line DL based on the data line DL.
[0071]
Here, the gray-scale current of each color component generated by the signal current generation circuit 132A and stored in the current storage unit 133 and supplied to each display pixel via the data line DL is, as described later, a positive current. It may be a current component having a negative polarity or a current component having a negative polarity. That is, the data driver 130A according to the present embodiment causes the grayscale current corresponding to the display data to flow from the data driver 130A side to the display panel 110A via the data line DL to the display panel 110A (display pixel). The polarity of the current may be set as described above, or conversely, the polarity of the current may be set so as to draw the gradation current from the display panel 110A side toward the data driver 130A.
[0072]
(Signal current generation circuit)
As shown in FIG. 9, the signal current generation circuit 132A described above roughly displays the display data D for one row supplied from the display signal generation circuit 160 based on the data latch signal STB. 0 ~ D n Latch 132a for each of the RGB color components, and a gradation generation voltage V supplied from power supply means (not shown). 0 ~ V n Based on the display data D 0 ~ D n D / A conversion circuit 132b that converts the current into a predetermined analog signal voltage (grayscale voltage Vpix), and generates signal currents (color component currents) Ir, Ig, and Ib for each of the RGB color components based on the grayscale voltage Vpix. Then, based on the output enable signal OE supplied from the system controller 150, the color component currents Ir, Ig, and Ib are converted into the current holding unit 133 via individual signal lines Lr, Lg, and Lb for each of the RGB color components. And a voltage / current conversion / current supply circuit 132c to be supplied to the power supply. That is, the signal current generation circuit 132A according to the present embodiment 0 ~ D n The circuit configuration for generating a color component current related to the light emission luminance of the organic EL element OEL (light emitting element) corresponding to the color component for each of the color components included in the three color components of RGB It has a configuration with a set.
[0073]
Here, as the voltage-current conversion / current supply circuit 132c, for example, as shown in FIG. 10, a grayscale voltage Vpix is input to an inverting input terminal (-) via an input resistor R, and a non-inverting input terminal ( +), A reference voltage (ground potential) is input via an input resistor R, and the output terminal is connected to an inverting input terminal (−) via a feedback resistor R, and the output terminal of the operational amplifier OP1 , The potential of a contact NA provided via an output resistor R is input to a non-inverting input terminal (+), the output terminal is connected to the inverting input terminal (−), and the operational amplifier OP1 is connected via the output resistor R. And an on / off operation based on an output enable signal OE supplied from the system controller 150, which is connected to the operational amplifier OP2 connected to the non-inverting input terminal (+) and the contact NA. Line Lr, Lg, color component current Ir to Lb, Ig, and a switching unit SW for controlling the supply state of Ib, a structure having a can be favorably applied.
According to the voltage-current conversion / current supply circuit 132c, the color component currents Ir, Ig, and Ib of Ir, Ig, and Ib = Vpix / R are generated for the input grayscale voltage Vpix, and the output is generated. Based on the enable signal OE, the signal is supplied to the current holding unit 133 via each signal line Lr, Lg, Lb.
[0074]
(Current holding unit)
FIG. 11 is a circuit configuration diagram illustrating an example of a main configuration (current latch circuit) of a current holding unit applied to the data driver according to the present embodiment. FIG. 12 is a conceptual diagram illustrating an operation in the current holding unit. It is. FIG. 13 is a timing chart illustrating an example of the operation of the current holding unit.
[0075]
As shown in FIG. 11, current latch circuits RC1, RC2, RC3,... (Hereinafter referred to as “current latch circuit RCx” for convenience) applied to the current holding unit according to the present embodiment include, for example, One of shift signals SR1, SR2, SR3,... (Hereinafter, referred to as “shift signal SR” for convenience) output from the shift register circuit 131 at a predetermined timing is applied to a gate terminal (control terminal). In addition, a thin film transistor Tr31 (second switching element) having a source terminal connected to the power supply line PL (power supply voltage Vdd), a drain terminal connected to the contact N31, and a shift signal output from the shift register circuit 131 to a gate terminal. While the SR is applied, the color component currents Ir, Ig, and Ib are supplied from the signal current generation circuit 132A to the source terminal and the drain terminal. The thin film transistor Tr32 (third switching element) connected to any of the supplied signal lines Lr, Lg, Lb (hereinafter referred to as “signal line Lx” for convenience) and the contact N32, and the gate terminal is connected to the contact N31, a thin film transistor Tr33 (first switching element) having a source terminal and a drain terminal connected to the power supply line PL and the contact N32, and a capacitor C31 (charge storage unit; capacitive element) connected between the contact N31 and the contact N32. ), The shift signal SR is applied to the gate terminal, and the thin film transistor Tr34 (fourth switching element) whose source terminal and drain terminal are connected to the power supply line PL and the contact N33, respectively, and the gate terminal is connected to the contact N31. The source terminal and the drain terminal are connected to the contact N33 and the signal line Lx, respectively. It has a thin film transistors connected Tr35 (fifth switching element), the configuration with a.
[0076]
In FIG. 11, a thin film transistor Tr36 is a switching unit included in the write control unit 134, and based on a write control signal WE supplied from the system controller 150, a color component held in the current latch circuit RC. Control is performed to output a driving current (gradation current) based on the currents Ir, Ig, and Ib to the data line DL. Here, each of the thin film transistors Tr31 to Tr36 included in the current latch circuit RC and the write control unit 134 can be formed of n-channel type amorphous silicon.
[0077]
That is, in the current latch circuit RCx having the above-described configuration, the current path between the power supply line PL where the thin film transistor Tr33 is provided and the contact N32 constitutes a first current path according to the present invention, and the first current path The circuit configuration including the path, the thin film transistor Tr33, and the capacitor C31 constitutes a load drive control unit according to the present invention. The circuit configuration including the thin film transistor Tr31 forms a first current control unit according to the present invention. Further, the current path between the contact N32 provided with the thin film transistor Tr32 and the signal line Lx constitutes a third current path according to the present invention, and the circuit configuration including the third current path and the thin film transistor Tr32 corresponds to the present invention. The third current control unit is configured. Further, a current path between the power supply line PL provided with the thin film transistors Tr34 and Tr35 and the signal line Lx forms a second current path according to the present invention, and a circuit configuration including the second current path and the thin film transistors Tr34 and Tr35 Constitutes a second current control unit according to the present invention.
[0078]
In the current latch circuit RC having the above-described circuit configuration, the transistor size of the thin film transistor Tr35 is configured to be an arbitrary predetermined number times larger than that of the thin film transistor Tr33. That is, the dimension ratio L / W (Tr35) of the channel region constituting the thin film transistor Tr35 is 1 or more with respect to the dimension ratio (channel length / channel width) L / W (Tr33) of the channel region constituting the thin film transistor Tr33. (K is an arbitrary positive number of 1 or more). As a result, the potential of the contact N31 commonly connected to the gate terminals of the thin film transistors Tr33 and Tr35 causes the current path (between the source and the drain) of the thin film transistor Tr33 as shown in the following equation (1) and FIG. A current (a carrier current I32 described later) that is a predetermined number k times larger than a flowing current (a write current I31 described later) flows in the current path (between the source and the drain) of the thin film transistor Tr35.
L / W (Tr33): L / W (Tr35) = 1: k = I31: I32
ＩI32 = k × I31 (1)
[0079]
As shown in FIG. 13, the drive control operation in the current holding unit 133 having such a configuration is performed by using any one of the color component currents Ir, Ig, and Ib supplied from the signal current generation circuit 132A to the current latch circuit RCx. Hereinafter, for the sake of convenience, a “color component current Ix” is written, and a current holding operation (current holding operation period; first operation timing, first operation period) for holding as a voltage component is performed during the current holding operation. A current supply operation (current supply operation period; second operation timing) for supplying a gradation current Ipix corresponding to the color component current Ix to each display pixel via the data line DL based on the written and held voltage component. , A second operation period). Here, during the current holding operation period, a plurality of current latch circuits RC1 provided in the current holding unit 133 are provided based on the shift signals SR1, SR2, SR3,... Sequentially output from the shift register circuit 131 described above. , RC2, RC3,... Sequentially take in and hold the color component currents Ir, Ig, and Ib supplied to the signal lines Lr, Lg, and Lb, and successively execute the operation of holding the color component currents. The current supply operation period is set so that the color component currents Ir, Ig, Ib held in the current latch circuits RC1, RC2, RC3,... Are supplied collectively to each display pixel as the grayscale current Ipix. Is done. Hereinafter, a specific description will be given.
[0080]
(Current holding operation)
First, in the current holding operation period, as shown in FIG. 13, the color component currents Ir, Ig, and Ib from the signal current generation circuit 132A are supplied with shift signals (high-level signal voltages) SR1, SR2, and SR2 from the shift register circuit 131. Are supplied to the signal lines Lr, Lg, Lb at the timing synchronized with SR3,..., And the shift signals SR1, SR2, SR3,. ,... Sequentially turn on the thin film transistors Tr31, Tr32, and Tr34, as shown in FIG. Here, when the color component currents Ir, Ig, and Ib supplied by the signal current generation circuit 132A described above are negative currents, the low-level power supply voltage Vdd (Vdl) is applied to the power supply line PL. .
[0081]
As a result, the low-level power supply voltage Vdl is applied to the contact point N31, and the color component currents Ir, Ig, Ib are supplied to the current latch circuits RC1, RC2, RC3,... Via the signal lines Lr, Lg, Lb. When the operation of drawing in the direction of the signal current generation circuit 132A from the side is performed, a low-level power supply is applied to each source terminal of the thin film transistors Tr33 and Tr35 (that is, the connection contact N34 with the signal lines Lr, Lg, and Lb). A predetermined voltage level lower than the voltage Vdl is applied, and the thin film transistors Tr33 and Tr35 are turned on.
[0082]
Therefore, a current drawn from the power supply line PL in the direction of the signal lines Lr, Lg, and Lb via the thin film transistor Tr33, the contact N32, and the thin film transistor Tr32 according to the transistor size of the thin film transistor Tr33 (hereinafter, referred to as “holding current” for convenience) As the current I31 flows, a drawn current (hereinafter referred to as a “carrier current” for convenience) I32 from the power supply line PL to the signal lines Lr, Lg, and Lb via the thin film transistors Tr34 and Tr35 in accordance with the transistor size of the thin film transistor Tr35. Flows. Here, since the color component currents Ir, Ig, and Ib supplied to the respective signal lines Lr, Lg, and Lb correspond to the sum of the holding current I31 and the carrier current I32, the following equation (1) is used. As shown in the following equation (2), the current value is set to be a predetermined number times (k times) or more of the holding current (corresponding to the gradation current supplied to the display pixel) I31.
Ir, Ig, Ib = I31 + I32 = (1 + k) × I31 (2)
[0083]
At this time, the gate voltage of the thin film transistor Tr33 (the potential of the contact N31) is a voltage value necessary for flowing the holding current I31 between the drain and the source of the thin film transistor Tr33. A capacitor (for example, parasitic capacitance + additional storage capacitance) C31 provided therebetween is charged as a voltage component. Although not shown, when the holding current I31 flows between the drain and the source of the thin film transistor Tr33 and the gate voltage is held, the gate voltage of the thin film transistor Tr31 (high-level shift signal) is added to the capacitor C31. ) And the source voltage (gate voltage of the thin film transistor Tr33) is charged as a voltage component to the parasitic capacitance of the thin film transistor Tr31. In this state, since the write control signal WE applied to the gate terminal of the thin film transistor Tr36 is set to a low level, the current holding unit 133 (data driver 130A) and the data line DL (display panel 110A) Are electrically isolated from each other, and the potential on the current latch circuit RCx side (contact N32) is not supplied to the data line DL.
[0084]
As shown in FIG. 13, the current holding operation is performed by the shift register circuit 131 for all the current latch circuits RC1, RC2, RC3,... Provided for each data line DL (display pixel). Are sequentially executed in time series based on the output timing of the shifted signals SR1, SR2, SR3,. That is, when the operation period (signal current supply period) required to capture and hold the color component currents Ir, Ig, and Ib based on the respective display data having the respective color components of RGB is Trgb, the individual color component current Ir , Ig, and Ib in the current latch circuits, Tr, Tg, and Tb are Tr, Tg, and Tb = Trgb / 3, respectively. Each of the current latch circuits RC1, RC2, RC3,. The display data (current of each color component) is sequentially stored in.
[0085]
(Current supply operation)
Next, in the current supply operation period after the end of the current holding operation period, the shift signals SR1, SR2, SR3,... From the shift register circuit 131 are shut off as shown in FIG. By applying the signal voltage), the thin film transistors Tr31, Tr32, and Tr34 are turned off as shown in FIG. At this time, the high-level power supply voltage Vdd (Vdh) higher than the ground potential is applied to the power supply line PL, and the operation of drawing in the color component currents Ir, Ig, and Ib by the signal current generation circuit 132A is stopped.
[0086]
As a result, the application of a specific voltage level to the contacts N31 and N32 due to the drawing operation of the color component currents Ir, Ig, and Ib is cut off, and the voltage charged in the capacitor C31 is held as it is, so that the thin film transistor Tr33 Maintains the ON state, and since the high-level power supply voltage Vdh is applied to the power supply line PL, the high-level voltage level is applied to the contact point N32. At this time, when the high-level write control signal WE is applied from the system controller 150, the thin film transistor Tr36 is turned on, and is held in the capacitor C31 from the power supply line PL to the contact N32 via the thin film transistor Tr33. A current I33 based on the voltage component flows. Therefore, the grayscale current Ipix including the current I33 is supplied from each current latch circuit RCx to each data line DL via the thin film transistor Tr36. Further, the gradation current Ipix (current I33) supplied to the data line DL has a current value (Ipix ≒ I31) equivalent to the holding current I31.
[0087]
Here, as the pixel drive circuit DC provided in each display pixel of the display panel 110A, for example, the above-described circuit configuration of the current application method (see FIGS. 6 and 7) is applied, and the writing operation period of the display pixel and By setting the current supply operation period so as to be synchronized, the grayscale current Ipix (current I33) corresponding to the display data is captured and held (written) in each display pixel during the write operation period of the pixel drive circuit DCy. In the light emitting operation period, a driving current corresponding to the held gradation current Ipix is supplied to the organic EL element OEL, and the light emitting operation is performed at a predetermined luminance gradation.
[0088]
(Display device drive control method)
Next, an operation of the display device having the above-described configuration will be described with reference to the drawings.
FIG. 14 is a timing chart illustrating an example of a drive control method in the display device according to the present embodiment.
[0089]
First, as shown in FIG. 14, the drive control method in the display device having the above-described configuration sets one display period Tsc as one cycle, and sets a display connected to a specific scan line within the one scan period Tsc. Based on the write operation period (selection period) Tse in which a pixel group is selected and a signal current corresponding to display data is written and held as a signal voltage, and based on the signal voltage written and held in the write operation period Tse, A drive current corresponding to the display data is supplied to the organic EL element, and a light emitting operation period (non-selection period of a display pixel) Tnse for performing a light emitting operation at a predetermined luminance gradation is set (Tsc = Tse + Tnse). During the operation period, drive control equivalent to that of the above-described pixel drive circuit DC is performed. Here, the write operation periods Tse set for each row are set so that there is no time overlap between them. In FIG. 14, the write operation period Tse corresponds to the current supply operation period in the current holding unit 133. Although not shown, the current holding operation period in the current holding unit 133 may be set within the same scanning period Tsc and immediately before the write operation period Tse. It may be set at a separate timing prior to the scanning period Tsc.
[0090]
That is, in the writing operation period Tse for the display pixels, as shown in FIG. 14, the scan line SL and the power supply line are applied to the display pixels of the specific row (the i-th row) by the scan driver 120 and the power supply driver 140. By scanning VL to a predetermined signal level, the data driver 130A (the current holding unit 133 and the write control unit 134) writes the write current I11 corresponding to the grayscale current Ipix supplied collectively to each data line DL. Is performed simultaneously as a voltage component, and in the subsequent light emission operation period Tnse, the drive current I12 based on the voltage component held during the write operation period Tse is continuously supplied to the organic EL element OEL. Thus, the light emitting operation is continued at the luminance gradation corresponding to the display data.
As shown in FIG. 14, a series of such drive control operations are sequentially and repeatedly performed for the display pixel groups of all the rows constituting the display panel 110A, so that the display data for one screen of the display panel is written. The display pixel corresponding to each color component emits light at a predetermined luminance gradation, and image information is displayed at a desired color gradation.
[0091]
Therefore, according to the current driving device, the display device, and the drive control method according to the present embodiment, in order to cause the organic EL element OEL to emit light with a small gradation current, a small current (holding current) is supplied to each current latch circuit. ), The color component currents Ir, Ig, Ib (= () having a current value that is a predetermined number times or more larger than the holding current I31 flowing through the thin film transistor Tr33 as shown in the above equation (2). 1 + k) × I31) can flow through each signal line Lr, Lg, Lb, so that the parasitic capacitance added to the signal lines Lr, Lg, Lb of the display panel 110A is quickly charged with a large current, and the display data , The color component currents Ir, Ig, and Ib having predetermined current values according to the above can be supplied stably at an early stage, and the time required for the current holding operation can be shortened. In other words, this means that the display data (holding current) can be satisfactorily held even when the current holding operation period is set to be short. A display device having a display panel and excellent display response characteristics can be realized.
[0092]
Further, in the current driving device and the display device according to the present embodiment, the grayscale current Ipix supplied collectively to the display pixel group of a specific row via each data line DL includes a single current source. Since it is generated based on the color component currents Ir, Ig, and Ib generated by the signal current generation circuit 132A and supplied to each current latch circuit via each signal line Lr, Lg, Lb, it is supplied to each display pixel. The current characteristics of the gray scale currents Ipix can be made uniform, the variation in the light emission characteristics of the light emitting elements (organic EL elements) provided in the display pixels can be suppressed, and the display quality can be improved.
[0093]
In this embodiment, as the configuration of the data driver 130A, the color component currents Ir, Ig, and Ib are supplied from the current holding unit 133 side so as to be drawn in the direction of the signal current generation circuit 132A (that is, the negative polarity color). ., Of the current holding unit 133 as voltage components, and then the above-mentioned voltage is supplied from the current holding unit 133 side toward the display panel 110A. Although the case where the grayscale current Ipix corresponding to the component (color component current) is supplied (that is, the positive grayscale current is supplied) has been described, the present invention is not limited to this. As the pixel drive circuit DC provided in the pixel, the circuit configuration of the above-described current sink method (see FIGS. 4 and 5) may be applied. In this case, in the configuration of the data driver 130A (current holding unit 133) described above, the current of the gray scale current Ipix supplied to the display panel 110A is drawn from the display pixel side toward the current holding unit 133. The polarity (the direction in which the current flows) may be set in reverse.
[0094]
Specifically, for example, in the current latch circuit RCx shown in FIGS. 11 and 12, during the current supply operation period (corresponding to the write operation period on the pixel drive circuit side), the power supply line PL of the current latch circuit RCx is Is set so that a low-level power supply voltage Vdl equal to or lower than the low-level power supply voltage Vscl applied to the power supply line VL of the pixel drive circuit DC is applied. As a result, in the current supply operation (writing operation of the pixel driving circuit DC) by the current holding unit 133, the grayscale current Ipix flows from the display pixel side to the current holding unit 133 via the data line DL. The write current I11 corresponding to the gradation current Ipix can be written to the pixel drive circuit DCx.
[0095]
Further, the configuration of the data driver 130A corresponding to the pixel driving circuit DCx of the current sink system is such that each color component current Ir supplied from the signal current generation circuit 132A to the current holding unit 133 via each signal line Lr, Lg, Lb. , Ig, and Ib are set to flow from the signal current generation circuit 132A side toward the current holding unit 133. Thus, in the current holding operation by the current holding unit 133, the respective color component currents Ir, Ig, Ib supplied to the current latch circuits RC1, RC2, RC3,... Via the signal lines Lr, Lg, Lb are converted into currents. Are shunted so as to have current values corresponding to the transistor sizes of the thin film transistors Tr33 and Tr35 provided in the latch circuits RC1, RC2, RC3,..., And are supplied as a holding current and a carrier current via the thin film transistors Tr33 and Tr35. Since the current flows in the line PL (flows in the opposite direction to the holding current I31 and the carrier current I32 shown in FIG. 12A), the thin film transistor Tr33 is turned on by the voltage component held by the holding current I31, Each data line DL is connected from the display pixel side by the ON operation of Tr36. To flowing the gradation current Ipix to draw the current holding unit 133 direction, it is possible to write the write current I11 corresponding to the gradation current Ipix to the pixel drive circuit DCx current sink type.
[0096]
In the above-described embodiment, a current holding unit 133 that holds a predetermined holding current (gray level current Ipix) based on the color component currents Ir, Ig, and Ib according to the display data is provided inside the data driver 130A. , The display panel 110A is shown as a separate configuration, but the present invention is not limited to this, and as shown below, it may be formed integrally with the display panel 110A on the same substrate. Good.
FIG. 15 is a circuit diagram showing another example of the data driver applied to the display panel according to the present embodiment. In addition, about the structure equivalent to the above-mentioned Example, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.
[0097]
As shown in FIG. 15, the data driver 130B according to the present embodiment replaces the current holding unit 133 and the write control unit 134 shown in the above-described embodiment (see FIG. 8) with display pixels (especially, , The pixel array, the current holding unit 133 and the write control unit 134 are integrally formed on the same substrate (array substrate) by using the same channel type (n-channel type) thin film transistor as the pixel driving circuit DC). And a shift register circuit 131 and a signal current generation circuit 132A are formed separately from the display panel 110B.
With such a configuration, all the circuit configurations of the display panel 110B (on the array substrate) can be formed by n-channel thin film transistors, so that the manufacturing process is relatively complicated and the manufacturing cost is high. A display device with stable operation characteristics can be manufactured at low cost by using amorphous silicon, whose manufacturing technology has already been established, without using the manufacturing technology of single crystal silicon.
[0098]
(Second embodiment of data driver)
Next, a second embodiment of the data driver applied to the display device according to the present invention will be described with reference to the drawings.
FIG. 16 is a circuit configuration diagram showing a second embodiment of a data driver (current driving device) applied to the display device according to the present invention, and FIG. 17 is an example of an operation in the data driver according to the present embodiment. FIG. In addition, about the structure equivalent to the above-mentioned Example, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.
[0099]
In the above-described embodiment (see FIG. 8 and FIG. 13), the current holding unit 133 is formed, and each of the current latch circuits RC1, RC2, RC3,. The shift register circuit 131 sequentially outputs shift signals SR1, SR2, SR3,..., And outputs the RGP color component currents Ir, Ig, and Ib for each operation period of Tr, Tg, and Tb (= Trgb / 3). Although the case of having the configuration of taking in and holding in a series has been described, in the present embodiment, the configuration of collectively taking in and holding each color component current Ir, Ig, Ib of RGP based on each display data in the same operation period is described. Have.
[0100]
Specifically, as shown in FIG. 16, in the circuit configuration of the display device shown in FIG. 8, each set of three shift signals SR1, SR2, SR3,. Of the current latch circuits RC1 to RC3, RC4 to RC6,... That is, three current latch circuits RC1 to RC3, RC4 to RC6,... Corresponding to the respective color components of RGB are set as one set, and a single shift signal SR1, SR2, SR3,. Are supplied, and the current holding operation is synchronized with each of the current latch circuits RC1 to RC3, RC4 to RC6,. Is configured to execute.
[0101]
With such a configuration, as shown in FIG. 17, in the current holding operation in the data driver 130C (the current holding unit 133), the RGB signals supplied from the signal current generation circuit 132A via the signal lines Lr, Lg, and Lb are used. Each of the color component currents Ir, Ig, Ib can be simultaneously captured and held in a set of current latch circuits (in FIG. 17, current latch circuits RC1 to RC3) in a single operation period Trgb. Therefore, the operation period required for taking in and holding the color component currents Ir, Ig, Ib based on the respective display data to the current latch circuits RC1, RC2, RC3,. / 3. In other words, in other words, more signal currents (color component currents) based on display data are written during a constant current holding operation period than in the data driver 130A shown in the first embodiment. Therefore, the present invention can be favorably applied to a display panel (display device) realizing higher definition display image quality.
[0102]
<Second embodiment>
Next, a second embodiment of the display device according to the present invention will be described with reference to the drawings.
FIG. 18 is a schematic block diagram illustrating a second embodiment of the display device according to the present invention, and FIG. 19 is a schematic configuration illustrating an example of a display panel and a data driver applied to the display device according to the present embodiment. FIG. In addition, about the structure equivalent to embodiment mentioned above, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.
[0103]
In the above-described first embodiment (see FIGS. 1 and 2), each of the display pixels of the display panel 110A includes the pixel drive circuit DC that holds the display data (the voltage component corresponding to the grayscale current Ipix). Although the display device adopting the matrix type driving method has been described, in the present embodiment, a current control type light emitting element is directly connected to a scanning line and a data line which are arranged orthogonally to the display panel. And a display device employing a simple matrix (passive matrix) type driving method.
[0104]
Specifically, as shown in FIGS. 18 and 19, the display device 100B according to the present embodiment includes a scan driver 120A and a data driver 130A having substantially the same configuration as those of the above-described first embodiment. An organic EL element OEL including a system controller 150 and a display signal generation circuit 160 and having a cathode terminal and an anode terminal connected to a scanning line SL and a data line DL arranged in directions orthogonal to each other, respectively. , And a simple matrix type display panel 110B arranged in a matrix.
[0105]
Here, as in the first embodiment described above, a case is described in which an organic EL element OEL is applied as a light emitting element constituting each display pixel of the display panel 110B, but the present invention is not limited to this. Instead, another current control type light emitting element such as a light emitting diode may be applied. The current latch circuits RC1, RC2, RC3,... Constituting the signal current generation circuit 132A and the current holding unit 133 of the data driver 130A are, as described above, the respective color component currents generated by the signal current generation circuit 132A. By appropriately setting the direction in which Ir, Ig, and Ib flow, the direction in which the grayscale current Ipix supplied to the data line DL flows can be set arbitrarily. In the present embodiment, the grayscale current Ipix is set to flow from the data driver 130A (current holding unit 133) side to the display panel 110B (display pixel) via the data line DL.
[0106]
Therefore, in the display device having such a configuration, a current holding operation period and a current supply operation period (or a light emission operation period) are set within a predetermined display period, and the current holding operation period in the data driver 130A is The respective color component currents Ir, Ig, Ib of RGB based on the display data are sequentially taken in and held by the respective current latch circuits RC1, RC2, RC3,... Of the current holding unit 133, and the current supply operation period (or the display pixel In the light emitting operation period), the gray scale current Ipix based on the color component currents Ir, Ig, and Ib is collectively supplied to each display pixel via the data line DL, so that the display pixel group in a specific row is supplied to the display pixel group. A series of operations for continuously emitting light from each of the organic EL elements OEL at a luminance gradation based on the gradation current Ipix is performed by one image of the display panel 110B. By time-sequentially repeated for min, it is possible to display the image information in a desired color tone.
[0107]
Therefore, also in the present embodiment, when the luminance gray level in the display pixel is relatively low and the gray scale current supplied to the display panel is small, or when the size of the display pixel is small and the gray scale current supplied to the display panel is small. Even in a certain case, the parasitic capacitance (wiring capacitance) added to the signal line can be quickly charged by supplying the large current of the color component current to each of the current latch circuits constituting the current holding unit. Therefore, the color component current can be stabilized at an early stage, and the holding current serving as the gradation current can be favorably held. Therefore, the time required for the current holding operation can be shortened, and a display device with excellent display response characteristics can be realized even when the display panel has been refined.
[0108]
<Third embodiment>
Next, a third embodiment of the display device according to the present invention will be described with reference to the drawings.
FIG. 20 is a circuit configuration diagram showing one example of a data driver (current driving device) applied to the third embodiment of the display device according to the present invention, and FIG. 21 is a data driver according to this example. FIG. 22 is a circuit configuration diagram illustrating an example of a signal current generation circuit applied to the present embodiment. FIG. 22 is a timing chart illustrating an example of an operation of the data driver according to the present embodiment. In addition, about the structure equivalent to each above-mentioned embodiment, the same code | symbol is attached | subjected and the description is simplified or abbreviate | omitted.
[0109]
In the first and second embodiments (see FIGS. 8 and 19), the RGB color component currents Ir and Ig are based on the display data generated by the signal current generation circuit 132A based on the color video signal. , Ib are generated in parallel, supplied via individual signal lines Lr, Lg, Lb, sequentially taken into the current latch circuits RC1, RC2, RC3,..., And the respective color component currents Ir, Ig, Ib Is held as a voltage component, and a gradation current Ipix corresponding to the voltage component is applied to a display pixel group of a specific row via each data line DL provided in the display panels 110A and 110B. A case has been described in which desired image information is displayed in color gradation by supplying them collectively, but in the present embodiment, display data generated based on a monochrome video signal is described. , A signal current related to the luminance gradation is sequentially generated, supplied through a single signal line, and the signal current is sequentially captured and held, and then a gradation current corresponding to the signal current is displayed. By supplying the image data to the pixel group, desired image information is displayed in monochrome gradation.
[0110]
Specifically, as shown in FIG. 20, a data driver 130D applied to the display device according to the present embodiment includes a shift register circuit 131 having a configuration equivalent to that of the above-described embodiment, a current holding unit 133, A write control unit 134 and display data D 0 ~ D n And a signal current generation circuit 132B that generates a signal current Iy corresponding to the luminance gradation in each light emitting element (organic EL element) and supplies the signal current Iy via a single signal line Ly. are doing. Here, each of the current latch circuits RC1, RC2, RC3,... Provided corresponding to each of the data lines DL provided on the display panel 110A constitutes the current holding unit 133, and Commonly connected to the signal line Ly.
[0111]
Further, as shown in FIG. 21, the signal current generation circuit 132B applied to the data driver 130D according to the present embodiment includes one row of display data D for one row. 0 ~ D n Data latch circuit 132x for holding the grayscale generation voltage V 0 ~ V n Based on the display data D 0 ~ D n And a D / A conversion circuit 132y that converts the signal into an analog signal voltage (grayscale voltage Vpix), generates a signal current Iy related to the luminance grayscale based on the grayscale voltage Vpix, and generates a signal current Iy based on the output enable signal OE. And a voltage / current conversion / current supply circuit 132z that supplies the signal current Iy to the current holding unit 133 via the single signal line Ly. That is, the signal current generation circuit 132B according to the present embodiment performs the display data D generation based on the monochrome video signal. 0 ~ D n Based on the (luminance gradation signal component), only one set of a circuit configuration for generating a signal current Iy related to the emission luminance of the organic EL element OEL is provided.
[0112]
In the current holding operation in the data driver (current holding unit) having such a configuration, as shown in FIG. 22, the signal is synchronized with the output timing of the shift signals SR1, SR2, SR3,. .. Based on display data by the current generation circuit 132B and sequentially supplied through a single signal line Lx, to each of the current latch circuits RC1, RC2, RC3,. , And hold the holding currents corresponding to the signal currents I1, I2, I3,... As voltage components. Then, in the current supply operation, the voltages held in the current latch circuits RC1, RC2, RC3,. The grayscale current Ipix corresponding to the component is collectively supplied to the display pixel group of a specific row via the individual data line DL, and provided for each display pixel. The element driving circuit DC, to the light emission operation of the organic EL device at a luminance gradation corresponding to the gradation current Ipix.
As described in the first embodiment (FIG. 14), such a series of drive control operations are sequentially and repeatedly executed for the display pixel groups of all the rows constituting the display panel 110A, so that one drive period Display data for one screen of the display panel is written, and desired image information is displayed in monochrome gradation.
[0113]
In each embodiment described above, only the case where the current driver according to the present invention is applied to a data driver of a display device has been described. However, the present invention is not limited to such an application example. A device having a large number of functional elements that operate in a driving state corresponding to a current value by supplying a current having a predetermined current value, such as a drive circuit of a printer head formed by arranging a large number of light emitting diodes. Can be satisfactorily applied to the drive circuit.
[0114]
【The invention's effect】
As described above, according to the current driving device and the driving control method according to the present invention, a predetermined driving state (light emission) such as an organic EL element or a light emitting diode is determined according to a current value of a supplied driving current. In a current driving device that individually supplies a driving current having a predetermined current value to a plurality of loads (light-emitting elements) operating at different luminances, a single current source supplies a plurality of loads during a current holding operation period. A current value obtained by summing a first current (holding current) corresponding to a drive current to be individually supplied to the load and a second current (carrier current) having a current value that is a predetermined number of times the first current. Generates a signal current and supplies it to a current holding unit via a current supply line, and sequentially holds a voltage component corresponding to a first current (holding current) in an individual current latch circuit corresponding to each load. Power supply after the current holding operation period. In the supply operation period, the drive current based on the voltage component can be collectively supplied to a plurality of loads, so that the current characteristics of the drive current supplied to the loads are made uniform, and the variation in the drive characteristics of the loads is reduced. It is possible to increase the current supplied to the current supply line even when the drive current supplied to the load is very small, so that the parasitic capacitance added to the current supply line can be quickly reduced. By charging, a voltage component corresponding to the holding current (driving current) can be held in a short time.
[0115]
Further, the current latch circuit forming the current holding unit is formed of an n-channel type amorphous silicon thin film transistor, and the size of the thin film transistor (the channel width of the transistor) is set as a method of setting the relationship between the holding current and the carrier current. , The ratio of the channel length to the predetermined number can be configured to be a predetermined number of times as described above. A driving device can be realized.
[0116]
Further, according to the display device of the present invention, in a display including a display panel in which display pixels each including a light emitting element are arranged in a matrix near an intersection of a scanning line and a data line orthogonal to each other, The current driver as described above is applied to a data driver, and at a predetermined operation timing (current holding operation period) prior to a writing operation period (current supply operation period) of a display pixel group arranged in a predetermined row of the display panel. A first current (holding current) generated by a single current source and corresponding to a grayscale current for causing a light emitting element of each display pixel to emit light at a desired luminance grayscale; A signal current having a current value that is the sum of a second current (a carrier current) having a current value that is a predetermined number of times is supplied to the current holding unit via the current supply line. Current (hold During the writing operation, a driving current based on the voltage component held in the current holding unit is used as a grayscale current to collectively supply each display pixel via a data line. Since the current can be supplied, the current characteristics of the gray scale current supplied to each display pixel can be made uniform, and the variation in the light emission characteristics of the light emitting elements provided in the display pixels can be suppressed to improve the display quality. Can be achieved.
[0117]
In addition, for example, the display panel is configured such that the display pixel is miniaturized due to the miniaturization and high definition of the display panel, or the case where each display pixel is caused to emit light at a relatively lower luminance gradation. Even when the gradation current to be supplied to the display pixel is very small, or as the number of data lines (signal lines) provided on the display panel increases, the current holding operation period is set short. Even in this case, since the current supplied to the current supply line can be increased, the voltage component corresponding to the gradation current can be satisfactorily held in the current holding unit of the data driver in a short time. During the operation period (one scanning period), a signal current that defines a gray scale current is generated, a voltage component corresponding to the gray scale current is held, a gray scale current is supplied to each display pixel, and a predetermined current is applied to each display pixel. At the brightness gradation of It is possible to provide a display device capable of satisfactorily executing the operation.
[0118]
Further, as each display pixel constituting a display panel applied to the display device according to the present invention, a pixel driving circuit composed of an n-channel type amorphous silicon thin film transistor, a light emitting element having a thin film structure (for example, an organic EL element or a light emitting element). At least the current holding portion (current latch circuit) can be formed on the same substrate as the display panel by applying a configuration including a diode or the like, thereby improving the manufacturing yield and reducing the size of the device. Thus, the cost of the display device can be reduced.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram illustrating a first embodiment of a display device according to the present invention.
FIG. 2 is a schematic configuration diagram illustrating an example of a display panel applied to the display device according to the embodiment.
FIG. 3 is a schematic block diagram illustrating another example of the overall configuration of the display device according to the embodiment.
FIG. 4 is a circuit configuration diagram showing one embodiment of a pixel drive circuit applied to the display panel according to the present invention.
FIG. 5 is a conceptual diagram illustrating an operation in the pixel drive circuit according to the embodiment.
FIG. 6 is a circuit diagram showing another embodiment of the pixel drive circuit applied to the display panel according to the present invention.
FIG. 7 is a conceptual diagram showing an operation in the pixel drive circuit according to the embodiment.
FIG. 8 is a circuit configuration diagram showing a first example of a data driver (current driving device) applied to the display device according to the embodiment.
FIG. 9 is a circuit configuration diagram illustrating an example of a display signal current generation circuit applied to the data driver according to the embodiment.
FIG. 10 is a circuit configuration diagram illustrating an example of a voltage-current conversion / current supply circuit applied to the data driver according to the embodiment.
FIG. 11 is a circuit configuration diagram illustrating an example of a main configuration (current latch circuit) of a current holding unit applied to the data driver according to the embodiment;
FIG. 12 is a conceptual diagram illustrating an operation in the current holding unit according to the present configuration example.
FIG. 13 is a timing chart illustrating an example of an operation of the current holding unit according to the present configuration example.
FIG. 14 is a timing chart illustrating an example of a drive control method in the display device according to the embodiment.
FIG. 15 is a circuit diagram showing another example of the data driver applied to the display panel according to the embodiment.
FIG. 16 is a circuit diagram showing a second example of the data driver (current driver) applied to the display device according to the embodiment.
FIG. 17 is a timing chart illustrating an example of an operation of the data driver according to the embodiment.
FIG. 18 is a schematic block diagram showing a second embodiment of the display device according to the present invention.
FIG. 19 is a schematic configuration diagram illustrating an example of a display panel and a data driver applied to the display device according to the embodiment.
FIG. 20 is a circuit configuration diagram showing an example of a data driver (current driving device) applied to the third embodiment of the display device according to the present invention.
FIG. 21 is a circuit configuration diagram illustrating an example of a signal current generation circuit applied to the data driver according to the embodiment.
FIG. 22 is a timing chart illustrating an example of an operation of the data driver according to the embodiment.
[Explanation of symbols]
100A, 100B display device
110A, 110B Display panel
120A-120C Scan driver
130A to 130D data driver
131 shift register circuit
132A, 132B signal current generation circuit
133 current holding unit
134 Write control unit
140 Power Driver
150 System controller
160 Display signal generation circuit

Claims (33)

駆動電流の電流値に応じて駆動状態が制御される複数の負荷に接続され、該複数の負荷の各々に前記駆動電流を個別に供給する電流駆動装置において、
前記駆動電流に対応する第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して出力する電流生成手段と、
前記電流生成手段に接続され、前記信号電流が供給される電流供給線と、
該電流供給線を介して、前記第１の電流と前記第２の電流とが供給され、前記各負荷に対応して、前記第１の電流に応じた電圧成分を個別に保持する電流保持手段と、
前記電流保持手段に保持された前記電圧成分に基づいて生成された前記駆動電流を、前記複数の負荷の各々に個別に供給する電流供給手段と、
を備えていることを特徴とする電流駆動装置。In a current driving device connected to a plurality of loads whose driving state is controlled according to the current value of the driving current and individually supplying the driving current to each of the plurality of loads,
Current generating means for generating and outputting a signal current having a current value obtained by summing a first current corresponding to the drive current and a second current having a current value that is a predetermined number of times the first current; ,
A current supply line connected to the current generation means and supplied with the signal current;
A current holding unit that receives the first current and the second current via the current supply line and individually holds a voltage component corresponding to the first current corresponding to each of the loads; When,
A current supply unit that individually supplies the drive current generated based on the voltage component held by the current holding unit to each of the plurality of loads;
A current driver, comprising: 前記電流駆動装置は、
第１の動作タイミングで、前記電流生成手段から前記電流供給線を介して前記電流保持手段に前記信号電流を供給し、前記電流保持手段に該信号電流を取り込み、前記第１の電流に応じた電圧成分を保持し、
前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記電流保持手段に保持された前記電圧成分に基づく前記駆動電流を、前記電流供給手段により前記複数の負荷の各々に個別に供給することを特徴とする請求項１記載の電流駆動装置。The current driver,
At a first operation timing, the signal current is supplied from the current generation unit to the current holding unit via the current supply line, the signal current is taken into the current holding unit, and the signal current is responsive to the first current. Holding the voltage component,
At a second operation timing that does not temporally overlap with the first operation timing, the drive current based on the voltage component held by the current holding unit is individually applied to each of the plurality of loads by the current supply unit. The current driving device according to claim 1, wherein the current is supplied to the current driving device. 前記電流駆動装置は、前記第２の動作タイミングで、前記駆動電流を前記複数の負荷の各々に一括して供給することにより、前記複数の負荷を相互に並列的に動作させることを特徴とする請求項２記載の電流駆動装置。The current drive device operates the plurality of loads in parallel with each other by collectively supplying the drive current to each of the plurality of loads at the second operation timing. The current driver according to claim 2. 前記電流保持手段は、前記複数の負荷の各々に対応して設けられた複数の電流ラッチ部を備えていることを特徴とする請求項１乃至３のいずれかに記載の電流駆動装置。4. The current driver according to claim 1, wherein the current holding unit includes a plurality of current latch units provided corresponding to each of the plurality of loads. 前記電流ラッチ部は、
前記電流供給手段を介して前記負荷に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する前記第１の電流を流し、該第１の電流に伴う電荷を蓄積する電荷蓄積部を備え、該電荷蓄積部に蓄積された電荷に基づく前記駆動電流を前記負荷に供給する制御を行う負荷駆動制御部と、
前記第１の電流路に前記第１の電流を流す制御を行う第１の電流制御部と、
前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の電流の所定数倍の電流値を有する前記第２の電流を流す制御を行う第２の電流制御部と、
を備え、
前記電流供給線は、前記第１の電流路及び前記第２の電流路に電気的に接続され、前記第１の電流と前記第２の電流を合計した電流値を有する前記信号電流が供給されることを特徴とする請求項４記載の電流駆動装置。The current latch unit includes:
A first current path connected to the load via the current supply means, the first current having a predetermined current value flowing through the first current path; A load drive control unit that includes a charge storage unit that stores charge, and controls supply of the drive current based on the charge stored in the charge storage unit to the load;
A first current control unit that controls the flow of the first current through the first current path;
A second current path provided in parallel with the first current path, and a control for flowing the second current having a current value that is a predetermined number of times the first current through the second current path. A second current control unit that performs
With
The current supply line is electrically connected to the first current path and the second current path, and receives the signal current having a current value obtained by summing the first current and the second current. The current driving device according to claim 4, wherein: 前記電流ラッチ部は、
前記第１の動作タイミングで、前記第１の電流制御部により前記第１の電流路に前記第１の電流が流れ、前記電荷蓄積部に前記第１の電流に応じた所定の電荷が蓄積され、
前記第２の動作タイミングで、前記負荷駆動制御部により前記電荷蓄積部に蓄積された電荷に応じて前記駆動電流が前記負荷に供給されることを特徴とする請求項５記載の電流駆動装置。The current latch unit includes:
At the first operation timing, the first current flows through the first current path by the first current control unit, and a predetermined charge corresponding to the first current is stored in the charge storage unit. ,
6. The current driving device according to claim 5, wherein at the second operation timing, the driving current is supplied to the load according to the charge stored in the charge storage unit by the load drive control unit. 前記電流ラッチ部は、前記第１の電流路及び前記電流供給線間に設けられ、前記第１の電流が流れることにより、前記第１の電流路へ前記第１の電流を流す第３の電流路を有し、該第３の電流路に流れる電流を制御する第３の電流制御部を備えることを特徴とする請求項５又は６記載の電流駆動装置。The current latch unit is provided between the first current path and the current supply line, and a third current that flows the first current to the first current path when the first current flows. The current driving device according to claim 5, further comprising a third current control unit that has a path and controls a current flowing through the third current path. 前記負荷駆動制御部は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の電流の値を制御する第１のスイッチング素子を備え、
前記電荷蓄積部は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、
前記第１の電流制御部は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、
前記第３の電流制御部は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、
前記第２の電流制御部は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の電流の値を制御する第５のスイッチング素子と、
を備えることを特徴とする請求項７記載の電流駆動装置。The load drive control unit includes a first switching element provided in the first current path and controlling a value of the first current flowing in the first current path,
The charge storage unit includes a capacitance element provided between the first switching element and the first current path,
The first current control unit includes a second switching element that controls an operation of the first switching element,
The third current control unit includes a third switching element provided in the third current path and controlling a current flowing in the third current path,
The second current control unit is provided in the second current path, a fourth switching element that controls a current flowing in the second current path, and is connected in series with the fourth switching element. A fifth switching element for controlling the value of the second current;
The current driving device according to claim 7, further comprising: 前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする請求項８記載の電流駆動装置。9. The current driving device according to claim 8, wherein the first to fifth switching elements are constituted by n-channel type amorphous silicon thin film transistors. 前記第１の電流に対する前記第２の電流の電流値の倍率は、前記第１の電流制御部及び前記第２の電流制御部を構成するトランジスタのサイズに基づいて設定されることを特徴とする請求項５乃至９のいずれかに記載の電流駆動装置。The magnification of the current value of the second current with respect to the first current is set based on the sizes of transistors constituting the first current control unit and the second current control unit. The current driving device according to claim 5. 前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴とする請求項８乃至１０のいずれかに記載の電流駆動装置。The thin film transistor forming the fifth switching element is set so that a ratio of a channel length to a channel width of the transistor becomes a predetermined multiple of the thin film transistor forming the first switching element. The current driving device according to claim 8, wherein: 前記電荷蓄積部における前記容量素子は、少なくとも、前記第１のスイッチング素子と前記第１の電流路間に形成された寄生容量を含むことを特徴とする請求項８乃至１１のいずれかに記載の電流駆動装置。12. The device according to claim 8, wherein the capacitance element in the charge storage unit includes at least a parasitic capacitance formed between the first switching element and the first current path. Current drive. 少なくとも、前記電流保持手段は、前記複数の負荷と同一の基板上に形成されていることを特徴とする請求項１乃至１２のいずれかに記載の電流駆動装置。13. The current driving device according to claim 1, wherein at least the current holding unit is formed on the same substrate as the plurality of loads. 前記複数の負荷は、マトリクス状に配列された表示画素群であって、
前記駆動電流は、前記表示画素群に所望の画像情報を表示するための表示信号に含まれる輝度階調に応じた電流値を有するように設定されていることを特徴とする請求項１乃至１３のいずれかに記載の電流駆動装置。The plurality of loads are display pixel groups arranged in a matrix,
The driving current is set to have a current value according to a luminance gradation included in a display signal for displaying desired image information on the display pixel group. The current driver according to any one of the above. 前記表示画素は、前記電流保持手段から前記電流供給手段を介して供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子を含むことを特徴とする請求項１４記載の電流駆動装置。The display pixel includes a current control type light emitting element that emits light at a predetermined luminance gradation according to a current value of the drive current supplied from the current holding unit via the current supply unit. The current driving device according to claim 14, wherein 前記表示信号は、赤、緑、青の３原色からなる色成分を含むカラー表示信号であって、
前記電流保持手段は、前記各色成分ごとの輝度階調に応じた前記信号電流群を一組として、該各信号電流群ごとに３個一組の前記電流ラッチ部に個別に取り込み保持することを特徴とする請求項１４又は１５記載の電流駆動装置。The display signal is a color display signal including a color component including three primary colors of red, green, and blue,
The current holding means may be configured such that the signal current groups corresponding to the luminance gradations of the respective color components are set as a set, and the set is individually captured and held by the set of three current latch units for each of the signal current groups. The current driving device according to claim 14 or 15, wherein 複数の負荷の各々に所定の電流値を有する駆動電流を個別に供給することにより、前記複数の負荷を所定の駆動状態で動作させる電流駆動装置の駆動制御方法において、
第１の動作期間中に、
第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して供給するステップと、
該信号電流を順次取り込み、前記第１の電流に応じた電圧成分を、前記各負荷に対応して、個別に保持するステップと、
前記第１の動作タイミングと時間的に重ならない第２の動作期間中に、
前記保持された電圧成分に基づく前記駆動電流を、前記複数の負荷の各々に一括して供給することにより、前記複数の負荷を相互に並列的に動作させるステップと、
を含むことを特徴とする電流駆動装置の駆動制御方法。By individually supplying a drive current having a predetermined current value to each of a plurality of loads, a drive control method of a current drive device that operates the plurality of loads in a predetermined drive state,
During the first operating period,
Generating and supplying a signal current having a current value obtained by summing a first current and a second current having a current value that is a predetermined number of times the first current;
Sequentially taking in the signal currents, and individually holding a voltage component corresponding to the first current corresponding to each of the loads;
During a second operation period that does not temporally overlap with the first operation timing,
A step of operating the plurality of loads in parallel with each other by collectively supplying the drive current based on the held voltage component to each of the plurality of loads;
A drive control method for a current driver, comprising: 前記第１の動作期間における前記信号電流の取り込み動作は、複数の前記信号電流群を一組として、該一組の信号電流群ごとに同時に取り込むことを特徴とする請求項１７記載の電流駆動装置の駆動制御方法。18. The current driving device according to claim 17, wherein the operation of taking in the signal current in the first operation period takes a plurality of the signal current groups as one set and simultaneously takes in each of the set of signal current groups. Drive control method. 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく階調電流を前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記各表示画素に設けられた発光素子を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、
前記信号駆動手段は、少なくとも、
前記表示信号に基づく第１の電流と、該第１の電流の所定数倍の電流値を有する第２の電流とを合計した電流値を有する信号電流を生成して順次出力する電流生成手段と、
前記電流生成手段に接続され、前記信号電流が供給される電流供給線と、
該電流供給線を介して、前記第１の電流と前記第２の電流とが供給され、前記各表示画素に対応して、前記第１の電流に応じた電圧成分を個別に保持する電流保持手段と、
前記電流保持手段に保持された前記電圧成分に基づいて生成された前記階調電流を、前記信号線を介して前記各表示画素に個別に供給する電流供給手段と、
を具備していることを特徴とする表示装置。At least a display panel in which a plurality of scanning lines and a plurality of signal lines are disposed so as to be orthogonal to each other, and a plurality of display pixels are arranged in a matrix at intersections of the scanning lines and the signal lines; Scanning driving means for applying a scanning signal for setting a pixel to a selected state in a row unit to the scanning line, and signal driving means for supplying a gradation current based on a display signal to each of the display pixels via the signal line; By supplying the gradation current having a predetermined current value to the display pixel in the selected state, the light emitting element provided in each display pixel emits light at a predetermined luminance gradation. A display device for displaying desired image information on the display panel,
The signal driving means includes at least:
Current generating means for generating a signal current having a current value obtained by summing a first current based on the display signal and a second current having a current value that is a predetermined number times the first current, and sequentially outputting the signal current; ,
A current supply line connected to the current generation means and supplied with the signal current;
A current holding unit that supplies the first current and the second current via the current supply line and individually holds a voltage component corresponding to the first current corresponding to each of the display pixels; Means,
A current supply unit that individually supplies the gradation current generated based on the voltage component held by the current holding unit to each of the display pixels via the signal line;
A display device comprising: 前記信号駆動手段は、
第１の動作タイミングで、前記電流生成手段から前記電流供給線を介して前記電流保持手段に前記信号電流を供給し、前記電流保持手段に前記第１の電流を取り込み、前記電圧成分に変換して保持し、
前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記電流保持手段に保持された前記電圧成分に基づく前記階調電流を、前記電流供給手段により前記信号線を介して前記各表示画素に一括して供給することにより、前記表示画素の前記発光素子を相互に並列的に発光動作させることを特徴とする請求項１９記載の表示装置。The signal driving means,
At a first operation timing, the signal current is supplied from the current generation unit to the current holding unit via the current supply line, the first current is taken into the current holding unit, and converted into the voltage component. Holding
At a second operation timing that does not temporally overlap with the first operation timing, the grayscale current based on the voltage component held by the current holding unit is supplied by the current supply unit via the signal line. 20. The display device according to claim 19, wherein the light-emitting elements of the display pixels are caused to emit light in parallel with each other by collectively supplying the light-emitting elements to the display pixels. 前記電流保持手段は、前記信号線の各々に対応して設けられた複数の電流ラッチ部を備え、
該電流ラッチ部は、
前記電流供給手段を介して前記負荷に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する前記第１の電流を流し、該第１の電流に伴う電荷を蓄積する電荷蓄積部を備え、該電荷蓄積部に蓄積された電荷に基づく前記階調電流を前記信号線に供給する制御を行う負荷駆動制御部と、
前記第１の電流路に前記第１の電流を流す制御を行う第１の電流制御部と、
前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の電流の所定数倍の電流値を有する前記第２の電流を流す制御を行う第２の電流制御部と、
を備え、
前記電流供給線は、前記第１の電流路及び前記第２の電流路に電気的に接続され、前記第１の電流と前記第２の電流を合計した電流値を有する前記信号電流が供給されることを特徴とする請求項１９又は２０記載の表示装置。The current holding unit includes a plurality of current latch units provided corresponding to each of the signal lines,
The current latch section includes:
A first current path connected to the load via the current supply means, the first current having a predetermined current value flowing through the first current path; A load drive control unit that includes a charge storage unit that stores charge, and controls supply of the gradation current based on the charge stored in the charge storage unit to the signal line;
A first current control unit that controls the flow of the first current through the first current path;
A second current path provided in parallel with the first current path, and a control for flowing the second current having a current value that is a predetermined number of times the first current through the second current path. A second current control unit that performs
With
The current supply line is electrically connected to the first current path and the second current path, and receives the signal current having a current value obtained by summing the first current and the second current. 21. The display device according to claim 19, wherein: 前記電流ラッチ部は、
前記第１の動作タイミングで、前記第１の電流制御部により前記第１の電流路に前記第１の電流が流れ、前記電荷蓄積部に前記第１の電流に応じた所定の電荷が蓄積され、
前記第２の動作タイミングで、前記負荷駆動制御部により前記電荷蓄積部に蓄積された電荷に応じて前記階調電流が前記信号線に供給されることを特徴とする請求項２１記載の表示装置。The current latch unit includes:
At the first operation timing, the first current flows through the first current path by the first current control unit, and a predetermined charge corresponding to the first current is stored in the charge storage unit. ,
22. The display device according to claim 21, wherein the grayscale current is supplied to the signal line according to the electric charge accumulated in the electric charge accumulation unit by the load drive control unit at the second operation timing. . 前記電流ラッチ部は、前記第１の電流路及び前記電流供給線間に設けられ、前記第１の電流が流れることにより、前記第１の電流路へ前記第１の電流を流す第３の電流路を有し、該第３の電流路に流れる電流を制御する第３の電流制御部を備えることを特徴とする請求項２１又は２２記載の表示装置。The current latch unit is provided between the first current path and the current supply line, and a third current that flows the first current to the first current path when the first current flows. 23. The display device according to claim 21, further comprising a third current control unit that has a path and controls a current flowing through the third current path. 前記負荷駆動制御部は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の電流の値を制御する第１のスイッチング素子を備え、
前記電荷蓄積部は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、
前記第１の電流制御部は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、
前記第３の電流制御部は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、
前記第２の電流制御部は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の電流の値を制御する第５のスイッチング素子と、
を備えることを特徴とする請求項２３記載の表示装置。The load drive control unit includes a first switching element provided in the first current path and controlling a value of the first current flowing in the first current path,
The charge storage unit includes a capacitance element provided between the first switching element and the first current path,
The first current control unit includes a second switching element that controls an operation of the first switching element,
The third current control unit includes a third switching element provided in the third current path and controlling a current flowing in the third current path,
The second current control unit is provided in the second current path, a fourth switching element that controls a current flowing in the second current path, and is connected in series with the fourth switching element. A fifth switching element for controlling the value of the second current;
The display device according to claim 23, further comprising: 前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする請求項２４記載の表示装置。25. The display device according to claim 24, wherein the first to fifth switching elements are formed by n-channel type amorphous silicon thin film transistors. 前記第１の電流に対する前記第２の電流の電流値の倍率は、前記第１の電流制御部及び前記第２の電流制御部を構成するトランジスタのサイズに基づいて設定されることを特徴とする請求項２１乃至２５のいずれかに記載の表示装置。The magnification of the current value of the second current with respect to the first current is set based on the sizes of transistors constituting the first current control unit and the second current control unit. The display device according to any one of claims 21 to 25. 前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴とする請求項２４乃至２６のいずれかに記載の表示装置。The thin film transistor forming the fifth switching element is set so that a ratio of a channel length to a channel width of the transistor becomes a predetermined multiple of the thin film transistor forming the first switching element. The display device according to any one of claims 24 to 26, characterized in that: 少なくとも、前記信号駆動手段を構成する前記電流保持手段は、前記表示パネルと同一の基板上に形成されていることを特徴とする請求項１９乃至２７のいずれかに記載の表示装置。28. The display device according to claim 19, wherein at least the current holding unit constituting the signal driving unit is formed on the same substrate as the display panel. 前記表示パネルは、アクティブマトリクス型の表示パネルであることを特徴とする請求項１９乃至２８のいずれかに記載の表示装置。29. The display device according to claim 19, wherein the display panel is an active matrix display panel. 前記各表示画素は、前記階調電流に基づいて前記発光素子を所定の輝度階調で発光させる動作を、所定の発光動作期間、継続するように制御する画素駆動回路を備えることを特徴とする請求項２９記載の電流駆動装置。Each of the display pixels includes a pixel drive circuit that controls an operation of causing the light-emitting element to emit light at a predetermined luminance gradation based on the gradation current for a predetermined light-emitting operation period. 30. The current driver according to claim 29. 前記表示パネルは、パッシブマトリクス型の表示パネルであることを特徴とする請求項１９乃至２８のいずれかに記載の表示装置。29. The display device according to claim 19, wherein the display panel is a passive matrix type display panel. 前記表示信号は、赤、緑、青の３原色からなる色成分を含むカラー表示信号であって、
前記電流保持手段は、前記各色成分ごとの輝度階調に応じた前記信号電流群を一組として、該各信号電流群ごとに３個一組の前記電流ラッチ部に個別に取り込み保持することを特徴とする請求項２１乃至３１のいずれかに記載の表示装置。The display signal is a color display signal including a color component including three primary colors of red, green, and blue,
The current holding means may set the signal current groups corresponding to the luminance gradations of the respective color components as one set and individually capture and hold the set of three signal current groups for each of the signal current groups. The display device according to any one of claims 21 to 31, wherein 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１９乃至３２のいずれかに記載の表示装置。33. The display device according to claim 19, wherein the light emitting element is an organic electroluminescent element.
JP2002253435A 2002-08-30 2002-08-30 CURRENT DRIVE DEVICE, ITS DRIVE CONTROL METHOD, AND DISPLAY DEVICE USING CURRENT DRIVE DEVICE Expired - Fee Related JP3915906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002253435A JP3915906B2 (en) 2002-08-30 2002-08-30 CURRENT DRIVE DEVICE, ITS DRIVE CONTROL METHOD, AND DISPLAY DEVICE USING CURRENT DRIVE DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002253435A JP3915906B2 (en) 2002-08-30 2002-08-30 CURRENT DRIVE DEVICE, ITS DRIVE CONTROL METHOD, AND DISPLAY DEVICE USING CURRENT DRIVE DEVICE

Publications (2)

Publication Number Publication Date
JP2004093774A true JP2004093774A (en) 2004-03-25
JP3915906B2 JP3915906B2 (en) 2007-05-16

Family

ID=32059433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002253435A Expired - Fee Related JP3915906B2 (en) 2002-08-30 2002-08-30 CURRENT DRIVE DEVICE, ITS DRIVE CONTROL METHOD, AND DISPLAY DEVICE USING CURRENT DRIVE DEVICE

Country Status (1)

Country Link
JP (1) JP3915906B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091654A (en) * 2004-09-27 2006-04-06 Casio Comput Co Ltd Pixel driving circuit and image display device
JP2006330140A (en) * 2005-05-24 2006-12-07 Casio Comput Co Ltd Display device and display driving method thereof
US7268717B2 (en) 2005-01-31 2007-09-11 Samsung Electronics Co., Ltd. Display driver circuit, current sample/hold circuit and display driving method using the display driver circuit
JP2008072064A (en) * 2006-09-15 2008-03-27 Eastman Kodak Co Display unit
CN100444222C (en) * 2004-07-26 2008-12-17 先锋株式会社 PDP data driver, PDP driving method, plasma display device, and control method for the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444222C (en) * 2004-07-26 2008-12-17 先锋株式会社 PDP data driver, PDP driving method, plasma display device, and control method for the same
JP2006091654A (en) * 2004-09-27 2006-04-06 Casio Comput Co Ltd Pixel driving circuit and image display device
JP4543315B2 (en) * 2004-09-27 2010-09-15 カシオ計算機株式会社 Pixel drive circuit and image display device
US7928932B2 (en) 2004-09-27 2011-04-19 Casio Computer Co., Ltd. Display element drive circuit and display apparatus
US7268717B2 (en) 2005-01-31 2007-09-11 Samsung Electronics Co., Ltd. Display driver circuit, current sample/hold circuit and display driving method using the display driver circuit
JP2006330140A (en) * 2005-05-24 2006-12-07 Casio Comput Co Ltd Display device and display driving method thereof
JP2008072064A (en) * 2006-09-15 2008-03-27 Eastman Kodak Co Display unit

Also Published As

Publication number Publication date
JP3915906B2 (en) 2007-05-16

Similar Documents

Publication Publication Date Title
JP3925435B2 (en) Light emission drive circuit, display device, and drive control method thereof
CN110520922B (en) Display driving circuit, method and display device
JP4111185B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
US7355571B2 (en) Display device and its driving method
JP5110341B2 (en) Display device and display driving method thereof
JP4314638B2 (en) Display device and drive control method thereof
CN112992049B (en) Electroluminescent display device with pixel driving circuit
JP2006003752A (en) Display device and its driving control method
JP5467484B2 (en) Display drive device, drive control method thereof, and display device including the same
JP2004287349A (en) Display driving device and display device, and driving control method thereof
JP4304585B2 (en) CURRENT GENERATION SUPPLY CIRCUIT, CONTROL METHOD THEREOF, AND DISPLAY DEVICE PROVIDED WITH THE CURRENT GENERATION SUPPLY CIRCUIT
CN112992073A (en) Emission driver and display device including the same
JP4743485B2 (en) Display device and display driving method thereof
US20130002622A1 (en) Method of Driving Light-Emitting Device
KR20190048735A (en) Display panel
JP2005164634A (en) Display driving device and display device, and driving control method thereof
JP2007241012A (en) Display device and drive control method thereof
EP1585098A1 (en) Power supply circuit, signal line drive circuit, its drive method, and light-emitting device
JP3915907B2 (en) Light emission drive circuit, display device, and drive control method thereof
JP3915906B2 (en) CURRENT DRIVE DEVICE, ITS DRIVE CONTROL METHOD, AND DISPLAY DEVICE USING CURRENT DRIVE DEVICE
CN102063862B (en) Display device, method of driving the same, and electronic unit
JP4232193B2 (en) CURRENT GENERATION SUPPLY CIRCUIT AND DISPLAY DEVICE PROVIDED WITH CURRENT GENERATION SUPPLY CIRCUIT
JP4074994B2 (en) CURRENT DRIVE DEVICE, ITS CONTROL METHOD, AND DISPLAY DEVICE PROVIDED WITH CURRENT DRIVE DEVICE
JP2005006250A (en) Current drive circuit, its control method, and display device with current drive circuit
JP2007108247A (en) Display device and its driving method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070130

R150 Certificate of patent or registration of utility model

Ref document number: 3915906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees