JP3914537B2 - デュアルアンテナコイルトランスポンダシステム - Google Patents

Description

本発明は、無線タグ（ＲＦＩＤ）システムに関する。特に本発明は、誘導的にトランスポンダに結合し、トランスポンダからデータを引き出す、改良されたデュアルアンテナコイルアンテナおよび信号処理ＲＦＩＤインテロゲータあるいはリーダに関する。トランスポンダをエナジャイズするようにリーダによって発せられる磁界は、２つの原則的に同一である、距離をあけて配置されたアンテナコイルに電流を流すことによって生成される。

自動データ識別産業では、対象物および／あるいはデータをトランスポンダが取り付けられた対象とみなして追跡する方法として、インテロゲータ（リーダとしても知られている）とトランスポンダ（タグとしても知られている）とを含み得る協同識別システム（ｃｏｏｐｅｒａｔｉｖｅ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｓｙｓｔｅｍ）の使用は突出して増えてきている。トランスポンダは一般的に半導体メモリであり、そこにはデジタル情報が記憶されている。誘導結合として知られる技術を用いて、トランスポンダは、インテロゲータによって生成される電磁界に応答して、記憶されているデータをインテロゲータに与える。この種の誘導結合識別システムは非常に用途が広い。トランスポンダは、インテロゲータによって提供される電磁界から電力を引き出すというように受動的であってもよく、あるいは自身の電源を有するというように能動的であってもよい。受動トランスポンダは、「半二重」トランスポンダか「全二重」トランスポンダのどちらかであり、非常に小さく、軽くかつ安価なユニットとして製造することができる。インテロゲータ−トランスポンダシステムは、キロヘルツからギガヘルツまでの広い周波数で動作するようにされる。インテロゲータは、携帯可能で、小型バッテリによって電力を供給されてもよい。あるいは固定されており、バッテリあるいはＡＣ電源から電力を供給されてもよい。

これらの利点から、誘導結合識別システムは、移動する、あるいはアクセスできない対象とみなして情報を追跡することが望まれる多くのタイプのアプリケーションで用いられている。さまざまなアプリケーションには、資産および在庫管理、アクセス管理、自動車の料金徴収、駐車および保有車両管理のような交通に関するアプリケーションが含まれる。他のアプリケーションには、動物の健康、行動および場所のような情報を提供するようにトランスポンダを動物に取り付けることがある。トランスポンダを取り付ける一つの方法では、動物にトランスポンダを埋め込む。例えば、トランスポンダは、動物の皮膚の下に埋め込まれたり、あるいは飲み込まれたりした時に、動物の胃や消化管にとどまるように設計される。受動トランスポンダは、このタイプのアプリケーションに一意的に適応される。なぜなら、これらは、使い切ってしまう可能性のあるバッテリのような内部電源を必要としないからである。

誘導結合識別システムは、トランスポンダと誘導結合する電磁界を、アンテナコイルを通じて生成するインテロゲータを使用し得る。トランスポンダは、受動的であってもよく、アンテナとしても、発生された電磁界から電力を取り出してトランスポンダの電気回路に供給する誘導電源としても機能する誘導アンテナコイルに結合されるメモリ素子を有してもよい。インテロゲータにデータを提供する一つの方法では、トランスポンダが識別データをインテロゲータに再送信する。このアプローチは、インテロゲータ、トランスポンダの双方に送受信回路を必要とする。あるいは、トランスポンダを小型化することが望ましいので、トランスポンダにおいてできるだけ多くの部品をなくすことは有益である。したがって、インテロゲータにデータを提供する他の方法では、トランスポンダ内に可変の負荷が提供される。データを出コードするために、インテロゲータは、インテロゲータのパワー出力と、トランスポンダによる負荷とを測定する。変調されたパワー信号がデコードされて、後のデジタル解釈のたにのデータ要素を分離する。

従来の誘導結合識別システムの欠点は、トランスポンダの誘導アンテナコイルとインテロゲータのフィールドアンテナコイルによって生成される電磁界の誘導結合は、インテロゲータのフィールドアンテナコイルとトランスポンダの誘導アンテナコイルとの間の距離に依存し得るということである。インテロゲータのフィールドアンテナコイルとトランスポンダの誘導アンテナコイルとの距離が最小であれば、誘導結合は最大となる。しかしこの距離が比較的遠ければ、誘導結合は無視できるほどになり、効果が弱くなる。したがって、トランスポンダを読み取る有効範囲を増やしたインテロゲータを提供することが望ましい。

従来の誘導結合識別システムにおいては、インテロゲータは、トランスポンダタグ以外の導電性の物体によって引き起こされる磁界の乱れを取り込むことができないか、あるいはそのように設計されていなかった。例えば、アンテナコイルの近くを歩いている動物または人間は、インテロゲータが発生している磁界と磁気的に反応し得る。しかし従来のＲＦＩＤシステムは、磁界の乱れを検出する感度および／あるいは回路を欠いている。したがって、トランスポンダタグ以外の導電性の物体を検出することができるインテロゲータを提供することが望ましい。

本発明は、２つのアンテナコイルを有するインテロゲータを提供する。それらは、それらの近くにトランスポンダタグが配置されたときに、トランスポンダタグが読み取られることができるように配置される。このインテロゲータは、トランスポンダタグ以外の導電性の物体を検出することも可能である。一実施形態において、各アンテナコイルは、同一の、かつ好ましくは逆位相の磁界を生成するように駆動される。回路内のトランスフォーマのような装置は、アンテナコイル間の電流の差を測定する。トランスポンダをエナジャイズする、および／あるいは導電性の物体を検出するのに必要とされる磁界は、例えばここで述べる構成を変えるアンテナコイル等のアンテナを流れる電流によって発生される。アンテナは、タグが読み取られ得る、あるいは物体が検出され得る領域の近くに配置される。好ましくは、アンテナコイルは同一であり、逆極性である。しかし、異なるアンテナおよび／あるいは逆極性ではないアンテナコイルを用いることは本発明の範囲内である。
トランスポンダが２つのアンテナの隣に配置され アクティブにされると、アンテナコイルの磁界内で変化が誘発される。この変化は、２つのアンテナコイル間で測定される時間とともに変化する差分電流を引き起こし、これがトランスポンダに記憶されているデータを反映する。差分電流は、読み取られ、フィルタに通され、デコードされる。本発明の一実施形態において、アンテナ−アンテナコイルドライバ信号を共鳴に合わせる自動調節回路が設けられている。トランスポンダタグあるいは導電性の物体のような対象以外の現象によって引き起こされるいかなる差分電流をも無効にする自動零調回路も設けられてもよい。

発明の他のシステム、方法、特徴および効果は、この後の図面および詳細な説明を検討することで当業者には明らかになるであろう。そのようなさらなるシステム、方法、特徴および効果の全ては、この説明内に含まれ、発明の範囲内に含まれ、添付のクレームによって保護されるということに留意されたい。

図１は、本発明のＲＦＩＤインテロゲータの基本的な構成要素を示している。インテロゲータ全体１００は、アナログの電気的構成要素、デジタルの電気的構成要素、あるいはこれらの組み合わせから構成されてもよい。したがって、インテロゲータ１００の主要な電気的な構成要素は、単一のＩＣチップ、ＰＣボード、あるいは、当業者に知られているいかなる適切な回路基板および／あるいはアセンブリ上に構築されてもよい。また、このシステムは、２つのアンテナコイル１１２および１１４を有しており、これらは、アンテナコイル１１２および１１４によって発生される場の中にトランスポンダタグが配置されたときにトランスポンダタグが読み取り可能であるように、配置されている。アンテナコイル１１２、１１４を駆動するキャリア信号は、プロセッサ１０２によって発生され、アンテナコイル駆動信号を発生するようにアンテナコイルドライバ／電源回路１０４に供給される。アンテナコイルドライバ／電源回路１０４は、回路のインピーダンスをアンテナコイル１１２、１１４に整合されることが可能であるインピーダンス整合回路網を有する。さらに、アンテナコイルドライバ／電源回路１０４は、所望の共振に自動的に回路を調整可能である自動調整回路網（後述する）を有している。

スプリッタ１０６は、アンテナコイルドライバ／電源回路１０４からのアンテナコイル駆動信号を受け取って、アンテナコイル１１２、１１４に均等に電流を分割する。トランスポンダがアンテナコイル１１２、１１４の近傍において発生される場に配置され、アンテナコイル１１２、１１４からの信号によってアクティブにされると、アンテナコイル１１２、１１４によって生成される磁界において測定可能な変化が引き起こされる。この変化は、２つのアンテナコイル１１２、１１４で測定可能である差分電流を引き起こし、これが半二重トランスポンダか全二重トランスポンダのいずれかに含まれているデータを反映し、および／あるいはアンテナコイル１１２、１１４によって生成される磁界を通るあるいはそばの導電性の物体を示す。

本発明によると、動物や人間といった物体および／あるいは導電性の他の物体を検出することができる。例えば、牛のような動物がアンテナコイルの間、あるいはそばを通ると、牛の存在がアンテナコイル１１２、１１４によって発生されている場における反応を発生し、磁場の測定可能な乱れを生じさせる。この乱れは、２つのアンテナコイル１１２、１１４の差分電流を引き起こし、これをスプリッタ１０６に通信可能に結合されているリーダが検出することができる。この特徴は、動物、人間、および／あるいは、磁気反応を起こさせる他の物体を追跡するのに用いることができる。この特徴は、トランスポンダタグをもたない導電性の物体がアンテナコイルを通り抜けたことを示すのにも用いることができる。導電性の物体の検出を示す手段は、サイレン、ホーン、光、あるいは当業者に知られている他のどのような機構の出力であってもよい。

本実施形態は、スプリッタ１０６内にアンテナコイルバランス回路を有している。これは、動作に先立ち、あるいは動作中にアンテナコイル１１２、１１４の両方のインピーダンスを整合させることを可能にする。これは例えば、スプリッタ１０６内で調整可能な差動インダクタ、および／あるいは調整可能な抵抗を用いることによって実現される。

ＲＦＩＤインテロゲータ１００は、スプリッタ１０６につながれた受信回路１０８を有している。受信回路１０８は、アンテナコイル１１２、１１４の磁界の近く、あるいは中にある半二重あるいは全二重トランスポンダおよび／あるいは導電性の物体によって発生される差分信号を受け取る。また、ＲＦＩＤインテロゲータ１００は、信号をデコードする、受信回路１０８につながれたデコーダ回路１１０も有している。また、アンテナコイル１１２、１１４を駆動する信号間のオフセットを連続的に（トランスポンダの読み取りの間で）ゼロにする自動零調回路を受信回路１０８に設けてもよい。

図２は、図１のインテロゲータ１００のブロック図の一例である。多くの回路および構成要素の変更がかんば得られ、それらを用いることは本発明の範囲から逸脱しないということに留意されたい。したがって、インテロゲータ１００’は、図１に示されたインテロゲータ１００の例示的な一実施形態を表している。図１の構成要素１０２、１０４、１０６、１０８、１１０、１１２、１１４に対応する回路ブロックが図２にもっと詳しく示されている。インテロゲータ１００は、ＡＣ線で電力を供給されるＤＣ供給源あるいは蓄電池のいずれかから得られるＤＣ電源２０２で動作する。ＤＣ電源はさらに、レギュレータ（図示せず）によってさまざまな電圧レベルに分割される。

述べたように、プロセッサ１０２は、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）２０４、制御プロセッサ２０６、キャリアジェネレータ２０８、ハウスキーピングプロセッサ２１０および通信入出力（ＣＯＭＭ Ｉ／Ｏ）プロセッサ２１２を有する。これらの構成要素のそれぞれは、データおよび指令をプロセッサ１０２内で共有するように電気的に相互に接続されている。

アンテナコイルドライバ／電源回路１０４は、電源２０２に加えて、コイルドライバスイッチ２１４、電力レベル調整部２１６、インピーダンス整合回路網２１８、および自動調整部２２０を有している。これらの構成要素は、下記に述べるように、キャリアジェネレータ２０８からコイルドライブスイッチ２１４に入力を受け取り、コイル駆動信号をスプリッタ１０６に出力するように相互に接続されている。

スプリッタ１０６は、アンテナコイルドライバ／電源回路１０４からコイル駆動信号を受け取る信号スプリッタ２２２を有している。スプリッタ１０６は、図２に示すように、コイルバランス回路２３４を有していてもよく、これはスプリッタ２２２とアンテナコイル１１２、１１４との間に配置される。アンテナコイル１１２および１１４は、グラウンド２３７への共通の出力を有してもよい。

スプリッタ１０６は、アンテナコイル１１２および１１４を駆動するだけではなく、アンテナコイル１１２および１１４からの信号を受信回路１０８に出力する。受信回路１０８は自動零調部２２４を有しており、これがスプリッタ１０６からの信号を受け取って、自動零調処理の後に受信部アンプフィルタ２２６へ信号を送る。受信部アンプフィルタ２２６は同期復調部２２８に信号を出力する。これもプロセッサ１０２からのキャリアジェネレータ２０８からの入力信号を受け取る。同期復調部２２８は、出力信号を整流部２３０に与え、これは信号を加算器２３２に送る。受信回路１０８は、受信部アンプフィルタ２２６および加算器２３２からの信号を、デコーダ回路１１０に出力する。

デコーダ回路１１０は、受信部アンプフィルタ２２６からの信号を受け取る半二重（ＨＤＸ）デコーダ２２７とともに、加算器２３２からの信号を受け取ってＦＤＸデコーダ２４０によって位相偏移変調（ＰＳＫ）信号のデコーディングを、あるいはＦＤＸデコーダ２４２によって周波数偏移変調（ＦＳＫ）信号のデコーティングをそれぞれ提供し、ＤＡＴＡ出力を提供する全二重（ＦＤＸ）デコーダ２４０および２４２を有している。

プロセッサ１０２は、制御マイクロプロセッサ２０６を有しており、これは、タイミング、通信等の制御信号を提供するようにインテロゲータ１００の主制御として用いられる。この制御マイクロプロセッサ２０６のタイムベースは、同期信号を生成するのに用いられる。制御マイクロプロセッサ２０６によって発生される同期信号は、第二のキャリアジェネレータマイクロプロセッサ２０８によって、キャリア周波数、例えば１３４．２ＫＨｚに分割される。第二のキャリアジェネレータマイクロプロセッサ２０８は、分割後の周波数でいくつかの信号を発生する。例えば、キャリアジェネレータマイクロプロセッサ２０８は、アンテナコイルドライバ、電源回路１０４’につながれて、適切な時間にアンテナコイル駆動スイッチ２１４をオン・オフして、アンテナコイルドライバ／電源回路１０４によって生成されるアンテナコイル駆動信号において最小の高調波を発生するように発生されたキャリア信号をそれに与えてもよい。

また、キャリアジェネレータマイクロプロセッサ２０８は、アンテナコイル駆動信号のピークおよびゼロ交叉において発生されたキャリア信号を受信回路の同期復調部２２８のため、および他のタイミングのために与えるように、受信回路１０８にもつながれてよい。

アンテナコイル駆動スイッチ２１４は、アンテナコイルインピーダンス整合回路網を順番にＤＣ供給電圧に接続し、それから回路を開放し、それから回路を設置し、それから再び回路を開放し、それからＤＣ供給電圧に再び接続する。回路開放の期間は、アンテナコイル駆動信号における発生されるキャリアの高調波の著しい減少をもたらす。これらの回路開放の期間中に、アンテナコイルからの誘導電流がダイオード（図示せず）を通って、グラウンドあるいは、必要に応じてＤＣ供給へと流れる。アンテナコイル駆動スイッチ２１４は、電力レベル調整部２１６に、そして直列駆動コンデンサ、アンテナコイルおよび並列タンクコンデンサからなるインピーダンス整合回路網２１８へと電流を供給する。アンテナコイルインピーダンスは、ピーク電圧を都合のよい値に保つために比較的低い。インピーダンス整合回路網は、アンテナコイル駆動スイッチ２１３によって見られるインピーダンスを上昇させ、電流を下げて都合のよい値に切り替える。直列駆動コンデンサの小さい値は、アンテナコイル駆動スイッチ２１４によってみられるインピーダンスを上昇させ、それによってピーク電圧およびアンテナコイルを循環する電力を減らす。直列駆動コンデンサは、共振回路の一部であるので、その容量の変化は、並列な共振回路の容量においても反映されなければならない。直列駆動コンデンサの部分をグラウンドとスイッチとの間で切り替えることによって、全体の共振周波数は変わらないままである。したがって、アンテナコイルへの電力は、チューニングを再調整することなく、都合よく調節される。

アンテナコイルのインダクタンスは、それらの位置および環境に応じて変わってもよく、ときおり共振に再調整して合わせることを必要とする。自動調整回路２２０は、必要に応じてトリムコンデンサをインに入れたり、アウトに入れたりすることによって、回路を自動的に再調整する。位相検出器（図示せず）は、アンテナコイル信号とデジタル駆動信号とを比較し、共振に必要な補正の方向および量を示す位相エラー信号を発生する。このエラー信号は、ハウスキーピングマイクロプロセッサ２１０に送られ、マイクロプロセッサ２１０が共振への再調整を行うようにトリムコンデンサの正しい組み合わせを計算し、それにしたがってスイッチを設定する。このスイッチの更新は、アンテナコイルがオフの期間においてのみ起こり、全二重トランスポンダタグが読み取られている期間には起こらない。

アンテナコイル駆動信号は、インピーダンス整合回路網２１８および自動調整回路２２１０から電力スプリッタ回路２２２に進む。電力スプリッタ回路２２２は、電流を２つの整合しているアンテナコイル１１２および１１４に分割し、２つの電流を減算して差分電流を形成する。差動変圧器のような装置を差分電流を取り出すために用いてもよい。磁界を変調するタグがなければ、各アンテナコイルに向けた電流は等しく、したがって差分電流はないことになる。場の近くのタグがある、および／あるいは導電性の物体が場の近くに配置されている場合には、２つのアンテナコイルを駆動する電流間に差が生じる。この差が、差分電流測定装置上に信号として現れる。例えば、差動変圧器を用いる場合、差分電流は、差動変圧器上の第三の巻線上の電圧として現れる。差動変圧器の第一および第二の巻線はそれぞれのアンテナコイルに接続されている。この差分信号が、増幅、復調および復号のためにタグのデータを受信部に運ぶ。また差分信号は、導電性の物体が磁場の近くにあることを示す何らかの信号も運ぶ。別個の受信部アンテナコイルを用いることを含む無数の他の構成が、本発明の範囲から逸脱することなく可能である。

タグをエナジャイズするのに必要とされる磁場は、タグを読み取ることができる領域の近くに配置されたアンテナコイル１１２および１１４を流れる電流によって発生される。一実施形態においては、例えば、アンテナコイルは家畜のシュート（すなわち「軌道」）の両側に設けられ、タグ（あるいは導電性の物体）がアンテナコイルの間あるいはそばを通過してもよい。この実施形態ではアンテナコイルは可能な限り同一に近く構成されているが、それらの周囲の環境のために、アンテナコイル間でインダクタンスおよびＡＣ抵抗に小さな差が生じることがある。インダクタンスバランスおよび抵抗バランス制御２３４によって、これらの差の初期補正が可能になり、差分信号をゼロにする。
タグあるいは導電性の物体が場にあれば、２つのアンテナコイルからの信号の差は、受信部の入力における差分信号として現れる。導電性の物体の場合、信号は磁気の乱れから構成される。タグの場合には、信号は、キャリア周波数と、キャリア周波数周辺、例えば１３４．２ＫＨｚに中心を持つキャリアの変調による側波帯（サイドバンド）とから構成される。この受信信号はフィルタ２２６を通り、フィルタ２２６が帯域を減少し、通過帯域外の雑音要素を減衰する。

フィルタを通った信号は、同期復調部２２８によって、同相「Ｉ」および直角「Ｑ」の要素に復調される。復調部２２８は、キャリアジェネレータによって発生される信号によって駆動される。キャリアと同相の信号要素が存在すれば、「Ｉ」信号は正であり、キャリアとは位相が異なる信号要素が存在すれば「Ｉ」信号は負である。これは「Ｑ」信号にも当てはまるが、これは信号の直角分（キャリアから９０度）に関連する。

理想的には、キャリア周波数でのトータルの電圧は、「Ｉ」および「Ｑ」要素の平方の和の平方根で表される。この例示的な実施形態においては、「Ｉ」および「Ｑ」の絶対値の和を近似として用いてもよい。２つの精密整流部２３０が別々に「Ｉ」および「Ｑ」要素の絶対値をとり、それらの和が復調信号の振幅として出力される。加算器２３２からの振幅情報は、位相偏移変調（ＰＳＫ）２４０を用いてエンコードされた全二重タグデータを含んでいる。ＰＳＫデコーダは、ハウスキーピングマイクロプロセッサとともに、制御プロセッサへの入力のために、データおよびクロックを再生する。

アンテナコイル１１２および１１４が完全に同一であり、差動変圧器が完全に巻かれているとすると、アンテナコイルの電流は同一になり、その差は、場の近くに導電性の物体および／あるいはタグがないときにはゼロになる。同様に、受信信号にもキャリアは存在しない。実際には、アンテナコイル１１２および１１４、ならびにそれらに向けられた電流は正確にはバランスがとられておらず、いくらかのキャリアが漏れ出て、その結果、「Ｉ」および「Ｑ」信号におけるＤＣオフセットとなる。このＤＣオフセットはハウスキーピングマイクロプロセッサによって読み取られ、これがデュアル乗算型デジタル−アナログコンバータを駆動し、出て行くキャリアの十分な「Ｉ」および「Ｑ」要素を入ってくる信号に加算して残りのキャリアをゼロにする。これらの補正「Ｉ」および「Ｑ」要素は結合して、差動変圧器からの残りのキャリア信号と等しく、正確に逆位相の信号を構成し、したがって復調された「Ｉ」および「Ｑ」信号におけるＤＣオフセットをゼロに戻す。

受信増幅器／フィルタの最初の２つのセクションは、約１２４ＫＨｚと約１３５ＫＨＺとの間のＨＤＸ周波数を通す。この帯域は、１２９ＫＨｚの中央周波数周辺に設定された位相ロックループに供給され、これがキャリアジェネレータマイクロプロセッサにおける空間を共有するプログラムとともに、周波数変調（ＦＳＫ）データおよびクロック信号を取り出して復号する。ＨＤＸタグの復号は、キャリアがオフのときのみ起こり、したがって同じチップ内の２つの機能の間での干渉はない。

他の実施形態では、通信インタフェースが、外部のコンピュータ、端末、あるいは当業者に知られている何らかの他のデータ収集および制御装置への双方向通信のリンクを提供する。さらに、ＥＥＰＲＯＭは、電源オフ状態の間、さまざまな動作パラメータおよびオプションを記憶する。これは、マイクロプロセッサの一つの中、および／あるいはＰＣボード上の別のチップの中に設けられてもよい。

図３は、図２について説明したブロック構成要素１０４に相当する電源、アンテナコイルドライバ、および自動調整回路１０４の一例を示す。図２における電源２０２、コイル駆動スイッチ２１４、電力レベル調整部２１６、インピーダンス整合回路網２１８、および自動調整回路２２０に対応する回路ブロックを、それぞれ、２０２、２１４、２１６、２１８および２２０として図３にもっと詳しく示す。図３は回路図の一例であり、多くの回路および構成要素の変形が考えられ、それらは本発明の範囲から逸脱することなく組み込まれ得るということに留意されたい。

ＡＣ電源電圧は端子３００および３０３に印加され、これらは電流をリセット可能なフューズ３０４に導く。そして電流は、コンデンサ３０５によって滑らかにされて、差動増幅器３０９が抵抗３１０を通る電流に比例して、０から５ボルトの出力を与える。一方で３１１および３１２にある抵抗が入力電圧を５ボルトにする。入力電流は、アンテナコイル駆動ｎＭＯＳＦＥＴスイッチ３１４および３１５へ、そして１０ボルトの電圧調整器３１６に供給される。この１０ボルト線は、ＣＭＯＳドライバ３１７、５ボルト電圧調整器３１８および他のさまざまな構成要素に供給される。５ボルト電圧調整器３１８は直接デジタルＶｃｃを供給し、フィルタ３２０を通してアナログ５ボルト３１９を供給する。また、フィルタ３２２を通して、電圧調整器３１８は、フィルタ３２４に−４．５ボルトを供給し、かつ−４．５ボルトの出力３２５を与える電圧インバータ３２３にも供給する。

ＣＭＯＳドライバ３１７は、アンテナコイル駆動ｎＭＯＳＦＥＴスイッチ３１４および３１５のゲートを別々に駆動する。ダイオード３３０およびコンデンサ３３２は、両方のＭＯＳＦＥＴがｎチャンネルであるので、電源レールの上にゲート駆動電圧を引き上げる。コンデンサ３３４および３３５は、ボードへ結合するキャリア周波数を最小にするようにスイッチへの低インピーダンスの電圧供給を提供する。インダクタ３３６は同じ理由から高周波数のスイッチングエッジを減少させる。ＭＯＳＦＥＴをまたがる内部ダイオード（図示せず）は、両方のスイッチがオフになっているときに、ＤＣ供給源あるいはグラウンドへの電流経路を提供する。

コンデンサ３４０、３４１および３４２は、並列チューニングコンデンサおよびアンテナコイルとともに、調整されたインピーダンス整合ネットワークの一部を構成する。コンデンサ３４０は常に決まった位置にあり、最も高いインピーダンス設定（最も低いアンテナコイル駆動電力）を表している。これに対してコンデンサ３４１および３４２は、アンテナコイルに並列か、コンデンサ３４０に並列に、スイッチ３４３および３４４によって切り替え可能である。このようにして、それらは共振周波数を一定に保ち、コンデンサ３４０と並列になったときには、アンテナコイルへの駆動インピーダンスを減少させ、与えられた電圧での電力を増加させる。これにより、アンテナコイルの調整に影響を及ぼすことなく、どの入力電圧に対しても４つの選択可能な電力設定が提供される。抵抗３４６および３４８はアンテナコイル駆動電圧を基準レベルに分割する。電力は３５０で送信アンテナに供給される。

トライアック３６０〜３６５およびコンデンサ３６６〜３７１は、デジタル信号によるアンテナコイルの自動調整を可能にする。コンデンサは２進シーケンスになっているので、回路は容量コンバータに対してデジタルとして振る舞う。）マイクロプロセッサによってトライアックのゲートに印加されるデジタルの組み合わせは、必要な調整値を提供するように適切なコンデンサをオンにする。共振は、デジタルアンテナコイルスイッチ信号が基準点３７２において出力キャリア位相に対して直角（９０度）であるときに生じる。

トライアック３７３は、抵抗３７４においてたまった共振エネルギを吸収して、アンテナコイルの振動をやわらげるようにアンテナコイル電力がオフにされるときに、短い間オンにされる。読取トリガ回路３７５および補助入力回路３７６により、制御マイクロプロセッサは、自身を外部の過渡電流から保護しつつ、外部スイッチ入力に応答することが可能である。補助出力回路３７７においては、ＡＵＸ−ＯＵＴ線がローに引っ張られ、マイクロプロセッサによる外部のイベントの制御を可能にする。
図４は、図２に関して上述したブロック構成要素１０８に対応する受信・自動零調回路１０８の一例を示す。図２における自動零調回路２２４、受信部増幅器およびフィルタ２２６、復調部２２８、整流部２３０および加算回路２３２に対応する回路ブロックが、図４にもっと詳しく示されている。図４は回路図の一例であり、多くの回路および構成要素の変更が考えられ、それらを導入することは本発明の範囲から逸脱しないということに留意されたい。

スプリッタの差動変圧器（図７において述べる）からのバランスのとられていない信号が点４００で受け取られる。例えば、この信号は１３４．２ｋＨＺで読み取られてもよい。コンデンサ４０２は内部雑音の除去を提供し、増幅器４０４は、信号を増幅し、雑音をさらに低減すべく信号の低域を通過させる。コンデンサ４０６および４０８は、増幅器４０４と、インダクタ４１０およびコンデンサ４１２から構成されるタンク回路との間でインピーダンスを整合させる。これがフィルタの極を提供する。

ＦＥＴ（電界効果トランジスタ）４１４は、過渡電流を静めるべくアンテナコイル電力が除かれた後に、短くオンになる。増幅器４１５は、インダクタ４１６およびコンデンサ４１８から構成されるフィルタへの電圧を上昇させる。受信されたトランスポンダ信号が半二重（ＨＤＸ）信号であれば、ＨＤＸ信号は最後のフィルタの極の前に取り込まれ、受信されたトランスポンダ信号が全二重（ＦＤＸ）信号であれば、ＦＤＸ信号は４２２へと続く。増幅器４２０は、インバータ４２４および復調器４２６を駆動するゲインを提供する。

復調器４２６におけるＣＭＯＳスイッチは、キャリアジェネレータチップからの位相があっている方形波および方形波直角信号の位相に応じて、直接信号か間接信号かを選択する。これは、受信した信号を、キャリアと位相の合っている一つの要素と、キャリアに対して直角な一つの要素とに復調する。抵抗４２８および４３０ならびにコンデンサ４３２および４３４は、自動零調の特徴（後述する）において用いられる位相の合っている（Ｉ）要素と直交（Ｑ）要素とを積分する。またＩおよびＱ信号は、増幅器４３６および４３８において整流され、増幅器４４０において加算される。この結果が４４２における復調された全二重（ベースバンドにおいて）信号であり、位相偏移変調（ＰＳＫ）あるいは周波数偏移変調（ＦＳＫ）の復号化（図？において説明する）への準備が整った状態である。

アンテナコイルの置かれた環境における小さな変化は、インピーダンスのシフトを引き起こし、したがってキャリアのフィードスルーを許すことになる。本発明は、望ましいと考えられるときに、このようなキャリアのフィードスルーを除去する自動零調という特徴を有している。回路４４４は、出て行くキャリアのサンプルＲＥＦ＿Ｉ４４６をとる状態可変アクティブフィルタを構成し、４０４における加算ジャンクションに与えられる電流出力を有するデュアル乗算型デジタル−アナログコンバータ４４８へＩおよびＱ基準電圧（Ｉ＋、Ｉ−、Ｑ＋、Ｑ−）を提供する。これらの電流は加算されて、キャリアにとは逆位相ではあるが、振幅は等しい信号を形成し、フィードスルーをゼロにする。復調器４２６からの出力は、ＯＦＦＳＥＴ＿Ｉ４５０およびＯＦＦＳＥＴ＿Ｑ４５２における電圧を測定することによって、ローカルシリアルバスに対してプロセッサ（ハウスキーピングマイクロプロセッサ、マルチプレクサによる）によって制御される。

図５は、図２について上述したブロック構成要素１１０’に対応するデコード回路１１０”の一例を示している。図２におけるＨＤＸデコーダ２２７、ＰＳＫデコーダ２４０、およびＦＳＫデコーダ２４２に対応する回路ブロックが図５においてより詳細に示されている。図５は回路図の一例であり、多くの回路および構成要素の変更が考えられ、それらの導入は本発明の範囲から逸脱しないということに留意されたい。

ベースバンド信号がローパスフィルタ５００およびデコーダ５０２の両方に与えられる。ローパスフィルタ５００はコンパレータ５０４を駆動し、これがマイクロプロセッサのための位相偏移変調信号を二乗して、ＰＳＫ＿ＣＯＭＰ５０６を復号する。デコーダ５０２は周波数偏移変調信号を復号する。電圧制御オシレータ信号は、５０８においてマイクロプロセッサのために二乗される。（多くのタイプの暗号化が用いられ得る。）

半二重信号は、約１２４ＫＨｚと１３４．２ＫＨｚとの間で偏移させられながら周波数偏移変調されているので、第二段階における受信フィルタから分離されて、１２８ＫＨｚあたりの中心の周波数を有する位相ロックループ５１０に供給される。電圧制御オシレータ出力周波数は、プロセッサ６１０（図６）にデータクロックＨＤＸ＿ＣＡＲ５１２として与えられ、ＶＣＯ制御電圧は、増幅器５１４によって二乗されて、データ列ＨＤＸ＿ＣＯＭＰ５１６としてプロセッサ６１０（図６）に送られる。プロセッサ６１０（図６）は、キャリア駆動タイミングジェネレータとしても機能するが、半二重タグはキャリアがオフのときのみ読み取られるので、プロセッサ６１０（図６）はこの二つの機能を提供することができる。

図６は、図２について説明されたブロック構成要素１０２に対応するプロセッサ、メモリ、および通信回路１０２の一例である。図２におけるメモリ２０４、コントローラ２０６、キャリアジェネレータ２０８、ハウスキーピングマイクロプロセッサ２１０、および通信Ｉ／Ｏプロセッサ２１２が図６においてはより詳細に示されている。図６は回路図の一例であり、多くの回路および構成要素の変更が考えられ、それらの導入は本発明の範囲から逸脱しないことに留意されたい。

システムの基本的なタイミングおよび制御は、クリスタル６００およびマスタマイクロプロセッサ２０６によって提供される。マイクロプロセッサ２０６は、外部の通信、他のマイクロプロセッサとの通信、音声出力、光の発生、外部制御スイッチの読み取り、受信したタグデータの復号およびフォーマット、ＬＣＤ上でのデータ表示、内部ＥＥＰＲＯＭ２０４か他の記憶装置のどちらかへのユーザオプションおよびパラメータの記憶、ならびにシステム全体の動作のやり方を一般的に保つことを容易にするソフトウェアを実行する。

ハウスキーピングマイクロプロセッサ２１０は、自動調整および自動零調ソフトウェアと相互作用するマルチプレクサ６０８を通じてアナログ電圧を測定し、リーダの内部の出来事を一般的に扱う。キャリアタイミングジェネレータ６１０は、キャリア（ＰＵＬＬ＿ＵＰおよびＰＵＬＬ＿ＤＯＷＮ）を発生させ、受信された信号（ＳＱＩ、ＳＱＱ）を復調させるための正確なタイミング信号を提供するようにクロック周波数を分割する。また、アンテナコイル信号でビジーではないときには、先に述べたプロセッサ５１０とともに、半二重タグを復号する。コンパレータ６１２は、ＸＯＲゲート６１４におけるＳＱＩと比較されるゼロ交叉を検出して、プロセッサ６０６が図３のトライアック自動調整スイッチを制御することができるようにマルチプレクサ６０８において位相エラー電圧（ＴＵＮ＿ＥＲＲ）６１６を発生する。

図７は、図２について上述したブロック構成要素１０６に対応するスプリッタおよびコイルバランス回路、ならびにアンテナコイル１０６の一例を示している。図２におけるスプリッタ２２２、コイルバランス２３４、ならびにアンテナコイル１１２および１１４に対応する回路ブロックは、図７においてより詳細に示されている。図７は回路図の一例であり、多くの回路および構成要素の変更が考えられ、それらの導入は本発明の範囲から逸脱しないということに留意されたい。

本実施形態においては、２つのアンテナコイル７０８を駆動する電流は、ユーザが２つのアンテナコイルを駆動する電流のバランスを等しくとることを可能にする抵抗バランスネットワーク７０２および調節可能な差動インダクタ７０６によって、バランスをとられる。差動変圧器７０４は、２つのアンテナコイル１１２および１１４の電流の差を測定し、これが半二重あるいは全二重トランスポンダに含まれるデータを反映し、および／あるいは磁場を通過する物体を示す。

本発明ではアンテナ「コイル」を上で説明しているが、コイル状であろうとなかろうと、当該分野で知られているどのようなタイプのアンテナを用いてもよいことを理解すべきである。

図３〜７の説明およびそれらの図面自体は、当業者であればさまざまな用途に応じて変更され得ることを理解するであろう代表的な回路と主要な構成要素とを示している。詳細を完全にするために、ここに付録として含まれている図３Ａ、４Ａ、５Ａ、６Ａおよび７Ａは、図３〜７に対応する回路要素についての参照符号を含む詳細な回路図である。
発明のさまざまな実施形態を説明したが、当業者は、多くの実施形態および実装が本発明の範囲内で可能であることを理解することであろう。したがって、本発明は、添付の請求項およびそれらの等価物に鑑みること以外で、限定されることはない。

本発明の基本的な構成要素であるデュアルアンテナコイルリーダを示す図である。 図１の読み取り回路のブロック図の一例である。 本発明の電源、アンテナコイルドライバ、および自動調節回路の一例を示す図である。 図３に対応する回路要素についての参照符号を含む詳細な回路図である。 本発明の受信および自動調節回路の一例を示す図である。 図４に対応する回路要素についての参照符号を含む詳細な回路図である。 本発明のデコード回路の一例を示す図である。 図５に対応する回路要素についての参照符号を含む詳細な回路図である。 本発明のプロセッサの一例を示す図である。 図６に対応する回路要素についての参照符号を含む詳細な回路図である。 本発明のスプリッタ、コイルバランス、およびアンテナコイルの一例を示す図である。 図７に対応する回路要素についての参照符号を含む詳細な回路図である。

符号の説明

１００ インテロゲータ
１０２ プロセッサ
１０４ アンテナコイルドライバ／電源回路
１０６ スプリッタ
１０８ 受信回路
１１０ デコーダ回路
１１２、１１４ アンテナコイル
２０２ ＤＣ電源
２０４ ＥＥＰＲＯＭ
２０６ 制御プロセッサ
２０８ キャリアジェネレータ
２１０ ハウスキーピングプロセッサ
２１２ ＣＯＭＭ Ｉ／Ｏプロセッサ
２１４ コイルドライバスイッチ
２１６ 電力レベル調整部
２１８ インピーダンス整合回路網
２２０ 自動調整部
２２２ 信号スプリッタ
２２６ 受信部アンプフィルタ
２２７ 半二重デコーダ
２２８ 同期復調部
２３０ 整流部
２３２ 加算器
２４０、２４２ 全二重デコーダ
３００、３０２ 端子
３０４ リセット可能フューズ
３０５ コンデンサ
３０９ 差動増幅器
３１０、３１１、３１２ 抵抗
３１４、３１５ アンテナコイル駆動ｎＭＯＳＦＥＴスイッチ
３１６、３１８ 電圧調整器
３１７ ＣＭＯＳドライバ
３２０、３２２、３２４ フィルタ
３２３ インバータ
３３０ ダイオード
３３２、３３４、３３５ コンデンサ
３３６ インダクタ
３４０、３４１、３４２ コンデンサ
３４３、３４４ スイッ
３４６、３４８ 抵抗
３６０〜３６５ トライアック
３６６〜３７１ コンデンサ
３７３ トライアック
３７４ 抵抗
３７５ 読取トリガ回路
３７６ 補助入力回路
３７７ 補助出力回路
４０２、４０６、４０８ コンデンサ
４０４ 増幅器
４１０ インダクタ
４１２ コンデンサ
４１４ ＦＥＴ
４１６ インダクタ
４１８ コンデンサ
４２０ 増幅器
４２４ インバータ
４２６ 復調器
５００ ローパスフィルタ
５０２ デコーダ
５０４ コンパレータ５０４
５１０ 位相ロックループ
６０８ マルチプレクサ
６１０ キャリアタイミングジェネレータ
６１２ コンパレータ

Claims (6)

1. 無線識別装置のためのインテロゲータであって、
   アンテナ駆動回路と、
   第一のアンテナと、
   第二のアンテナと、
   前記アンテナ駆動回路によって発生された駆動電流を、前記第一のアンテナおよび前記第二のアンテナにそれぞれ向けられる実質的に同様である第一のアンテナ電流および第二のアンテナ電流に分割するように、前記アンテナ駆動回路に通信可能につながれるスプリッタ回路と、
   を備え、
   更に、前記スプリッタ回路は、前記第一のアンテナおよび前記第二のアンテナへの駆動信号が実質的に等価になるように前記第一のアンテナおよび前記第二のアンテナを調節するアンテナバランス回路を備えるインテロゲータ。
2. 同期復調部、整流部および加算器を含む差分電流検出部をさらに備え、前記差分電流検出部は前記スプリッタ回路と通信可能につながれて、前記第一のアンテナの電磁場と前記第二のアンテナの電磁場との差分から得られる信号を得る請求項１に記載のインテロゲータ。
3. 前記差分電流検出部は差動変圧器を有する請求項２に記載のインテロゲータ。
4. 前記電磁場の差分から得られる信号を受け取る受信部と、エンコード情報を含む前記信号をデコードして情報を得るデコーダとをさらに備えている請求項２に記載のインテロゲータ。
5. 前記受信部は、前記第一のアンテナと前記第二のアンテナとの間のオフセットをゼロにする自動零調回路をさらに有している請求項４に記載のインテロゲータ。
6. 前記第一のアンテナおよび前記第二のアンテナに提供される駆動電流を、所望の共振に合わせる自動調整回路をさらに備えている請求項１に記載のインテロゲータ。

Images