JP3913716B2

JP3913716B2 - Semiconductor device

Info

Publication number: JP3913716B2
Application number: JP2003176797A
Authority: JP
Inventors: 哲夫畠山; 孝四戸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-06-20
Filing date: 2003-06-20
Publication date: 2007-05-09
Anticipated expiration: 2023-06-20
Also published as: JP2005012101A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関わり、特に、インパットダイオード、リードダイオード等の高周波出力用の２端子自励高周波素子に関する。
【０００２】
【従来の技術】
インパット（IMPact ionization Avalanche Transit Time：ＩＭＰＡＴＴ）ダイオードは、直流バイアス電力をマイクロ波帯やミリ波帯の高周波電力に直接変換できる有用な発振素子として周知であり、従来、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）を素材としてｐｎ接合やショットキー接合を用いた縦型（或いはサンドイッチ型）の半導体装置として製造されてきた。このインパットダイオードは、ガンダイオードなどの他の発振素子と比較して大きな出力が得られるため、マイクロ波帯やミリ波帯の固体発振源のなかでも主に発振器として利用されることが多い。
【０００３】
インパットダイオードでは、動作に必要なバイアス電流値と接合容量値とは素子面積によって調整されており、典型的な素子の直径は１０μｍ〜５０μｍ程度の微小な値に設定される。更に、直列抵抗値を可能な限り減らして変換効率を高めるために、素子の厚みは、典型的には５０μｍ程度以下の微小な値に設定される。このように微細な寸法のインパットダイオードは、大きなジュール熱の放熱の問題と相まって、その組立てに関し高度の技術を要する。
【０００４】
また、インパットダイオードは、動作原理上、なだれ降伏領域でしかも高い電流密度の状態で動作せしめられるため、焼損事故が発生しやいという欠点がある。この欠点を解決するために、半導体の素材として従来使用されてきたＳｉやＧａＡｓに代えて炭化珪素（シリコンカーバイド、ＳｉＣ）を使用することが提案されている。ＳｉＣの熱伝導率は、Ｓｉの３倍（５Ｗ／ｃｍＫ）であって、熱伝導率のすぐれた金属である銅と同程度である。また、バンドギャップが３ｅＶと大きいので高温での動作が可能である。さらに、絶縁電界強度がＳｉの約１０倍であるので入力電力はＳｉの約１００倍になる可能性がある。このようにＳｉＣは、種々の物性値に関する利点を有するため、インパットダイオードなどの高電力密度の縦型半導体装置の素材として最適である。
【０００５】
従来、ＳｉＣを用いたリード型のインパットダイオードであって、メサ型の終端構造を有しているものがある（例えば、特許文献１参照。）。特許文献１では、素子分離の際に等方性のエッチング或いはエアブレイシブなどを行っている為、各素子の側面形状は下方に向けて末広がりのいわゆるメサ型の形状を呈している。
【０００６】
【特許文献１】
特開平８−１３９３４０号公報（段落１７−１８、第３図等）
【０００７】
【発明が解決しようとする課題】
しかしながら、ＳｉＣは、これを素材としてインパットダイオードなどの縦型半導体装置を製造しようとした場合、次のような問題がある。すなわち、ＳｉやＧａＡｓの場合には絶縁破壊電界が結晶軸に対して等方的であるため、メサ型で終端を形成することにより、活性領域で一様なアバランシェ降伏を起こすことが可能であった。しかしながらメサ終端は端面部のダメージ層の処理が必要であり、また端面を平坦化しないと局所的な電流経路が生じるおそれがある。特にＳｉＣの場合、適当なエッチング液がないため端面の平坦化が困難であり、また結晶軸、特にＣ軸に垂直方向の絶縁破壊電界が小さいため終端領域の一部で局所的なアバランシェ降伏が起こり、発振の効率が低下したり、破壊現象が生じてしまう。
【０００８】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、安定した発振特性を有し、焼損破壊が少ない半導体装置を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の特徴は、対向する第１及び第２の主面を有する炭化珪素からなる第１導電型のドリフト層と、第１の主面近傍のドリフト層の内部に埋め込まれ、ドリフト層よりも高い濃度の第１導電型不純物が添加された炭化珪素からなる埋め込み高濃度領域と、埋め込み高濃度領域よりも広い領域において第１の主面に接続された炭化珪素からなる第２導電型電極層と、第２の主面に接続された炭化珪素からなる第１導電型電極層とを有する半導体装置であることを要旨とする。
【００１０】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、層の厚みと幅との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１１】
なお、「第１導電型」及び「第２導電型」は相対する導電型であり、第１導電型がｎ型であれば、第２導電型はｐ型であり、逆に、第１導電型がｐ型であれば、第２導電型はｎ型である。本発明の実施の形態では、第１導電型がｎ型であり、第２導電型はｐ型である場合を例に取り説明する。
【００１２】
＜インパットダイオードの構成＞
図１に示すように、本発明の実施の形態に係るインパットダイオードは、対向する第１の主面８及び第２の主面９を有する第１導電型（ｎ型）のドリフト層１と、第１の主面８近傍のドリフト層１の内部に埋め込まれ、ドリフト層１よりも高い濃度の第１導電型不純物（ｎ型不純物）が添加された埋め込み高濃度領域２と、埋め込み高濃度領域２の外周に沿って第１の主面８近傍のドリフト層１の内部に埋め込まれたｎ型の終端領域１０ａと、埋め込み高濃度領域２よりも広い領域において第１の主面８に接続された第２導電型電極層（ｐ型電極層）３と、第２の主面９に接続された第１導電型電極層（ｎ型電極層）４と、ｐ型電極層３の外周に沿って第１の主面８上に配置された絶縁膜７と、ｐ型電極層３に接続された第１の電極５と、ｎ型電極層４に接続された第２の電極６とを有する。終端領域１０ａは、埋め込み高濃度領域２を取り囲むように配置され、ドリフト層１よりも高く埋め込み高濃度領域２以下の濃度のｎ型不純物が添加された複数のリング状領域１１ａ、１１ｂを備える。
【００１３】
ドリフト層１は、第１の主面８と、第１の主面に対向する第２の主面９と、第１の主面８と第２の主面９とを接続する側面とにより定義され、ドリフト層１の厚さは、第１の主面８と第２の主面９との距離である。高抵抗半導体領域として機能するドリフト層１の厚さと不純物濃度は、インパットダイオードの目的とする発振周波数とドリフト速度によって定められる。ドリフト層１のｎ型不純物濃度は例えば１×１０¹⁴ｃｍ^-3〜１×１０¹⁶ｃｍ^-3であり、ここでは３×１０¹⁵ｃｍ^-3である場合を例に取る。また、ドリフト層１の厚さは例えば３μｍ〜３０μｍであり、ここでは１５μｍである場合を例に取る。
【００１４】
ドリフト層１の第１の表面８近傍には、ドリフト層１よりも高い濃度のｎ型不純物が添加された埋め込み高濃度領域２が配置されている。ここでは、埋め込み高濃度領域２は、第１の表面８を含まないドリフト層１の内部に埋め込まれている例を示す。即ち、埋め込み高濃度領域２は、ドリフト層１の内部に一定の深さで埋め込まれている。第１の主面８と埋め込み高濃度領域２との間にはドリフト層１の一部が一定の厚さで介在し、埋め込み高濃度領域２上方の第１の主面８にはドリフト層１が表出している。なお、埋め込み高濃度領域２は、第１の表面８を含むドリフト層１の内部に配置されていても構わない。
【００１５】
ｎ型のリング状領域１１ａ、１１ｂは、埋め込み高濃度領域２の外周に沿って第１の主面８近傍のドリフト層１の内部に選択的に埋め込まれている。ここでは、リング状領域１１ａ、１１ｂは、埋め込み高濃度領域２と同様に、第１の表面８を含まないドリフト層１の内部に埋め込まれている例を示す。即ち、リング状領域１１ａ、１１ｂは、ドリフト層１の内部に一定の深さで埋め込まれている。第１の主面８とリング状領域１１ａ、１１ｂとの間にはドリフト層１の一部が一定の厚さで介在し、リング状領域１１ａ、１１ｂ上方の第１の主面８にはドリフト層１が表出している。なお、リング状領域１１ａ、１１ｂは、第１の表面８を含むドリフト層１の内部に配置されていても構わない。また、リング状領域１１ａは、埋め込み高濃度領域２の外周から離間して配置され、リング状領域１１ａとリング状領域１１ｂも互いに離間して配置されている。例えば、リング状領域１１ａと埋め込み高濃度領域２の外周との間隔及びリング状領域１１ａとリング状領域１１ｂとの間隔はそれぞれ１〜６μｍであり、リング状領域１１ａ、１１ｂの幅はそれぞれ１〜６μｍである。本発明の実施の形態において、終端領域１０ａは２本のリング状領域１１ａ、１１ｂを有している場合について述べる。しかし、本発明はこれに限定されることは無く、終端領域１０ａは３以上のリング状領域１１ａ、１１ｂ、・・・を有していても構わない。リング状領域１１ａ、１１ｂ、・・・の数は、２〜１０本であることが望ましい。
【００１６】
このように、埋め込み高濃度領域２、終端領域１０ａ（リング状領域１１ａ、１１ｂ）に関して、「ドリフト層１の第１の表面８近傍」には、「第１の表面８を含まないドリフト層１の内部」のみならず、「第１の表面８を含むドリフト層１の内部」をも含まれる。埋め込み高濃度領域２及び終端領域１０ａが第１の表面８を含むドリフト層１の内部に配置されている場合については、第３の変形例にて後述する。
【００１７】
埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂのｎ型不純物濃度及び厚さは設計耐圧により決定される。本発明の実施の形態において、リング状領域１１ａ、１１ｂのｎ型不純物濃度及び厚さは、埋め込み高濃度領域２のそれらと実質的に同一である場合について述べる。埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂのｎ型不純物濃度は、例えば５×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-3であり、ここでは１．２×１０¹⁷ｃｍ^-3である場合を例に取る。埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂの厚さは、例えば０．１μｍ〜５μｍであり、ここでは１μｍである場合を例に取る。また、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂと第２主面９とのドリフト層１の厚さは、例えば１５μｍである。また、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂと第１の主面８との間のドリフト層１の厚さは、典型的には２μｍ以下である。
【００１８】
ｐ型電極層３は、埋め込み高濃度領域２よりも高濃度のｐ型不純物が添加された半導体領域である。第１の主面８においてｐ型電極層３とドリフト層１とのｐｎ接合が形成されている。図示は省略するが、ｐ型電極層３は、第１の主面８に接する第１の領域、及び第１の電極５に接続される第２の領域からなる２層構造を有する。ｐ型電極層３のｐ型不純物濃度は例えば２×１０¹⁸ｃｍ^-3〜１×１０²¹ｃｍ^-3であり、ここでは第１の領域のｐ型不純物濃度が１×１０¹⁹ｃｍ^-3であり、第２の領域のｐ型不純物濃度が５×１０²⁰ｃｍ^-3である場合を例に取る。
【００１９】
ｎ型電極層４は、第２の主面９に接続された、ドリフト層１よりも高濃度のｎ型不純物が添加された半導体領域である。ｎ型電極層４のｎ型不純物濃度は例えば２×１０¹⁸ｃｍ^-3〜１×１０²¹ｃｍ^-3であり、ここでは１×１０²⁰ｃｍ^-3である場合を例に取る。
【００２０】
ドリフト層１、埋め込み高濃度領域２、ｐ型電極層３、ｎ型電極層４及びリング状領域１１ａ、１１ｂはそれぞれ単結晶の炭化珪素（シリコンカーバイド：ＳｉＣ）からなる。ＳｉＣのｎ型不純物（ｎ型ドーパント）としては、例えば窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）が用いられる。ＳｉＣのｐ型不純物（ｐ型ドーパント）としては、例えば、アルミニウム（Ａｌ）、ボロン（Ｂ）が用いられる。
【００２１】
このように、図１に示したインパットダイオードは、ロー・ハイ・ロー構造を有するリード・ダイオードである。
【００２２】
図２は、第１の主面８側から見た図１のインパットダイオードを示す。図２において、第１の電極５及び絶縁膜７は省略し、ｐ型電極層３はその外周のみを点線にて表す。また、図２のＡ−Ａ切断面は図１に相当する。埋め込み高濃度領域２は、ドリフト層１の第１の表面のうち、その中央部分に選択的に配置されている。リング状領域１１ａは、埋め込み高濃度領域２の外周から一定の間隔をおいて埋め込み高濃度領域２を囲むように配置されている。リング状領域１１ｂは、リング状領域１１ａの外周から一定の間隔をおいてリング状領域１１ａを囲むように配置されている。埋め込み高濃度領域２の大きさは、インパットダイオードの定格により定まる。ｐ型電極層３についても同様である。埋め込み高濃度領域２は、例えば一辺の長さが３００μｍの方形状を有する。
【００２３】
ｐ型電極層３は、埋め込み高濃度領域２よりも広い領域においてドリフト層１の第１の主面８に接続されている。即ち、ｐ型電極層３の外周は、埋め込み高濃度領域２の外側に張り出して配置されている。更に、ｐ型電極層３は、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂを含む領域よりも広い領域においてドリフト層１の第１の主面８に接続されている。即ち、ｐ型電極層３の外周は、リング状領域１１ａ、１１ｂを含む終端領域１０ａの外側に張り出して配置されている。なお、製造工程におけるマスク合わせ誤差を考慮して、例えば、ｐ型電極層３の平面寸法を、リング状領域１１ｂの寸法よりも（マスク合わせ誤差）＋５μｍ程度大きくすることが望ましい。
【００２４】
＜インパットダイオードの動作＞
第１及び第２の電極５、６の間に直流逆バイアスを印加すると、図１のｐ型電極層３と埋め込み高濃度領域２の間のドリフト層１に高電界領域が形成される。ｐ型電極層３と埋め込み高濃度領域２との間の大電界値がなだれ倍増が起こる臨界電界Ｅ_mになるような直流逆バイアスを、第１の電極５と第２の電極６と間に印加する。この状態で、高周波の交流電圧を直流電圧に重層させると、交流電圧が正の位相では、ｐ型電極層３と埋め込み高濃度領域２との間でなだれが発生する。発生した正孔はｐ型電極層５に行き、電子はドリフト層１に入る。順方向の印加電圧が高くなると高電界領域で発生する電子は更に増加する。キャリアの発生は交流電圧が正である限り続くので、なだれで発生した電子の密度は、交流電圧が正の半周期が終わった時点で最大になる。その結果、ドリフト層１に注入された電子密度が、最大になるのは交流電圧が最大になるときより９０°位相が遅れることになる。交流電圧が負のサイクルに入ると新たなキャリアの発生は停止するが、電子はｎ型電極層４の方へドリフトされ、第２の電極６から外部電流として流れ出る。電子がドリフト層１を横切るのに要する時間が交流電圧の半サイクルになるように設計されていれば、インパットダイオードの端子電流は交流電圧の負のサイクルに流れ、インパットダイオードは負性抵抗を示すことになる。
【００２５】
図１のインパットダイオードの動作時における電界強度の分布を図７に示す。図７に示すように、ｐ型電極層３は埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂの外側に張り出して形成されているため、リング状領域１１ａ、１１ｂの外側のドリフト層１にも逆バイアスが印加される。しかし、リング状領域１１ａ、１１ｂの外側の第１の主面近傍のドリフト層１の電界強度は、ｐ型電極層３と埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂとの間のドリフト層１の電界強度に比べて弱くなる。したがって、ｐ型電極層３と埋め込み高濃度領域２の間の高電界領域（動作領域）の終端における電界集中を防ぐことができる。
【００２６】
また、リング状領域１１ａ、１１ｂは、電位の定まらないフローティング領域となる為、ｐ型電極層３とリング状領域１１ａ、１１ｂとの間のドリフト層１の電界強度は、ｐ型電極層３と埋め込み高濃度領域２の間のドリフト層１に比べて弱くなる。また、埋め込み高濃度領域２から遠くなるほど、ｐ型電極層３とリング状領域１１ａ、１１ｂとの間のドリフト層１の電界強度は、より弱くなる。即ち、ｐ型電極層３とリング状領域１１ｂとの間のドリフト層１の電界強度は、ｐ型電極層３とリング状領域１１ａとの間のドリフト層１の電界強度よりも弱くなる。したがって、ｐ型電極層３と埋め込み高濃度領域２の間の高電界領域（動作領域）の終端における電界集中を防ぐことができる。
【００２７】
図１に示したインパットダイオードがかかる構成を有することにより、電圧印加時に高電界領域の終端部に電界が集中することを回避してドリフト方向の電界の緩和が実現される。したがって、高電界領域の電界強度の均一性が高まり、高電界領域で一様にアバランシェ降伏が生じるため、設計どおりの周波数で安定して高周波を発振することができる。また、高電界領域の終端部での電界集中による破壊も起こりにくくなる。
【００２８】
したがって、本発明の実施の形態によれば、安定した発振特性が得られ破壊が少ないハイパワー高周波半導体装置を高い歩留まりで提供することができる。
【００２９】
＜インパットダイオードの製造方法＞
次に、図１に示したインパットダイオードの製造方法について図３乃至図６を用いて説明する。
【００３０】
（イ）先ず図３に示すように、ｎ型基板（ｎ型電極層）４上にｎ^-型のドリフト層１とｐ型電極層３を所定の厚さでエピタキシャル成長法を用いて形成する。ｐ型電極層３の表面を含む上部にｐ型不純物イオンを注入し、ｐ型不純物イオンの活性化処理を施すことで、ｐ型不純物が低濃度に添加された第１の領域、及びｐ型不純物が高濃度に添加された第２の領域が形成される。イオン注入時の温度は例えば５００℃〜８００℃であることが望ましい。ｐ型不純物イオンのドーズ量は例えば１×１０¹⁵ｃｍ^-2〜４×１０¹⁶ｃｍ^-2であることが望ましい。ｐ型不純物イオンは、最大２００ｋｅＶの異なる加速エネルギーにおいて複数回に分けて注入することが望ましい。即ち、エネルギー多段注入法で注入することが望ましい。
【００３１】
（ロ）次に図４に示すように、ｐ型電極層３の上に、スピン塗布法及びフォトリソグラフィ法を用いて第１のレジスト膜２０を形成する。第１のレジスト膜２０は、図２の埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂに相当する領域に開口を有するイオン注入用マスクパターンである。第１のレジスト膜２０の開口から第１の表面８を含まないドリフト層１の内部へｎ型不純物イオンを選択的に注入し、ｎ型不純物イオンの活性化処理（例えば、１６００℃でのアニール処理）を施すことで、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂが同時に形成される。その後、第１のレジスト膜２０を除去する。なお、ｎ型不純物イオンは、エネルギー多段注入法で注入することが望ましい。ｎ型不純物イオンの加速エネルギーは例えば１０ｋｅＶ〜２ＭｅＶであることが望ましく、より望ましくは、ｎ型不純物イオンの加速エネルギーは１０ｋｅＶ〜４００ｋｅＶである。また、ｎ型不純物イオンのドーズ量は例えば０．５×１０¹³ｃｍ^-2〜２．３×１０¹³ｃｍ^-2であることが望ましい。更に、注入後のｎ型不純物プロファイルがフラットになるように、ｎ型不純物イオンのドーズ量を多段注入における各加速エネルギーに分配する。
【００３２】
（ハ）次に図５に示すように、ｐ型電極層３の上に、スピン塗布法及びフォトリソグラフィ法を用いて第２のレジスト膜２１を形成する。第２のレジスト膜２１は、図２のｐ型電極層３に相当する領域に開口を有するエッチング用マスクパターンである。反応性イオンエッチング（ＲＩＥ）法などの異方性エッチング法を用いて、第２のレジスト膜２１の開口に表出したｐ型電極層３を選択的に除去する。異方性エッチング処理は、第２のレジスト膜２１の開口からドリフト層１の第１の主面が表出した時点で終了する。その後、第２のレジスト膜２１を除去する。
【００３３】
（ニ）次に図６に示すように、化学的気相成長（ＣＶＤ）法及び化学的機械的研磨（ＣＭＰ）法を用いて、ｐ型電極層３外周に沿ったドリフト層１の第１の主面の上に、ｐ型電極層３の同じ厚さを有する絶縁膜７を形成する。
【００３４】
（ホ）最後に図１に示したように、ｐ型電極層３の第２の領域及びｎ型電極層４の上に、ニッケル（Ｎｉ）膜をコンタクトメタルとして例えば２０ｎｍ堆積し、窒素雰囲気で１０００℃のアニール処理を５分間実施する。若しくは、アルミニウム（Ａｌ）及びＮｉの積層膜を形成し、窒素雰囲気で１０００℃のアニール処理を５分間実施する。その後、Ａｌ、金などの電極材料を厚く堆積し、エッチング処理を行う。このようにして、ｐ型電極層３の第２の領域上に第１の電極５が、ｎ型電極層４の下に第２の電極６がそれぞれ形成され、図１のインパットダイオードは完成する。
【００３５】
（第１の変形例）
終端領域１０ａは、リング状領域１１ａ、１１ｂを備える替わりに、ドリフト層１よりも高く埋め込み高濃度領域２よりも低い濃度の第１導電型不純物が一様に添加されている領域であっても構わない。
【００３６】
図９に示すように、本発明の実施の形態の第１の変形例に係るインパットダイオードは、対向する第１の主面８及び第２の主面９を有するｎ型のドリフト層１と、第１の主面８近傍のドリフト層１の内部に埋め込まれた埋め込み高濃度領域２と、埋め込み高濃度領域２の外周に沿って第１の主面８近傍のドリフト層１の内部に埋め込まれたｎ型の終端領域１０ｂと、埋め込み高濃度領域２よりも広い領域（好ましくは埋め込み高濃度領域２及び終端領域１０ｂよりも広い領域）において第１の主面８に接続されたｐ型電極層３と、第２の主面９に接続されたｎ型電極層４と、ｐ型電極層３の外周に沿って第１の主面８上に配置された絶縁膜７と、ｐ型電極層３に接続された第１の電極５と、ｎ型電極層４に接続された第２の電極６とを有する。なお、終端領域１０ｂを除く他の構成要素は、図１に示したインパットダイオードのそれらと同じである為、説明を省略する。
【００３７】
終端領域１０ｂは、第１の主面８近傍のドリフト層１の内部に選択的に埋め込まれている。ここでは、終端領域１０ｂは、埋め込み高濃度領域２と同様に、第１の表面８を含まないドリフト層１の内部に埋め込まれている例を示す。また、終端領域１０ｂは、埋め込み高濃度領域２の外周に隣接して配置されている。
【００３８】
終端領域１０ｂのｎ型不純物濃度及び厚さは設計耐圧により決定される。第１の変形例において、終端領域１０ｂの厚さは、埋め込み高濃度領域２のそれと実質的に同一である場合について述べる。但し、終端領域１０ｂには、ドリフト層１よりも高く埋め込み高濃度領域２よりも低い濃度の第１導電型不純物が一様に添加されている。
【００３９】
図９に示したインパットダイオードがかかる構成を有することにより、図１に示したインパットダイオードと同様な作用効果が得られる。
【００４０】
（第２の変形例）
ｐ型電極層３が埋め込み高濃度領域２よりも広い領域において第１の主面８に接続されていれば、図１又は図９示したインパットダイオードから終端領域１０ａ、１０ｂを削除しても構わない。
【００４１】
図１０に示すように、本発明の実施の形態の第２の変形例に係るインパットダイオードは、ドリフト層１と、埋め込み高濃度領域２と、ｐ型電極層３と、ｎ型電極層４と、絶縁膜７と、第１の電極５と、第２の電極６とを有する。なお、図１０に示すインパットダイオードは、終端領域１０ａが削除されている点を除いて図１に示したインパットダイオードと同じ構成要素を有する為、各構成要素の説明を省略する。
【００４２】
図１０のインパットダイオードの動作時における電界強度の分布を図８に示す。図８に示すように、ｐ型電極層３は埋め込み高濃度領域２の外側に張り出して形成されているため、埋め込み高濃度領域２の外側のドリフト層１にも逆バイアスが印加される。しかし、図１０に示す埋め込み高濃度領域２の外周部分とｐ型電極層３との間のドリフト層１の電界強度は、埋め込み高濃度領域２の中央部分とｐ型電極層３との間のドリフト層１の電界強度に比べて弱くなる。したがって、ｐ型電極層３と埋め込み高濃度領域２の間の高電界領域（動作領域）の終端における電界集中を防ぐことができる。
【００４３】
図１０に示したインパットダイオードがかかる構成を有することにより、図１に示したインパットダイオードと同様な作用効果が得られる。
【００４４】
（第３の変形例）
埋め込み高濃度領域２及び終端領域１０ａ（リング状領域１１ａ、１１ｂ）が第１の表面８を含むドリフト層１の内部に配置されている場合について図１１を参照して説明する。
【００４５】
本発明の実施の形態の第３の変形例に係るインパットダイオードは、対向する第１の主面８及び第２の主面９を有するｎ型のドリフト層１と、第１の表面８を含むドリフト層１の内部に埋め込まれた埋め込み高濃度領域２と、埋め込み高濃度領域２の外周に沿って第１の表面８を含むドリフト層１の内部に埋め込まれたリング状領域１１ａ、１１ｂと、ｐ型電極層３と、ｎ型電極層４と、絶縁膜７と、第１の電極５と、第２の電極６とを有する。なお、高濃度領域２及びリング状領域１１ａ、１１ｂを除く他の構成要素は、図１に示したインパットダイオードのそれらと同じである為、説明を省略する。
【００４６】
埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂはドリフト層１の第１の表面８に表出し、第１の主面８と埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂとの間にドリフト層１は介在しない。
【００４７】
図１１に示したインパットダイオードがかかる構成を有することにより、図１に示したインパットダイオードと同様な作用効果が得られる。
【００４８】
（その他の実施の形態）
上記のように、本発明は、１つの実施の形態及び第１乃至第３の変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４９】
実施の形態において、リング状領域１１ａ、１１ｂのｎ型不純物濃度及び厚さは、埋め込み高濃度領域２のそれらと実質的に同一である場合について述べた。しかし、本発明はこれに限定されることは無く、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂのｎ型不純物濃度及び厚さは互いにそれぞれ異なっていても構わない。この時、リング状領域１１ａ、１１ｂのｎ型不純物濃度は、埋め込み高濃度領域２よりも低いことが望ましく、更に望ましくは、リング状領域１１ｂのｎ型不純物濃度は、リング状領域１１ａよりも低いことである。
【００５０】
終端領域は、互いに離間して配置された、ドリフト層１よりも高く埋め込み高濃度領域２以下の濃度のｎ型不純物が添加された複数の散点状領域を備えていても構わない。例えば、図２のリング状領域１１ａ、１１ｂを、複数の領域にそれぞれ分断することによって、複数の散点状領域を形成することができる。
【００５１】
終端領域は、埋め込み高濃度領域から遠ざかる方向へｎ型不純物の濃度が減少する分布を有していても構わない。例えば、図９に示す終端領域１０ｂは、埋め込み高濃度領域２との隣接部分において埋め込み高濃度領域２と同等のｎ型不純物濃度を有し、隣接部分から外側に向けて徐々にｎ型不純物の濃度が減少し、その外周端部分においてドリフト層１と同等のｎ型不純物濃度を有していても構わない。
【００５２】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、安定した発振特性を有し、焼損破壊が少ない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置としてのインパットダイオードを示す摸式的かつ部分的な断面図である。
【図２】図１に示したインパットダイオードを第１の主面から見た平面図である。
【図３】図１に示したインパットダイオードの製造工程の一段階を示す断面図である。
【図４】図１に示したインパットダイオードの製造工程の図３に続く一段階を示す断面図である。
【図５】図１に示したインパットダイオードの製造工程の図４に続く一段階を示す断面図である。
【図６】図１に示したインパットダイオードの製造工程の図５に続く一段階を断面図である。
【図７】図１のインパットダイオードの動作時における電界強度の分布を示す模式図である。
【図８】図１０のインパットダイオードの動作時における電界強度の分布を示す模式図である。
【図９】本発明の実施の形態の第１の変形例に係るインパットダイオードを示す摸式的かつ部分的な断面図である。
【図１０】本発明の実施の形態の第２の変形例に係るインパットダイオードを示す摸式的かつ部分的な断面図である。
【図１１】本発明の実施の形態の第３の変形例に係るインパットダイオードを示す摸式的かつ部分的な断面図である。
【符号の説明】
１ドリフト層
２埋め込み高濃度領域
３ｐ型電極層
４ｎ型電極層
５第１の電極
６第２の電極
７絶縁膜
８第１の主面
９第２の主面
１０ａ、１０ｂ終端領域
１１ａ、１１ｂリング状領域
２０第１のレジスト膜
２１第２のレジスト膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly, to a two-terminal self-excited high-frequency element for high-frequency output such as an impat diode or a lead diode.
[0002]
[Prior art]
The IMpat (IMPact ionization Avalanche Transit Time: IMPATT) diode is well known as a useful oscillation element capable of directly converting DC bias power into high frequency power in the microwave band or millimeter wave band. Conventionally, silicon (Si) or gallium arsenide ( It has been manufactured as a vertical (or sandwich type) semiconductor device using a pn junction or a Schottky junction using GaAs) as a material. Since this impat diode provides a larger output than other oscillating elements such as Gunn diodes, it is often used mainly as an oscillator among solid-state oscillation sources in the microwave band and millimeter wave band.
[0003]
In the impat diode, the bias current value and the junction capacitance value necessary for operation are adjusted by the element area, and the typical element diameter is set to a very small value of about 10 μm to 50 μm. Further, in order to reduce the series resistance value as much as possible and increase the conversion efficiency, the thickness of the element is typically set to a minute value of about 50 μm or less. Such an impat diode with a fine size is coupled with the problem of large heat dissipation of Joule heat and requires a high level of technology for its assembly.
[0004]
In addition, the impat diode has a drawback in that it is easy to cause a burnout accident because it is operated in an avalanche breakdown region and in a high current density state on the principle of operation. In order to solve this drawback, it has been proposed to use silicon carbide (silicon carbide, SiC) in place of Si or GaAs which has been conventionally used as a semiconductor material. The thermal conductivity of SiC is three times that of Si (5 W / cmK), which is similar to that of copper, which is a metal with excellent thermal conductivity. In addition, since the band gap is as large as 3 eV, operation at a high temperature is possible. Furthermore, since the electric field strength is about 10 times that of Si, the input power may be about 100 times that of Si. Thus, since SiC has advantages related to various physical property values, it is optimal as a material for a vertical semiconductor device having a high power density such as an impat diode.
[0005]
2. Description of the Related Art Conventionally, there is a lead type imput diode using SiC having a mesa type termination structure (see, for example, Patent Document 1). In Patent Document 1, since isotropic etching or air breaching is performed at the time of element isolation, the side surface shape of each element exhibits a so-called mesa shape that spreads downward.
[0006]
[Patent Document 1]
JP-A-8-139340 (paragraphs 17-18, FIG. 3 etc.)
[0007]
[Problems to be solved by the invention]
However, when SiC is used as a material to manufacture a vertical semiconductor device such as an impatt diode, there are the following problems. In other words, in the case of Si or GaAs, the dielectric breakdown electric field is isotropic with respect to the crystal axis, so that a uniform avalanche breakdown can be caused in the active region by forming a termination with a mesa type. It was. However, the end of the mesa requires treatment of the damage layer on the end face, and a local current path may be generated unless the end face is flattened. In particular, in the case of SiC, it is difficult to flatten the end face because there is no appropriate etching solution, and since the dielectric breakdown electric field in the direction perpendicular to the crystal axis, particularly the C axis, is small, local avalanche breakdown occurs in part of the termination region. Occurs, the oscillation efficiency is reduced, and a breakdown phenomenon occurs.
[0008]
The present invention has been made to solve such problems of the prior art, and an object of the present invention is to provide a semiconductor device having stable oscillation characteristics and less burning breakdown.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is characterized in that a first conductivity type drift layer made of silicon carbide having first and second main surfaces facing each other, and a drift layer in the vicinity of the first main surface. An embedded high-concentration region made of silicon carbide to which a first conductivity type impurity having a higher concentration than the drift layer is added, and silicon carbide connected to the first main surface in a region wider than the embedded high-concentration region The gist of the present invention is a semiconductor device having a second conductivity type electrode layer and a first conductivity type electrode layer made of silicon carbide connected to the second main surface.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In the description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and width of the layers, the ratio of the thicknesses of the layers, and the like are different from the actual ones. In addition, it goes without saying that portions with different dimensional relationships and ratios are also included in the drawings.
[0011]
Note that “first conductivity type” and “second conductivity type” are opposite conductivity types. If the first conductivity type is n-type, the second conductivity type is p-type. If the type is p-type, the second conductivity type is n-type. In the embodiment of the present invention, the case where the first conductivity type is n-type and the second conductivity type is p-type will be described as an example.
[0012]
<Configuration of Imput Diode>
As shown in FIG. 1, the impat diode according to the embodiment of the present invention includes a first conductivity type (n-type) drift layer 1 having a first main surface 8 and a second main surface 9 facing each other. A buried high-concentration region 2 embedded in the drift layer 1 in the vicinity of the first main surface 8 and doped with a first conductivity type impurity (n-type impurity) having a higher concentration than the drift layer 1, and a buried high concentration An n-type termination region 10a embedded in the drift layer 1 in the vicinity of the first main surface 8 along the outer periphery of the region 2 and connected to the first main surface 8 in a region wider than the embedded high concentration region 2 On the outer periphery of the second conductive type electrode layer (p-type electrode layer) 3, the first conductive type electrode layer (n-type electrode layer) 4 connected to the second main surface 9, and the p-type electrode layer 3. Along the insulating film 7 disposed on the first main surface 8, the first electrode 5 connected to the p-type electrode layer 3, and n And a second electrode 6 connected to the electrode layer 4. The termination region 10a includes a plurality of ring-shaped regions 11a and 11b which are arranged so as to surround the buried high concentration region 2 and to which an n-type impurity having a concentration higher than that of the drift layer 1 and lower than the buried high concentration region 2 is added.
[0013]
The drift layer 1 is defined by a first main surface 8, a second main surface 9 that faces the first main surface, and a side surface that connects the first main surface 8 and the second main surface 9. The thickness of the drift layer 1 is the distance between the first main surface 8 and the second main surface 9. The thickness and impurity concentration of the drift layer 1 functioning as a high-resistance semiconductor region are determined by the target oscillation frequency and drift speed of the impat diode. The n-type impurity concentration of the drift layer 1 is, for example, 1 × 10 ¹⁴ cm ^-3 ~ 1x10 ¹⁶ cm ^-3 Here, 3 × 10 ¹⁵ cm ^-3 Take the case of Further, the thickness of the drift layer 1 is, for example, 3 μm to 30 μm, and here, a case of 15 μm is taken as an example.
[0014]
In the vicinity of the first surface 8 of the drift layer 1, a buried high concentration region 2 to which an n-type impurity having a higher concentration than the drift layer 1 is added is disposed. Here, an example in which the buried high concentration region 2 is buried in the drift layer 1 not including the first surface 8 is shown. That is, the buried high concentration region 2 is buried in the drift layer 1 at a certain depth. A part of the drift layer 1 is interposed between the first main surface 8 and the buried high concentration region 2 at a constant thickness, and the drift layer 1 is disposed on the first main surface 8 above the buried high concentration region 2. Is appearing. The buried high concentration region 2 may be disposed inside the drift layer 1 including the first surface 8.
[0015]
The n-type ring-shaped regions 11 a and 11 b are selectively embedded in the drift layer 1 in the vicinity of the first main surface 8 along the outer periphery of the buried high concentration region 2. Here, an example is shown in which the ring-shaped regions 11 a and 11 b are embedded in the drift layer 1 that does not include the first surface 8, similarly to the embedded high concentration region 2. In other words, the ring-shaped regions 11 a and 11 b are embedded in the drift layer 1 with a certain depth. A part of the drift layer 1 is interposed between the first main surface 8 and the ring-shaped regions 11a and 11b with a certain thickness, and drifts on the first main surface 8 above the ring-shaped regions 11a and 11b. Layer 1 is exposed. The ring-shaped regions 11 a and 11 b may be disposed inside the drift layer 1 including the first surface 8. Further, the ring-shaped region 11a is disposed away from the outer periphery of the buried high concentration region 2, and the ring-shaped region 11a and the ring-shaped region 11b are also disposed separately from each other. For example, the distance between the ring-shaped region 11a and the outer periphery of the buried high-concentration region 2 and the distance between the ring-shaped region 11a and the ring-shaped region 11b are 1 to 6 μm, and the widths of the ring-shaped regions 11a and 11b are 1 to 6, respectively. 6 μm. In the embodiment of the present invention, the case where the termination region 10a has two ring-shaped regions 11a and 11b will be described. However, the present invention is not limited to this, and the termination region 10a may have three or more ring-shaped regions 11a, 11b,. It is desirable that the number of the ring-shaped regions 11a, 11b,.
[0016]
As described above, with respect to the buried high concentration region 2 and the termination region 10a (ring-shaped regions 11a and 11b), “in the vicinity of the first surface 8 of the drift layer 1” is “the drift layer 1 not including the first surface 8”. As well as “inside of the drift layer 1 including the first surface 8”. The case where the buried high concentration region 2 and the termination region 10a are arranged inside the drift layer 1 including the first surface 8 will be described later in a third modification.
[0017]
The n-type impurity concentration and thickness of the buried high concentration region 2 and the ring-shaped regions 11a and 11b are determined by the design withstand voltage. In the embodiment of the present invention, the case where the n-type impurity concentration and thickness of the ring-shaped regions 11a and 11b are substantially the same as those of the buried high-concentration region 2 will be described. The n-type impurity concentration in the buried high concentration region 2 and the ring-shaped regions 11a and 11b is, for example, 5 × 10. ¹⁶ cm ^-3 ~ 5x10 ¹⁷ cm ^-3 Here, 1.2 × 10 ¹⁷ cm ^-3 Take the case of The thicknesses of the buried high concentration region 2 and the ring-shaped regions 11a and 11b are, for example, 0.1 μm to 5 μm. Here, a case of 1 μm is taken as an example. Moreover, the thickness of the drift layer 1 between the buried high concentration region 2 and the ring-shaped regions 11a and 11b and the second main surface 9 is, for example, 15 μm. The thickness of the drift layer 1 between the buried high concentration region 2 and the ring-shaped regions 11a and 11b and the first main surface 8 is typically 2 μm or less.
[0018]
The p-type electrode layer 3 is a semiconductor region to which a p-type impurity having a concentration higher than that of the buried high-concentration region 2 is added. A pn junction between p-type electrode layer 3 and drift layer 1 is formed on first main surface 8. Although not shown, the p-type electrode layer 3 has a two-layer structure including a first region in contact with the first main surface 8 and a second region connected to the first electrode 5. The p-type impurity concentration of the p-type electrode layer 3 is 2 × 10, for example. ¹⁸ cm ^-3 ~ 1x10 ^{twenty one} cm ^-3 Here, the p-type impurity concentration of the first region is 1 × 10 ¹⁹ cm ^-3 And the p-type impurity concentration of the second region is 5 × 10 ²⁰ cm ^-3 Take the case of
[0019]
N-type electrode layer 4 is a semiconductor region connected to second main surface 9 and doped with an n-type impurity having a higher concentration than drift layer 1. The n-type impurity concentration of the n-type electrode layer 4 is, for example, 2 × 10 ¹⁸ cm ^-3 ~ 1x10 ^{twenty one} cm ^-3 Here, 1 × 10 ²⁰ cm ^-3 Take the case of
[0020]
The drift layer 1, the buried high concentration region 2, the p-type electrode layer 3, the n-type electrode layer 4, and the ring-shaped regions 11a and 11b are each made of single-crystal silicon carbide (silicon carbide: SiC). As the n-type impurity (n-type dopant) of SiC, for example, nitrogen (N), phosphorus (P), and arsenic (As) are used. As the p-type impurity (p-type dopant) of SiC, for example, aluminum (Al) or boron (B) is used.
[0021]
Thus, the impat diode shown in FIG. 1 is a lead diode having a low-high-low structure.
[0022]
FIG. 2 shows the impat diode of FIG. 1 as viewed from the first main surface 8 side. In FIG. 2, the first electrode 5 and the insulating film 7 are omitted, and only the outer periphery of the p-type electrode layer 3 is represented by a dotted line. Moreover, the AA cut surface of FIG. 2 is equivalent to FIG. The buried high-concentration region 2 is selectively disposed in the central portion of the first surface of the drift layer 1. The ring-shaped region 11 a is arranged so as to surround the buried high concentration region 2 at a certain interval from the outer periphery of the buried high concentration region 2. The ring-shaped region 11b is disposed so as to surround the ring-shaped region 11a with a certain distance from the outer periphery of the ring-shaped region 11a. The size of the buried high concentration region 2 is determined by the rating of the impatt diode. The same applies to the p-type electrode layer 3. The buried high concentration region 2 has, for example, a square shape with a side length of 300 μm.
[0023]
The p-type electrode layer 3 is connected to the first main surface 8 of the drift layer 1 in a region wider than the buried high concentration region 2. That is, the outer periphery of the p-type electrode layer 3 is disposed so as to protrude outside the buried high concentration region 2. Further, the p-type electrode layer 3 is connected to the first main surface 8 of the drift layer 1 in a region wider than the region including the buried high concentration region 2 and the ring-shaped regions 11a and 11b. That is, the outer periphery of the p-type electrode layer 3 is disposed so as to protrude outside the termination region 10a including the ring-shaped regions 11a and 11b. In consideration of the mask alignment error in the manufacturing process, for example, it is desirable that the planar dimension of the p-type electrode layer 3 is larger than the dimension of the ring-shaped region 11b by (mask alignment error) +5 μm.
[0024]
<Operation of Impat Diode>
When a DC reverse bias is applied between the first and second electrodes 5 and 6, a high electric field region is formed in the drift layer 1 between the p-type electrode layer 3 and the buried high concentration region 2 in FIG. 1. Critical electric field E in which avalanche doubling occurs in the large electric field value between the p-type electrode layer 3 and the buried high concentration region 2 _m A DC reverse bias is applied between the first electrode 5 and the second electrode 6. In this state, when a high-frequency AC voltage is superimposed on a DC voltage, avalanche occurs between the p-type electrode layer 3 and the buried high concentration region 2 when the AC voltage is in a positive phase. The generated holes go to the p-type electrode layer 5, and the electrons enter the drift layer 1. As the applied voltage in the forward direction increases, the number of electrons generated in the high electric field region further increases. Since the generation of carriers continues as long as the alternating voltage is positive, the density of electrons generated in the avalanche is maximized when the positive half-cycle of the alternating voltage ends. As a result, the electron density injected into the drift layer 1 is maximized when the phase is delayed by 90 ° from when the AC voltage is maximized. When the AC voltage enters a negative cycle, generation of new carriers stops, but electrons are drifted toward the n-type electrode layer 4 and flow out from the second electrode 6 as an external current. If the time required for the electrons to cross the drift layer 1 is designed to be a half cycle of the AC voltage, the terminal current of the input diode flows in the negative cycle of the AC voltage, and the input diode has a negative resistance. Will be shown.
[0025]
FIG. 7 shows the electric field intensity distribution during the operation of the impatt diode of FIG. As shown in FIG. 7, since the p-type electrode layer 3 is formed so as to protrude outside the buried high concentration region 2 and the ring-shaped regions 11a and 11b, the p-type electrode layer 3 is also formed on the drift layer 1 outside the ring-shaped regions 11a and 11b. A reverse bias is applied. However, the electric field strength of the drift layer 1 in the vicinity of the first main surface outside the ring-shaped regions 11a and 11b is such that the drift layer between the p-type electrode layer 3 and the buried high-concentration region 2 and the ring-shaped regions 11a and 11b. It becomes weaker than the electric field strength of 1. Therefore, electric field concentration at the end of the high electric field region (operation region) between the p-type electrode layer 3 and the buried high concentration region 2 can be prevented.
[0026]
Further, since the ring-shaped regions 11a and 11b become floating regions where the potential is not fixed, the electric field strength of the drift layer 1 between the p-type electrode layer 3 and the ring-shaped regions 11a and 11b is the same as that of the p-type electrode layer 3. It becomes weaker than the drift layer 1 between the buried high concentration regions 2. Further, as the distance from the buried high concentration region 2 increases, the electric field strength of the drift layer 1 between the p-type electrode layer 3 and the ring-shaped regions 11a and 11b becomes weaker. That is, the electric field strength of the drift layer 1 between the p-type electrode layer 3 and the ring-shaped region 11b is weaker than the electric field strength of the drift layer 1 between the p-type electrode layer 3 and the ring-shaped region 11a. Therefore, electric field concentration at the end of the high electric field region (operation region) between the p-type electrode layer 3 and the buried high concentration region 2 can be prevented.
[0027]
1 has such a configuration, the electric field in the drift direction can be mitigated by avoiding the concentration of the electric field at the terminal portion of the high electric field region when a voltage is applied. Therefore, the uniformity of the electric field strength in the high electric field region is increased, and the avalanche breakdown occurs uniformly in the high electric field region, so that the high frequency can be stably oscillated at the designed frequency. Further, the breakdown due to the electric field concentration at the terminal portion of the high electric field region is less likely to occur.
[0028]
Therefore, according to the embodiment of the present invention, it is possible to provide a high-power high-frequency semiconductor device with high yield, which can obtain stable oscillation characteristics and is less damaged.
[0029]
<Manufacturing method of impat diode>
Next, a method for manufacturing the impatt diode shown in FIG. 1 will be described with reference to FIGS.
[0030]
(A) First, as shown in FIG. 3, n on an n-type substrate (n-type electrode layer) 4 ^- A type drift layer 1 and a p-type electrode layer 3 are formed with a predetermined thickness using an epitaxial growth method. By implanting p-type impurity ions into the upper part including the surface of the p-type electrode layer 3 and activating the p-type impurity ions, the first region to which the p-type impurity is added at a low concentration, and the p-type impurity A second region to which impurities are added at a high concentration is formed. The temperature at the time of ion implantation is desirably 500 ° C. to 800 ° C., for example. The dose amount of the p-type impurity ions is, for example, 1 × 10 ¹⁵ cm ^-2 ~ 4x10 ¹⁶ cm ^-2 It is desirable that It is desirable that the p-type impurity ions are implanted in a plurality of times at different acceleration energies of a maximum of 200 keV. That is, it is desirable to inject by the energy multistage injection method.
[0031]
(B) Next, as shown in FIG. 4, a first resist film 20 is formed on the p-type electrode layer 3 by using a spin coating method and a photolithography method. The first resist film 20 is an ion implantation mask pattern having openings in regions corresponding to the buried high concentration region 2 and the ring-shaped regions 11a and 11b in FIG. An n-type impurity ion is selectively implanted from the opening of the first resist film 20 into the drift layer 1 not including the first surface 8 to activate the n-type impurity ion (for example, annealing at 1600 ° C.). Process), the buried high-concentration region 2 and the ring-shaped regions 11a and 11b are simultaneously formed. Thereafter, the first resist film 20 is removed. The n-type impurity ions are preferably implanted by an energy multistage implantation method. The acceleration energy of n-type impurity ions is preferably 10 keV to 2 MeV, for example, and more preferably the acceleration energy of n-type impurity ions is 10 keV to 400 keV. The dose amount of n-type impurity ions is, for example, 0.5 × 10 ¹³ cm ^-2 ~ 2.3 × 10 ¹³ cm ^-2 It is desirable that Further, the dose amount of the n-type impurity ions is distributed to each acceleration energy in the multi-stage implantation so that the n-type impurity profile after the implantation becomes flat.
[0032]
(C) Next, as shown in FIG. 5, a second resist film 21 is formed on the p-type electrode layer 3 by using a spin coating method and a photolithography method. The second resist film 21 is an etching mask pattern having an opening in a region corresponding to the p-type electrode layer 3 in FIG. The p-type electrode layer 3 exposed in the opening of the second resist film 21 is selectively removed using an anisotropic etching method such as a reactive ion etching (RIE) method. The anisotropic etching process ends when the first main surface of the drift layer 1 is exposed from the opening of the second resist film 21. Thereafter, the second resist film 21 is removed.
[0033]
(D) Next, as shown in FIG. 6, the first drift layer 1 along the outer periphery of the p-type electrode layer 3 is formed using a chemical vapor deposition (CVD) method and a chemical mechanical polishing (CMP) method. An insulating film 7 having the same thickness of the p-type electrode layer 3 is formed on the main surface.
[0034]
(E) Finally, as shown in FIG. 1, a nickel (Ni) film is deposited as a contact metal, for example, 20 nm on the second region of the p-type electrode layer 3 and the n-type electrode layer 4 in a nitrogen atmosphere. Annealing treatment at 1000 ° C. is performed for 5 minutes. Alternatively, a laminated film of aluminum (Al) and Ni is formed, and annealing at 1000 ° C. is performed for 5 minutes in a nitrogen atmosphere. Thereafter, an electrode material such as Al or gold is deposited thickly and an etching process is performed. In this way, the first electrode 5 is formed on the second region of the p-type electrode layer 3, and the second electrode 6 is formed below the n-type electrode layer 4, so that the impatt diode of FIG. 1 is completed. To do.
[0035]
(First modification)
The termination region 10a may be a region where a first conductivity type impurity having a concentration higher than that of the drift layer 1 and lower than that of the buried high concentration region 2 is uniformly added instead of including the ring-shaped regions 11a and 11b. I do not care.
[0036]
As shown in FIG. 9, the impatt diode according to the first modification of the embodiment of the present invention includes an n-type drift layer 1 having a first main surface 8 and a second main surface 9 facing each other. The buried high concentration region 2 buried in the drift layer 1 near the first main surface 8 and the drift layer 1 buried in the vicinity of the first main surface 8 along the outer periphery of the buried high concentration region 2 N-type termination region 10b and a p-type electrode connected to first main surface 8 in a region wider than buried high concentration region 2 (preferably a region wider than buried high concentration region 2 and termination region 10b) Layer 3, n-type electrode layer 4 connected to second main surface 9, insulating film 7 disposed on first main surface 8 along the outer periphery of p-type electrode layer 3, and p-type electrode A first electrode connected to the layer; and a second electrode connected to the n-type electrode layer. The other components except the termination region 10b are the same as those of the impatt diode shown in FIG.
[0037]
Termination region 10 b is selectively embedded in drift layer 1 in the vicinity of first main surface 8. Here, an example in which the termination region 10 b is embedded in the drift layer 1 not including the first surface 8, as in the embedded high concentration region 2 is shown. Further, the termination region 10b is disposed adjacent to the outer periphery of the buried high concentration region 2.
[0038]
The n-type impurity concentration and thickness of the termination region 10b are determined by the design breakdown voltage. In the first modification, the case where the thickness of the termination region 10b is substantially the same as that of the buried high concentration region 2 will be described. However, the first conductivity type impurity having a concentration higher than that of the drift layer 1 and lower than that of the buried high concentration region 2 is uniformly added to the termination region 10b.
[0039]
By having the configuration of the impat diode shown in FIG. 9, the same operational effects as those of the impat diode shown in FIG. 1 can be obtained.
[0040]
(Second modification)
If the p-type electrode layer 3 is connected to the first main surface 8 in a region wider than the buried high concentration region 2, even if the termination regions 10a and 10b are deleted from the impat diode shown in FIG. I do not care.
[0041]
As shown in FIG. 10, the impatt diode according to the second modification of the embodiment of the present invention includes a drift layer 1, a buried high concentration region 2, a p-type electrode layer 3, and an n-type electrode layer 4. And an insulating film 7, a first electrode 5, and a second electrode 6. The impatt diode shown in FIG. 10 has the same constituent elements as the imput diode shown in FIG. 1 except that the termination region 10a is omitted, and thus description of each constituent element is omitted.
[0042]
FIG. 8 shows the electric field intensity distribution during the operation of the impatt diode of FIG. As shown in FIG. 8, since the p-type electrode layer 3 is formed so as to protrude outside the buried high concentration region 2, a reverse bias is also applied to the drift layer 1 outside the buried high concentration region 2. However, the electric field strength of the drift layer 1 between the outer peripheral portion of the buried high concentration region 2 and the p-type electrode layer 3 shown in FIG. 10 is between the central portion of the buried high concentration region 2 and the p-type electrode layer 3. It becomes weaker than the electric field strength of the drift layer 1. Therefore, electric field concentration at the end of the high electric field region (operation region) between the p-type electrode layer 3 and the buried high concentration region 2 can be prevented.
[0043]
10 has the above configuration, the same effect as that of the impat diode shown in FIG. 1 can be obtained.
[0044]
(Third Modification)
A case where the buried high concentration region 2 and the termination region 10a (ring-shaped regions 11a and 11b) are arranged inside the drift layer 1 including the first surface 8 will be described with reference to FIG.
[0045]
An impatt diode according to a third modification of the embodiment of the present invention includes an n-type drift layer 1 having a first main surface 8 and a second main surface 9 facing each other, and a first surface 8. A buried high concentration region 2 embedded inside the drift layer 1 including, and ring-shaped regions 11a and 11b embedded in the drift layer 1 including the first surface 8 along the outer periphery of the buried high concentration region 2; , P-type electrode layer 3, n-type electrode layer 4, insulating film 7, first electrode 5, and second electrode 6. The other components except for the high concentration region 2 and the ring-shaped regions 11a and 11b are the same as those of the impatt diode shown in FIG.
[0046]
The buried high concentration region 2 and the ring-shaped regions 11a and 11b are exposed to the first surface 8 of the drift layer 1, and drift between the first main surface 8 and the buried high concentration region 2 and the ring-shaped regions 11a and 11b. Layer 1 is not interposed.
[0047]
11 has such a configuration, the same operational effects as the impat diode shown in FIG. 1 can be obtained.
[0048]
(Other embodiments)
As described above, the present invention has been described with reference to one embodiment and first to third modifications. However, it is understood that the description and drawings constituting a part of this disclosure limit the present invention. Should not. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
[0049]
In the embodiment, the case where the n-type impurity concentration and the thickness of the ring-shaped regions 11a and 11b are substantially the same as those of the buried high-concentration region 2 has been described. However, the present invention is not limited to this, and the n-type impurity concentration and the thickness of the buried high concentration region 2 and the ring-shaped regions 11a and 11b may be different from each other. At this time, the n-type impurity concentration of the ring-shaped regions 11a and 11b is preferably lower than that of the buried high-concentration region 2, and more preferably, the n-type impurity concentration of the ring-shaped region 11b is lower than that of the ring-shaped region 11a. That is.
[0050]
The termination region may include a plurality of scattered dot regions to which n-type impurities having a concentration higher than that of the drift layer 1 and lower than the buried high concentration region 2 are added, which are arranged apart from each other. For example, by dividing the ring-shaped regions 11a and 11b in FIG. 2 into a plurality of regions, a plurality of scattered dot regions can be formed.
[0051]
The termination region may have a distribution in which the n-type impurity concentration decreases in a direction away from the buried high concentration region. For example, the termination region 10b shown in FIG. 9 has an n-type impurity concentration equivalent to that of the buried high-concentration region 2 in a portion adjacent to the buried high-concentration region 2, and gradually increases the n-type impurity from the adjacent portion toward the outside. The concentration may be reduced, and the outer peripheral end portion may have an n-type impurity concentration equivalent to that of the drift layer 1.
[0052]
Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the invention specifying matters according to the scope of claims reasonable from this disclosure.
[0053]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a semiconductor device having stable oscillation characteristics and less burning damage.
[Brief description of the drawings]
FIG. 1 is a schematic and partial cross-sectional view showing an impatt diode as a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a plan view of the impat diode shown in FIG. 1 as viewed from a first main surface.
3 is a cross-sectional view showing one stage of a manufacturing process of the impatt diode shown in FIG. 1. FIG.
4 is a cross-sectional view showing a stage subsequent to FIG. 3 in the process for manufacturing the impatt diode shown in FIG. 1. FIG.
5 is a cross-sectional view showing a stage subsequent to FIG. 4 in the process for manufacturing the impatt diode shown in FIG. 1. FIG.
6 is a cross-sectional view showing a step subsequent to FIG. 5 in the manufacturing process for the impat diode shown in FIG. 1; FIG.
7 is a schematic diagram showing a distribution of electric field strength during operation of the impat diode of FIG. 1. FIG.
8 is a schematic diagram showing a distribution of electric field strength during operation of the impat diode of FIG.
FIG. 9 is a schematic and partial cross-sectional view showing an impatt diode according to a first modification of the embodiment of the present invention.
FIG. 10 is a schematic and partial cross-sectional view showing an impatt diode according to a second modification of the embodiment of the present invention.
FIG. 11 is a schematic and partial cross-sectional view showing an impatt diode according to a third modification of the embodiment of the present invention.
[Explanation of symbols]
1 Drift layer
2 Embedded high concentration region
3 p-type electrode layer
4 n-type electrode layer
5 First electrode
6 Second electrode
7 Insulating film
8 First main surface
9 Second main surface
10a, 10b Termination area
11a, 11b Ring-shaped region
20 First resist film
21 Second resist film

Claims

A drift layer of a first conductivity type made of silicon carbide having first and second main surfaces facing each other;
A buried high concentration region made of silicon carbide embedded in the drift layer in the vicinity of the first main surface and doped with a first conductivity type impurity having a higher concentration than the drift layer;
A second conductivity type electrode layer made of silicon carbide connected to the first main surface in a region wider than the buried high concentration region;
A semiconductor device comprising: a first conductivity type electrode layer made of silicon carbide connected to the second main surface.

2. A termination region of a first conductivity type made of silicon carbide embedded in the drift layer in the vicinity of the first main surface along the outer periphery of the buried high concentration region. Semiconductor device.

3. The semiconductor device according to claim 2, wherein a first conductivity type impurity having a concentration higher than that of the drift layer and lower than that of the buried high concentration region is added to the termination region.

The termination region includes a ring-shaped region which is disposed so as to surround the buried high concentration region and to which a first conductivity type impurity having a concentration higher than the drift layer and lower than the buried high concentration region is added. The semiconductor device according to claim 2.

5. The semiconductor device according to claim 1, wherein the semiconductor device is an impatt diode.