JP3913530B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3913530B2 JP3913530B2 JP2001344800A JP2001344800A JP3913530B2 JP 3913530 B2 JP3913530 B2 JP 3913530B2 JP 2001344800 A JP2001344800 A JP 2001344800A JP 2001344800 A JP2001344800 A JP 2001344800A JP 3913530 B2 JP3913530 B2 JP 3913530B2
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- metal layer
- heat treatment
- barrier metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に水素吸蔵性を有する金属をバリアメタル層として用いる場合に、水素処理により基板表面の電荷を抑制し、特性の改善を図る半導体装置の製造方法に関する。
【0002】
【従来の技術】
シリコン基板の半導体装置の配線としてはアルミニウム合金など、アルミニウム系の金属材料が一般的に用いられる。しかしこの場合、アルミニウム合金にはスパイクと呼ばれるアルミニウムとシリコンとの相互拡散を抑制するために、シリコンが混入されており、シリコンの粒(シリコンノジュール)によるコンタクト不良が増加してしまうなどの問題があった。このため、配線層形成前にチタン系の金属(例えば、Ti、TiN、TiON、TiW等)からなるバリアメタル層を形成し、Siノジュールの抑制や、配線層と半導体基板表面とのコンタクト部分における相互拡散を防止している。
【0003】
図8から図10を参照して、従来の半導体装置の製造方法についてトレンチ構造のパワーMOSFETを例に示す。
【0004】
図8では、N+型シリコン半導体基板21にN-型のエピタキシャル層を積層してドレイン領域22を形成する。表面に酸化膜を形成した後、予定のチャネル層24の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面にドーズ量1.0×1013でボロンを注入した後、拡散してP型のチャネル層24を形成する。
【0005】
次に、トレンチを形成する。全面にCVD法によりNSG(Non−doped Silicate Glass)のCVD酸化膜を生成し、レジスト膜によるマスクをトレンチ開口部となる部分を除いてかけて、CVD酸化膜をドライエッチングして部分的に除去し、チャネル領域24が露出したトレンチ開口部を形成する。
【0006】
更に、CVD酸化膜をマスクとしてトレンチ開口部のシリコン半導体基板をCF系およびHBr系ガスによりドライエッチングし、チャネル層24を貫通してドレイン領域22まで達するトレンチ27を形成する。
【0007】
図9では、ゲート酸化膜31およびゲート電極33を形成する。まず、ダミー酸化をしてトレンチ27内壁とチャネル層24表面にダミー酸化膜を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とCVD酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ27開口部に丸みをつけ、トレンチ27開口部での電界集中を避ける効果もある。その後、ゲート酸化膜31を形成する。すなわち、全面を熱酸化してゲート酸化膜31を閾値に応じて例えば厚み約700Åに形成する。
【0008】
その後、全面にノンドープのポリシリコン層を堆積し、リンを高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ27に埋設したゲート電極33を残す。
【0009】
また、基板の電位安定化のためのボディコンタクト領域34と、ソース領域35を形成する。まずレジスト膜によるマスクにより選択的にボロンをイオン注入し、P+型のボディコンタクト領域34を形成した後、レジスト膜を除去する。更に、新たなレジスト膜で予定のソース領域35およびゲート電極33を露出する様にマスクして、砒素をイオン注入し、N+型のソース領域35をトレンチ27に隣接するチャネル層24表面に形成した後、レジスト膜を除去する。その後、全面にBPSG(Boron Phosphorus Silicate Glass)層をCVD法により堆積して、層間絶縁膜36を形成し、レジスト膜をマスクにして少なくともゲート電極33上に層間絶縁膜36を残す。
【0010】
図10では、配線層を形成するためにまず、バリアメタル層37を設ける。これは、層間絶縁膜36以外の部分はシリコン基板が露出しており、配線層38となるアルミニウム合金をスパッタするとアルミニウム合金中に含ませるシリコンの粒(シリコンノジュール)が、微細な領域であるボディコンタクト領域34を塞いでしまう場合がある。このシリコンノジュールを抑制し、また、スパイクと呼ばれる金属とシリコン基板との相互拡散を防止するために、チタン系の材料(例えばTi/TiN等)によるバリアメタル層37が設けられる。
【0011】
全面にTi/TiN等をスパッタしてバリアメタル層37を形成し、それに引き続いて、配線層38となるアルミニウム合金を全面にスパッタする。その後、金属とシリコン表面を安定させるために、合金化熱処理を行う。この熱処理は、水素含有ガス中で、アルミニウム合金の融点を超えない300〜500℃(例えば400℃程度)の温度で30分程度行い、金属膜内の結晶ひずみを除去し、界面を安定化させる。
【0012】
その後、表面保護膜として、SiN等によるパッシベーション膜を形成する。その後更に、ダメージ除去のために300〜500℃(例えば400℃)で30分程度の熱処理を行い、前工程を終了する。
【0013】
図10を参照して、トレンチ型パワーMOSFETの構造を示す。N+型のシリコン半導体基板21の上にN-型のエピタキシャル層からなるドレイン領域22を設け、その表面にP型のチャネル層24を設ける。チャネル層24を貫通し、ドレイン領域22まで到達するトレンチ27を設け、トレンチ27の内壁をゲート酸化膜31で被膜し、トレンチ27に充填されたポリシリコンよりなるゲート電極33を設ける。トレンチ27に隣接したチャネル層24表面にはN+型のソース領域35が形成され、隣り合う2つのセルのソース領域35間のチャネル層24表面にはP+型のボディ領域34を設ける。さらにゲート電極33印加時にはソース領域35からトレンチ27に沿ってチャネル領域(図示せず)が形成される。ゲート電極33上は層間絶縁膜36で覆い、ソース領域35およびボディ領域34にコンタクトするバリアメタル層37を形成し、アルミニウム合金などによる配線層38を設ける。
【0014】
【発明が解決しようとする課題】
かかる従来のMOSFETでは、素子領域形成後、配線層の形成工程において、バリアメタル層37と配線層38を連続して形成し、その後水素含有ガス中で熱処理を施して合金化させ、表面を安定させていた。シリコン(Si)にアルミニウム(Al)等のメタルを成膜するとその界面で理想的にはショットキ接合を形成する。しかし実際にはSi上に自然酸化膜が存在するため、理想的な整流特性は示さないので、Ai/Si界面をオーミック特性にするために水素含有ガス中での熱処理(以下水素アロイと称する)によりAl/Si界面を合金化する必要がある。しかし、Al中のSi拡散速度が速いため、AlとSiが相互拡散し、AlがSiに拡散してpn接合を破壊するスパイクと呼ばれる現象が起こる。これを避けるためにAlにはあらかじめSiが含有されている。
【0015】
しかし、この水素アロイにより、Alに含有されるSiが拡散、粒成長し基板との接触界面にSiノジュールとして析出することがある。このSiノジュールが微細な領域であるボディコンタクト領域を塞いでコンタクト不良を起こしたり、Siノジュール自身が高抵抗であるので、接触抵抗を不安定にしたり上昇させたりする原因となってしまう。
【0016】
このため、水素アロイ工程での相互拡散を防止したり、Siノジュールによるコンタクト不良を抑制するために、Al成膜前にチタン系金属によるバリアメタル層を形成している。
【0017】
更に、素子領域形成工程の酸化などによりSi表面はSi結合子が切れた状態で存在する場合があり、この場合表面は、負の電荷が帯電していると考えられる。このため、電位が発生し、表面に電場を印加したのと同じ状態となっているため、閾値電圧にばらつきが生じる。このため、水素アロイ工程において、水素をMOSFET界面等に到達させることにより、Siと水素を結合させ、Si界面の電荷を除去することにより、特性の向上(例えば暗電流の低減)や、特性の安定(例えば閾値電圧の安定)を図っている。
【0018】
しかし従来の製造方法では、水素アロイを行っても、界面の電荷を十分に消滅させることが困難であり、VGSOFF(閾値電圧)がシフトすることが判明した。
【0019】
図11には、バリアメタル層がある場合(点線)とない場合(実線)のVGS−ID曲線を示す。バリアメタル層を形成すると、バリアメタル層の吸蔵特性のため特にNチャネル型MOSFETにおいてはVGSが低い方へシフトする(閾値電圧が下がる)ので、閾値を合わせるためにチャネル層に注入する不純物濃度を高くする必要があり、このため、オン抵抗が上昇してしまう問題があった。
【0020】
この原因としては、バリアメタル層であるチタン系の金属が水素吸蔵性を有するため、例えば水素アロイ工程で水素が半導体基板とゲート酸化膜との界面に到達する前に、バリアメタル層に吸蔵され、Si界面に発生した電荷の消滅に寄与する水素が少なくためであることが判った。
【0021】
また、実験に依れば、アルミニウム合金の配線層がなければ400℃程度の水素アロイ条件でもVGSOFFがシフトしないことが判っており、この場合は水素アロイにより基板表面に十分に水素が到達していると考えられる。一方、アルミニウム合金の配線層がある場合では、水素アロイの温度を上昇させれば、VGSOFFが所定の値となることが判明した。しかし、当然ではあるが、アルミニウムの融点を超える加熱処理は行えず、また水素アロイの温度を上げることにより、アルミニウム合金中のSiノジュールが基板表面に析出する量が増えるため、ワイヤボンド時のストレスにより、析出したSiノジュールで素子破壊を起こしてしまう問題もあった。
【0022】
【課題を解決するための手段】
本発明はかかる課題に鑑みてなされ、第1には、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とを具備することにより、解決するものである。
【0023】
第2には、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有するチタン系の金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とを具備することにより、解決するものである。
【0024】
また、バリアメタル形成後、水素又は水素含有ガス雰囲気で300〜800℃で加熱することにより水素を基板に導入することを特徴とするものである。
【0025】
また、バリアメタル層形成後、全面に水素をイオン注入し、300〜800℃で加熱、拡散して水素を基板に導入することを特徴とするものである。
【0026】
また、熱処理は窒素又は水素又は水素含有ガスの減圧雰囲気で300〜500℃で加熱することを特徴とするものである。
【0027】
更に、熱処理を0.2〜760Torrの圧力下で行うことを特徴とするものである。
【0028】
つまり、アルミニウム合金成膜前に水素を基板に導入し、高温で第1の熱処理を行うことでシリコン表面に水素を供給し、アルミニウム合金形成後に合金化熱処理を兼ねて減圧下で尚且つ通常の温度で第2の熱処理を行うことで、Siノジュールの析出を抑制しつつ、シリコン表面に効率的に水素を到達させる半導体装置の製造方法を提供できる。
【0029】
【発明の実施の形態】
本発明の実施の形態をトレンチ型パワーMOSFETを例に図1から図7を参照して詳細に説明する。
【0030】
図1には、本発明のトレンチ型パワーMOSFETの構造を示す。N+型のシリコン半導体基板1の上にN-型のエピタキシャル層からなるドレイン領域2を設け、その表面にP型のチャネル層4を設ける。チャネル層4を貫通し、ドレイン領域2まで到達するトレンチ7を設け、トレンチ7の内壁をゲート酸化膜11で被膜し、トレンチ7に充填されたポリシリコンよりなるゲート電極13を設ける。トレンチ7に隣接したチャネル層4表面にはN+型のソース領域15が形成され、隣り合う2つのセルのソース領域15間のチャネル層4表面にはP+型のボディコンタクト領域14を設ける。さらにゲート電極13印加時にはソース領域15からトレンチ7に沿ってチャネル領域(図示せず)が形成される。ゲート電極13上は層間絶縁膜16で覆い、ソース領域15およびボディコンタクト領域14にコンタクトするバリアメタル層17を形成し、アルミニウム合金などによる配線層18を設ける。
【0031】
図2から図5には、本発明のトレンチ型パワーMOSFETの製造方法を示す。本発明のトレンチ型パワーMOSFETの製造方法は、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とから構成される。
【0032】
本発明の第1の工程は、図2および図3に示す如く、シリコン半導体基板上に所望の素子領域を形成することにある。
【0033】
図2では、N+型シリコン半導体基板1にN-型のエピタキシャル層を積層してドレイン領域2を形成する。表面に酸化膜を形成した後、予定のチャネル層4の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面にドーズ量1.0×1013でボロンを注入した後、拡散してP型のチャネル層4を形成する。
【0034】
次にトレンチを形成する。全面にCVD法によりNSG(Non−dopedSilicate Glass)のCVD酸化膜を生成し、レジスト膜によるマスクをトレンチ開口部となる部分を除いてかけて、CVD酸化膜をドライエッチングして部分的に除去し、チャネル領域4が露出したトレンチ開口部を形成する。
【0035】
更に、CVD酸化膜をマスクとしてトレンチ開口部のシリコン半導体基板をCF系およびHBr系ガスによりドライエッチングし、チャネル層4を貫通してドレイン領域2まで達するトレンチ7を形成する。
【0036】
図3では、ゲート酸化膜11およびゲート電極13を形成する。まず、ダミー酸化をしてトレンチ7内壁とチャネル層4表面にダミー酸化膜を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とCVD酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ7開口部に丸みをつけ、トレンチ7開口部での電界集中を避ける効果もある。その後、ゲート酸化膜11を形成する。すなわち、全面を熱酸化してゲート酸化膜11を閾値に応じて例えば厚み約700Åに形成する。
【0037】
更に、全面にノンドープのポリシリコン層を堆積し、リンを高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ7に埋設したゲート電極13を残す。
【0038】
また、基板の電位安定化のためのボディコンタクト領域14と、ソース領域15を形成する。まずレジスト膜によるマスクにより選択的にボロンをイオン注入し、P+型のボディコンタクト領域14を形成した後、レジスト膜を除去する。更に、新たなレジスト膜で予定のソース領域15およびゲート電極13を露出する様にマスクして、砒素をイオン注入し、N+型のソース領域15をトレンチ7に隣接するチャネル層4表面に形成した後、レジスト膜を除去する。その後、全面にBPSG(Boron Phosphorus Silicate Glass)層をCVD法により堆積して、層間絶縁膜16を形成し、レジスト膜をマスクにして少なくともゲート電極13上に層間絶縁膜16を残す。
【0039】
本発明の第2の工程は、図4に示す如く、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入することにある。
【0040】
本工程は本発明の特徴となる工程であり、まず、バリアメタル層17を設ける。層間絶縁膜16以外の部分はシリコン基板が露出しており、配線層18となるアルミニウム合金をスパッタするとアルミニウム合金中に含ませるシリコンの粒(シリコンノジュール)が、微細な領域であるボディコンタクト領域14を塞いでしまう場合がある。このシリコンノジュールを抑制し、また、スパイクと呼ばれる金属とシリコン基板との相互拡散を防止するために、配線層18形成前に、チタン系の材料(例えばTi/TiN等)によるバリアメタル層17を形成する。
【0041】
全面にTi/TiN等をスパッタしてバリアメタル層17を形成し、それに引き続いて、炉に移し、水素アロイを行う。つまり、水素ガスまたは水素含有ガス中で300〜800℃(例えば700℃)で30分程度の熱処理を行う。
【0042】
また、ここで、バリアメタル層17形成後、全面に水素をイオン注入し、その後300〜800℃(例えば700℃)で熱処理を行っても良い。
【0043】
この工程により、シリコン基板表面には水素が導入される。従来のように、アルミニウム合金をスパッタ後に水素アロイを行うと、例えば400℃程度の水素アロイでは、水素がシリコン表面に十分に到達できない。また、高温で熱処理をすれば水素のシリコン表面への到達量は増えるが、当然ながら、アルミニウム合金の融点(600℃程度)を超える高温では加熱できない。また、高温にするとSiノジュールの析出量も増え、コンタクト不良やワイヤボンド時の素子破壊が増大してしまう問題もある。
【0044】
しかし、本発明によればアルミニウム合金形成前にアルミニウム合金の融点を超える高温で水素アロイを行うことができる。これにより、水素が十分にバリアメタル層17に供給され、また、高温にしてもアルミニウム合金層がないため、当然アルミニウム層に含まれるSiノジュールが析出する問題もなくなる。このとき、バリアメタル層17は水素を吸蔵するが、その吸蔵量が飽和するとそれ以上の水素はシリコン基板表面に到達するので、その水素により電荷が抑制される。これは、前述の如く、アルミニウム合金がない状態であれば、400℃程度の水素アロイで所定のVGSOFFが得られることから言っても明らかである。
【0045】
本発明の第3の工程は、図5に示す如く、バリアメタル層上に配線層を形成し、配線層上に表面保護膜を形成後、熱処理を行うことにある。
【0046】
本工程も、本発明の特徴となる工程である。まず。配線層18となるアルミニウム合金を全面にスパッタする。その後、図示はしないが、表面保護膜となるSiN等を設け、その後窒素ガス又は水素ガスまたは水素含有ガスの減圧雰囲気で熱処理を施す。具体的には、0.01〜760Torrの減圧雰囲気で、300〜500℃(例えば400℃程度)で30分程度の熱処理を行う。これにより、アルミニウムの合金化と表面保護膜形成後のダメージの除去ができ、更には、前の工程においてバリアメタル層17に吸蔵された水素がシリコン表面に放出される。
【0047】
ここで、図6を用いて、水素吸蔵特性について説明する。これは、Ti/TiNからなるバリアメタル層の置かれた圧力P、その水素濃度Cとの関係を温度Tをパラメータとして示したPCT曲線図である。この図から圧力Pが低いほどバリアメタル内に吸蔵された水素濃度が低くなることがわかる。具体的には温度400℃の場合に着目すると常圧のときは水素濃度が1019cm−3程度であるが、10−2〜10 0 Torr程度に圧力を下げると1015cm−3程度に低くなり、この傾向は温度が下がっても変わらない。つまり、このような減圧雰囲気で熱処理を行うと、バリアメタル層が水素を放出し、必然的に半導体基板とゲート酸化膜の界面に達し、シリコン表面の電荷を消滅させる水素が増加することになる。
【0048】
つまり、本工程では、減圧雰囲気下で熱処理をすることにより、前の工程において、バリアメタル層に吸蔵された水素を放出させ、半導体基板表面に到達する水素量を更に増加させることができる。
【0049】
図7には、バリアメタル層形成後に熱処理を行う場合(実線)と行わない場合(点線)のVGS−ID曲線を示す。これによると、バリアメタル層形成後の熱処理により閾値電圧が更に改善され所定の値が得られていることがわかる。つまり、本発明の実施の形態の第2工程の水素アロイによってシリコン表面に到達する水素と、第3工程の減圧下での熱処理によりバリアメタル層から放出されてシリコン表面に到達する水素により、シリコン基板表面の電荷が十分に消滅でき、図に示す如く閾値電圧の安定化を図ることができるわけである。
【0050】
【発明の効果】
本発明の製造方法に依れば、閾値電圧のばらつきがなく、更にオン抵抗が低減できる半導体装置の製造方法を提供できる。
【0051】
すなわち、第1に、バリアメタル層形成後、アルミ合金膜形成前に、高温で水素アロイできるので、水素の通過量を増やし、半導体基板表面に達して電荷の消滅に寄与する水素量を増やすことができる。従来の製造方法では、アルミ合金があるために通常(400℃程度)の水素アロイ条件では所定の閾値電圧が得られず、また高温で熱処理を行えば水素の基板表面への到達量が増え、所定の閾値電圧が得られるが、その場合はアルミニウム合金中のSiノジュールの析出量が増え、コンタクト不良やワイヤボンド時の素子破壊を招く問題がある上、当然アルミニウム合金の融点を超える加熱は行えない問題があった。本発明の製造方法では、アルミ合金成膜前であれば、400℃程度の水素アロイで所定の閾値電圧を得られることに着目し、バリアメタル層形成後にアルミ合金の融点を超える高温で水素アロイを行うものであり、これにより、シリコン表面に到達する水素量を従来の製造方法より増加させることができる。
【0052】
第2に、表面保護膜形成後の熱処理によっても、更にシリコン基板に達する水素量を増加させることができる。つまり、減圧下では、水素吸蔵合金であるバリアメタル層は水素を放出する特性があるため、減圧して熱処理することにより、アルミニウム合金の合金化熱処理工程において、バリアメタル層に吸蔵された水素を放出させることができ、Si表面に達する水素量を更にふやすことができるので、基板表面の電荷が十分に消滅でき、安定した閾値電圧を得られるものである。
【0053】
第3に、閾値電圧が安定すれば、チャネル層に注入する不純物濃度も必要以上に高くする必要がないので、オン抵抗の上昇を抑制することができる利点を有する。
【図面の簡単な説明】
【図1】本発明の半導体装置を説明する断面図である。
【図2】本発明の半導体装置の製造方法を説明する断面図である。
【図3】本発明の半導体装置の製造方法を説明する断面図である。
【図4】本発明の半導体装置の製造方法を説明する断面図である。
【図5】本発明の半導体装置の製造方法を説明する断面図である。
【図6】水素吸蔵特性を説明する特性図である。
【図7】本発明の半導体装置を説明する特性図である。
【図8】従来の半導体装置の製造方法を説明する断面図である。
【図9】従来の半導体装置の製造方法を説明する断面図である。
【図10】従来の半導体装置の製造方法を説明する断面図である。
【図11】従来の半導体装置を説明する特性図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which, when a metal having hydrogen storage properties is used as a barrier metal layer, the charge on the surface of the substrate is suppressed by hydrogen treatment to improve characteristics.
[0002]
[Prior art]
An aluminum-based metal material such as an aluminum alloy is generally used as the wiring of the semiconductor device on the silicon substrate. In this case, however, silicon is mixed in the aluminum alloy in order to suppress interdiffusion between aluminum and silicon, which is called a spike, and there is a problem that contact defects due to silicon grains (silicon nodules) increase. there were. Therefore, before forming the wiring layer, a barrier metal layer made of a titanium-based metal (for example, Ti, TiN, TiON, TiW, etc.) is formed to suppress Si nodules and at the contact portion between the wiring layer and the semiconductor substrate surface. Mutual diffusion is prevented.
[0003]
With reference to FIGS. 8 to 10, a conventional semiconductor device manufacturing method will be described by taking a trench-type power MOSFET as an example.
[0004]
In FIG. 8, the
[0005]
Next, a trench is formed. An NSG (Non-doped Silicate Glass) CVD oxide film is formed on the entire surface by CVD, and the resist oxide mask is removed except for the trench opening, and the CVD oxide film is partially removed by dry etching. Then, a trench opening in which the
[0006]
Further, using the CVD oxide film as a mask, the silicon semiconductor substrate in the trench opening is dry-etched with CF-based gas and HBr-based gas to form a
[0007]
In FIG. 9, a
[0008]
Thereafter, a non-doped polysilicon layer is deposited on the entire surface, phosphorus is implanted and diffused at a high concentration to increase the conductivity, and the polysilicon layer deposited on the entire surface is dry-etched without a mask and embedded in the
[0009]
In addition, a
[0010]
In FIG. 10, a
[0011]
A
[0012]
Thereafter, a passivation film made of SiN or the like is formed as a surface protective film. Thereafter, in order to remove damage, heat treatment is performed at 300 to 500 ° C. (for example, 400 ° C.) for about 30 minutes, and the previous step is completed.
[0013]
Referring to FIG. 10, the structure of a trench type power MOSFET is shown. A
[0014]
[Problems to be solved by the invention]
In such a conventional MOSFET, the
[0015]
However, due to this hydrogen alloy, Si contained in Al may diffuse and grow, and precipitate as Si nodules at the contact interface with the substrate. This Si nodule closes the body contact region, which is a fine region, and causes contact failure, or the Si nodule itself has a high resistance, which may cause the contact resistance to become unstable or increase.
[0016]
For this reason, in order to prevent mutual diffusion in the hydrogen alloy process and to suppress contact failure due to Si nodules, a barrier metal layer made of a titanium-based metal is formed before Al film formation.
[0017]
Furthermore, the Si surface may exist in a state in which the Si bond is broken due to oxidation or the like in the element region forming step, and in this case, it is considered that the surface is charged with a negative charge. For this reason, since a potential is generated and the electric field is applied to the surface, the threshold voltage varies. For this reason, in the hydrogen alloy process, by bringing hydrogen to the MOSFET interface or the like, Si and hydrogen are combined to remove charges on the Si interface, thereby improving characteristics (for example, reducing dark current) Stability (for example, stable threshold voltage) is achieved.
[0018]
However, in the conventional manufacturing method, it has been found that even if hydrogen alloying is performed, it is difficult to sufficiently eliminate the charge at the interface, and V GSOFF (threshold voltage) shifts.
[0019]
FIG. 11 shows V GS -ID curves with and without the barrier metal layer (dotted line) and without (solid line). When a barrier metal layer is formed, V GS shifts to a lower side (threshold voltage decreases) particularly in an N-channel MOSFET because of the occlusion characteristics of the barrier metal layer. Therefore, the impurity concentration injected into the channel layer to adjust the threshold value Therefore, there is a problem that the on-resistance increases.
[0020]
This is because the titanium-based metal that is the barrier metal layer has a hydrogen storage property, so that, for example, hydrogen is stored in the barrier metal layer before reaching the interface between the semiconductor substrate and the gate oxide film in the hydrogen alloy process. It was found that this is because less hydrogen contributes to the disappearance of the charge generated at the Si interface.
[0021]
Further, according to experiments, it is known that V GSOFF does not shift even under a hydrogen alloy condition of about 400 ° C. without an aluminum alloy wiring layer. In this case, hydrogen reaches the substrate surface sufficiently by the hydrogen alloy. It is thought that. On the other hand, in the case where there is an aluminum alloy wiring layer, it has been found that if the temperature of the hydrogen alloy is increased, V GSOFF becomes a predetermined value. However, as a matter of course, heat treatment exceeding the melting point of aluminum cannot be performed, and by increasing the temperature of the hydrogen alloy, the amount of Si nodules in the aluminum alloy deposited on the substrate surface increases, so stress during wire bonding Therefore, there is also a problem that element breakdown is caused by the deposited Si nodules.
[0022]
[Means for Solving the Problems]
The present invention has been made in view of such problems. First, after forming a desired element region on a silicon semiconductor substrate and forming a barrier metal layer with a metal having hydrogen storage properties, hydrogen is introduced into the substrate surface. This is achieved by including a step of forming a wiring layer on the barrier metal layer, and a step of performing a heat treatment after forming a surface protective film on the wiring layer.
[0023]
Second, a step of forming a desired element region on a silicon semiconductor substrate, a step of introducing hydrogen into the substrate surface after forming a barrier metal layer with a titanium-based metal having hydrogen storage properties, and a barrier metal layer The problem is solved by providing a step of forming a wiring layer thereon and a step of performing a heat treatment after forming a surface protective film on the wiring layer.
[0024]
In addition, after the barrier metal is formed, hydrogen is introduced into the substrate by heating at 300 to 800 ° C. in an atmosphere of hydrogen or a hydrogen-containing gas.
[0025]
In addition, after the barrier metal layer is formed, hydrogen is ion-implanted over the entire surface, and heated and diffused at 300 to 800 ° C. to introduce hydrogen into the substrate.
[0026]
The heat treatment is characterized by heating at 300 to 500 ° C. in a reduced pressure atmosphere of nitrogen, hydrogen or a hydrogen-containing gas.
[0027]
Further, the heat treatment is performed under a pressure of 0.2 to 760 Torr.
[0028]
That is, hydrogen is introduced into the substrate before the aluminum alloy film is formed, hydrogen is supplied to the silicon surface by performing a first heat treatment at a high temperature, and after the aluminum alloy is formed, the alloy heat treatment is also performed under reduced pressure and under normal pressure. By performing the second heat treatment at a temperature, it is possible to provide a method for manufacturing a semiconductor device that allows hydrogen to efficiently reach the silicon surface while suppressing the precipitation of Si nodules.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described in detail with reference to FIGS. 1 to 7 by taking a trench type power MOSFET as an example.
[0030]
FIG. 1 shows the structure of a trench type power MOSFET of the present invention. A
[0031]
2 to 5 show a method of manufacturing the trench type power MOSFET according to the present invention. A method for manufacturing a trench power MOSFET according to the present invention includes a step of forming a desired element region on a silicon semiconductor substrate, a step of introducing hydrogen into the substrate surface after forming a barrier metal layer with a metal having hydrogen storage properties, and And a step of forming a wiring layer on the barrier metal layer and a step of performing a heat treatment after forming a surface protective film on the wiring layer.
[0032]
The first step of the present invention is to form a desired element region on a silicon semiconductor substrate as shown in FIGS.
[0033]
In FIG. 2, a
[0034]
Next, a trench is formed. An NSG (Non-doped Silicate Glass) CVD oxide film is formed on the entire surface by CVD, and the resist oxide mask is removed except for the trench opening, and the CVD oxide film is partially removed by dry etching. Then, a trench opening in which the
[0035]
Further, using the CVD oxide film as a mask, the silicon semiconductor substrate in the trench opening is dry-etched with CF-based gas and HBr-based gas to form a
[0036]
In FIG. 3, the
[0037]
Further, a non-doped polysilicon layer is deposited on the entire surface, phosphorus is implanted and diffused at a high concentration to increase the conductivity, and the polysilicon layer deposited on the entire surface is dry etched without a mask and embedded in the
[0038]
Further, a
[0039]
The second step of the present invention is to introduce hydrogen into the substrate surface after forming a barrier metal layer with a metal having hydrogen storage properties as shown in FIG.
[0040]
This process is a process that characterizes the present invention. First, the
[0041]
A
[0042]
Here, after the
[0043]
By this step, hydrogen is introduced into the silicon substrate surface. When hydrogen alloying is performed after sputtering an aluminum alloy as in the prior art, hydrogen cannot reach the silicon surface sufficiently, for example, with hydrogen alloy at about 400 ° C. In addition, if heat treatment is performed at a high temperature, the amount of hydrogen reaching the silicon surface increases, but naturally it cannot be heated at a temperature exceeding the melting point (about 600 ° C.) of the aluminum alloy. Further, when the temperature is increased, the amount of Si nodules deposited also increases, and there is a problem that contact failure and element destruction during wire bonding increase.
[0044]
However, according to the present invention, hydrogen alloying can be performed at a high temperature exceeding the melting point of the aluminum alloy before forming the aluminum alloy. As a result, hydrogen is sufficiently supplied to the
[0045]
As shown in FIG. 5, the third step of the present invention is to form a wiring layer on the barrier metal layer, form a surface protective film on the wiring layer, and then perform heat treatment.
[0046]
This step is also a step that characterizes the present invention. First. An aluminum alloy to be the
[0047]
Here, the hydrogen storage characteristics will be described with reference to FIG. This is a PCT curve diagram showing the relationship between the pressure P at which the barrier metal layer made of Ti / TiN is placed and the hydrogen concentration C with the temperature T as a parameter. From this figure, it can be seen that the lower the pressure P, the lower the hydrogen concentration occluded in the barrier metal. Is specifically a hydrogen concentration 10 19 cm -3 degree when the to the atmospheric pressure focusing on the case of the temperature 400 ° C., to about 10 -2 ~ 10 0 Torr about to lower the pressure when 10 15 cm -3 The trend is lower and this trend does not change with decreasing temperatures. In other words, when heat treatment is performed in such a reduced pressure atmosphere, the barrier metal layer releases hydrogen, inevitably reaches the interface between the semiconductor substrate and the gate oxide film, and hydrogen increases to eliminate the charge on the silicon surface. .
[0048]
That is, in this step, heat treatment is performed in a reduced-pressure atmosphere, whereby hydrogen stored in the barrier metal layer in the previous step can be released, and the amount of hydrogen reaching the semiconductor substrate surface can be further increased.
[0049]
FIG. 7 shows V GS -ID curves when heat treatment is performed after formation of the barrier metal layer (solid line) and when heat treatment is not performed (dotted line). According to this, it can be seen that the threshold voltage is further improved and a predetermined value is obtained by the heat treatment after the formation of the barrier metal layer. That is, silicon that reaches the silicon surface by the hydrogen alloy in the second step according to the embodiment of the present invention and hydrogen that is released from the barrier metal layer by the heat treatment under reduced pressure in the third step and reaches the silicon surface. The charge on the substrate surface can be sufficiently eliminated, and the threshold voltage can be stabilized as shown in the figure.
[0050]
【The invention's effect】
According to the manufacturing method of the present invention, it is possible to provide a method for manufacturing a semiconductor device in which the threshold voltage does not vary and the on-resistance can be further reduced.
[0051]
That is, firstly, hydrogen alloying can be performed at a high temperature after the barrier metal layer is formed and before the aluminum alloy film is formed. Therefore, the amount of hydrogen passing through the semiconductor substrate surface is increased, and the amount of hydrogen that reaches the semiconductor substrate surface and contributes to charge disappearance is increased. Can do. In a conventional manufacturing method, since there is an aluminum alloy, a predetermined threshold voltage cannot be obtained under normal (about 400 ° C.) hydrogen alloy conditions, and if heat treatment is performed at a high temperature, the amount of hydrogen reaching the substrate surface increases. A predetermined threshold voltage can be obtained, but in this case, the amount of Si nodules deposited in the aluminum alloy increases, leading to problems of contact failure and device destruction during wire bonding, and naturally heating exceeding the melting point of the aluminum alloy can be performed. There was no problem. In the manufacturing method of the present invention, it is noted that a predetermined threshold voltage can be obtained with a hydrogen alloy of about 400 ° C. before the film formation of the aluminum alloy, and the hydrogen alloy is formed at a high temperature exceeding the melting point of the aluminum alloy after the barrier metal layer is formed. As a result, the amount of hydrogen reaching the silicon surface can be increased as compared with the conventional manufacturing method.
[0052]
Second, the amount of hydrogen reaching the silicon substrate can be further increased by the heat treatment after the surface protective film is formed. In other words, under reduced pressure, the barrier metal layer, which is a hydrogen storage alloy, has the property of releasing hydrogen. Therefore, by performing heat treatment under reduced pressure, the hydrogen stored in the barrier metal layer is removed in the alloying heat treatment step of the aluminum alloy. Since the amount of hydrogen reaching the Si surface can be further reduced, the charge on the substrate surface can be sufficiently eliminated and a stable threshold voltage can be obtained.
[0053]
Third, if the threshold voltage is stable, it is not necessary to increase the concentration of impurities implanted into the channel layer more than necessary, so that an increase in on-resistance can be suppressed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a semiconductor device of the present invention.
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 3 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 5 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 6 is a characteristic diagram illustrating hydrogen storage characteristics.
FIG. 7 is a characteristic diagram illustrating a semiconductor device of the present invention.
FIG. 8 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
FIG. 9 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
FIG. 10 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
FIG. 11 is a characteristic diagram illustrating a conventional semiconductor device.
Claims (4)
前記シリコン半導体基板上に所望の素子領域を形成する工程と、
水素吸蔵性を有するチタン系の金属によりバリアメタル層を形成後、前記基板表面に水素を導入し、第1の熱処理を行う工程と、
前記バリアメタル層上に前記金属層を形成する工程と、
前記金属層上に表面保護膜を形成後、減圧した窒素又は水素又は水素含有ガス雰囲気で、前記金属層の融点より低い300℃〜500℃の温度で第2の熱処理を行い、前記バリアメタル層に吸蔵された前記水素を放出させる工程とを具備することを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device in which an aluminum-based metal layer is formed on a silicon semiconductor substrate,
Forming a desired element region on the silicon semiconductor substrate;
Forming a barrier metal layer with a titanium-based metal having hydrogen storage properties, then introducing hydrogen into the substrate surface, and performing a first heat treatment;
A step of forming the metal layer on the barrier metal layer,
After forming a surface protective layer on said metal layer, at reduced nitrogen or hydrogen or a hydrogen-containing gas atmosphere, subjected to a second heat treatment at 300 ° C. to 500 ° C. in a temperature below the melting point of the metal layer, the barrier metal layer And a step of releasing the hydrogen occluded in the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001344800A JP3913530B2 (en) | 2001-11-09 | 2001-11-09 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001344800A JP3913530B2 (en) | 2001-11-09 | 2001-11-09 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003151917A JP2003151917A (en) | 2003-05-23 |
JP3913530B2 true JP3913530B2 (en) | 2007-05-09 |
Family
ID=19158263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001344800A Expired - Fee Related JP3913530B2 (en) | 2001-11-09 | 2001-11-09 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3913530B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4793840B2 (en) | 2003-11-10 | 2011-10-12 | オンセミコンダクター・トレーディング・リミテッド | Manufacturing method of semiconductor device |
JP2005327799A (en) * | 2004-05-12 | 2005-11-24 | Sanyo Electric Co Ltd | Method of manufacturing semiconductor device |
JP6617546B2 (en) * | 2015-12-11 | 2019-12-11 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57118635A (en) * | 1981-01-16 | 1982-07-23 | Matsushita Electronics Corp | Manufacture of semiconductor device |
JPS633415A (en) * | 1986-06-24 | 1988-01-08 | Sharp Corp | Manufacture of semiconductor device |
JPH02181919A (en) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | Manufacture of semiconductor device |
JPH0488670A (en) * | 1990-07-31 | 1992-03-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
JPH06163458A (en) * | 1992-11-16 | 1994-06-10 | Kawasaki Steel Corp | Semiconductor manufacturing device |
JPH0778789A (en) * | 1993-09-08 | 1995-03-20 | Nec Corp | Manufature of semiconductor device |
JPH0837163A (en) * | 1994-07-23 | 1996-02-06 | Sony Corp | Manufacture of semiconductor device |
KR0147870B1 (en) * | 1994-10-24 | 1998-11-02 | 문정환 | Formation method for contact in semiconductor device |
JPH10294315A (en) * | 1997-04-18 | 1998-11-04 | Sony Corp | Formation of metal wiring |
JP2000021892A (en) * | 1998-06-26 | 2000-01-21 | Nec Corp | Manufacture of semiconductor device |
-
2001
- 2001-11-09 JP JP2001344800A patent/JP3913530B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003151917A (en) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11804545B2 (en) | Semiconductor device | |
US9559188B2 (en) | Trench gate type semiconductor device and method of producing the same | |
US7439137B2 (en) | Method for manufacturing semiconductor device | |
JP3781666B2 (en) | Method for forming gate electrode and gate electrode structure | |
US8846531B2 (en) | Method of manufacturing an ohmic electrode containing titanium, aluminum and silicon on a silicon carbide surface | |
US5023679A (en) | Semiconductor device | |
US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
JP2007294759A (en) | Semiconductor device, and its manufacturing method | |
JPH0716000B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JP3913530B2 (en) | Manufacturing method of semiconductor device | |
JP4186318B2 (en) | Manufacturing method of semiconductor device | |
JPH1197686A (en) | Manufacture of semiconductor device | |
JPS62169412A (en) | Manufacture of semiconductor integrated circuit device | |
JP4793840B2 (en) | Manufacturing method of semiconductor device | |
JPH06204173A (en) | Manufacture of semiconductor device | |
US20230197827A1 (en) | Semiconductor device and method of manufacturing the same | |
WO2024142638A1 (en) | Semiconductor device and method for producing semiconductor device | |
KR100526452B1 (en) | Method for forming contact electrode of semiconductor device | |
JP2023170928A (en) | Semiconductor device and manufacturing method thereof | |
JP3468616B2 (en) | MOS semiconductor device and method of manufacturing the same | |
JP2024080157A (en) | Semiconductor device and method for manufacturing the same | |
JP2004031484A (en) | Manufacturing method of semiconductor device | |
JPS6313326A (en) | Manufacture of semiconductor device | |
JPH04307942A (en) | Manufacture of semiconductor device | |
JPS62262460A (en) | Manufacture of semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
A977 | Report on retrieval |
Effective date: 20051226 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
RD01 | Notification of change of attorney |
Effective date: 20051226 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060117 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061017 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070130 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070131 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110209 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120209 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120209 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130209 |
|
LAPS | Cancellation because of no payment of annual fees |