JP3910650B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3910650B2 JP3910650B2 JP07328095A JP7328095A JP3910650B2 JP 3910650 B2 JP3910650 B2 JP 3910650B2 JP 07328095 A JP07328095 A JP 07328095A JP 7328095 A JP7328095 A JP 7328095A JP 3910650 B2 JP3910650 B2 JP 3910650B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit line
- read
- signal
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、レジスタファイル、キャッシュＲＡＭ、命令メモリ、データメモリ等の半導体記憶装置に関するものである。
【０００２】
【従来の技術】
一般的に、半導体記憶装置には非同期型のものと同期型のものとがある。 非同期型の半導体記憶装置では、アドレスを与えるとそのアドレスに対応したデータを常に出力する構成となっている。近年、高速化の要求が高まり、同期型が広く用いられるようになっている。非同期型の半導体記憶装置では、ＲＡＭセル内部のトランジスタを介してビット線のチャージアップを行っていたが、同期型の半導体記憶装置では、チャージアップ用のトランジスタにその動作を肩代わりさせて、読出し動作の前にビット線を高速にプリチャージしている。このプリチャージ動作の制御を行うプリチャージ信号φには、クロック等が用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の半導体記憶装置では、次のような課題があった。
即ち、同期型の半導体記憶装置では、例えばプリチャージ信号φのサイクル毎にチャージアップを行うため、メモリセルに格納しているデータによっては、高周波になるに従い消費電力が膨大なものになってしまう。例えば、ＲＡＭセルが“０”を格納している状態では、毎クロックサイクルごとにビット線がチャージアップされ、“０”が読出されてディスチャージが行われる。よって、高周波になるに従い消費電力が増加する。
【０００４】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明は、読出し動作時に活性化される第１のワード線と、書込み動作時に活性化される第２のワード線と、読出し用ビット線と、書込み用ビット線と、前記読出し用ビット線のみをプリチャージするプリチャージ手段と、前記第１及び第２のワード線と前記読出し用ビット線及び前記書込み用ビット線と接続し、データを格納するメモリセルと、入力データが第１の論理レベルのデータを多く有するとき、前記書込み用ビット線に対し該第１の論理レベルと反対の第２の論理レベルのデータを与える論理回路とを備えた半導体記憶装置であって、前記メモリセルを次のように構成している。
前記メモリセルは、前記データを格納するラッチ回路と、前記書込み用ビット線と前記ラッチ回路との間に設けられ、前記第２のワード線の電圧レベルに応じて導通状態となる第１のスイッチ手段と、前記読出し用ビット線と接続し、前記第１のワード線の電圧レベルに応じて導通状態となる第２のスイッチ手段と、前記第２のスイッチ手段と接地端子との間に設けられ、前記ラッチ回路から出力されたデータの電圧レベルに応じて導通状態となる第３のスイッチ手段とにより構成されている。
第２の発明の半導体記憶装置は、第１の発明と同様の第１、第２のワード線、第２のワード線、読出し用ビット線、書込み用ビット線、プリチャージ手段、及びメモリセルと、 入力データが第１の論理レベルのデータを多く有するとき、該第１の論理レベルのデータを制御信号に基づき反転して生成した第２の論理レベルのデータを、前記書込み用ビット線に与える第１の論理回路と、前記入力データが前記第１の論理レベルのデータを多く有するとき、前記読出し用ビット線に読出された出力データを前記制御信号に基づき反転して出力する第２の論理回路とを備えている。
第３の発明の半導体記憶装置は、第１の発明と同様の第１、第２のワード線、読出し用ビット線、書込み用ビット線、プリチャージ手段、及びメモリセルと、書込み動作時において入力データが第１の論理レベルのデータを多く有することを判定して制御信号を出力するデータ判定手段と、前記書込み動作時に前記データ判定手段から出力された前記制御信号を記憶し、この記憶した制御信号を読出し動作時に出力する記憶手段と、前記入力データが前記第１の論理レベルのデータを多く有するとき、前記データ判定手段から出力された前記制御信号に基づいて、該第１の論理レベルのデータを反転して生成した第２の論理レベルのデータを、前記書込み用ビット線に与える第１の論理回路と、前記入力データが前記第１の論理レベルのデータを多く有するとき、前記記憶手段から出力された前記制御信号に基づいて、前記読出し用ビット線に読出された出力データを反転して出力する第２の論理回路とを備えている。
【０００５】
第４の発明は、複数のワード線及びビット線の交点に接続された複数のメモリセルと、制御信号により動作し、複数ビットからなるアドレスの上位ビットをデコードして前記ワード線を選択的に活性化するデコーダと、活性化した前記ワード線で選択された前記複数のメモリセルからデータを読出す際に前記ビット線をプリチャージ信号に基づき予めチャージアップするプリチャージ手段とを備えた同期型の半導体記憶装置において、次のような手段を設けている。
即ち、この第４の発明では、選択された前記ワード線に接続された前記複数のメモリから前記複数のビット線を介して読出された１ロー分のデータを、前記制御信号に基づいて格納するデータ格納手段と、前記制御信号に基づき、前記複数のビット線上の１ロー分のデータと前記データ格納手段に格納されている１ロー分のデータとを選択する選択手段と、前記アドレスの下位ビットに基づき、前記選択手段の出力する１ロー分のデータを選択して出力する出力手段と、前記制御信号に基づき、前記ビット線のチャージアップまたは前記ワード線の活性化を制御する制御手段とを設けている。
第５の発明は、複数のワード線及びビット線の交点に接続された複数のメモリセルと、複数ビットからなるアドレスの上位ビットをデコードして前記ワード線を選択的に活性化するデコーダと、活性化した前記ワード線で選択された前記複数のメモリセルからデータを読出す際に前記ビット線をプリチャージ信号に基づき予めチャージアップするプリチャージ手段とを備えた同期型の半導体記憶装置において、次のような手段を設けている。
即ち、この第５の発明では、選択された前記ワード線に接続された前記複数のメモリから前記複数のビット線を介して読出された１ロー分のデータを、制御信号を反転した反転制御信号に基づいて格納するデータ格納手段と、前記制御信号に基づき、前記複数のビット線上の１ロー分のデータと前記データ格納手段に格納されている１ロー分のデータとを選択する選択手段と、前記アドレスの下位ビットに基づき、前記選択手段の出力する１ロー分のデータを選択して出力する出力手段と、前記反転制御信号に基づき、前記データ格納手段に格納されたデータに対応する前記アドレスの上位ビットを格納するアドレス格納手段と、前記アドレス格納手段に書込みがなされたときに有効を示すフラグを出力するフラグ手段と、前記アドレス格納手段に格納された前記アドレスの上位ビットと新たに与えられているアドレスの上位ビットとを比較する比較手段と、前記比較手段の比較結果と前記フラグとに基づいて前記制御信号を生成すると共に、該制御信号を反転して前記反転制御信号を生成し、該反転制御信号に基づき、前記ワード線の活性化または前記ビット線のチャージアップを制御する制御手段とを設けている。
【０００６】
【作用】
第１の発明によれば、入力データが第１の論理レベルのデータ（例えば、“０”）を多く有するとき、この入力データが論理回路で反転されてメモリセルに書込まれる。よって、書込まれたデータをメモリセルからビット線に読出すときには、“１”が多くなる。
第２及び第３の発明によれば、入力データが第１の論理レベルのデータ（例えば、“０”）を多く有するとき、この入力データが第１の論理回路で反転されてメモリセルに書込まれる。よって、書込まれたデータをメモリセルからビット線に読出すときには、“１”が多くなる。ビット線上に読出されたデータは、第２の論理回路で反転されて出力される。
第４及び第５の発明によれば、選択されたワード線に接続されたメモリセルから複数のビット線を介して１ロー分のデータが読出される。データ格納手段によって、その１ロー分のデータが格納される。選択手段によって、それら１ロー分のデータのうちいずれか一方が選択され、選択された１ロー分のデータの中から、アドレスに対応するデータが出力手段で選択されて出力される。ここで、与えられたアドレスによっては、ビット線のチャージアップ動作またはメモリセルの読出し動作が制御手段によって停止され、選択手段はデータ格納手段の格納しているデータを選択する。そのデータの中から、出力手段で選択されたデータが出力される。従って、前記課題を解決できるのである。
【０００７】
【実施例】
（第１の参考例）
図７は、本発明の第１の参考例を示す半導体記憶装置の回路図である。
図７には半導体記憶装置中のメモリセルのＲＡＭセル１，２と、それらＲＡＭセル１，２をビット線ＢＬにそれぞれ接続するＮＭＯＳ３，４とが、示されている。ＮＭＯＳ３のゲート電極はワード線ＷＬ1 に接続され、ＮＭＯＳ４のゲート電極はワード線ＷＬ2 に接続されている。各ワード線ＷＬ1 ，ＷＬ2 の入力側には、ゲート５，６がそれぞれ接続されている。各ゲート５，６は、プリチャージ信号φが“０”の時に、各ワード線選択信号のアドレスのレベルをワード線ＷＬ1 ，ＷＬ2 にそれぞれ伝えるものである。また、ビット線ＢＬと電源の間には、該ビット線ＢＬをチャージアップするプリチャージ手段であるＰＭＯＳ７が備えられている。なお、ＲＡＭセル１，２の内部では、１対のＣＭＯＳインバータの出力が襷がけ接続されており、書込まれたデータを保持する構成となっている。
以上は従来の半導体記憶装置と同様の構成であるが、本参考例の半導体記憶装置には、さらに、チャージアップ動作を制御する論理手段である２入力ＮＡＮＤゲート１０が、設けられている。ＮＡＮＤゲート１０には、プリチャージ信号φとイネーブル信号ＲＡＭＥが入力される構成であり、ビット線ＢＬのチャージアップの条件に、プリチャージ信号φが“１”であるという条件の他に、信号ＲＡＭＥのレベルが“１”であるという条件が加わったことになる。
【０００８】
図８は、図７の動作を説明する波形図であり、この図８を参照しつつ、図７の動作を説明する。
ワード線ＷＬ1 に接続されたＲＡＭセル１には“０”、ワード線ＷＬ2 に接続されたＲＡＭセル２には“１”のデータが保持されているものとする。信号ＲＡＭＥは、読出し動作を指示するとき“１”となって与えられる。図２に示されたサイクルCy１及びサイクルCy３の期間、信号ＲＡＭＥは“１”であり、読出し動作中である。サイクルCy２では、信号ＲＡＭＥが“０”であるので、外部に読出しは行われない。
ワード線ＷＬ1 を選択するアドレスを活性化してＲＡＭセル１のデータを読出す場合、図２のサイクルCy１及びサイクルCy３の期間では、プリチャージ信号φが“１”のとき、ビット線ＢＬのチャージアップが行われる。ただし、サイクルCy１の前のビット線ＢＬのレベルが、“１”である場合は、その“１”のレベルが維持される。その後、プリチャージ信号φが“０”に変化するとＮＭＯＳ３がオンし、ＲＡＭセル１とビット線ＢＬが接続される。ＲＡＭセル１に保持しているデータが“０”なので、ビット線ＢＬはディスチャージされる。サイクルCy２においては信号ＲＡＭＥが“０”であり、ＰＭＯＳ７がオフ状態となって、ビット線ＢＬは、信号φが“１”となってもチャージアップされない。
ワード線ＷＬ2 が活性化されてＲＡＭセル２のデータが読出される場合、ＲＡＭセル２の保持しているデータが“１”であるので、ビット線ＢＬは一度もディスチャージされない。つまり、ディスチャージによる電流消費がない。
以上のように、本参考例では、従来の同期型半導体記憶装置にＮＡＮＤゲート１０を設けているので、ビット線ＢＬのチャージアップ条件に信号ＲＡＭＥの論理条件を加える構成となっている。そのため、データの読出しが不要なときに、信号ＲＡＭＥを“０”とすることで、ビット線ＢＬのチャージアップを行わなくてよくなる。即ち、少ないハードウエアの追加で、無駄なプリチャージ電流を削減することができる。
【０００９】
（第２の参考例）
図９は、本発明の第２の参考例を示す半導体記憶装置の回路図であり、図７と共通する要素には、共通の符号が付されている。
この半導体記憶装置は、第１の参考例と同様に、ＲＡＭセル１，２と、それらＲＡＭセル１，２をビット線ＢＬにそれぞれ接続するＮＭＯＳ３，４とを、備えている。ＮＭＯＳ３のゲート電極はワード線ＷＬ1 に接続され、ＮＭＯＳ４のゲート電極がワード線ＷＬ2 に接続されている。ビット線ＢＬと電源の間には、該ビット線ＢＬをチャージアップするプリチャージ手段のＮＭＯＳ８が接続されている。
本参考例は第１の参考例とは異なり、ＮＭＯＳ８のゲート電極には、プリチャージ信号φが直接入力される構成である。また、各ワード線ＷＬ1 ，ＷＬ2 には、該ワード線ＷＬ1 ，ＷＬ2 を必要なときだけ活性化する論理手段である３入力ゲート１１，１２の出力側が、それぞれ接続されている。各ゲート１１，１２の一つの入力端子には、ワード線選択信号であるアドレスがそれぞれ入力されている。各ゲート１１，１２の他の入力端子には、プリチャージ信号φと信号ＲＡＭＥが共通にそれぞれ入力されている。即ち、各ゲート１１，１２は、プリチャージ信号φが“０”で、信号ＲＡＭＥが“１”で、かつアドレスが“１”のとき、ワード線ＷＬ1 ，ＷＬ2 のレベルを“１”にするように機能する構成である。
【００１０】
図１０は、図９の動作を説明する波形図であり、この図１０を参照しつつ、図９の半導体記憶装置の動作を説明する。
ワード線ＷＬ1 に接続されたＲＡＭセル１には“０”、ワード線ＷＬ2 に接続されたＲＡＭセル２には“１”のデータが保持されているものとする。本参考例の半導体記憶装置は第１の参考例と異なり、プリチャージ信号φが“１”のとき、必ずＮＭＯＳ８がオンしてビット線ＢＬがチャージアップされる。ワード線ＷＬ1 に接続されたＲＡＭセル１の保持したデータの“０”を読出す場合、ワード線ＷＬ1 に対応するアドレスが活性化されると共に、図１０のサイクルCy１１でプリチャージ信号φが“１”のとき、ビット線ＢＬのチャージアップが行われる。そして、プリチャージ信号φが“０”で信号ＲＡＭＥが“１”となると、ワード線ＷＬ1 が活性化されて“１”となる。その結果、ＮＭＯＳ３がオンする。ＮＭＯＳ３がオンすると、保持データの“０”のため、ビット線ＢＬがディスチャージされる。サイクルCy１２の期間で、ビット線ＢＬが一度プリチャージされるが、ワード線ＷＬ1 が活性化されないので、該ビット線ＢＬがディスチャージされない。続くサイクルCy１３では、プリチャージ信号φが“１”となっても、すでに、ビット線ＢＬのレベルは“１”となっているので、新たなチャージアップが行われずに、データの“０”が読出される。
【００１１】
ワード線ＷＬ2 に対応するアドレスが活性化されてＲＡＭセル２のデータが読出される場合、ＲＡＭセル２の保持しているデータが“１”であるので、ビット線ＢＬは一度もディスチャージされない。つまり、ディスチャージによる電流消費がない。
以上のように、この第２の参考例ではゲート１１，１２を設け、必要でないときに、ワード線ＷＬ1 及びワード線ＷＬ2 を活性化させないようにしている。そのため、ビット線ＢＬにおける不要なディスチャージがなくなり、電流の消費が少なくなる。また、プリチャージ信号φが立ち下がるまでに、信号ＲＡＭＥが“１”となれば読出しが可能であり、信号ＲＡＭＥを生成する回路の精度を緩くすることができる。
【００１２】
（第１の実施例）
図１は、本発明の第１の実施例を示す半導体記憶装置の回路図である。
この半導体記憶装置は、レジスタファイル等に用いられる多ビット長のＲＡＭであり、同一構成の複数のＲＡＭセル２０1 〜２０n を備えている。ＲＡＭセル２０1 〜２０n は、ビット線対ＢＬw ，ＢＬr と、ワード線対ＷＬw ，ＷＬr 間に接続されている。各ＲＡＭセル２０1 〜２０n は、７トランジスタで構成され、リードポートＲとライトポートＷをそれぞれ有したものとなっている。各ＲＡＭセル２０1 〜２０n において、書込み用のビット線ＢＬw には第１のスイッチ手段であるＮＭＯＳ２１が接続されている。ＮＭＯＳ２１の出力側には、２個のインバータ２２，２３が襷がけ接続されたラッチ回路であるフリップフロップが接続され、そのフリップフロップの出力側が、第３のスイッチ手段であるＮＭＯＳ２４のゲート電極に接続されている。ＮＭＯＳ２４の出力側が第２のスイッチ手段であるＮＭＯＳ２５を介して読出し用のビット線ＢＬr に接続されている。ＮＭＯＳ２１のゲート電極は第２のワード線ＷＬw に接続され、ＮＭＯＳ２５のゲート電極が第１のワード線ＷＬr に接続されている。各ビット線ＢＬr と電源との間には、該ビット線ＢＬr をチャージアップするプリチャージ手段のＰＭＯＳ３０1 〜３０n が接続されている。
【００１３】
このような構成の半導体記憶装置では、各ＲＡＭセル２０1 〜２０n の保持するデータがすべて“０”の場合、そのデータを読出すと消費電力が大きくなる。そこで、本実施例の半導体記憶装置では、書込み用の各ビット線ＢＬw に与えられた入力データＤｉ０〜Ｄｉｎを制御信号である選択信号Ｓによってそれぞれ反転する第１の論理回路であるゲート４１と、読出し用の各ビット線ＢＬr に読出された出力データＤｏ０〜Ｄｏｎを選択信号Ｓによってそれぞれ反転する第２の論理回路であるゲート４２とを、設けている。
【００１４】
次に、図１の半導体記憶装置の動作を説明する。
実行するアプリレケーションによって、統計的にデータに“０”が多いか、“１”が多いかを予め調べておく。この調査結果から、書込むデータに“０”が多い場合、信号Ｓのレベルを“１”にする。データの書込み時に、書込みデータとなる入力データＤｉ０〜Ｄｉｎのレベルを信号Ｓによって反転してＲＡＭセル２０1 〜２０n に書込む。これにより、ＲＡＭセル２０1 〜２０n に書込まれたデータは“１”が多くなる。データ読出しの時、同様に信号Ｓによって読出したデータを反転し、各ゲート４２から出力データＤｏ０〜Ｄｏｎを反転して出力する。これによって、本来読出されるべきデータが出力される。
以上のように、この第１の実施例では、ゲート４１，４２を設けているので、ＲＡＭセル２０1 〜２０n に入力データＤｉ０〜Ｄｉｎを反転して書込むことができる。よって、各ＲＡＭセル２０1 〜２０n の保持データは、“１”が多くなり、それらを読出すときのデイスチャージ量を削減できる。即ち、消費電流を少なくすることができる。
【００１５】
（第２の実施例）
図２は、本発明の第２の実施例を示す半導体記憶装置の回路図であり、図１と共通する要素には、共通の符号が付されている。
この半導体記憶装置は、第１の実施例における半導体記憶装置に、入力データＤｉ０〜Ｄｉｎを判定し、判定結果に対応するレベルの制御信号である選択信号Ｓを生成するデータ判定手段であるＳ信号発生回路５０と、該Ｓ信号発生回路５０の出力を格納する記憶手段であるＲＡＭセル５１を設けている。Ｓ信号発生回路５０には、入力データＤｉ０〜Ｄｉｎが入力される接続である。Ｓ信号発生回路５０は図示しない例えば多数決回路等を備え、入力データＤｉ０〜Ｄｉｎに“１”が多ければ信号Ｓに非反転を示す“１”を発生し、“０”が多ければ反転を示す“０”を発生する機能を有している。Ｓ信号発生回路５０の出力側が、ＲＡＭセル５１のライトポートＷに接続されている。ＲＡＭセル５１の内部構成は他のＲＡＭセル２０1 〜２０n と同様の構成であり、該ＲＡＭセル５１もワード線対ＷＬw ，ＷＬr に接続されている。ＲＡＭセル５１のリードポートＲは、ＰＭＯＳ５２を介して電源に接続され、また、出力データＤｏ０〜Ｄｏｎを出力するゲート４２の入力側にも共通接続されている。
【００１６】
次に、図２の半導体記憶装置の動作を説明する。
データの書込み時に、Ｓ信号発生回路５０は入力データＤｉ０〜Ｄｉｎに“１”が多いか“０”が多いかを判定する。判定結果で“１”が多い場合に、信号Ｓのレベルを“１”にし、“０”が多ければ“０”にする。この信号Ｓのレベルは、ＲＡＭセル５１にデータとして保持されると共に、各ゲート４１に与えられる。信号Ｓに基づき、各ゲート４１は入力データＤｉ０〜Ｄｉｎを反転或いは非反転したレベルをビット線ＢＬｗにそれぞれ与え、各ＲＡＭセル２０1 〜２０n にデータがそれぞれ書込まれる。各ＲＡＭセル２０1 〜２０n からデータを読出す場合、ＲＡＭセル５１に格納されたデータが読出され、そのデータが信号Ｓとして各ゲート４２に与えられる。各ＲＡＭセル２０1 〜２０n からビット線ＢＬr を介して読出されたデータに対して、各ゲート４２は反転するかまたはそのまま非反転で出力データＤｏ０〜Ｄｏｎを出力する。
以上のように、この第２の実施例では第１の実施例の半導体記憶装置に、さらにＳ信号判定回路５０とＲＡＭセル５１を設けた構成なので、入力データＤｉ０〜Ｄｉｎがどのようなデータ群であっても、ビット線ＢＬr におけるディスチャージ量を削減することが可能となる。即ち、消費電流を少なくすることができる。
【００１７】
（第３の実施例）
図３は、本発明の第３の実施例を示す半導体記憶装置の回路図である。
一般的に、大容量のＲＡＭでは性能を確保するために、カラム分割という構成が採用される。本実施例はカラム分割されたＲＡＭに対して、低消費電力化を行うものである。図３では大容量のＲＡＭの読出し動作に関与する部分が示されている。この半導体記憶装置は、４ビット×１６ワードの容量のＲＡＭであり、４つのカラム６０，７０，８０，９０を備えている。各カラム６０〜９０は、同様の構成であり、ワード線ＷＬ1 に共通に接続された４個のＲＡＭセルＣ０〜Ｃ３と、ワード線ＷＬ2 に共通に接続された４個のＲＡＭセルＣ４〜Ｃ７と、ワード線ＷＬ3 に共通に接続された４個のＲＡＭセルＣ８〜Ｃ１１と、ワード線ＷＬ4 に共通に接続された４個のＲＡＭセルＣ１２〜Ｃ１５とを、有している。各ＲＡＭセルＣ０，Ｃ４，Ｃ８，Ｃ１２は、各ワード線ＷＬ1 〜ＷＬ4 に直交するビット線ＢＬ1 に接続されている。同様に、各ＲＡＭセルＣ１，Ｃ５，Ｃ９，Ｃ１３はビット線ＢＬ2 に、各ＲＡＭセルＣ２，Ｃ６，Ｃ１０，Ｃ１４はビット線ＢＬ3 に、各ＲＡＭセルＣ３，Ｃ７，Ｃ１１，Ｃ１５はＢＬ4 に接続されている。各ビット線ＢＬ1 〜ＢＬ4 は、プリチャージ手段である４個のＮＭＯＳｔ１〜ｔ４を介してそれぞれ電源に接続されている。
【００１８】
各ワード線ＷＬ1 〜ＷＬ4 は、アドレスをデコードするデコーダ（decoder ）１００に接続されている。各カラム６０〜９０のビット線ＢＬ1 〜ＢＬ4 の出力側には、読出し制御部１１０が接続されている。読出し制御部１１０の出力側が、各カラム６０〜９０に対応した出力手段である４個のセレクタ（Sel)１２０，１３０，１４０，１５０に接続されている。セレクタ１２０，１３０，１４０，１５０には、アドレスＡ，Ａ＋１，・・・の下位２ビットが与えられ、各セレクタ１２０〜１５０はその下位２ビットに基づき、各カラム６０〜９０に対応した読出し制御部１１０の出力を選択して出力する構成となっている。各カラム６０〜９０のＮＭＯＳｔ１〜ｔ４のゲート電極は、プリチャージ信号φと読出し動作制御信号ＲＥＡＤを入力して各ビット線ＢＬ1 〜ＢＬ4 のチャージアップの制御手段であるゲート１６０の出力側に接続されている。この信号ＲＥＡＤは、デコーダ１００と読出し制御部１１０にも接続されている。本実施例の半導体記憶装置の特徴はこの信号ＲＥＡＤを用いることと、読出し制御部１１０とゲート１６０を従来の半導体記憶装置に設けていることである。
【００１９】
読出し制御部１１０の内部は、各カラム６０〜９０に対応した同一の回路で構成されている。その各回路において、各ビット線ＢＬ1 〜ＢＬ4 は、該ビット線ＢＬ1 〜ＢＬ4 上のデータをそれぞれ格納する４個のデータ格納手段１１１ａ，１１１ｂ，１１１ｃ，１１１ｄを備えている。各データ格納手段１１１ａ〜１１１ｄの出力側は、該データ格納手段１１１ａ〜１１１ｄの格納データとビット線ＢＬ1 〜ＢＬ4 上のデータを選択して出力する選択手段のセレクタ１１２ａ，１１２ｂ，１１２ｃ，１１２ｄにそれぞれ接続されている。各データ格納手段１１１ａ〜１１１ｄには、信号ＲＥＡＤがライトイネーブルＷＥとして共通に与えられ、各セレクタ１１２ａ〜１１２ｄにも信号ＲＥＡＤが共通入力される構成である。
【００２０】
図４は図３の動作を示すタイムチャートであり、この図４を参照しつつ、図３の半導体記憶装置の動作を説明する。
この半導体記憶装置には、４ビットのアドレスＡ，Ａ＋１，・・・が与えられる。アドレスＡ，Ａ＋１，・・・の上位２ビットはローアドレスである。半導体記憶装置の読出し動作は、各カラム６０〜９０ごとに同じ動作が行われ、各セレクタ１２０〜１５０は、各カラム６０〜９０内で選択されたＲＡＭセルの保持データを、それぞれ出力データＤｏ１〜Ｄｏ３として出力する。
あるアドレスＡが与えられている状態で、信号φと信号ＲＥＡＤが“１”となると、各ＮＭＯＳｔ１〜ｔ４がオンし、図４のようにビット線ＢＬ1 〜ＢＬ4 がそれぞれプリチャージされる。プリチャージ動作の後に、信号φが“０”になり、デコーダ１００がアドレスＡの上位２ビットで指示された例えばワード線ＷＬ1 を活性化する。これより、各ビット線ＢＬ1 〜ＢＬ4 には、ＲＡＭセルＣ０〜Ｃ３のデータがそれぞれ与えられる。ビット線ＢＬ1 〜ＢＬ4 上のデータは、各セレクタ１１２ａ〜１１２ｄの選択によって、セレクタ１２０〜１５０に与えられる。この時、信号ＲＥＡＤが“１”であるので、データ格納手段１１１ａ〜１１１ｄにＲＡＭセルＣ０〜Ｃ３のデータが、それぞれ格納される。セレクタ１２０〜１５０はアドレスＡの下位２ビットに基づいた選択を行い、例えば、各カラム６０〜９０のＲＡＭセルＣ０のデータをそれぞれ選択する。それら選択された各ＲＡＭセルＣ０のデータが、出力データＤｏ１〜Ｄｏ３として出力される。
【００２１】
続いて、アドレスＡ＋１が与えられたときには、信号φは“０”のままである。また、信号ＲＥＡＤのレベルは“０”とする。この状態のとき、各セレクタ１１２ａ〜１１２ｄは、データ格納手段１１１ａ〜１１１ｄの格納データの方を選択してセレクタ１２０〜１５０に与える。セレクタ１２０〜１５０は、各カラム６０〜９０のＲＡＭセルＣ１のデータをそれぞれ選択する。それら選択された各ＲＡＭセルＣ１のデータが、出力データＤｏ１〜Ｄｏ３として出力される。
アドレスＡ＋１が与えられたときと同様の動作がアドレスＡ＋２，Ａ＋３でも行われ、ＲＡＭセルＣ２，Ｃ３のデータが読出される。即ち、先に読出したデータと同じローアドレスを有するアドレスの場合は、信号ＲＥＡＤを“１”にしなくても、読出しが可能である。
この半導体記憶装置は、主に命令キャッシュＲＡＭに使用される。命令キャッシュＲＡＭでは、分岐が発生する場合以外、アドレスＡ，・・・は＋１にインクリメントされるので、カウンタ回路等を用いればＲＥＡＤ信号の生成も容易である。アドレスＡ，・・・の下位２ビットが“０”であるか分岐アドレスの時にのみ、信号ＲＥＡＤのレベルを“１”とすればよい。
以上のように、この第３の実施例では、読出し制御部１１０とゲート１６０を従来の半導体記憶装置に設けているので、連続アドレスに対応するデータをデータ格納手段１１１ａ〜１１１ｄから読出せるので、従来に比べて、ビット線における消費電力を低減することができる。本実施例の半導体記憶装置を命令キャッシュとして用いると、読出し動作の消費電力を最大１／４に低減できる。
【００２２】
（第４の実施例）
図５は、本発明の第４の実施例を示す半導体記憶装置の回路図であり、図３と共通する要素には共通の符号が付されている。
この半導体記憶装置は４ビット×１６ワードの容量のＲＡＭであり、第３の実施例と同様の４つのカラム６０，７０，８０，９０を備えている。各カラム６０〜９０のビット線ＢＬ1 〜ＢＬ4 の出力側には、読出し制御部１１０が接続され、該読出し制御部１１０の出力側が、各カラム６０〜９０に対応した４個のセレクタ１２０，１３０，１４０，１５０に接続されている。
本実施例では、第３の実施例のデコーダ１００とは異なるデコーダ１００Ａを備え、アドレス制御部１７０を設けている。各カラム６０〜９０のビット線ＢＬ1 〜ＢＬ4 と電源間に接続されたプリチャージ手段のＮＭＯＳｔ１〜ｔ４のゲート電極には、直接プリチャージ信号φが入力される構成である。
【００２３】
アドレス制御部１７０は、各データ格納手段１１１ａ〜１１１ｄに格納したデータに対応するアドレスＡ，Ａ＋１，・・・の上位２ビットをタッグとして格納するアドレス格納手段１７１と、有効信号valid をフラグとして出力するフラグ手段のフラグ回路１７２と、与えられているアドレスＡ，Ａ＋１，・・・の上位２ビットとアドレス格納手段１７１の格納したタッグとを比較する比較手段である比較器１７３と、比較器１７３の出力する一致信号Ｓ１７３を信号valid に基づいて出力するＡＮＤゲート１７４とを、備えている。ＡＮＤゲート１７４から出力される制御信号である信号Ｓの信号線は、読出し制御部１１０中の複数のセレクタ１１２ａ〜１１２ｄに共通に接続されると共に、インバータ１８０を介してワード線制御回路１９０に接続されている。ＡＮＤゲート１７４とインバータ１８０とワード線制御回路１９０とは、制御手段を構成し、ＲＡＭセルの読出し動作を制御する。インバータ１８０から出力される反転制御信号は、アドレス格納手段１７１とデータ格納手段１１１ａ〜１１１ｄのライトイネーブル信号ＷＥとしても用いられる構成である。
ワード線制御回路１９０は、デコーダ１００Ａの４本の出力端子に一方の入力端子が接続された４個の２入力ＡＮＤゲート１９１〜１９４を備えている。各ＡＮＤゲート１９１〜１９４の他方の入力端子には、インバータ１８０の出力端子が共通接続されている。各ＡＮＤゲート１９１〜１９４の出力側が、ワード線ＷＬ1 〜ＷＬ4 にそれぞれ接続されている。
【００２４】
図６は、図５の動作を示すタイムチャートである。
信号φが“１”とされ、ビット線ＢＬ1 〜ＢＬ4 がチャージアップされる。この状態で信号valid が“０”であると、ＡＮＤゲート１７４からは“０”の信号Ｓが出力される。デコーダ１００ＡはアドレスＡの上位２ビットのデコード結果を出力し、ワード線制御回路１９０は、例えば、ワード線ＷＬ1 のレベルを“１”にする。これによって、各ＲＡＭセルＣ０〜Ｃ３のデータが、ビット線ＢＬ1 〜ＢＬ4 に読出される。ビット線ＢＬ1 〜ＢＬ4 上のデータは、第３の実施例と同様にデータ格納手段１１１ａ〜１１１ｄに格納され、また、アドレスＡの上位２ビットがアドレス格納手段１７１に格納される。アドレス格納手段１７１にアドレスが格納されると、フラグ回路１７２の出力する信号valid は“１”になる。このとき各セレクタ１２０〜１５０は、アドレスＡの下位２ビットに基づく選択を行い、ＲＡＭセルＣ０〜Ｃ３のデータのいずれかが、出力データＤｏ１〜Ｄｏ３として出力される。
【００２５】
続いて、例えばアドレスＡ＋１が与えられたときには、信号φは再び“１”となり、ビット線ＢＬ1 〜ＢＬ4 がチャージアップされる。ここで、アドレスＡ＋１の上位２ビットがアドレスＡと同じであった場合、比較器１７３からは“１”の信号Ｓ１７３が出力され、ゲート１７４は“１”の信号Ｓをそのまま出力する。ゲート１７４の出力する信号Ｓは、インバータ１８０を介してワード線制御回路１９０に与えられ、各ワード線ＷＬ1 〜ＷＬ4 のレベルはすべて“０”にされる。即ち、ワード線ＷＬ1 〜ＷＬ4 はすべて活性化しない。これと同時に、“１”の信号Ｓの与えられたセレクタ１１２ａ〜１１１２ｄは、データ格納手段１１１ａ〜１１１ｄのデータを選択してセレクタ１２０〜１５０に与える。各セレクタ１２０〜１５０は、アドレスＡ＋１の下位２ビットに応じて、各カラム６０〜９０のＲＡＭセルＣ１のデータをそれぞれ選択する。それら選択された各ＲＡＭセルＣ１のデータが、出力データＤｏ１〜Ｄｏ３として出力される。アドレスＡ＋１が与えられたときと同様の動作がアドレスＡ＋２，Ａ＋３でも行われ、ＲＡＭセルＣ２，Ｃ３のデータが読出される。即ち、先に読出したデータと同じローアドレスを有するアドレスの場合は、各ワード線ＷＬ1 〜ＷＬ4 を活性化しないので、ビット線におけるディスチャージが発生しない。
アドレス格納手段１７１の格納しているタッグと異なったアドレスが入力された場合は、信号Ｓ１７３のレベルが“０”になり、各ビット線ＢＬ1 〜ＢＬ4 に対するデータの読出しが行われると共に、新たに、データ格納手段１１１ａ〜１１１ｄに対するデータの格納とアドレス格納手段１７１に対するタッグの格納が行われる。
【００２６】
以上のように、この第４の実施例では、一度ビット線ＢＬ1 〜ＢＬ4 を活性化して読出したデータをデータ格納手段１１１ａ〜１１１ｄに格納し、アドレスＡ，Ａ＋１，・・・のタッグとなる上位２ビットが同じであるデータは、ワード線ＷＬ1 〜ＷＬ4 を活性化せずに、データ格納手段１１１ａ〜１１１ｄから読出すので、ビット線ＢＬ1 〜ＢＬ4 における余分なディスチャージが発生せず、消費電力を低減できる。
また、データ格納手段１１１ａ〜１１１ｄからデータを読出すタイミングを自ら出力するアドレス制御部１７０を備えているので、命令キャッシュＲＡＭ以外にも、データキャッシュや独立した一般的なＲＡＭあるいはＲＯＭとしても、適用が可能となっている。
なお、本発明は、上記参考例や実施例に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
【００２７】
（１） 第１及び第２の参考例と、第３及び第４の実施例では、ＲＡＭに適用した例を示しているが、ＲＯＭにも適用が可能である。
（２） 第１及び第２の実施例では、ＲＡＭに適用した例を示しているが、書込みデータを最初から反転、非反転を選択して書込んでおけば、ＲＯＭにも適用が可能である。
（３） 第３の実施例では、与えられたアドレスＡ，Ａ＋１，・・・の上位２ビットが先のアドレスと同じであったら、ビット線ＢＬ1 〜ＢＬ4 のチャージアップを行わない構成としているが、第４の実施例のようにワード線ＷＬ1 〜ＷＬ4 を活性化しない構成として、消費電流の低減化を行ってもよい。
（４） 第４の実施例では、与えられたアドレスＡ，Ａ＋１，・・・の上位２ビットが先のアドレスと同じであったら、ワード線ＷＬ1 〜ＷＬ4 を活性化しない構成としているが、ビット線ＢＬ1 〜ＢＬ4 のチャージアップを行わない構成としても同様の効果が期待できる。
（５） 第２の実施例では、多数決回路で構成されたＳ信号発生回路５０を用いて、ゲート４１，４２による反転，非反転を行っているが、入力データＤｉ０〜Ｄｉｎのサインビット（例えば上位２ビット）を用いて、反転，非反転を行うことも可能である。この場合、反転，非反転が適性である確率は、上記実施例よりも劣るが、通常絶対値の小さいデータの方が多いので、サインビットを用いても十分な効果が期待できる。また、ＲＡＭセル５１を別に設けなくても、サインビットのデータを保持するＲＡＭセルを代用することができる。
【００２８】
【発明の効果】
以上詳細に説明したように、第１、第２及び第３の発明によれば、入力データが第１の論理レベルのデータを多く有するとき、該第１の論理レベルと反対の第２の論理レベルのデータを書込み用ビット線に与えるようにしているので、メモリセルに格納するデータの属性を例えば“１”を多くすることができる。これにより、それら格納データを読出す場合に発生する消費電力を低減できる。
第４及び第５の発明によれば、チャージアップ動作または読出し動作を停止させる制御手段を設けているので、入力されたアドレスによっては、複数のメモリセルから読出しをせずに、データ格納手段の格納データが選択的に出力される。そのため、ビット線における読出し時の消費電力を低減することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例を示す半導体記憶装置の回路図である。
【図２】 本発明の第２の実施例を示す半導体記憶装置の回路図である。
【図３】 本発明の第３の実施例を示す半導体記憶装置の回路図である。
【図４】 図３の動作を示すタイムチャートである。
【図５】 本発明の第４の実施例を示す半導体記憶装置の回路図である。
【図６】 図５の動作を示すタイムチャートである。
【図７】 本発明の第１の参考例を示す半導体記憶装置の回路図である。
【図８】 図７の動作を説明する波形図である。
【図９】 本発明の第２の参考例を示す半導体記憶装置の回路図である。
【図１０】 図９の動作を説明する波形図である。
【符号の説明】
１，２，２０0 〜２０n ，Ｃ０〜Ｃ１６ ＲＡＭセル
７，８，３０0 〜３０n ，ｔ１〜ｔ４ ＰＭＯＳ，ＮＭＯＳ（プリチャージ手段）
１０，１１，１２ 論理手段
４１，４２ 書込み手段、読出し手段
５０ Ｓ信号発生回路（入力データ判定手段）
５１ 記憶手段
１１１ａ〜１１１ｄ データ格納手段
１１２ａ〜１１２ｄ セレクタ（選択手段）
１２０〜１５０ セレクタ（出力手段）
１６０ 制御手段
１７１ アドレス格納手段
１７２ フラグ手段
１７３ 比較器（比較手段）
ＢＬ，ＢＬ1 〜ＢＬ4 ビット線
ＷＬ，ＷＬ1 〜ＷＬ4 ワード線
【産業上の利用分野】
本発明は、レジスタファイル、キャッシュＲＡＭ、命令メモリ、データメモリ等の半導体記憶装置に関するものである。
【０００２】
【従来の技術】
一般的に、半導体記憶装置には非同期型のものと同期型のものとがある。 非同期型の半導体記憶装置では、アドレスを与えるとそのアドレスに対応したデータを常に出力する構成となっている。近年、高速化の要求が高まり、同期型が広く用いられるようになっている。非同期型の半導体記憶装置では、ＲＡＭセル内部のトランジスタを介してビット線のチャージアップを行っていたが、同期型の半導体記憶装置では、チャージアップ用のトランジスタにその動作を肩代わりさせて、読出し動作の前にビット線を高速にプリチャージしている。このプリチャージ動作の制御を行うプリチャージ信号φには、クロック等が用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の半導体記憶装置では、次のような課題があった。
即ち、同期型の半導体記憶装置では、例えばプリチャージ信号φのサイクル毎にチャージアップを行うため、メモリセルに格納しているデータによっては、高周波になるに従い消費電力が膨大なものになってしまう。例えば、ＲＡＭセルが“０”を格納している状態では、毎クロックサイクルごとにビット線がチャージアップされ、“０”が読出されてディスチャージが行われる。よって、高周波になるに従い消費電力が増加する。
【０００４】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明は、読出し動作時に活性化される第１のワード線と、書込み動作時に活性化される第２のワード線と、読出し用ビット線と、書込み用ビット線と、前記読出し用ビット線のみをプリチャージするプリチャージ手段と、前記第１及び第２のワード線と前記読出し用ビット線及び前記書込み用ビット線と接続し、データを格納するメモリセルと、入力データが第１の論理レベルのデータを多く有するとき、前記書込み用ビット線に対し該第１の論理レベルと反対の第２の論理レベルのデータを与える論理回路とを備えた半導体記憶装置であって、前記メモリセルを次のように構成している。
前記メモリセルは、前記データを格納するラッチ回路と、前記書込み用ビット線と前記ラッチ回路との間に設けられ、前記第２のワード線の電圧レベルに応じて導通状態となる第１のスイッチ手段と、前記読出し用ビット線と接続し、前記第１のワード線の電圧レベルに応じて導通状態となる第２のスイッチ手段と、前記第２のスイッチ手段と接地端子との間に設けられ、前記ラッチ回路から出力されたデータの電圧レベルに応じて導通状態となる第３のスイッチ手段とにより構成されている。
第２の発明の半導体記憶装置は、第１の発明と同様の第１、第２のワード線、第２のワード線、読出し用ビット線、書込み用ビット線、プリチャージ手段、及びメモリセルと、 入力データが第１の論理レベルのデータを多く有するとき、該第１の論理レベルのデータを制御信号に基づき反転して生成した第２の論理レベルのデータを、前記書込み用ビット線に与える第１の論理回路と、前記入力データが前記第１の論理レベルのデータを多く有するとき、前記読出し用ビット線に読出された出力データを前記制御信号に基づき反転して出力する第２の論理回路とを備えている。
第３の発明の半導体記憶装置は、第１の発明と同様の第１、第２のワード線、読出し用ビット線、書込み用ビット線、プリチャージ手段、及びメモリセルと、書込み動作時において入力データが第１の論理レベルのデータを多く有することを判定して制御信号を出力するデータ判定手段と、前記書込み動作時に前記データ判定手段から出力された前記制御信号を記憶し、この記憶した制御信号を読出し動作時に出力する記憶手段と、前記入力データが前記第１の論理レベルのデータを多く有するとき、前記データ判定手段から出力された前記制御信号に基づいて、該第１の論理レベルのデータを反転して生成した第２の論理レベルのデータを、前記書込み用ビット線に与える第１の論理回路と、前記入力データが前記第１の論理レベルのデータを多く有するとき、前記記憶手段から出力された前記制御信号に基づいて、前記読出し用ビット線に読出された出力データを反転して出力する第２の論理回路とを備えている。
【０００５】
第４の発明は、複数のワード線及びビット線の交点に接続された複数のメモリセルと、制御信号により動作し、複数ビットからなるアドレスの上位ビットをデコードして前記ワード線を選択的に活性化するデコーダと、活性化した前記ワード線で選択された前記複数のメモリセルからデータを読出す際に前記ビット線をプリチャージ信号に基づき予めチャージアップするプリチャージ手段とを備えた同期型の半導体記憶装置において、次のような手段を設けている。
即ち、この第４の発明では、選択された前記ワード線に接続された前記複数のメモリから前記複数のビット線を介して読出された１ロー分のデータを、前記制御信号に基づいて格納するデータ格納手段と、前記制御信号に基づき、前記複数のビット線上の１ロー分のデータと前記データ格納手段に格納されている１ロー分のデータとを選択する選択手段と、前記アドレスの下位ビットに基づき、前記選択手段の出力する１ロー分のデータを選択して出力する出力手段と、前記制御信号に基づき、前記ビット線のチャージアップまたは前記ワード線の活性化を制御する制御手段とを設けている。
第５の発明は、複数のワード線及びビット線の交点に接続された複数のメモリセルと、複数ビットからなるアドレスの上位ビットをデコードして前記ワード線を選択的に活性化するデコーダと、活性化した前記ワード線で選択された前記複数のメモリセルからデータを読出す際に前記ビット線をプリチャージ信号に基づき予めチャージアップするプリチャージ手段とを備えた同期型の半導体記憶装置において、次のような手段を設けている。
即ち、この第５の発明では、選択された前記ワード線に接続された前記複数のメモリから前記複数のビット線を介して読出された１ロー分のデータを、制御信号を反転した反転制御信号に基づいて格納するデータ格納手段と、前記制御信号に基づき、前記複数のビット線上の１ロー分のデータと前記データ格納手段に格納されている１ロー分のデータとを選択する選択手段と、前記アドレスの下位ビットに基づき、前記選択手段の出力する１ロー分のデータを選択して出力する出力手段と、前記反転制御信号に基づき、前記データ格納手段に格納されたデータに対応する前記アドレスの上位ビットを格納するアドレス格納手段と、前記アドレス格納手段に書込みがなされたときに有効を示すフラグを出力するフラグ手段と、前記アドレス格納手段に格納された前記アドレスの上位ビットと新たに与えられているアドレスの上位ビットとを比較する比較手段と、前記比較手段の比較結果と前記フラグとに基づいて前記制御信号を生成すると共に、該制御信号を反転して前記反転制御信号を生成し、該反転制御信号に基づき、前記ワード線の活性化または前記ビット線のチャージアップを制御する制御手段とを設けている。
【０００６】
【作用】
第１の発明によれば、入力データが第１の論理レベルのデータ（例えば、“０”）を多く有するとき、この入力データが論理回路で反転されてメモリセルに書込まれる。よって、書込まれたデータをメモリセルからビット線に読出すときには、“１”が多くなる。
第２及び第３の発明によれば、入力データが第１の論理レベルのデータ（例えば、“０”）を多く有するとき、この入力データが第１の論理回路で反転されてメモリセルに書込まれる。よって、書込まれたデータをメモリセルからビット線に読出すときには、“１”が多くなる。ビット線上に読出されたデータは、第２の論理回路で反転されて出力される。
第４及び第５の発明によれば、選択されたワード線に接続されたメモリセルから複数のビット線を介して１ロー分のデータが読出される。データ格納手段によって、その１ロー分のデータが格納される。選択手段によって、それら１ロー分のデータのうちいずれか一方が選択され、選択された１ロー分のデータの中から、アドレスに対応するデータが出力手段で選択されて出力される。ここで、与えられたアドレスによっては、ビット線のチャージアップ動作またはメモリセルの読出し動作が制御手段によって停止され、選択手段はデータ格納手段の格納しているデータを選択する。そのデータの中から、出力手段で選択されたデータが出力される。従って、前記課題を解決できるのである。
【０００７】
【実施例】
（第１の参考例）
図７は、本発明の第１の参考例を示す半導体記憶装置の回路図である。
図７には半導体記憶装置中のメモリセルのＲＡＭセル１，２と、それらＲＡＭセル１，２をビット線ＢＬにそれぞれ接続するＮＭＯＳ３，４とが、示されている。ＮＭＯＳ３のゲート電極はワード線ＷＬ1 に接続され、ＮＭＯＳ４のゲート電極はワード線ＷＬ2 に接続されている。各ワード線ＷＬ1 ，ＷＬ2 の入力側には、ゲート５，６がそれぞれ接続されている。各ゲート５，６は、プリチャージ信号φが“０”の時に、各ワード線選択信号のアドレスのレベルをワード線ＷＬ1 ，ＷＬ2 にそれぞれ伝えるものである。また、ビット線ＢＬと電源の間には、該ビット線ＢＬをチャージアップするプリチャージ手段であるＰＭＯＳ７が備えられている。なお、ＲＡＭセル１，２の内部では、１対のＣＭＯＳインバータの出力が襷がけ接続されており、書込まれたデータを保持する構成となっている。
以上は従来の半導体記憶装置と同様の構成であるが、本参考例の半導体記憶装置には、さらに、チャージアップ動作を制御する論理手段である２入力ＮＡＮＤゲート１０が、設けられている。ＮＡＮＤゲート１０には、プリチャージ信号φとイネーブル信号ＲＡＭＥが入力される構成であり、ビット線ＢＬのチャージアップの条件に、プリチャージ信号φが“１”であるという条件の他に、信号ＲＡＭＥのレベルが“１”であるという条件が加わったことになる。
【０００８】
図８は、図７の動作を説明する波形図であり、この図８を参照しつつ、図７の動作を説明する。
ワード線ＷＬ1 に接続されたＲＡＭセル１には“０”、ワード線ＷＬ2 に接続されたＲＡＭセル２には“１”のデータが保持されているものとする。信号ＲＡＭＥは、読出し動作を指示するとき“１”となって与えられる。図２に示されたサイクルCy１及びサイクルCy３の期間、信号ＲＡＭＥは“１”であり、読出し動作中である。サイクルCy２では、信号ＲＡＭＥが“０”であるので、外部に読出しは行われない。
ワード線ＷＬ1 を選択するアドレスを活性化してＲＡＭセル１のデータを読出す場合、図２のサイクルCy１及びサイクルCy３の期間では、プリチャージ信号φが“１”のとき、ビット線ＢＬのチャージアップが行われる。ただし、サイクルCy１の前のビット線ＢＬのレベルが、“１”である場合は、その“１”のレベルが維持される。その後、プリチャージ信号φが“０”に変化するとＮＭＯＳ３がオンし、ＲＡＭセル１とビット線ＢＬが接続される。ＲＡＭセル１に保持しているデータが“０”なので、ビット線ＢＬはディスチャージされる。サイクルCy２においては信号ＲＡＭＥが“０”であり、ＰＭＯＳ７がオフ状態となって、ビット線ＢＬは、信号φが“１”となってもチャージアップされない。
ワード線ＷＬ2 が活性化されてＲＡＭセル２のデータが読出される場合、ＲＡＭセル２の保持しているデータが“１”であるので、ビット線ＢＬは一度もディスチャージされない。つまり、ディスチャージによる電流消費がない。
以上のように、本参考例では、従来の同期型半導体記憶装置にＮＡＮＤゲート１０を設けているので、ビット線ＢＬのチャージアップ条件に信号ＲＡＭＥの論理条件を加える構成となっている。そのため、データの読出しが不要なときに、信号ＲＡＭＥを“０”とすることで、ビット線ＢＬのチャージアップを行わなくてよくなる。即ち、少ないハードウエアの追加で、無駄なプリチャージ電流を削減することができる。
【０００９】
（第２の参考例）
図９は、本発明の第２の参考例を示す半導体記憶装置の回路図であり、図７と共通する要素には、共通の符号が付されている。
この半導体記憶装置は、第１の参考例と同様に、ＲＡＭセル１，２と、それらＲＡＭセル１，２をビット線ＢＬにそれぞれ接続するＮＭＯＳ３，４とを、備えている。ＮＭＯＳ３のゲート電極はワード線ＷＬ1 に接続され、ＮＭＯＳ４のゲート電極がワード線ＷＬ2 に接続されている。ビット線ＢＬと電源の間には、該ビット線ＢＬをチャージアップするプリチャージ手段のＮＭＯＳ８が接続されている。
本参考例は第１の参考例とは異なり、ＮＭＯＳ８のゲート電極には、プリチャージ信号φが直接入力される構成である。また、各ワード線ＷＬ1 ，ＷＬ2 には、該ワード線ＷＬ1 ，ＷＬ2 を必要なときだけ活性化する論理手段である３入力ゲート１１，１２の出力側が、それぞれ接続されている。各ゲート１１，１２の一つの入力端子には、ワード線選択信号であるアドレスがそれぞれ入力されている。各ゲート１１，１２の他の入力端子には、プリチャージ信号φと信号ＲＡＭＥが共通にそれぞれ入力されている。即ち、各ゲート１１，１２は、プリチャージ信号φが“０”で、信号ＲＡＭＥが“１”で、かつアドレスが“１”のとき、ワード線ＷＬ1 ，ＷＬ2 のレベルを“１”にするように機能する構成である。
【００１０】
図１０は、図９の動作を説明する波形図であり、この図１０を参照しつつ、図９の半導体記憶装置の動作を説明する。
ワード線ＷＬ1 に接続されたＲＡＭセル１には“０”、ワード線ＷＬ2 に接続されたＲＡＭセル２には“１”のデータが保持されているものとする。本参考例の半導体記憶装置は第１の参考例と異なり、プリチャージ信号φが“１”のとき、必ずＮＭＯＳ８がオンしてビット線ＢＬがチャージアップされる。ワード線ＷＬ1 に接続されたＲＡＭセル１の保持したデータの“０”を読出す場合、ワード線ＷＬ1 に対応するアドレスが活性化されると共に、図１０のサイクルCy１１でプリチャージ信号φが“１”のとき、ビット線ＢＬのチャージアップが行われる。そして、プリチャージ信号φが“０”で信号ＲＡＭＥが“１”となると、ワード線ＷＬ1 が活性化されて“１”となる。その結果、ＮＭＯＳ３がオンする。ＮＭＯＳ３がオンすると、保持データの“０”のため、ビット線ＢＬがディスチャージされる。サイクルCy１２の期間で、ビット線ＢＬが一度プリチャージされるが、ワード線ＷＬ1 が活性化されないので、該ビット線ＢＬがディスチャージされない。続くサイクルCy１３では、プリチャージ信号φが“１”となっても、すでに、ビット線ＢＬのレベルは“１”となっているので、新たなチャージアップが行われずに、データの“０”が読出される。
【００１１】
ワード線ＷＬ2 に対応するアドレスが活性化されてＲＡＭセル２のデータが読出される場合、ＲＡＭセル２の保持しているデータが“１”であるので、ビット線ＢＬは一度もディスチャージされない。つまり、ディスチャージによる電流消費がない。
以上のように、この第２の参考例ではゲート１１，１２を設け、必要でないときに、ワード線ＷＬ1 及びワード線ＷＬ2 を活性化させないようにしている。そのため、ビット線ＢＬにおける不要なディスチャージがなくなり、電流の消費が少なくなる。また、プリチャージ信号φが立ち下がるまでに、信号ＲＡＭＥが“１”となれば読出しが可能であり、信号ＲＡＭＥを生成する回路の精度を緩くすることができる。
【００１２】
（第１の実施例）
図１は、本発明の第１の実施例を示す半導体記憶装置の回路図である。
この半導体記憶装置は、レジスタファイル等に用いられる多ビット長のＲＡＭであり、同一構成の複数のＲＡＭセル２０1 〜２０n を備えている。ＲＡＭセル２０1 〜２０n は、ビット線対ＢＬw ，ＢＬr と、ワード線対ＷＬw ，ＷＬr 間に接続されている。各ＲＡＭセル２０1 〜２０n は、７トランジスタで構成され、リードポートＲとライトポートＷをそれぞれ有したものとなっている。各ＲＡＭセル２０1 〜２０n において、書込み用のビット線ＢＬw には第１のスイッチ手段であるＮＭＯＳ２１が接続されている。ＮＭＯＳ２１の出力側には、２個のインバータ２２，２３が襷がけ接続されたラッチ回路であるフリップフロップが接続され、そのフリップフロップの出力側が、第３のスイッチ手段であるＮＭＯＳ２４のゲート電極に接続されている。ＮＭＯＳ２４の出力側が第２のスイッチ手段であるＮＭＯＳ２５を介して読出し用のビット線ＢＬr に接続されている。ＮＭＯＳ２１のゲート電極は第２のワード線ＷＬw に接続され、ＮＭＯＳ２５のゲート電極が第１のワード線ＷＬr に接続されている。各ビット線ＢＬr と電源との間には、該ビット線ＢＬr をチャージアップするプリチャージ手段のＰＭＯＳ３０1 〜３０n が接続されている。
【００１３】
このような構成の半導体記憶装置では、各ＲＡＭセル２０1 〜２０n の保持するデータがすべて“０”の場合、そのデータを読出すと消費電力が大きくなる。そこで、本実施例の半導体記憶装置では、書込み用の各ビット線ＢＬw に与えられた入力データＤｉ０〜Ｄｉｎを制御信号である選択信号Ｓによってそれぞれ反転する第１の論理回路であるゲート４１と、読出し用の各ビット線ＢＬr に読出された出力データＤｏ０〜Ｄｏｎを選択信号Ｓによってそれぞれ反転する第２の論理回路であるゲート４２とを、設けている。
【００１４】
次に、図１の半導体記憶装置の動作を説明する。
実行するアプリレケーションによって、統計的にデータに“０”が多いか、“１”が多いかを予め調べておく。この調査結果から、書込むデータに“０”が多い場合、信号Ｓのレベルを“１”にする。データの書込み時に、書込みデータとなる入力データＤｉ０〜Ｄｉｎのレベルを信号Ｓによって反転してＲＡＭセル２０1 〜２０n に書込む。これにより、ＲＡＭセル２０1 〜２０n に書込まれたデータは“１”が多くなる。データ読出しの時、同様に信号Ｓによって読出したデータを反転し、各ゲート４２から出力データＤｏ０〜Ｄｏｎを反転して出力する。これによって、本来読出されるべきデータが出力される。
以上のように、この第１の実施例では、ゲート４１，４２を設けているので、ＲＡＭセル２０1 〜２０n に入力データＤｉ０〜Ｄｉｎを反転して書込むことができる。よって、各ＲＡＭセル２０1 〜２０n の保持データは、“１”が多くなり、それらを読出すときのデイスチャージ量を削減できる。即ち、消費電流を少なくすることができる。
【００１５】
（第２の実施例）
図２は、本発明の第２の実施例を示す半導体記憶装置の回路図であり、図１と共通する要素には、共通の符号が付されている。
この半導体記憶装置は、第１の実施例における半導体記憶装置に、入力データＤｉ０〜Ｄｉｎを判定し、判定結果に対応するレベルの制御信号である選択信号Ｓを生成するデータ判定手段であるＳ信号発生回路５０と、該Ｓ信号発生回路５０の出力を格納する記憶手段であるＲＡＭセル５１を設けている。Ｓ信号発生回路５０には、入力データＤｉ０〜Ｄｉｎが入力される接続である。Ｓ信号発生回路５０は図示しない例えば多数決回路等を備え、入力データＤｉ０〜Ｄｉｎに“１”が多ければ信号Ｓに非反転を示す“１”を発生し、“０”が多ければ反転を示す“０”を発生する機能を有している。Ｓ信号発生回路５０の出力側が、ＲＡＭセル５１のライトポートＷに接続されている。ＲＡＭセル５１の内部構成は他のＲＡＭセル２０1 〜２０n と同様の構成であり、該ＲＡＭセル５１もワード線対ＷＬw ，ＷＬr に接続されている。ＲＡＭセル５１のリードポートＲは、ＰＭＯＳ５２を介して電源に接続され、また、出力データＤｏ０〜Ｄｏｎを出力するゲート４２の入力側にも共通接続されている。
【００１６】
次に、図２の半導体記憶装置の動作を説明する。
データの書込み時に、Ｓ信号発生回路５０は入力データＤｉ０〜Ｄｉｎに“１”が多いか“０”が多いかを判定する。判定結果で“１”が多い場合に、信号Ｓのレベルを“１”にし、“０”が多ければ“０”にする。この信号Ｓのレベルは、ＲＡＭセル５１にデータとして保持されると共に、各ゲート４１に与えられる。信号Ｓに基づき、各ゲート４１は入力データＤｉ０〜Ｄｉｎを反転或いは非反転したレベルをビット線ＢＬｗにそれぞれ与え、各ＲＡＭセル２０1 〜２０n にデータがそれぞれ書込まれる。各ＲＡＭセル２０1 〜２０n からデータを読出す場合、ＲＡＭセル５１に格納されたデータが読出され、そのデータが信号Ｓとして各ゲート４２に与えられる。各ＲＡＭセル２０1 〜２０n からビット線ＢＬr を介して読出されたデータに対して、各ゲート４２は反転するかまたはそのまま非反転で出力データＤｏ０〜Ｄｏｎを出力する。
以上のように、この第２の実施例では第１の実施例の半導体記憶装置に、さらにＳ信号判定回路５０とＲＡＭセル５１を設けた構成なので、入力データＤｉ０〜Ｄｉｎがどのようなデータ群であっても、ビット線ＢＬr におけるディスチャージ量を削減することが可能となる。即ち、消費電流を少なくすることができる。
【００１７】
（第３の実施例）
図３は、本発明の第３の実施例を示す半導体記憶装置の回路図である。
一般的に、大容量のＲＡＭでは性能を確保するために、カラム分割という構成が採用される。本実施例はカラム分割されたＲＡＭに対して、低消費電力化を行うものである。図３では大容量のＲＡＭの読出し動作に関与する部分が示されている。この半導体記憶装置は、４ビット×１６ワードの容量のＲＡＭであり、４つのカラム６０，７０，８０，９０を備えている。各カラム６０〜９０は、同様の構成であり、ワード線ＷＬ1 に共通に接続された４個のＲＡＭセルＣ０〜Ｃ３と、ワード線ＷＬ2 に共通に接続された４個のＲＡＭセルＣ４〜Ｃ７と、ワード線ＷＬ3 に共通に接続された４個のＲＡＭセルＣ８〜Ｃ１１と、ワード線ＷＬ4 に共通に接続された４個のＲＡＭセルＣ１２〜Ｃ１５とを、有している。各ＲＡＭセルＣ０，Ｃ４，Ｃ８，Ｃ１２は、各ワード線ＷＬ1 〜ＷＬ4 に直交するビット線ＢＬ1 に接続されている。同様に、各ＲＡＭセルＣ１，Ｃ５，Ｃ９，Ｃ１３はビット線ＢＬ2 に、各ＲＡＭセルＣ２，Ｃ６，Ｃ１０，Ｃ１４はビット線ＢＬ3 に、各ＲＡＭセルＣ３，Ｃ７，Ｃ１１，Ｃ１５はＢＬ4 に接続されている。各ビット線ＢＬ1 〜ＢＬ4 は、プリチャージ手段である４個のＮＭＯＳｔ１〜ｔ４を介してそれぞれ電源に接続されている。
【００１８】
各ワード線ＷＬ1 〜ＷＬ4 は、アドレスをデコードするデコーダ（decoder ）１００に接続されている。各カラム６０〜９０のビット線ＢＬ1 〜ＢＬ4 の出力側には、読出し制御部１１０が接続されている。読出し制御部１１０の出力側が、各カラム６０〜９０に対応した出力手段である４個のセレクタ（Sel)１２０，１３０，１４０，１５０に接続されている。セレクタ１２０，１３０，１４０，１５０には、アドレスＡ，Ａ＋１，・・・の下位２ビットが与えられ、各セレクタ１２０〜１５０はその下位２ビットに基づき、各カラム６０〜９０に対応した読出し制御部１１０の出力を選択して出力する構成となっている。各カラム６０〜９０のＮＭＯＳｔ１〜ｔ４のゲート電極は、プリチャージ信号φと読出し動作制御信号ＲＥＡＤを入力して各ビット線ＢＬ1 〜ＢＬ4 のチャージアップの制御手段であるゲート１６０の出力側に接続されている。この信号ＲＥＡＤは、デコーダ１００と読出し制御部１１０にも接続されている。本実施例の半導体記憶装置の特徴はこの信号ＲＥＡＤを用いることと、読出し制御部１１０とゲート１６０を従来の半導体記憶装置に設けていることである。
【００１９】
読出し制御部１１０の内部は、各カラム６０〜９０に対応した同一の回路で構成されている。その各回路において、各ビット線ＢＬ1 〜ＢＬ4 は、該ビット線ＢＬ1 〜ＢＬ4 上のデータをそれぞれ格納する４個のデータ格納手段１１１ａ，１１１ｂ，１１１ｃ，１１１ｄを備えている。各データ格納手段１１１ａ〜１１１ｄの出力側は、該データ格納手段１１１ａ〜１１１ｄの格納データとビット線ＢＬ1 〜ＢＬ4 上のデータを選択して出力する選択手段のセレクタ１１２ａ，１１２ｂ，１１２ｃ，１１２ｄにそれぞれ接続されている。各データ格納手段１１１ａ〜１１１ｄには、信号ＲＥＡＤがライトイネーブルＷＥとして共通に与えられ、各セレクタ１１２ａ〜１１２ｄにも信号ＲＥＡＤが共通入力される構成である。
【００２０】
図４は図３の動作を示すタイムチャートであり、この図４を参照しつつ、図３の半導体記憶装置の動作を説明する。
この半導体記憶装置には、４ビットのアドレスＡ，Ａ＋１，・・・が与えられる。アドレスＡ，Ａ＋１，・・・の上位２ビットはローアドレスである。半導体記憶装置の読出し動作は、各カラム６０〜９０ごとに同じ動作が行われ、各セレクタ１２０〜１５０は、各カラム６０〜９０内で選択されたＲＡＭセルの保持データを、それぞれ出力データＤｏ１〜Ｄｏ３として出力する。
あるアドレスＡが与えられている状態で、信号φと信号ＲＥＡＤが“１”となると、各ＮＭＯＳｔ１〜ｔ４がオンし、図４のようにビット線ＢＬ1 〜ＢＬ4 がそれぞれプリチャージされる。プリチャージ動作の後に、信号φが“０”になり、デコーダ１００がアドレスＡの上位２ビットで指示された例えばワード線ＷＬ1 を活性化する。これより、各ビット線ＢＬ1 〜ＢＬ4 には、ＲＡＭセルＣ０〜Ｃ３のデータがそれぞれ与えられる。ビット線ＢＬ1 〜ＢＬ4 上のデータは、各セレクタ１１２ａ〜１１２ｄの選択によって、セレクタ１２０〜１５０に与えられる。この時、信号ＲＥＡＤが“１”であるので、データ格納手段１１１ａ〜１１１ｄにＲＡＭセルＣ０〜Ｃ３のデータが、それぞれ格納される。セレクタ１２０〜１５０はアドレスＡの下位２ビットに基づいた選択を行い、例えば、各カラム６０〜９０のＲＡＭセルＣ０のデータをそれぞれ選択する。それら選択された各ＲＡＭセルＣ０のデータが、出力データＤｏ１〜Ｄｏ３として出力される。
【００２１】
続いて、アドレスＡ＋１が与えられたときには、信号φは“０”のままである。また、信号ＲＥＡＤのレベルは“０”とする。この状態のとき、各セレクタ１１２ａ〜１１２ｄは、データ格納手段１１１ａ〜１１１ｄの格納データの方を選択してセレクタ１２０〜１５０に与える。セレクタ１２０〜１５０は、各カラム６０〜９０のＲＡＭセルＣ１のデータをそれぞれ選択する。それら選択された各ＲＡＭセルＣ１のデータが、出力データＤｏ１〜Ｄｏ３として出力される。
アドレスＡ＋１が与えられたときと同様の動作がアドレスＡ＋２，Ａ＋３でも行われ、ＲＡＭセルＣ２，Ｃ３のデータが読出される。即ち、先に読出したデータと同じローアドレスを有するアドレスの場合は、信号ＲＥＡＤを“１”にしなくても、読出しが可能である。
この半導体記憶装置は、主に命令キャッシュＲＡＭに使用される。命令キャッシュＲＡＭでは、分岐が発生する場合以外、アドレスＡ，・・・は＋１にインクリメントされるので、カウンタ回路等を用いればＲＥＡＤ信号の生成も容易である。アドレスＡ，・・・の下位２ビットが“０”であるか分岐アドレスの時にのみ、信号ＲＥＡＤのレベルを“１”とすればよい。
以上のように、この第３の実施例では、読出し制御部１１０とゲート１６０を従来の半導体記憶装置に設けているので、連続アドレスに対応するデータをデータ格納手段１１１ａ〜１１１ｄから読出せるので、従来に比べて、ビット線における消費電力を低減することができる。本実施例の半導体記憶装置を命令キャッシュとして用いると、読出し動作の消費電力を最大１／４に低減できる。
【００２２】
（第４の実施例）
図５は、本発明の第４の実施例を示す半導体記憶装置の回路図であり、図３と共通する要素には共通の符号が付されている。
この半導体記憶装置は４ビット×１６ワードの容量のＲＡＭであり、第３の実施例と同様の４つのカラム６０，７０，８０，９０を備えている。各カラム６０〜９０のビット線ＢＬ1 〜ＢＬ4 の出力側には、読出し制御部１１０が接続され、該読出し制御部１１０の出力側が、各カラム６０〜９０に対応した４個のセレクタ１２０，１３０，１４０，１５０に接続されている。
本実施例では、第３の実施例のデコーダ１００とは異なるデコーダ１００Ａを備え、アドレス制御部１７０を設けている。各カラム６０〜９０のビット線ＢＬ1 〜ＢＬ4 と電源間に接続されたプリチャージ手段のＮＭＯＳｔ１〜ｔ４のゲート電極には、直接プリチャージ信号φが入力される構成である。
【００２３】
アドレス制御部１７０は、各データ格納手段１１１ａ〜１１１ｄに格納したデータに対応するアドレスＡ，Ａ＋１，・・・の上位２ビットをタッグとして格納するアドレス格納手段１７１と、有効信号valid をフラグとして出力するフラグ手段のフラグ回路１７２と、与えられているアドレスＡ，Ａ＋１，・・・の上位２ビットとアドレス格納手段１７１の格納したタッグとを比較する比較手段である比較器１７３と、比較器１７３の出力する一致信号Ｓ１７３を信号valid に基づいて出力するＡＮＤゲート１７４とを、備えている。ＡＮＤゲート１７４から出力される制御信号である信号Ｓの信号線は、読出し制御部１１０中の複数のセレクタ１１２ａ〜１１２ｄに共通に接続されると共に、インバータ１８０を介してワード線制御回路１９０に接続されている。ＡＮＤゲート１７４とインバータ１８０とワード線制御回路１９０とは、制御手段を構成し、ＲＡＭセルの読出し動作を制御する。インバータ１８０から出力される反転制御信号は、アドレス格納手段１７１とデータ格納手段１１１ａ〜１１１ｄのライトイネーブル信号ＷＥとしても用いられる構成である。
ワード線制御回路１９０は、デコーダ１００Ａの４本の出力端子に一方の入力端子が接続された４個の２入力ＡＮＤゲート１９１〜１９４を備えている。各ＡＮＤゲート１９１〜１９４の他方の入力端子には、インバータ１８０の出力端子が共通接続されている。各ＡＮＤゲート１９１〜１９４の出力側が、ワード線ＷＬ1 〜ＷＬ4 にそれぞれ接続されている。
【００２４】
図６は、図５の動作を示すタイムチャートである。
信号φが“１”とされ、ビット線ＢＬ1 〜ＢＬ4 がチャージアップされる。この状態で信号valid が“０”であると、ＡＮＤゲート１７４からは“０”の信号Ｓが出力される。デコーダ１００ＡはアドレスＡの上位２ビットのデコード結果を出力し、ワード線制御回路１９０は、例えば、ワード線ＷＬ1 のレベルを“１”にする。これによって、各ＲＡＭセルＣ０〜Ｃ３のデータが、ビット線ＢＬ1 〜ＢＬ4 に読出される。ビット線ＢＬ1 〜ＢＬ4 上のデータは、第３の実施例と同様にデータ格納手段１１１ａ〜１１１ｄに格納され、また、アドレスＡの上位２ビットがアドレス格納手段１７１に格納される。アドレス格納手段１７１にアドレスが格納されると、フラグ回路１７２の出力する信号valid は“１”になる。このとき各セレクタ１２０〜１５０は、アドレスＡの下位２ビットに基づく選択を行い、ＲＡＭセルＣ０〜Ｃ３のデータのいずれかが、出力データＤｏ１〜Ｄｏ３として出力される。
【００２５】
続いて、例えばアドレスＡ＋１が与えられたときには、信号φは再び“１”となり、ビット線ＢＬ1 〜ＢＬ4 がチャージアップされる。ここで、アドレスＡ＋１の上位２ビットがアドレスＡと同じであった場合、比較器１７３からは“１”の信号Ｓ１７３が出力され、ゲート１７４は“１”の信号Ｓをそのまま出力する。ゲート１７４の出力する信号Ｓは、インバータ１８０を介してワード線制御回路１９０に与えられ、各ワード線ＷＬ1 〜ＷＬ4 のレベルはすべて“０”にされる。即ち、ワード線ＷＬ1 〜ＷＬ4 はすべて活性化しない。これと同時に、“１”の信号Ｓの与えられたセレクタ１１２ａ〜１１１２ｄは、データ格納手段１１１ａ〜１１１ｄのデータを選択してセレクタ１２０〜１５０に与える。各セレクタ１２０〜１５０は、アドレスＡ＋１の下位２ビットに応じて、各カラム６０〜９０のＲＡＭセルＣ１のデータをそれぞれ選択する。それら選択された各ＲＡＭセルＣ１のデータが、出力データＤｏ１〜Ｄｏ３として出力される。アドレスＡ＋１が与えられたときと同様の動作がアドレスＡ＋２，Ａ＋３でも行われ、ＲＡＭセルＣ２，Ｃ３のデータが読出される。即ち、先に読出したデータと同じローアドレスを有するアドレスの場合は、各ワード線ＷＬ1 〜ＷＬ4 を活性化しないので、ビット線におけるディスチャージが発生しない。
アドレス格納手段１７１の格納しているタッグと異なったアドレスが入力された場合は、信号Ｓ１７３のレベルが“０”になり、各ビット線ＢＬ1 〜ＢＬ4 に対するデータの読出しが行われると共に、新たに、データ格納手段１１１ａ〜１１１ｄに対するデータの格納とアドレス格納手段１７１に対するタッグの格納が行われる。
【００２６】
以上のように、この第４の実施例では、一度ビット線ＢＬ1 〜ＢＬ4 を活性化して読出したデータをデータ格納手段１１１ａ〜１１１ｄに格納し、アドレスＡ，Ａ＋１，・・・のタッグとなる上位２ビットが同じであるデータは、ワード線ＷＬ1 〜ＷＬ4 を活性化せずに、データ格納手段１１１ａ〜１１１ｄから読出すので、ビット線ＢＬ1 〜ＢＬ4 における余分なディスチャージが発生せず、消費電力を低減できる。
また、データ格納手段１１１ａ〜１１１ｄからデータを読出すタイミングを自ら出力するアドレス制御部１７０を備えているので、命令キャッシュＲＡＭ以外にも、データキャッシュや独立した一般的なＲＡＭあるいはＲＯＭとしても、適用が可能となっている。
なお、本発明は、上記参考例や実施例に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
【００２７】
（１） 第１及び第２の参考例と、第３及び第４の実施例では、ＲＡＭに適用した例を示しているが、ＲＯＭにも適用が可能である。
（２） 第１及び第２の実施例では、ＲＡＭに適用した例を示しているが、書込みデータを最初から反転、非反転を選択して書込んでおけば、ＲＯＭにも適用が可能である。
（３） 第３の実施例では、与えられたアドレスＡ，Ａ＋１，・・・の上位２ビットが先のアドレスと同じであったら、ビット線ＢＬ1 〜ＢＬ4 のチャージアップを行わない構成としているが、第４の実施例のようにワード線ＷＬ1 〜ＷＬ4 を活性化しない構成として、消費電流の低減化を行ってもよい。
（４） 第４の実施例では、与えられたアドレスＡ，Ａ＋１，・・・の上位２ビットが先のアドレスと同じであったら、ワード線ＷＬ1 〜ＷＬ4 を活性化しない構成としているが、ビット線ＢＬ1 〜ＢＬ4 のチャージアップを行わない構成としても同様の効果が期待できる。
（５） 第２の実施例では、多数決回路で構成されたＳ信号発生回路５０を用いて、ゲート４１，４２による反転，非反転を行っているが、入力データＤｉ０〜Ｄｉｎのサインビット（例えば上位２ビット）を用いて、反転，非反転を行うことも可能である。この場合、反転，非反転が適性である確率は、上記実施例よりも劣るが、通常絶対値の小さいデータの方が多いので、サインビットを用いても十分な効果が期待できる。また、ＲＡＭセル５１を別に設けなくても、サインビットのデータを保持するＲＡＭセルを代用することができる。
【００２８】
【発明の効果】
以上詳細に説明したように、第１、第２及び第３の発明によれば、入力データが第１の論理レベルのデータを多く有するとき、該第１の論理レベルと反対の第２の論理レベルのデータを書込み用ビット線に与えるようにしているので、メモリセルに格納するデータの属性を例えば“１”を多くすることができる。これにより、それら格納データを読出す場合に発生する消費電力を低減できる。
第４及び第５の発明によれば、チャージアップ動作または読出し動作を停止させる制御手段を設けているので、入力されたアドレスによっては、複数のメモリセルから読出しをせずに、データ格納手段の格納データが選択的に出力される。そのため、ビット線における読出し時の消費電力を低減することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例を示す半導体記憶装置の回路図である。
【図２】 本発明の第２の実施例を示す半導体記憶装置の回路図である。
【図３】 本発明の第３の実施例を示す半導体記憶装置の回路図である。
【図４】 図３の動作を示すタイムチャートである。
【図５】 本発明の第４の実施例を示す半導体記憶装置の回路図である。
【図６】 図５の動作を示すタイムチャートである。
【図７】 本発明の第１の参考例を示す半導体記憶装置の回路図である。
【図８】 図７の動作を説明する波形図である。
【図９】 本発明の第２の参考例を示す半導体記憶装置の回路図である。
【図１０】 図９の動作を説明する波形図である。
【符号の説明】
１，２，２０0 〜２０n ，Ｃ０〜Ｃ１６ ＲＡＭセル
７，８，３０0 〜３０n ，ｔ１〜ｔ４ ＰＭＯＳ，ＮＭＯＳ（プリチャージ手段）
１０，１１，１２ 論理手段
４１，４２ 書込み手段、読出し手段
５０ Ｓ信号発生回路（入力データ判定手段）
５１ 記憶手段
１１１ａ〜１１１ｄ データ格納手段
１１２ａ〜１１２ｄ セレクタ（選択手段）
１２０〜１５０ セレクタ（出力手段）
１６０ 制御手段
１７１ アドレス格納手段
１７２ フラグ手段
１７３ 比較器（比較手段）
ＢＬ，ＢＬ1 〜ＢＬ4 ビット線
ＷＬ，ＷＬ1 〜ＷＬ4 ワード線
Claims (1)
- 読出し動作時に活性化される第１のワード線と、
書込み動作時に活性化される第２のワード線と、
読出し用ビット線と、
書込み用ビット線と、
前記読出し用ビット線のみをプリチャージするプリチャージ手段と、
前記第１及び第２のワード線と前記読出し用ビット線及び前記書込み用ビット線と接続し、データを格納するメモリセルと、
前記書込み動作時において入力データが第１の論理レベルのデータを多く有することを判定して制御信号を出力するデータ判定手段と、
前記書込み動作時に前記データ判定手段から出力された前記制御信号を記憶し、この記憶した制御信号を前記読出し動作時に出力する記憶手段と、
前記入力データが前記第１の論理レベルのデータを多く有するとき、前記データ判定手段から出力された前記制御信号に基づいて、該第１の論理レベルのデータを反転して生成した第２の論理レベルのデータを、前記書込み用ビット線に与える第１の論理回路と、
前記入力データが前記第１の論理レベルのデータを多く有するとき、前記記憶手段から出力された前記制御信号に基づいて、前記読出し用ビット線に読出された出力データを反転して出力する第２の論理回路とを備えた半導体記憶装置であって、
前記メモリセルは、
前記データを格納するラッチ回路と、
前記書込み用ビット線と前記ラッチ回路との間に設けられ、前記第２のワード線の電圧レベルに応じて導通状態となる第１のスイッチ手段と、
前記読出し用ビット線と接続し、前記第１のワード線の電圧レベルに応じて導通状態となる第２のスイッチ手段と、
前記第２のスイッチ手段と接地端子との間に設けられ、前記ラッチ回路から出力されたデータの電圧レベルに応じて導通状態となる第３のスイッチ手段とにより構成され、
前記記憶手段は、
前記制御信号のデータを格納するラッチ回路と、
前記データ判定手段と前記制御信号のデータを格納するラッチ回路との間に設けられ、前記第２のワード線の電圧レベルに応じて導通状態となる第４のスイッチ手段と、
前記第２の論理回路と接続し、前記第１のワード線の電圧レベルに応じて導通状態となる第５のスイッチ手段と、
前記第２のスイッチ手段と接地端子との間に設けられ、前記制御信号のデータを格納するラッチ回路から出力されたデータの電圧レベルに応じて導通状態となる第６のスイッチ手段とにより構成されることを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07328095A JP3910650B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07328095A JP3910650B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004113772A Division JP2004241116A (ja) | 2004-04-08 | 2004-04-08 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08273358A JPH08273358A (ja) | 1996-10-18 |
| JP3910650B2 true JP3910650B2 (ja) | 2007-04-25 |
Family
ID=13513583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07328095A Expired - Lifetime JP3910650B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3910650B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130098681A (ko) | 2012-02-28 | 2013-09-05 | 삼성전자주식회사 | 반도체 메모리 장치 |
| CN116580728A (zh) * | 2023-07-14 | 2023-08-11 | 上海海栎创科技股份有限公司 | 一种rom输出控制电路及方法 |
-
1995
- 1995-03-30 JP JP07328095A patent/JP3910650B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08273358A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6134180A (en) | Synchronous burst semiconductor memory device | |
| US6137707A (en) | Method and apparatus for simultaneously performing a plurality of compare operations in content addressable memory device | |
| JP2742220B2 (ja) | 半導体記憶装置 | |
| US9373379B2 (en) | Active control device and semiconductor device including the same | |
| JP3907785B2 (ja) | 半導体記憶装置 | |
| US5805523A (en) | Burst counter circuit and method of operation thereof | |
| US5323355A (en) | Semiconductor memory device | |
| KR100510491B1 (ko) | 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법 | |
| JP4767401B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2746222B2 (ja) | 半導体記憶装置 | |
| JP2588936B2 (ja) | 半導体記憶装置 | |
| US6373764B2 (en) | Semiconductor memory device allowing static-charge tolerance test between bit lines | |
| JP3910650B2 (ja) | 半導体記憶装置 | |
| JP2004127440A (ja) | マルチポートメモリ回路 | |
| US11302388B2 (en) | Decoding for pseudo-triple-port SRAM | |
| US20220068371A1 (en) | Pseudo-triple-port sram | |
| US6356504B1 (en) | Address generating and decoding circuit for use in a burst-type and high-speed random access memory device which has a single data rate and a double data rate scheme | |
| JP3061009B2 (ja) | ＲａｍｂｕｓＤＲＡＭ用バイアステスト回路 | |
| US5524226A (en) | Register file system for microcomputer including a decoding system for concurrently activating source and destination word lines | |
| US6219296B1 (en) | Multiport memory cell having a reduced number of write wordlines | |
| JP4327482B2 (ja) | 同期型半導体記憶装置 | |
| EP1460640A2 (en) | A content addressable memory (CAM) architecture providing improved speed | |
| US5841727A (en) | Semiconductor memory device | |
| KR100211483B1 (ko) | 블록 기록 시스템을 이용하는 반도체 메모리 | |
| US6463003B2 (en) | Power saving scheme for burst mode implementation during reading of data from a memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040415 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040716 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |