JP3909685B2

JP3909685B2 - Multi-level PWM inverter control device

Info

Publication number: JP3909685B2
Application number: JP2002209030A
Authority: JP
Inventors: 善之田中; 克利山中; 英司渡邊
Original assignee: Yaskawa Electric Corp
Current assignee: Yaskawa Electric Corp
Priority date: 2002-07-18
Filing date: 2002-07-18
Publication date: 2007-04-25
Anticipated expiration: 2022-07-18
Also published as: JP2004056882A

Description

【０００１】
【発明の属する技術分野】
本発明は、モータ等の可変速駆動や系統連係をおこなうマルチレベルＰＷＭインバータ制御装置に関する。
【０００２】
【従来の技術】
図２に示すマルチレベルＰＷＭインバータ制御装置において、５はコントローラ、６は直流電源、１１と１２は平滑コンデンサ、１０１〜１１２はスイッチ素子としてのＩＧＢＴトランジスタ、２０１〜２１２はフリーホイールダイオード、３０１から３０６は中間レベル出力用クランプダイオードを示している。
ＩＧＢＴトランジスタと逆並列接続されたフリーホイールダイオードとからなるスイッチを４個直列接続してなる組を1相として、上側よりＳ１、Ｓ２、Ｓ３、Ｓ４とすると、上側２つのスイッチ、Ｓ１とＳ２がＯＮしている状態を直流母線電圧の正母線電圧を出力する＋Ｅ状態、真中２つのスイッチ、Ｓ２とＳ３がＯＮしている状態を中性点電圧を出力する０状態、下側２つのスイッチ、Ｓ３、Ｓ４がＯＮしている状態を直流母線の負母線電圧を出力する−Ｅ状態となり、それらを組み合わせる事によって、出力電圧を制御する。この際の各相のスイッチングパターンを示したものが図１０である。各相の出力電圧をＶ１、Ｖ２、Ｖ３とし、この合計値を示したものがＶ₁₂₃であるが、Ｖ₁₂₃の電圧変動により出力ケーブルとアース間の浮遊容量を介してアースに流れる漏れ電流が発生する。
特に近年、ＰＷＭインバータ制御装置から放出されるノイズ低減の為に出力ケーブル線にシールドケーブル線を適用するケースが増加しており、その場合、前記理由で大きな漏れ電流が発生するという問題がある。
このような漏れ電流を抑制するためには、コモンモードチョークやアクティブフィルタを用いる必要が生じており、ＰＷＭインバータ制御装置を含む全体装置の小型化・低コスト化の妨げとなっていた。
【０００３】
このような課題に対する従来技術例として、特開平１０−２３７６０に開示されているようなものが挙げられる。この従来技術の構成を示したものが図１１および図１２である。
前記従来技術は、３相正弦波電圧ベクトルの３相合計和が常に零であることに着目し、ＰＷＭ変換出力電圧においても３相合計和を零、いいかえれば中性点電圧とすることが可能であることを示し、そのようなゲート信号を作り出す具体的方法を示したものである。これによって各相出力電圧の３相合計和を常に零、いいかえれば中性点電圧に固定し、漏れ電流の発生を抑制することを可能としている。
【０００４】
【発明が解決しようとする課題】
ところで、前記従来例のごとく各相出力電圧の３相合計和を零電圧、すなわち中性点電圧に固定した場合、ＰＷＭインバータ制御装置の最大出力電圧がＡＣ入力電圧の√３／２に制限されるという課題がある。
一般的なＰＷＭインバータ制御装置では、各相出力電圧に３倍高調波電圧を重畳して同相モードで３相出力電圧を変動させ、これによってＡＣ入力電圧と同じ電圧出力を可能としている。しかし前記従来の構成ではＰＷＭ変換出力電圧の３相和を零とする為、前記同相モードで３相出力電圧を上下変動させることができず、従ってＰＷＭインバータ制御装置の最大出力電圧が制限されてしまうのである。
またマルチレベルＰＷＭインバータ制御装置では中性点を基準として上段側と下段側とに２つの直流電圧を備えているが、インバータ動作中に前記２つの直流電圧バランスがくずれることがあり、そのような場合にも３相出力電圧を同相モードで上下変動させ、くずれた電圧バランスの是正を図っている。
従って前記従来例では、このような電圧バランス是正動作を行うことができないという課題もある。
またスイッチング回数が増加し、スイッチロスが増加するという課題もある。
そこで本発明は、インバータ出力電圧に制限がなく、２つの直流電圧バランスの是正を行うこともでき、スイッチング回数の増加も伴なわずに、インバータ出力電圧の３相和の変動を抑えて漏れ電流を抑制することのできるマルチレベルＰＷＭインバータ制御装置の提供を目的とするものである。
【０００５】
【課題を解決するための手段】
前記課題を解決するため請求項１記載の本発明では、正母線と負母線と中性線とを有し、スイッチング素子と逆並列接続した整流素子とからなるスイッチを前記正母線と前記負母線間に４個直列接続し、前記直列接続された４つのスイッチング素子のうち、上側から第１番目と第２番目のスイッチとの接続点と前記中性線との間に整流素子を電流が中性線から前記スイッチの接続点に流れる方向に接続し、前記直列接続された４つのスイッチのうち、上側から第３番目と第４番目のスイッチとの接続点と前記中性線との間に整流素子を電流が前記スイッチの接続点から中性線に流れる方向に接続し、前記上側から第２番目と第３番目のスイッチの接続点を出力端子とするスイッチ素子構成群であり、前記出力端子は前記直列接続された４つのスイッチのうち上側から第１番目と第２番目のスイッチをＯＮして前記正母線の電圧を出力する第１の状態と、上側から第２番目と第３番目のスイッチをＯＮして前記中性線の電圧を出力する第２の状態と、上側から第３番目と第４番目のスイッチをＯＮして前記負母線の電圧を出力する第３の状態との３つの出力状態を備える前記スイッチ素子構成群を前記正母線と負母線と中性線とに第１、第２のスイッチ素子構成群として２個並列接続し、前記第１、第２のスイッチ素子構成群の前記各出力端子から負荷に電力供給するよう構成したマルチレベルＰＷＭインバータ制御装置において、
前記正母線と負母線と中性線とに並列接続する第３のスイッチ素子構成群を備え、前記第３のスイッチ素子構成群の出力端子には負荷に接続しないケーブル線が接続され、かつ前記出力端子は前記第１、第２、第３の出力状態のうち、前記第１、第２のスイッチ素子構成群の出力端子電圧との合計平均値が前記中間線電圧に最も近くなる状態を選択して出力することを特徴としている。
前記第１の状態における出力電圧を＋Ｅ、前記第２の状態における出力電圧を０、前記第３の状態における出力電圧を−Ｅとすると、前記第１、第２のスイッチ素子構成群の各出力端子電圧の組み合わせは、
（＋Ｅ、０）、（＋Ｅ、−Ｅ）
（０、＋Ｅ）、（０、−Ｅ）
（−Ｅ、＋Ｅ）、（−Ｅ、０）
という負荷に電力供給する状態と、電力供給のない還流モードである（＋Ｅ、＋Ｅ）、（０、０）、（−Ｅ、−Ｅ）となる。
前記第３のスイッチ素子構成群の出力端子には、負荷に接続されないケーブル線が接続されており、前記ケーブル線は負荷に接続された他の２つのケーブル線とともに束線され、負荷機器近傍において絶縁した上で設置されている。
前記第１、第２のスイッチ素子構成群の出力端子電圧の和の変動を抑制する為に、第３のスイッチ素子構成群の出力端子は前記第１、第２のスイッチ素子構成群の出力端子電圧との合計平均値が前記中間線電圧に最も近くなる状態を選択して出力する。例えば前記（＋Ｅ、０）では−Ｅ、（＋Ｅ、−Ｅ）では０、（０、＋Ｅ）では−Ｅ、（０、−Ｅ）では＋Ｅ、（−Ｅ、＋Ｅ）では０、（−Ｅ、０）では＋Ｅ，（＋Ｅ、＋Ｅ）では−Ｅ、（０、０）では０、（−Ｅ、−Ｅ）では＋Ｅを選択し出力する。
このようにすることで、出力電圧の合計を±Ｅの変動幅まで低減でき、漏れ電流の低減が図られる。
【０００６】
また請求項２記載の本発明では請求項１記載のマルチレベルＰＷＭインバータ制御装置において、前記第１のスイッチ素子構成群の出力端子と前記第２のスイッチ素子構成群の出力端子とが同時に前記第１の状態となること、および同時に前記第３の状態となることがないことを特徴としている。
請求項１記載の発明では還流モードでの出力状態（＋Ｅ、＋Ｅ）、（０、０）、（−Ｅ、−Ｅ）に特に制約を加えていないが、本発明では３つの還流モード出力のうち（＋Ｅ、＋Ｅ）、（−Ｅ、−Ｅ）の２つを禁止したものである。
これによって、前記第１、第２のスイッチ素子構成群の出力端子電圧との合計平均値が中性点電圧に固定されるような前記第３のスイッチ素子構成群の出力端子状態を選択することが可能となる。この結果、漏れ電流の発生を完全に抑制することが可能となる。
【０００７】
また請求項３記載の本発明では、正母線と負母線と中性線とを有し、スイッチング素子と逆並列接続した整流素子とからなるスイッチを前記正母線と前記負母線間に４個直列接続し、前記直列接続された４つのスイッチのうち、上側から第１番目と第２番目のスイッチとの接続点と前記中性線との間に整流素子を電流が中性線から前記スイッチの接続点に流れる方向に接続し、前記直列接続された４つのスイッチのうち、上側から第３番目と第４番目のスイッチとの接続点と前記中性線との間に整流素子を電流が前記スイッチの接続点から中性線に流れる方向に接続し、前記上側から第２番目と第３番目のスイッチの接続点を出力端子とするスイッチ素子構成群であり、前記出力端子は前記直列接続された４つのスイッチのうち上側から第１番目と第２番目のスイッチをＯＮして前記正母線の電圧を出力する第１の状態と、上側から第２番目と第３番目のスイッチをＯＮして前記中性線の電圧を出力する第２の状態と、上側から第３番目と第４番目のスイッチをＯＮして前記負母線の電圧を出力する第３の状態との３つの出力状態を備える前記スイッチ素子構成群を前記正母線と負母線と中性線とに第４、第５、第６のスイッチ素子構成群として３個並列接続し、前記第４、第５、第６のスイッチ素子構成群の前記出力端子から負荷に電力供給するよう構成したマルチレベルＰＷＭインバータ制御装置において、
前記正母線と負母線と中性線とに並列接続する第７のスイッチ素子構成群を備え、前記第７のスイッチ素子構成群の出力端子には負荷に接続しないケーブル線が接続され、前記第７のスイッチ素子構成群の出力端子は前記第１、第２、第３の出力状態のうち、前記第４、第５、第６のスイッチ素子構成群の出力端子電圧との合計平均値が前記中間線電圧に最も近くなる状態を選択して出力することを特徴としている。
これは請求項１記載の発明に対して負荷に電力供給する出力相数を３相にしたものであるが、その動作原理は請求項１記載の場合と同様である。
【０００８】
また請求項４記載の本発明は請求項３記載のマルチレベルＰＷＭインバータ制御装置において、前記第４のスイッチ素子構成群の出力端子と前記第５のスイッチ素子構成群の出力端子と前記第６のスイッチ素子構成群の出力端子とが同時に前記第１の状態となること、および同時に前記第３の状態となることがないことを特徴としている。
これは請求項３記載の発明に対し、前記第４、第５、第６のスイッチ素子構成群の出力端子が全て還流モード出力になる（＋Ｅ，＋Ｅ，＋Ｅ）、（０，０，０），（−Ｅ，−Ｅ，−Ｅ）の３つの状態のうち、（＋Ｅ，＋Ｅ，＋Ｅ）、（−Ｅ，−Ｅ，−Ｅ）の２つの状態となることを禁止したものである。
このようにすることで、出力電圧の合計値を±Ｅの変動幅まで低減でき、漏れ電流の低減が図られる。
【０００９】
【発明の実施形態】
本発明の第１の実施例を図１に示す。
図１中のマルチレベルＰＷＭインバータ制御装置１は、図２に示す構成になっており、マルチレベルＰＷＭインバータ制御装置１の２つの出力端子をモータ２に接続し、残り１つの出力端子には負荷に接続しない出力線４が接続され、出力線４はモータ２に接続した他の２つの出力線とともに束線され、モータ２の近くで絶縁された上で設置固定されている。
図２において、ＩＧＢＴトランジスタと逆並列接続されたフリーホイールダイオードとからなるスイッチを４個直列接続してなる組を1相として、上側スイッチよりＳ１、Ｓ２、Ｓ３、Ｓ４とすると、上側２つのＳ１とＳ２のＯＮしている状態が直流母線電圧の正母線電圧を出力する＋Ｅ状態、真中２つのＳ２とＳ３のＯＮしている状態が中性点電圧を出力する０状態、下側２つのＳ３、Ｓ４のＯＮしている状態が直流母線の負母線電圧を出力する−Ｅ状態となり、それらを組み合わせる事によって、出力電圧を制御する。３相出力を得る場合は、前記３つの組の出力を制御し任意の出力電圧を得るが、ここでは単相出力電圧を得るため、図１に示すように第１、第２組の相出力端子を負荷であるモータ２に接続している。
そしてモータ２に接続されない第３の組は、第１、第２組の電圧を打ち消すようスイッチング動作を行い、出力線４を他の２つの出力線と束線して接続機器近傍まで設置する事によって、接続線の電圧和の平均値を中性点電圧に近づけ、もしくは中性点電圧と一致させ、漏れ電流を抑制している。
図３は、前記第１、第２、第３の各組相出力端子のスイッチングパターンを示したものである。
図３においてＶ１、Ｖ２，Ｖ３は前記第１、第２、第３の各組相出力端子電圧を示したものであり、Ｖ１２は第２の出力端子から見た第１の出力端子電圧、Ｖ₁₂₃は前記３つの出力端子電圧の合計値を示したものである。
【００１０】
次に本発明の第２の実施例について説明する。第２の実施例の構成は前記第１の実施例で示した図１の構成と同じであるが、第２の実施例では前記第１、第２の各組出力端子に関し、同時に＋Ｅ状態や−Ｅ状態になることがないという制約が加わっている。
この制約が加わった状態での前記第１、第２、第３の各組相出力端子のスイッチングパターンを示したものが図４である。
前記制約が加わることで前記第３の組の出力端子のスイッチング動作により、前記第１、第２の組の電圧を完全に打ち消すことができ、接続線の電圧和の平均値を中性点電圧と一致させ、漏れ電流をさらに抑制している。
【００１１】
次に本発明の第３の実施例について説明する。図５は第３の実施例での全体構成を示したものであり、図６は第３の実施例におけるマルチレベルＰＷＭインバータ制御装置を示したものである。
第３の実施例では３相モータ１２を負荷とする為、マルチレベルＰＭＷインバータ制御装置１１の出力端子は４個となる。
前記４個の出力端子のうち３個はモータ１２に接続され、モータ１２に接続されない出力端子がモータ１２に接続された３つの出力端子電圧を打ち消すようスイッチングを行い、出力線の電圧和の平均値を中性点電圧に近づけ、もしくは中性点電圧と一致させ、漏れ電流を抑制している。
図７は、前記４組の出力端子のスイッチングパターンを示したものある。図７においてＶ１、Ｖ２，Ｖ３はモータに接続された３つの出力端子電圧を示したもの、Ｖ４はモータに接続されない出力端子電圧を示したもの、Ｖ₁₂₃₄で示した実線波形は前記４つの出力端子電圧の合計値を示したもの、Ｖ₁₂₃₄で示した点線波形はＶ１、Ｖ２，Ｖ３との合計値を示したものである。
【００１２】
次に本発明の第４の実施例について説明する。第４の実施例は前記第３の実施例で示した図５の構成と同じであるが、モータ１２に接続された３つの各相出力端子に関し、同時に＋Ｅ状態や−Ｅ状態になることがないという制約が加わっている。
この制約が加わった状態での各組出力端子のスイッチングパターンを示したものが図８である。
モータ１２に接続された３つの各相出力端子が同時に＋Ｅ状態や−Ｅ状態になることがないという制約は、この第４の実施例では３つの出力端子の出力電圧を同相モードで同時変動させることで実現している。図８の各スイッチングパターンは、図７に示すＶ１，Ｖ２，Ｖ３の出力電圧を同相モードで−Ｅ側に所定電圧分移動させて得ているが、線間電圧では図７と図８とは同じとなっている。
前記制約が加わることでモータ１２に接続されない出力端子のスイッチング動作により、前記第３の実施例に比べて出力線の電圧和の平均値を中性点電圧にさらに近づけることができ、漏れ電流をさらに抑制できることとなる。
【００１３】
【発明の効果】
以上述べたように本発明によれば、マルチレベルＰＷＭインバータ制御装置において、制御装置動作に伴う漏れ電流の発生を抑制して機器の動作を安全に行い、他の機器へも悪影響を及ぼさない様に安全な電力供給を行うことができ、またその為にコモンモードチョークコイルやアクティブフィルタ等の高価かつ大形の装置を必要とせず、さらにはインバータ出力電圧に制限がなく、２つの直流電圧バランスの是正を行うこともでき、スイッチング回数の増加も伴なわないという効果もある。
【図面の簡単な説明】
【図１】本発明の第１、第２の実施例の全体構成を示したもの。
【図２】本発明の第１、第２の実施例におけるマルチレベルＰＷＭインバータ制御装置の構成を示したもの。
【図３】本発明の第１の実施例における各出力端子のスイッチングパターン動作を示したもの。
【図４】本発明の第２の実施例における各出力端子のスイッチングパターン動作を示したもの。
【図５】本発明の第３、第４の実施例の全体構成を示したもの。
【図６】本発明の第３、第４の実施例におけるマルチレベルＰＷＭインバータ制御装置の構成を示したもの。
【図７】本発明の第３の実施例における各出力端子のスイッチングパターン動作を示したもの。
【図８】本発明の第４の実施例における各出力端子のスイッチングパターン動作を示したもの。
【図９】従来における一般実施例の全体構成を示したもの。
【図１０】従来における一般実施例の各出力端子のスイッチングパターン動作を示したもの。
【図１１】従来技術としての特開平１０−２３７６０による構成例を示したもの
【図１２】図１１に示す構成例での実施フローを示したもの
【符号の説明】
１、１１マルチレベルＰＷＭインバータ制御装置
２、１２モータ
３浮遊容量
４負荷に接続しない出力線
５コントローラ
６直流電源
１０１〜１１６ＩＧＢＴトランジスタ
２０１〜２１６フリーホイールダイオード
３０１〜３０８クランプダイオード
４０１商用電源
４０２整流ダイオードモジュール
４０３、４０４平滑コンデンサ
４０５電圧型ＰＷＭ変換器
４０６誘導電動機
４０７ＰＷＭ制御回路
５０１〜５０４ＩＧＢＴトランジスタ
５０５〜５０８フリーホイールダイオード
５０９，５１０クランプダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multi-level PWM inverter control device that performs variable speed driving of a motor or the like and system linkage.
[0002]
[Prior art]
In the multi-level PWM inverter control device shown in FIG. 2, 5 is a controller, 6 is a DC power supply, 11 and 12 are smoothing capacitors, 101 to 112 are IGBT transistors as switching elements, 201 to 212 are free wheel diodes, 301 to 306 Indicates a clamp diode for intermediate level output.
Assuming that a set consisting of four IGBT switches and anti-parallel connected freewheel diodes in series is one phase, and S1, S2, S3, and S4 from the top, the top two switches, S1 and S2, are + E state that outputs the positive bus voltage of the DC bus voltage, the middle two switches, the zero state that outputs the neutral point voltage when S2 and S3 are ON, the lower two switches, The state in which S3 and S4 are ON is the -E state in which the negative bus voltage of the DC bus is output, and the output voltage is controlled by combining them. FIG. 10 shows the switching pattern of each phase at this time. The phases of the output voltage is V1, V2, V3, but shows this total value is V _123, leakage current flowing to ground via the stray capacitance between the output cable and the ground by the voltage variation of the V ₁₂₃ is appear.
In particular, in recent years, the number of cases in which a shielded cable line is applied to an output cable line in order to reduce noise emitted from the PWM inverter control device is increasing. In this case, there is a problem that a large leakage current is generated for the above reason.
In order to suppress such a leakage current, it is necessary to use a common mode choke or an active filter, which hinders downsizing and cost reduction of the entire device including the PWM inverter control device.
[0003]
As a prior art example for such a problem, one disclosed in JP-A-10-23760 can be cited. FIG. 11 and FIG. 12 show the configuration of this prior art.
Focusing on the fact that the three-phase total sum of the three-phase sinusoidal voltage vector is always zero in the prior art, the three-phase total sum can also be zero in the PWM conversion output voltage, in other words, it can be a neutral point voltage. This shows a specific method for generating such a gate signal. As a result, the total sum of the three-phase output voltages is always fixed to zero, in other words, the neutral point voltage, thereby suppressing the occurrence of leakage current.
[0004]
[Problems to be solved by the invention]
By the way, when the sum of the three-phase output voltages of each phase is fixed to zero voltage, that is, the neutral point voltage as in the conventional example, the maximum output voltage of the PWM inverter control device is limited to √3 / 2 of the AC input voltage. There is a problem that.
In a general PWM inverter control device, a triple harmonic voltage is superimposed on each phase output voltage to vary the three-phase output voltage in the common mode, thereby enabling the same voltage output as the AC input voltage. However, since the three-phase sum of the PWM conversion output voltage is set to zero in the conventional configuration, the three-phase output voltage cannot be changed up and down in the common mode, and therefore the maximum output voltage of the PWM inverter control device is limited. It ends up.
Further, the multi-level PWM inverter control device has two DC voltages on the upper side and the lower side with respect to the neutral point, but the two DC voltage balances may be lost during the inverter operation. Even in this case, the three-phase output voltage is fluctuated up and down in the common mode to correct the broken voltage balance.
Therefore, the conventional example has a problem that such a voltage balance correcting operation cannot be performed.
There is also a problem that the number of times of switching increases and the switch loss increases.
Therefore, the present invention has no limitation on the inverter output voltage, can also correct the balance between the two DC voltages, suppress the fluctuation of the three-phase sum of the inverter output voltage without increasing the number of switching times, and reduce the leakage current. An object of the present invention is to provide a multi-level PWM inverter control device capable of suppressing the above-described problem.
[0005]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, in the present invention according to claim 1, a switch comprising a rectifying element having a positive bus, a negative bus, and a neutral line and connected in reverse parallel with a switching element is connected to the positive bus and the negative bus. Four in series are connected in between, and among the four switching elements connected in series, a rectifier element is connected between the neutral line and the connection point between the first and second switches from above. Connected in the direction that flows from the connection line to the connection point of the switch, among the four switches connected in series, between the connection point of the third and fourth switches from the upper side and the neutral line A rectifying element is connected in a direction in which a current flows from a connection point of the switch to a neutral line, and a switch element configuration group having a connection point of the second and third switches from the upper side as output terminals. There are four terminals connected in series. The first state in which the first and second switches from the upper side are turned on to output the voltage of the positive bus, and the second and third switches from the upper side are turned on and the neutral is turned on. The switch element having three output states: a second state for outputting the voltage of the line, and a third state for turning on the third and fourth switches from the upper side and outputting the voltage of the negative bus Two configuration groups are connected in parallel as the first and second switch element configuration groups to the positive bus, the negative bus, and the neutral line, and loads are applied from the output terminals of the first and second switch element configuration groups. In a multi-level PWM inverter control device configured to supply power to
A third switch element configuration group that is connected in parallel to the positive bus, the negative bus, and the neutral line; a cable line that is not connected to a load is connected to an output terminal of the third switch element configuration group; and The output terminal is selected from among the first, second, and third output states where the total average value with the output terminal voltages of the first and second switch element configuration groups is closest to the intermediate line voltage. And output.
When the output voltage in the first state is + E, the output voltage in the second state is 0, and the output voltage in the third state is -E, each output of the first and second switch element configuration groups The terminal voltage combination is
(+ E, 0), (+ E, -E)
(0, + E), (0, -E)
(-E, + E), (-E, 0)
A state in which power is supplied to the load and (+ E, + E), (0, 0), (−E, −E), which are reflux modes without power supply.
A cable line that is not connected to a load is connected to the output terminal of the third switch element configuration group, and the cable line is bundled together with the other two cable lines connected to the load. Insulated and installed.
In order to suppress fluctuations in the sum of the output terminal voltages of the first and second switch element configuration groups, the output terminal of the third switch element configuration group is the output terminal of the first and second switch element configuration groups. A state in which the total average value with the voltage is closest to the intermediate line voltage is selected and output. For example, -E for (+ E, 0), 0 for (+ E, -E), -E for (0, + E), + E for (0, -E), 0 for (-E, + E), (-E , 0) selects + E, (+ E, + E) selects -E, (0, 0) selects 0, and (-E, -E) selects + E.
In this way, the total output voltage can be reduced to a fluctuation range of ± E, and leakage current can be reduced.
[0006]
According to a second aspect of the present invention, in the multilevel PWM inverter control device according to the first aspect, an output terminal of the first switch element configuration group and an output terminal of the second switch element configuration group are simultaneously connected to the first switch element configuration group. It is characterized in that it becomes the state 1 and does not become the third state at the same time.
In the first aspect of the present invention, there are no particular restrictions on the output states (+ E, + E), (0, 0), (−E, −E) in the reflux mode. Of these, two (+ E, + E) and (−E, −E) are prohibited.
Thereby, the output terminal state of the third switch element configuration group is selected such that the total average value of the output terminal voltages of the first and second switch element configuration groups is fixed to the neutral point voltage. Is possible. As a result, it is possible to completely suppress the occurrence of leakage current.
[0007]
According to a third aspect of the present invention, four switches each including a rectifying element having a positive bus, a negative bus, and a neutral line and connected in reverse parallel to each other are connected in series between the positive bus and the negative bus. Of the four switches connected in series, a rectifier element is connected between the neutral line and the connection point of the first and second switches from the upper side, and the current flows from the neutral line to the switch. The rectifying element is connected between the neutral line and the connection point between the third and fourth switches from the top among the four switches connected in series in the direction of flow to the connection point. It is a switch element configuration group that is connected in the direction of flowing from the connection point of the switch to the neutral line and that has the connection points of the second and third switches from the upper side as output terminals, and the output terminals are connected in series. The first of the four switches The first state in which the first and second switches are turned on to output the positive bus voltage, and the second and third switches from the upper side are turned on to output the neutral line voltage. The switch element configuration group having three output states, that is, a second state and a third state in which the third and fourth switches from the upper side are turned on to output the voltage of the negative bus line is defined as the positive bus line. Three negative buses and neutral wires are connected in parallel as fourth, fifth, and sixth switch element configuration groups, and power is supplied from the output terminals of the fourth, fifth, and sixth switch element configuration groups to the load. In the multi-level PWM inverter control device configured to supply,
A seventh switch element configuration group that is connected in parallel to the positive bus, the negative bus, and the neutral line; a cable line that is not connected to a load is connected to an output terminal of the seventh switch element configuration group; The output terminal of the switch element configuration group 7 has a total average value of the output terminal voltages of the fourth, fifth and sixth switch element configuration groups of the first, second and third output states. It is characterized by selecting and outputting the state closest to the intermediate line voltage.
This is the one in which the number of output phases for supplying power to the load is three in the invention described in claim 1, but the operation principle is the same as in the case of claim 1.
[0008]
According to a fourth aspect of the present invention, in the multilevel PWM inverter control device according to the third aspect, the output terminal of the fourth switch element configuration group, the output terminal of the fifth switch element configuration group, and the sixth The output terminal of the switch element configuration group is simultaneously in the first state, and is not in the third state at the same time.
In contrast to the third aspect of the invention, the output terminals of the fourth, fifth, and sixth switch element constituent groups are all in reflux mode output (+ E, + E, + E), (0, 0, 0). , (−E, −E, −E) are prohibited from being in two states (+ E, + E, + E) and (−E, −E, −E).
By doing so, the total value of the output voltage can be reduced to a fluctuation range of ± E, and the leakage current can be reduced.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of the present invention is shown in FIG.
The multilevel PWM inverter control device 1 in FIG. 1 has the configuration shown in FIG. 2, two output terminals of the multilevel PWM inverter control device 1 are connected to the motor 2, and the remaining one output terminal has a load. The output line 4 that is not connected to the motor 2 is connected. The output line 4 is bundled together with the other two output lines connected to the motor 2, insulated near the motor 2, and fixed.
In FIG. 2, if a set of four switches each composed of an IGBT transistor and a freewheel diode connected in antiparallel is connected in series, and S1, S2, S3, S4 from the upper switch, the upper two S1 And S2 are ON when the positive bus voltage of the DC bus voltage is output + E state, the middle S2 and S3 are ON when the neutral point voltage is output 0 state, and the lower two S3 , S4 is in the -E state in which the negative bus voltage of the DC bus is output, and the output voltage is controlled by combining them. In order to obtain a three-phase output, the three sets of outputs are controlled to obtain an arbitrary output voltage. Here, in order to obtain a single-phase output voltage, the first and second sets of phase outputs as shown in FIG. The terminal is connected to the motor 2 as a load.
The third set that is not connected to the motor 2 performs a switching operation so as to cancel the voltages of the first and second sets, and the output line 4 is bundled with the other two output lines and installed near the connected device. Thus, the average value of the voltage sum of the connection lines is brought close to the neutral point voltage or matched with the neutral point voltage to suppress the leakage current.
FIG. 3 shows switching patterns of the first, second, and third combined output terminals.
In FIG. 3, V1, V2, and V3 represent the first, second, and third combined output terminal voltages, and V12 represents the first output terminal voltage as viewed from the second output terminal, V ₁₂₃ shows the sum of the three output terminal voltage.
[0010]
Next, a second embodiment of the present invention will be described. The configuration of the second embodiment is the same as that of FIG. 1 shown in the first embodiment. However, in the second embodiment, the + E state and -There is a restriction that the E state cannot be reached.
FIG. 4 shows switching patterns of the first, second, and third combined output terminals in a state where this restriction is added.
By adding the restriction, the switching operation of the output terminals of the third group can completely cancel the voltages of the first and second groups, and the average value of the voltage sum of the connection lines is set to the neutral point voltage. The leakage current is further suppressed.
[0011]
Next, a third embodiment of the present invention will be described. FIG. 5 shows an overall configuration in the third embodiment, and FIG. 6 shows a multilevel PWM inverter control apparatus in the third embodiment.
In the third embodiment, since the three-phase motor 12 is used as a load, the multi-level PMW inverter control device 11 has four output terminals.
Of the four output terminals, three are connected to the motor 12, and an output terminal not connected to the motor 12 performs switching so as to cancel the three output terminal voltages connected to the motor 12, and the average of the voltage sum of the output lines The value is brought close to the neutral point voltage or matched with the neutral point voltage to suppress the leakage current.
FIG. 7 shows the switching patterns of the four sets of output terminals. In FIG. 7, V1, V2, and V3 indicate the three output terminal voltages connected to the motor, V4 indicates the output terminal voltage that is not connected to the motor, and the solid line waveform indicated by V ₁₂₃₄ indicates the four outputs. The total value of the terminal voltage, the dotted line waveform indicated by V ₁₂₃₄ , indicates the total value of V1, V2, and V3.
[0012]
Next, a fourth embodiment of the present invention will be described. The fourth embodiment is the same as the configuration of FIG. 5 shown in the third embodiment. However, the three phase output terminals connected to the motor 12 may be in the + E state or the −E state at the same time. The restriction that there is no is added.
FIG. 8 shows a switching pattern of each set output terminal in a state where this restriction is added.
The restriction that the three phase output terminals connected to the motor 12 do not simultaneously enter the + E state or the −E state is that the output voltages of the three output terminals are simultaneously varied in the common mode in the fourth embodiment. This is realized. Each switching pattern of FIG. 8 is obtained by moving the output voltages of V1, V2, and V3 shown in FIG. 7 by a predetermined voltage to the −E side in the common mode, but in the line voltage, FIG. 7 and FIG. It is the same.
By the switching operation of the output terminal not connected to the motor 12 due to the restriction, the average value of the voltage sum of the output lines can be made closer to the neutral point voltage than the third embodiment, and the leakage current can be reduced. Further suppression is possible.
[0013]
【The invention's effect】
As described above, according to the present invention, in the multi-level PWM inverter control device, the operation of the device can be performed safely by suppressing the generation of the leakage current accompanying the operation of the control device, and other devices are not adversely affected. Therefore, it is possible to safely supply power, and for that purpose, expensive and large-sized devices such as common mode choke coils and active filters are not required. Furthermore, the inverter output voltage is not limited, and the two DC voltage balances There is also an effect that the number of switching is not increased.
[Brief description of the drawings]
FIG. 1 shows the overall configuration of first and second embodiments of the present invention.
FIG. 2 shows a configuration of a multi-level PWM inverter control device in first and second embodiments of the present invention.
FIG. 3 shows the switching pattern operation of each output terminal in the first embodiment of the present invention.
FIG. 4 shows the switching pattern operation of each output terminal in the second embodiment of the present invention.
FIG. 5 shows the overall configuration of third and fourth embodiments of the present invention.
FIG. 6 shows a configuration of a multilevel PWM inverter control device in third and fourth embodiments of the present invention.
FIG. 7 shows the switching pattern operation of each output terminal in the third embodiment of the present invention.
FIG. 8 shows the switching pattern operation of each output terminal in the fourth embodiment of the present invention.
FIG. 9 shows a general configuration of a conventional general example.
FIG. 10 shows the switching pattern operation of each output terminal in the conventional general example.
11 shows a configuration example according to Japanese Patent Laid-Open No. 10-23760 as a prior art. FIG. 12 shows an implementation flow in the configuration example shown in FIG.
DESCRIPTION OF SYMBOLS 1, 11 Multi-level PWM inverter control apparatus 2, 12 Motor 3 Floating capacitance 4 Output line which is not connected to load 5 Controller 6 DC power supply 101-116 IGBT transistors 201-216 Free wheel diode 301-308 Clamp diode 401 Commercial power supply 402 Rectifier diode Modules 403 and 404 Smoothing capacitor 405 Voltage type PWM converter 406 Induction motor 407 PWM control circuits 501 to 504 IGBT transistors 505 to 508 Free wheel diodes 509 and 510 Clamp diodes

Claims

A first state having a positive bus, a negative bus, and a neutral wire, outputting a voltage of the positive bus, a second state outputting a voltage of the neutral wire, and outputting a voltage of the negative bus In the multi-level PWM inverter control device having three output terminals capable of three output states with the third state,
An output terminal that is not connected to a load, said first, second, of the third output state, the total average value closest in said resistance line voltage between two output terminals voltage connected to a load An output terminal that selects and outputs a state,
A multi-level PWM inverter control device comprising a cable wire connected to the output terminal not connected to a load and bundled together with a cable wire connecting between the two output terminals and the load. .

2. The multi-level PWM inverter control according to claim 1, wherein two output terminal voltages connected to the load do not simultaneously enter the first state and do not simultaneously enter the third state. apparatus.

A first state having a positive bus, a negative bus, and a neutral wire, outputting a voltage of the positive bus, a second state outputting a voltage of the neutral wire, and outputting a voltage of the negative bus In the multilevel PWM inverter control device having four output terminals capable of three output states with the third state,
An output terminal that is not connected to a load, said first, second, of the third output state, the total average value closest in said property line voltage and three output terminals a voltage which is connected to a load An output terminal that selects and outputs a state,
A multi-level PWM inverter control device comprising a cable line connected to the output terminal not connected to a load and bundled together with a cable line connecting the three output terminals and the load. .

4. The multilevel PWM inverter control according to claim 3, wherein three output terminal voltages connected to the load simultaneously enter the first state and do not simultaneously enter the third state. 5. apparatus.