JP3905623B2 - 光学式エンコーダ - Google Patents
光学式エンコーダ Download PDFInfo
- Publication number
- JP3905623B2 JP3905623B2 JP02358398A JP2358398A JP3905623B2 JP 3905623 B2 JP3905623 B2 JP 3905623B2 JP 02358398 A JP02358398 A JP 02358398A JP 2358398 A JP2358398 A JP 2358398A JP 3905623 B2 JP3905623 B2 JP 3905623B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- scale
- glass substrate
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ガラス基板に回路素子と配線を集積形成してなる集積化デバイスを用いた光学式エンコーダに関する。
【０００２】
【従来の技術】
光学式エンコーダは、メインスケールと、これに対して所定ギャップをもって対向配置されるインデックススケールと、メインスケールに光を照射する光源、及びインデックススケールの透過光を受光する受光素子とを備えて構成される。メインスケールとインデックススケールとは所定ギャップをもって相対移動可能に配置され、光源と受光素子はインデックススケールと一体にメインスケールに対して相対移動する。
【０００３】
この様な光学式エンコーダにおいて、小型化、高性能化等のため、受光素子とインデックススケールを一つのガラス基板等に集積化デバイスとして一体形成することが行われる。このとき、ガラス基板に配設される受光素子の出力信号を取り出す信号配線には、ＬＳＩやＬＣＤ等の他の集積化デバイスと同様に、アルミニウム（Ａｌ）が一般に用いられる。
【０００４】
【発明が解決しようとする課題】
しかし、上述した光学式エンコーダにおいて、ガラス基板上にＡｌ配線を微細パターンで長く形成すると、配線抵抗による電圧降下が無視できず、受光素子の微小な出力信号電流をＳ／Ｎよく検出することが難しくなる。従って、光学式エンコーダの高性能化のためには、配線抵抗を更に下げることが望まれている。
同様の問題は、光学式エンコーダに限らず、ＬＣＤや静電容量式エンコーダ等、ガラス等の絶縁性基板に回路素子を搭載する各種の集積化デバイスにおいても生じる。
【０００５】
この発明は、上記事情を考慮してなされたもので、絶縁性基板上の配線の低抵抗化と高信頼性化を図った集積化デバイスを用いたエンコーダを提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明は、光学格子が形成されたスケールと、このスケールに対して光を照射する光源と、前記スケールに対して所定ギャップをもって前記光源と共にスケールに対して相対移動可能に配置されてスケールからの透過光又は反射光を変調して受光する受光集積化デバイスとを備えた光学式エンコーダにおいて、前記受光集積化デバイスは、ガラス基板と、このガラス基板に形成されたチタンシリサイド膜及びこの上に形成された金膜の積層膜をパターニングしてなる配線と、フェースダウンボンディング方式で前記ガラス基板に搭載されて前記配線に端子が接続された受光ＩＣと、前記ガラス基板に回転塗布されて前記配線を保護する塗 布型絶縁膜とを有し、前記塗布型絶縁膜は前記受光ＩＣとガラス基板との間の間隙部を封止することを特徴とする。
【０００８】
この発明による光学式エンコーダが備える集積化デバイスよれば、チタンシリサイド（ＴｉＳｉ2）膜と金（Ａｕ）膜の積層膜を配線材料として用いることにより、シート抵抗が０．１Ω／□以下の低抵抗配線が得られる。特に、Ａｕ膜の下地にＴｉＳｉ2膜を介在させることにより、ガラス等の絶縁性基板に対して優れた密着性をもってＡｕ膜を形成することができ、信頼性の高い配線が得られる。また、配線上は回転塗布による塗布型絶縁膜で封止することにより、電蝕耐性の低いＡｕを用いた配線の電蝕保護が図られる。特に塗布型絶縁膜として低温キュアタイプのＳＯＧ膜を用いることにより、積層配線構造を形成した後の工程での劣化を確実に防止することが可能となる。
また、この発明による光学式エンコーダによれば、低抵抗の信号配線により、微小信号を確実に取り出して、Ｓ／Ｎの高い信号処理を行うことが可能になり、従って小型で高性能のエンコーダが得られる。
【０００９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施例を説明する。
図１は、この発明を透過型の光学式エンコーダに適用した実施例の分解斜視図である。この光学式エンコーダは、スケール１と、このスケール１に光を照射する光源２と、スケール１の透過光を変調して受光する受光集積化デバイス３とから構成されている。
スケール１は例えばガラス基板１０に所定ピッチの光学格子１１を形成してなる透過型スケールである。光学格子１１は、Ｃｒ等の光遮蔽膜を所定ピッチでパターン形成して作られている。
【００１０】
受光集積化デバイス３は、絶縁性基板としてガラス基板４を用い、この上に受光ＩＣチップ５を搭載して構成されて、インデックススケールを兼ねる。即ち受光ＩＣチップ５は、フォトダイオードが所定ピッチで配列形成されてインデックススケールとなるフォトダイオードアレイ５１を有する。ガラス基板４上には、受光ＩＣチップ５から得られる出力を取り出す信号配線６が予め形成されている。配線６は、後述するように、ＴｉＳｉ2膜とＡｕ膜の積層膜をパターニングして形成されたシート抵抗が０．１Ω／□以下の低抵抗配線である。受光ＩＣチップ５はフリップチップ実装方式（フェースダウンボンディング方式）でガラス基板４に搭載されて、端子が配線６に接続されている。
【００１１】
図２は、受光集積化デバイス３の要部を拡大して示す平面図とそのＡ−Ａ′断面図である。図２（ｂ）に示すように、受光ＩＣチップ５はその表面に形成された端子パッド５２を配線６が形成されたガラス基板４に半田バンプ又は金バンプを介して搭載されている。受光ＩＣチップ５が搭載された基板上は、回転塗布による塗布型絶縁膜、即ちスピンオングラス膜（以下、ＳＯＧ膜）７により覆われている。ＳＯＧ膜７は、配線６を覆うと同時に、受光ＩＣチップ５とガラス基板４との間の間隙部をも封止する。配線６のボンディング端子部では、ＳＯＧ膜７に開口７１が開けられている。
【００１２】
図３は、ＴｉＳｉ2膜６１とＡｕ膜６２の積層膜による配線６の形成工程を示している。図３（ａ）に示すように、ガラス基板４に、約２００ｎｍのＴｉＳｉ2膜６１をスパツタにより形成し、続いて約６００ｎｍのＡｕ膜６２をスパッタにより形成する。このとき好ましくは、ＴｉＳｉ2膜６１の成膜後、Ａｕ膜６２の成膜前に、ＴｉＳｉ2膜６１の表面を逆スパッタする。
【００１３】
Ａｕ膜６２を直接ガラス基板４上に形成した場合、十分な密着力が得られないが、ガラス基板４に対して密着性の高いＴｉＳｉ2膜６１を介在させることによって、配線として優れた密着性が得られる。また、ＴｉＳｉ2膜６１を逆スパッタすることにより、Ａｕ膜６２とＴｉＳｉ2膜６１との密着性も高いものとなる。
【００１４】
次に、図３（ｂ）に示すように、フォトレジスト６３をマスクとして、Ａｕ膜６２とＴｉＳｉ2膜６１の積層膜をエッチングして配線６をパターン形成する。Ａｕ膜６２のエッチングには、例えばＩ2＋ＫＩ＋Ｈ2Ｏ溶液を用いたウェットエッチング、或いはＡｒイオンビームやＣＣｌ2Ｆ2ガスプラズマを用いたドライエッチングが用いられる。また、ＴｉＳｉ2膜６１のエッチングには、Ａｕ膜６２をマスクとしたドライエッチングが用いられる。ドライエッチングガスプラズマを用いた場合には、フォトレジスト６３をマスクとして、Ａｕ膜６２とＴｉＳｉ2膜６１の連続的なエッチングも可能である。
【００１５】
上述のように配線６が形成され、受光ＩＣチップ５が搭載された後、次に図３（ｃ）に示すように、ＳＯＧ膜７を形成して、ボンディングパッド部には開口７１を開ける。ＳＯＧ膜７は、回転塗布後３００℃以下、好ましくは２６０℃程度のアニールで固められる低温キュアタイプのＳＯＧ膜とする。これにより、Ａｕ膜６２やガラス基板４の溶融や劣化が防止される。
ＳＯＧ膜７は、この実施例の場合感光性ＳＯＧ膜である。感光性ＳＯＧ膜７を用いることにより、フォトレジストを用いることなく直接露光して、開口７１を形成することができる。
【００１６】
以上のようにこの実施例の配線形成工程では、成膜にはスパッタと回転塗布が用いられ、大型のＣＶＤ装置等を必要としない。また、ＳＯＧ膜７を低温キュアタイプとすることにより、トータルのプロセス温度が最高でも２６０℃程度となり、積層配線形成後の劣化を防止して信頼性の高い配線を得ることができる。更に、ＳＯＧ膜７として感光性のものを用いることにより、レジスト工程を省略することができる。
そしてこの実施例によると、ガラス基板上の配線を従来にない低抵抗配線として、受光ＩＣチップの微小電流をＳ／Ｎよく検出することを可能とした、受光集積化デバイスを得ることができ、これを用いて小型で高性能の光学式エンコーダを得ることができる。
【００１７】
図４（ａ）（ｂ）は、この発明の別の実施例による受光集積化デバイス３の平面図とそのＢ−Ｂ′断面図を示している。上記実施例では、回路素子として受光ＩＣチップ５を用いてフリップチップ実装したのに対し、この実施例では、ガラス基板４上に直接アモルファスシリコンによるフォトダイオード８をアレイ配列して受光ＩＣを形成している。フォトダイオード８は、スケール１に対して、９０°ずつ位相がずれた４相の出力を出すように、所定ピッチで配列形成されて、これがインデックススケールを兼ねる。
【００１８】
配線６はこの実施例においても、先の実施例と同様に、ＴｉＳｉ2膜とＡｕ膜の積層膜により形成される。製造工程としては、まずフォトダイオード８をガラス基板４に形成した後、配線６を先の実施例と同様の工程で形成すればよい。具体的に配線６は、この実施例の場合、各フォトダイオード８からの引き出し配線６ａと、これらの引き出し配線６ａを複数本ずつ接続する配線６ｂとから構成されるが、これらは多層配線構造とされる。この場合層間絶縁膜としてＳＯＧ膜を用いることが好ましい。
配線６の上はこの実施例においても、図４（ｂ）に示すように、ＳＯＧ膜７により覆われる。この実施例の場合、ＳＯＧ膜７は、フォトダイオード８のアレイをも覆って塗布されている。
【００１９】
図５は、この発明を静電容量式エンコーダに適用した実施例の概略構成を示す。スケール１００は例えばガラス等の絶縁性基板１０１に転送電極１０２を配列形成して作られる。スケール１００に対して所定ギャップをもって相対移動可能に配置される送受信集積化デバイス１１０は、ガラス等の絶縁性基板１２０上に、スケール１００側の転送電極１０２と容量結合する送信電極１１１及び受信電極１１２，１１３が形成され、送信電極１１１に接続されてこれに送信信号を送る送信用ＩＣ１１４、受信電極１１２，１１３に接続される受信用ＩＣ１１５が搭載される。
この様な静電容量式エンコーダにおいて、先の実施例と同様に、送受信集積化デバイス１１０の送信電極１１１及び受信電極１１２，１１３更にこれらに接続される配線に、ＴｉＳｉ2膜とＡｕ膜の積層構造を用いる。送信電極１１１及び゛受信電極１１２，１１３の上はこの実施例においても、図４（ｂ）に示すように、ＳＯＧ膜により覆われる。これにより、高性能の静電容量式エンコーダが得られる。
【００２０】
この発明は上記実施例に限られない。例えば実施例では、透過型の光学式エンコーダを例に挙げたが、反射型の光学式エンコーダにも同様にこの発明を適用することができる。また受光ＩＣチップとは別にインデックス格子を持つ場合にも同様にこの発明は有効であり、この場合インデックス格子を配線と同様にＴｉＳｉ2膜とＡｕ膜の積層膜により形成することができる。またこの発明の集積化デバイス構造は、光学式エンコーダや静電容量式エンコーダに限らず、その他の各種測長器等に適用することができる。絶縁性基板としては、ガラス基板の他、セラミックや、シリコン酸化膜等の絶縁膜で覆われたシリコン基板等を用いた場合にもこの発明は有効である。
【００２１】
【発明の効果】
以上述べたようにこの発明による光学式エンコーダが備える集積化デバイスによれば、ＴｉＳｉ2膜とＡｕ膜の積層膜を配線材料として用いることにより、低抵抗配線が得られる。特に、Ａｕ膜の下地にＴｉＳｉ2膜を介在させることにより、絶縁性基板に対して優れた密着性をもってＡｕ膜を形成することができ、信頼性の高い配線が得られる。また、配線上は回転塗布による塗布型絶縁膜で覆うことにより、配線の電蝕保護が図られ、特に塗布型絶縁膜として低温キュアタイプのＳＯＧ膜を用いることにより、積層配線構造を形成した後の工程での劣化を確実に防止することが可能となる。
また、この発明による光学式エンコーダによれば、低抵抗の信号配線により、微小信号を取り出して、Ｓ／Ｎの高い信号処理を行うことが可能になり、従って高性能のエンコーダが得られる。
【図面の簡単な説明】
【図１】 この発明の一実施例による光学式エンコーダを示す分解斜視図である。
【図２】 同実施例の要部構造を示す平面図と断面図である。
【図３】 同実施例の配線形成工程を示す図である。
【図４】 この発明の他の実施例による受光集積化デバイスを示す平面図と断面図である。
【図５】 この発明の他の実施例による静電容量式エンコーダを示す分解斜視図である。
【符号の説明】
１…スケール、２…光源、３…受光集積化デバイス、４…ガラス基板、５…受光ＩＣチップ、６…配線、６１…ＴｉＳｉ2膜、６２…Ａｕ膜、７…ＳＯＧ膜。
【発明の属する技術分野】
この発明は、ガラス基板に回路素子と配線を集積形成してなる集積化デバイスを用いた光学式エンコーダに関する。
【０００２】
【従来の技術】
光学式エンコーダは、メインスケールと、これに対して所定ギャップをもって対向配置されるインデックススケールと、メインスケールに光を照射する光源、及びインデックススケールの透過光を受光する受光素子とを備えて構成される。メインスケールとインデックススケールとは所定ギャップをもって相対移動可能に配置され、光源と受光素子はインデックススケールと一体にメインスケールに対して相対移動する。
【０００３】
この様な光学式エンコーダにおいて、小型化、高性能化等のため、受光素子とインデックススケールを一つのガラス基板等に集積化デバイスとして一体形成することが行われる。このとき、ガラス基板に配設される受光素子の出力信号を取り出す信号配線には、ＬＳＩやＬＣＤ等の他の集積化デバイスと同様に、アルミニウム（Ａｌ）が一般に用いられる。
【０００４】
【発明が解決しようとする課題】
しかし、上述した光学式エンコーダにおいて、ガラス基板上にＡｌ配線を微細パターンで長く形成すると、配線抵抗による電圧降下が無視できず、受光素子の微小な出力信号電流をＳ／Ｎよく検出することが難しくなる。従って、光学式エンコーダの高性能化のためには、配線抵抗を更に下げることが望まれている。
同様の問題は、光学式エンコーダに限らず、ＬＣＤや静電容量式エンコーダ等、ガラス等の絶縁性基板に回路素子を搭載する各種の集積化デバイスにおいても生じる。
【０００５】
この発明は、上記事情を考慮してなされたもので、絶縁性基板上の配線の低抵抗化と高信頼性化を図った集積化デバイスを用いたエンコーダを提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明は、光学格子が形成されたスケールと、このスケールに対して光を照射する光源と、前記スケールに対して所定ギャップをもって前記光源と共にスケールに対して相対移動可能に配置されてスケールからの透過光又は反射光を変調して受光する受光集積化デバイスとを備えた光学式エンコーダにおいて、前記受光集積化デバイスは、ガラス基板と、このガラス基板に形成されたチタンシリサイド膜及びこの上に形成された金膜の積層膜をパターニングしてなる配線と、フェースダウンボンディング方式で前記ガラス基板に搭載されて前記配線に端子が接続された受光ＩＣと、前記ガラス基板に回転塗布されて前記配線を保護する塗 布型絶縁膜とを有し、前記塗布型絶縁膜は前記受光ＩＣとガラス基板との間の間隙部を封止することを特徴とする。
【０００８】
この発明による光学式エンコーダが備える集積化デバイスよれば、チタンシリサイド（ＴｉＳｉ2）膜と金（Ａｕ）膜の積層膜を配線材料として用いることにより、シート抵抗が０．１Ω／□以下の低抵抗配線が得られる。特に、Ａｕ膜の下地にＴｉＳｉ2膜を介在させることにより、ガラス等の絶縁性基板に対して優れた密着性をもってＡｕ膜を形成することができ、信頼性の高い配線が得られる。また、配線上は回転塗布による塗布型絶縁膜で封止することにより、電蝕耐性の低いＡｕを用いた配線の電蝕保護が図られる。特に塗布型絶縁膜として低温キュアタイプのＳＯＧ膜を用いることにより、積層配線構造を形成した後の工程での劣化を確実に防止することが可能となる。
また、この発明による光学式エンコーダによれば、低抵抗の信号配線により、微小信号を確実に取り出して、Ｓ／Ｎの高い信号処理を行うことが可能になり、従って小型で高性能のエンコーダが得られる。
【０００９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施例を説明する。
図１は、この発明を透過型の光学式エンコーダに適用した実施例の分解斜視図である。この光学式エンコーダは、スケール１と、このスケール１に光を照射する光源２と、スケール１の透過光を変調して受光する受光集積化デバイス３とから構成されている。
スケール１は例えばガラス基板１０に所定ピッチの光学格子１１を形成してなる透過型スケールである。光学格子１１は、Ｃｒ等の光遮蔽膜を所定ピッチでパターン形成して作られている。
【００１０】
受光集積化デバイス３は、絶縁性基板としてガラス基板４を用い、この上に受光ＩＣチップ５を搭載して構成されて、インデックススケールを兼ねる。即ち受光ＩＣチップ５は、フォトダイオードが所定ピッチで配列形成されてインデックススケールとなるフォトダイオードアレイ５１を有する。ガラス基板４上には、受光ＩＣチップ５から得られる出力を取り出す信号配線６が予め形成されている。配線６は、後述するように、ＴｉＳｉ2膜とＡｕ膜の積層膜をパターニングして形成されたシート抵抗が０．１Ω／□以下の低抵抗配線である。受光ＩＣチップ５はフリップチップ実装方式（フェースダウンボンディング方式）でガラス基板４に搭載されて、端子が配線６に接続されている。
【００１１】
図２は、受光集積化デバイス３の要部を拡大して示す平面図とそのＡ−Ａ′断面図である。図２（ｂ）に示すように、受光ＩＣチップ５はその表面に形成された端子パッド５２を配線６が形成されたガラス基板４に半田バンプ又は金バンプを介して搭載されている。受光ＩＣチップ５が搭載された基板上は、回転塗布による塗布型絶縁膜、即ちスピンオングラス膜（以下、ＳＯＧ膜）７により覆われている。ＳＯＧ膜７は、配線６を覆うと同時に、受光ＩＣチップ５とガラス基板４との間の間隙部をも封止する。配線６のボンディング端子部では、ＳＯＧ膜７に開口７１が開けられている。
【００１２】
図３は、ＴｉＳｉ2膜６１とＡｕ膜６２の積層膜による配線６の形成工程を示している。図３（ａ）に示すように、ガラス基板４に、約２００ｎｍのＴｉＳｉ2膜６１をスパツタにより形成し、続いて約６００ｎｍのＡｕ膜６２をスパッタにより形成する。このとき好ましくは、ＴｉＳｉ2膜６１の成膜後、Ａｕ膜６２の成膜前に、ＴｉＳｉ2膜６１の表面を逆スパッタする。
【００１３】
Ａｕ膜６２を直接ガラス基板４上に形成した場合、十分な密着力が得られないが、ガラス基板４に対して密着性の高いＴｉＳｉ2膜６１を介在させることによって、配線として優れた密着性が得られる。また、ＴｉＳｉ2膜６１を逆スパッタすることにより、Ａｕ膜６２とＴｉＳｉ2膜６１との密着性も高いものとなる。
【００１４】
次に、図３（ｂ）に示すように、フォトレジスト６３をマスクとして、Ａｕ膜６２とＴｉＳｉ2膜６１の積層膜をエッチングして配線６をパターン形成する。Ａｕ膜６２のエッチングには、例えばＩ2＋ＫＩ＋Ｈ2Ｏ溶液を用いたウェットエッチング、或いはＡｒイオンビームやＣＣｌ2Ｆ2ガスプラズマを用いたドライエッチングが用いられる。また、ＴｉＳｉ2膜６１のエッチングには、Ａｕ膜６２をマスクとしたドライエッチングが用いられる。ドライエッチングガスプラズマを用いた場合には、フォトレジスト６３をマスクとして、Ａｕ膜６２とＴｉＳｉ2膜６１の連続的なエッチングも可能である。
【００１５】
上述のように配線６が形成され、受光ＩＣチップ５が搭載された後、次に図３（ｃ）に示すように、ＳＯＧ膜７を形成して、ボンディングパッド部には開口７１を開ける。ＳＯＧ膜７は、回転塗布後３００℃以下、好ましくは２６０℃程度のアニールで固められる低温キュアタイプのＳＯＧ膜とする。これにより、Ａｕ膜６２やガラス基板４の溶融や劣化が防止される。
ＳＯＧ膜７は、この実施例の場合感光性ＳＯＧ膜である。感光性ＳＯＧ膜７を用いることにより、フォトレジストを用いることなく直接露光して、開口７１を形成することができる。
【００１６】
以上のようにこの実施例の配線形成工程では、成膜にはスパッタと回転塗布が用いられ、大型のＣＶＤ装置等を必要としない。また、ＳＯＧ膜７を低温キュアタイプとすることにより、トータルのプロセス温度が最高でも２６０℃程度となり、積層配線形成後の劣化を防止して信頼性の高い配線を得ることができる。更に、ＳＯＧ膜７として感光性のものを用いることにより、レジスト工程を省略することができる。
そしてこの実施例によると、ガラス基板上の配線を従来にない低抵抗配線として、受光ＩＣチップの微小電流をＳ／Ｎよく検出することを可能とした、受光集積化デバイスを得ることができ、これを用いて小型で高性能の光学式エンコーダを得ることができる。
【００１７】
図４（ａ）（ｂ）は、この発明の別の実施例による受光集積化デバイス３の平面図とそのＢ−Ｂ′断面図を示している。上記実施例では、回路素子として受光ＩＣチップ５を用いてフリップチップ実装したのに対し、この実施例では、ガラス基板４上に直接アモルファスシリコンによるフォトダイオード８をアレイ配列して受光ＩＣを形成している。フォトダイオード８は、スケール１に対して、９０°ずつ位相がずれた４相の出力を出すように、所定ピッチで配列形成されて、これがインデックススケールを兼ねる。
【００１８】
配線６はこの実施例においても、先の実施例と同様に、ＴｉＳｉ2膜とＡｕ膜の積層膜により形成される。製造工程としては、まずフォトダイオード８をガラス基板４に形成した後、配線６を先の実施例と同様の工程で形成すればよい。具体的に配線６は、この実施例の場合、各フォトダイオード８からの引き出し配線６ａと、これらの引き出し配線６ａを複数本ずつ接続する配線６ｂとから構成されるが、これらは多層配線構造とされる。この場合層間絶縁膜としてＳＯＧ膜を用いることが好ましい。
配線６の上はこの実施例においても、図４（ｂ）に示すように、ＳＯＧ膜７により覆われる。この実施例の場合、ＳＯＧ膜７は、フォトダイオード８のアレイをも覆って塗布されている。
【００１９】
図５は、この発明を静電容量式エンコーダに適用した実施例の概略構成を示す。スケール１００は例えばガラス等の絶縁性基板１０１に転送電極１０２を配列形成して作られる。スケール１００に対して所定ギャップをもって相対移動可能に配置される送受信集積化デバイス１１０は、ガラス等の絶縁性基板１２０上に、スケール１００側の転送電極１０２と容量結合する送信電極１１１及び受信電極１１２，１１３が形成され、送信電極１１１に接続されてこれに送信信号を送る送信用ＩＣ１１４、受信電極１１２，１１３に接続される受信用ＩＣ１１５が搭載される。
この様な静電容量式エンコーダにおいて、先の実施例と同様に、送受信集積化デバイス１１０の送信電極１１１及び受信電極１１２，１１３更にこれらに接続される配線に、ＴｉＳｉ2膜とＡｕ膜の積層構造を用いる。送信電極１１１及び゛受信電極１１２，１１３の上はこの実施例においても、図４（ｂ）に示すように、ＳＯＧ膜により覆われる。これにより、高性能の静電容量式エンコーダが得られる。
【００２０】
この発明は上記実施例に限られない。例えば実施例では、透過型の光学式エンコーダを例に挙げたが、反射型の光学式エンコーダにも同様にこの発明を適用することができる。また受光ＩＣチップとは別にインデックス格子を持つ場合にも同様にこの発明は有効であり、この場合インデックス格子を配線と同様にＴｉＳｉ2膜とＡｕ膜の積層膜により形成することができる。またこの発明の集積化デバイス構造は、光学式エンコーダや静電容量式エンコーダに限らず、その他の各種測長器等に適用することができる。絶縁性基板としては、ガラス基板の他、セラミックや、シリコン酸化膜等の絶縁膜で覆われたシリコン基板等を用いた場合にもこの発明は有効である。
【００２１】
【発明の効果】
以上述べたようにこの発明による光学式エンコーダが備える集積化デバイスによれば、ＴｉＳｉ2膜とＡｕ膜の積層膜を配線材料として用いることにより、低抵抗配線が得られる。特に、Ａｕ膜の下地にＴｉＳｉ2膜を介在させることにより、絶縁性基板に対して優れた密着性をもってＡｕ膜を形成することができ、信頼性の高い配線が得られる。また、配線上は回転塗布による塗布型絶縁膜で覆うことにより、配線の電蝕保護が図られ、特に塗布型絶縁膜として低温キュアタイプのＳＯＧ膜を用いることにより、積層配線構造を形成した後の工程での劣化を確実に防止することが可能となる。
また、この発明による光学式エンコーダによれば、低抵抗の信号配線により、微小信号を取り出して、Ｓ／Ｎの高い信号処理を行うことが可能になり、従って高性能のエンコーダが得られる。
【図面の簡単な説明】
【図１】 この発明の一実施例による光学式エンコーダを示す分解斜視図である。
【図２】 同実施例の要部構造を示す平面図と断面図である。
【図３】 同実施例の配線形成工程を示す図である。
【図４】 この発明の他の実施例による受光集積化デバイスを示す平面図と断面図である。
【図５】 この発明の他の実施例による静電容量式エンコーダを示す分解斜視図である。
【符号の説明】
１…スケール、２…光源、３…受光集積化デバイス、４…ガラス基板、５…受光ＩＣチップ、６…配線、６１…ＴｉＳｉ2膜、６２…Ａｕ膜、７…ＳＯＧ膜。
Claims (1)
- 光学格子が形成されたスケールと、このスケールに対して光を照射する光源と、前記スケールに対して所定ギャップをもって前記光源と共にスケールに対して相対移動可能に配置されてスケールからの透過光又は反射光を変調して受光する受光集積化デバイスとを備えた光学式エンコーダにおいて、前記受光集積化デバイスは、
ガラス基板と、
このガラス基板に形成されたチタンシリサイド膜及びこの上に形成された金膜の積層膜をパターニングしてなる配線と、
フェースダウンボンディング方式で前記ガラス基板に搭載されて前記配線に端子が接続された受光ＩＣと、
前記ガラス基板に回転塗布されて前記配線を保護する塗布型絶縁膜とを有し、
前記塗布型絶縁膜は前記受光ＩＣとガラス基板との間の間隙部を封止していることを特徴とする光学式エンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02358398A JP3905623B2 (ja) | 1998-02-04 | 1998-02-04 | 光学式エンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02358398A JP3905623B2 (ja) | 1998-02-04 | 1998-02-04 | 光学式エンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11224975A JPH11224975A (ja) | 1999-08-17 |
| JP3905623B2 true JP3905623B2 (ja) | 2007-04-18 |
Family
ID=12114608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02358398A Expired - Fee Related JP3905623B2 (ja) | 1998-02-04 | 1998-02-04 | 光学式エンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3905623B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555504B2 (ja) * | 2000-05-11 | 2010-10-06 | 株式会社ミツトヨ | 機能デバイスユニット及びその製造方法 |
| FR2824186B1 (fr) * | 2001-04-27 | 2003-09-05 | Security Vision Concept | Nouveau capteur de luminosite et son procede de fabrication |
| JP5052181B2 (ja) | 2007-03-30 | 2012-10-17 | 富士フイルム株式会社 | 放射線検出器 |
| CN102668081B (zh) | 2009-12-26 | 2016-02-03 | 佳能株式会社 | 固态图像拾取装置和图像拾取系统 |
| JP6281268B2 (ja) * | 2013-12-06 | 2018-02-21 | 大日本印刷株式会社 | ガス増幅を用いた放射線検出器 |
-
1998
- 1998-02-04 JP JP02358398A patent/JP3905623B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11224975A (ja) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199777A (en) | Semiconductor device and a method of manufacturing the same | |
| KR100791730B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7986021B2 (en) | Semiconductor device | |
| US7445947B2 (en) | Method of manufacturing solid-state imaging device and solid-state imaging device | |
| JP4165129B2 (ja) | 裏面入射型固体撮像素子 | |
| JPH08278193A (ja) | 赤外線検出素子とその製造方法 | |
| WO2005004195A2 (en) | Method and apparatus for packaging integrated circuit devices | |
| KR20010092663A (ko) | 고체 촬상장치 및 그 제조방법 | |
| JP2005026314A (ja) | 固体撮像素子の製造方法 | |
| TWI351759B (en) | Semiconductor device and method for making same | |
| JP5634836B2 (ja) | 分光センサの製造方法 | |
| JP3905623B2 (ja) | 光学式エンコーダ | |
| JP2002231921A (ja) | 固体撮像装置及びその製造方法 | |
| KR101496673B1 (ko) | 샌드위치 구조물을 갖춘 열 복사 검출 장치, 그 장치의 제조 방법 및 용도 | |
| JP2010245121A (ja) | 半導体装置 | |
| JPH11223532A (ja) | 集積化デバイス及びこれを用いたエンコーダ | |
| US8158452B2 (en) | Backside-illuminated imaging device and manufacturing method of the same | |
| WO2010090188A1 (ja) | 輻射センサおよびその製造方法 | |
| JPH10289994A (ja) | 光センサ集積回路装置 | |
| TWI643325B (zh) | 影像感測器及其製造方法 | |
| KR100720098B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| JP2685397B2 (ja) | 密着型イメージセンサの製造方法 | |
| JPS62245655A (ja) | 半導体装置 | |
| JP3470790B2 (ja) | 受光素子アレイ | |
| JPH0430533A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160119 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |