JP3904497B2

JP3904497B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3904497B2
Application number: JP2002267031A
Authority: JP
Inventors: 建夫花島; 博信宮; 総之中尾; 忠雄光田
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2002-09-12
Filing date: 2002-09-12
Publication date: 2007-04-11
Anticipated expiration: 2022-09-12
Also published as: JP2004104014A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特に、複数枚の基板をボートに装填して処理室において一括処理するバッチ式半導体製造装置が使用される半導体装置の製造方法に関し、例えば、半導体集積回路装置（以下、ＩＣという。）が作り込まれる半導体ウエハ（以下、ウエハという。）に窒化シリコン（Ｓｉ₃ Ｎ₄ ）やポリシリコン等を堆積（デポジション）させるＣＶＤ膜形成工程や、酸化や拡散だけでなくイオン打ち込み後のキャリア活性化や平坦化のためのリフロー等にも適用される熱処理（thermal treatment ）工程に関する。
【０００２】
ＩＣの製造方法において、ウエハに窒化シリコンやポリシリコン等のＣＶＤ膜をデポジションする工程にバッチ式縦形ホットウオール形減圧ＣＶＤ装置が広く使用されている。バッチ式縦形ホットウオール形減圧ＣＶＤ装置（以下、ＣＶＤ装置という。）は、ウエハが搬入される処理室を形成するインナチューブおよびこのインナチューブを取り囲むアウタチューブから構成され縦形に設置されたプロセスチューブと、インナチューブ内に原料ガスを導入するガス導入管と、プロセスチューブ内を真空排気する排気管と、プロセスチューブ外に敷設されてプロセスチューブ内を加熱するヒータとを備えており、複数枚のウエハがボートによって垂直方向に整列されて保持された状態でインナチューブ内に下端の炉口から搬入され、インナチューブ内に原料ガスがガス導入管から導入されるとともに、ヒータによってプロセスチューブ内が加熱されることにより、ウエハにＣＶＤ膜がデポジションされるように構成されている。
【０００３】
近年、ＩＣの製造方法においては、ＱＴＡＴ（Quick Turn Around Time。製品の仕込みから完成までの時間を短縮すること。）が要望されている。この背景としては、生産の形態が小品種大量生産から多品種少量生産への変遷してきたことにある。例えば、ＤＲＡＭのような同一製品を大量に製造する場合におけるＣＶＤ装置においては、ボートへのウエハの装填枚数はボートの最大装填枚数ということになる。しかし、システムＬＳＩ等の多品種少量生産の場合には、ボートへのウエハの装填枚数をボートの最大装填枚数に維持することが困難になり、ボートの最大装填枚数の５０〜７０％の装填率をもって処理したり、甚だしき場合には２枚や３枚のウエハを処理する必要が発生する。
【０００４】
このような場合においては、一回の処理作業（以下、バッチという。）相互間の成膜のばらつきを抑制するために、各バッチ間の処理条件を同一に制御することが、一般的に実施されている。例えば、一回のバッチで処理すべきウエハ（以下、製品ウエハという。）の枚数が減少した場合には、製品とならないウエハ（以下、フィルダミーウエハという。）を減少した枚数分の製品ウエハの代わりに補充することにより、枚数が減少したバッチの処理条件を枚数が減少しない時のバッチの処理条件と同一に制御することが、実施されている。
【０００５】
このようにフィルダミーウエハを装填する理由は、次の通りである。フィルダミーウエハを補充しないで、不足したままのバッチで製品ウエハに成膜を施すと、減少したウエハ枚数分の空きスペースがインナチューブの処理室内に形成され、この空きスペースに面するウエハの膜厚が厚くなるため、これを防止する必要があるためである。空きスペースに面するウエハの膜厚が厚くなる理由は、この空きスペースにおいてウエハに消費されない未反応の原料の濃度が高くなり、これに伴って、空きスペースに近接するウエハ上の原料の濃度も高くなることによるものと理解される。
【０００６】
【発明が解決しようとする課題】
しかしながら、フィルダミーウエハを補充するＩＣの製造方法においては、フィルダミーウエハの分だけ製造コストが上昇してしまうという問題点がある。
【０００７】
本発明の目的は、最大装填枚数よりも少ない枚数の基板を処理する場合に製造コストの増加を抑制しつつ最大装填枚数の場合と同一の処理条件で最大装填枚数の場合と同等以上の処理結果を得ることができる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
課題を解決するための第一の手段は、ボートに装填可能な最大枚数よりも少ない枚数の基板を前記ボートによって支持して処理室内において前記基板を処理する際に、前記基板の間隔を前記ボートの全長にわたって均等に装填された状態で前記基板を処理することを特徴とする。
【０００９】
課題を解決するための第二の手段は、上下で一対の端板と、該両端板間に架設されて垂直に配設された複数本の保持部材とを備えており、該保持部材には多数の保持溝が長手方向に等間隔に配されて互いに対向して開口するように刻設されているボートにおける該保持溝に装填可能な最大枚数よりも少ない枚数の基板を前記保持溝によって支持して処理室内において前記基板を処理する際に、前記ボートの長手方向全長にわたって一段置きの前記保持溝に前記基板を装填された状態で前記基板を処理することを特徴とする。
課題を解決するための第三の手段は、上下で一対の端板と、該両端板間に架設されて垂直に配設された複数本の保持部材とを備えており、該保持部材には多数の保持溝が長手方向に等間隔に配されて互いに対向して開口するように刻設されているボートにおける該保持溝に装填可能な最大枚数よりも少ない枚数の基板を前記保持溝によって支持して処理室内において前記基板を処理する際に、前記ボートの長手方向全長にわたって三段置きの前記保持溝に前記基板を装填された状態で前記基板を処理することを特徴とする。
【００１０】
前記した手段によれば、最大装填枚数よりも少ない枚数の基板はボートの全長にわたって均等に装填された状態になるため、ボートにフィルダミーウエハを装填しなくとも、ボートに大きな空きスペースが発生するのを防止することができる。したがって、ボート上の複数枚の基板は処理室に供給された処理ガスを均等に消費して行くため、複数枚の基板の処理ガスによる処理結果は影響を殆ど受けずに済む。その結果、処理する基板の枚数が減少したバッチであっても、枚数が減少しない通常のバッチと同等の処理結果を得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に即して説明する。
【００１２】
本実施の形態において、本発明に係る半導体装置の製造方法は、ＩＣの製造方法として構成されており、本実施の形態に係るＩＣの製造方法は特徴工程として、ＩＣが作り込まれるウエハに窒化シリコンを成膜する成膜工程を備えている。本実施の形態に係るＩＣの製造方法における特徴工程である成膜工程は、図１に示されているＣＶＤ装置（バッチ式縦形ホットウオール形減圧ＣＶＤ装置）によって実施される。まず、図１に示されているＣＶＤ装置について説明する。
【００１３】
図１に示されているように、ＣＶＤ装置は中心線が垂直になるように縦に配されて固定的に支持された縦形のプロセスチューブ１を備えている。プロセスチューブ１はインナチューブ２とアウタチューブ３とから構成されており、インナチューブ２は石英ガラスまたは炭化シリコン（ＳｉＣ）が使用されて円筒形状に一体成形され、アウタチューブ３は石英ガラスまたは炭化シリコン（ＳｉＣ）が使用されて円筒形状に一体成形されている。インナチューブ２は上下両端が開口した円筒形状に形成されており、インナチューブ２の筒中空部はボートによって垂直方向に整列した状態に保持された複数枚のウエハが搬入される処理室４を実質的に形成している。インナチューブ２の下端開口は被処理基板としてのウエハを出し入れするための炉口５を実質的に構成している。したがって、インナチューブ２の内径は取り扱うウエハの最大外径よりも大きくなるように設定されている。
【００１４】
アウタチューブ３は内径がインナチューブ２の外径よりも大きく上端が閉塞し下端が開口した円筒形状に形成されており、インナチューブ２にその外側を取り囲むように同心円に被せられている。インナチューブ２とアウタチューブ３との間の下端部は円形リング形状に形成されたマニホールド６によって気密封止されており、マニホールド６はインナチューブ２およびアウタチューブ３についての交換等のためにインナチューブ２およびアウタチューブ３にそれぞれ着脱自在に取り付けられている。マニホールド６がＣＶＤ装置の機枠２１に支持されることにより、プロセスチューブ１は垂直に据え付けられた状態になっている。
【００１５】
マニホールド６の側壁の上部には排気管７が接続されており、排気管７は高真空排気装置（図示せず）に接続されて処理室４を所定の真空度に真空排気し得るように構成されている。排気管７はインナチューブ２とアウタチューブ３との間に形成された隙間に連通した状態になっており、インナチューブ２とアウタチューブ３との隙間によって排気路８が、横断面形状が一定幅の円形リング形状に構成されている。排気管７がマニホールド６に接続されているため、排気管７は円筒形状の中空体を形成されて垂直に延在した排気路８の最下端部に配置された状態になっている。
【００１６】
マニホールド６の側壁の下部にはガス導入管９がインナチューブ２の炉口５に連通するように接続されており、ガス導入管９には原料ガス供給装置およびキャリアガス供給装置（いずれも図示せず）に接続されている。ガス導入管９によって炉口５に導入されたガスはインナチューブ２の処理室４内を流通して排気路８を通って排気管７によって排気される。また、マニホールド６の側壁の下部における他の場所には圧力計１０がインナチューブ２の炉口５に連通するように接続されており、圧力計１０はインナチューブ２の処理室４における上流側領域の圧力を測定するように構成されている。
【００１７】
マニホールド６には下端開口を閉塞するシールキャップ１７が垂直方向下側から当接されるようになっている。シールキャップ１７はアウタチューブ３やマニホールド６の外径と略等しい円盤形状に形成されており、プロセスチューブ１の外部に垂直に設備されたボートエレベータ（図示せず）によって垂直方向に昇降されるように構成されている。シールキャップ１７の中心線上には被処理基板としてのウエハＷを保持するためのボート１１が垂直に立脚されて支持されるようになっている。
【００１８】
ボート１１は上下で一対の端板１２、１３と、両端板１２、１３間に架設されて垂直に配設された複数本（本実施の形態においては三本。）の保持部材１４とを備えており、三本の保持部材１４には多数の保持溝１５が長手方向に等間隔に配されて互いに対向して開口するように刻設されている。ボート１１は三本の保持部材１４の保持溝１５間にウエハＷの外周部を挿入されることにより、複数枚のウエハＷを水平にかつ互いに中心を揃えた状態に整列させて保持するようになっている。本実施の形態において、ボート１１は一バッチについて最大で１７２枚のウエハＷを装填可能に設定されている。すなわち、ボート１１の三本の保持部材１４には保持溝１５が１７２段配列されている。また、保持溝１５のピッチ（間隔）は５．２ｍｍに設定されている。
【００１９】
ボート１１とシールキャップ１７との間には断熱キャップ部１６が配置されており、断熱キャップ部１６はボート１１をシールキャップ１７の上面から持ち上げた状態に支持することにより、ボート１１の下端を炉口５の位置から適当な距離だけ離間させるように構成されている。
【００２０】
アウタチューブ３の外部にはプロセスチューブ１を加熱するヒータユニット１８が同心円に設置されており、ヒータユニット１８はＣＶＤ装置の機枠２１に支持されることにより垂直に据え付けられている。ヒータユニット１８は断熱槽１９とヒータ２０とを備えている。断熱槽１９はステンレス鋼等の薄板が上端が閉塞した円筒形状に形成されてなるケースの内周にガラスウール等の断熱材が内張りされて構築されており、ヒータ２０は抵抗発熱体によって構成されて断熱槽１９の内周面に螺旋状に敷設されている。
【００２１】
次に、本実施の形態に係るＩＣの製造方法における前記構成に係るＣＶＤ装置による成膜工程のバッチの一回を、ウエハに窒化シリコン（Ｓｉ₃ Ｎ₄ ）のＣＶＤ膜が形成される場合について説明する。
【００２２】
図１に示されているように、複数枚のウエハＷを整列保持したボート１１はシールキャップ１７の上にウエハＷ群が並んだ方向が垂直になる状態で載置され、ボートエレベータによって差し上げられてインナチューブ２の炉口５から処理室４に搬入（ボートローディング）されて行き、シールキャップ１７に支持されたままの状態で処理室４に存置される。この状態で、シールキャップ１７は炉口５をシールした状態になる。
【００２３】
プロセスチューブ１の内部が所定の真空度（数十Ｐａ以下）に排気管７によって真空排気される。この際、プロセスチューブ１の内部の圧力は圧力計１０によって測定され、真空度がフィードバック制御される。また、ヒータユニット１８によってプロセスチューブ１の内部が所定の温度（例えば、７６０℃程度）に全体にわたって加熱される。
【００２４】
次いで、処理ガスとしての原料ガス２２がインナチューブ２の処理室４にガス導入管９によって供給される。Ｓｉ₃ Ｎ₄ のＣＶＤ膜をデポジションする場合には原料ガス２２として、ＳｉＨ₂ Ｃｌ₂ とＮＨ₃ や、ＳｉＨ₄ とＮＨ₃ 等が処理室４に導入される。
【００２５】
導入された原料ガス２２はインナチューブ２の処理室４を上昇し、上端開口からインナチューブ２とアウタチューブ３との隙間によって形成された排気路８に流出して排気管７から排気される。原料ガス２２は処理室４を通過する際に、ウエハＷの表面に接触する。この接触による原料ガス２２のＣＶＤ反応により、ウエハＷの表面にはＳｉ₃ Ｎ₄ のＣＶＤ膜が堆積（デポジション）する。
【００２６】
Ｓｉ₃ Ｎ₄ のＣＶＤ膜が所望の堆積膜厚だけデポジションされる予め設定された処理時間が経過すると、シールキャップ１７が下降されて炉口５が開口されるとともに、ボート１１に保持された状態でウエハＷ群が炉口５からプロセスチューブ１の外部に搬出される。以上のようにして複数枚のウエハＷにＳｉ₃ Ｎ₄ が一回のバッチ処理によって成膜される。
【００２７】
そして、本実施の形態に係るＩＣの製造方法におけるＣＶＤ装置による成膜工程においては、図１に示されているように、ウエハＷはボート１１の保持溝１５に一段置きに装填されており、総装填枚数は８６枚になっている。すなわち、ウエハＷの間隔はボート１１に装填可能な最大枚数１７２枚の時の間隔の５．２ｍｍの二倍である１０．４ｍｍに設定されている。つまり、本実施の形態においては、成膜の処理条件を同一にするために必要なフィルダミーウエハが省略されている。但し、後述するサイドダミーウエハがウエハ群の下部および上部にそれぞれ装填されている。なお、本実施の形態においては、製品ウエハは６４枚であり、サイドダミーウエハは２２枚である。
【００２８】
本実施の形態によれば、成膜の処理条件を最大装填枚数の時の成膜処理条件と同一としても、ボートに装填されたウエハ群のうち中央部における製品ウエハ群については、ウエハ面内の膜厚均一性（±％）を許容の範囲内に抑制し得ることが、図２〜図４によって後述する実験によって検証された。なお、ウエハの装填枚数を減少させ、かつ、成膜の処理条件を最大装填枚数の場合と同一にしてもウエハ面内の膜厚均一性の悪化を防止することができる理由は、８６枚のウエハＷ群がボート１１に全長にわたって一枚置きに均等に分配されることにより、大きな空きスペースが処理室４に形成されないために、大きな空きスペースにおいてウエハに消費されないことによる未反応の原料の濃度が高くなる現象が発生するのを未然に防止することができ、その結果、ボート１１の全長にわたってウエハＷ相互間の膜厚が均一になるものと、推察される。
【００２９】
本実施の形態によれば、成膜の処理条件を同一にするためのフィルダミーウエハを省略することにより、フィルダミーウエハに消費されるコストを低減することができるため、ＩＣの製造方法におけるコストを大幅に低減することができる。図５〜図７について後述するサイドダミーウエハを考慮外において検討すると、例えば、８６枚のウエハを一回のバッチで処理する場合には、従来例では８６枚のフィルダミーウエハが使用されることになるが、本実施の形態によれば、フィルダミーウエハは使用せずに済むため、ＩＣの製造方法のコストを大幅に低減することができる。
【００３０】
図２〜図４はウエハの装填枚数とボート上の各ウエハの膜厚分布との関係を示す折れ線グラフであり、横軸にはボート上のウエハの位置（保持溝の段番号）が取られ、縦軸には膜厚（Å）が取られている。折れ線の折れ点は膜厚が測定されたウエハの位置を示している。なお、成膜条件はいずれの場合も同一であり、次の通りである。ヒータユニット１８の加熱温度分布は７９５．０℃〜７５０．０℃である。原料ガスおよび流量は、ＳｉＨ₂ Ｃｌ₂ が７０ｓｃｃｍ（スタンダード立方センチメートル毎分）、ＮＨ₃ が３５０ｓｃｃｍである。圧力は１５Ｐａである。
【００３１】
図２は従来例の場合を示している。折れ線Ａは１５０枚のウエハがボートに装填された場合を示しており、折れ線Ｂは１００枚のウエハがボートに装填された場合を示しており、折れ線Ｃは５０枚のウエハがボートに装填された場合を示している。いずれの場合もウエハはボートの保持溝にそれぞれ挿入されており、１１段目の保持溝から装填され始めてガス流の上流側、すなわち、ボートのボトム側に詰めて装填されている。なお、このウエハ群の上流側（下部側）および下流側（上部側）には、後述するサイドダミーウエハがそれぞれ、１０枚、５枚、中央部のウエハ群と隣接して連続的に装填されている。例えば、折れ線Ａの場合のウエハ装填状態は、図８（ａ）のようになる。図２において、折れ線Ａの場合にはウエハ膜厚相互間の均一性は１．５％以下に制御されている。しかし、折れ線Ｂの場合には約９０段目の保持溝のウエハから膜厚が急激に増加しており、折れ線Ｃの場合には約４０段目の保持溝のウエハから膜厚が急激に増加している。このように折れ線Ｂおよび折れ線Ｃの場合に下流側（上部側）のウエハの膜厚が増加する理由は、処理室の下流側（上部側）に大きな空きスペースが形成されるためと、推察される。
【００３２】
なお、この折れ線Ｂおよび折れ線Ｃの場合における膜厚の増加を補正するのに、膜厚が厚くなるウエハ群の上部に対応するヒータの領域の設定温度を折れ線Ａの場合の設定値よりも低く設定して補正することが、考えられる。しかしながら、温度設定を変更することは、最適な温度の特定が必要になるばかりでなく、設定変更後に膜厚分布を確認するための成膜が必要になってしまうために、結局、製造コストの増加を招くことになる。
【００３３】
図３は本発明の第一の実施の形態に相当する場合を示しており、ウエハの間隔を通常の間隔である５．２ｍｍの二倍である１０．４ｍｍとして、ウエハを一段置きに保持溝に装填した場合を示している。折れ線Ａは６４枚のウエハがボートに装填された場合を示しており、折れ線Ｂは４３枚のウエハがボートに装填された場合を示しており、折れ線Ｃは２２枚のウエハがボートに装填された場合を示している。折れ線Ａ、折れ線Ｂおよび折れ線Ｃのすべての場合において、ウエハ群は２１段目の保持溝から通常のウエハ間隔の二倍に装填されている。なお、このウエハ群の上流側（下部側）および下流側（上部側）には、後述するサイドダミーウエハがそれぞれ、１０枚、５枚、中央部のウエハ群と隣接して連続的に装填されている。例えば、折れ線Ａの場合のウエハ装填状態は、図８（ｂ）のようになる。このサイドダミーウエハについても中央部のウエハ群と同様にウエハ間隔を通常の二倍としてウエハを一段置きに保持溝に保持している。図３における折れ線Ａ、折れ線Ｂおよび折れ線Ｃのいずれの場合においても、図２の折れ線Ｂおよび折れ線Ｃの場合のような上部のウエハ群における膜厚の増加はなく、同一の処理条件で枚数を変更した場合において、膜厚が変化しないことが検証されている。
【００３４】
図４は本発明の第二の実施の形態に相当する場合を示しており、ウエハの間隔を通常の間隔である５．２ｍｍの四倍である２０．８ｍｍとして、ウエハを三段置きに保持溝に装填した場合を示している。折れ線Ａは２３枚のウエハがボートに装填された場合を示しており、折れ線Ｂは１２枚のウエハがボートに装填された場合を示しており、折れ線Ｃは６枚のウエハがボートに装填された場合を示している。折れ線Ａ、折れ線Ｂおよび折れ線Ｃのすべての場合において、ウエハ群は４１段目の保持溝から通常の基板間隔の四倍の間隔で装填されている。なお、上記ウエハ群の上流側（下部側）、下流側（上部側）には、後述するサイドダミーウエハがそれぞれ、１０枚、５枚、中央部のウエハ群と隣接して連続的に装填される。例えば、折れ線Ａの場合のウエハ装填状態は、図８（ｃ）のようになる。このサイドダミーウエハについても、上記ウエハ群と同様、ウエハ間隔を通常の四倍としてウエハを保持溝に保持している。図４における折れ線Ａ、折れ線Ｂおよび折れ線Ｃのいずれの場合においても、図２の折れ線Ｂおよび折れ線Ｃの場合のような上部のウエハ群における膜厚の増加はなく、同一の処理条件で枚数を変更した場合において、膜厚が変化しないことが検証されている。
【００３５】
ここで、図２〜図４の結果を纏めると、次の表１の通りとなる。
【表１】

【００３６】
そして、図２〜図４の結果を、図１に示されている隣合うウエハの間隔Ｌ１と、ウエハの外周から処理室の内面までの間隔Ｌ２との比（Ｌ１／Ｌ２）を求めたところ、表１のＬ１／Ｌ２の通りになった。表１の関係により、Ｌ１／Ｌ２の値が「０．３」以上の時には、ボートの最大装填枚数の場合の処理条件を変更しなくとも同一の処理条件にてウエハ枚数の減少に対してボート最大枚数の場合と同等以上の成膜が可能であることが判明した。
【００３７】
ところで、ＣＶＤ装置のバッチ処理による成膜方法においては、ボートに装填されたウエハ群の下部（プロセスチューブのボトム側部分でガス流の上流側部分）およびウエハ群の上部（プロセスチューブのトップ側部分でガス流の下流側部分）におけるウエハ面内の膜厚均一性を悪化させないために、サイドダミーウエハと称されるダミーウエハがウエハ群の下部（ガス流の上流側）および上部（ガス流の下流側）に設置される。従来、このサイドダミーウエハはウエハ群の下部側（上流側）で１０枚程度であり、ウエハ群の上部側（下流側）で５枚程度である。下部側のサイドダミーウエハが設置される理由は、プロセスチューブのボトム側から供給される原料ガスの流れを層流にするのに必要な助走距離を得るためである。また、上部側のサイドダミーウエハが設置される理由は、プロセスチューブのトップ側からの輻射熱を遮断するためである。
【００３８】
このサイドダミーウエハは一バッチ毎に成膜されることにより発塵源になるため、サイドダミーウエハは数バッチ毎に交換する必要がある。窒化シリコンが成膜される場合には、０．８μｍ毎にサイドダミーウエハが交換されるのが一般的である。したがって、一回のバッチに装填されるウエハ群のうちサイドダミーウエハが占める枚数を低減することにより、ＩＣの製造コストを低減することができる。
【００３９】
図５〜図７はウエハの位置とウエハの面内膜厚均一性との関係を示すグラフであり、横軸にはウエハの位置が取られ、縦軸には面内膜厚均一性（±％）が取られている。図５〜図７において、（ａ）は処理室におけるガス流の上流側（プロセスチューブのボトム側）に配置されたウエハ群の場合を示しており、（ｂ）は同じく下流側（トップ側）に配置されたウエハ群の場合を示している。なお、成膜の処理条件はいずれの場合も同一であり、図２〜図４の場合と同じである。
【００４０】
図５は従来例の場合を示しており、図２の場合に対応している。すなわち、ウエハの間隔（ピッチ）はボートに装填可能な最大枚数である１７２枚の時の間隔つまりボート１１の保持溝１５のピッチである５．２ｍｍに設定されている。図５において、目標の面内膜厚均一性を±２％に設定すると、図５（ａ）に示されたボトム側ウエハ群においては下端から１０枚目までが目標の面内膜厚均一性を超えており、図５（ｂ）に示されたトップ側ウエハ群においては上端から５枚目までが目標の面内膜厚均一性を超えている。したがって、この場合には、ボトム側ウエハ群においては少なくとも１０枚のサイドダミーウエハが必要になり、トップ側ウエハ群においては少なくとも５枚のサイドダミーウエハが必要になるということになる。これは、前述した一般的なサイドダミーウエハの設置方法と一致している。
【００４１】
図６は前述した図３の本発明の第一の実施の形態と対応しており、ウエハの間隔がボートに装填可能な最大枚数１７２枚の時の間隔の二倍である１０．４ｍｍに設定されている。すなわち、図１に示されているように、ウエハＷはボート１１の保持溝１５に一段置きに装填されており、装填枚数は８６枚になっている。図６において、目標の面内膜厚均一性を±２％に設定すると、図６（ａ）に示されたボトム側ウエハ群において±２％以下になるのは下から４枚目であり、図６（ｂ）に示されたトップ側ウエハ群において±２％以下になるのは上から４枚目である。したがって、この場合には、ボトム側ウエハ群においては３枚のサイドダミーウエハで済み、トップ側ウエハ群においても３枚のサイドダミーウエハで済むことになる。
【００４２】
図７は前述した図４の本発明の第二の実施の形態と対応しており、ウエハの間隔がボートに装填可能な最大枚数１７２枚の時の間隔の四倍である２０．８ｍｍに設定されている。すなわち、ウエハＷはボート１１の保持溝１５に三段置きに装填されており、装填枚数は４３枚になっている。図７において、目標の面内膜厚均一性を±２％に設定すると、図７（ａ）に示されたボトム側ウエハ群において±２％以下になるのは下から３枚目であり、図７（ｂ）に示されたトップ側ウエハ群においては全てのウエハが±２％以下になっている。したがって、この場合に必要なサイドダミーウエハの枚数はボトム側ウエハ群の２枚だけということになる。以上のことから、ウエハの装填間隔を変更調整することによってサイドダミーウエハの必要枚数を低減し得ることが、究明されたわけである。そして、サイドダミーウエハの枚数を低減することにより、サイドダミーウエハに消費されるコストを低減することができるため、ＩＣの製造方法におけるコストをより一層低減することができる。
【００４３】
ここで、図５〜図７の結果を纏めると、次の表２の通りとなる。
【表２】

【００４４】
そして、図５〜図７の結果を、図１に示されている隣合うウエハの間隔Ｌ１と、ウエハの外周から処理室の内面までの間隔Ｌ２との比（Ｌ１／Ｌ２）を求めたところ、表１のＬ１／Ｌ２の通りになった。表２の関係により、Ｌ１／Ｌ２の値が「０．３」以上の時には、サイドダミーウエハの枚数を低減することができることが判明した。また、Ｌ１／Ｌ２の値を０．７以上とすれば、トップ側サイドダミーウエハすなわち下流側のサイドダミーウエハをなくすことができることが判明した。
【００４５】
以上説明したように、本実施の形態に係るＩＣの製造方法においては、多品種少量製品やロットの編成の都合等の理由によって一回のバッチで処理する製品ウエハの枚数が減少した場合であっても、処理条件を最大装填枚数の時の処理条件と同一にさせるためのフィルダミーウエハを省略することができるため、ＩＣの製造コストを大幅に低減することができる。しかも、サイドダミーウエハの枚数も低減することができるため、ＩＣの製造コストをより一層低減することができる。
【００４６】
なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。
【００４７】
成膜処理はＳｉ₃ Ｎ₄ のＣＶＤ膜を形成する処理に限らず、ポリシリコンや酸化シリコン等の他のＣＶＤ膜を形成する処理であってもよいし、酸化処理や拡散だけでなくイオン打ち込み後のキャリア活性化や平坦化のためのリフロー等にも使用される拡散やアニール等の熱処理にも適用することができる。
【００４８】
ＣＶＤ装置はバッチ式縦形ホットウオール形減圧ＣＶＤ装置に限らず、横形ホットウオール形減圧ＣＶＤ装置等の他のＣＶＤ装置であってもよい。
【００４９】
前記実施の形態ではウエハに処理が施される場合について説明したが、処理対象はホトマスクやプリント配線基板、液晶パネル、コンパクトディスクおよび磁気ディスク等であってもよい。
【００５０】
【発明の効果】
本発明によれば、最大装填枚数よりも少ない枚数の基板を処理する場合に製造コストの増加を抑制しつつ最大装填枚数の場合と同一の処理条件で最大装填枚数の場合と同等以上の処理結果を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＩＣの製造方法のＣＶＤ装置による成膜工程を示す正面断面図である。
【図２】ウエハの装填枚数とボート上の各ウエハの膜厚分布との関係を示す折れ線グラフであり、従来例の場合を示している。
【図３】本発明の第一の実施の形態を示す折れ線グラフである。
【図４】本発明の第二の実施の形態を示す折れ線グラフである。
【図５】ウエハの位置とウエハの面内膜厚均一性との関係を示すグラフであり、図２に対応している。
【図６】同じく図３に対応するグラフである。
【図７】同じく図４に対応するグラフである。
【図８】ウエハの配置図であり、（ａ）は従来例の場合を示し、（ｂ）は二倍の間隔で配置した場合を示し、（ｃ）は四倍の間隔を配置した場合を示している。
【符号の説明】
Ｗ…ウエハ（基板）、１…プロセスチューブ、２…インナチューブ、３…アウタチューブ、４…処理室、５…炉口、６…マニホールド、７…排気管、８…排気路、９…ガス導入管、１０…圧力計、１１…ボート、１２、１３…端板、１４…保持部材、１５…保持溝、１６…断熱キャップ部、１７…シールキャップ、１８…ヒータユニット、１９…断熱槽、２０…ヒータ、２１…機枠、２２…原料ガス（処理ガス）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device using a batch type semiconductor manufacturing apparatus in which a plurality of substrates are loaded into a boat and collectively processed in a processing chamber. (Hereinafter referred to as IC) a semiconductor wafer (hereinafter referred to as a wafer) on which silicon nitride (Si) is formed._Three N_Four ) And polysilicon film deposition process for depositing polysilicon, etc., and thermal treatment process applied not only to oxidation and diffusion, but also to reflow for carrier activation and planarization after ion implantation. About.
[0002]
In an IC manufacturing method, a batch type vertical hot wall type low pressure CVD apparatus is widely used in a process of depositing a CVD film such as silicon nitride or polysilicon on a wafer. A batch type vertical hot wall type low pressure CVD apparatus (hereinafter referred to as a CVD apparatus) is composed of an inner tube forming a processing chamber into which a wafer is carried and an outer tube surrounding the inner tube, and a process tube installed in a vertical shape. A plurality of wafers including a gas introduction pipe for introducing a raw material gas into the inner tube, an exhaust pipe for evacuating the process tube, and a heater installed outside the process tube to heat the inside of the process tube. Are carried into the inner tube from the bottom furnace port while being vertically aligned by the boat, the raw material gas is introduced into the inner tube from the gas introduction tube, and the interior of the process tube is heated by the heater. The CVD film is deposited on the wafer. There.
[0003]
In recent years, in the IC manufacturing method, QTAT (Quick Turn Around Time, which shortens the time from preparation to completion of a product) has been demanded. The reason for this is that the form of production has changed from mass production of small varieties to small production of many varieties. For example, in a CVD apparatus for manufacturing a large number of identical products such as DRAM, the number of wafers loaded into a boat is the maximum number of boats loaded. However, in the case of high-mix low-volume production such as system LSIs, it becomes difficult to maintain the number of wafers loaded on a boat at the maximum number of loaded boats, and the loading rate is 50 to 70% of the maximum number of loaded boats. In the case where the process is carried out in a long time, or two or three wafers need to be processed.
[0004]
In such a case, in order to suppress variations in film formation between processing operations (hereinafter referred to as batches), it is common practice to control the processing conditions between the batches in the same way. Has been. For example, when the number of wafers (hereinafter referred to as product wafers) to be processed in one batch is reduced, the number of wafers that are not products (hereinafter referred to as fill dummy wafers) is reduced. Instead of replenishing, the processing conditions of the batch with the reduced number of sheets are controlled to be the same as the processing conditions of the batch when the number of sheets does not decrease.
[0005]
The reason for loading the fill dummy wafer in this way is as follows. If a product wafer is deposited in a shortage batch without refilling the fill dummy wafer, an empty space corresponding to the reduced number of wafers is formed in the inner tube processing chamber, and the wafer film facing this empty space is formed. This is because the thickness is increased and it is necessary to prevent this. The reason why the film thickness of the wafer facing the vacant space increases is that the concentration of unreacted raw material that is not consumed by the wafer in this vacant space increases, and along with this, the concentration of the raw material on the wafer adjacent to the vacant space also increases. It is understood that this is due to the increase.
[0006]
[Problems to be solved by the invention]
However, in the IC manufacturing method for replenishing the fill dummy wafer, there is a problem that the manufacturing cost increases by the amount of the fill dummy wafer.
[0007]
The object of the present invention is to suppress the increase in manufacturing cost when processing a number of substrates smaller than the maximum number of sheets to be loaded, and to achieve a processing result equal to or greater than that of the maximum number of sheets to be loaded under the same processing conditions as those for the maximum number of sheets to be loaded. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of obtaining the above.
[0008]
[Means for Solving the Problems]
The first means for solving the problem is that the boat supports a number of substrates smaller than the maximum number that can be loaded in the boat.In the processing chamberWhen processing the substrate, the distance between the substrates is set to the boat.The substrate in a state of being uniformly loaded over the entire length of the substrateIt is characterized by that.
[0009]
The second means to solve the problem isIt has a pair of upper and lower end plates and a plurality of holding members arranged vertically between the two end plates, and the holding members have a number of holding grooves arranged at equal intervals in the longitudinal direction. When processing the substrates in the processing chamber with the holding grooves supporting a smaller number of substrates than the maximum number that can be loaded in the holding grooves in a boat that is carved to open facing each other. The substrate is processed in a state in which the substrate is loaded in the holding grooves that are arranged in stages over the entire length in the longitudinal direction of the boat.It is characterized by that.
A third means for solving the problem includes a pair of upper and lower end plates and a plurality of holding members provided between the both end plates and arranged vertically. The holding grooves support a number of substrates smaller than the maximum number that can be loaded in the holding grooves in a boat in which a large number of holding grooves are arranged at equal intervals in the longitudinal direction and are opened so as to face each other. Then, when processing the substrate in the processing chamber, the substrate is processed in a state where the substrate is loaded in the holding grooves arranged in three stages over the entire length in the longitudinal direction of the boat.
[0010]
According to the above-described means, since the number of substrates smaller than the maximum number of loaded substrates is evenly loaded over the entire length of the boat, a large vacant space is generated in the boat without loading the fill dummy wafer into the boat. Can be prevented. Therefore, since the plurality of substrates on the boat consume the processing gas supplied to the processing chamber evenly, the processing result of the processing gas on the plurality of substrates is hardly affected. As a result, even in a batch in which the number of substrates to be processed is reduced, a processing result equivalent to a normal batch in which the number of substrates is not reduced can be obtained.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0012]
In the present embodiment, the semiconductor device manufacturing method according to the present invention is configured as an IC manufacturing method, and the IC manufacturing method according to the present embodiment is nitrided to a wafer in which an IC is formed as a characteristic process. A film forming process for forming silicon is provided. The film forming process, which is a characteristic process in the IC manufacturing method according to the present embodiment, is performed by the CVD apparatus (batch type vertical hot wall type reduced pressure CVD apparatus) shown in FIG. First, the CVD apparatus shown in FIG. 1 will be described.
[0013]
As shown in FIG. 1, the CVD apparatus includes a vertical process tube 1 which is vertically arranged so that the center line is vertical and is fixedly supported. The process tube 1 includes an inner tube 2 and an outer tube 3. The inner tube 2 is integrally formed into a cylindrical shape using quartz glass or silicon carbide (SiC), and the outer tube 3 is formed of quartz glass or silicon carbide. (SiC) is used and is integrally formed into a cylindrical shape. The inner tube 2 is formed in a cylindrical shape whose upper and lower ends are open, and the cylindrical hollow portion of the inner tube 2 substantially includes the processing chamber 4 into which a plurality of wafers held in a state aligned in a vertical direction by a boat are carried. Is formed. The lower end opening of the inner tube 2 substantially constitutes a furnace port 5 for taking in and out a wafer as a substrate to be processed. Therefore, the inner diameter of the inner tube 2 is set to be larger than the maximum outer diameter of the wafer to be handled.
[0014]
The outer tube 3 is formed in a cylindrical shape having an inner diameter larger than the outer diameter of the inner tube 2 and closed at the upper end and opened at the lower end. The outer tube 3 is covered with a concentric circle so as to surround the outer side. The lower end portion between the inner tube 2 and the outer tube 3 is hermetically sealed by a manifold 6 formed in a circular ring shape. The manifold 6 is an inner tube for exchanging the inner tube 2 and the outer tube 3. 2 and the outer tube 3 are detachably attached. Since the manifold 6 is supported by the machine casing 21 of the CVD apparatus, the process tube 1 is installed vertically.
[0015]
An exhaust pipe 7 is connected to the upper part of the side wall of the manifold 6, and the exhaust pipe 7 is connected to a high vacuum exhaust device (not shown) so that the processing chamber 4 can be exhausted to a predetermined degree of vacuum. Has been. The exhaust pipe 7 is in a state of communicating with a gap formed between the inner tube 2 and the outer tube 3, and the exhaust passage 8 has a cross-sectional shape having a constant width by the gap between the inner tube 2 and the outer tube 3. It is configured in a circular ring shape. Since the exhaust pipe 7 is connected to the manifold 6, the exhaust pipe 7 is formed in a cylindrical hollow body and is disposed at the lowermost end portion of the exhaust passage 8 extending vertically.
[0016]
A gas introduction pipe 9 is connected to the lower portion of the side wall of the manifold 6 so as to communicate with the furnace port 5 of the inner tube 2, and the source gas supply device and the carrier gas supply device (both not shown) are connected to the gas introduction pipe 9. Connected). The gas introduced into the furnace port 5 by the gas introduction pipe 9 flows through the processing chamber 4 of the inner tube 2, passes through the exhaust path 8, and is exhausted by the exhaust pipe 7. In addition, a pressure gauge 10 is connected to another place in the lower portion of the side wall of the manifold 6 so as to communicate with the furnace port 5 of the inner tube 2, and the pressure gauge 10 is an upstream region in the processing chamber 4 of the inner tube 2. It is comprised so that the pressure of may be measured.
[0017]
A seal cap 17 that closes the lower end opening is brought into contact with the manifold 6 from the lower side in the vertical direction. The seal cap 17 is formed in a disk shape substantially equal to the outer diameter of the outer tube 3 or the manifold 6, and is lifted and lowered in the vertical direction by a boat elevator (not shown) installed vertically outside the process tube 1. It is configured. On the center line of the seal cap 17, a boat 11 for holding a wafer W as a substrate to be processed is vertically supported and supported.
[0018]
The boat 11 includes a pair of upper and

lower end plates

12 and 13, and a plurality of (three in the present embodiment) holding members 14 provided between the both

end plates

12 and 13 and arranged vertically. In the three holding members 14, a large number of holding grooves 15 are arranged at equal intervals in the longitudinal direction so as to be opened facing each other. The boat 11 inserts the outer peripheral portion of the wafer W between the holding grooves 15 of the three holding members 14 so that the plurality of wafers W are aligned and held in a state where the centers are aligned with each other. It has become. In the present embodiment, the boat 11 is set so that a maximum of 172 wafers W can be loaded per batch. That is, the holding grooves 15 are arranged in 172 stages on the three holding members 14 of the boat 11. Further, the pitch (interval) of the holding grooves 15 is set to 5.2 mm.
[0019]
A heat insulating cap portion 16 is disposed between the boat 11 and the seal cap 17, and the heat insulating cap portion 16 supports the boat 11 in a state where it is lifted from the upper surface of the seal cap 17, thereby lowering the lower end of the boat 11 to the furnace. It is configured to be separated from the position of the mouth 5 by an appropriate distance.
[0020]
A heater unit 18 for heating the process tube 1 is installed concentrically outside the outer tube 3, and the heater unit 18 is installed vertically by being supported by a machine frame 21 of the CVD apparatus. The heater unit 18 includes a heat insulating tank 19 and a heater 20. The heat insulation tank 19 is constructed by lining a heat insulating material such as glass wool on the inner periphery of a case formed of a thin plate made of stainless steel or the like in a cylindrical shape whose upper end is closed, and the heater 20 is constituted by a resistance heating element. The heat insulating tank 19 is spirally laid on the inner peripheral surface.
[0021]
Next, one batch of the film forming process by the CVD apparatus according to the above configuration in the IC manufacturing method according to the present embodiment is applied to the silicon nitride (Si_Three N_Four ) Will be described.
[0022]
As shown in FIG. 1, the boat 11 in which a plurality of wafers W are aligned and held is placed on the seal cap 17 in a state where the direction in which the groups of wafers W are arranged is vertical, and is lifted up by a boat elevator. Then, it is carried into the processing chamber 4 from the furnace port 5 of the inner tube 2 (boat loading) and is left in the processing chamber 4 while being supported by the seal cap 17. In this state, the seal cap 17 seals the furnace port 5.
[0023]
The inside of the process tube 1 is evacuated by the exhaust pipe 7 to a predetermined degree of vacuum (several tens of Pa or less). At this time, the pressure inside the process tube 1 is measured by the pressure gauge 10, and the degree of vacuum is feedback-controlled. Further, the interior of the process tube 1 is heated to a predetermined temperature (for example, about 760 ° C.) by the heater unit 18 as a whole.
[0024]
Next, the raw material gas 22 as the processing gas is supplied to the processing chamber 4 of the inner tube 2 by the gas introduction pipe 9. Si_Three N_Four When depositing a CVD film of SiH, the source gas 22 is SiH.₂ Cl₂ And NH_Three And SiH_Four And NH_Three Etc. are introduced into the processing chamber 4.
[0025]
The introduced source gas 22 ascends in the processing chamber 4 of the inner tube 2, flows out from the upper end opening to the exhaust path 8 formed by the gap between the inner tube 2 and the outer tube 3, and is exhausted from the exhaust pipe 7. The source gas 22 contacts the surface of the wafer W when passing through the processing chamber 4. Due to the CVD reaction of the source gas 22 due to this contact, the surface of the wafer W has Si_Three N_Four The CVD film is deposited.
[0026]
Si_Three N_Four When a predetermined processing time during which the CVD film is deposited by a desired deposited film thickness has elapsed, the seal cap 17 is lowered to open the furnace port 5, and the wafer W is held in the boat 11. A group is carried out of the process tube 1 from the furnace port 5. As described above, Si is applied to a plurality of wafers W._Three N_Four Is formed by one batch process.
[0027]
Then, in the film forming process by the CVD apparatus in the IC manufacturing method according to the present embodiment, as shown in FIG. 1, the wafers W are loaded in the holding grooves 15 of the boat 11 every other stage, The total number of loaded sheets is 86. That is, the interval between the wafers W is set to 10.4 mm, which is twice the interval of 5.2 mm when the maximum number of 172 sheets that can be loaded into the boat 11 is reached. That is, in this embodiment, a fill dummy wafer necessary for making the film forming process conditions the same is omitted. However, side dummy wafers, which will be described later, are loaded on the lower and upper portions of the wafer group, respectively. In the present embodiment, there are 64 product wafers and 22 side dummy wafers.
[0028]
According to the present embodiment, even if the film forming process conditions are the same as the film forming process conditions when the maximum number of sheets is loaded, the product wafer group in the center of the wafer groups loaded in the boat It was verified by experiments described later with reference to FIGS. 2 to 4 that the film thickness uniformity (±%) can be suppressed within an allowable range. The reason why the film thickness uniformity in the wafer surface can be prevented from being reduced even if the number of wafers loaded is reduced and the film forming process conditions are the same as the case of the maximum loading number is 86 sheets. Since the wafer W group is evenly distributed over the entire length to the boat 11 so that a large empty space is not formed in the processing chamber 4, the concentration of unreacted raw material due to not being consumed by the wafer in the large empty space. It can be presumed that the phenomenon of the increase in the thickness of the boat 11 can be prevented, and as a result, the film thickness between the wafers W becomes uniform over the entire length of the boat 11.
[0029]
According to the present embodiment, the cost consumed in the fill dummy wafer can be reduced by omitting the fill dummy wafer for making the film forming process conditions the same. Can be greatly reduced. If the side dummy wafer described later with reference to FIGS. 5 to 7 is not considered, for example, when 86 wafers are processed in one batch, the conventional example uses 86 fill dummy wafers. However, according to the present embodiment, it is not necessary to use the fill dummy wafer, so that the cost of the IC manufacturing method can be greatly reduced.
[0030]
2 to 4 are line graphs showing the relationship between the number of wafers loaded and the film thickness distribution of each wafer on the boat. The horizontal axis indicates the wafer position (holding groove step number) on the boat. The vertical axis represents the film thickness (Å). The broken point of the broken line indicates the position of the wafer where the film thickness is measured. The film forming conditions are the same in all cases and are as follows. The heating temperature distribution of the heater unit 18 is 795.0 ° C to 750.0 ° C. Source gas and flow rate are SiH₂ Cl₂ 70sccm (standard cubic centimeter per minute), NH_Three Is 350 sccm. The pressure is 15 Pa.
[0031]
FIG. 2 shows a conventional example. A broken line A shows a case where 150 wafers are loaded into the boat, a broken line B shows a case where 100 wafers are loaded into the boat, and a broken line C shows 50 wafers loaded into the boat. Shows the case. In either case, the wafers are respectively inserted into the holding grooves of the boat, and are loaded from the 11th stage holding groove and are packed and loaded on the upstream side of the gas flow, that is, on the bottom side of the boat. In addition, on the upstream side (lower side) and downstream side (upper side) of this wafer group, 10 or 5 side dummy wafers, which will be described later, are continuously loaded adjacent to the central wafer group. ing. For example, the wafer loading state in the case of the broken line A is as shown in FIG. In FIG. 2, in the case of the broken line A, the uniformity between the wafer film thicknesses is controlled to 1.5% or less. However, in the case of the broken line B, the film thickness suddenly increases from the wafer in the holding groove at the 90th stage, and in the case of the broken line C, the film thickness increases rapidly from the wafer in the holding groove at the 40th stage. is doing. Thus, in the case of the polygonal line B and the polygonal line C, the reason why the film thickness of the downstream (upper side) wafer increases is presumed that a large empty space is formed on the downstream side (upper side) of the processing chamber. The
[0032]
In order to correct the increase in the film thickness in the case of the polygonal line B and the polygonal line C, the set temperature of the heater region corresponding to the upper part of the wafer group in which the film thickness increases becomes lower than the set value in the case of the polygonal line A. Setting and correcting can be considered. However, changing the temperature setting not only requires identification of the optimum temperature, but also requires film formation for confirming the film thickness distribution after the setting change. Will lead to an increase.
[0033]
FIG. 3 shows a case corresponding to the first embodiment of the present invention. The wafer interval is set to 10.4 mm, which is twice the normal interval of 5.2 mm, and the wafers are held in every other step. Shows the case of loading. A broken line A shows a case where 64 wafers are loaded into the boat, a broken line B shows a case where 43 wafers are loaded into the boat, and a broken line C shows 22 wafers loaded into the boat. Shows the case. In all cases of the polygonal line A, the polygonal line B, and the polygonal line C, the wafer group is loaded from the holding groove on the 21st stage to twice the normal wafer interval. In addition, on the upstream side (lower side) and downstream side (upper side) of this wafer group, 10 or 5 side dummy wafers, which will be described later, are continuously loaded adjacent to the central wafer group. ing. For example, the wafer loading state in the case of the broken line A is as shown in FIG. The side dummy wafers are also held in the holding grooves every other stage with the wafer interval being doubled as in the case of the central wafer group. In any case of the polygonal line A, the polygonal line B, and the polygonal line C in FIG. 3, the film thickness does not increase in the upper wafer group as in the case of the polygonal line B and the polygonal line C in FIG. It has been verified that the film thickness does not change when changed.
[0034]
FIG. 4 shows a case corresponding to the second embodiment of the present invention, where the wafer interval is 20.8 mm, which is four times the normal interval of 5.2 mm, and the wafers are held in three steps. The case where it loaded in the groove | channel is shown. A broken line A indicates a case where 23 wafers are loaded into the boat, a broken line B indicates a case where 12 wafers are loaded into the boat, and a broken line C indicates that six wafers are loaded into the boat. Shows the case. In all cases of the polygonal line A, the polygonal line B, and the polygonal line C, the wafer group is loaded at intervals of four times the normal substrate interval from the 41st stage holding groove. In addition, on the upstream side (lower side) and the downstream side (upper side) of the wafer group, 10 or 5 side dummy wafers, which will be described later, are continuously loaded adjacent to the central wafer group. The For example, the wafer loading state for the polygonal line A is as shown in FIG. Also for this side dummy wafer, the wafer is held in the holding groove with the wafer interval being four times the normal as in the above wafer group. In any case of the polygonal line A, the polygonal line B, and the polygonal line C in FIG. 4, the film thickness does not increase in the upper wafer group as in the case of the polygonal line B and the polygonal line C in FIG. It has been verified that the film thickness does not change when changed.
[0035]
Here, the results of FIGS. 2 to 4 are summarized as shown in Table 1 below.
[Table 1]

[0036]
2 to 4, the ratio (L1 / L2) between the distance L1 between adjacent wafers shown in FIG. 1 and the distance L2 from the outer periphery of the wafer to the inner surface of the processing chamber is obtained. , L1 / L2 in Table 1 was obtained. According to the relationship in Table 1, when the value of L1 / L2 is “0.3” or more, the boat does not change the number of wafers under the same processing condition without changing the processing condition for the maximum loading number of boats. It has been found that film formation equal to or greater than that of the maximum number is possible.
[0037]
By the way, in the film forming method by batch processing of the CVD apparatus, the lower part of the wafer group loaded in the boat (the upstream part of the gas flow at the bottom part of the process tube) and the upper part of the wafer group (the top part of the process tube) In order not to deteriorate the film thickness uniformity in the wafer surface at the downstream portion of the gas flow, dummy wafers called side dummy wafers are located at the lower part (upstream side of the gas flow) and upper part (downstream of the gas flow) of the wafer group. Side). Conventionally, the number of side dummy wafers is about 10 on the lower side (upstream side) of the wafer group, and about 5 on the upper side (downstream side) of the wafer group. The reason for installing the lower side dummy wafer is to obtain a run-up distance necessary for making the flow of the source gas supplied from the bottom side of the process tube into a laminar flow. The reason for installing the upper side dummy wafer is to block the radiant heat from the top side of the process tube.
[0038]
Since the side dummy wafer is formed into a film every batch and becomes a dust generation source, the side dummy wafer needs to be replaced every several batches. When silicon nitride is deposited, the side dummy wafer is generally replaced every 0.8 μm. Therefore, by reducing the number of side dummy wafers in the wafer group loaded in one batch, the IC manufacturing cost can be reduced.
[0039]
5 to 7 are graphs showing the relationship between the wafer position and the in-plane film thickness uniformity of the wafer. The horizontal axis represents the wafer position, and the vertical axis represents the in-plane film thickness uniformity (± %) Has been taken. 5 to 7, (a) shows the case of a wafer group arranged on the upstream side of the gas flow in the processing chamber (bottom side of the process tube), and (b) shows the downstream side (top side). The case of the wafer group arrange | positioned is shown. Note that the film forming process conditions are the same in any case, and are the same as those in FIGS.
[0040]
FIG. 5 shows the case of the conventional example and corresponds to the case of FIG. That is, the wafer interval (pitch) is set to the interval of 172 sheets, which is the maximum number of sheets that can be loaded into the boat, that is, the pitch of the holding grooves 15 of the boat 11 is 5.2 mm. In FIG. 5, when the target in-plane film thickness uniformity is set to ± 2%, in the bottom side wafer group shown in FIG. In the top wafer group shown in FIG. 5B, the fifth wafer from the upper end exceeds the target in-plane film thickness uniformity. Therefore, in this case, at least 10 side dummy wafers are required in the bottom wafer group, and at least 5 side dummy wafers are required in the top wafer group. This is consistent with the general side dummy wafer placement method described above.
[0041]
FIG. 6 corresponds to the first embodiment of the present invention of FIG. 3 described above, and the wafer interval is set to 10.4 mm, which is twice the interval when the maximum number of 172 sheets that can be loaded into the boat. Has been. That is, as shown in FIG. 1, the wafers W are loaded into the holding grooves 15 of the boat 11 every other stage, and the number of loaded wafers is 86. In FIG. 6, when the target in-plane film thickness uniformity is set to ± 2%, the bottom wafer group shown in FIG. In the top-side wafer group shown in FIG. 6B, it is the fourth wafer from the top that is ± 2% or less. Therefore, in this case, three side dummy wafers are sufficient for the bottom side wafer group, and three side dummy wafers are sufficient for the top side wafer group.
[0042]
FIG. 7 corresponds to the second embodiment of the present invention of FIG. 4 described above, and the wafer interval is set to 20.8 mm, which is four times the interval when the maximum number of 172 sheets that can be loaded on the boat. Has been. That is, the wafers W are loaded into the holding grooves 15 of the boat 11 every three steps, and the number of loaded wafers is 43. In FIG. 7, when the target in-plane film thickness uniformity is set to ± 2%, the bottom wafer group shown in FIG. In the top wafer group shown in FIG. 7B, all wafers are within ± 2%. Therefore, the number of side dummy wafers required in this case is only two in the bottom wafer group. From the above, it has been investigated that the necessary number of side dummy wafers can be reduced by changing and adjusting the wafer loading interval. Further, by reducing the number of side dummy wafers, the cost consumed by the side dummy wafers can be reduced, so that the cost in the IC manufacturing method can be further reduced.
[0043]
Here, the results of FIGS. 5 to 7 are summarized as shown in Table 2 below.
[Table 2]

[0044]
5 to 7 were obtained as a ratio (L1 / L2) between the distance L1 between adjacent wafers shown in FIG. 1 and the distance L2 from the outer periphery of the wafer to the inner surface of the processing chamber. , L1 / L2 in Table 1 was obtained. From the relationship in Table 2, it was found that the number of side dummy wafers can be reduced when the value of L1 / L2 is “0.3” or more. It has also been found that if the value of L1 / L2 is 0.7 or more, the top side dummy wafer, that is, the downstream side dummy wafer can be eliminated.
[0045]
As described above, the IC manufacturing method according to the present embodiment is a case where the number of product wafers processed in one batch is reduced due to reasons such as the production of a variety of low-volume products or lots. However, since the fill dummy wafer for making the processing conditions the same as the processing conditions for the maximum number of sheets to be loaded can be omitted, the manufacturing cost of the IC can be greatly reduced. Moreover, since the number of side dummy wafers can be reduced, IC manufacturing costs can be further reduced.
[0046]
Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.
[0047]
Deposition processing is Si_Three N_Four In addition to the process for forming the CVD film, the process may be a process for forming another CVD film such as polysilicon or silicon oxide. In addition to the oxidation process and diffusion, carrier activation and planarization after ion implantation are also possible. It can also be applied to a heat treatment such as diffusion or annealing used for reflow for the purpose.
[0048]
The CVD apparatus is not limited to a batch type vertical hot wall type low pressure CVD apparatus, but may be another CVD apparatus such as a horizontal type hot wall type low pressure CVD apparatus.
[0049]
In the above embodiment, the case where the wafer is processed has been described. However, the processing target may be a photomask, a printed wiring board, a liquid crystal panel, a compact disk, a magnetic disk, or the like.
[0050]
【The invention's effect】
According to the present invention, when processing a smaller number of substrates than the maximum number of sheets to be processed, a processing result equal to or greater than that in the case of the maximum number of sheets to be loaded under the same processing conditions as in the case of the maximum number of sheets to be loaded while suppressing an increase in manufacturing cost. Can be obtained.
[Brief description of the drawings]
FIG. 1 is a front cross-sectional view showing a film forming process by a CVD apparatus in an IC manufacturing method according to an embodiment of the present invention.
FIG. 2 is a line graph showing the relationship between the number of wafers loaded and the film thickness distribution of each wafer on a boat, showing the case of a conventional example.
FIG. 3 is a line graph showing the first embodiment of the present invention.
FIG. 4 is a line graph showing a second embodiment of the present invention.
FIG. 5 is a graph showing the relationship between the wafer position and the in-plane film thickness uniformity of the wafer, and corresponds to FIG.
6 is a graph corresponding to FIG. 3. FIG.
FIG. 7 is a graph corresponding to FIG.
8A and 8B are layout diagrams of a wafer, in which FIG. 8A shows a case of a conventional example, FIG. 8B shows a case of being arranged at a double interval, and FIG. 8C is a case of arranging a quadruple interval. Show.
[Explanation of symbols]
W ... wafer (substrate), 1 ... process tube, 2 ... inner tube, 3 ... outer tube, 4 ... processing chamber, 5 ... furnace port, 6 ... manifold, 7 ... exhaust pipe, 8 ... exhaust passage, 9 ... gas introduction Pipe, 10 ... Pressure gauge, 11 ... Boat, 12, 13 ... End plate, 14 ... Holding member, 15 ... Holding groove, 16 ... Heat insulation cap part, 17 ... Seal cap, 18 ... Heater unit, 19 ... Heat insulation tank, 20 ... heater, 21 ... machine frame, 22 ... source gas (processing gas).

Claims

When the substrate is processed in the processing chamber while supporting a smaller number of substrates than the maximum number that can be loaded in the boat in the processing chamber, the substrates are spaced evenly over the entire length of the boat. A method for manufacturing a semiconductor device, comprising:

It has a pair of upper and lower end plates and a plurality of holding members arranged vertically between the two end plates, and the holding members have a number of holding grooves arranged at equal intervals in the longitudinal direction. When processing the substrates in the processing chamber with the holding grooves supporting a smaller number of substrates than the maximum number that can be loaded in the holding grooves in a boat that is carved to open facing each other. the method of manufacturing a semi-conductor device you comprising treating the substrate in a state of being loaded with the substrate to the holding groove of every stage throughout the entire longitudinal length of the boat.

It has a pair of upper and lower end plates and a plurality of holding members arranged vertically between the two end plates, and the holding members have a number of holding grooves arranged at equal intervals in the longitudinal direction. When processing the substrates in the processing chamber with the holding grooves supporting a smaller number of substrates than the maximum number that can be loaded in the holding grooves in a boat that is carved to open facing each other. the method of manufacturing a semi-conductor device you comprising treating the substrate in a state where the loaded said substrate holding groove of every three stages throughout the entire longitudinal length of the boat.

4. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate includes at least a product wafer group and a dummy wafer loaded under the product wafer group. 5.