【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、バッチ式熱処理装置（ｆｕｒｎａｃｅ ）を使用して複数枚の基板に一括して成膜処理や酸化処理、拡散処理、イオン打ち込み後のキャリア活性化や平坦化のためのリフロー処理およびアニール処理等の熱処理（ｔｈｅｒｍａｌ ｔｒｅａｔｍｅｎｔ ）を施す工程を備えたものに係り、例えば、半導体集積回路装置（以下、ＩＣという。）が作り込まれる半導体ウエハ（以下、ウエハという。）に窒化シリコン（Ｓｉ３ Ｎ４ ）やポリシリコン等を堆積（デポジション）させるのに利用して有効なものに関する。
【０００２】
ＩＣの製造方法において、ウエハに窒化シリコンやポリシリコン等のＣＶＤ膜をデポジションするのにバッチ式縦形ホットウオール形減圧ＣＶＤ装置が広く使用されている。バッチ式縦形ホットウオール形減圧ＣＶＤ装置（以下、ＣＶＤ装置という。）は、ウエハが搬入される処理室を形成するインナチューブおよびこのインナチューブを取り囲むアウタチューブから構成され縦形に設置されたプロセスチューブと、インナチューブ内に原料ガスを導入するガス導入管と、プロセスチューブ内を真空排気する排気管と、プロセスチューブ外に敷設されてプロセスチューブ内を加熱するヒータとを備えており、複数枚のウエハがボートによって垂直方向に整列されて保持された状態でインナチューブ内に下端の炉口から搬入され、原料ガスがインナチューブ内にガス導入管から導入されるとともに、プロセスチューブ内がヒータによって加熱されることにより、ＣＶＤ膜がウエハにデポジションされるように構成されている。
【０００３】
このようなＣＶＤ装置を使用したＩＣの製造方法おいては、一回の処理作業（以下、バッチという。）相互間の成膜のばらつきを抑制するために、各バッチ間の処理条件を同一に制御することが、一般的に実施されている。例えば、一回のバッチで処理すべきウエハ（以下、製品ウエハという。）の枚数が減少した場合には、製品とならないウエハ（以下、フィルダミーウエハという。）を減少した枚数分の製品ウエハの代わりに補充することにより、枚数が減少したバッチの処理条件を枚数が減少しない時のバッチの処理条件と同一に制御することが、実施されている。しかしながら、フィルダミーウエハを補充するＩＣの製造方法においては、フィルダミーウエハの分だけ製造コストが上昇してしまうという問題点がある。この製造コストの増加はウエハのサイズが３００ｍｍになると、顕著になり膨大なものとなる。
【０００４】
この膨大な製造コストの増加を回避するために、フィルダミーウエハを補充しないで、不足したままのバッチで製品ウエハに成膜を施すと、減少したウエハ枚数分の空きスペースがインナチューブの処理室内に形成されるので、そのバッチにおける成膜速度（単位時間当たりに形成されるＣＶＤ膜の厚さ）が、処理すべきウエハの枚数が減少しない時のバッチの成膜速度に対して変化してしまい、バッチ内およびバッチ間の成膜の膜厚にばらつきが発生するという問題点がある。
【０００５】
そこで、本出願人は、製造コストの増加を抑制しつつ処理結果のばらつきの発生を防止することができる半導体装置の製造方法として、複数枚の基板を保持したボートが処理室内に搬入され、この処理室内に処理ガスが供給されて基板に処理が施される半導体装置の製造方法において、前記ボートに保持可能な枚数よりも少ない枚数の基板が前記ボートに保持されるに際しては、その複数枚の基板は前記ボートの前記処理室内にて前記処理ガスの上流側となる領域に詰められて保持されることを特徴とする半導体装置の製造方法を、提案した（例えば、特許文献１参照）。
【０００６】
下流側に空きスペースが形成されていると、処理ガスの気相反応または拡散によって空きスペース近傍の基板への処理速度が速くなり、バッチ（複数枚の基板）内の処理状態の分布を悪化される場合もあるが、前記した半導体装置の製造方法によれば、複数枚の基板がボートの処理ガスの上流側の領域に詰めて保持されていることにより、複数枚の基板は処理室に供給された処理ガスを直ちに消費して行くため、処理室における処理ガスの下流側に空きスペースが形成されていても、複数枚の基板の処理ガスによる処理結果は影響を殆ど受けずに済む。その結果、処理する基板の枚数が減少したバッチであっても、枚数が減少しない通常のバッチと同等の処理結果を得ることができる。
【０００７】
【特許文献１】
特開２００１−３３８８８３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、前記した半導体装置の製造方法においては、複数枚の基板がボートの処理ガスの上流側の領域に詰めて保持されることによって処理室における処理ガスの下流側に形成された空きスペースが、複数枚の基板の処理ガスによる処理結果について極僅かな影響を及ぼすために、基板の面間（バッチ内）膜厚の均一性が低下するという問題点があることが本発明者によって明らかにされた。
【０００９】
本発明の目的は、製造コストの増加を抑制しつつ処理結果のばらつきの発生を確実に防止することができる半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
課題を解決するための第一の手段は、複数枚の基板を保持したボートが処理室内に搬入され、この処理室内に処理ガスが供給されて基板に処理が施される半導体装置の製造方法において、
前記ボートに保持可能な枚数よりも少ない枚数の基板が前記ボートに保持されるに際しては、その複数枚の基板は前記ボートの前記処理室内にて前記処理ガスの上流側となる領域に詰められて保持されるとともに、このボートの基板保持領域が複数の領域に分けられ、この各領域において保持される基板間の間隔が各領域毎に相異されることを特徴とする。
【００１１】
第二の手段は、前記各領域における前記基板間の間隔は、前記処理ガスの上流側に比べて下流側が小さく設定されることを特徴とする。
【００１２】
ボートにおいて処理ガスの空間の影響を受けない領域の基板のピッチを広げると、処理ガスの基板に対する成膜速度が増加することが究明された。そこで、前記した手段においては、空間の影響を受けない領域において、処理ガスの影響を受けない領域を複数の領域に分けるとともに、この各領域において保持される基板間の間隔を各領域毎に相異させて各領域間の成膜速度を相異させることにより、各領域の基板同士間の膜厚を相互に均一になるように調整するものとした。
【００１３】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に即して説明する。
【００１４】
本実施の形態において、本発明に係る半導体装置の製造方法は、ＩＣの製造方法として構成されており、本実施の形態に係るＩＣの製造方法は特徴工程として、ＩＣが作り込まれる基板としてのウエハに例えば窒化シリコンを成膜する成膜工程を備えている。本実施の形態に係るＩＣの製造方法における特徴工程である成膜工程は、図１に示されているＣＶＤ装置（バッチ式縦形ホットウオール形減圧ＣＶＤ装置）によって実施される。まず、図１に示されているＣＶＤ装置について説明する。
【００１５】
図１に示されているように、ＣＶＤ装置は中心線が垂直になるように縦に配されて固定的に支持された縦形のプロセスチューブ１を備えている。プロセスチューブ１はインナチューブ２とアウタチューブ３とから構成されており、インナチューブ２は石英（ＳｉＯ２ ）または炭化シリコン（ＳｉＣ）が使用されて円筒形状に一体成形され、アウタチューブ３は石英または炭化シリコンが使用されて円筒形状に一体成形されている。インナチューブ２は上下両端が開口した円筒形状に形成されており、インナチューブ２の筒中空部はボートによって垂直方向に整列した状態に保持された複数枚のウエハが搬入される処理室４を実質的に形成している。インナチューブ２の下端開口は被処理基板としてのウエハを出し入れするための炉口５を実質的に構成している。したがって、インナチューブ２の内径は取り扱うウエハの最大外径よりも大きくなるように設定されている。
【００１６】
アウタチューブ３は内径がインナチューブ２の外径よりも大きく上端が閉塞し下端が開口した円筒形状に形成されており、インナチューブ２にその外側を取り囲むように同心円に被せられている。インナチューブ２とアウタチューブ３との間の下端部は円形リング形状に形成されたマニホールド６によって気密封止されており、マニホールド６はインナチューブ２およびアウタチューブ３についての交換等のためにインナチューブ２およびアウタチューブ３にそれぞれ着脱自在に取り付けられている。マニホールド６がＣＶＤ装置の機枠２１に支持されることにより、プロセスチューブ１は垂直に据え付けられた状態になっている。
【００１７】
マニホールド６の側壁の上部には排気管７が接続されており、排気管７は高真空排気装置（図示せず）に接続されて処理室４を所定の真空度に真空排気し得るように構成されている。排気管７はインナチューブ２とアウタチューブ３との間に形成された隙間に連通した状態になっており、インナチューブ２とアウタチューブ３との隙間によって排気路８が、横断面形状が一定幅の円形リング形状に構成されている。排気管７がマニホールド６に接続されているため、排気管７は円筒形状の中空体を形成されて垂直に延在した排気路８の最下端部に配置された状態になっている。
【００１８】
マニホールド６の側壁の下部にはガス導入管９がインナチューブ２の炉口５に連通するように接続されており、ガス導入管９には原料ガス供給装置およびキャリアガス供給装置（いずれも図示せず）に接続されている。ガス導入管９によって炉口５に導入されたガスはインナチューブ２の処理室４内を流通して排気路８を通って排気管７によって排気される。また、マニホールド６の側壁の下部における他の場所には圧力計１０がインナチューブ２の炉口５に連通するように接続されており、圧力計１０はインナチューブ２の処理室４における上流側領域の圧力を測定するように構成されている。
【００１９】
マニホールド６には下端開口を閉塞するシールキャップ１７が垂直方向下側から当接されるようになっている。シールキャップ１７はアウタチューブ３やマニホールド６の外径と略等しい円盤形状に形成されており、プロセスチューブ１の外部に垂直に設備されたボートエレベータ（図示せず）によって垂直方向に昇降されるように構成されている。シールキャップ１７の中心線上には被処理基板としてのウエハＷを保持するためのボート１１が垂直に立脚されて支持されるようになっている。
【００２０】
ボート１１は上下で一対の端板１２、１３と、両端板１２、１３間に架設されて垂直に配設された複数本（本実施の形態においては三本。）の保持部材１４とを備えており、三本の保持部材１４には多数の保持溝１５が長手方向に間隔を置いて配されて互いに対向して開口するように刻設されている。ボート１１は三本の保持部材１４の保持溝１５間にウエハＷの外周部を挿入されることにより、複数枚のウエハＷを水平にかつ互いに中心を揃えた状態に整列させて保持するようになっている。原則として、ボート１１は一バッチについて最大で１７２枚のウエハＷを装填可能に構成されている。すなわち、ボート１１の三本の保持部材１４には保持溝１５が１７２段配列されている。また、原則として、保持溝１５のピッチ（間隔）は５．２ｍｍに設定されている。なお、ボート１１とシールキャップ１７との間には断熱キャップ部１６が配置されており、断熱キャップ部１６はボート１１をシールキャップ１７の上面から持ち上げた状態に支持することにより、ボート１１の下端を炉口５の位置から適当な距離だけ離間させるように構成されている。
【００２１】
アウタチューブ３の外部にはプロセスチューブ１を加熱するヒータユニット１８が同心円に設置されており、ヒータユニット１８はＣＶＤ装置の機枠２１に支持されることにより垂直に据え付けられている。ヒータユニット１８は断熱槽１９とヒータ２０とを備えている。断熱槽１９はステンレス鋼等の薄板が上端が閉塞した円筒形状に形成されて成るケースの内周にガラスウール等の断熱材が内張りされて構築されており、ヒータ２０は抵抗発熱体によって構成されて断熱槽１９の内周面に敷設されている。ヒータ２０は処理室４を所定の温度分布に制御するように構成されている。
【００２２】
次に、本実施の形態に係るＩＣの製造方法における前記構成に係るＣＶＤ装置による成膜工程のバッチの一回を、ウエハに窒化シリコン（Ｓｉ３ Ｎ４ ）のＣＶＤ膜が形成される場合について説明する。
【００２３】
図１に示されているように、複数枚のウエハＷを整列保持したボート１１はシールキャップ１７の上にウエハＷ群が並んだ方向が垂直になる状態で載置され、ボートエレベータによって持ち上げられてインナチューブ２の炉口５から処理室４に搬入（ボートローディング）されて行き、シールキャップ１７に支持されたままの状態で処理室４に存置される。この状態で、シールキャップ１７は炉口５をシールした状態になる。
【００２４】
プロセスチューブ１の内部が所定の真空度（数十Ｐａ以下）に排気管７によって真空排気される。この際、プロセスチューブ１の内部の圧力は圧力計１０によって測定され、真空度がフィードバック制御される。また、プロセスチューブ１の内部がヒータユニット１８によって所定の温度分布（例えば、７５０℃〜７９５℃）になるように加熱される。
【００２５】
次いで、処理ガスとしての原料ガス２２がインナチューブ２の処理室４にガス導入管９によって供給される。Ｓｉ３ Ｎ４ のＣＶＤ膜をデポジションする場合には原料ガス２２として、ＳｉＨ２ Ｃｌ２ とＮＨ３ や、ＳｉＨ４ とＮＨ３ 等が処理室４に導入される。
【００２６】
導入された原料ガス２２はインナチューブ２の処理室４を上昇し、上端開口からインナチューブ２とアウタチューブ３との隙間によって形成された排気路８に流出して排気管７から排気される。原料ガス２２は処理室４を通過する際にウエハＷの表面に接触する。この接触による原料ガス２２のＣＶＤ反応により、ウエハＷの表面にはＳｉ３ Ｎ４ のＣＶＤ膜が堆積（デポジション）する。
【００２７】
Ｓｉ３ Ｎ４ のＣＶＤ膜が所望の堆積膜厚だけデポジションされる予め設定された処理時間が経過すると、シールキャップ１７が下降されて炉口５が開口されるとともに、ボート１１に保持された状態でウエハＷ群が炉口５からプロセスチューブ１の外部に搬出（ボートアンローディング）される。
【００２８】
なお、ＣＶＤ装置のバッチ処理による成膜方法においては、ボートに装填されたウエハ群の下部（プロセスチューブのボトム側部分でガス流の上流側部分）およびウエハ群の上部（プロセスチューブのトップ側部分でガス流の下流側部分）におけるウエハ面内の膜厚均一性を悪化させないために、サイドダミーウエハと称されるダミーウエハがウエハ群の下部（ガス流の上流側）および上部（ガス流の下流側）に設置される。このサイドダミーウエハはウエハ群の下部側（上流側）で１０枚程度であり、ウエハ群の上部側（下流側）で５枚程度である。下部側のサイドダミーウエハが設置される理由は、プロセスチューブのボトム側から供給される原料ガスの流れを層流にするのに必要な助走距離を得るためである。また、上部側のサイドダミーウエハが設置される理由は、プロセスチューブのトップ側からの輻射熱を遮断するためである。
【００２９】
ところで、ＩＴ（情報技術）等の技術革新が進む今日、多品種少量生産に対応可能なＩＣの製造方法の開発が要望されている。この多品種少量生産に対応可能なＩＣの製造方法における成膜工程においては、一つのロットの製品ウエハの枚数がＣＶＤ装置の一回のバッチの製品ウエハの枚数に満たない場合が多々発生する。具体例で説明すると、通常のＣＶＤ装置における一回のバッチの製品ウエハの枚数が１５０枚であるのに対し、多品種少量生産における成膜工程の実施に際しては、一つのロット自体の製品ウエハの枚数が５０〜７５枚になってしまう場合が発生する。一つのロットの製品ウエハの枚数がＣＶＤ装置の一回のバッチの製品ウエハの枚数に満たない場合は、ＩＣの生産が外径が３００ｍｍのウエハに転換されると、ウエハ一枚当たりのＩＣの取得数が増加するために、より一層顕著に現れる。
【００３０】
大量生産下のＩＣの製造方法においては、一つのロットの構成に際してＣＶＤ装置における一回のバッチの製品ウエハの枚数（１５０枚）について配慮することができる。しかしながら、少量生産に対応可能なＩＣの製造方法においては、一つのロット自体の製品ウエハの枚数がＣＶＤ装置の通常の一回のバッチの枚数に満たないために、通常のバッチにおける製品ウエハの枚数（１５０枚）よりも大幅に減少した枚数（５０〜７５枚）をもってＣＶＤ装置による成膜工程を実施しなければならないことになる。
【００３１】
このように減少した枚数（５０〜７５枚）の製品ウエハのバッチに対するＣＶＤ装置による成膜工程の実施に際して、その時の成膜条件を通常の枚数（１５０枚）の成膜条件と一致させるためにフィルダミーウエハをボートに補充すると、その補充枚数は多数枚（７５〜１００枚）になってしまうので、フィルダミーウエハのコストが少量生産のＩＣの製造コストに大きく影響してしまう。フィルダミーウエハの増加のＩＣの製造コストへの影響は、ＩＣの生産が３００ｍｍのウエハへ転換されると、必然的により一層顕著になる。
【００３２】
そこで、減少した枚数の製品ウエハだけをボートにフィルダミーウエハを補充しないままで保持してＣＶＤ装置による成膜工程を実施すると、減少したウエハの枚数分の空きスペースがインナチューブの処理室内に形成されるために、次のような理由で成膜について所望の精度が得られないことが、究明された。すなわち、減少したウエハ枚数分の空きスペースがインナチューブの処理室内に形成されることによって排気コンダクタンスが変化するため、ウエハに対する成膜速度が、処理すべきウエハの枚数が減少しない時のバッチの成膜速度に対して変化してしまう。また、ウエハが足りない場所でＣＶＤ反応が発生したり、原料ガスの消費量が減少することにより、原料ガス等の分圧が変化して成膜速度が変化してしまう。
【００３３】
図２は一バッチのウエハ枚数と成膜速度との関係を究明するためのウエハのボート上の位置と膜厚との関係を示すグラフである。
【００３４】
図２において、折れ線Ａはウエハ枚数が約１５０枚の場合を示し、折れ線Ｂはウエハ枚数が約１００枚の場合を示し、折れ線Ｃはウエハ枚数が約５０枚の場合を示している。横軸にはウエハのボート上の位置（ｍｍ）が取られており、ここでの距離はウエハを装填可能な領域の最下部（第一段目の保持溝）を０ｍｍとした値である。縦軸には成膜速度（Å／分）が取られている。成膜の処理条件はいずれの場合も同一であり、次の通りである。温度分布傾斜はフルチャージ（１５０枚）において面間膜厚均一性が１％になる傾斜である。原料ガスおよび流量は、ＳｉＨ２ Ｃｌ２ が１００ｓｃｃｍ（スタンダード立方センチメートル毎分）、ＮＨ３ が３００ｓｃｃｍである。圧力は２０Ｐａである。ボートの保持溝のピッチは５．２ｍｍである。
【００３５】
図２によれば、折れ線Ａの場合における膜厚はウエハのボート上の位置に関わらず上流側から下流側の全体にわたって略一定になっていることが理解される。折れ線Ａの場合はボートに１５０枚のウエハが保持された通常の一回のバッチの場合に相当するので、通常の一回のバッチにおいては膜厚はウエハの位置に関わらず全体にわたって略一定になることが証明されたことになる。
【００３６】
これに対して、ウエハ枚数が１００枚である折れ線Ｂの場合には、ボトムから約４５０ｍｍよりも下流側において膜厚が急増することが理解される。また、ウエハ枚数が約５０枚である折れ線Ｃの場合には、ボトムから約２００ｍｍよりも下流側において膜厚が急増することが理解される。ここで、ボートの下流側領域にウエハの無い空きスペースが形成された状態であってもボートの上流側領域に保持されたウエハの成膜速度が安定する理由は、次のように考察される。ボートの上流側の領域に保持されたウエハは処理室に供給された原料ガスを直ちに消費して行くため、処理室における下流側にウエハの無い空きスペースが形成されていても、上流側領域（以下、成膜速度安定領域という。）に配置されたウエハの原料ガスの消費に依存する成膜速度は殆ど影響を受けずに済む。
【００３７】
以上の究明に基いて、本実施の形態に係るＩＣの製造方法においては、減少したウエハの枚数分の空きスペースがインナチューブの処理室内に形成された場合であってもウエハが減少しない通常のバッチと同等の成膜速度を得るために、図１に示されているように、ボート１１に保持可能な枚数よりも少ない枚数のウエハＷがボート１１に保持されるに際しては、その複数枚のウエハＷをボート１１の処理室４内にて原料ガス２２の上流側となる領域に詰めて保持するものとしている。すなわち、ボート１１の下流側領域に空きスペースが発生しても、フィルダミーウエハを補充しないままにしておく。但し、均熱化やガス流の整流化のように補充以外の作用を果たす所謂サイドダミーウエハは製品となるウエハの両脇にそれぞれ適当な枚数ずつ配置される。例えば、サイドダミーウエハは５枚や１０枚、１５枚程度ずつ配置される。
【００３８】
次に、図３はウエハのピッチと成膜速度との関係を究明するためのウエハのボート上の位置と成膜速度との関係を示すグラフである。
【００３９】
図３において、折れ線Ｅはウエハのピッチが５．２ｍｍの場合、折れ線Ｆはウエハのピッチが１０．４ｍｍの場合、折れ線Ｇはウエハのピッチが２０．８ｍｍの場合をそれぞれ示している。横軸にはウエハのボート上の位置（ｍｍ）が取られており、ここでの距離はウエハを装填可能な領域の最下部（第１段目の保持溝）を０ｍｍとした値である。縦軸には成膜速度（Å／分）が取られている。成膜の処理条件はいずれの場合も同一であり、次の通りである。温度分布傾斜はピッチが５．２ｍｍの場合において面間膜厚均一性が１％になる傾斜である。原料ガスおよび流量はＳｉＨ２ Ｃｌ２ が１００ｓｃｃｍ、ＮＨ３ が３００ｓｃｃｍである。圧力は２０Ｐａである。ボートの保持溝のピッチは５．２ｍｍである。
【００４０】
図３によれば、ウエハのピッチが広がることにより、成膜速度は大きくなることが理解される。その成膜速度の増加量をウエハのピッチが５．２ｍｍの場合との比率で示すと、ウエハのピッチが１０．４ｍｍの場合には、１．０５倍（上流側）〜１．３２倍（下流側）となり、ウエハのピッチが２０．８ｍｍの場合には、１．１８倍（上流側）〜１．７１倍（下流側）となる。また、図３によれば、成膜速度の増加量は上流側に向かって略直線的（比例的）に推移することが理解される。
【００４１】
図３の究明に基いて、本実施の形態に係るＩＣの製造方法においては、処理ガスの影響を受けない領域を複数の領域に分けるとともに、この各領域において保持されるウエハ間のピッチを各領域毎に広げて各領域間の成膜速度を増加させることにより、各領域のウエハ群間の膜厚均一性が相互に等しくなるように調整するものとした。
【００４２】
本実施の形態に係るウエハのボートへの配置方法を、一バッチにて製品にすべき製品ウエハＷが５０枚である場合を例にして説明する。製品ウエハＷが５０枚である場合には、ウエハの位置が１８７．２ｍｍである第３７段目の保持溝１５と、５２ｍｍである第１１段目の保持溝１５とにおける成膜速度がそれぞれ、１．０７倍になるように調整すればよい。
【００４３】
まず、図３に示された折れ線Ｆにより、１０．４ｍｍピッチの場合でのウエハの位置が１８７．２ｍｍ（第３７段目の保持溝）における成膜速度の変化率を抽出すると、１．１１倍になる。図３に示された折れ線Ｇにより、２０．８ｍｍピッチの場合でのウエハの位置が１８７．２ｍｍ（第３７段目の保持溝）における成膜速度の変化率を抽出すると、１．３０倍になる。この値と５．２ｍｍピッチの場合を１倍としたグラフを作成すると、図４の折れ線Ｈの通りになる。この折れ線Ｈから成膜速度を１．０７倍とするためのウエハのピッチを求めると、図４に示されているように、８．７ｍｍとなる。
【００４４】
同様に、図３に示された折れ線Ｆにより、１０．４ｍｍピッチの場合でのウエハの位置が５２ｍｍ（第１１段目の保持溝）における成膜速度の変化率を抽出すると、１．０７倍になる。図３に示された折れ線Ｇにより、２０．８ｍｍピッチの場合でのウエハの位置が５２ｍｍ（第１１段目の保持溝）における成膜速度の変化率を抽出すると、１．２１倍になる。この値と５．２ｍｍピッチの場合を１倍としたグラフを作成すると、図５の折れ線Ｉの通りになる。この折れ線Ｉから成膜速度を１．０７倍とするためのウエハのピッチを求めると、図５に示されているように、１０．４ｍｍとなる。したがって、ウエハの位置が３２２．４ｍｍ（第６３段目の保持溝）は、５．２ｍｍであるので、製品ウエハのピッチを図６に示されているように設定することにより、処理条件を変更することなく、フィルダミーウエハを省略しつつ各領域のウエハ群間の膜厚均一性を向上させることができる。
【００４５】
すなわち、本実施の形態に係るＩＣの製造方法におけるＣＶＤ装置の成膜工程においては、５０枚のウエハＷは図１に示されているようにピッチを変更して配置される。５．２ｍｍ〜５２ｍｍの領域Ａ１においては、ウエハＷは１０．４ｍｍのピッチをもって配置される。すなわち、６枚のウエハＷが第１段目、第３段目、第５段目、第７段目、第９段目および第１１段目の各保持溝１５にそれぞれ装填される。５７．２ｍｍ〜１８７．２ｍｍの領域Ａ２においては、ウエハＷは８．７ｍｍのピッチをもって配置される。すなわち、ボート１１の第１２段目〜第２７段目の各保持溝１５のピッチが８．７ｍｍに変更され、ピッチが変更された各段の保持溝１５には、１５枚のウエハＷが一枚宛それぞれ装填される。１９２．２ｍｍ〜空きスペースＳの領域Ａ３においては、ウエハＷは５．２ｍｍのピッチをもって配置される。すなわち、第２８段目〜第５７段目の各保持溝１５には２９枚のウエハＷが一枚宛それぞれ装填される。なお、ボート１１の保持溝１５のピッチの変更は、例えば、保持溝１５のピッチを変更した保持部材１４を製作することにより、可能である。
【００４６】
前記実施の形態によれば、次の効果が得られる。
【００４７】
１） ボート１１が保持可能な枚数よりも少ない枚数の製品ウエハＷをボート１１の原料ガス２２の上流側の成膜速度安定領域に詰めて保持することにより、処理室４における原料ガス２２の下流側に空きスペースが形成されていても、成膜速度安定領域に保持された各製品ウエハＷの成膜速度は空きスペースに影響を受けずに安定しているために、製品ウエハＷの枚数が減少したバッチであってもフィルダミーウエハを補充せずに、枚数が減少しない通常のバッチと同一の成膜条件をもって同等の成膜速度を得ることができる。
【００４８】
２） かつまた、成膜速度安定領域を複数の領域に分け、この各領域において保持される製品ウエハＷのピッチを上流側に比べて下流側を小さく設定することにより、ピッチが広げられた領域の製品ウエハＷにおける成膜速度はピッチが狭い領域の製品ウエハＷにおける成膜速度が大きくなるために、各領域の製品ウエハ群間の膜厚速度を相互に均一になるように制御することができる。
【００４９】
３） フィルダミーウエハの使用を廃止することにより、フィルダミーウエハの管理費を低減することができるとともに、ウエハのボートに対する移載時間を短縮することができるので、成膜工程ひいてはＩＣの製造方法のコストを低減することができる。
【００５０】
４） バッチ間およびバッチ内のウエハ面内の膜厚均一性を高めることにより、成膜工程ひいてはＩＣの製造方法の製造歩留りを高めることができるので、成膜工程ひいてはＩＣの製造方法のコストをより一層低減することができる。
【００５１】
なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。
【００５２】
成膜処理はＳｉ３ Ｎ４ のＣＶＤ膜を形成する処理に限らず、ポリシリコンや酸化シリコン等の他のＣＶＤ膜を形成する処理であってもよいし、酸化処理や拡散処理、イオン打ち込み後のキャリア活性化や平坦化のためのリフロー処理およびアニール処理等の熱処理であってもよい。
【００５３】
ＣＶＤ装置はバッチ式縦形ホットウオール形減圧ＣＶＤ装置に限らず、横形ホットウオール形減圧ＣＶＤ装置等の他のＣＶＤ装置であってもよい。
【００５４】
前記実施の形態ではウエハに処理が施される場合について説明したが、処理対象はホトマスクやプリント配線基板、液晶パネル、コンパクトディスクおよび磁気ディスク等であってもよい。
【００５５】
【発明の効果】
本発明によれば、製造コストの増加を抑制しつつ処理結果のばらつきの発生を確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＩＣの製造方法の成膜工程に使用されるＣＶＤ装置を示す正面断面図である。
【図２】一バッチのウエハ枚数と成膜速度との関係を究明するためのウエハのボート位置と成膜速度との関係を示すグラフである。
【図３】ウエハピッチを変化させた時のウエハ位置と成膜速度との関係を示すグラフである。
【図４】ウエハピッチと成膜速度変化率との関係を示すグラフである。
【図５】同じくウエハピッチと成膜速度変化率との関係を示すグラフである。
【図６】本発明の一実施の形態であるＩＣの製造方法の成膜工程におけるウエハピッチとウエハ位置との関係を示すグラフである。
【符号の説明】
Ｗ…ウエハ（基板）、１…プロセスチューブ、２…インナチューブ、３…アウタチューブ、４…処理室、５…炉口、６…マニホールド、７…排気管、８…排気路、９…ガス導入管、１０…圧力計、１１…ボート、１２、１３…端板、１４…保持部材、１５…保持溝、１６…断熱キャップ部、１７…シールキャップ、１８…ヒータユニット、１９…断熱槽、２０…ヒータ、２１…機枠、２２…原料ガス（処理ガス）、Ａ１…ウエハが１０．４ｍｍピッチで配置される領域、Ａ２…ウエハが８．７ｍｍピッチで配置される領域、Ａ３…ウエハが５．２ｍｍピッチで配置される領域、Ｓ…空きスペース。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a film on a plurality of substrates, oxidizing, diffusing, and activating a carrier after ion implantation using a batch type heat treatment apparatus (furnace). The present invention relates to a method including a step of performing a thermal treatment such as a reflow treatment and an annealing treatment for planarization. For example, a semiconductor wafer (hereinafter, wafer) in which a semiconductor integrated circuit device (hereinafter, referred to as IC) is formed. Silicon nitride (Si) 3 N 4 ), Polysilicon, and the like, which are effective when deposited (deposited).
[0002]
2. Description of the Related Art In a method of manufacturing an IC, a batch type vertical hot wall type reduced pressure CVD apparatus is widely used to deposit a CVD film such as silicon nitride or polysilicon on a wafer. A batch-type vertical hot-wall-type reduced-pressure CVD apparatus (hereinafter, referred to as a CVD apparatus) includes a process tube that includes an inner tube that forms a processing chamber into which a wafer is loaded, and an outer tube that surrounds the inner tube, and is installed vertically. , A gas introduction pipe for introducing a source gas into the inner tube, an exhaust pipe for evacuating the process tube, and a heater laid outside the process tube to heat the process tube. Is carried into the inner tube from the furnace port at the lower end while being held vertically aligned by the boat, the raw material gas is introduced from the gas inlet tube into the inner tube, and the inside of the process tube is heated by the heater. Thus, the CVD film is configured to be deposited on the wafer. There.
[0003]
In a method of manufacturing an IC using such a CVD apparatus, in order to suppress a variation in film formation between one processing operation (hereinafter, referred to as a batch), the processing conditions between the batches are the same. Controlling is commonly practiced. For example, when the number of wafers to be processed in one batch (hereinafter, referred to as product wafer) decreases, the number of product wafers corresponding to the reduced number of wafers that do not become products (hereinafter, referred to as fill dummy wafers) is reduced. Instead, the replenishment is performed to control the processing conditions of the batch with the reduced number of sheets the same as the processing conditions of the batch when the number of the sheets does not decrease. However, in the method of manufacturing an IC for refilling a fill dummy wafer, there is a problem that the manufacturing cost increases by the amount of the fill dummy wafer. This increase in manufacturing cost becomes remarkable and enormous when the size of the wafer becomes 300 mm.
[0004]
In order to avoid this enormous increase in manufacturing cost, when film is formed on product wafers in batches that are in short supply without refilling fill dummy wafers, empty space for the reduced number of wafers becomes Therefore, the film forming rate in the batch (the thickness of the CVD film formed per unit time) changes with respect to the film forming rate of the batch when the number of wafers to be processed does not decrease. As a result, there is a problem that the film thickness of the film formed within the batch and between the batches varies.
[0005]
Therefore, the present applicant has proposed a method of manufacturing a semiconductor device capable of preventing the occurrence of variations in processing results while suppressing an increase in manufacturing cost, in which a boat holding a plurality of substrates is carried into a processing chamber. In a method for manufacturing a semiconductor device in which a processing gas is supplied to a processing chamber to perform processing on a substrate, when a smaller number of substrates than the number of substrates that can be held by the boat are held by the boat, the plurality of A method of manufacturing a semiconductor device has been proposed in which a substrate is packed and held in a region on the upstream side of the processing gas in the processing chamber of the boat (for example, see Patent Document 1).
[0006]
If an empty space is formed on the downstream side, the processing speed of the substrate in the vicinity of the empty space is increased by the gas phase reaction or diffusion of the processing gas, and the distribution of the processing state in the batch (a plurality of substrates) is deteriorated. However, according to the above-described method for manufacturing a semiconductor device, a plurality of substrates are supplied to the processing chamber because the plurality of substrates are packed and held in the upstream region of the processing gas of the boat. Since the processed gas is immediately consumed, even if an empty space is formed on the downstream side of the processing gas in the processing chamber, the processing results of the plurality of substrates with the processing gas are hardly affected. As a result, even in a batch in which the number of substrates to be processed is reduced, a processing result equivalent to that of a normal batch in which the number of substrates is not reduced can be obtained.
[0007]
[Patent Document 1]
JP 2001-338883 A
[0008]
[Problems to be solved by the invention]
However, in the above-described method for manufacturing a semiconductor device, an empty space formed on the downstream side of the processing gas in the processing chamber due to the plurality of substrates being packed and held in the region on the upstream side of the processing gas of the boat, The present inventor has revealed that there is a problem that the uniformity of the film thickness between the surfaces of the substrates (within a batch) is reduced because the processing results of the plurality of substrates by the processing gas are negligibly small. Was.
[0009]
An object of the present invention is to provide a method of manufacturing a semiconductor device capable of reliably preventing a variation in a processing result while suppressing an increase in a manufacturing cost.
[0010]
[Means for Solving the Problems]
A first means for solving the problem is a method for manufacturing a semiconductor device in which a boat holding a plurality of substrates is carried into a processing chamber, and a processing gas is supplied into the processing chamber to process the substrates. ,
When a smaller number of substrates than the number of substrates that can be held by the boat are held by the boat, the plurality of substrates are packed in an area on the upstream side of the processing gas in the processing chamber of the boat. While being held, the substrate holding area of the boat is divided into a plurality of areas, and the interval between the substrates held in each area is different for each area.
[0011]
The second means is characterized in that an interval between the substrates in each of the regions is set smaller on the downstream side than on the upstream side of the processing gas.
[0012]
It has been found that increasing the pitch of the substrate in a region of the boat that is not affected by the space of the processing gas increases the deposition rate of the processing gas on the substrate. Therefore, in the above-described means, in a region not affected by the space, the region not affected by the processing gas is divided into a plurality of regions, and the interval between the substrates held in each region is different for each region. By varying the film forming rate between the regions, the film thickness between the substrates in each region is adjusted so as to be uniform.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0014]
In the present embodiment, the method for manufacturing a semiconductor device according to the present invention is configured as a method for manufacturing an IC, and the method for manufacturing an IC according to the present embodiment is characterized by A film forming step of forming, for example, silicon nitride on the wafer is provided. The film forming step, which is a characteristic step in the method of manufacturing an IC according to the present embodiment, is performed by the CVD apparatus (batch type vertical hot wall type reduced pressure CVD apparatus) shown in FIG. First, the CVD apparatus shown in FIG. 1 will be described.
[0015]
As shown in FIG. 1, the CVD apparatus is provided with a vertical process tube 1 which is arranged vertically so that the center line is vertical and fixedly supported. The process tube 1 is composed of an inner tube 2 and an outer tube 3, and the inner tube 2 is made of quartz (SiO 2 ) Or silicon carbide (SiC), and is integrally formed into a cylindrical shape, and the outer tube 3 is integrally formed into a cylindrical shape using quartz or silicon carbide. The inner tube 2 is formed in a cylindrical shape having upper and lower ends opened. The hollow portion of the inner tube 2 substantially serves as a processing chamber 4 into which a plurality of wafers held in a vertically aligned state by a boat are loaded. Is formed. The lower end opening of the inner tube 2 substantially forms a furnace port 5 for taking in and out a wafer as a substrate to be processed. Therefore, the inner diameter of the inner tube 2 is set to be larger than the maximum outer diameter of the wafer to be handled.
[0016]
The outer tube 3 is formed in a cylindrical shape whose inner diameter is larger than the outer diameter of the inner tube 2 and whose upper end is closed and whose lower end is opened. The outer tube 3 is concentrically covered with the inner tube 2 so as to surround the outer tube. The lower end between the inner tube 2 and the outer tube 3 is hermetically sealed by a manifold 6 formed in a circular ring shape, and the manifold 6 is used to replace the inner tube 2 and the outer tube 3 with each other. 2 and the outer tube 3 are detachably attached. By supporting the manifold 6 on the machine frame 21 of the CVD apparatus, the process tube 1 is in a vertically installed state.
[0017]
An exhaust pipe 7 is connected to an upper portion of the side wall of the manifold 6, and the exhaust pipe 7 is connected to a high vacuum exhaust device (not shown) so that the processing chamber 4 can be evacuated to a predetermined degree of vacuum. Have been. The exhaust pipe 7 is in communication with a gap formed between the inner tube 2 and the outer tube 3, and the gap between the inner tube 2 and the outer tube 3 allows the exhaust path 8 to have a constant cross-sectional shape. Is formed in a circular ring shape. Since the exhaust pipe 7 is connected to the manifold 6, the exhaust pipe 7 has a cylindrical hollow body and is arranged at the lowermost end of a vertically extending exhaust path 8.
[0018]
A gas inlet pipe 9 is connected to a lower portion of the side wall of the manifold 6 so as to communicate with the furnace port 5 of the inner tube 2. The gas inlet pipe 9 is connected to a raw material gas supply device and a carrier gas supply device (both shown in the drawing). Connected). The gas introduced into the furnace port 5 by the gas introduction pipe 9 flows through the processing chamber 4 of the inner tube 2, passes through the exhaust path 8, and is exhausted by the exhaust pipe 7. A pressure gauge 10 is connected to another portion of the lower portion of the side wall of the manifold 6 so as to communicate with the furnace port 5 of the inner tube 2. The pressure gauge 10 is located in an upstream area of the processing chamber 4 of the inner tube 2. It is configured to measure the pressure of
[0019]
A seal cap 17 for closing the lower end opening is brought into contact with the manifold 6 from below in the vertical direction. The seal cap 17 is formed in a disk shape substantially equal to the outer diameter of the outer tube 3 and the manifold 6, and is vertically moved up and down by a boat elevator (not shown) installed vertically outside the process tube 1. Is configured. A boat 11 for holding a wafer W as a substrate to be processed is vertically supported on the center line of the seal cap 17.
[0020]
The boat 11 includes a pair of upper and lower end plates 12 and 13, and a plurality of (three in the present embodiment) holding members 14 vertically arranged between the both end plates 12 and 13. The three holding members 14 are provided with a large number of holding grooves 15 arranged at intervals in the longitudinal direction and are formed so as to face each other and open. The boat 11 is configured such that the outer peripheral portions of the wafers W are inserted between the holding grooves 15 of the three holding members 14 so that the plurality of wafers W are aligned and held horizontally and centered with each other. Has become. In principle, the boat 11 is configured to be able to load up to 172 wafers W per batch. That is, the holding grooves 15 are arranged in 172 steps in the three holding members 14 of the boat 11. Further, in principle, the pitch (interval) of the holding grooves 15 is set to 5.2 mm. A heat insulating cap 16 is disposed between the boat 11 and the seal cap 17. The heat insulating cap 16 supports the boat 11 in a state where the boat 11 is lifted from the upper surface of the seal cap 17. Is separated from the position of the furnace port 5 by an appropriate distance.
[0021]
A heater unit 18 for heating the process tube 1 is installed concentrically outside the outer tube 3, and the heater unit 18 is installed vertically by being supported by a machine frame 21 of a CVD apparatus. The heater unit 18 includes a heat insulating tank 19 and a heater 20. The heat insulating tank 19 is constructed by lining a heat insulating material such as glass wool on the inner periphery of a case in which a thin plate of stainless steel or the like is formed in a cylindrical shape whose upper end is closed, and the heater 20 is constituted by a resistance heating element. It is laid on the inner peripheral surface of the heat insulating tank 19. The heater 20 is configured to control the processing chamber 4 to a predetermined temperature distribution.
[0022]
Next, in the method of manufacturing an IC according to the present embodiment, one batch of the film forming process by the CVD apparatus having the above-described configuration is performed by using a silicon nitride (Si) 3 N 4 The case where the CVD film is formed will be described.
[0023]
As shown in FIG. 1, the boat 11 in which a plurality of wafers W are aligned and held is placed on a seal cap 17 in a state where the direction in which the wafers W are arranged is vertical, and is lifted by a boat elevator. Then, it is carried into the processing chamber 4 from the furnace port 5 of the inner tube 2 (boat loading), and is left in the processing chamber 4 while being supported by the seal cap 17. In this state, the seal cap 17 seals the furnace port 5.
[0024]
The inside of the process tube 1 is evacuated to a predetermined degree of vacuum (several tens of Pa or less) by the exhaust pipe 7. At this time, the pressure inside the process tube 1 is measured by the pressure gauge 10, and the degree of vacuum is feedback-controlled. Further, the inside of the process tube 1 is heated by the heater unit 18 so as to have a predetermined temperature distribution (for example, 750 ° C. to 795 ° C.).
[0025]
Next, a source gas 22 as a processing gas is supplied to the processing chamber 4 of the inner tube 2 by the gas introduction pipe 9. Si 3 N 4 When depositing a CVD film, SiH is used as the source gas 22. 2 Cl 2 And NH 3 And SiH 4 And NH 3 Are introduced into the processing chamber 4.
[0026]
The introduced source gas 22 rises in the processing chamber 4 of the inner tube 2, flows out of the upper end opening into an exhaust path 8 formed by a gap between the inner tube 2 and the outer tube 3, and is exhausted from the exhaust pipe 7. The source gas 22 comes into contact with the surface of the wafer W when passing through the processing chamber 4. Due to the CVD reaction of the source gas 22 due to this contact, Si 3 N 4 Is deposited (deposition).
[0027]
Si 3 N 4 After the elapse of a predetermined processing time in which the CVD film is deposited by a desired thickness, the seal cap 17 is lowered, the furnace port 5 is opened, and the wafer W is held in the boat 11. The group is carried out of the furnace tube 5 to the outside of the process tube 1 (boat unloading).
[0028]
In the film forming method by the batch processing of the CVD apparatus, the lower part of the wafer group loaded on the boat (the bottom part of the process tube and the upstream part of the gas flow) and the upper part of the wafer group (the top part of the process tube) In order not to deteriorate the uniformity of the film thickness in the wafer surface at the downstream side of the gas flow, a dummy wafer called a side dummy wafer is provided at a lower portion (upstream of the gas flow) and an upper portion (downstream of the gas flow) of the wafer group. Side). The number of side dummy wafers is about 10 on the lower side (upstream side) of the wafer group, and about 5 on the upper side (downstream side) of the wafer group. The reason why the lower side dummy wafer is provided is to obtain a running distance necessary to make the flow of the source gas supplied from the bottom side of the process tube into a laminar flow. The reason why the upper side dummy wafer is provided is to block radiant heat from the top side of the process tube.
[0029]
By the way, as technological innovation such as IT (information technology) advances, there is a demand for the development of an IC manufacturing method that can cope with high-mix low-volume production. In a film forming process in an IC manufacturing method capable of coping with high-mix low-volume production, the number of product wafers in one lot is often less than the number of product wafers in one batch of a CVD apparatus. To explain in a specific example, the number of product wafers in a single batch in a normal CVD apparatus is 150, while the number of product wafers of one lot itself is A case occurs where the number of sheets becomes 50 to 75 sheets. When the number of product wafers in one lot is less than the number of product wafers in one batch of the CVD apparatus, when the production of ICs is converted to wafers having an outer diameter of 300 mm, the number of ICs per wafer is reduced. It becomes even more pronounced due to the increased number of acquisitions.
[0030]
In a method of manufacturing an IC under mass production, the number of product wafers (150 sheets) in one batch in a CVD apparatus can be taken into account in configuring one lot. However, in a method of manufacturing an IC capable of supporting small-quantity production, the number of product wafers in a normal batch is less than the number of product wafers in a normal batch because the number of product wafers in one lot itself is less than that in a single batch of a CVD apparatus. The film formation process using the CVD apparatus must be performed with a number (50 to 75) that is significantly smaller than (150).
[0031]
When performing the film forming process by the CVD apparatus for the batch of the reduced number of product wafers (50 to 75) in order to match the film forming conditions at that time with the normal number (150) of film forming conditions. When the fill dummy wafers are refilled into the boat, the number of refills increases to a large number (75 to 100), so that the cost of the fill dummy wafers greatly affects the manufacturing cost of small-scale production ICs. The effect of increasing the number of fill dummy wafers on IC manufacturing costs is necessarily more pronounced as IC production is converted to 300 mm wafers.
[0032]
Therefore, when a film forming process is performed by a CVD apparatus while holding only the reduced number of product wafers in the boat without refilling the fill dummy wafers, an empty space corresponding to the reduced number of wafers is formed in the processing chamber of the inner tube. Therefore, it has been found that the desired accuracy of the film formation cannot be obtained for the following reasons. That is, since the exhaust conductance changes due to the formation of the empty space for the reduced number of wafers in the processing chamber of the inner tube, the film formation rate for the wafer is reduced when the number of wafers to be processed does not decrease. It changes with the film speed. In addition, when a CVD reaction occurs in a place where a wafer is insufficient, or when a consumption amount of the source gas decreases, a partial pressure of the source gas or the like changes, thereby changing a film forming rate.
[0033]
FIG. 2 is a graph showing the relationship between the position of a wafer on a boat and the film thickness for determining the relationship between the number of wafers in one batch and the film forming speed.
[0034]
In FIG. 2, a broken line A indicates a case where the number of wafers is about 150, a broken line B indicates a case where the number of wafers is about 100, and a broken line C indicates a case where the number of wafers is about 50. The horizontal axis indicates the position (mm) of the wafer on the boat, and the distance here is a value where the lowermost portion (the first-stage holding groove) of the area in which the wafer can be loaded is 0 mm. The vertical axis represents the film formation rate (Å / min). The processing conditions for film formation are the same in each case, and are as follows. The temperature distribution gradient is a gradient at which the inter-plane film thickness uniformity becomes 1% at full charge (150 sheets). The source gas and flow rate are SiH 2 Cl 2 Is 100 sccm (standard cubic centimeters per minute), NH 3 Is 300 sccm. The pressure is 20 Pa. The pitch of the holding grooves of the boat is 5.2 mm.
[0035]
According to FIG. 2, it is understood that the film thickness in the case of the polygonal line A is substantially constant from the upstream side to the downstream side regardless of the position of the wafer on the boat. The polygonal line A corresponds to a normal single batch in which 150 wafers are held in a boat, so that in a normal single batch, the film thickness is substantially constant throughout regardless of the position of the wafer. It is proved that it becomes.
[0036]
On the other hand, in the case of the polygonal line B in which the number of wafers is 100, it is understood that the film thickness sharply increases downstream of about 450 mm from the bottom. Also, in the case of the polygonal line C in which the number of wafers is about 50, it is understood that the film thickness rapidly increases on the downstream side of about 200 mm from the bottom. Here, the reason why the film formation rate of the wafer held in the upstream region of the boat is stable even when an empty space having no wafer is formed in the downstream region of the boat is considered as follows. . Since the wafer held in the upstream region of the boat immediately consumes the source gas supplied to the processing chamber, even if an empty space without wafers is formed downstream in the processing chamber, the upstream region ( Hereinafter, the film formation speed dependent on the consumption of the source gas of the wafer placed in the film formation speed stable region is hardly affected.
[0037]
Based on the above investigation, in the method of manufacturing an IC according to the present embodiment, even when the empty space corresponding to the reduced number of wafers is formed in the processing chamber of the inner tube, the normal number of wafers is not reduced. As shown in FIG. 1, when a smaller number of wafers W than the number of wafers that can be held by the boat 11 are held by the boat 11, The wafers W are packed and held in a region on the upstream side of the source gas 22 in the processing chamber 4 of the boat 11. That is, even if an empty space occurs in the downstream area of the boat 11, the fill dummy wafer is not refilled. However, so-called side dummy wafers that perform functions other than replenishment, such as heat equalization and gas flow rectification, are arranged in appropriate numbers on both sides of a product wafer. For example, about 5, 10, or 15 side dummy wafers are arranged.
[0038]
Next, FIG. 3 is a graph showing the relationship between the position of the wafer on the boat and the film forming speed for determining the relationship between the wafer pitch and the film forming speed.
[0039]
In FIG. 3, a broken line E indicates a case where the wafer pitch is 5.2 mm, a broken line F indicates a case where the wafer pitch is 10.4 mm, and a broken line G indicates a case where the wafer pitch is 20.8 mm. The horizontal axis indicates the position (mm) of the wafer on the boat, and the distance here is a value when the lowermost portion (the first-stage holding groove) of the area in which the wafer can be loaded is 0 mm. The vertical axis represents the film formation rate (Å / min). The processing conditions for film formation are the same in each case, and are as follows. The temperature distribution gradient is a gradient at which the inter-plane film thickness uniformity is 1% when the pitch is 5.2 mm. Source gas and flow rate are SiH 2 Cl 2 Is 100 sccm, NH 3 Is 300 sccm. The pressure is 20 Pa. The pitch of the holding grooves of the boat is 5.2 mm.
[0040]
According to FIG. 3, it is understood that the film-forming speed increases as the wafer pitch increases. When the amount of increase in the film formation rate is represented by a ratio with respect to the case where the wafer pitch is 5.2 mm, when the wafer pitch is 10.4 mm, it is 1.05 times (upstream side) to 1.32 times (upstream side). If the wafer pitch is 20.8 mm, it is 1.18 times (upstream side) to 1.71 times (downstream side). Further, according to FIG. 3, it is understood that the amount of increase in the film forming speed changes substantially linearly (proportionally) toward the upstream side.
[0041]
Based on the investigation of FIG. 3, in the method of manufacturing an IC according to the present embodiment, a region that is not affected by the processing gas is divided into a plurality of regions, and the pitch between wafers held in each region is set to By increasing the film forming speed between the regions by expanding the region, the film thickness uniformity between the wafer groups in each region is adjusted to be equal to each other.
[0042]
A method of arranging wafers on a boat according to the present embodiment will be described by taking as an example a case where there are 50 product wafers W to be made into products in one batch. When the number of the product wafers W is 50, the film forming speeds in the 37th holding groove 15 where the wafer position is 187.2 mm and the 11th holding groove 15 where the wafer position is 52 mm are respectively: It may be adjusted so as to be 1.07 times.
[0043]
First, from the broken line F shown in FIG. 3, the change rate of the film forming rate when the wafer position is 187.2 mm (the 37th holding groove) in the case of the 10.4 mm pitch is 1.11. Double. From the polygonal line G shown in FIG. 3, when the change rate of the film forming speed when the wafer position is 187.2 mm (the 37th holding groove) in the case of the pitch of 20.8 mm is extracted, it is 1.30 times. Become. When a graph in which this value is multiplied by 1 in the case of the 5.2 mm pitch is created, the result is as shown by the polygonal line H in FIG. When the pitch of the wafer for increasing the film forming rate by 1.07 times is obtained from the broken line H, it is 8.7 mm as shown in FIG.
[0044]
Similarly, when the change rate of the film forming speed when the wafer position is 52 mm (the eleventh holding groove) in the case of the 10.4 mm pitch is extracted from the broken line F shown in FIG. become. Extracting the rate of change of the film forming speed when the position of the wafer is 52 mm (the eleventh holding groove) in the case of the 20.8 mm pitch is 1.21 times from the broken line G shown in FIG. If a graph in which this value is multiplied by 1 in the case of the 5.2 mm pitch is created, the result is as shown by the broken line I in FIG. When the pitch of the wafer for increasing the film forming rate by 1.07 times is obtained from the broken line I, it is 10.4 mm as shown in FIG. Therefore, since the position of the wafer is 322.4 mm (the 63rd holding groove) is 5.2 mm, the processing conditions are changed by setting the pitch of the product wafer as shown in FIG. This eliminates the need for a fill dummy wafer and improves the uniformity of film thickness between wafer groups in each region.
[0045]
That is, in the film forming process of the CVD apparatus in the IC manufacturing method according to the present embodiment, 50 wafers W are arranged with the pitch changed as shown in FIG. In the area A1 of 5.2 mm to 52 mm, the wafers W are arranged at a pitch of 10.4 mm. That is, six wafers W are loaded in the holding grooves 15 of the first, third, fifth, seventh, ninth, and eleventh stages, respectively. In the area A2 of 57.2 mm to 187.2 mm, the wafers W are arranged at a pitch of 8.7 mm. That is, the pitch of each of the holding grooves 15 of the twelfth stage to the twenty-seventh stage of the boat 11 is changed to 8.7 mm, and 15 wafers W are placed in the holding grooves 15 of each stage whose pitch has been changed. Each sheet is loaded. In the area A3 from 192.2 mm to the empty space S, the wafers W are arranged at a pitch of 5.2 mm. That is, 29 wafers W are loaded into the holding grooves 15 of the 28th to 57th stages, one by one. The pitch of the holding grooves 15 of the boat 11 can be changed, for example, by manufacturing the holding member 14 in which the pitch of the holding grooves 15 is changed.
[0046]
According to the embodiment, the following effects can be obtained.
[0047]
1) The number of product wafers W smaller than the number of wafers that can be held by the boat 11 is packed and held in the film forming speed stable region on the upstream side of the source gas 22 of the boat 11, so that the downstream of the source gas 22 in the processing chamber 4. Even if an empty space is formed on the side, the film forming speed of each product wafer W held in the film forming speed stable region is stable without being affected by the empty space, so that the number of product wafers W is reduced. Even if the number of batches is reduced, the same film formation rate can be obtained under the same film formation conditions as in a normal batch in which the number of sheets does not decrease without refilling the fill dummy wafers.
[0048]
2) In addition, by dividing the film forming speed stable region into a plurality of regions, and setting the pitch of the product wafer W held in each region to be smaller on the downstream side than on the upstream side, the region where the pitch is widened Since the film formation rate on the product wafer W in the area of the product wafer W in the narrow pitch region increases, the film formation rate on the product wafer group in each area may be controlled to be uniform. it can.
[0049]
3) By eliminating the use of the fill dummy wafer, the management cost of the fill dummy wafer can be reduced, and the time for transferring the wafer to the boat can be shortened. Cost can be reduced.
[0050]
4) By improving the film thickness uniformity between the batches and within the wafer surface within the batch, the film formation step and hence the manufacturing yield of the IC manufacturing method can be improved, so that the cost of the film formation step and hence the IC manufacturing method is reduced. It can be further reduced.
[0051]
Note that the present invention is not limited to the above-described embodiment, and it goes without saying that various changes can be made without departing from the gist of the present invention.
[0052]
The film formation process is Si 3 N 4 The process is not limited to the process of forming a CVD film, but may be a process of forming another CVD film such as polysilicon or silicon oxide, or may be an oxidation process, a diffusion process, or a carrier activation or planarization process after ion implantation. Heat treatment such as reflow treatment and annealing treatment.
[0053]
The CVD apparatus is not limited to the batch type vertical hot wall type reduced pressure CVD apparatus, and may be another CVD apparatus such as a horizontal hot wall type reduced pressure CVD apparatus.
[0054]
In the above embodiment, the case where the processing is performed on the wafer has been described, but the processing target may be a photomask, a printed wiring board, a liquid crystal panel, a compact disk, a magnetic disk, or the like.
[0055]
【The invention's effect】
According to the present invention, it is possible to reliably prevent the occurrence of variations in the processing results while suppressing an increase in manufacturing cost.
[Brief description of the drawings]
FIG. 1 is a front sectional view showing a CVD apparatus used in a film forming process of an IC manufacturing method according to an embodiment of the present invention.
FIG. 2 is a graph showing a relationship between a wafer boat position and a film forming speed for investigating a relationship between the number of wafers in one batch and a film forming speed.
FIG. 3 is a graph showing a relationship between a wafer position and a film forming speed when a wafer pitch is changed.
FIG. 4 is a graph showing a relationship between a wafer pitch and a film forming rate change rate.
FIG. 5 is a graph showing a relationship between a wafer pitch and a film forming rate change rate.
FIG. 6 is a graph showing a relationship between a wafer pitch and a wafer position in a film forming process of an IC manufacturing method according to an embodiment of the present invention.
[Explanation of symbols]
W: Wafer (substrate), 1: Process tube, 2: Inner tube, 3: Outer tube, 4: Processing chamber, 5: Furnace, 6: Manifold, 7: Exhaust pipe, 8: Exhaust path, 9: Gas introduction Pipe 10, pressure gauge, 11 boat, 12, 13 end plate, 14 holding member, 15 holding groove, 16 heat insulating cap part, 17 seal cap, 18 heater unit, 19 heat insulating tank, 20 .. Heater, 21 machine frame, 22 source gas (processing gas), A1 area where wafers are arranged at 10.4 mm pitch, A2 area where wafers are arranged at 8.7 mm pitch, A3 ... wafer 5 Areas arranged at a pitch of 2 mm, S: empty space.
