JP3902994B2

JP3902994B2 - 分布増幅器

Info

Publication number: JP3902994B2
Application number: JP2002254741A
Authority: JP
Inventors: 寿生重松
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2007-04-11
Anticipated expiration: 2022-08-30
Also published as: JP2004096423A

Description

【０００１】
【発明の属する技術分野】
本発明は、分布増幅器に関する。
【０００２】
【従来の技術】
近年、インターネットの急速な普及により高速で大容量のデータを送受信できる通信システムの需要が高まり、ビットレートは益々増加していく傾向にある。最近では160Gb/s という声も聞かれる。このようなシステムを実現するにあたり送信側および受信側のフロントエンドに配置される超広帯域増幅器は欠くことのできない重要な回路となっている。
【０００３】
分布増幅器は、トランジスタの入力容量と配線の寄生コイルから構成されるラダーフィルタで周波数帯域が決まるために、広帯域化に適した回路構成として古くから用いられていた。中でもカスコード型の分布増幅器はゲート接地トランジスタに接続された回路により高域で負性抵抗を生成し、広帯域化が可能となる。よって現在ではこの型の回路が主流となりつつある。
【０００４】
図６は、従来技術によるカスコード型分布増幅器の回路図である。入力伝送線６４１は、終端抵抗６３５を介してグランドに接続され、入力端子ＩＮに入力信号Ｓｉが入力される。出力伝送線６４２は、終端抵抗６３３及び容量６３４を介してグランドに接続され、出力端子ＯＵＴから出力信号Ｓｏを出力する。出力端子ＯＵＴは、コイル６３６を介して正の定電源電位Ｖｄｄに接続される。抵抗６３１及び６３２の直列接続は、入力伝送線６４１及び出力伝送線６４２の間に接続される。各配線は、寄生のコイル及び容量を含む伝送線路６０３として表現することができる。
【０００５】
入力伝送線６４１及び出力伝送線６４２の間には、例えば５個のカスコード増幅回路６０１ａ〜６０１ｅが並列に接続される。カスコード増幅回路６０１ａ〜６０１ｅは、それぞれゲート接地のｎチャネルＭＯＳ電界効果トランジスタ６１２及びソース接地のｎチャネルＭＯＳ電界効果トランジスタ６１１が直列に接続される。増幅回路６０１ａは、信号Ｓ１１を増幅して信号Ｓ１２を出力する。同様に、増幅回路６０１ｂ，６０１ｃ，６０１ｄ，６０１ｅは、それぞれ信号Ｓ２１，Ｓ３１，Ｓ４１，Ｓ５１を増幅して信号Ｓ２２，Ｓ３２，Ｓ４２，Ｓ５２を出力する。信号Ｓ１２，Ｓ２２，Ｓ３２，Ｓ４２，Ｓ５２は、それぞれ位相がそろって合成増幅され、出力信号Ｓｏとなり、出力端子ＯＵＴから出力される。
【０００６】
【発明が解決しようとする課題】
各増幅回路６０１ａ〜６０１ｅは、入力容量Ｃｉｎを有する。入力容量Ｃｉｎは、トランジスタ６１１のゲートとグランドとの間の容量を視覚的に示したものであり、実質的にはトランジスタ６１１のゲート−ソース間の寄生容量である。
【０００７】
図６に示すカスコード型分布増幅器は、入力容量Ｃｉｎと伝送線路６０３の寄生コイルから構成されるラダーフィルタで周波数帯域が決まる。入力容量Ｃｉｎが大きいと、周波数帯域が狭くなってしまう。増幅回路６０１ａ〜６０１ｅの利得や出力を増やすために、ゲート幅の大きなトランジスタ６１１を用いると、必然的に入力容量Ｃｉｎが大きくなり、周波数帯域が狭くなってしまうという問題がある。
【０００８】
本発明の目的は、入力容量を小さくすることにより周波数が広帯域化された分布増幅器を提供することである。
本発明の他の目的は、増幅回路にゲート幅の大きなトランジスタを使用して高利得化された分布増幅器を提供することである。
【０００９】
【課題を解決するための手段】
本発明の一観点によれば、信号を入力するための一の入力伝送線と、信号を出力するための一の出力伝送線と、前記入力伝送線にゲートが接続された第１のトランジスタと、前記出力伝送線からドレインに電源電圧が供給され、前記第１のトランジスタのドレインにソースが接続されかつ高周波的にゲート接地された第２のトランジスタと、前記第１のトランジスタのソースにドレインが接続されかつ負の定電源電位にゲート及びソースが接続された第３のトランジスタとを有し、前記入力伝送線上の前記信号を前記第１のトランジスタのソースから出力する複数のバイアス回路と、前記出力伝送線と接地電位の間に設けられ、各前記バイアス回路の出力を増幅して前記出力伝送線に出力する複数の増幅回路とを有する分布増幅器が提供される。
【００１０】
入力伝送線と増幅回路の間にバイアス回路を設けることにより、入力容量を小さくすることができ、周波数が広帯域化された分布増幅器を実現できる。また、増幅回路にゲート幅の大きなトランジスタを使用できるので、高利得化された分布増幅器を実現できる。
【００１１】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態によるカスコード型分布増幅器の回路図である。入力伝送線１４１は、終端抵抗１３５を介してグランドに接続され、入力端子ＩＮに単相の入力信号Ｓｉが入力される。出力伝送線１４２は、終端抵抗１３３及び容量１３４を介してグランドに接続され、出力端子ＯＵＴから単相の出力信号Ｓｏを出力する。出力端子ＯＵＴは、コイル１３６を介して正の定電源電位Ｖｄｄに接続される。抵抗１３１及び１３２の直列接続は、入力伝送線１４１及び出力伝送線１４２間に接続される。各配線は、寄生のコイル及び容量を含む伝送線路１０３として表現することができる。本実施形態では、入力伝送線１４１とカスコード増幅回路１０１ａ〜１０１ｅの間に、カスコードバイアス回路１０２ａ〜１０２ｅを設ける。
【００１２】
例えば５個のカスコードバイアス回路１０２ａ〜１０２ｅには、入力信号Ｓｉが伝送線路１０３を通過した信号Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１，Ｓ５１がそれぞれ入力される。カスコードバイアス回路１０２ａ〜１０２ｅは、それぞれ高周波数的にゲート接地のｎチャネルＭＯＳ電界効果トランジスタ１２３及びソース接地のｎチャネルＭＯＳ電界効果トランジスタ１２２が直列に接続される。各トランジスタ１２３は、ゲートが抵抗１３１及び１３２の相互接続点に接続され、ドレインが出力伝送線１４２に接続される。各トランジスタ１２２は、ゲートが入力伝送線１４１に接続され、ドレインがトランジスタ１２３のソースに接続される。各トランジスタ１２２のゲートには、入力信号Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１，Ｓ５１が入力される。ｎチャネルＭＯＳ電界効果トランジスタ１２１は、ゲート及びソースが負の定電源電位Ｖｃｓに接続され、ドレインがトランジスタ１２２のソースに接続され、電流源として機能する。カスコードバイアス回路１０２ａ〜１０２ｅは、入力信号Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１，Ｓ５１に応じて、トランジスタ１２２のソースから出力信号Ｓ１３，Ｓ２３，Ｓ３３，Ｓ４３，Ｓ５３を出力する。
【００１３】
例えば５個のカスコード増幅回路１０１ａ〜１０１ｅは、それぞれ高周波数的にゲート接地のｎチャネルＭＯＳ電界効果トランジスタ１１２及びソース接地のｎチャネルＭＯＳ電界効果トランジスタ１１１が直列に接続される。トランジスタ１１２は、ゲートが抵抗１１３及び容量１１４の直列接続を介してグランドに接続され、ドレインが出力伝送線１４２に接続される。なお、抵抗１２４は、抵抗１３１及び１３２の相互接続点と抵抗１１３及び容量１１４の相互接続点との間に接続される。トランジスタ１１１は、ゲートがトランジスタ１２２のソースに接続され、ドレインがトランジスタ１１２のソースに接続され、ソースがグランドに接続される。増幅回路１０１ａ〜１０１ｅは、それぞれトランジスタ１１１のゲートに入力される信号Ｓ１３，Ｓ２３，Ｓ３３，Ｓ４３，Ｓ５３を増幅して、トランジスタ１１２のドレインから信号Ｓ１２，Ｓ２２，Ｓ３２，Ｓ４２，Ｓ５２を出力する。信号Ｓ１２，Ｓ２２，Ｓ３２，Ｓ４２，Ｓ５２は、それぞれ位相がそろって合成増幅され、出力信号Ｓｏとなる。出力信号Ｓｏは、出力端子ＯＵＴから出力される。
【００１４】
以下、カスコードバイアス回路１０２ａ〜１０２ｅの個々又はすべてを、カスコードバイアス回路１０２といい、カスコード増幅回路１０１ａ〜１０１ｅの個々又はすべてを、カスコード増幅回路１０１という。
【００１５】
容量Ｃｇｓ１は、トランジスタ１２３のゲート及びソース間の寄生容量を視覚的に示したものである。また、容量Ｃｇｄ１は、トランジスタ１２２のゲート及びドレイン間の寄生容量を視覚的に示したものである。
【００１６】
各増幅段は、カスコードバイアス回路１０２及びカスコード増幅回路１０１を有する。各増幅段の入力容量Ｃｉｎは、トランジスタ１２２のゲート及びグランド間の容量であり、次式にように、容量Ｃｇｄ１及び容量Ｃｇｓ１の直列接続の容量になる。
Ｃｉｎ＝（Ｃｇｄ１×Ｃｇｓ１）／（Ｃｇｄ１＋Ｃｇｓ１）
【００１７】
通常、ゲート−ドレイン間容量Ｃｇｄ１は、ゲート−ソース間容量Ｃｇｓ１の約１／７である。Ｃｇｄ１＝Ｃｇｓ１／７を上式に代入すると、下式になる。
Ｃｉｎ＝Ｃｇｓ１／８
【００１８】
これに対し、図６の分布増幅器の入力容量Ｃｉｎは、トランジスタ６１１のゲート−ソース間容量であり、次式で表される。
Ｃｉｎ＝Ｃｇｓ１
【００１９】
本実施形態による分布増幅器（図１）の入力容量Ｃｉｎは、図６の分布増幅器の入力容量Ｃｉｎの約１／８であり、大幅に小さくすることができる。分布増幅器は、入力容量Ｃｉｎと伝送線路１０３の寄生コイルから構成されるラダーフィルタで周波数帯域が決まる。すなわち、カットオフ周波数ｆｃは、容量Ｃ及びコイルＬにより次式で表される。
ｆｃ＝１／｛２π（ＬＣ）^1/2｝
【００２０】
入力容量Ｃｉｎが小さくなるので、カットオフ周波数ｆｃが高くなり、周波数帯域を広くすることができる。この際、増幅回路１０１の利得や出力を増やすために、ゲート幅の大きなトランジスタ１１１を用いても、広周波数帯域を維持できる。以上のように、入力伝送線１４１と増幅回路１０１の間にバイアス回路１０２を設けることにより、入力容量を小さくすることができ、周波数が広帯域化された分布増幅器を実現できる。また、増幅回路にゲート幅の大きなトランジスタを使用できるので、高利得化された分布増幅器を実現できる。
【００２１】
図２（Ａ）は、図６に示すバイアス回路がない分布増幅器の周波数特性を示し、図２（Ｂ）は図１に示すバイアス回路１０２がある分布増幅器の周波数特性を示す。横軸は周波数を示し、縦軸は電圧利得を示す。図２（Ａ）の周波数特性は、低周波数利得から３ｄＢ下がるまでの帯域が５４ＧＨｚである。図２（Ｂ）の周波数特性は、低周波数利得から３ｄＢ下がるまでの帯域が１１０ＧＨｚである。このように、本実施形態によれば、大幅に周波数特性が改善され、高帯域を実現できる。
【００２２】
（第２の実施形態）
図３は、本発明の第２の実施形態による分布増幅器の回路図である。第１の実施形態（図１）は、増幅回路１０１をカスコード増幅回路で構成したが、第２の実施形態（図３）は、増幅回路１０１を単純な増幅回路で構成する。すなわち、増幅回路１０１は、トランジスタ１１２を削除し、トランジスタ１１１を有する。トランジスタ１１１は、ゲートがトランジスタ１２２のソースに接続され、ドレインが出力伝送線１４２に接続され、ソースがグランドに接続される。
【００２３】
本実施形態も、第１の実施形態と同様に、入力容量を小さくすることができ、周波数が広帯域化された分布増幅器を実現できる。また、増幅回路にゲート幅の大きなトランジスタを使用できるので、高利得化された分布増幅器を実現できる。
【００２４】
（第３の実施形態）
図４は、本発明の第３の実施形態によるカスコード型分布増幅器の回路図である。本実施形態は、両相の入力差動信号Ｓｉｐ及びＳｉｎを増幅して、出力差動信号Ｓｏｐ及びＳｏｎとして出力するものである。ポジティブ入力信号Ｓｉｐのための回路とネガティブ入力信号Ｓｉｎのための回路は、それぞれ図１の回路と同様の回路である。
【００２５】
ポジティブ入力伝送線５４１ｐは、終端抵抗５３４ｐ及び容量５３５ｐの直列接続を介してグランドに接続され、ポジティブ入力端子ＩＮＰにポジティブ入力信号Ｓｉｐが入力される。また、ネガティブ入力伝送線５４１ｎは、終端抵抗５３４ｎ及び容量５３５ｎの直列接続を介してグランドに接続され、ネガティブ入力端子ＩＮＮにネガティブ入力信号Ｓｉｎが入力される。入力信号Ｓｉｐ及びＳｉｎは、互いに位相が反転した差動信号である。
【００２６】
ポジティブ出力伝送線５４２ｐは、終端抵抗５３３ｐを介してグランドに接続され、ポジティブ出力端子ＯＵＴＰからポジティブ出力信号Ｓｏｐを出力する。また、ネガティブ出力伝送線５４２ｎは、終端抵抗５３３ｎを介してグランドに接続され、ネガティブ出力端子ＯＵＴＮからネガティブ出力信号Ｓｏｎを出力する。抵抗５３１及び５３２の直列接続は、負の定電源電位Ｖｓｓとグランドの間に接続される。各配線は、寄生のコイル及び容量を含む伝送線路５０３として表現することができる。
【００２７】
例えば５個のカスコードバイアス回路５０２ａ〜５０２ｅには、入力信号Ｓｉｐが伝送線路５０３を通過した信号Ｓ１１ｐ，Ｓ５１ｐ等が入力されると共に、入力信号Ｓｉｎが伝送線路５０３を通過した信号Ｓ１１ｎ，Ｓ５１ｎ等が入力される。以下、カスコードバイアス回路５０２ａ〜５０２ｅの個々又はすべてを、カスコードバイアス回路５０２という。
【００２８】
カスコードバイアス回路５０２は、ｎチャネルＭＯＳ電界効果トランジスタ５２１ｐ，５２２ｐ，５２３ｐ，５２１ｎ，５２２ｎ，５２３ｎを有する。高周波数的にゲート接地のトランジスタ５２３ｐ及びソース接地のトランジスタ５２２ｐが直列に接続される。トランジスタ５２３ｐは、ゲートが抵抗５３１及び５３２の相互接続点に接続され、ドレインがグランドに接続される。トランジスタ５２２ｐは、ゲートが入力伝送線５４１ｐに接続され、ドレインがトランジスタ５２３ｐのソースに接続される。各トランジスタ５２２ｐのゲートには、入力信号Ｓ１１ｐ，Ｓ５１ｐ等が入力される。トランジスタ５２１ｐは、ゲート及びソースが負の定電源電位Ｖｓｓに接続され、ドレインがトランジスタ５２２ｐのソースに接続され、電流源として機能する。
【００２９】
高周波数的にゲート接地のトランジスタ５２３ｎ及びソース接地のトランジスタ５２２ｎが直列に接続される。トランジスタ５２３ｎは、ゲートが抵抗５３１及び５３２の相互接続点に接続され、ドレインがグランドに接続される。トランジスタ５２２ｎは、ゲートが入力伝送線５４１ｎに接続され、ドレインがトランジスタ５２３ｎのソースに接続される。各トランジスタ５２２ｎのゲートには、入力信号Ｓ１１ｎ，Ｓ５１ｎ等が入力される。トランジスタ５２１ｎは、ゲート及びソースが負の定電源電位Ｖｓｓに接続され、ドレインがトランジスタ５２２ｎのソースに接続され、電流源として機能する。
【００３０】
カスコードバイアス回路５０２ａは、差動入力信号Ｓ１１ｐ，Ｓ１１ｎに応じて、トランジスタ５２２ｐ，５２２ｎのソースから差動出力信号Ｓ１３ｐ，Ｓ１３ｎを出力する。同様に、カスコードバイアス回路５０２ｅは、差動入力信号Ｓ５１ｐ，Ｓ５１ｎに応じて、トランジスタ５２２ｐ，５２２ｎのソースから差動出力信号Ｓ５３ｐ，Ｓ５３ｎを出力する。
【００３１】
例えば５個のカスコード増幅回路５０１ａ〜５０１ｅは、ｎチャネルＭＯＳ電界効果トランジスタ５１３ｐ，５１３ｎ，５１４ｐ，５１４ｎ，５１２を有する。以下、カスコード増幅回路５０１ａ〜５０１ｅの個々又はすべてを、カスコード増幅回路５０１という。
【００３２】
高周波数的にゲート接地のトランジスタ５１４ｐ及びソース接地のトランジスタ５１３ｐが直列に接続される。トランジスタ５１４ｐは、ゲートが抵抗５１５ｐ及び容量５１７ｐの直列接続を介してグランドに接続され、ドレインが出力伝送線５４２ｐに接続される。なお、抵抗５１６ｐは、抵抗５３１及び５３２の相互接続点と抵抗５１５ｐ及び容量５１７ｐの相互接続点との間に接続される。トランジスタ５１３ｐは、ゲートがトランジスタ５２２ｐのソースに接続され、ドレインがトランジスタ５１４ｐのソースに接続される。
【００３３】
高周波数的にゲート接地のトランジスタ５１４ｎ及びソース接地のトランジスタ５１３ｎが直列に接続される。トランジスタ５１４ｎは、ゲートが抵抗５１５ｎ及び容量５１７ｎの直列接続を介してグランドに接続され、ドレインが出力伝送線５４２ｎに接続される。なお、抵抗５１６ｎは、抵抗５３１及び５３２の相互接続点と抵抗５１５ｎ及び容量５１７ｎの相互接続点との間に接続される。トランジスタ５１３ｎは、ゲートがトランジスタ５２２ｎのソースに接続され、ドレインがトランジスタ５１４ｎのソースに接続される。
【００３４】
トランジスタ５１４ｐのゲートとトランジスタ５１４ｎのゲートとが接続される。トランジスタ５１２は、ゲートが抵抗５１１を介して負の定電源電位Ｖｓｓに接続され、ソースが直接負の定電源電位Ｖｓｓに接続され、ドレインがトランジスタ５１３ｐ及び５１３ｎのソースに接続され、電流源として機能する。
【００３５】
増幅回路５０１ａは、トランジスタ５１３ｐ，５１３ｎのゲートに入力される差動信号Ｓ１３ｐ，Ｓ１３ｎを増幅して、トランジスタ５１４ｐ，５１４ｎのドレインから差動信号Ｓ１２ｐ，Ｓ１２ｎを出力する。増幅回路５０１ｅは、トランジスタ５１３ｐ，５１３ｎのゲートに入力される差動信号Ｓ５３ｐ，Ｓ５３ｎを増幅して、トランジスタ５１４ｐ，５１４ｎのドレインから差動信号Ｓ５２ｐ，Ｓ５２ｎを出力する。信号Ｓ１２ｐ及びＳ５２ｐ等は、それぞれ位相がそろって合成増幅され、出力信号Ｓｏｐとなり、出力端子ＯＵＴＰから出力される。また、信号Ｓ１２ｎ及びＳ５２ｎ等は、それぞれ位相がそろって合成増幅され、出力信号Ｓｏｎとなり、出力端子ＯＵＴＮから出力される。出力信号Ｓｏｐ及びＳｏｎは、互いに位相が反転した差動信号である。
【００３６】
本実施形態は、トランジスタ５１３ｐ及び５１３ｎのソースの相互接続点が仮想接地点になるので、第１及び第２の実施形態と異なり、正の定電源電位Ｖｄｄが不要になる。すなわち、この分布増幅器は、負の定電源電位Ｖｓｓの１電源のみの簡単な構成で実現できる。
【００３７】
本実施形態も、第１の実施形態と同様に、入力容量を小さくすることができ、周波数が広帯域化された分布増幅器を実現できる。また、増幅回路にゲート幅の大きなトランジスタを使用できるので、高利得化された分布増幅器を実現できる。
【００３８】
（第４の実施形態）
図５は、本発明の第４の実施形態による分布増幅器の回路図である。第３の実施形態（図４）は、増幅回路５０１をカスコード増幅回路で構成したが、第４の実施形態（図５）は、増幅回路５０１を単純な増幅回路で構成する。すなわち、増幅回路５０１は、トランジスタ５１４ｐ，５１４ｎを削除し、トランジスタ５１３ｐ，５１３ｎ，５１２を有する。トランジスタ５１３ｐは、ゲートがトランジスタ５２２ｐのソースに接続され、ドレインが出力伝送線５４２ｐに接続され、ソースがトランジスタ５１２のドレインに接続される。また、トランジスタ５１３ｎは、ゲートがトランジスタ５２２ｎのソースに接続され、ドレインが出力伝送線５４２ｎに接続され、ソースがトランジスタ５１２のドレインに接続される。
【００３９】
本実施形態も、第３の実施形態と同様に、正の定電源電位Ｖｄｄが不要になり、負の定電源電位Ｖｓｓの１電源のみの簡単な構成で実現できる。また、入力容量を小さくすることができ、周波数が広帯域化された分布増幅器を実現できる。また、増幅回路にゲート幅の大きなトランジスタを使用できるので、高利得化された分布増幅器を実現できる。
【００４０】
なお、第１〜第４の実施形態では、ｎチャネルＭＯＳ電界効果トランジスタを用いる場合を説明したが、ｐチャネルＭＯＳ電界効果トランジスタを用いてもよいし、その他の電界効果トランジスタを用いてもよい。また、電界効果トランジスタの代わりに、バイポーラジャンクショントランジスタを用いてもよい。バイポーラジャンクショントランジスタのベース、エミッタ及びコレクタは、それぞれ電界効果トランジスタのゲート、ソース及びドレインに対応する。
【００４１】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００４２】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
（付記１）信号を入力するための一の入力伝送線と、
信号を出力するための一の出力伝送線と、
前記入力伝送線に接続される複数のバイアス回路と、
前記複数のバイアス回路及び前記出力伝送線に接続され、前記複数のバイアス回路を介して入力される前記入力伝送線の入力信号を増幅して前記出力伝送線に出力するための複数の増幅回路と
を有する分布増幅器。
（付記２）前記増幅回路は、ゲートが前記バイアス回路に接続され、ドレインが前記出力伝送線に接続され、ソースがグランドに接続される電界効果トランジスタを含む付記１記載の分布増幅器。
（付記３）前記増幅回路は、ベースが前記バイアス回路に接続され、コレクタが前記出力伝送線に接続され、エミッタがグランドに接続されるバイポーラジャンクショントランジスタを含む付記１記載の分布増幅器。
（付記４）前記増幅回路は、カスコード増幅回路である付記１記載の分布増幅器。
（付記５）前記増幅回路は、ゲート接地の電界効果トランジスタ及びソース接地の電界効果トランジスタが直列に接続されている付記４記載の分布増幅器。
（付記６）前記増幅回路は、ベース接地のバイポーラジャンクショントランジスタ及びエミッタ接地のバイポーラジャンクショントランジスタが直列に接続されている付記４記載の分布増幅器。
（付記７）前記バイアス回路は、カスコードバイアス回路である付記１記載の分布増幅器。
（付記８）前記バイアス回路は、ゲート接地の第１の電界効果トランジスタ及びソース接地の第２の電界効果トランジスタの直列回路を含む付記７記載の分布増幅器。
（付記９）前記バイアス回路は、前記第２の電界効果トランジスタのソースが電流源を介して負の定電位に接続される付記８記載の分布増幅器。
（付記１０）前記増幅回路は、ゲート接地の第３の電界効果トランジスタ及びソース接地の第４の電界効果トランジスタが直列に接続されている付記９記載の分布増幅器。
（付記１１）前記第４の電界効果トランジスタのゲートは、前記第２の電界効果トランジスタのソースに接続される付記１０記載の分布増幅器。
（付記１２）前記バイアス回路は、ベース接地の第１のバイポーラジャンクショントランジスタ及びエミッタ接地の第２のバイポーラジャンクショントランジスタの直列回路を含む付記１記載の分布増幅器。
（付記１３）差動信号を入力するための２本の入力伝送線と、
差動信号を出力するための２本の出力伝送線と、
前記入力伝送線に接続される複数のバイアス回路と、
前記複数のバイアス回路及び前記出力伝送線に接続され、前記複数のバイアス回路を介して入力される前記入力伝送線の入力差動信号を増幅して前記出力伝送線に出力するための複数の差動増幅回路と
を有する分布増幅器。
（付記１４）前記差動増幅回路は、ゲートが前記バイアス回路に接続され、ドレインが前記出力伝送線に接続され、ソースが電流源を介して負の定電位に接続される電界効果トランジスタを含む付記１３記載の分布増幅器。
（付記１５）前記差動増幅回路は、カスコード差動増幅回路である付記１３記載の分布増幅器。
（付記１６）前記差動増幅回路は、ゲート接地の電界効果トランジスタ及びソース接地の電界効果トランジスタが直列に接続されている付記１５記載の分布増幅器。
（付記１７）前記バイアス回路は、カスコードバイアス回路である付記１３記載の分布増幅器。
（付記１８）前記バイアス回路は、ゲート接地の第１の電界効果トランジスタ及びソース接地の第２の電界効果トランジスタの直列回路を含む付記１７記載の分布増幅器。
（付記１９）前記差動増幅回路は、ゲート接地の第３の電界効果トランジスタ及びソース接地の第４の電界効果トランジスタが直列に接続されている付記１８記載の分布増幅器。
（付記２０）前記第４の電界効果トランジスタのゲートは、前記第２の電界効果トランジスタのソースに接続される付記１９記載の分布増幅器。
【００４３】
【発明の効果】
以上説明したように、入力伝送線と増幅回路の間にバイアス回路を設けることにより、入力容量を小さくすることができ、周波数が広帯域化された分布増幅器を実現できる。また、増幅回路にゲート幅の大きなトランジスタを使用できるので、高利得化された分布増幅器を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるカスコード型分布増幅器の回路図である。
【図２】図２（Ａ）は図６に示す分布増幅器の周波数特性を示すグラフ、図２（Ｂ）は図１に示す分布増幅器の周波数特性を示すグラフである。
【図３】本発明の第２の実施形態による分布増幅器の回路図である。
【図４】本発明の第３の実施形態によるカスコード型分布増幅器の回路図である。
【図５】本発明の第４の実施形態による分布増幅器の回路図である。
【図６】従来技術によるカスコード型分布増幅器の回路図である。
【符号の説明】
１０１ａ〜１０１ｅ増幅回路
１０２ａ〜１０２ｅバイアス回路
１０３伝送線路
１１１，１１２，１２１，１２２，１２３ｎチャネルＭＯＳ電界効果トランジスタ
１４１入力伝送線
１４２出力伝送線
５０１ａ〜５０１ｅ増幅回路
５０２ａ〜５０２ｅバイアス回路
５０３伝送線路
５４１ｐ，５４１ｎ入力伝送線
５４２ｐ，５４２ｎ出力伝送線

Claims

信号を入力するための一の入力伝送線と、
信号を出力するための一の出力伝送線と、
前記入力伝送線にゲートが接続された第１のトランジスタと、前記出力伝送線からドレインに電源電圧が供給され、前記第１のトランジスタのドレインにソースが接続されかつ高周波的にゲート接地された第２のトランジスタと、前記第１のトランジスタのソースにドレインが接続されかつ負の定電源電位にゲート及びソースが接続された第３のトランジスタとを有し、前記入力伝送線上の前記信号を前記第１のトランジスタのソースから出力する複数のバイアス回路と、
前記出力伝送線と接地電位の間に設けられ、各前記バイアス回路の出力を増幅して前記出力伝送線に出力する複数の増幅回路と
を有する分布増幅器。
前記増幅回路は、ゲートが前記バイアス回路に接続され、ドレインが前記出力伝送線に接続され、ソースがグランドに接続される電界効果トランジスタを含む請求項１記載の分布増幅器。
前記増幅回路は、カスコード増幅回路である請求項１記載の分布増幅器。
差動信号を入力するための２本の入力伝送線と、
差動信号を出力するための２本の出力伝送線と、
前記２本の入力伝送線にそれぞれゲートが接続された第１及び第４のトランジスタと、前記２本の出力伝送線からそれぞれドレインに電源電圧が供給され、前記第１及び第４のトランジスタのドレインにそれぞれソースが接続されかつ高周波的にゲート接地された第２及び第５のトランジスタと、前記第１及び第４のトランジスタのソースにそれぞれドレインが接続されかつ負の定電源電位にゲート及びソースが接続された第３及び第６のトランジスタとを有し、前記２本の入力伝送線上の前記差動信号を前記第１及び第４のトランジスタのソースから差動出力として出力する複数のバイアス回路と、
前記２本の出力伝送線と接地電位の間に設けられ、各前記バイアス回路の差動出力を差動増幅して前記２本の出力伝送線に前記差動信号として出力する複数の増幅回路と
を有する分布増幅器。
前記差動増幅回路は、ゲートが前記バイアス回路に接続され、ドレインが前記出力伝送線に接続され、ソースが電流源を介して負の定電位に接続される電界効果トランジスタを含む請求項４記載の分布増幅器。
前記差動増幅回路は、カスコード差動増幅回路である請求項４記載の分布増幅器。