JP3899926B2 - Electric load drive - Google Patents

Electric load drive Download PDF

Info

Publication number
JP3899926B2
JP3899926B2 JP2001386291A JP2001386291A JP3899926B2 JP 3899926 B2 JP3899926 B2 JP 3899926B2 JP 2001386291 A JP2001386291 A JP 2001386291A JP 2001386291 A JP2001386291 A JP 2001386291A JP 3899926 B2 JP3899926 B2 JP 3899926B2
Authority
JP
Japan
Prior art keywords
circuit
fet
electric load
time
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001386291A
Other languages
Japanese (ja)
Other versions
JP2003189683A (en
Inventor
板橋　　徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001386291A priority Critical patent/JP3899926B2/en
Publication of JP2003189683A publication Critical patent/JP2003189683A/en
Application granted granted Critical
Publication of JP3899926B2 publication Critical patent/JP3899926B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、直流モータなどの電気負荷を駆動する電気負荷駆動装置に関するものである。
【０００２】
【従来の技術】
従来より、直流モータの制御を行うモータ制御装置においては、Ｈブリッジ駆動回路を用い、モータへの通電方向を切り換えることにより、モータの回転方向を制御する方法が実施されている。
【０００３】
即ち、Ｈブリッジ駆動回路は、モータに対して電気的に対角に接続される２つのスイッチング素子からなるスイッチング素子対を２組備えている。そして、モータ制御装置では、その２組のスイッチング素子対のうち、モータへの通電方向に応じた方のスイッチング素子対を成す両スイッチング素子をオンさせることにより、正転通電時には、モータの＋端子を負荷電源の高電圧側に導通させると共に、モータの−端子を負荷電源の低電圧側に導通させ、逆転通電時には、モータの−端子を負荷電源の高電圧側に導通させると共に、モータの＋端子を負荷電源の低電圧側に導通させる。
【０００４】
ここで、このようなモータ制御装置において、モータへの通電方向を切り替える時には、モータの同一端子に接続されている２つのスイッチング素子（即ち、オンすることでモータの端子を負荷電源の高電圧側に導通させる高電圧側スイッチング素子と、オンすることで上記端子を負荷電源の低電圧側に導通させる低電圧側スイッチング素子との２つのスイッチング素子であり、以下単に、２つ直列のスイッチング素子ともいう）のオン／オフ状態を互いに反対の状態へと切り替えることとなる。そして、このような通電方向の切り替え時において、スイッチング素子のオン／オフ状態を切り替えようとしてから、そのスイッチング素子のオン／オフ状態が実際に切り替わるまでには遅れ時間があるため、２つ直列のスイッチング素子が両方共にオン状態となる期間が生じてしまう虞があり、そのような期間が生じると、負荷電源の高電圧側と低電圧側とがショートした状態となって、貫通電流と呼ばれる過大な電流が流れてしまう。
【０００５】
そこで、この種のモータ制御装置では、上記の貫通電流を防ぐために、モータの同一端子に接続されている２つ直列のスイッチング素子のうちの一方のスイッチング素子に対応するオン／オフ指令信号がオンを示すアクティブレベルからオフを示すパッシブレベルに切り替わった時点から、予め設定された一時オン禁止時間Ｔｋが経過するまでの間、スイッチング素子駆動部が上記２つ直列のスイッチング素子のうちの他方のスイッチング素子をオンさせるのを禁止する同時オン防止回路を設けるようにしている。
【０００６】
尚、スイッチング素子駆動部は、各スイッチング素子に夫々対応する各オン／オフ指令信号に応じて該当するスイッチング素子をオン／オフさせるものである。そして、一時オン禁止時間Ｔｋは、あるスイッチング素子に対応するオン／オフ指令信号がパッシブレベルに切り替わってから、そのオン／オフ指令信号に該当するスイッチング素子が実際にオフするまでの遅れ時間（以下、オフ応答時間という）Ｔｏｆｆよりも大きい値に設定される。詳しくは、一時オン禁止時間Ｔｋの設計上の標準値（ティピカル値）Ｔｋtyp は、各回路を構成する部品や周囲温度等のあらゆるばらつきを考慮した上で、その一時オン禁止時間Ｔｋの最小値Ｔｋmin が、上記オフ応答時間Ｔｏｆｆの最大値Ｔｏｆｆmax よりも必ず大きくなるように設定される。
【０００７】
【発明が解決しようとする課題】
ところで、上記のような同時オン防止回路を備えたモータ制御装置において、２つ直列のスイッチング素子のオン／オフ状態を互いに反対の状態へと切り替える時には、２つ直列のスイッチング素子のうちの一方が実際にオフしてから、同時オン防止回路によるオンの禁止が解除されて他方のスイッチング素子がオンし始めるまでの期間（即ち「Ｔｋ−Ｔｏｆｆ」の時間）は、モータのコイルに蓄積された残留エネルギー（いわゆる逆起電力）を消弧させるための消弧電流が、各スイッチング素子に並設される保護用のダイオードに流れることとなり、スイッチング素子がオンしている時よりも電力損失及び発熱が大きくなる。
【０００８】
このため、上記「Ｔｋ−Ｔｏｆｆ」の時間は極力短いことが望ましく、そのためには、スイッチング素子のオフ応答時間Ｔｏｆｆの標準値をＴｏｆｆtyp とすると、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を極力小さく設定することが必要である。
【０００９】
しかし、従来の技術では、一時オン禁止時間Ｔｋの標準値Ｔｋtyp を、オフ応答時間Ｔｏｆｆの標準値Ｔｏｆｆtyp により近づけることができず、その結果、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値が、どうしても大きめに設定されることとなり、消弧電流による電力損失及び発熱を低減するには限度があった。
【００１０】
一方、モータ制御装置においては、モータへの通電方向に応じた方のスイッチング素子対を成す両スイッチング素子のうちの一方だけを継続してオンさせ、他方はＰＷＭ（パルス幅変調）制御でオン／オフさせることにより、モータの回転速度を制御する場合がある。
【００１１】
そして、例えば特開平９−１８３１３号公報には、こうした回転速度制御を行うモータ制御装置において、ＰＷＭ制御されるスイッチング素子のオフ時（即ち、通電オフ時）の消弧電流による電力損失及び発熱を低減するために、継続してオンされるスイッチング素子Ｔｒａと同じ電圧側に接続されたスイッチング素子Ｔｒｂ（換言すれば、ＰＷＭ制御されるスイッチング素子Ｔｒｃと直列に接続されたスイッチング素子Ｔｒｂ）を、上記ＰＷＭ制御されるスイッチング素子Ｔｒｃと反転状態に制御し、この制御により、モータへの通電オフ時に、同じ電圧側の２つのスイッチング素子Ｔｒａ，Ｔｒｂがオンするようにして、その２つのスイッチング素子Ｔｒａ，Ｔｒｂとモータとからなる環流閉路により消弧動作させることが提案されている。
【００１２】
つまり、一般に、Ｈブリッジ駆動回路のスイッチング素子としてはＭＯＳＦＥＴが用いられが、図８に例示するように、消弧電流の電流値が同じであれば、その消弧電流を、ＭＯＳＦＥＴに並列に設けられたダイオードに流すよりもＭＯＳＦＥＴをオンさせて流した方が、電力損失を小さく抑えることができるからである。
【００１３】
そして特に、このような特開平９−１８３１３号公報に記載の方法を用いる場合には、モータへの通電方向を切り替える時だけでなく、ＰＷＭ制御に伴う「通電→非通電（通電オフ）」及び「非通電（通電オフ）→通電」の各移行時においても、２つ直列のスイッチング素子のオン／オフ状態が互いに反対の状態へと切り替えられることとなり、貫通電流を防ぐためには、その各移行時においても上述の一時オン禁止時間Ｔｋが設けられることとなる。よって、消弧電流による電力損失及び発熱を低減するという上記公報の方法による効果を高めるためには、前述の「Ｔｋ−Ｔｏｆｆ」の時間を短くすることが一層要求される。
【００１４】
そこで、本発明は、消弧電流による電力損失及び発熱を低減するのに好適な電気負荷駆動装置の提供を目的としている。
【００１５】
【課題を解決するための手段及び発明の効果】
上記目的を達成するためになされた請求項１に記載の電気負荷駆動装置は、電気負荷への通電を制御するためのスイッチング素子として、オンすることにより電気負荷の１つの端子を負荷電源の高電圧側に導通させる高電圧側スイッチング素子と、オンすることにより前記端子を負荷電源の低電圧側に導通させる低電圧側スイッチング素子とを、少なくとも備えている。
【００１６】
そして、この電気負荷駆動装置では、駆動手段が、前記各スイッチング素子を夫々オン／オフさせるための各指令信号に応じて、該当するスイッチング素子をオン／オフさせる。また、同時オン防止手段が、前記両スイッチング素子のうちの一方のスイッチング素子に対応する指令信号がオンを示すレベルからオフを示すレベルに切り替わった時点から、予め設定された一時オン禁止時間Ｔｋが経過するまでの間、駆動手段が他方のスイッチング素子をオンさせるのを禁止することにより、前記両スイッチング素子が同時にオン状態となるのを防止する。
【００１７】
ここで特に、請求項１の電気負荷駆動装置では、同時オン防止手段を構成する素子のうち、その素子の電気的定数が変わると一時オン禁止時間Ｔｋが変化することとなる（以下、このことを「一時オン禁止時間Ｔｋの精度に関与する」という）時間精度関与素子と、駆動手段を構成する素子のうち、その素子の電気的定数が変わると、前記指令信号がオフを示すレベルに切り替わってから該指令信号に該当するスイッチング素子がオフするまでの応答時間（オフ応答時間）Ｔｏｆｆが変化することとなる（以下、このことを「オフ応答時間Ｔｏｆｆに関与する」という）応答時間関与素子とが、同一の集積素子内に構成されている。
【００１８】
このような請求項１の電気負荷駆動装置によれば、同時オン防止手段が計時する一時オン禁止時間Ｔｋの標準値Ｔｋtyp を「Ｔｋmin ≧Ｔｏｆｆmax 」となるように決定する際において、同一の集積素子内に構成される時間精度関与素子と応答時間関与素子とについては、定数のばらつきの差を考慮する必要がなくなる（即ち、定数ばらつきが同じであると見なすことができる）ため、その分、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たすためのＴｋtyp をＴｏｆｆtyp の近くに設定することができる。尚、先に述べているように、Ｔｋmin は、一時オン禁止時間Ｔｋの最小値であり、Ｔｏｆｆmax は、オフ応答時間Ｔｏｆｆの最大値であり、Ｔｏｆｆtyp は、オフ応答時間Ｔｏｆｆの標準値である。
【００１９】
このため、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を小さくすることができ、延いては、高電圧側スイッチング素子と低電圧側スイッチング素子とのオン／オフ状態を互いに反対の状態へと切り替える際において、その両スイッチング素子のうちの一方が実際にオフしてから、同時オン防止手段によるオンの禁止が解除されて他方のスイッチング素子がオンし始めるまでの期間（＝「Ｔｋ−Ｔｏｆｆ」の時間）であって、電気負荷に蓄積された残留エネルギーを消弧させるための消弧電流がスイッチング素子に並設される保護用のダイオードに流れる時間を、従来よりも短くすることができる。このため、消弧電流による電力損失及び発熱を低減することができる。
【００２０】
ところで、同一の集積素子内に構成する時間精度関与素子と応答時間関与素子とは、互いの定数ばらつきの差をなくすという面で、請求項２に記載の如く同種の素子が望ましい。
また特に、この場合、請求項３に記載の如く、駆動手段においてスイッチング素子のオフ応答時間Ｔｏｆｆを故意に長くするために設けられたコンデンサＣａと、同時オン防止手段にて一時オン禁止時間Ｔｋを計時するために用いられるコンデンサＣｂとを、応答時間関与素子と時間精度関与素子との各々として、同一の集積素子内に構成するようにすれば、より効果的である。つまり、コンデンサＣａがあるため、オフ応答時間Ｔｏｆｆのばらつきに関して、スイッチング素子自体の特性ばらつき（例えばスイッチング素子の寄生容量のばらつき）による影響を、極小にすることができるからである。
そして、請求項４の電気負荷駆動装置は、請求項１，２の電気負荷駆動装置において、
前記同時オン防止手段は、前記一時オン禁止時間をクロック信号に基づき計時するタイマ回路と、電源電圧と接地電位との間に直列に接続された発振用抵抗及び発振用コンデンサと、前記発振用抵抗と前記発振用コンデンサとの接続点の電圧を振動させ、その振動電圧から前記クロック信号を生成して該クロック信号を前記タイマ回路に出力する発振回路とを備えており、
前記各スイッチング素子はＦＥＴであり、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートに一端が接続されたゲート保護用抵抗を備えていると共に、そのゲート保護用抵抗の他端に前記ＦＥＴをオフさせるためのオフ駆動電圧を出力することにより、そのゲート保護用抵抗に対応するＦＥＴをオフさせるように構成されており、
前記発振用抵抗が、前記時間精度関与素子であり、
前記ゲート保護用抵抗が、前記応答時間関与素子であること、を特徴としてる。
また、請求項５の電気負荷駆動装置は、請求項１，２の電気負荷駆動装置において、
前記同時オン防止手段は、前記一時オン禁止時間をクロック信号に基づき計時するタイマ回路と、電源電圧と接地電位との間に直列に接続された定電流回路及び発振用コンデンサと、前記定電流回路と前記発振用コンデンサとの接続点の電圧を振動させ、その振動電圧から前記クロック信号を生成して該クロック信号を前記タイマ回路に出力する発振回路とを備えており、
前記各スイッチング素子はＦＥＴであり、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートと該ＦＥＴをオフさせるためのオフ駆動電圧との間に直列に接続されたオフ駆動用のトランジスタ及びオフ駆動用の定電流回路を備えていると共に、前記オフ駆動用のトランジスタをオンさせて、そのトランジスタに対応するＦＥＴのゲートに前記オフ駆動用の定電流回路を介して前記オフ駆動電圧を印加することにより、そのトランジスタに対応するＦＥＴをオフさせるように構成されており、
前記同時オン防止手段における前記定電流回路が、前記時間精度関与素子であり、
前記駆動手段における前記定電流回路が、前記応答時間関与素子であること、を特徴としている。
そして、請求項６の電気負荷駆動装置は、請求項５の電気負荷駆動装置において、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートと前記オフ駆動電圧との間に、そのＦＥＴの前記応答時間を故意に長くするためのコンデンサを備えており、
前記同時オン防止手段における前記定電流回路と前記発振用コンデンサとが、前記時間精度関与素子であり、
前記駆動手段における前記定電流回路と前記コンデンサとが、前記応答時間関与素子であること、を特徴としている。
【００２１】
次に、請求項７に記載の電気負荷駆動装置では、請求項１〜６の何れかの電気負荷駆動装置において、同時オン防止手段と駆動手段とが、時間精度関与素子及び応答時間関与素子を含めて、同一の集積素子内に構成されている。そして、このような電気負荷駆動装置によれば、構成部品点数を著しく低減することができると共に、部品の実装スペースを大幅に節約することができ、延いては、装置の小型化及び低コスト化が可能となる。
【００２２】
また、請求項８に記載の電気負荷駆動装置では、請求項７の電気負荷駆動装置において、各スイッチング素子も、前記同一の集積素子内に構成されている。そして、このような電気負荷駆動装置によれば、構成部品点数を一層低減することができる。尚、この場合、集積素子内の各部の温度は、スイッチング素子の動作状況に応じて大きく変化することとなるが、時間精度関与素子と応答時間関与素子との温度は常に同様に変化することとなるため問題はない。
【００２３】
一方、請求項９に記載の電気負荷駆動装置では、請求項１〜６の何れかの電気負荷駆動装置において、前記同一の集積素子内には、前記時間精度関与素子及び前記応答時間関与素子だけが構成されている。そして、このような電気負荷駆動装置によれば、例えば、異なる種類の電気負荷を駆動するためにスイッチング素子を変更し、それに伴い時間精度関与素子や応答時間関与素子の定数を変更しなければならない場合には、その時間精度関与素子及び応答時間関与素子が構成された集積素子を変えるだけで良く、他の部分は変更する必要がなくなる。また、このことから、装置の構成部品の標準化を行うのにも非常に有利である。
【００２４】
【発明の実施の形態】
以下、本発明が適用された実施形態の電気負荷駆動装置としての電子制御装置について、図面を用いて説明する。尚、本実施形態の電子制御装置は、車両のスロットルバルブを制御するものである。
【００２５】
［第１実施形態］
まず図１は、第１実施形態の電子制御装置１をスロットルバルブの制御系と共に表す概略構成図である。
図１に示すように、電子制御装置１には、車両のアクセルペダル２の踏み込み量を検出するペダル位置センサ３からの信号ＳＰと、エンジンの吸入空気管４に設けられたスロットルバルブ５の開度を検出するバルブ位置センサ６からの信号ＳＶとが入力されている。
【００２６】
そして、電子制御装置１は、ＣＰＵ９と、ＣＰＵ９からの指令信号Ｓ１〜Ｓ４に従って、スロットルバルブ５の開度を調節するための電気負荷としての直流モータ（以下単に、モータという）７を駆動するモータ駆動回路１０とを備えている。尚、後で詳しく説明するが、モータ駆動回路１０は、モータ７への通電を制御するための駆動回路として、４つのスイッチング素子からなるＨブリッジ駆動回路を備えており、ＣＰＵ９からモータ駆動回路１０への指令信号Ｓ１〜Ｓ４は、Ｈブリッジ駆動回路を成す４つの各スイッチング素子を夫々オン／オフさせるためのオン／オフ指令信号となっている。
【００２７】
そして、ＣＰＵ９は、上記両センサ３，６からの信号ＳＰ，ＳＶに基づいて、アクセルペダル２の踏み込み量に応じたスロットルバルブ５の開度を算出すると共に、スロットルバルブ５の実際の開度が上記算出した開度となるように、モータ駆動回路１０への指令信号Ｓ１〜Ｓ４のレベルを切り替える。また、本実施形態においては、モータ７の回転方向と回転速度とを制御すると共に、モータ７への通電オフ時の消弧電流による電力損失及び発熱を低減するために、前述した特開平９−１８３１３号公報に記載の方法を採用している。
【００２８】
次に、図２に示す如く、モータ駆動回路１０は、４つのスイッチング素子としてのＮチャネルＭＯＳＦＥＴ（以下単に、ＦＥＴという）１１〜１４からなるＨブリッジ駆動回路を備えている。
詳しく説明すると、Ｈブリッジ駆動回路は、ドレインがバッテリ８の＋端子の電位（負荷電源の高電圧側に相当し、以下、バッテリ電圧という）に接続され、ソースがモータ７の＋端子に接続されたＦＥＴ１１と、ドレインがバッテリ電圧に接続され、ソースがモータ７の−端子に接続されたＦＥＴ１２と、ドレインがモータ７の−端子に接続され、ソースが電流検出用抵抗１５を介してバッテリ８の−端子の電位（負荷電源の低電圧側に相当し、以下、接地電位という）に接続されたＦＥＴ１３と、ドレインがモータ７の＋端子に接続され、ソースが上記電流検出用抵抗１５を介して接地電位に接続されたＦＥＴ１４とから構成されている。つまり、ＦＥＴ１１とＦＥＴ１３とが、モータ７に＋端子から−端子への正転方向の電流を流すためのスイッチング素子対になっており、ＦＥＴ１２とＦＥＴ１４とが、モータ７に−端子から＋端子への逆転方向の電流を流すためのスイッチング素子対になっている。そして、ＣＰＵ９からモータ駆動回路１０への指令信号Ｓ１〜Ｓ４のうち、Ｓ１はＦＥＴ１１のオン／指令信号であり、Ｓ２はＦＥＴ１２のオン／オフ指令信号であり、Ｓ３はＦＥＴ１３のオン／オフ指令信号であり、Ｓ４はＦＥＴ１４のオン／オフ指令信号である。
【００２９】
また、各ＦＥＴ１１〜１４のドレイン−ソース間には、ソース側からドレイン側を順方向にしてダイオード２１〜２４が夫々並設されている。尚、本実施形態において、ダイオード２１〜２４は、ＦＥＴ１１〜１４の寄生ダイオードであるが、ＦＥＴ１１〜１４とは別に追加したものであっても良い。また、図２においては、図示の便宜上、モータ７がモータ駆動回路１０の中に示されている。
【００３０】
そして更に、モータ駆動回路１０は、電流検出用抵抗１５の両端に生じる電圧に基づいて、上記Ｈブリッジ駆動回路（延いてはモータ７）に所定値以上の過電流が流れていることを検知する電流検出回路１６と、過電流保護回路１７とを備えている。
【００３１】
ここで、電流検出回路１６は、ＦＥＴ１３，１４のソースと電流検出用抵抗１５との接続点に一端が接続された抵抗３１と、抵抗３１の他端と電流検出用抵抗１５のＦＥＴ１３，１４側とは反対側の端部（即ち、接地電位）との間に接続された抵抗３２と、一定の電源電圧Ｖｃ（例えば５Ｖ）と接地電位との間に直列に接続された抵抗３３，３４と、抵抗３１と抵抗３２との接続点に反転入力端子（−端子）が接続され、抵抗３３と抵抗３４との接続点に非反転入力端子（＋端子）が接続されたコンパレータ３５と、コンパレータ３５の出力端子と非反転入力端子との間に接続された帰還用抵抗３６とから構成されている。
【００３２】
そして、この電流検出回路１６において、コンパレータ３５の反転入力端子の電圧をＶｍとし、コンパレータ３５の非反転入力端子の電圧をＶｐとすると、電流検出用抵抗１５に所定値以上の過電流が流れていない正常時には、Ｖｐ≧Ｖｍとなって、コンパレータ３５の出力端子の電圧（以下、コンパレータ３５の出力という）がハイレベルとなる。
【００３３】
これに対し、電流検出用抵抗１５に所定値以上の過電流が流れて、コンパレータ３５の出力がハイレベルになっている際のＶｐよりもＶｍが大きくなると（Ｖｐ＜Ｖｍになると）、コンパレータ３５の出力が過電流を示すローレベルになる。そして、これにより、Ｖｐが小さくなり、以後は、その小さくなったＶｐよりもＶｍが更に小さくなるまで、コンパレータ３５の出力がローレベルとなる。つまり、過電流の判定値であるＶｐには、ヒステリシスが設けられている。
【００３４】
そして、上記のようなコンパレータ３５の出力は、過電流検知信号ＭＮとして、過電流保護回路１７とＣＰＵ９とに供給される（図１参照）。
また、過電流保護回路１７には、ＣＰＵ９からの各指令信号Ｓ１〜Ｓ４が入力される。そして、過電流保護回路１７は、電流検出回路１６からの上記過電流検知信号ＭＮがハイレベルの場合には、各ＦＥＴ１１〜１４に夫々対応する４つの出力端子ｏ１〜ｏ４から、ＣＰＵ９からの各指令信号Ｓ１〜Ｓ４をそのまま出力するが、上記過電流検知信号ＭＮがローレベルになると、上記各出力端子ｏ１〜ｏ４からの指令信号Ｓ１〜Ｓ４を、強制的にＦＥＴ１１〜１４のオフを示す方のローレベルにする。
【００３５】
一方、ＣＰＵ９は、電流検出回路１６からの過電流検知信号ＭＮがローレベルになると、モータ７に過電流が流れたと判断して、モータ駆動回路１０への指令信号Ｓ１〜Ｓ４を全てローレベルにし、その後、モータ７の駆動を再開しても良いと判断した時点で、通常の指令信号Ｓ１〜Ｓ４の出力を再開する。
【００３６】
また、モータ駆動回路１０は、ＦＥＴ１１のゲートに一端が接続されたゲート保護用の抵抗４１と、ＦＥＴ１１に対応する駆動信号Ｄ１がハイレベルの時に、上記抵抗４１の他端にＦＥＴ１１をオンさせるためのオン駆動電圧を出力してＦＥＴ１１をオンさせ、上記駆動信号Ｄ１がローレベルの時には、上記抵抗４１の他端にＦＥＴ１１をオフさせるためのオフ駆動電圧を出力してＦＥＴ１１をオフさせるプリドライブ回路５１と、ＦＥＴ１２のゲートに一端が接続されたゲート保護用の抵抗４２と、ＦＥＴ１２に対応する駆動信号Ｄ２がハイレベルの時に、上記抵抗４２の他端にＦＥＴ１２をオンさせるためのオン駆動電圧を出力してＦＥＴ１２をオンさせ、上記駆動信号Ｄ２がローレベルの時には、上記抵抗４２の他端にＦＥＴ１２をオフさせるためのオフ駆動電圧を出力してＦＥＴ１２をオフさせるプリドライブ回路５２と、ＦＥＴ１３のゲートに一端が接続されたゲート保護用の抵抗４３と、ＦＥＴ１３に対応する駆動信号Ｄ３がハイレベルの時に、上記抵抗４３の他端にＦＥＴ１３をオンさせるためのオン駆動電圧を出力してＦＥＴ１３をオンさせ、上記駆動信号Ｄ３がローレベルの時には、上記抵抗４３の他端にＦＥＴ１３をオフさせるためのオフ駆動電圧を出力してＦＥＴ１３をオフさせるプリドライブ回路５３と、ＦＥＴ１４のゲートに一端が接続されたゲート保護用の抵抗４４と、ＦＥＴ１４に対応する駆動信号Ｄ４がハイレベルの時に、上記抵抗４４の他端にＦＥＴ１４をオンさせるためのオン駆動電圧を出力してＦＥＴ１４をオンさせ、上記駆動信号Ｄ４がローレベルの時には、上記抵抗４４の他端にＦＥＴ１４をオフさせるためのオフ駆動電圧を出力してＦＥＴ１４をオフさせるプリドライブ回路５４とを備えている。
【００３７】
更に、モータ駆動回路１０は、過電流保護回路１７の出力端子ｏ１〜ｏ４から出力される指令信号Ｓ１〜Ｓ４から、各ＦＥＴ１１〜１４に対応する駆動信号Ｄ１〜Ｄ４を生成して、上記各プリドライブ回路５１〜５４に出力する同時オン防止回路４６を備えている。
【００３８】
この同時オン防止回路４６は、モータ７の同一端子に接続された２つ直列のＦＥＴ同士（ＦＥＴ１１，１４同士と、ＦＥＴ１２，１３同士）が同時にオン状態となって貫通電流が流れてしまうのを防止するための回路であり、電源電圧Ｖｃに一端が接続された発振用抵抗４７と、その抵抗４７の他端と接地電位との間に接続された発振用コンデンサ４８と、抵抗４７とコンデンサ４８との接続点の電圧を一定の周波数で振動させると共に、その振動電圧の波形（即ち、源発振信号）を矩形波に成形し更に分周して所定周波数のクロック信号Ｆｃｋを出力する発振回路４９とを備えている。
【００３９】
そして更に、同時オン防止回路４６は、プリドライブ回路５４への駆動信号Ｄ４の論理反転信号を出力するインバータ（反転回路）７１と、プリドライブ回路５３への駆動信号Ｄ３の論理反転信号を出力するインバータ７２と、プリドライブ回路５２への駆動信号Ｄ２の論理反転信号を出力するインバータ７３と、プリドライブ回路５１への駆動信号Ｄ１の論理反転信号を出力するインバータ７４と、過電流保護回路１７の出力端子ｏ１からの指令信号Ｓ１，発振回路４９からのクロック信号Ｆｃｋ，及びインバータ７１の出力信号に基づいてＦＥＴ１１用の駆動信号Ｄ１を生成し、その駆動信号Ｄ１をプリドライブ回路５１に出力する一時オン禁止回路６１と、過電流保護回路１７の出力端子ｏ２からの指令信号Ｓ２，発振回路４９からのクロック信号Ｆｃｋ，及びインバータ７２の出力信号に基づいてＦＥＴ１２用の駆動信号Ｄ２を生成し、その駆動信号Ｄ２をプリドライブ回路５２に出力する一時オン禁止回路６２と、過電流保護回路１７の出力端子ｏ３からの指令信号Ｓ３，発振回路４９からのクロック信号Ｆｃｋ，及びインバータ７３の出力信号に基づいてＦＥＴ１３用の駆動信号Ｄ３を生成し、その駆動信号Ｄ３をプリドライブ回路５３に出力する一時オン禁止回路６３と、過電流保護回路１７の出力端子ｏ４からの指令信号Ｓ４，発振回路４９からのクロック信号Ｆｃｋ，及びインバータ７４の出力信号に基づいてＦＥＴ１４用の駆動信号Ｄ４を生成し、その駆動信号Ｄ４をプリドライブ回路５４に出力する一時オン禁止回路６４とを備えている。
【００４０】
ここで、一時オン禁止回路６１は、発振回路４９からのクロック信号Ｆｃｋがクロック端子ＣＫに入力され、インバータ７１の出力信号が入力端子Ｔに入力された遅延タイマ回路６６と、その遅延タイマ回路６６の出力端子Ｑからの出力信号と過電流保護回路１７の出力端子ｏ１からの指令信号Ｓ１との論理積信号を、ＦＥＴ１１用の駆動信号Ｄ１として出力する論理積回路（アンドゲート）６７とから構成されている。
【００４１】
そして、遅延タイマ回路６６は、入力端子Ｔへの入力信号がローレベルの時に、カウント値が０にリセットされると共に、出力端子Ｑからの出力信号がローレベルにリセットされ、入力端子Ｔへの入力信号がハイレベルになると、発振回路４９からのクロック信号Ｆｃｋが立ち上がる毎にカウント値が１ずつカウントアップされて、そのカウント値が予め設定された設定値Ｋに達すると、出力端子Ｑからの出力信号がハイレベルになる。
【００４２】
よって、一時オン禁止回路６１では、過電流保護回路１７の出力端子ｏ１からの指令信号Ｓ１がローレベルであるか、或いは、インバータ７１の出力信号がローレベル（即ち、駆動信号Ｄ４がハイレベル）であれば、プリドライブ回路５１への駆動信号Ｄ１がローレベルになり、また、上記出力端子ｏ１からの指令信号Ｓ１がハイレベルであっても、駆動信号Ｄ４がハイレベルからローレベルに切り替わった時点から、遅延タイマ回路６６のカウント値が設定値Ｋに達するまでの一時オン禁止時間Ｔｋが経過するまでの間は、プリドライブ回路５１への駆動信号Ｄ１がハイレベルになるのが禁止されることとなる。そして、駆動信号Ｄ４がローレベルに切り替わってから上記の一時オン禁止時間Ｔｋが経過した時点で、上記出力端子ｏ１からの指令信号Ｓ１がハイレベルであれば、プリドライブ回路５１への駆動信号Ｄ１がハイレベルになる。
【００４３】
また、図示は省略しているが、他の一時オン禁止回路６２〜６４の各々も、一時オン禁止回路６１と全く同様の遅延タイマ回路６６と論理積回路６７とから構成されている。但し、一時オン禁止回路６２では、遅延タイマ回路６６の入力端子Ｔにインバータ７２の出力信号が入力され、論理積回路６７は、その遅延タイマ回路６６の出力端子Ｑからの出力信号と過電流保護回路１７の出力端子ｏ２からの指令信号Ｓ２との論理積信号を、ＦＥＴ１２用の駆動信号Ｄ２として出力する。また、一時オン禁止回路６３では、遅延タイマ回路６６の入力端子Ｔにインバータ７３の出力信号が入力され、論理積回路６７は、その遅延タイマ回路６６の出力端子Ｑからの出力信号と過電流保護回路１７の出力端子ｏ３からの指令信号Ｓ３との論理積信号を、ＦＥＴ１３用の駆動信号Ｄ３として出力する。また同様に、一時オン禁止回路６４では、遅延タイマ回路６６の入力端子Ｔにインバータ７４の出力信号が入力され、論理積回路６７は、その遅延タイマ回路６６の出力端子Ｑからの出力信号と過電流保護回路１７の出力端子ｏ４からの指令信号Ｓ４との論理積信号を、ＦＥＴ１４用の駆動信号Ｄ４として出力する。
【００４４】
そして更に、本第１実施形態のモータ駆動回路１０において、上記一時オン禁止回路６１〜６４，インバータ７１〜７４，抵抗４７，コンデンサ４８，及び発振回路４９からなる同時オン防止回路４６と、プリドライブ回路５１〜５４と、ゲート保護用の抵抗４１〜４４とが、同一の集積素子としての１つのＩＣ７６内に構成されている。
【００４５】
次に、以上のように構成された電子制御装置１の作用について、図３を用い説明する。
まず、ＣＰＵ９は、図３における時刻Ｔｃよりも左側に示すように、モータ７を正転させる場合には、ＦＥＴ１１用の指令信号Ｓ１をオン側のハイレベルにすると共に、ＦＥＴ１１と直列のＦＥＴ１４用の指令信号Ｓ４をオフ側のローレベルにし、更に、ＦＥＴ１１と正転方向通電用のスイッチング素子対を成すＦＥＴ１３用の指令信号Ｓ３を、目標のモータ回転速度に応じたデューティ比となるようにＰＷＭ制御する。そして更に、ＣＰＵ９は、ＰＷＭ制御されるＦＥＴ１３のオフ時（即ち、モータ７への通電オフ時）の消弧電流による電力損失及び発熱を低減するために、ＦＥＴ１１と同じ電圧側に接続されたＦＥＴ１２（換言すれば、ＦＥＴ１３と直列のＦＥＴ１２）用の指令信号Ｓ２を、指令信号Ｓ３と反転の状態にＰＷＭ制御する。
【００４６】
また、ＣＰＵ９は、図３における時刻Ｔｃよりも右側に示すように、モータ７を逆転させる場合には、ＦＥＴ１２用の指令信号Ｓ２をオン側のハイレベルにすると共に、ＦＥＴ１２と直列のＦＥＴ１３用の指令信号Ｓ３をオフ側のローレベルにし、更に、ＦＥＴ１２と逆転方向通電用のスイッチング素子対を成すＦＥＴ１４用の指令信号Ｓ４を、目標のモータ回転速度に応じたデューティ比となるようにＰＷＭ制御する。そして更に、ＣＰＵ９は、ＰＷＭ制御されるＦＥＴ１４のオフ時（通電オフ時）の消弧電流による電力損失及び発熱を低減するために、ＦＥＴ１２と同じ電圧側に接続されたＦＥＴ１１（換言すれば、ＦＥＴ１４と直列のＦＥＴ１１）用の指令信号Ｓ１を、指令信号Ｓ４と反転の状態にＰＷＭ制御する。
【００４７】
よって、互いに直列のＦＥＴ１１，１４に夫々対応する指令信号Ｓ１，Ｓ４は、互いに反対のレベルとなり、互いに直列のＦＥＴ１２，１３に夫々対応する指令信号Ｓ２，Ｓ３も、互いに反対のレベルとなる。
そして、モータ駆動回路１０において、電流検出回路１６からの過電流検知信号ＭＮがハイレベルである正常時には、過電流保護回路１７から同時オン防止回路４６の各一時オン禁止回路６１〜６４へ、ＣＰＵ９からの指令信号Ｓ１〜Ｓ４が夫々供給され、各一時オン禁止回路６１〜６４は、前述した遅延タイマ回路６６と論理積回路６７との機能により、該当するプリドライブ回路５１〜５４へ駆動信号Ｄ１〜Ｄ４を出力する。
【００４８】
このため、各駆動信号Ｄ１〜Ｄ４は、ＣＰＵ９からの指令信号Ｓ１〜Ｓ４に応じて、図３に示す如くレベル変化し、その各駆動信号Ｄ１〜Ｄ４に応じて、該当するＦＥＴ１１〜１４がオン／オフすることとなる。
即ち、２つ直列のＦＥＴ１１，１４に夫々対応する信号について述べると、駆動信号Ｄ１は、指令信号Ｓ１がローレベルならばローレベルとなる。そして、指令信号Ｓ１がハイレベルに切り替わっても、その時点で指令信号Ｓ４がローレベルに切り替わり、駆動信号Ｄ４もローレベルに切り替わるため、その切り替わり時点から遅延タイマ回路６６のカウント値が設定値Ｋに達するまでの一時オン禁止時間Ｔｋが経過するまでの間は、駆動信号Ｄ１がハイレベルになるのが禁止され、一時オン禁止時間Ｔｋが経過すると、駆動信号Ｄ１がハイレベルに切り替わる。同様に、駆動信号Ｄ４は、指令信号Ｓ４がローレベルならばローレベルとなる。そして、指令信号Ｓ４がハイレベルに切り替わっても、その時点で指令信号Ｓ１がローレベルに切り替わり、駆動信号Ｄ１もローレベルに切り替わるため、その切り替わり時点から一時オン禁止時間Ｔｋが経過するまでの間は、駆動信号Ｄ４がハイレベルになるのが禁止され、一時オン禁止時間Ｔｋが経過すると、駆動信号Ｄ４がハイレベルに切り替わる。
【００４９】
つまり、一時オン禁止回路６１，６４及びインバータ７１，７４の相互作用により、２つ直列のＦＥＴ１１，１４のうちの一方に対応する指令信号及び駆動信号がハイレベルからローレベルに切り替わった時点から、一時オン禁止時間Ｔｋが経過するまでの間は、他方のＦＥＴに対応する駆動信号がハイレベルにならないようにして、両ＦＥＴ１１，１４が同時にオン状態となるのを防止している。
【００５０】
また、２つ直列のＦＥＴ１２，１３に夫々対応する信号ついても、全く同様である。
即ち、駆動信号Ｄ２は、指令信号Ｓ２がローレベルならばローレベルとなる。そして、指令信号Ｓ２がハイレベルに切り替わっても、その時点で指令信号Ｓ３がローレベルに切り替わり、駆動信号Ｄ３もローレベルに切り替わるため、その切り替わり時点から一時オン禁止時間Ｔｋが経過するまでの間は、駆動信号Ｄ２がハイレベルになるのが禁止され、一時オン禁止時間Ｔｋが経過すると、駆動信号Ｄ２がハイレベルに切り替わる。同様に、駆動信号Ｄ３は、指令信号Ｓ３がローレベルならばローレベルとなる。そして、指令信号Ｓ３がハイレベルに切り替わっても、その時点で指令信号Ｓ２がローレベルに切り替わり、駆動信号Ｄ２もローレベルに切り替わるため、その切り替わり時点から一時オン禁止時間Ｔｋが経過するまでの間は、駆動信号Ｄ３がハイレベルになるのが禁止され、一時オン禁止時間Ｔｋが経過すると、駆動信号Ｄ３がハイレベルに切り替わる。
【００５１】
つまり、一時オン禁止回路６２，６３及びインバータ７２，７３の相互作用により、２つ直列のＦＥＴ１２，１３のうちの一方に対応する指令信号及び駆動信号がハイレベルからローレベルに切り替わった時点から、一時オン禁止時間Ｔｋが経過するまでの間は、他方のＦＥＴに対応する駆動信号がハイレベルにならないようにして、両ＦＥＴ１２，１３が同時にオン状態となるのを防止している。
【００５２】
このため、各一時オン禁止回路６１〜６４の遅延タイマ回路６６が計時する一時オン禁止時間Ｔｋは、「従来の技術」の項でも述べたように、指令信号Ｓｎ（ｎは１〜４の何れか）がローレベルに切り替わった時点（即ち、駆動信号Ｄｎがローレベルに切り替わった時点）から、その信号Ｓｎ，Ｄｎに該当するＦＥＴが実際にオフするまでの遅れ時間（オフ応答時間）Ｔｏｆｆよりも大きい値に設定されている。詳しくは、一時オン禁止時間Ｔｋの設計上の標準値Ｔｋtyp は、各回路を構成する部品や周囲温度等のあらゆるばらつきを考慮した上で、その一時オン禁止時間Ｔｋの最小値Ｔｋmin が、上記オフ応答時間Ｔｏｆｆの最大値Ｔｏｆｆmax よりも必ず大きくなるように設定されている。
【００５３】
よって、本実施形態の電子制御装置１において、２つ直列のＦＥＴ（ＦＥＴ１１，１４同士と、ＦＥＴ１２，１３同士）のオン／オフ状態を互いに反対の状態へと切り替える時には、図３（特に「回路電力」と記した段）に示すように、２つ直列のＦＥＴのうちの一方が実際にオフしてから、同時オン防止回路４６によるオンの禁止が解除されて他方のＦＥＴがオンし始めるまでの期間（即ち「Ｔｋ−Ｔｏｆｆ」の時間）は、モータ７のコイルに蓄積された残留エネルギー（いわゆる逆起電力）を消弧させるための消弧電流が、各ＦＥＴ１１〜１４に並設されたダイオード２１〜２４の何れかに流れることとなり、ＦＥＴがオンしている時よりも電力損失及び発熱が大きくなる。
【００５４】
このため、上記「Ｔｋ−Ｔｏｆｆ」の時間は極力短いことが望ましく、そのためには、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を極力小さく設定することが必要である。
そこで、本実施形態の電子制御装置１では、モータ駆動回路１０を構成する各素子のうちで、少なくとも、一時オン禁止時間Ｔｋの精度に関与する発振用抵抗４７と、ＦＥＴ１１〜１４のオフ応答時間Ｔｏｆｆに関与するゲート保護用抵抗４１〜４４とを、同一のＩＣ７６内に構成するようにしている。
【００５５】
この理由について述べる。
まず、オフ応答時間Ｔｏｆｆが最大となるのは、ＦＥＴ１１〜１４の端子間（詳しくはゲート−ソース間）の寄生容量が最大で、且つ、ゲート保護用抵抗４１〜４４の抵抗値が最大の場合である。
【００５６】
また、一時オン禁止時間Ｔｋが最小となるのは、発振用コンデンサ４８の容量が最小で、且つ、発振用抵抗４７の抵抗値が最小の場合である。つまり、コンデンサ４８の容量と抵抗４７の抵抗値とが小さい方にばらつけば、発振回路４９から出力されるクロック信号Ｆｃｋの周期Ｔｃｋが短くなるからである。
【００５７】
ここで、一時オン禁止時間Ｔｋの標準値Ｔｋtyp を「Ｔｋmin ≧Ｔｏｆｆmax 」となるように決定する際において、発振用抵抗４７とゲート保護用抵抗４１〜４４とについては、抵抗値の標準値からのずれと変化特性とが互いに同じになることから、抵抗値のばらつきの差を考慮する必要がなくなる（即ち、定数ばらつきが同じであると見なすことができる）。よって、その分、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たすためのＴｋtyp をＴｏｆｆtyp の近くに設定することができる。
【００５８】
このため、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を小さくすることができる。具体的には、一時オン禁止回路６１〜６４の遅延タイマ回路６６における前述の設定値Ｋを、より小さい値に設定することができる。
【００５９】
この結果、ＦＥＴ１１とＦＥＴ１４とのオン／オフ状態を互いに反対の状態へと切り替える際、及び、ＦＥＴ１２とＦＥＴ１３とのオン／オフ状態を互いに反対の状態へと切り替える際において、その両ＦＥＴのうちの一方が実際にオフしてから他方のＦＥＴがオンし始めるまでの期間（＝「Ｔｋ−Ｔｏｆｆ」の時間）であって、モータ７のコイルに蓄積された残留エネルギーを消弧させるための消弧電流がダイオード２１〜２４の何れかに流れる時間を、従来よりも短くすることができ、消弧電流による電力損失及び発熱を低減することができるのである。
【００６０】
例えば、抵抗４７と抵抗４１〜４４との各抵抗値が、初期公差と温度特性（温度による変化）と経時変化とを合わせて、標準値から±１５％ばらつくとすると、抵抗４７と抵抗４１〜４４とが同一の集積素子内に構成されていなければ、抵抗４７と抵抗４１〜４４との間のばらつきの差は最大３０（＝１５＋１５）％になる。これに対して、本第１実施形態では、こうしたばらつきの差は考慮しなくても済むため、仮に、抵抗４７と抵抗４１〜４４とが同一の集積素子内に構成されていない場合の一時オン禁止時間Ｔｋの設定値（標準値）Ｔｋtyp が１００μｓであったとすると、その設定値Ｔｋtyp を７０（＝１００×（１−０．３））μｓに短縮することができ、これに応じて、ＦＥＴのオン／オフ状態の切り替え時における消弧電流による電力損失及び発熱を低減できるわけである。
【００６１】
また更に、本実施形態の電子制御装置１では、発振用抵抗４７とゲート保護用抵抗４１〜４４だけでなく、同時オン防止回路４６全体とプリドライブ回路５１〜５４をも同じＩＣ７６内に構成しているため、構成部品点数を著しく低減することができると共に、部品の実装スペースを大幅に節約することができ、延いては、装置の小型化及び低コスト化が可能となる。
【００６２】
尚、本第１実施形態では、ＦＥＴ１１とＦＥＴ１２との各々が高電圧側スイッチング素子に相当すると共に、ＦＥＴ１３がＦＥＴ１２に対応する低電圧側スイッチング素子に相当し、ＦＥＴ１４がＦＥＴ１１に対応する低電圧側スイッチング素子に相当している。そして、プリドライブ回路５１〜５４及びゲート保護用抵抗４１〜４４が駆動手段に相当し、同時オン防止回路４６が同時オン防止手段に相当している。そして更に、発振用抵抗４７が、同一の集積素子内に構成される時間精度関与素子に相当し、ゲート保護用抵抗４１〜４４が、同一の集積素子内に構成される応答時間関与素子に相当している。
【００６３】
一方、上記第１実施形態の電子制御装置１において、ＦＥＴ１１〜１４もＩＣ７６内に構成しても良い。そして、このようにすれば、構成部品点数を一層低減することができる。また、この場合、ＩＣ７６内の各部の温度は、ＦＥＴ１１〜１４の動作状況に応じて大きく変化することとなるが、時間精度関与素子としての抵抗４７と応答時間関与素子としての抵抗４１〜４４との温度は、常に同様に変化することとなるため問題ない。
【００６４】
また更に、過電流保護回路１７や、電流検出回路１６（或いは、電流検出回路１６の電流検出用抵抗１５以外の素子）も、ＩＣ７６内に構成しても良い。
［第２実施形態］
次に、第２実施形態の電子制御装置について説明する。
【００６５】
第２実施形態の電子制御装置は、第１実施形態の電子制御装置１と比較すると、モータ駆動回路１０に代えて、図４に示すモータ駆動回路７８を備えている。尚、図４において、図２と同じ構成要素については、同一の符号を付しているため、説明を省略する。
【００６６】
そして、本第２実施形態の電子制御装置に設けられたモータ駆動回路７８では、第１実施形態のモータ駆動回路１０と比較すると、同時オン防止回路４６と、プリドライブ回路５１〜５４と、ゲート保護用抵抗４１〜４４とが、１つのＩＣ内に構成されておらず、時間精度関与素子としての発振用抵抗４７と、応答時間関与素子としてのゲート保護用抵抗４１〜４４とが、同一の集積素子としての１つの抵抗アレイ８０内に構成されている。
【００６７】
このような第２実施形態の電子制御装置によっても、発振用抵抗４７とゲート保護用抵抗４１〜４４とについて、抵抗値のばらつきの差を考慮する必要がなくなり、第１実施形態の電子制御装置１と同様の効果を得ることができる。
また、本第２実施形態の電子制御装置によれば、例えば、異なる種類のモータ７を駆動するためにＦＥＴ１１〜１４を変更し、それに伴い発振用抵抗４７とゲート保護用抵抗４１〜４４との抵抗値を変更しなければならない場合には、抵抗アレイ８０を変えるだけで良く、他の部分は変更する必要がなくなる。よって、他の部分（例えば、同時オン防止回路４６の発振用抵抗４７以外の部分、過電流保護回路１７、及びプリドライブ回路５１〜５４など）をＩＣ化した場合でも、そのＩＣを変更することなく設計変更に対応することができる。
【００６８】
［第３実施形態］
次に、第３実施形態の電子制御装置について説明する。
第３実施形態の電子制御装置は、第１実施形態の電子制御装置１と比較すると、モータ駆動回路１０に代えて、図５に示すモータ駆動回路８２を備えている。尚、図５において、図２と同じ構成要素については、同一の符号を付しているため、説明を省略する。
【００６９】
そして、本第３実施形態の電子制御装置に設けられたモータ駆動回路８２は、第１実施形態のモータ駆動回路１０に対して、下記の（１）〜（３）の点が異なっている。
（１）ゲート保護用抵抗４１〜４４が設けられておらず、それに伴い、プリドライブ回路５１〜５４に代わるプリドライブ回路５１’〜５４’が設けられている。尚、プリドライブ回路５１’〜５４’も、プリドライブ回路５１〜５４と同様に、駆動信号Ｄ１〜Ｄ４に応じて各ＦＥＴ１１〜１４をオン／オフさせるものである。
【００７０】
そして、各プリドライブ回路５１’〜５４’は、図６（Ａ）に示すように、駆動信号Ｄｎ（ｎは１〜４の何れか）を論理反転させて出力するインバータ５５と、ベースがインバータ５５の出力端子に夫々接続されると共に、互いのコレクタ同士が駆動対象のＦＥＴ（ＦＥＴ１１〜１４の何れか）のゲートに接続されたＰＮＰトランジスタ５６及びＮＰＮトランジスタ５７と、駆動対象のＦＥＴをオンさせるためのオン駆動電圧ＶｄとＰＮＰトランジスタ５６のエミッタとの間に接続されて、上記オン駆動電圧ＶｄからＰＮＰトランジスタ５６のエミッタ側へ一定の電流を流す定電流回路５８と、ＮＰＮトランジスタ５７のエミッタと駆動対象のＦＥＴをオフさせるためのオフ駆動電圧（ここでは接地電位）との間に接続されて、ＮＰＮトランジスタ５７のエミッタから接地電位側へ一定の電流を流す定電流回路５９とから構成されている。
【００７１】
このようなプリドライブ回路５１’〜５４’では、駆動信号Ｄｎがハイレベルになると、両トランジスタ５６，５７のうち、トランジスタ５６だけがオンして、駆動対象のＦＥＴのゲートへ定電流回路５８を介してオン駆動電圧Ｖｄが印加される。また、駆動信号Ｄｎがローレベルになると、両トランジスタ５６，５７のうち、トランジスタ５７だけがオンして、駆動対象のＦＥＴのゲートへ定電流回路５９を介してオフ駆動電圧としての０Ｖ（＝接地電位）が印加される。
【００７２】
つまり、本第３実施形態のモータ駆動回路８２では、ゲート保護用抵抗４１〜４４の代わりに、定電流回路５８，５９を用いている。そして、定電流回路５８，５９が流す一定電流値が小さいほど、オフ応答時間Ｔｏｆｆが大きくなる。
尚、第１及び第２実施形態のプリドライブ回路５１〜５４は、図６（Ａ）の回路構成から、定電流回路５８，５９を削除して、ＰＮＰトランジスタ５６のエミッタをオン駆動電圧Ｖｄに接続すると共に、ＮＰＮトランジスタ５７のエミッタを接地電位に接続したものである。
【００７３】
（２）同時オン防止回路４６に発振用抵抗４７が備えられておらず、それに伴い、同時オン防止回路４６には、発振回路４９に代わる発振回路４９’が設けられている。尚、発振回路４９’も、発振回路４９と同様に、各一時オン禁止回路６１〜６４の遅延タイマ回路６６へクロック信号Ｆｃｋを供給するものである。
【００７４】
そして、発振回路４９’は、図６（Ｂ）に示すように、エミッタが接地電位に接続された発振駆動用のＮＰＮトランジスタ８５と、電源電圧ＶｃとＮＰＮトランジスタ８５のコレクタとの間に接続されて、電源電圧ＶｃからＮＰＮトランジスタ８５のコレクタ側へ一定の電流を流す定電流回路８６と、入力端子がＮＰＮトランジスタ８５のコレクタに接続されたシュミットトリガインバータ８７と、出力端子がＮＰＮトランジスタ８５のベースに接続され、入力端子がシュミットトリガインバータ８７の出力端子に接続されたインバータ８８と、シュミットトリガインバータ８７の出力信号を分周し、その分周した信号をクロック信号Ｆｃｋとして出力する分周回路８９とから構成されている。
【００７５】
そして更に、この発振回路４９’では、ＮＰＮトランジスタ８５のコレクタと定電流回路８６との接続点が、発振用コンデンサ４８の接地電位側とは反対側の端部に接続されている。
このような発振回路４９’では、ＮＰＮトランジスタ８５のコレクタ電圧（即ち、定電流回路８６と発振用コンデンサ４８との接続点の電圧）が一定の周波数で振動することとなり、その振動電圧の波形を矩形波に成形し更に分周した発振信号が、クロック信号Ｆｃｋとして出力される。
【００７６】
つまり、本第３実施形態のモータ駆動回路８２では、発振用抵抗４７の代わりに、定電流回路８６を用いている。そして、定電流回路８６が流す一定電流値が大きいほど、一時オン禁止時間Ｔｋが小さくなる。
尚、第１及び第２実施形態の発振回路４９は、図６（Ｂ）の回路構成から定電流回路８６を削除して、ＮＰＮトランジスタ８５のコレクタを、発振用抵抗４７と発振用コンデンサ４８との接続点に接続したものである。
【００７７】
（３）そして、上記の定電流回路８６を有した発振回路４９’，発振用コンデンサ４８，一時オン禁止回路６１〜６４，及びインバータ７１〜７４からなる同時オン防止回路４６と、上記の定電流回路５８，５９を有したプリドライブ回路５１’〜５４’とが、同一の集積素子としての１つのＩＣ８４内に構成されている。
【００７８】
以上のような第３実施形態の電子制御装置によっても、一時オン禁止時間Ｔｋの精度に関与する発振回路４９’の定電流回路８６と、ＦＥＴ１１〜１４のオフ応答時間Ｔｏｆｆに関与するプリドライブ回路５１’〜５４’の定電流回路５８，５９とが、同一のＩＣ８４内に構成されているため、一時オン禁止時間Ｔｋの標準値Ｔｋtyp を「Ｔｋmin ≧Ｔｏｆｆmax 」となるように決定する際において、定電流回路８６と定電流回路５８，５９とについては、定電流値のばらつきの差を考慮する必要がなくなり、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たすＴｋtyp を、Ｔｏｆｆtyp の近くに設定することができる。よって、第１実施形態の電子制御装置１と同様に、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を小さくすることができ、消弧電流による電力損失及び発熱を低減することができる。
【００７９】
また、本第３実施形態の電子制御装置においても、定電流回路８６，５８，５９だけでなく、同時オン防止回路４６全体とプリドライブ回路５１〜５４全体とを同じＩＣ８４内に構成しているため、構成部品点数を著しく低減することができ、装置の小型化及び低コスト化が可能となる。
【００８０】
尚、本第３実施形態では、プリドライブ回路５１’〜５４’が駆動手段に相当し、同時オン防止回路４６の発振回路４９’を構成する定電流回路８６が、同一の集積素子内に構成される時間精度関与素子に相当し、プリドライブ回路５１’〜５４’を構成する定電流回路５９が、同一の集積素子内に構成される応答時間関与素子に相当している。
【００８１】
［第４実施形態］
次に、第４実施形態の電子制御装置について説明する。
第４実施形態の電子制御装置は、上記第３実施形態の電子制御装置と比較すると、モータ駆動回路８２に代えて、図７に示すモータ駆動回路９２を備えている。尚、図７において、前述した図２や図５と同じ構成要素については、同一の符号を付しているため、説明を省略する。
【００８２】
そして、本第４実施形態の電子制御装置に設けられたモータ駆動回路９２は、第３実施形態のモータ駆動回路８２に対して、下記の（ａ）及び（ｂ）の点が異なっている。
（ａ）ＦＥＴ１１〜１４の各ゲート（換言すれば、プリドライブ回路５１’〜５４’の出力端子であり、トランジスタ５６，５７のコレクタ）と接地電位との間に、夫々、コンデンサＣ１〜Ｃ４を接続することにより、ＦＥＴ１１〜１４のオフ応答時間Ｔｏｆｆを故意に長くしている。そして、これにより、オフ応答時間Ｔｏｆｆのばらつきに関し、ＦＥＴ１１〜１４の寄生容量のばらつきによる影響を低減している。このため、コンデンサＣ１〜Ｃ４の静電容量は、ＦＥＴ１１〜１４の寄生容量よりも十分に大きい値に設定されている。
【００８３】
（ｂ）更に、上記コンデンサＣ１〜Ｃ４は、発振用コンデンサ４８を含む同時オン防止回路４６及びプリドライブ回路５１’〜５４’と共に、同一の集積素子としての１つのＩＣ９４内に構成されている。
このような第４実施形態の電子制御装置によれば、一時オン禁止時間Ｔｋの標準値Ｔｋtyp を「Ｔｋmin ≧Ｔｏｆｆmax 」となるように決定する際において、発振回路４９’の定電流回路８６とプリドライブ回路５１’〜５４’の定電流回路５８，５９との定電流値のばらつき差を考慮する必要がない上に、コンデンサＣ１〜Ｃ４があるため、ＦＥＴ１１〜１４の寄生容量のばらつきによる影響を殆ど無くすことができ、しかも、一時オン禁止時間Ｔｋの精度に関与する発振用コンデンサ４８と、ＦＥＴ１１〜１４のオフ応答時間Ｔｏｆｆに関与するコンデンサＣ１〜Ｃ４との両者も、同じＩＣ９４内に構成されているため、その発振用コンデンサ４８とコンデンサＣ１〜Ｃ４との静電容量のばらつき差も考慮する必要が無くなる。よって、第３実施形態の電子制御装置よりも、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を一層小さくすることができ、消弧電流による電力損失及び発熱を一層低減することができる。
【００８４】
具体的には、まず、オフ応答時間Ｔｏｆｆが最大となるのは、コンデンサＣ１〜Ｃ４の静電容量が最大で、且つ、定電流回路５８，５９の定電流値が最小の場合である。また、一時オン禁止時間Ｔｋが最小となるのは、発振用コンデンサ４８の静電容量が最小で、且つ、定電流回路８６の定電流値が最大の場合である。
【００８５】
ところが、本第４実施形態では、定電流回路８６と定電流回路５８，５９とについて、定電流値の基準時からのばらつきが同じになるだけでなく、発振用コンデンサ４８とコンデンサＣ１〜Ｃ４とについても、静電容量の基準値からのばらつきが同じになるため、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たすためのＴｋtyp を、Ｔｏｆｆtyp の一層近くに設定することができ、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を、より小さくすることができるのである。
【００８６】
例えば、定電流回路の定電流値と、コンデンサの静電容量とが、標準値から夫々±１５％ばらつくとすると、定電流回路８６と定電流回路５８，５９とが同一の集積素子内に構成されておらず且つコンデンサ４８とコンデンサＣ１〜Ｃ４とが同一の集積素子内に構成されていない場合（以下、従来の場合という）には、定電流回路８６と定電流回路５８，５９との間の定電流値のばらつき差と、コンデンサ４８とコンデンサＣ１〜Ｃ４との間の静電容量のばらつき差とが、夫々最大３０％なる。これに対して、本第４実施形態によれば、こうしたばらつきの差は考慮しなくても済むため、仮に、従来の場合の一時オン禁止時間Ｔｋの設定値Ｔｋtyp が１００μｓであったとすると、その設定値Ｔｋtyp を４０（＝１００×（１−（０．３＋０．３）））μｓにまで短縮することができ、これに応じて、ＦＥＴのオン／オフ状態の切り替え時における消弧電流による電力損失及び発熱を一層低減することができる。
【００８７】
尚、本第４実施形態では、プリドライブ回路５１’〜５４’とコンデンサＣ１〜Ｃ４とが駆動手段に相当し、定電流回路８６と発振用コンデンサ４８とが時間精度関与素子に相当し、定電流回路５９とコンデンサＣ１〜Ｃ４とが応答時間関与素子に相当している。特に、時間精度関与素子としての定電流回路８６に対応する応答時間関与素子が定電流回路５９となっており、時間精度関与素子としての発振用コンデンサ４８に対応する応答時間関与素子がコンデンサＣ１〜Ｃ４となっている。そして更に、発振用コンデンサ４８は、同時オン防止手段にて一時オン禁止時間Ｔｋを計時するために用いられるコンデンサに相当している。
【００８８】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、 第３及び第４実施形態の各電子制御装置においても、ＦＥＴ１１〜１４をＩＣ８４，９４内に構成しても良い。また、過電流保護回路１７や電流検出回路１６（或いは、電流検出回路１６の電流検出用抵抗１５以外の素子）も、ＩＣ８４，９４内に構成しても良い。
【００８９】
また、第４実施形態の電子制御装置において、発振用コンデンサ４８とコンデンサＣ１〜Ｃ４との各々は、ＩＣ９４とは別のコンデンサーアレイ内に構成するようにしても良い。
一方、本発明は、電気負荷に対する通電方向を切り替えないタイプのハーフブリッジ駆動回路（例えば、図２において、ＦＥＴ１１〜１４のうちのＦＥＴ１１，１４が削除されると共に、モータ７の＋端子がバッテリ電圧に直接接続された構成の駆動回路）を備えた装置に対しても、全く同様に適用することができる。
【図面の簡単な説明】
【図１】 第１実施形態の電子制御装置をスロットルバルブの制御系と共に表す概略構成図である
【図２】 第１実施形態の電子制御装置に設けられたモータ駆動回路を表す回路図である。
【図３】 第１実施形態のモータ駆動回路の作用を表すタイムチャートである。
【図４】 第２実施形態の電子制御装置に設けられたモータ駆動回路を表す回路図である。
【図５】 第３実施形態の電子制御装置に設けられたモータ駆動回路を表す回路図である。
【図６】 第３実施形態のモータ駆動回路におけるプリドライブ回路と発振回路とを表す回路図である。
【図７】 第４実施形態の電子制御装置に設けられたモータ駆動回路を表す回路図である。
【図８】 ＭＯＳＦＥＴ及びダイオードの電力損失と通電電流との関係を表す特性図である。
【符号の説明】
１…電子制御装置、２…アクセルペダル、３…ペダル位置センサ、４…吸入空気管、５…スロットルバルブ、６…バルブ位置センサ、７…直流モータ、８…バッテリ、９…ＣＰＵ、１０，７８，８２，９２…モータ駆動回路、１１〜１４…ＦＥＴ、１５…電流検出用抵抗、１６…電流検出回路、１７…過電流保護回路、２１〜２４…ダイオード、３１〜３４，３６，４１〜４４，４７…抵抗、３５…コンパレータ、４６…同時オン防止回路、４８，Ｃ１〜Ｃ４…コンデンサ、４９，４９’…発振回路、５１〜５４，５１’〜５４’…プリドライブ回路、５５，７１〜７４，８８…インバータ、５６…ＰＮＰトランジスタ、５７，８５…ＮＰＮトランジスタ、５８，５９，８６…定電流回路、６１〜６４…一時オン禁止回路、６６…遅延タイマ回路、６７…論理積回路、７６，８４，９４…ＩＣ、８０…抵抗アレイ、８７…シュミットトリガインバータ、８９…分周回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electric load driving device for driving an electric load such as a DC motor.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a motor control device that controls a DC motor, a method of controlling the rotation direction of a motor by switching an energization direction to the motor using an H-bridge drive circuit has been implemented.
[0003]
In other words, the H-bridge drive circuit includes two pairs of switching elements composed of two switching elements that are electrically connected diagonally to the motor. In the motor control device, by turning on both switching elements of the switching element pair corresponding to the energization direction of the motor among the two pairs of switching elements, the positive terminal of the motor at the time of forward energization Is connected to the high voltage side of the load power supply, the negative terminal of the motor is connected to the low voltage side of the load power supply, and during reverse energization, the negative terminal of the motor is connected to the high voltage side of the load power supply. Connect the terminal to the low voltage side of the load power supply.
[0004]
Here, in such a motor control device, when switching the energization direction to the motor, two switching elements connected to the same terminal of the motor (that is, by turning on the motor terminal, the high voltage side of the load power source is connected). Two switching elements, a high voltage side switching element that conducts to a low voltage side switching element that turns on the terminal to the low voltage side of the load power source, and hereinafter simply referred to as two series switching elements. The on / off state of the above is switched to a state opposite to each other. When switching the energization direction, there is a delay time from when the on / off state of the switching element is switched to when the on / off state of the switching element is actually switched. There is a possibility that a period during which both switching elements are in the on state may occur. When such a period occurs, the high voltage side and the low voltage side of the load power supply are short-circuited, and an overshoot current called an overcurrent is generated. Current will flow.
[0005]
Therefore, in this type of motor control device, in order to prevent the above-described through current, an on / off command signal corresponding to one switching element of two series switching elements connected to the same terminal of the motor is turned on. From the time when the active level indicating the switching to the passive level indicating the OFF until the preset temporary ON prohibition time Tk elapses, the switching element driver switches the other of the two series switching elements. A simultaneous on-prevention circuit for prohibiting turning on of the element is provided.
[0006]
The switching element driving unit turns on / off the corresponding switching element in accordance with each on / off command signal corresponding to each switching element. The temporary on-prohibition time Tk is a delay time (hereinafter referred to as the switching element corresponding to the on / off command signal is actually turned off after the on / off command signal corresponding to the switching element is switched to the passive level. Is set to a value larger than Toff). Specifically, the design standard value (typical value) Tktyp of the temporary on-prohibition time Tk is the minimum value Tkmin of the temporary on-prohibition time Tk after taking into account all variations such as parts constituting each circuit and ambient temperature. Is set to be always larger than the maximum value Toffmax of the off response time Toff.
[0007]
[Problems to be solved by the invention]
By the way, in the motor control apparatus provided with the simultaneous on prevention circuit as described above, when switching the on / off state of the two series switching elements to the opposite state, one of the two series switching elements is The period from when the switch is actually turned off until the prohibition of turning on by the simultaneous on prevention circuit is released and the other switching element starts to turn on (that is, the time of “Tk−Toff”) is the residual accumulated in the motor coil. An arc-extinguishing current for extinguishing energy (so-called counter electromotive force) flows through a protective diode arranged in parallel with each switching element, resulting in less power loss and heat generation than when the switching element is on. growing.
[0008]
  Therefore, it is desirable that the time of “Tk−Toff” is as short as possible. For this purpose, if the standard value of the off-response time Toff of the switching element is Tofftyp, “Tktyp ≧ Toffmax” is satisfied.−It is necessary to set the value of “Tofftyp” as small as possible.
[0009]
  However, in the conventional technique, the standard value Tktyp of the temporary on-prohibition time Tk cannot be made closer to the standard value Tofftyp of the off response time Toff, and as a result, “Tktyp that satisfies“ Tkmin ≧ Toffmax ”is satisfied.−The value of “Tofftyp” is inevitably set larger, and there is a limit to reducing power loss and heat generation due to the arc extinguishing current.
[0010]
On the other hand, in the motor control device, only one of both switching elements constituting the pair of switching elements corresponding to the energization direction to the motor is continuously turned on, and the other is turned on / off by PWM (pulse width modulation) control. There are cases where the rotational speed of the motor is controlled by turning it off.
[0011]
For example, Japanese Patent Application Laid-Open No. 9-18313 discloses a power loss and heat generation due to an arc extinguishing current when a PWM controlled switching element is turned off (that is, when energization is turned off) in a motor control device that performs such rotational speed control. In order to reduce the switching element Trb connected to the same voltage side as the switching element Tra that is continuously turned on (in other words, the switching element Trb connected in series with the PWM controlled switching element Trc), The switching element Trc controlled by PWM is controlled in an inversion state. With this control, when the motor is turned off, the two switching elements Tra, Trb on the same voltage side are turned on, and the two switching elements Tra, It has been proposed that the arc-extinguishing operation is performed by a recirculation circuit composed of Trb and a motor. .
[0012]
That is, in general, a MOSFET is used as a switching element of the H-bridge drive circuit. However, as illustrated in FIG. 8, if the current value of the arc extinguishing current is the same, the arc extinguishing current is provided in parallel with the MOSFET. This is because the power loss can be suppressed smaller when the MOSFET is turned on rather than flowing through the diode.
[0013]
In particular, when using the method described in Japanese Patent Laid-Open No. 9-18313, not only when switching the energization direction to the motor, but also “energization → non-energization (energization off)” associated with PWM control and Even at each transition from “non-energized (energized off) to energized”, the on / off states of the two series switching elements are switched to opposite states, and each transition is necessary to prevent a through current. Even at this time, the temporary on-prohibition time Tk described above is provided. Therefore, in order to enhance the effect of the above-described method of reducing the power loss and heat generation due to the arc extinguishing current, it is further required to shorten the above-described “Tk-Toff” time.
[0014]
Accordingly, an object of the present invention is to provide an electric load driving device suitable for reducing power loss and heat generation due to an arc extinguishing current.
[0015]
[Means for Solving the Problems and Effects of the Invention]
In order to achieve the above object, the electrical load driving device according to claim 1 is turned on as a switching element for controlling energization to the electrical load so that one terminal of the electrical load is connected to the load power supply. At least a high voltage side switching element that conducts to the voltage side and a low voltage side switching element that causes the terminal to conduct to the low voltage side of the load power supply when turned on are provided.
[0016]
In this electric load driving device, the driving means turns on / off the corresponding switching element in response to each command signal for turning on / off each of the switching elements. Further, since the simultaneous on prevention means switches from the level indicating ON to the level indicating OFF from the level of the command signal corresponding to one of the switching elements, a preset temporary ON prohibition time Tk is set. Until the time elapses, the switching means prohibits the other switching element from being turned on, thereby preventing both the switching elements from being turned on simultaneously.
[0017]
  In particular, in the electric load driving device according to claim 1, among the elements constituting the simultaneous on-prevention means,When the electrical constant of the element changes, the temporary on-prohibition time Tk changes (hereinafter referred to as “related to the accuracy of the temporary on-prohibition time Tk”).Of the elements that constitute the time accuracy involved element and the driving means,When the electrical constant of the element changes,Response time (off response time) Toff from when the command signal is switched to a level indicating OFF until the switching element corresponding to the command signal is turned OFF(Hereinafter, this is referred to as “involved in the off-response time Toff”).The response time participating elements are configured in the same integrated element.
[0018]
According to the electric load driving apparatus of the first aspect, when the standard value Tktyp of the temporary on-prohibition time Tk counted by the simultaneous on-preventing means is determined so as to satisfy “Tkmin ≧ Toffmax”, the same integrated element It is not necessary to take into account the difference in constant variation between the time accuracy participation element and the response time participation element that are configured within (that is, the constant variation can be considered to be the same). Tktyp for satisfying “Tkmin ≧ Toffmax” can be set close to Tofftyp. As described above, Tkmin is the minimum value of the temporary on-prohibition time Tk, Toffmax is the maximum value of the off response time Toff, and Tofftyp is the standard value of the off response time Toff.
[0019]
  Therefore, “Tktyp that satisfies“ Tkmin ≧ Toffmax ”.−The value of “Tofftyp” can be reduced. As a result, when switching the on / off state of the high-voltage side switching element and the low-voltage side switching element to the opposite states, This is a period (= “Tk−Toff” time) from when one is actually turned off until the prohibition of turning on by the simultaneous on prevention means is released and the other switching element starts to turn on. The time during which the arc extinguishing current for extinguishing the generated residual energy flows in the protective diode arranged in parallel with the switching element can be made shorter than before. For this reason, the power loss and heat_generation | fever by arc-extinguishing current can be reduced.
[0020]
  By the way, the time-accuracy-related element and the response-time-related element that are configured in the same integrated element are preferably the same type of elements as described in claim 2 in terms of eliminating the difference in constant variation between each other.
  In particular, in this case, as described in claim 3, the capacitor Ca provided for deliberately increasing the OFF response time Toff of the switching element in the driving means and the temporary ON prohibition time Tk in the simultaneous ON prevention means are set. It is more effective if the capacitor Cb used for timing is configured in the same integrated element as each of the response time participation element and the time accuracy participation element. That is, since there is the capacitor Ca, the influence of the variation in the characteristics of the switching element itself (for example, the variation in parasitic capacitance of the switching element) can be minimized with respect to the variation in the OFF response time Toff.
And the electric load drive device of Claim 4 is an electric load drive device of Claims 1 and 2,
The simultaneous on prevention means includes a timer circuit that counts the temporary on inhibition time based on a clock signal, an oscillation resistor and an oscillation capacitor connected in series between a power supply voltage and a ground potential, and the oscillation resistor And an oscillation circuit for generating a clock signal from the oscillation voltage and outputting the clock signal to the timer circuit.
Each of the switching elements is a FET,
For each of the FETs, the driving means includes a gate protection resistor having one end connected to the gate of the FET, and an off drive voltage for turning off the FET at the other end of the gate protection resistor. Is configured to turn off the FET corresponding to the gate protection resistor,
The oscillation resistor is the time accuracy participating element,
The gate protection resistor is the response time-related element.
The electric load driving device according to claim 5 is the electric load driving device according to claims 1 and 2,
The simultaneous on prevention means includes a timer circuit that counts the temporary on prohibition time based on a clock signal, a constant current circuit and an oscillation capacitor connected in series between a power supply voltage and a ground potential, and the constant current circuit And an oscillation circuit for generating a clock signal from the oscillation voltage and outputting the clock signal to the timer circuit.
Each of the switching elements is a FET,
The driving means includes, for each of the FETs, an off driving transistor and an off driving constant current circuit connected in series between the gate of the FET and an off driving voltage for turning off the FET. The off drive transistor is turned on, and the off drive voltage is applied to the gate of the FET corresponding to the transistor via the off drive constant current circuit, thereby corresponding to the transistor. Configured to turn off the FET,
  The constant current circuit in the simultaneous on-preventing means is the time accuracy participating element;
The constant current circuit in the driving means is the response time participating element.
And the electric load driving device of claim 6 is the electric load driving device of claim 5,
The driving means includes, for each of the FETs, a capacitor for intentionally increasing the response time of the FET between the gate of the FET and the off-drive voltage.
The constant current circuit and the oscillation capacitor in the simultaneous ON prevention means are the time accuracy-related elements,
The constant current circuit and the capacitor in the driving means are the response time-related elements.
[0021]
  Next, the claim7In the electric load driving device according to claim 1,6In any one of the electric load driving devices, the simultaneous-on prevention means and the driving means are configured in the same integrated element including the time accuracy-related element and the response time-related element. According to such an electric load driving device, the number of component parts can be remarkably reduced, and the mounting space for the parts can be greatly saved. As a result, the device can be reduced in size and cost. Is possible.
[0022]
  Claims8In the electric load driving device according to claim 1,7In the electric load driving apparatus, each switching element is also configured in the same integrated element. And according to such an electrical load drive device, the number of components can be further reduced. In this case, the temperature of each part in the integrated element varies greatly depending on the operating condition of the switching element, but the temperature of the time accuracy participating element and the response time participating element always change similarly. So there is no problem.
[0023]
  Meanwhile, claims9In the electric load driving device according to claim 1,6In any one of the electric load driving devices, only the time accuracy-related element and the response time-related element are configured in the same integrated element. According to such an electric load driving device, for example, the switching element must be changed in order to drive different types of electric loads, and the constants of the time accuracy participation element and the response time participation element must be changed accordingly. In some cases, it is only necessary to change the integrated element in which the time accuracy participation element and the response time participation element are configured, and other parts need not be changed. This is also very advantageous for standardizing the component parts of the apparatus.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an electronic control device as an electric load driving device according to an embodiment to which the present invention is applied will be described with reference to the drawings. Note that the electronic control device of the present embodiment controls the throttle valve of the vehicle.
[0025]
[First Embodiment]
FIG. 1 is a schematic configuration diagram illustrating the electronic control device 1 according to the first embodiment together with a control system for a throttle valve.
As shown in FIG. 1, the electronic control unit 1 includes a signal SP from a pedal position sensor 3 that detects the amount of depression of an accelerator pedal 2 of the vehicle, and an opening of a throttle valve 5 provided in an intake air pipe 4 of the engine. A signal SV from the valve position sensor 6 for detecting the degree is input.
[0026]
The electronic control unit 1 is a motor that drives a DC motor (hereinafter simply referred to as a motor) 7 as an electric load for adjusting the opening of the throttle valve 5 in accordance with the CPU 9 and command signals S1 to S4 from the CPU 9. And a drive circuit 10. As will be described in detail later, the motor drive circuit 10 includes an H-bridge drive circuit including four switching elements as a drive circuit for controlling energization to the motor 7. The command signals S1 to S4 are on / off command signals for turning on / off each of the four switching elements constituting the H-bridge drive circuit.
[0027]
The CPU 9 calculates the opening degree of the throttle valve 5 according to the depression amount of the accelerator pedal 2 based on the signals SP and SV from the both sensors 3 and 6, and the actual opening degree of the throttle valve 5 is determined. The levels of the command signals S1 to S4 to the motor drive circuit 10 are switched so that the calculated opening degree is obtained. Further, in this embodiment, in order to control the rotation direction and the rotation speed of the motor 7, and to reduce the power loss and heat generation due to the arc extinguishing current when the energization of the motor 7 is turned off, the above-mentioned Japanese Patent Application Laid-Open No. HEI 9-9 The method described in Japanese Patent No. 18313 is adopted.
[0028]
Next, as shown in FIG. 2, the motor drive circuit 10 includes an H-bridge drive circuit including N-channel MOSFETs (hereinafter simply referred to as FETs) 11 to 14 as four switching elements.
More specifically, in the H bridge drive circuit, the drain is connected to the potential of the positive terminal of the battery 8 (corresponding to the high voltage side of the load power source, hereinafter referred to as the battery voltage), and the source is connected to the positive terminal of the motor 7. FET 11 whose drain is connected to the battery voltage, whose source is connected to the negative terminal of the motor 7, whose drain is connected to the negative terminal of the motor 7, and whose source is connected to the negative terminal of the motor 8 through the current detection resistor 15. The FET 13 connected to the potential of the terminal (corresponding to the low voltage side of the load power supply, hereinafter referred to as the ground potential), the drain is connected to the + terminal of the motor 7, and the source is connected via the current detection resistor 15. The FET 14 is connected to the ground potential. That is, the FET 11 and the FET 13 form a switching element pair for causing the motor 7 to pass a current in the normal rotation direction from the + terminal to the − terminal, and the FET 12 and the FET 14 are connected to the motor 7 from the − terminal to the + terminal. This is a pair of switching elements for flowing a current in the reverse direction. Of the command signals S1 to S4 from the CPU 9 to the motor drive circuit 10, S1 is an on / command signal for the FET 11, S2 is an on / off command signal for the FET 12, and S3 is an on / off command signal for the FET 13. S4 is an on / off command signal of the FET 14.
[0029]
Further, diodes 21 to 24 are arranged in parallel between the drains and the sources of the FETs 11 to 14, respectively, with the drain side from the source side in the forward direction. In the present embodiment, the diodes 21 to 24 are parasitic diodes of the FETs 11 to 14, but may be added separately from the FETs 11 to 14. In FIG. 2, the motor 7 is shown in the motor drive circuit 10 for convenience of illustration.
[0030]
Further, the motor drive circuit 10 detects based on the voltage generated across the current detection resistor 15 that an overcurrent of a predetermined value or more is flowing through the H bridge drive circuit (and thus the motor 7). A current detection circuit 16 and an overcurrent protection circuit 17 are provided.
[0031]
Here, the current detection circuit 16 includes a resistor 31 having one end connected to a connection point between the sources of the FETs 13 and 14 and the current detection resistor 15, and the other end of the resistor 31 and the current detection resistor 15 on the FET 13 or 14 side. A resistor 32 connected to the opposite end (ie, ground potential), and resistors 33, 34 connected in series between a constant power supply voltage Vc (for example, 5V) and the ground potential. The comparator 35 has an inverting input terminal (− terminal) connected to the connection point between the resistor 31 and the resistor 32, and a non-inverting input terminal (+ terminal) connected to the connection point between the resistor 33 and the resistor 34. And a feedback resistor 36 connected between the output terminal and the non-inverting input terminal.
[0032]
In this current detection circuit 16, if the voltage at the inverting input terminal of the comparator 35 is Vm and the voltage at the non-inverting input terminal of the comparator 35 is Vp, an overcurrent of a predetermined value or more flows through the current detection resistor 15. At normal time, Vp ≧ Vm, and the voltage at the output terminal of the comparator 35 (hereinafter referred to as the output of the comparator 35) becomes high level.
[0033]
On the other hand, when an overcurrent of a predetermined value or more flows through the current detection resistor 15 and Vm becomes larger than Vp when the output of the comparator 35 is at a high level (when Vp <Vm), the comparator 35. The output of becomes low level indicating overcurrent. As a result, Vp becomes smaller, and thereafter, the output of the comparator 35 becomes low level until Vm becomes smaller than the reduced Vp. That is, hysteresis is provided for Vp, which is the overcurrent determination value.
[0034]
The output of the comparator 35 as described above is supplied to the overcurrent protection circuit 17 and the CPU 9 as the overcurrent detection signal MN (see FIG. 1).
Further, the command signals S <b> 1 to S <b> 4 from the CPU 9 are input to the overcurrent protection circuit 17. Then, when the overcurrent detection signal MN from the current detection circuit 16 is at a high level, the overcurrent protection circuit 17 receives from the four output terminals o1 to o4 corresponding to the FETs 11 to 14, respectively, from the CPU 9. The command signals S1 to S4 are output as they are, but when the overcurrent detection signal MN becomes a low level, the command signals S1 to S4 from the output terminals o1 to o4 are forcibly indicated to turn off the FETs 11 to 14. To low level.
[0035]
On the other hand, when the overcurrent detection signal MN from the current detection circuit 16 becomes low level, the CPU 9 determines that an overcurrent has flowed through the motor 7 and sets all of the command signals S1 to S4 to the motor drive circuit 10 to low level. Thereafter, when it is determined that the driving of the motor 7 may be resumed, the output of the normal command signals S1 to S4 is resumed.
[0036]
The motor drive circuit 10 also turns on the FET 11 at the other end of the resistor 41 when the gate protection resistor 41 having one end connected to the gate of the FET 11 and the drive signal D1 corresponding to the FET 11 is at a high level. A pre-drive circuit that turns on the FET 11 by turning on the FET 11 and outputs an off drive voltage for turning off the FET 11 to the other end of the resistor 41 when the drive signal D1 is at a low level. 51, a resistance 42 for protecting the gate having one end connected to the gate of the FET 12, and an ON drive voltage for turning on the FET 12 at the other end of the resistor 42 when the drive signal D2 corresponding to the FET 12 is at a high level. When the drive signal D2 is low level, the FET 12 is turned on at the other end of the resistor 42. A pre-drive circuit 52 that outputs an off drive voltage for turning off the FET 12, a gate protection resistor 43 having one end connected to the gate of the FET 13, and a drive signal D3 corresponding to the FET 13 at a high level. An on-drive voltage for turning on the FET 13 is output to the other end of the resistor 43 to turn on the FET 13. When the drive signal D3 is at a low level, the other end of the resistor 43 is turned off to turn off the FET 13 A pre-drive circuit 53 for turning off the FET 13 by outputting a voltage; a gate protection resistor 44 having one end connected to the gate of the FET 14; and the other of the resistor 44 when the drive signal D4 corresponding to the FET 14 is at a high level. An on-drive voltage for turning on the FET 14 is output to the end to turn on the FET 14, and the drive signal D4 is When the Reberu is provided with a pre-drive circuit 54 for turning off the FET14 and outputs an OFF driving voltage for turning off the FET14 to the other end of the resistor 44.
[0037]
Further, the motor drive circuit 10 generates the drive signals D1 to D4 corresponding to the FETs 11 to 14 from the command signals S1 to S4 output from the output terminals o1 to o4 of the overcurrent protection circuit 17, and each of the pre-processes. A simultaneous ON prevention circuit 46 for outputting to the drive circuits 51 to 54 is provided.
[0038]
The simultaneous on prevention circuit 46 is configured to prevent two series FETs connected to the same terminal of the motor 7 (the FETs 11 and 14 and the FETs 12 and 13) from being simultaneously turned on and a through current flows. This is a circuit for preventing the oscillation resistor 47 having one end connected to the power supply voltage Vc, the oscillation capacitor 48 connected between the other end of the resistor 47 and the ground potential, and the resistor 47 and the capacitor 48. The oscillation circuit 49 oscillates the voltage at the connection point with the constant frequency, forms the waveform of the oscillation voltage (that is, the source oscillation signal) into a rectangular wave, further divides it, and outputs a clock signal Fck having a predetermined frequency. And.
[0039]
Further, the simultaneous ON prevention circuit 46 outputs an inverter (inversion circuit) 71 that outputs a logic inversion signal of the drive signal D4 to the predrive circuit 54 and a logic inversion signal of the drive signal D3 to the predrive circuit 53. An inverter 72 that outputs a logic inversion signal of the drive signal D2 to the predrive circuit 52, an inverter 74 that outputs a logic inversion signal of the drive signal D1 to the predrive circuit 51, and an overcurrent protection circuit 17 The drive signal D1 for the FET 11 is generated based on the command signal S1 from the output terminal o1, the clock signal Fck from the oscillation circuit 49, and the output signal of the inverter 71, and the drive signal D1 is temporarily output to the predrive circuit 51. The on prohibition circuit 61, the command signal S2 from the output terminal o2 of the overcurrent protection circuit 17, and the oscillation circuit 49 Based on the lock signal Fck and the output signal of the inverter 72, the drive signal D2 for the FET 12 is generated and the drive signal D2 is output to the pre-drive circuit 52, and the output terminal of the overcurrent protection circuit 17 Based on the command signal S3 from o3, the clock signal Fck from the oscillation circuit 49, and the output signal of the inverter 73, the drive signal D3 for the FET 13 is generated, and the drive signal D3 is output to the predrive circuit 53. The drive signal D4 for the FET 14 is generated based on the circuit 63, the command signal S4 from the output terminal o4 of the overcurrent protection circuit 17, the clock signal Fck from the oscillation circuit 49, and the output signal of the inverter 74, and the drive signal And a temporary on prohibition circuit 64 that outputs D4 to the pre-drive circuit 54.
[0040]
Here, the temporary-on prohibition circuit 61 includes a delay timer circuit 66 in which the clock signal Fck from the oscillation circuit 49 is input to the clock terminal CK and the output signal of the inverter 71 is input to the input terminal T, and the delay timer circuit 66. And an AND circuit 67 that outputs a logical product signal of the output signal from the output terminal Q and the command signal S1 from the output terminal o1 of the overcurrent protection circuit 17 as the drive signal D1 for the FET 11. Has been.
[0041]
The delay timer circuit 66 resets the count value to 0 when the input signal to the input terminal T is at low level, and resets the output signal from the output terminal Q to low level. When the input signal becomes high level, the count value is incremented by 1 every time the clock signal Fck from the oscillation circuit 49 rises. When the count value reaches a preset set value K, the output from the output terminal Q The output signal goes high.
[0042]
Therefore, in the temporary-on prohibition circuit 61, the command signal S1 from the output terminal o1 of the overcurrent protection circuit 17 is at a low level, or the output signal of the inverter 71 is at a low level (that is, the drive signal D4 is at a high level). If so, the drive signal D1 to the pre-drive circuit 51 is at a low level, and even if the command signal S1 from the output terminal o1 is at a high level, the drive signal D4 is switched from a high level to a low level. The drive signal D1 to the pre-drive circuit 51 is prohibited from becoming high level from the time until the temporary on-prohibition time Tk until the count value of the delay timer circuit 66 reaches the set value K elapses. It will be. If the command signal S1 from the output terminal o1 is at a high level when the temporary on-prohibition time Tk has elapsed after the drive signal D4 is switched to a low level, the drive signal D1 to the pre-drive circuit 51 is output. Becomes high level.
[0043]
Although not shown, each of the other temporary on prohibition circuits 62 to 64 includes a delay timer circuit 66 and an AND circuit 67 that are exactly the same as the temporary on prohibition circuit 61. However, in the temporary ON prohibition circuit 62, the output signal of the inverter 72 is input to the input terminal T of the delay timer circuit 66, and the AND circuit 67 outputs the output signal from the output terminal Q of the delay timer circuit 66 and overcurrent protection. A logical product signal with the command signal S2 from the output terminal o2 of the circuit 17 is output as the drive signal D2 for the FET 12. Further, in the temporary-on prohibition circuit 63, the output signal of the inverter 73 is input to the input terminal T of the delay timer circuit 66, and the AND circuit 67 outputs the output signal from the output terminal Q of the delay timer circuit 66 and overcurrent protection. A logical product signal with the command signal S3 from the output terminal o3 of the circuit 17 is output as the drive signal D3 for the FET 13. Similarly, in the temporary-on prohibition circuit 64, the output signal of the inverter 74 is input to the input terminal T of the delay timer circuit 66, and the logical product circuit 67 receives the output signal from the output terminal Q of the delay timer circuit 66 and the excessive signal. A logical product signal with the command signal S4 from the output terminal o4 of the current protection circuit 17 is output as the drive signal D4 for the FET.
[0044]
Further, in the motor drive circuit 10 of the first embodiment, the simultaneous on prevention circuit 46 including the temporary on prohibition circuits 61 to 64, the inverters 71 to 74, the resistor 47, the capacitor 48, and the oscillation circuit 49, and a predrive The circuits 51 to 54 and the gate protection resistors 41 to 44 are formed in one IC 76 as the same integrated element.
[0045]
Next, the operation of the electronic control device 1 configured as described above will be described with reference to FIG.
First, as shown on the left side of time Tc in FIG. 3, the CPU 9 sets the command signal S <b> 1 for the FET 11 to the high level on the FET 11 and rotates the FET 7 in series with the FET 11 when rotating the motor 7 forward. The command signal S3 for the FET 13 that forms a pair of switching elements for energizing in the forward direction with the FET 11 is PWMed so that the duty ratio according to the target motor rotation speed is obtained. Control. In addition, the CPU 9 further connects the FET 12 connected to the same voltage side as the FET 11 in order to reduce power loss and heat generation due to the arc-extinguishing current when the PWM-controlled FET 13 is turned off (that is, when the motor 7 is turned off). The command signal S2 for the FET 12 (in other words, the FET 12 in series with the FET 13) is subjected to PWM control in a state inverted from the command signal S3.
[0046]
Further, as shown on the right side of the time Tc in FIG. 3, the CPU 9 sets the command signal S2 for the FET 12 to the high level on the FET 12 and reverses the command signal for the FET 13 in series with the FET 12 when rotating the motor 7 in the reverse direction. The command signal S3 is set to the low level on the OFF side, and further, the command signal S4 for the FET 14 that forms the switching element pair for reverse direction energization with the FET 12 is PWM-controlled so as to have a duty ratio corresponding to the target motor rotation speed. . Further, the CPU 9 reduces the power loss and heat generation due to the arc extinguishing current when the PWM-controlled FET 14 is off (when the energization is off), so that the FET 11 connected to the same voltage side as the FET 12 (in other words, the FET 14 The command signal S1 for the FET 11) in series with the PWM signal is PWM-controlled so as to be inverted from the command signal S4.
[0047]
Therefore, the command signals S1 and S4 corresponding to the FETs 11 and 14 in series with each other are at opposite levels, and the command signals S2 and S3 corresponding to the FETs 12 and 13 in series with each other are at levels opposite to each other.
In the motor drive circuit 10, when the overcurrent detection signal MN from the current detection circuit 16 is high and normal, the CPU 9 transfers from the overcurrent protection circuit 17 to the temporary on prohibition circuits 61 to 64 of the simultaneous on prevention circuit 46. Command signals S1 to S4 are respectively supplied, and the temporary on-inhibiting circuits 61 to 64 are driven by the functions of the delay timer circuit 66 and the AND circuit 67 described above to the corresponding predrive circuits 51 to 54, respectively. ~ D4 is output.
[0048]
Therefore, the drive signals D1 to D4 change in level as shown in FIG. 3 according to the command signals S1 to S4 from the CPU 9, and the corresponding FETs 11 to 14 are turned on according to the drive signals D1 to D4. / Will be turned off.
That is, when the signals corresponding to the two FETs 11 and 14 in series are described, the drive signal D1 is at the low level if the command signal S1 is at the low level. Even when the command signal S1 is switched to the high level, the command signal S4 is switched to the low level at that time, and the drive signal D4 is also switched to the low level. Therefore, the count value of the delay timer circuit 66 is set to the set value K from the switching time. The drive signal D1 is prohibited from going to high level until the temporary on-prohibition time Tk until it reaches, and when the temporary on-prohibition time Tk elapses, the drive signal D1 switches to high level. Similarly, the drive signal D4 is at a low level if the command signal S4 is at a low level. Even when the command signal S4 is switched to the high level, the command signal S1 is switched to the low level at that time, and the drive signal D1 is also switched to the low level. Therefore, the temporary on-prohibition time Tk elapses from the switching time. The drive signal D4 is prohibited from going to high level, and when the temporary on-prohibition time Tk elapses, the drive signal D4 switches to high level.
[0049]
That is, from the time when the command signal and the drive signal corresponding to one of the two series FETs 11 and 14 are switched from the high level to the low level due to the interaction between the temporary on prohibition circuits 61 and 64 and the inverters 71 and 74, Until the temporary on-prohibition time Tk elapses, the drive signal corresponding to the other FET is prevented from becoming a high level to prevent both FETs 11 and 14 from being turned on simultaneously.
[0050]
The same applies to the signals corresponding to the two series FETs 12 and 13 respectively.
That is, the drive signal D2 is at a low level if the command signal S2 is at a low level. Even when the command signal S2 is switched to the high level, the command signal S3 is switched to the low level at that time, and the drive signal D3 is also switched to the low level. Therefore, from the switching time until the temporary on-prohibition time Tk elapses. The drive signal D2 is prohibited from going high, and when the temporary on-prohibition time Tk elapses, the drive signal D2 switches to high level. Similarly, the drive signal D3 is at a low level if the command signal S3 is at a low level. Even when the command signal S3 is switched to the high level, the command signal S2 is switched to the low level at that time, and the drive signal D2 is also switched to the low level. Therefore, from the switching time until the temporary on-prohibition time Tk elapses. The drive signal D3 is prohibited from going high, and when the temporary on-prohibition time Tk elapses, the drive signal D3 switches to high level.
[0051]
That is, from the time when the command signal and the drive signal corresponding to one of the two series FETs 12 and 13 are switched from the high level to the low level due to the interaction of the temporary on prohibition circuits 62 and 63 and the inverters 72 and 73, Until the temporary on-prohibition time Tk elapses, the drive signal corresponding to the other FET is prevented from becoming a high level, thereby preventing both FETs 12 and 13 from being turned on simultaneously.
[0052]
For this reason, the temporary on-prohibition time Tk counted by the delay timer circuit 66 of each of the temporary on-prohibition circuits 61 to 64 is the command signal Sn (n is any one of 1-4) as described in the section of “Prior Art”. Or) from the time when the FET corresponding to the signals Sn and Dn is actually turned off (off response time) Toff from the time when the drive signal Dn is switched to the low level. Is also set to a large value. Specifically, the design standard value Tktyp of the temporary on-prohibition time Tk is set to the above-mentioned off-time Tkmin, which is the minimum value Tkmin of the temporary on-prohibition time Tk in consideration of all variations such as components constituting each circuit and ambient temperature. It is set so as to be always larger than the maximum value Toffmax of the response time Toff.
[0053]
Therefore, in the electronic control device 1 of the present embodiment, when switching the on / off states of two series FETs (FETs 11 and 14 and FETs 12 and 13) to the opposite states, FIG. As shown in the section labeled “Power”, after one of the two series FETs is actually turned off, the prohibition of turning on by the simultaneous on prevention circuit 46 is released and the other FET starts to turn on. During this period (that is, the time of “Tk-Toff”), arc extinguishing currents for extinguishing residual energy (so-called counter electromotive force) accumulated in the coil of the motor 7 are arranged in parallel to the FETs 11 to 14. The current flows to one of the diodes 21 to 24, and the power loss and heat generation are larger than when the FET is on.
[0054]
  Therefore, it is desirable that the time of “Tk−Toff” is as short as possible. For this purpose, “Tktyp which satisfies“ Tkmin ≧ Toffmax ”is satisfied.−It is necessary to set the value of “Tofftyp” as small as possible.
  Therefore, in the electronic control device 1 of the present embodiment, among the elements constituting the motor drive circuit 10, at least the oscillation resistor 47 related to the accuracy of the temporary on-prohibition time Tk and the OFF response time of the FETs 11-14. The gate protection resistors 41 to 44 related to Toff are configured in the same IC 76.
[0055]
The reason for this will be described.
First, the OFF response time Toff is maximized when the parasitic capacitance between the terminals of the FETs 11 to 14 (specifically, between the gate and the source) is maximum and the resistance values of the gate protection resistors 41 to 44 are maximum. It is.
[0056]
The temporary on-prohibition time Tk is minimized when the capacitance of the oscillation capacitor 48 is minimum and the resistance value of the oscillation resistor 47 is minimum. That is, the period Tck of the clock signal Fck output from the oscillation circuit 49 is shortened if the capacitance of the capacitor 48 and the resistance value of the resistor 47 vary.
[0057]
Here, when determining the standard value Tktyp of the temporary on-prohibition time Tk so that “Tkmin ≧ Toffmax”, the oscillation resistance 47 and the gate protection resistances 41 to 44 are different from the standard value of the resistance value. Since the deviation and the change characteristic are the same, there is no need to consider the difference in the resistance value variation (that is, the constant variation can be regarded as the same). Therefore, Tktyp for satisfying “Tkmin ≧ Toffmax” can be set close to Tofftyp.
[0058]
  Therefore, “Tktyp that satisfies“ Tkmin ≧ Toffmax ”.−The value of “Tofftyp” can be reduced. Specifically, the aforementioned setting value K in the delay timer circuit 66 of the temporary on prohibition circuits 61 to 64 can be set to a smaller value.
[0059]
As a result, when switching the on / off states of the FET 11 and the FET 14 to the opposite states, and when switching the on / off state of the FET 12 and the FET 13 to the mutually opposite states, Arc extinguishing for extinguishing the residual energy accumulated in the coil of the motor 7 during a period from when one of the coils is actually turned off until the other FET starts to turn on (= “Tk−Toff” time). The time during which the current flows to any of the diodes 21 to 24 can be made shorter than before, and power loss and heat generation due to the arc-extinguishing current can be reduced.
[0060]
For example, if the resistance values of the resistor 47 and the resistors 41 to 44 are ± 15% from the standard value when the initial tolerance, the temperature characteristic (change due to temperature), and the change with time are varied, the resistors 47 and 41 to 44 are changed. If 44 and 44 are not formed in the same integrated device, the difference in variation between the resistor 47 and the resistors 41 to 44 is 30 (= 15 + 15)% at the maximum. On the other hand, in the first embodiment, since it is not necessary to consider such a difference in variation, it is assumed that the resistor 47 and the resistors 41 to 44 are temporarily turned on when they are not configured in the same integrated element. If the set value (standard value) Tktyp of the prohibition time Tk is 100 μs, the set value Tktyp can be shortened to 70 (= 100 × (1-0.3)) μs, and accordingly, the FET Therefore, it is possible to reduce power loss and heat generation due to the arc-extinguishing current when switching between the on / off states.
[0061]
Furthermore, in the electronic control apparatus 1 of the present embodiment, not only the oscillation resistor 47 and the gate protection resistors 41 to 44 but also the entire simultaneous on prevention circuit 46 and the predrive circuits 51 to 54 are configured in the same IC 76. Therefore, the number of component parts can be remarkably reduced, and the mounting space for the parts can be greatly saved. As a result, the apparatus can be reduced in size and cost.
[0062]
In the first embodiment, each of the FET 11 and the FET 12 corresponds to a high voltage side switching element, the FET 13 corresponds to a low voltage side switching element corresponding to the FET 12, and the FET 14 corresponds to a low voltage side switching element. It corresponds to a switching element. The pre-drive circuits 51 to 54 and the gate protection resistors 41 to 44 correspond to driving means, and the simultaneous on prevention circuit 46 corresponds to simultaneous on prevention means. Further, the oscillation resistor 47 corresponds to a time accuracy participating element configured in the same integrated element, and the gate protection resistors 41 to 44 correspond to response time participating elements configured in the same integrated element. is doing.
[0063]
On the other hand, in the electronic control device 1 of the first embodiment, the FETs 11 to 14 may also be configured in the IC 76. In this way, the number of component parts can be further reduced. Further, in this case, the temperature of each part in the IC 76 varies greatly depending on the operation state of the FETs 11 to 14, but the resistor 47 as a time accuracy factor and the resistors 41 to 44 as a response time factor. There is no problem because the temperature of the temperature always changes in the same manner.
[0064]
Furthermore, the overcurrent protection circuit 17 and the current detection circuit 16 (or an element other than the current detection resistor 15 of the current detection circuit 16) may also be configured in the IC 76.
[Second Embodiment]
Next, the electronic control device of the second embodiment will be described.
[0065]
As compared with the electronic control device 1 of the first embodiment, the electronic control device of the second embodiment includes a motor drive circuit 78 shown in FIG. 4 instead of the motor drive circuit 10. In FIG. 4, the same components as those in FIG.
[0066]
In the motor drive circuit 78 provided in the electronic control device of the second embodiment, compared to the motor drive circuit 10 of the first embodiment, the simultaneous ON prevention circuit 46, the predrive circuits 51 to 54, the gate The protection resistors 41 to 44 are not configured in one IC, and the oscillation resistor 47 as a time accuracy participating element and the gate protection resistors 41 to 44 as a response time participating element are the same. It is configured in one resistor array 80 as an integrated element.
[0067]
According to the electronic control device of the second embodiment as described above, it is not necessary to consider the difference in resistance value between the oscillation resistor 47 and the gate protection resistors 41 to 44, and the electronic control device of the first embodiment. 1 can be obtained.
Further, according to the electronic control device of the second embodiment, for example, the FETs 11 to 14 are changed to drive different types of motors 7, and accordingly, the oscillation resistor 47 and the gate protection resistors 41 to 44 are changed. If the resistance value needs to be changed, it is only necessary to change the resistor array 80, and other parts need not be changed. Therefore, even when other parts (for example, the part other than the oscillation resistor 47 of the simultaneous on prevention circuit 46, the overcurrent protection circuit 17, the predrive circuits 51 to 54, etc.) are integrated into an IC, the IC must be changed. It is possible to cope with design changes.
[0068]
[Third Embodiment]
Next, an electronic control device according to a third embodiment will be described.
As compared with the electronic control device 1 of the first embodiment, the electronic control device of the third embodiment includes a motor drive circuit 82 shown in FIG. 5 instead of the motor drive circuit 10. In FIG. 5, the same components as those in FIG.
[0069]
And the motor drive circuit 82 provided in the electronic control apparatus of the third embodiment is different from the motor drive circuit 10 of the first embodiment in the following points (1) to (3).
(1) The gate protection resistors 41 to 44 are not provided, and accordingly, predrive circuits 51 ′ to 54 ′ instead of the predrive circuits 51 to 54 are provided. The predrive circuits 51 'to 54' also turn on / off the FETs 11 to 14 in accordance with the drive signals D1 to D4, similarly to the predrive circuits 51 to 54.
[0070]
As shown in FIG. 6A, each pre-drive circuit 51′-54 ′ includes an inverter 55 that inverts and outputs a drive signal Dn (n is any one of 1 to 4), and a base that is an inverter. The PNP transistor 56 and the NPN transistor 57 that are connected to the output terminals of 55 and whose collectors are connected to the gate of the FET to be driven (any one of the FETs 11 to 14), and the FET to be driven are turned on. A constant current circuit 58 connected between the on-drive voltage Vd and the emitter of the PNP transistor 56 for flowing a constant current from the on-drive voltage Vd to the emitter side of the PNP transistor 56; The NPN transistor is connected to an off drive voltage (here, ground potential) for turning off the FET to be driven. And a constant current circuit 59. flowing a constant current from the emitter of Star 57 to the ground potential side.
[0071]
In such pre-drive circuits 51 ′ to 54 ′, when the drive signal Dn becomes high level, only the transistor 56 of the transistors 56 and 57 is turned on, and the constant current circuit 58 is connected to the gate of the FET to be driven. The ON drive voltage Vd is applied via the switch. Further, when the drive signal Dn becomes a low level, only the transistor 57 of both transistors 56 and 57 is turned on, and 0V (= ground) as an off drive voltage via the constant current circuit 59 to the gate of the FET to be driven. Potential) is applied.
[0072]
That is, in the motor drive circuit 82 of the third embodiment, constant current circuits 58 and 59 are used instead of the gate protection resistors 41 to 44. Then, the smaller the constant current value that the constant current circuits 58 and 59 pass, the longer the off response time Toff.
In the pre-drive circuits 51 to 54 of the first and second embodiments, the constant current circuits 58 and 59 are deleted from the circuit configuration of FIG. 6A, and the emitter of the PNP transistor 56 is set to the on-drive voltage Vd. In addition to the connection, the emitter of the NPN transistor 57 is connected to the ground potential.
[0073]
(2) The simultaneous on prevention circuit 46 is not provided with the oscillation resistor 47, and accordingly, the simultaneous on prevention circuit 46 is provided with an oscillation circuit 49 ′ instead of the oscillation circuit 49. Note that the oscillation circuit 49 ′ also supplies the clock signal Fck to the delay timer circuit 66 of each of the temporary on prohibition circuits 61 to 64, similarly to the oscillation circuit 49.
[0074]
As shown in FIG. 6B, the oscillation circuit 49 ′ is connected between the oscillation driving NPN transistor 85 whose emitter is connected to the ground potential, the power supply voltage Vc, and the collector of the NPN transistor 85. The constant current circuit 86 for supplying a constant current from the power supply voltage Vc to the collector side of the NPN transistor 85, the Schmitt trigger inverter 87 whose input terminal is connected to the collector of the NPN transistor 85, and the output terminal being the base of the NPN transistor 85. And an inverter 88 whose input terminal is connected to the output terminal of the Schmitt trigger inverter 87, and a frequency dividing circuit 89 that divides the output signal of the Schmitt trigger inverter 87 and outputs the divided signal as a clock signal Fck. It consists of and.
[0075]
Further, in this oscillation circuit 49 ′, the connection point between the collector of the NPN transistor 85 and the constant current circuit 86 is connected to the end of the oscillation capacitor 48 opposite to the ground potential side.
In such an oscillation circuit 49 ′, the collector voltage of the NPN transistor 85 (that is, the voltage at the connection point between the constant current circuit 86 and the oscillation capacitor 48) oscillates at a constant frequency. An oscillation signal that has been shaped into a rectangular wave and further divided is output as a clock signal Fck.
[0076]
That is, in the motor drive circuit 82 of the third embodiment, a constant current circuit 86 is used instead of the oscillation resistor 47. As the constant current value that the constant current circuit 86 flows increases, the temporary on-prohibition time Tk decreases.
In the oscillation circuit 49 of the first and second embodiments, the constant current circuit 86 is eliminated from the circuit configuration of FIG. 6B, and the collector of the NPN transistor 85 is connected to the oscillation resistor 47 and the oscillation capacitor 48. Is connected to the connection point.
[0077]
(3) The simultaneous on prevention circuit 46 including the oscillation circuit 49 ′ having the constant current circuit 86, the oscillation capacitor 48, the temporary on prohibition circuits 61 to 64, and the inverters 71 to 74, and the constant current described above. Pre-drive circuits 51 ′ to 54 ′ having circuits 58 and 59 are configured in one IC 84 as the same integrated element.
[0078]
  Even with the electronic control device of the third embodiment as described above, the constant current circuit 86 of the oscillation circuit 49 ′ involved in the accuracy of the temporary on-prohibition time Tk and the predrive circuit involved in the off-response time Toff of the FETs 11-14. Since the constant current circuits 58 and 59 of 51 ′ to 54 ′ are configured in the same IC 84, when determining the standard value Tktyp of the temporary on-prohibition time Tk so that “Tkmin ≧ Toffmax”, With respect to the constant current circuit 86 and the constant current circuits 58 and 59, it is not necessary to consider the difference in variation of the constant current value, and Tktyp satisfying “Tkmin ≧ Toffmax” can be set close to Tofftyp. Therefore, similarly to the electronic control device 1 of the first embodiment, “Tktyp that satisfies“ Tkmin ≧ Toffmax ”.−The value of “Tofftyp” can be reduced, and power loss and heat generation due to the arc extinguishing current can be reduced.
[0079]
Also in the electronic control device of the third embodiment, not only the constant current circuits 86, 58 and 59 but also the entire simultaneous on prevention circuit 46 and the predrive circuits 51 to 54 are configured in the same IC 84. Therefore, the number of components can be significantly reduced, and the apparatus can be reduced in size and cost.
[0080]
  In the third embodiment, the pre-drive circuits 51 ′ to 54 ′ correspond to driving means, and the constant current circuit 86 that constitutes the oscillation circuit 49 ′ of the simultaneous on-prevention circuit 46 is configured in the same integrated element. The constant current circuit that constitutes the pre-drive circuits 51 'to 54'Road 5Reference numeral 9 corresponds to a response time-related element configured in the same integrated element.
[0081]
[Fourth Embodiment]
Next, an electronic control device according to a fourth embodiment will be described.
As compared with the electronic control device of the third embodiment, the electronic control device of the fourth embodiment includes a motor drive circuit 92 shown in FIG. In FIG. 7, the same components as those in FIGS. 2 and 5 described above are denoted by the same reference numerals, and the description thereof is omitted.
[0082]
The motor drive circuit 92 provided in the electronic control device of the fourth embodiment differs from the motor drive circuit 82 of the third embodiment in the following points (a) and (b).
(A) Capacitors C1 to C4 are respectively connected between the gates of the FETs 11 to 14 (in other words, the output terminals of the pre-drive circuits 51 ′ to 54 ′ and the collectors of the transistors 56 and 57) and the ground potential. By connecting, the OFF response time Toff of the FETs 11 to 14 is intentionally increased. As a result, the influence of variations in the parasitic capacitances of the FETs 11 to 14 is reduced with respect to variations in the OFF response time Toff. For this reason, the capacitances of the capacitors C1 to C4 are set to a value sufficiently larger than the parasitic capacitances of the FETs 11 to 14.
[0083]
  (B) Further, the capacitors C1 to C4 are configured in one IC 94 as the same integrated element together with the simultaneous ON prevention circuit 46 including the oscillation capacitor 48 and the predrive circuits 51 'to 54'.
  According to the electronic control apparatus of the fourth embodiment, when the standard value Tktyp of the temporary on-prohibition time Tk is determined so as to satisfy “Tkmin ≧ Toffmax”, the constant current circuit 86 of the oscillation circuit 49 ′ and the pre-current circuit 86 are preliminarily determined. It is not necessary to consider the variation in the constant current values of the drive circuits 51 ′ to 54 ′ with the constant current circuits 58 and 59, and there are capacitors C1 to C4. The oscillation capacitor 48 that is related to the accuracy of the temporary on-prohibition time Tk and the capacitors C1 to C4 that are related to the OFF response time Toff of the FETs 11 to 14 are both configured in the same IC 94. Therefore, it is not necessary to consider the variation in the electrostatic capacitance between the oscillation capacitor 48 and the capacitors C1 to C4. Therefore, “Tktyp that satisfies“ Tkmin ≧ Toffmax ”is satisfied, as compared with the electronic control device of the third embodiment.−The value of “Tofftyp” can be further reduced, and power loss and heat generation due to the arc extinguishing current can be further reduced.
[0084]
Specifically, first, the OFF response time Toff is maximized when the capacitances of the capacitors C1 to C4 are maximized and the constant current values of the constant current circuits 58 and 59 are minimized. The temporary on-prohibition time Tk is minimized when the capacitance of the oscillation capacitor 48 is minimum and the constant current value of the constant current circuit 86 is maximum.
[0085]
  However, in the fourth embodiment, the constant current circuit 86 and the constant current circuits 58 and 59 not only have the same variation of the constant current value from the reference time, but also the oscillation capacitor 48 and the capacitors C1 to C4. Since the variation from the reference value of the capacitance is the same, Tktyp for satisfying “Tkmin ≧ Toffmax” can be set closer to Tofftyp, and “Tktyp” satisfying “Tkmin ≧ Toffmax” can be set.−The value of “Tofftyp” can be made smaller.
[0086]
For example, if the constant current value of the constant current circuit and the capacitance of the capacitor vary ± 15% from the standard value, the constant current circuit 86 and the constant current circuits 58 and 59 are configured in the same integrated element. If the capacitor 48 and the capacitors C1 to C4 are not configured in the same integrated element (hereinafter referred to as the conventional case), the constant current circuit 86 and the constant current circuits 58 and 59 are not connected. The difference in the constant current value and the difference in the capacitance between the capacitor 48 and the capacitors C1 to C4 are each 30% at the maximum. On the other hand, according to the fourth embodiment, since such a difference difference need not be taken into consideration, if the setting value Tktyp of the temporary on-prohibition time Tk in the conventional case is 100 μs, The set value Tktyp can be shortened to 40 (= 100 × (1− (0.3 + 0.3)) μs, and accordingly, the electric power due to the arc extinguishing current at the time of switching the on / off state of the FET Loss and heat generation can be further reduced.
[0087]
  In the fourth embodiment, the pre-drive circuits 51 ′ to 54 ′ and the capacitors C1 to C4 correspond to driving means, and the constant current circuit 86 and the oscillation capacitor 48 correspond to time accuracy-related elements. Current timesRoad 59 and capacitors C1 to C4 correspond to response time-related elements. In particular, the response time participation element corresponding to the constant current circuit 86 as the time accuracy participation element is a constant current circuit.Road 59 and the response time participation elements corresponding to the oscillation capacitor 48 as the time accuracy participation elements are capacitors C1 to C4. Further, the oscillation capacitor 48 corresponds to a capacitor used for measuring the temporary on-prohibition time Tk by the simultaneous on-preventing means.
[0088]
As mentioned above, although one Embodiment of this invention was described, it cannot be overemphasized that this invention can take a various form.
For example, the FETs 11 to 14 may be configured in the ICs 84 and 94 in the electronic control devices of the third and fourth embodiments. The overcurrent protection circuit 17 and the current detection circuit 16 (or an element other than the current detection resistor 15 of the current detection circuit 16) may also be configured in the ICs 84 and 94.
[0089]
In the electronic control device of the fourth embodiment, each of the oscillation capacitor 48 and the capacitors C1 to C4 may be configured in a capacitor array different from the IC 94.
On the other hand, according to the present invention, a half-bridge drive circuit of a type that does not switch the energization direction with respect to the electric load (for example, in FIG. 2, FETs 11 and 14 of FETs 11 to 14 are deleted, and the + terminal of the motor 7 The present invention can be applied to a device having a drive circuit having a configuration directly connected to the same.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram illustrating an electronic control device according to a first embodiment together with a control system of a throttle valve.
FIG. 2 is a circuit diagram showing a motor drive circuit provided in the electronic control device of the first embodiment.
FIG. 3 is a time chart showing the operation of the motor drive circuit of the first embodiment.
FIG. 4 is a circuit diagram showing a motor drive circuit provided in the electronic control device of the second embodiment.
FIG. 5 is a circuit diagram showing a motor drive circuit provided in an electronic control device of a third embodiment.
FIG. 6 is a circuit diagram illustrating a pre-drive circuit and an oscillation circuit in a motor drive circuit according to a third embodiment.
FIG. 7 is a circuit diagram showing a motor drive circuit provided in an electronic control device of a fourth embodiment.
FIG. 8 is a characteristic diagram showing the relationship between power loss and conduction current of MOSFETs and diodes.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Electronic controller, 2 ... Accelerator pedal, 3 ... Pedal position sensor, 4 ... Intake air pipe, 5 ... Throttle valve, 6 ... Valve position sensor, 7 ... DC motor, 8 ... Battery, 9 ... CPU, 10, 78 , 82, 92 ... motor drive circuit, 11-14 ... FET, 15 ... current detection resistor, 16 ... current detection circuit, 17 ... overcurrent protection circuit, 21-24 ... diode, 31-34, 36, 41-44 , 47... Resistor, 35... Comparator, 46... Simultaneous ON prevention circuit, 48, C 1 to C 4 .. capacitor, 49, 49 ′ oscillating circuit, 51 to 54, 51 ′ to 54 ′ pre-drive circuit, 55, 71 to 71 74, 88 ... Inverter, 56 ... PNP transistor, 57, 85 ... NPN transistor, 58, 59, 86 ... Constant current circuit, 61-64 ... Temporary on inhibition circuit, 66 ... Delay timer Road, 67 ... AND circuit, 76,84,94 ... IC, 80 ... resistor array, 87 ... Schmitt trigger inverter, 89 ... frequency divider

Claims (9)

電気負荷への通電を制御するためのスイッチング素子として、オンすることにより前記電気負荷の１つの端子を負荷電源の高電圧側に導通させる高電圧側スイッチング素子と、オンすることにより前記端子を前記負荷電源の低電圧側に導通させる低電圧側スイッチング素子とを、少なくとも備えると共に、
前記各スイッチング素子を夫々オン／オフさせるための各指令信号に応じて、該当するスイッチング素子をオン／オフさせる駆動手段と、
前記両スイッチング素子のうちの一方のスイッチング素子に対応する指令信号がオンを示すレベルからオフを示すレベルに切り替わった時点から、予め設定された一時オン禁止時間が経過するまでの間、前記駆動手段が他方のスイッチング素子をオンさせるのを禁止することにより、前記両スイッチング素子が同時にオン状態となるのを防止する同時オン防止手段と、
を備えた電気負荷駆動装置において、
前記同時オン防止手段を構成する素子のうち、その素子の電気的定数が変わると前記一時オン禁止時間が変化することとなる時間精度関与素子と、前記駆動手段を構成する素子のうち、その素子の電気的定数が変わると、前記指令信号がオフを示すレベルに切り替わってから該指令信号に該当するスイッチング素子がオフするまでの応答時間が変化することとなる応答時間関与素子とが、同一の集積素子内に構成されていること、
を特徴とする電気負荷駆動装置。As a switching element for controlling energization to an electric load, a high-voltage side switching element that conducts one terminal of the electric load to a high-voltage side of a load power source by turning on, and the terminal by turning on the terminal A low-voltage side switching element that conducts to the low-voltage side of the load power supply, at least,
Driving means for turning on / off the corresponding switching element in response to each command signal for turning on / off the switching element;
The drive means from when the command signal corresponding to one of the switching elements is switched from a level indicating ON to a level indicating OFF until a preset temporary ON prohibition time elapses. Simultaneous on prevention means for preventing the two switching elements from being turned on at the same time by prohibiting the other switching element from being turned on.
In an electric load drive device comprising:
Among the elements constituting the simultaneous on-preventing means, the temporal accuracy-involved element that changes the temporary on-prohibition time when the electrical constant of the element changes, and among the elements constituting the driving means, the element If the electrical constant of the response signal changes, the response time-related element that changes the response time from when the command signal switches to a level indicating OFF until the switching element corresponding to the command signal turns OFF is the same. Configured in an integrated device,
An electric load driving device characterized by the above. 請求項１に記載の電気負荷駆動装置において、
前記時間精度関与素子と前記応答時間関与素子は、同種の素子であること、
を特徴とする電気負荷駆動装置。The electric load driving device according to claim 1,
The time accuracy participating element and the response time participating element are the same type of elements,
An electric load driving device characterized by the above. 請求項２に記載の電気負荷駆動装置において、
前記応答時間関与素子は、前記スイッチング素子の前記応答時間を故意に長くするために設けられたコンデンサであり、
前記時間精度関与素子は、前記同時オン防止手段にて前記一時オン禁止時間を計時するために用いられるコンデンサであること、
を特徴とする電気負荷駆動装置。 The electric load driving device according to claim 2,
The response time participating element is a capacitor provided to intentionally increase the response time of the switching element,
The time accuracy participating element is a capacitor used for timing the temporary on-prohibition time in the simultaneous on-preventing means;
An electric load driving device characterized by the above . 請求項１又は請求項２に記載の電気負荷駆動装置において、In the electric load driving device according to claim 1 or 2,
前記同時オン防止手段は、前記一時オン禁止時間をクロック信号に基づき計時するタイマ回路と、電源電圧と接地電位との間に直列に接続された発振用抵抗及び発振用コンデンサと、前記発振用抵抗と前記発振用コンデンサとの接続点の電圧を振動させ、その振動電圧から前記クロック信号を生成して該クロック信号を前記タイマ回路に出力する発振回路とを備えており、  The simultaneous on prevention means includes a timer circuit that counts the temporary on prohibition time based on a clock signal, an oscillation resistor and an oscillation capacitor connected in series between a power supply voltage and a ground potential, and the oscillation resistor And an oscillation circuit for generating a clock signal from the oscillation voltage and outputting the clock signal to the timer circuit.
前記各スイッチング素子はＦＥＴであり、  Each of the switching elements is a FET,
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートに一端が接続されたゲート保護用抵抗を備えていると共に、そのゲート保護用抵抗の他端に前記ＦＥＴをオフさせるためのオフ駆動電圧を出力することにより、そのゲート保護用抵抗に対応するＦＥＴをオフさせるように構成されており、  For each of the FETs, the driving means includes a gate protection resistor having one end connected to the gate of the FET, and an off drive voltage for turning off the FET at the other end of the gate protection resistor. Is configured to turn off the FET corresponding to the gate protection resistor,
前記発振用抵抗が、前記時間精度関与素子であり、  The oscillation resistor is the time accuracy participating element,
前記ゲート保護用抵抗が、前記応答時間関与素子であること、  The gate protection resistor is the response time-related element;
を特徴とする電気負荷駆動装置。  An electric load driving device characterized by the above. 請求項１又は請求項２に記載の電気負荷駆動装置において、In the electric load driving device according to claim 1 or 2,
前記同時オン防止手段は、前記一時オン禁止時間をクロック信号に基づき計時するタイマ回路と、電源電圧と接地電位との間に直列に接続された定電流回路及び発振用コンデンサと、前記定電流回路と前記発振用コンデンサとの接続点の電圧を振動させ、その振動電圧から前記クロック信号を生成して該クロック信号を前記タイマ回路に出力する発振回路とを備えており、  The simultaneous on prevention means includes a timer circuit that counts the temporary on prohibition time based on a clock signal, a constant current circuit and an oscillation capacitor connected in series between a power supply voltage and a ground potential, and the constant current circuit And an oscillation circuit for generating a clock signal from the oscillation voltage and outputting the clock signal to the timer circuit.
前記各スイッチング素子はＦＥＴであり、  Each of the switching elements is a FET,
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートと該ＦＥＴをオフさ  For each of the FETs, the driving means turns off the FET gate and the FET. せるためのオフ駆動電圧との間に直列に接続されたオフ駆動用のトランジスタ及びオフ駆動用の定電流回路を備えていると共に、前記オフ駆動用のトランジスタをオンさせて、そのトランジスタに対応するＦＥＴのゲートに前記オフ駆動用の定電流回路を介して前記オフ駆動電圧を印加することにより、そのトランジスタに対応するＦＥＴをオフさせるように構成されており、An off-drive transistor and an off-drive constant current circuit connected in series between the off-drive voltage and the off-drive transistor for turning on the off-drive transistor and corresponding to the transistor It is configured to turn off the FET corresponding to the transistor by applying the off drive voltage to the gate of the FET via the constant current circuit for off drive.
前記同時オン防止手段における前記定電流回路が、前記時間精度関与素子であり、The constant current circuit in the simultaneous on-preventing means is the time accuracy participating element;
前記駆動手段における前記定電流回路が、前記応答時間関与素子であること、  The constant current circuit in the driving means is the response time involved element;
を特徴とする電気負荷駆動装置。  An electric load driving device characterized by the above. 請求項５に記載の電気負荷駆動装置において、The electric load driving device according to claim 5, wherein
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートと前記オフ駆動電圧との間に、そのＦＥＴの前記応答時間を故意に長くするためのコンデンサを備えており、  The driving means includes, for each of the FETs, a capacitor for intentionally increasing the response time of the FET between the gate of the FET and the off-drive voltage.
前記同時オン防止手段における前記定電流回路と前記発振用コンデンサとが、前記時間精度関与素子であり、  The constant current circuit and the oscillation capacitor in the simultaneous ON prevention means are the time accuracy-related elements,
前記駆動手段における前記定電流回路と前記コンデンサとが、前記応答時間関与素子であること、  The constant current circuit and the capacitor in the driving means are the response time involved elements;
を特徴とする電気負荷駆動装置。  An electric load driving device characterized by the above. 請求項１ないし請求項６の何れか１項に記載の電気負荷駆動装置において、
前記同時オン防止手段と前記駆動手段とが、前記時間精度関与素子及び前記応答時間関与素子を含めて、前記同一の集積素子内に構成されていること、
を特徴とする電気負荷駆動装置。The electric load driving device according to any one of claims 1 to 6 ,
The simultaneous ON prevention means and the driving means are configured in the same integrated element, including the time accuracy-related element and the response time-related element,
An electric load driving device characterized by the above. 請求項７に記載の電気負荷駆動装置において、
前記各スイッチング素子も、前記同一の集積素子内に構成されていること、
を特徴とする電気負荷駆動装置。The electric load driving device according to claim 7 ,
Each of the switching elements is also configured in the same integrated element,
An electric load driving device characterized by the above. 請求項１ないし請求項６の何れか１項に記載の電気負荷駆動装置において、
前記同一の集積素子内には、前記時間精度関与素子及び前記応答時間関与素子だけが構成されていること、
を特徴とする電気負荷駆動装置。The electric load driving device according to any one of claims 1 to 6 ,
In the same integrated element, only the time accuracy participating element and the response time participating element are configured,
An electric load driving device characterized by the above.
JP2001386291A 2001-12-19 2001-12-19 Electric load drive Expired - Fee Related JP3899926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001386291A JP3899926B2 (en) 2001-12-19 2001-12-19 Electric load drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001386291A JP3899926B2 (en) 2001-12-19 2001-12-19 Electric load drive

Publications (2)

Publication Number Publication Date
JP2003189683A JP2003189683A (en) 2003-07-04
JP3899926B2 true JP3899926B2 (en) 2007-03-28

Family

ID=27595476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001386291A Expired - Fee Related JP3899926B2 (en) 2001-12-19 2001-12-19 Electric load drive

Country Status (1)

Country Link
JP (1) JP3899926B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004364438A (en) * 2003-06-05 2004-12-24 Seiko Epson Corp Digital differential amplifier control unit
JP5037285B2 (en) * 2007-09-28 2012-09-26 岩通計測株式会社 Pulse signal time measuring device
JP5179954B2 (en) * 2008-06-03 2013-04-10 株式会社日立製作所 Power conversion device provided with gate driving device for semiconductor switching element
TWI455476B (en) * 2012-07-13 2014-10-01 Holtek Semiconductor Inc Drive device for single phase motor
JP6171451B2 (en) * 2013-03-25 2017-08-02 セイコーエプソン株式会社 Circuit device and electronic device
JP6089850B2 (en) 2013-03-25 2017-03-08 セイコーエプソン株式会社 Circuit device and electronic device
JP6326853B2 (en) * 2014-02-17 2018-05-23 セイコーエプソン株式会社 Circuit device and electronic device
JP6409501B2 (en) 2014-10-28 2018-10-24 セイコーエプソン株式会社 Circuit device and electronic device
JP6312089B2 (en) * 2015-01-14 2018-04-18 三菱電機株式会社 Peltier device driving apparatus and Peltier device driving method

Also Published As

Publication number Publication date
JP2003189683A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
US8093846B2 (en) Motor drive device
US8384325B2 (en) Motor driving circuit and method for driving motor
KR100404782B1 (en) Motor drive method and electrical machinery and apparatus using the same
JP4529666B2 (en) Load drive device and load drive control method
JP2005506025A (en) Soft start of DC link capacitors for power electronics and drive systems
JP2000299924A (en) Power supply control device and method
US7545127B2 (en) Power supply controller
WO2006043391A1 (en) Driving device
JP3899926B2 (en) Electric load drive
CN110971176B (en) Driver device
JP3808265B2 (en) Power supply control device and power supply control method
JPH10304698A (en) Stepper motor drive device
JP2008278584A (en) Motor controller, and motor control method
JPH09308261A (en) Over-current protection circuit
JP4395441B2 (en) Method for overcurrent identification of electric drives
WO2007004418A1 (en) Semiconductor integrated circuit device
JP2007027465A (en) Driving circuit for linear solenoid
JP2003111495A (en) Power generation controller for vehicle
CN112039505A (en) Method for operating an electrical circuit, electrical circuit and motor vehicle
JP4103021B2 (en) Actuator drive
JP2000298522A (en) Power supply controller and power supply control method
US7538515B2 (en) Motor controller
JP2000236621A (en) Power supply control circuit
JP3596415B2 (en) Inductive load drive circuit
JP2006271158A (en) Actuator driving system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061218

R150 Certificate of patent or registration of utility model

Ref document number: 3899926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees