JP3899078B2 - パケットフォワーディングシステムおよびその動作方法 - Google Patents

パケットフォワーディングシステムおよびその動作方法 Download PDF

Info

Publication number
JP3899078B2
JP3899078B2 JP2004038944A JP2004038944A JP3899078B2 JP 3899078 B2 JP3899078 B2 JP 3899078B2 JP 2004038944 A JP2004038944 A JP 2004038944A JP 2004038944 A JP2004038944 A JP 2004038944A JP 3899078 B2 JP3899078 B2 JP 3899078B2
Authority
JP
Japan
Prior art keywords
packet
header
trailer
position information
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004038944A
Other languages
English (en)
Other versions
JP2004248302A (ja
Inventor
寓 鍾 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004248302A publication Critical patent/JP2004248302A/ja
Application granted granted Critical
Publication of JP3899078B2 publication Critical patent/JP3899078B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9042Separate storage for different parts of the packet, e.g. header and payload
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/54Organization of routing tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/901Buffering arrangements using storage descriptor, e.g. read or write pointers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9021Plurality of buffers per packet
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/0016Arrangements providing connection between exchanges
    • H04Q3/0062Provisions for network management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、伝送されたパケットを伝送先に高速で伝達するためのパケットフォワーディングシステム(Packet Forwarding System)に関し、より詳しくは、効率的なパケットメモリ管理装置を有するパケットフォワーディングシステムおよびその動作方法に関する。
図9は、従来のパケットフォワーディングシステムのパケットメモリ管理装置を示す概略的なブロック図である。
パケットメモリ管理装置は、パケット組み合わせ部110、コントローラ130、空キュー150、伝送キュー170およびパケットメモリ190を有する。
パケット組み合わせ部110は、データ伝送単位(例えば、ATMセル)で入力されるデータを組み合わせてIPパケット(Internet Protocol Packet)を生成し、IPパケットは、少なくとも1つ以上の一定の長さを有するサブパケット(sub packet)に組み合わせる。
コントローラ130は、サブパケットをパケットメモリ190にリードおよびライトするため、空キュー150および伝送キュー170を制御し、組み合わせられたIPパケットが決定された伝送順序に従って伝達されるように全般的なパケットメモリ190を制御する。
空キュー(Empty Queue)150は、パケットメモリ190の空いている場所、即ち、空バッファの位置情報を有する。また、空キュー150は、ヘッドエントリ(head entry)からテールエントリ(tail entry)までの相互間に連結情報を有するスタック(stack)の形態で動作する。
伝送キュー(TX Queue)170は、IPパケットの伝送順序に対応してIPパケットのヘッダおよびトレーラの位置情報が記録され、FIFOの形態で動作する。
図10は、図9の従来の伝送キュー170を示す概念図である。伝送キュー170は、最大N個のIPパケットのヘッダの位置情報を記録するスペースが必要であり、また、IPパケットの最大サイズであるトレーラの位置情報を記録するスペースが必要である。即ち、コントローラ130は、伝送キュー170に記録されたIPパケットのヘッダおよびトレーラの位置情報に基づいてパケットメモリ190に記録されたIPパケットのヘッダおよびトレーラをそれぞれ伝送する。
一般に、空キュー150と伝送キュー170の格納媒体は、ランダム動作に性能の優れたSRAMを使用し、パケットメモリ190の格納媒体は、バースト動作に性能の優れたDRAMを使用する。即ち、IPパケットがパケットメモリ190に記録される特性を示すと、IPパケットのヘッダは、ランダム的に記録されるが、IPパケットのヘッダによるトレーラは、互いに連結情報を有しながらバースト的に記録される。
従って、格納媒体の特性および格納媒体に記録されるデータの特性によって従来の伝送キュー170の使用効率が低下するという問題点がある。
また、費用面からも、大容量の伝送キュー、SRAMを使用しているため、やはり非効率的である。
本発明は、上記のような問題点を解決するためになされたもので、本発明の目的は、パケットメモリに隠されたIPパケットのトレーラキューにより、効率的なパケットメモリ管理が可能なパケットメモリ管理装置を有するパケットフォワーディングシステムおよびその動作方法を提供することにある。
前述の目的を達成するための本発明に係る効率的なパケットメモリ管理装置を有するパケットフォワーディングシステムは、第1の伝送単位でデータが入力される入力部と、前記データをIPパケットに組み合わせてパケットメモリに記録し、決定された伝送順序に従って、IPパケットのヘッダ部分であるIPパケットヘッダおよび前記ヘッダに連結されたトレーラの位置情報を前記パケットメモリから読み出すパケットメモリ管理部と、読み出された前記ヘッダを用いてパケット分類および伝送先を決定し、前記ヘッダに連結された前記トレーラの位置情報を前記パケットメモリ管理部に再伝送するヘッダ処理部と、前記ヘッダ処理部から伝送された前記ヘッダおよび前記ヘッダに連結された前記トレーラの位置情報に基づいて前記パケットメモリ管理部から読み出された前記トレーラを第2の伝送単位のデータに分割してチャネル経路に出力する出力部と、を備える。
前記パケットメモリ管理部は、入力されるデータを用いて前記IPパケットに組み合わせるパケット組み合わせ部と、前記IPパケットを記録する多数のバッファを有し、前記バッファ内には、前記バッファの属性情報および前記ヘッダに連結された前記トレーラの位置情報が記録されるパケットメモリと、前記IPパケットの伝送順序に対応して前記ヘッダの位置情報が記録される伝送ヘッダキューと、前記伝送ヘッダキューにより決定された伝送順序に対応して前記ヘッダおよび前記ヘッダに連結されたトレーラの位置情報を前記パケットメモリから読み出して前記ヘッダ処理部に伝送するコントローラと、を備える。
前記コントローラは、前記ヘッダ処理部から前記ヘッダに連結された前記トレーラの位置情報が再伝送される場合、前記トレーラの位置情報に対応するバッファから前記ヘッダに連結された前記トレーラを読み出して前記出力部に伝送する。
また、前記コントローラは、前記トレーラの位置情報に対応するバッファの属性情報を用いて前記トレーラと連結される他のトレーラの有無を確認し、前記他のトレーラが存在する場合、前記他のトレーラを読み出して前記出力部に伝送する。
前記バッファの属性情報は、前記バッファの前後に連結されたバッファの位置情報、および前記バッファに記録された前記トレーラの次に連結される前記他のトレーラが存在するか否かに関する情報を含む。
さらに、本発明に係るパケットフォワーディング方法は、伝送単位でデータが入力されるステップと、前記データをIPパケットに組み合わせてパケットメモリに記録し、決定された伝送順序に従って、IPパケットのヘッダ部分である前記IPパケットのヘッダおよび前記ヘッダに連結されたトレーラの位置情報を前記パケットメモリから読み出して伝送するパケットメモリ管理ステップと、読み出された前記ヘッダを用いてパケット分類および伝送先を決定し、前記ヘッダに連結された前記トレーラの位置情報を前記パケットメモリ管理ステップに再伝送するヘッダ処理ステップと、前記ヘッダ処理ステップで伝送された前記ヘッダおよび前記ヘッダに連結された前記トレーラの位置情報に基づいて前記パケットメモリ管理ステップで読み出された前記トレーラを前記伝送単位のデータに分割してチャネル経路に出力する出力ステップと、を含むことを特徴とする。
前記パケットメモリ管理ステップは、入力されるデータを用いて前記IPパケットに組み合わせるステップと、前記IPパケットを多数のバッファに記録し、前記バッファ内には、前記バッファの属性情報および前記ヘッダに連結された前記トレーラの位置情報を記録するステップと、決定された伝送順序に対応して前記ヘッダおよび前記ヘッダに連結されたトレーラの位置情報を前記パケットメモリから読み出して前記ヘッダ処理ステップに伝送するステップと、を含む。
また、前記パケットメモリ管理ステップは、前記ヘッダ処理ステップから前記ヘッダと連結された前記トレーラの位置情報が再伝送される場合、前記トレーラの位置情報に対応するバッファから前記ヘッダに連結された前記トレーラを読み出して前記出力ステップに伝送するステップをさらに含む。
さらに、前記パケットメモリ管理ステップは、前記トレーラの位置情報に対応するバッファの属性情報を用いて前記トレーラと連結される他のトレーラの有無を確認し、前記他のトレーラが存在する場合、前記他のトレーラを読み出して前記出力ステップに伝送するステップをさらに含む。
本発明によれば、第一に、パケットメモリの管理をより効率的に行うことができ、第二に、パケットメモリの具現にかかるコストを低減することができ、第三に、高速のパケット処理が必要なパケットフォワーディングシステムにおいてヘッダ処理にかかる時間の問題による性能低下を解決することができる。
従って、全IPパケットのうちからヘッダのみをヘッダ処理部に送ってヘッダを処理することで、高速でパケットをフォワーディングすることが可能となる。これによって、ルータ、スイッチ、ゲートウェイなどにおいて、向上した性能が得られる。
以下、図面を参照して本発明を実施するための最良の形態について詳述する。
図1は、本発明に係るパケットフォワーディングシステム(Packet Forwarding System)を示す概略的なブロック図である。パケットフォワーディングシステムは、入力部200、パケットメモリ管理部400、ヘッダ処理部600および出力部800で構成される。
入力部200は、外部デバイスとパケットフォワーディングシステムが連結されるインターフェースであり、所定のデータ伝送単位でデータが入力される。ここで、所定のデータ伝送単位は、例えば、ATMセル(cell)単位である。
パケットメモリ管理部400は、入力される伝送データ単位のデータ、例えば、ATMセルのヘッダを除去し、ヘッドの除去されたATMセルを組み合わせてIPパケットを生成する。パケットメモリ管理部400は、生成されたIPパケットを管理して伝送順序を決定し、決定された伝送順序に従ってIPパケットを出力する。本発明に係るパケットメモリ管理部400は、詳しく後述する。
ヘッダ処理部600は、パケットメモリ管理部400から提供されるIPパケットのヘッダ(以下、「IPパケットヘッダ」と適宜略称する。)を用いてパケット分類および伝送先を決定する。IPパケットのヘッダには、行き先アドレス、発信元アドレスまたは他のデータによってさまざまな形態のサービスが提供される。ヘッダ処理部600は、IPパケットのヘッダに含まれた行き先アドレスを用いて伝送先を決定する。
出力部800は、ヘッダ処理部600およびパケットメモリ管理部400からそれぞれ提供されるIPパケットのヘッダおよびトレーラを所定のデータ伝送単位、例えば、ATMセル単位に分割する。分割されたそれぞれのATMセルにATMヘッダを生成してチャネル経路に出力する。
図2は、本発明に係るパケットメモリ管理部400を示す詳細なブロック図であり、以下、図3乃至図6を参照して説明する。
パケットメモリ管理部400は、パケット組み合わせ部410、コントローラ430、空キュー450、伝送ヘッダキュー470およびパケットメモリ490を有する。
パケット組み合わせ部410は、データ伝送単位(例えば、ATMセル)で入力されるデータを組み合わせてIPパケットを生成する。IPパケットは、少なくとも1つ以上の一定の長さを有するサブパケット(sub packet)を有する。
コントローラ430は、サブパケットをパケットメモリ490にリードおよびライトするため、空キュー450および伝送ヘッダキュー470を制御し、伝送ヘッダキュー470により決められた伝送順序に従いIPパケットのヘッダをヘッダ処理部600に伝送する。また、コントローラ430は、ヘッダと連結されるトレーラの位置情報を有するタグを生成し、ヘッダ処理部600にヘッダを伝送する時、当該ヘッダのタグを共に伝送する。
空キュー450は、パケットメモリ490の空いている場所、即ち、空バッファの位置情報を有する。空キュー450の構造および特性は、図3に示されたように、空キュー450のヘッドエントリEmpty_Link_Head(0H)からテールエントリEmpty_Link_Tail(N−1H)までの相互連結情報を有するスタックの形態で動作する。
伝送ヘッダキュー470は、IPパケットの伝送順序に対応するIPパケットヘッダの位置情報が記録される。伝送ヘッダキュー470の構造および特性は、図4に示されたように、伝送すべきIPパケットのヘッダ情報がFIFOの形態で動作する。なお、トレーラキュー491は、パケットメモリ490に含まれる。
パケットメモリ490は、多数のバッファを有し、空キュー450から提供される空バッファの位置情報に基づいてIPパケットをサブパケット単位で記録する。なお、パケットメモリ490は、トレーラキュー491を有する。パケットメモリ490に含まれたトレーラキュー491については、図5および図6を参照して説明する。
図5および図6は、パケットメモリ490に関する一例を示す図である。図5は、バッファBの大きさが512byteであるN(N=1280K)のバッファBを有するパケットメモリ490を示したものであり、図6は、それぞれのバッファBに含まれたディスクリプタD(descriptor)およびタグT(Tag)に対するフォーマットを示すものである。図5および図6は、パケットメモリ490に含まれたトレーラキュー491を説明するためのもので、その構造および設計は、種々に変更することができる。
図6に示されたように、タグT内にはトレーラの位置情報(Trailer buffer pointer)が含まれ、ディスクリプタD内には、当該バッファ以後にトレーラが存在するかに関する情報N(next trailer exist)を有する。即ち、当該バッファ以後にトレーラが存在する場合、次のバッファ位置情報(next buffer pointer)は、以後のトレーラが存在するバッファの位置情報となる。かかる方式でパケットメモリ490内のトレーラキュー491が動作する。
従って、パケットメモリ490に使用されるバーストな動作特性を有するDRAMを使用してバーストな動作特性を有するトレーラキューを動作させることで、より効率的なパケットメモリの管理が可能となる。また、伝送ヘッダキュー470に使用される高価のSRAMの容量を減らすことができ、経済的な利点も得られる。
さらに、本発明によれば、従来の伝送キュー方式を有するパケットフォワーディングシステムにおいて、ヘッダ処理部600からIPパケットのヘッダだけでなく使用されないトレーラにまで伝送されることによるヘッダ処理にかかる無駄な時間消費による性能低下の問題点を解決することが可能となる。即ち、本発明に係る伝送ヘッダキュー470は、IPパケットのヘッダのみをヘッダ処理部600に伝送し、共に伝送されたタグによりヘッダと連結されたトレーラをパケットメモリ490から読み出して直接出力部800に伝送することにより、ヘッダ処理にかかる無駄な時間消費を防止することが可能となる。
図7および図8を参照して、本発明に係るパケットフォワーディングシステムにおける効率的なパケットメモリ管理方法について詳述する。
パケット組み合わせ部410で組み合わせられたIPパケットAは、サブパケットA1、A2、A3からなる(S811)。コントローラ430は、空キュー450から提供するパケットメモリ490のバッファのうち空バッファの位置情報に基づいてサブパケットA1、A2、A3を割り当てられたバッファB0、B2、B6にそれぞれ記録する。このとき、それぞれのバッファB0、B2、B6内のディスクリプタおよびタグにサブパケットA1、A2、A3の相互連結情報を記録する(S813)。
即ち、IPパケットのヘッダであるサブパケットA1のタグには、連結されたトレーラであるサブパケットA2が記録されたバッファB2の位置情報を記録する。また、トレーラA2が記録されたバッファB2のディスクリプタには、以後に連結されたトレーラが存在するか否かに関する情報Nを記録し、バッファB2に連結されたバッファB6の位置情報を記録する。このように、パケットメモリ490に記録されるサブパケットA1、A2、A3は、相互連結情報を有する。
パケットメモリ490に記録されたサブパケットA1、A2、A3のうちIPパケットのヘッダであるA1の位置情報は、伝送ヘッダキュー470に記録される。
次いで、前述のような過程を繰り返すことで、伝送ヘッダキュー470に伝送順序が決定されたヘッダの位置情報が全て記録されると、コントローラ430は、伝送ヘッダキュー470のヘッドエントリの位置情報を用いて当該ヘッダを読み出してヘッダ処理部600に伝送する(S815)。例えば、伝送ヘッダキュー470のヘッドエントリが、ヘッダA1が記録されたバッファB0の位置情報である場合、コントローラ430は、ヘッダA1をヘッダ処理部600に伝送し、また、バッファB0のタグをヘッダA1と共にヘッダ処理部600に伝送する。ヘッダA1がヘッダ処理部600に伝送されると共に、コントローラ430は、ヘッダA1が記録されていたバッファB0の位置情報を空キュー450にアップデートする。
その後、ヘッダ処理部600は、IPパケットAのヘッダA1に含まれたさまざまな情報に基づいてパケット分類および伝送先を決定する。ヘッダ処理部600の動作が終了すると、ヘッダ処理部600は、タグに含まれたヘッダA1に連結されたトレーラA2が記録されたバッファB2の位置情報(Trailer buffer pointer)をパケットメモリ管理部400のコントローラ430に再伝送することにより、ヘッダA1に連結されたトレーラA2を要請するようになる(S817)。勿論、ヘッダに連結されたトレーラが存在しない場合は、トレーラ要請以後の動作は、行われない。
コントローラ430は、再伝送されたバッファB2の位置情報を用いてトレーラA2を読み出し、バッファB2のディスクリプタに含まれたN(next trailer exist)および次のバッファ位置情報(next buffer pointer)を用いてバッファB6の位置情報を得ることが可能となる。これによって、バッファB6に記録されたトレーラA3を読み出す(S819)。このとき、コントローラ430は、バッファB2およびB6の位置情報は、空キュー450にアップデートされる。
このようにパケットメモリ490に含まれたトレーラキューにより読み出されたトレーラA2、A3は、出力部800に伝送され、ヘッダA1は、ヘッダ処理部600で処理された後、出力部800に伝送される。
出力部800は、提供されたIPパケットをデータ伝送単位に分割してチャネル経路に出力する。
従って、ヘッダキューおよびトレーラキューの動作特性に合う格納媒体を使用することにより、パケットメモリ管理をより効率的に行うことが可能となる。
また、高速のパケット処理が必要なパケットフォワーディングシステムにおいてヘッダ処理にかかる時間による性能低下の問題点を解決することができる。
以上、図面を参照して本発明の好適な実施例を挙げて説明してきたが、本発明の保護範囲は、前述の実施例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
本発明は、伝送されたパケットを伝送先に高速で伝達するためのパケットフォワーディングシステムに関するものであって、効率的なパケットメモリ管理装置を有するパケットフォワーディングシステムに適用することが可能である。
本発明に係るパケットフォワーディングシステムを示す概略的なブロック図である。 図1のパケットメモリ管理部400を示す概略的なブロック図である。 図2の空キューに関する構造および特性を説明するための概念図である。 図2の伝送ヘッダキューに関する構造および特性を説明するための概念図である。 図2のパケットメモリを示す構造図である。 パケットメモリのバッファ内に記録されるディスクリプタおよびタグのフォーマットを示す図である。 本発明に係るパケットメモリの管理方法を説明するための概念図である。 本発明に係るパケットメモリの管理方法を示すフローチャートである。 従来のパケットメモリ管理システムを示すブロック図である。 図9の伝送キューに関する概念図である。
符号の説明
200 入力部
400 パケットメモリ管理部
410 パケット組み合わせ部
430 コントローラ
450 空キュー
470 伝送ヘッダキュー
490 パケットメモリ
491 トレーラキュー
600 ヘッダ処理部
800 出力部

Claims (12)

  1. 第1の伝送単位で第1のデータが入力される入力部と、
    前記第1のデータをIPパケットに組み合わせてパケットメモリに記録し、決定された伝送順序に従って、IPパケットのヘッダ部分であるIPパケットヘッダおよび前記IPパケットヘッダに連結されたIPパケットトレーラの位置情報を前記パケットメモリから読み出すパケットメモリ管理部と、
    読み出された前記IPパケットヘッダを用いてパケット分類および伝送先を決定し、前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報を前記パケットメモリ管理部に再伝送するヘッダ処理部と、
    前記ヘッダ処理部から伝送された前記IPパケットヘッダおよび前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報に基づいて前記パケットメモリ管理部から読み出された前記IPパケットトレーラを第2の伝送単位で第2のデータに分割してチャネル経路に出力する出力部と、
    を備えることを特徴とするパケットフォワーディングシステム。
  2. 前記パケットメモリ管理部は、
    入力される前記第1のデータを用いて前記IPパケットに組み合わせるパケット組み合わせ部と、
    前記IPパケットを記録する多数のバッファを有し、前記バッファ内には、前記バッファの属性情報および前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報が記録されるパケットメモリと、
    前記IPパケットの伝送順序に対応して前記IPパケットヘッダの位置情報が記録される伝送ヘッダキューと、
    前記伝送ヘッダキューにより決定された伝送順序に対応して前記IPパケットヘッダおよび前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報を前記パケットメモリから読み出して前記ヘッダ処理部に伝送するコントローラと、
    を備えることを特徴とする請求項1に記載のパケットフォワーディングシステム。
  3. 前記コントローラは、前記ヘッダ処理部から前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報が再伝送される場合、前記IPパケットトレーラの位置情報に対応するバッファから前記IPパケットヘッダに連結された前記IPパケットトレーラを読み出して前記出力部に伝送することを特徴とする請求項2に記載のパケットフォワーディングシステム。
  4. 前記コントローラは、前記IPパケットトレーラの位置情報に対応するバッファの属性情報を用いて前記IPパケットトレーラに連結される他のIPパケットトレーラの有無を確認し、前記他のIPパケットトレーラが存在する場合、前記他のIPパケットトレーラを読み出して前記出力部に伝送することを特徴とする請求項2に記載のパケットフォワーディングシステム。
  5. 前記バッファの属性情報は、前記バッファの前後に連結されたバッファの位置情報、および前記バッファに記録された前記IPパケットトレーラの次に連結される前記他のIPパケットトレーラが存在するか否かに関する情報を含むことを特徴とする請求項2に記載のパケットフォワーディングシステム。
  6. 第1の伝送単位で第1のデータが入力されるステップと、
    前記第1のデータをIPパケットに組み合わせてパケットメモリに記録し、決定された伝送順序に従って、IPパケットのヘッダ部分であるIPパケットヘッダおよび前記IPパケットヘッダに連結されたIPパケットトレーラの位置情報を前記パケットメモリから読み出して伝送するパケットメモリ管理ステップと、
    読み出された前記IPパケットヘッダを用いてパケット分類および伝送先を決定し、前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報を前記パケットメモリ管理ステップに再伝送するヘッダ処理ステップと、
    前記ヘッダ処理ステップで伝送された前記IPパケットヘッダおよび前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報に基づいて前記パケットメモリ管理ステップで読み出された前記IPパケットトレーラを第2の伝送単位で第2のデータに分割してチャネル経路に出力する出力ステップと、
    を含むことを特徴とするパケットフォワーディング方法。
  7. 前記パケットメモリ管理ステップは、
    入力されるデータを用いて前記IPパケットに組み合わせるステップと、
    前記IPパケットを多数のバッファに記録し、前記バッファ内には、前記バッファの属性情報および前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報を記録するステップと、
    決定された伝送順序に対応して前記IPパケットヘッダおよび前記IPパケットヘッダに連結されたIPパケットトレーラの位置情報を前記パケットメモリから読み出して前記ヘッダ処理ステップに伝送するステップと、
    を含むことを特徴とする請求項6に記載のパケットフォワーディング方法。
  8. 前記パケットメモリ管理ステップは、前記ヘッダ処理ステップから前記IPパケットヘッダに連結された前記IPパケットトレーラの位置情報が再伝送される場合、前記IPパケットトレーラの位置情報に対応するバッファから前記IPパケットヘッダに連結された前記IPパケットトレーラを読み出して前記出力部に伝送するステップをさらに含むことを特徴とする請求項7に記載のパケットフォワーディング方法。
  9. 前記パケットメモリ管理ステップは、前記IPパケットトレーラの位置情報に対応するバッファの属性情報を用いて前記IPパケットトレーラと連結される他のIPパケットトレーラの有無を確認し、前記他のIPパケットトレーラが存在する場合、前記他のIPパケットトレーラを読み出して前記出力ステップに伝送するステップをさらに含むことを特徴とする請求項7に記載のパケットフォワーディング方法。
  10. 前記バッファの属性情報は、前記バッファの前後に連結されたバッファの位置情報、および前記バッファに記録された前記IPパケットトレーラの次に連結される前記他のIPパケットトレーラが存在するか否かに関する情報を含むことを特徴とする請求項7に記載のパケットフォワーディング方法。
  11. 前記第1の伝送単位は、前記第2の伝送単位と同様であることを特徴とする請求項1に記載のパケットフォワーディングシステム。
  12. 前記第1の伝送単位は、前記第2の伝送単位と同様であることを特徴とする請求項6に記載のパケットフォワーディング方法。
JP2004038944A 2003-02-15 2004-02-16 パケットフォワーディングシステムおよびその動作方法 Expired - Fee Related JP3899078B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0009601A KR100518813B1 (ko) 2003-02-15 2003-02-15 패킷 메모리 관리 장치를 가지는 패킷 포워딩 시스템 및 그의 동작방법

Publications (2)

Publication Number Publication Date
JP2004248302A JP2004248302A (ja) 2004-09-02
JP3899078B2 true JP3899078B2 (ja) 2007-03-28

Family

ID=32677880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004038944A Expired - Fee Related JP3899078B2 (ja) 2003-02-15 2004-02-16 パケットフォワーディングシステムおよびその動作方法

Country Status (5)

Country Link
US (1) US7961730B2 (ja)
EP (1) EP1447997A3 (ja)
JP (1) JP3899078B2 (ja)
KR (1) KR100518813B1 (ja)
CN (1) CN1281037C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518813B1 (ko) * 2003-02-15 2005-10-05 삼성전자주식회사 패킷 메모리 관리 장치를 가지는 패킷 포워딩 시스템 및 그의 동작방법
US7733907B2 (en) 2006-04-07 2010-06-08 Microsoft Corporation Combined header processing for network packets
US8160084B2 (en) * 2006-09-22 2012-04-17 Nokia Corporation Method for time-stamping messages
CN101965150B (zh) * 2008-03-10 2017-04-12 皇家飞利浦电子股份有限公司 具有充电座站的ecg监测系统
CN102467471A (zh) * 2010-11-04 2012-05-23 瑞昱半导体股份有限公司 存储器存取装置及方法
KR101854377B1 (ko) 2016-11-10 2018-05-03 고려대학교 산학협력단 고속 패킷 처리 시스템 및 그 제어방법
US10367752B2 (en) * 2016-11-18 2019-07-30 International Business Machines Corporation Data packet management in a memory constrained environment

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446900A (en) * 1992-07-24 1995-08-29 Microtec Research, Inc. Method and apparatus for statement level debugging of a computer program
US6046999A (en) * 1996-09-03 2000-04-04 Hitachi, Ltd. Router apparatus using ATM switch
US6791947B2 (en) * 1996-12-16 2004-09-14 Juniper Networks In-line packet processing
US7167927B2 (en) * 1997-10-14 2007-01-23 Alacritech, Inc. TCP/IP offload device with fast-path TCP ACK generating and transmitting mechanism
KR100450942B1 (ko) * 1999-11-22 2004-10-02 삼성전자주식회사 이더넷 스위치에서의 어드레스 서치 장치 및 방법
KR100579139B1 (ko) * 1999-12-24 2006-05-12 한국전자통신연구원 비동기전송모드 기반의 스위칭 시스템을 위한 고속 인터넷프로토콜 패킷 포워딩 장치 및 그 방법과 그를 이용한 라우팅 시스템
KR100310288B1 (ko) * 1999-12-24 2001-09-28 오길록 라우터 시스템에서의 파이프 라인 룩업 처리를 위한포워딩 엔진장치
JP4294821B2 (ja) * 2000-01-26 2009-07-15 株式会社日立製作所 ネットワーク中継装置
US6977930B1 (en) * 2000-02-14 2005-12-20 Cisco Technology, Inc. Pipelined packet switching and queuing architecture
US6704794B1 (en) * 2000-03-03 2004-03-09 Nokia Intelligent Edge Routers Inc. Cell reassembly for packet based networks
US6381242B1 (en) * 2000-08-29 2002-04-30 Netrake Corporation Content processor
KR100358153B1 (ko) * 2000-12-18 2002-10-25 한국전자통신연구원 서비스 품질을 지원하는 아이피 패킷 포워딩 분산 처리장치 및 그 방법
US20020078246A1 (en) * 2000-12-19 2002-06-20 Ing-Simmons Nicholas K. Method and system for network protocol processing
US6539460B2 (en) * 2001-01-19 2003-03-25 International Business Machines Corporation System and method for storing data sectors with header and trailer information in a disk cache supporting memory compression
WO2002084957A2 (en) * 2001-04-13 2002-10-24 Motorola, Inc., A Corporation Of The State Of Delaware Manipulating data streams in data stream processors
DE10119754B4 (de) * 2001-04-23 2007-11-29 Infineon Technologies Ag Verfahren und Vorrichtung zum Speichern von Datenpaketen
US7085850B2 (en) * 2001-08-22 2006-08-01 International Business Machines Corporation Stateless message processing scheme for network processors interactions
US7487264B2 (en) * 2002-06-11 2009-02-03 Pandya Ashish A High performance IP processor
KR100518813B1 (ko) * 2003-02-15 2005-10-05 삼성전자주식회사 패킷 메모리 관리 장치를 가지는 패킷 포워딩 시스템 및 그의 동작방법
KR100489685B1 (ko) * 2003-02-20 2005-05-17 삼성전자주식회사 패킷 제어기와 네트워크 프로세서간의 패킷 전송을 위한패킷 송수신 장치와 그 방법
KR100512949B1 (ko) * 2003-02-28 2005-09-07 삼성전자주식회사 필드레벨 트리를 이용한 패킷분류장치 및 방법
US20040184450A1 (en) * 2003-03-19 2004-09-23 Abdu H. Omran Method and system for transport and routing of packets over frame-based networks
KR100548214B1 (ko) * 2003-12-10 2006-02-02 삼성전자주식회사 복수의 인터페이스를 통해 패킷을 전송하기 위한 정보 독출을 미리 수행하여 패킷 전송을 빠르게 수행하는 패킷 포워딩 시스템 및 그 방법
US7519699B2 (en) * 2004-08-05 2009-04-14 International Business Machines Corporation Method, system, and computer program product for delivering data to a storage buffer assigned to an application
US8199781B2 (en) * 2004-12-14 2012-06-12 Samsung Electronics Co., Ltd Device and method for demultiplexing received transport stream in digital broadcasting receiver
US7523179B1 (en) * 2004-12-14 2009-04-21 Sun Microsystems, Inc. System and method for conducting direct data placement (DDP) using a TOE (TCP offload engine) capable network interface card
KR100675850B1 (ko) * 2005-10-12 2007-02-02 삼성전자주식회사 AXI 프로토콜을 적용한 NoC 시스템
US7644343B2 (en) * 2006-01-17 2010-01-05 Rajugopal Gubbi Error resilience methods for multi-protocol encapsulation forward error correction implementations
KR100831983B1 (ko) * 2006-12-08 2008-05-23 한국전자통신연구원 이동통신 시스템에서 상향링크 프레이밍 장치 및 방법

Also Published As

Publication number Publication date
EP1447997A2 (en) 2004-08-18
EP1447997A3 (en) 2005-06-01
JP2004248302A (ja) 2004-09-02
KR20040073856A (ko) 2004-08-21
US7961730B2 (en) 2011-06-14
KR100518813B1 (ko) 2005-10-05
CN1531283A (zh) 2004-09-22
CN1281037C (zh) 2006-10-18
US20040215814A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
USRE44334E1 (en) Apparatus for transmitting WPAN MAC frames and method thereof
JP5470828B2 (ja) データ配信用通信装置、及びデータ配信システム
US20110106518A1 (en) System and method of network emlation for test of on-line server processing heavy traffic
JP2001251351A (ja) パケット交換機における入力パケット処理方式
EP3657744B1 (en) Message processing
US6711167B1 (en) ATM communication apparatus controlling method, ATM communication apparatus and recording medium therefor
JP3149926B2 (ja) アドレス変換方法及び装置
US20170153852A1 (en) Multi-port memory controller capable of serving multiple access requests by accessing different memory banks of multi-bank packet buffer and associated packet storage design
JP3899078B2 (ja) パケットフォワーディングシステムおよびその動作方法
KR950026148A (ko) 버퍼를 갖는 링 통신망 노드장치 및 그 제어 방법
US7400623B2 (en) Method and apparatus for managing medium access control (MAC) address
US7756131B2 (en) Packet forwarding system capable of transferring packets fast through interfaces by reading out information beforehand for packet forwarding and method thereof
US20040073724A1 (en) Network stack layer interface
CN114827300A (zh) 硬件保障的数据可靠传输系统、控制方法、设备及终端
JP3584853B2 (ja) パケット交換機、パケット交換方法
US20050044261A1 (en) Method of operating a network switch
US8782287B2 (en) Methods and apparatus for using multiple reassembly memories for performing multiple functions
JP2017212487A (ja) Ipフラグメント装置、ipデフラグメント装置、ipフラグメントパケット通信システム、ipフラグメントパケット送信方法、ipフラグメントパケットのデフラグメント方法、ipフラグメントパケットの通信方法及びプログラム
JP4414872B2 (ja) メッセージ通信システム
JP2001257686A (ja) 計算機システム及び計算機システムのデータ通信方法
JP2003188898A (ja) ファイル配信受信バッファ管理方法、この方法を実施する装置、プログラム、およびプログラムを記録した記録媒体
JP4361524B2 (ja) 通信処理回路、通信処理方法
JPH0888652A (ja) データ高速返信装置
JP2765985B2 (ja) Atm網のバースト情報転送方式
JPH04291435A (ja) 計算機システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees