JP3894874B2 - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP3894874B2 JP3894874B2 JP2002321034A JP2002321034A JP3894874B2 JP 3894874 B2 JP3894874 B2 JP 3894874B2 JP 2002321034 A JP2002321034 A JP 2002321034A JP 2002321034 A JP2002321034 A JP 2002321034A JP 3894874 B2 JP3894874 B2 JP 3894874B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- clock
- difference
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マンチェスタ符号化された受信信号を復調する受信装置、及びマンチェスタ符号化され、かつＡＳＫ変調された信号である受信信号を復調する受信装置に関する。
【０００２】
【従来の技術】
従来、ＮＲＺ（ＮＯＮ ＲＥＴＥＲＮ ＴＯ ＺＥＲＯ）信号を、マンチェスタ符号化した信号を受信する受信装置がある。マンチェスタ符号化は、「１」を「０１」、「０」を「１０」と置き換える符号化であって、いかなるＮＲＺ信号をも直流成分を含まない信号に変換できる。また、マンチェスタ符号化とＡＳＫ変調の組み合わせも知られている。
【０００３】
図１は、従来のマンチェスタ符号化された信号の受信処理を示す波形図である。従来の受信部は、マンチェスタ符号化された信号を受信する場合、以下の処理を行う。すなわち受信部は、無線伝送路から受信したＡＳＫ変調波（ｅ）を、最大振幅が一定になるように調整して出力する。そして受信部は、この出力をディジタル信号に変換し、変換したディジタル信号の絶対値の包絡線を生成することにより、包絡線信号（ｆ）を抽出する。
【０００４】
そして、受信部は、包絡線信号（ｆ）と閾値を対比し、包絡線信号（ｆ）が閾値以上の場合には“１”を、包絡線信号（ｆ）が閾値未満の場合には“０”を各々マンチェスタ符号化された信号（ｇ）として出力する。
【０００５】
受信部は、マンチェスタ符号化された信号であるマンチェスタ信号（ｇ）に基づき、ＮＲＺ信号である受信データ（ｈ）と、受信クロック（ｉ）を再生する（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平５−１２２２０３号公報
【０００７】
【発明が解決しようとする課題】
以上の構成において、マンチェスタ信号（ｇ）は、受信データ（ｈ）の２倍の周波数帯域を有する。したがって、マンチェスタ信号（ｇ）のＳ／Ｎ比は、受信データ（ｈ）をそのまま送信データとして送信する場合のＳ／Ｎ比に比べて３ｄＢ低下する。
【０００８】
また、ＡＳＫ変調波（ｅ）は、送信側において増幅されて送信されるため、信号を増幅する時に生じるアンプ歪に起因して、ＡＳＫ変調波（ｅ）のデューティー比が変化することがある。これにより、包絡線信号（ｆ）が閾値以上又は未満となるタイミングが変化して、受信データ（ｈ）のエラーレートが大きくなる虞がある。
【０００９】
また、送信側において、ＡＳＫ変調波（ｅ）の変調指数が１００％を超えることによって生じる変調指数歪みや、搬送波とマンチェスタ信号をミキシングする時に生じるローカルリークがある。この場合、包絡線信号（ｆ）オフセットが生じることがあった。これにより、包絡線信号（ｆ）が閾値以上又は未満となるタイミングが変化して、受信データ（ｈ）のエラーレートが大きくなる虞がある。
【００１０】
本発明による受信装置は、マンチェスタ信号を送信することに起因する、Ｓ／Ｎ比の低下を抑止することを目的とする。
【００１１】
また、本発明による受信装置は、ＡＳＫ変調波を用いることで生じるアンプ歪み及び変調指数歪み等に起因する、受信データのエラーレートを改善することを目的とする。
【００１２】
この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１３】
【課題を解決するための手段】
即ち、本発明による受信装置は、マンチェスタ符号化され、かつＡＳＫ変調された信号である受信信号を復調する受信装置であって、受信信号をＡＳＫ復調して復調信号を生成するＡＳＫ復調部と、復調信号をマンチェスタ符号における半周期分遅延させる遅延部と、遅延部の出力と復調信号の差分信号を算出する差分算出部と、差分信号をサンプリングして受信信号の復号を行うサンプリング部と、を備える。
【００１４】
復調部が生成した復調信号に基づいて、サンプリング部がサンプリングすべきタイミングを示すタイミングクロックを生成するクロック生成部を更に備えてもよい。
【００１５】
本発明の別な側面による受信装置は、マンチェスタ符号化された信号である受信信号を復調する受信装置であって、受信信号を遅延させることにより、互いの遅延時間の差がマンチェスタ符号における半周期分である２種類の復号用信号を生成する復号用信号生成部と、２種類の復号用信号の差分信号を算出する復号用差分算出部と、受信信号を遅延させることにより、互いの遅延時間の差がマンチェスタ符号における一周期の整数倍である２種類のクロック生成用信号を生成するクロック生成用信号生成部と、２種類のクロック生成用信号の差分信号を算出するクロック生成用差分算出部と、クロック用差分算出部が算出した差分信号が極性反転するタイミングに基づいて、受信信号のサンプリングタイミングを示すタイミングクロックを生成するクロック生成部と、クロック生成部からのタイミングクロックに基づいて復号用差分算出部が算出した差分信号をサンプリングし、受信信号の復号を行うサンプリング部と、を備える。
【００１６】
クロック生成部は、クロック用差分算出部が算出した差分信号を所定の時間遅延させた遅延信号を生成する遅延部と、クロック用差分算出部が算出した差分信号の遅延信号に対する第２差分信号を算出する差分信号算出部と、クロック用差分算出部が算出した差分信号を所定の時間の半分の時間ほど遅延させた遅延信号を生成する１／２遅延部と、タイミングクロックが示すタイミングにおける、遅延部が生成した遅延信号が示す値を、第２差分信号が正のときにはそのまま、第２差分信号が負のときには反転させて、出力する反転値出力部と、を更に有し、反転値出力部の出力値に基づいて、タイミングクロックが進んでいるか遅れているかを判断して修正してもよい。
【００１７】
クロック生成部は、更に、反転値出力部の出力値を、累積加算する積分部と、予め定められたタイミングでカウント値を増加させるカウンタを有し、カウンタのカウント値と、積分部の累積加算値を加算し、加算結果の最上位ビットに基づいてタイミングクロックを生成してもよい。
【００１８】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１９】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２０】
図２は、本発明の実施形態におけるディジタル無線システム１０を示す図である。ディジタル無線システム１０は、複数の基地局１００、複数の移動局４００及び制御局５００を備える。制御局５００と基地局１００は、有線伝送路により接続されている。制御局５００は、複数の基地局１００を制御する。基地局１００と移動局４００は、無線伝送路により接続される。
【００２１】
基地局１００は、移動局４００と信号を送受信する送信部１０２及び受信部１０４を備える。
【００２２】
送信部１０２は、ＮＲＺ符号からなる送信データをスプリットフェーズ符号化したマンチェスタ信号を生成する。そして、送信部１０２は、マンチェスタ信号をＡＳＫ変調することでＡＳＫ変調波を生成し、無線伝送路を介して移動局４００へ送信する。ＡＳＫ変調波の搬送波は、例えばマンチェスタ信号１ビットの周波数の８倍の周波数を有する。マンチェスタ符号化とＡＳＫ変調の組み合わせは、ＥＴＣなどの通信方式として規格化されており（ＡＲＩＢ ＳＴＤ−Ｔ５５）、かつＤＳＲＣ（狭域専用通信）の規格としてＡＲＩＢ ＳＴＤ−Ｔ７５にも規定されている。
【００２３】
基地局１００の受信部１０４は、無線伝送路を介してＡＳＫ変調波を移動局４００から受信し、受信したＡＳＫ変調波に基づき、ＮＲＺ符号からなる受信データと、受信クロックを得る。ＡＳＫ変調波は、図１に示したＡＳＫ変調波（ｅ）と同様である。
【００２４】
図３は、受信部１０４のブロック図である。図４は、移動局４００から受信した送信データ（ａ）を処理する時の、受信部１０４内部の波形図である。図３に示すように、受信部１０４は、受信部１０４の利得を自動調整するＡＧＣ回路１１０、アナログ信号をディジタル信号に変換するＡＤＣ１２０、包絡線検波部１３０、第１半周期遅延回路２１０、第２半周期遅延回路２２０、第１減算器２３０、第２減算器２５０、識別回路２６０及び、クロック生成部３００を備える。
【００２５】
ＡＧＣ回路１１０は、無線伝送路から受信したＡＳＫ変調波（ｅ）をその最大振幅が一定になるように調整する。そしてＡＧＣ回路１１０は、最大振幅を調整した後のＡＳＫ変調波（ｅ）をＡＤＣ１２０へ出力する。
【００２６】
ＡＤＣ１２０は、ＡＧＣ回路１１０が出力するＡＳＫ変調波（ｅ）を、マンチェスタ信号よりも大きい周波数、例えば３２倍大きい周波数のクロックを用いてサンプリングすることにより、ＡＳＫ変調波（ｅ）を７ビットのディジタル信号に変換して包絡線検波器１３０へ出力する。
【００２７】
包絡線検波部１３０は、ＡＳＫ復調部の一例であり、ＡＤＣ１２０が出力するディジタル信号の絶対値を計算し、ディジタル信号の高調波をＬＰＦによりカットして、復調信号である包絡線信号（ｆ）を抽出する。以上の処理は、アナログの入力信号に対して、ダイオードで全波整流した後、ＬＰＦをかける処理と同じである。包絡線検波部１３０は、包絡線信号（ｆ）を、第１半周期遅延回路２１０、第１減算器２５０及び第１減算器２３０へ出力する。
【００２８】
第１半周期遅延回路２１０は、遅延部の一例であり、包絡線信号（ｆ）を、マンチェスタ信号における半周期分遅延することで半周期遅延信号（ｊ）を生成し、生成した半周期遅延信号（ｊ）を第１減算器２５０及び第２半周期遅延回路２２０へ出力する。包絡線検波部１３０と第１半周期遅延回路２１０は、復号用信号生成部の一例である。また、包絡線信号（ｆ）は、受信信号の一例であり、包絡線信号（ｆ）及び半周期遅延信号（ｊ）は、２種類の復号用信号の一例である。
【００２９】
第２半周期遅延回路２２０は、第１半周期遅延回路２１０が出力する半周期遅延信号（ｊ）を、さらにマンチェスタ信号における半周期分遅延した一周期遅延信号（ｌ）を第１減算器２３０へ出力する。包絡線検波部１３０と第２半周期遅延回路２２は、クロック生成用信号生成部の一例である。また、包絡線信号（ｆ）及び一周期遅延信号（ｌ）は、２種類のクロック生成用信号の一例である。
【００３０】
第１減算器２３０は、クロック生成用差分算出部の一例であり、一周期遅延信号（ｌ）から、包絡線信号（ｆ）を減算することで一周期減算信号（ｍ）を生成し、クロック生成部３００へ出力する。
【００３１】
クロック生成部３００は、第１減算器２３０が出力する一周期減算信号（ｍ）の極性が反転するタイミング、すなわちゼロクロスするタイミングに基づき受信クロック（ｏ）を再生し、第３半周期遅延回路２４０及び図示しない他の回路へ出力する。
【００３２】
第１四半周期遅延回路２４０は、クロック生成部３００が出力する受信クロック（ｏ）を、マンチェスタ信号の四半周期分遅延して識別回路２６０へ出力する。
【００３３】
第２減算器２５０は、復号用差分算出部の一例であり、半周期遅延信号（ｊ）から、包絡線信号（ｆ）を減算することで半周期減算信号（ｋ）を生成し、識別回路２６０へ出力する。
【００３４】
識別回路２６０は、サンプリング部の一例であり、クロック生成部３００が生成した受信クロック（ｏ）が示すタイミングで、半周期減算信号（ｋ）をサンプリングして包絡線信号（ｆ）の復号を行う。ここで、受信クロック（ｏ）はタイミングクロックの一例であり、半周期減算信号（ｋ）は差分信号の一例であり、包絡線信号（ｆ）は受信信号の一例である。
【００３５】
具体的には、識別回路２６０は、第１四半周期遅延回路２４０が出力する四半信号の立ち上がりにより、第２減算器２５０から入力される半周期減算信号（ｋ）が正負の何れであるかを識別する。識別回路２６０は、半周期減算信号（ｋ）が正の場合には“１”を、半周期減算信号（ｋ）が負の場合には“０”を各々受信データ（ｎ）として再生し、他の回路へ出力する。
【００３６】
以上の構成により、識別回路２６０は、包絡線信号（ｆ）及び半周期遅延信号（ｊ）、すなわち包絡線信号（ｆ）におけるマンチェスタ信号の前半周期に相当する信号、及び後半周期に相当する信号の両方を用いて受信データ（ｎ）を再生する。
【００３７】
ここで、半周期減算信号（ｋ）の最大振幅は、包絡線信号（ｆ）の最大振幅の２倍となる。したがって、半周期減算信号（ｋ）の大きさは、包絡線信号（ｆ）に比べて６ｄＢ増加する。
【００３８】
一方、包絡線信号（ｆ）における雑音は、包絡線信号（ｆ）の前半周期と後半周期で相関がないため、半周期減算信号（ｋ）における雑音のエネルギーは、包絡線信号（ｆ）における雑音のエネルギーの２倍で表される。したがって、半周期減算信号（ｋ）における雑音は、包絡線信号（ｆ）における雑音に比べて３ｄＢ増加する。
【００３９】
これにより、半周期減算信号（ｋ）のＳ／Ｎ比は、包絡線信号（ｆ）のＳ／Ｎ比に比べて３ｄＢ増加する。したがって、受信データ（ｎ）のエラーレートは小さくなる。
【００４０】
また、クロック生成部３００は、一周期遅延信号（ｌ）から包絡線信号（ｆ）を減算した一周期減算信号（ｍ）のゼロクロスに基づき、受信クロック（ｏ）を再生する。一周期減算信号（ｍ）のゼロクロスは、マンチェスタ信号が変化するとき、すなわち送信データ（ａ）が変化するときと同期しているため、急峻になる。これにより、受信クロック（ｏ）のエラーレートは小さくなる。
【００４１】
図５は、包絡線信号（ｆ）にオフセットが生じている場合の受信部１０４内部の波形図である。図５に示すように包絡線信号（ｆ）にオフセットが生じている場合であっても、第２減算器２５０は、半周期遅延信号（ｊ）から包絡線信号（ｆ）を減算することにより、オフセットは相殺される。これにより、受信データ（ｎ）のエラーレートは小さくなる。
【００４２】
また、クロック生成部３００は、一周期減算信号（ｍ）に基づき、受信クロック（ｏ）を再生する。ここで、図５に示すように包絡線信号（ｆ）にオフセットが生じる場合であっても、一周期減算信号（ｍ）は、一周期遅延信号（ｌ）から包絡線信号（ｆ）を減算して生成されるため、オフセットは相殺されている。これにより、包絡線信号（ｆ）にオフセットがある場合でも、受信クロック（ｏ）のエラーレートは小さくなる。
【００４３】
図６は、包絡線信号（ｆ）のＨｉの区間が広がり、デューティー比が変化した場合の受信部１０４内部の波形図である。識別回路２６０は、受信クロック（ｏ）を四半周期遅延した信号の立ち上がりタイミングにおいて、半周期減算信号（ｋ）が正負の何れであるかを識別する。したがって、アンプ歪に基づいてＡＳＫ変調波（ｅ）のデューティー比が変化する場合でも、受信データ（ｎ）のデューティー比は変化しない。
【００４４】
また、識別回路２６０は、受信クロック（ｏ）から四半周期後に、半周期減算信号（ｋ）が正負の何れであるかを識別する。ここで、半周期減算信号（ｋ）は、受信クロック（ｏ）と略同時にゼロクロスする。このため、半周期減算信号（ｋ）は、受信クロック（ｏ）から四半周期後には、略最大又は最小値付近にある。したがって、識別回路２６０が、ゼロクロス付近の半周期減算信号（ｋ）の正負を誤って識別する虞が少ない。これにより、受信データ（ｎ）のエラーレートは小さくなる。
【００４５】
図７は、クロック生成部３００のブロック図である。クロック生成部３００は、位相検出回路３１０、積分部３３０、切捨部３４０、第５半周期遅延回路３５０、カウンタ３６０、第２加算器３７０、ＭＳＢ３８０を有する。
【００４６】
位相検出回路３１０は、第１減算器２３０が出力する減算信号（ｍ）と、ＭＳＢ３８０が出力する受信クロック（ｏ）の位相のずれを検出し、位相のずれ量を、積分部３３０へ出力する。減算信号（ｍ）及び位相のずれ量は、例えば７ビットで示される。
【００４７】
積分部３３０は、第１加算器３３２と第１ＤＦＦ３３４を含む。第１ＤＦＦ３３４は、受信クロック（ｏ）における１クロック前までの、位相のずれ量の積分値を格納しており、第１加算器３３２は、第１ＤＦＦ３３４が格納している積分値に新たな位相のずれ量を加算して、第１ＤＦＦ３３４に受け渡す。これにより、積分部３３０は、受信クロック（ｏ）が示すタイミング毎に、位相検出回路３１０が出力する位相のずれ量を積分し、７ビットで示される位相のずれ量の積分値を切捨部３４０へ出力する。
【００４８】
切捨部３４０は、積分部３３０が出力する信号のビット数を、カウンタ３６０のビット数に合うように調整する。切捨部３４０は、例えば、積分部３３０が出力する信号における、６ビット目以上を切り捨てて、第５半周期遅延回路３５０へ出力する。
【００４９】
第５半周期遅延回路３５０は、切捨部３４０が出力する、カウンタ３６０のビット数に合ったビットの信号を、受信クロック（ｏ）に対し、位相検出回路３１０が位相を検出するのとは逆位相のタイミングで出力するように、マンチェスタ信号の半周期分遅延して、第２加算器３７０へ出力する。
【００５０】
カウンタ３６０は、予め定められたタイミングでカウント値を増加させるカウンタである。すなわちカウンタ３６０は、外部から入力されるサンプリングクロックをカウントし、カウント値を第２加算器３７０へ出力する。カウント値は、例えば５ビットで示される。ここで、カウンタ３６０に入力されるサンプリングクロックは、ＡＤＣ１２０へ入力されるサンプリングクロックと共通であり、マンチェスタ信号２周期分の周波数よりも３２倍早い。
【００５１】
第２加算器３７０は、第５半周期遅延回路３５０が出力する５ビットの信号と、カウンタ３６０が出力する５ビットのカウント値を加算し、５ビットの加算結果をＭＳＢ３８０へ出力する。
【００５２】
ＭＳＢ３８０は、第２加算器３７０が出力する５ビットの加算結果の最上位ビットが、１及び０になった場合に、受信クロック（ｏ）の立ち上がり及び立下り信号を作成し、これを位相検出回路３１０、第１ＤＦＦ３３４及びその他の回路へ出力する。
【００５３】
以上の構成において、クロック生成部３００は、位相検出回路３１０が出力する位相のずれ量を積分し、積分値に基づき受信クロック（ｏ）を再生する。これにより、クロック生成部３００は、位相のずれ量に基づいて、受信クロック（ｏ）を補正することができる。
【００５４】
また、クロック生成部３００は、位相のずれ量の積分値を示す信号のビット数を、カウンタ３６０のビット数に合うように調整し、この調整された信号及びカウンタ３６０の出力に基づき受信クロック（ｏ）を再生する。これにより、クロック生成部３００は、ＡＤＣ１２０と共通のクロックを用いて受信クロック（ｏ）を再生できる。
【００５５】
また、クロック生成部３００は、切捨部３４０が出力する信号を、第５半周期遅延回路３５０を用いてマンチェスタ信号の半周期分遅延して出力し、この出力に基づいて、受信クロック（ｏ）の立ち上がり及び立下り信号を作成する。これにより、受信クロック（ｏ）の立ち上がり又は立下りエッジの間隔が、最低でも半周期以上となるので、ハザードの発生を防止できる。また、位相の進みと遅れで引き込み速度を揃えることができる。
【００５６】
なお、第１ＤＦＦ３３４がマスタースレーブ型の場合には、第１ＤＦＦ３３４は、第１加算器３３２が出力する信号を取り込んでから、マンチェスタ信号の半周期分遅延して積分値を出力することができる。この場合、第１ＤＦＦ３３４自体が第５半周期遅延回路３５０の機能を有しているため、第５半周期遅延回路３５０は設けずに、第１ＤＦＦ３３４をマスタースレーブ型にしてもよい。
【００５７】
図８は、位相検出回路３１０のブロック図である。図９は、位相検出回路３１０が、減算信号（ｍ）と受信クロック（ｏ）の位相のずれを検出する説明図である。
【００５８】
図８に示すように、位相検出回路３１０は、第３半周期遅延回路３１２、第４半周期遅延回路３１４、第３減算器３１６、符号出力部３１８、乗算器３２０、及び第２ＤＦＦ３２２を含む。
【００５９】
第３半周期遅延回路３１２は、第１減算器２３０が出力する減算信号（ｍ）をマンチェスタ信号の半周期分遅延し、半周期遅延信号（ｓ１）として、第４半周期遅延回路３１４及び乗算器３２０へ出力する。
【００６０】
第４半周期遅延回路３１４は、第３半周期遅延回路３１２が出力する半周期遅延信号（ｓ１）をマンチェスタ信号の半周期分遅延し、１周期遅延信号（ｓ２）として、第３減算器３１６へ出力する。すなわち、第３半周期遅延回路３１２と第４半周期遅延回路３１４は、遅延部の一例を構成する。ここで、第１減算器２３０はクロック用差分算出部の一例であり、減算信号（ｍ）はクロック用差分算出部が算出した差分信号の一例である。
【００６１】
第３減算器３１６は、差分信号算出部の一例であり、減算信号（ｍ）から１周期遅延信号（ｓ２）を減算して、第２差分信号の一例としての減算信号を算出する。符号出力部３１８は、第３減算器３１６が出力する信号の正負及び０を判定し、正又は０の場合は“１”を示す信号を、負の場合は“−１”を示す信号を各々乗算器３２０へ出力する。
【００６２】
乗算器３２０は、第３半周期遅延回路３１２が出力する半周期遅延信号（ｓ１）と、符号出力部３１８が出力する信号を乗算し、乗算結果を示す信号を第２ＤＦＦ３２２へ出力する。
【００６３】
符号出力部３１８及び乗算器３２０は、反転値出力部の一例であり、受信クロック（ｏ）が示すタイミングにおける半周期遅延信号（ｓ１）が示す値を、第３減算器３１の出力が正のときにはそのまま、第３減算器３１の出力が負のときには反転させて出力する。
【００６４】
第２ＤＦＦ３２２は、受信クロック（ｏ）の立ち上がりのタイミングで、乗算器３２０が出力する信号を積分部３３０へ出力する。
【００６５】
以上の構成により、位相検出回路３１０は、受信クロック立ち上がり時における半周期遅延信号（ｓ１）と、符号出力部３１８が出力する信号の乗算結果を示す信号を出力する。この信号に基づいて、クロック生成部３００は、乗算器３２０の出力値に基づいて、受信クロック（ｏ）が進んでいるか遅れているかを判断して修正する。
【００６６】
半周期遅延信号（ｓ１）は、減算信号（ｍ）と受信クロック（ｏ）の位相のずれ量を示す。半周期遅延信号（ｓ１）は、減算信号（ｍ）の立ち上がり途中において、減算信号（ｍ）に対して受信クロック（ｏ）が進んでいる場合、図９（ａ）に示すように負の値を示す。半周期遅延信号（ｓ１）は、立ち上がり途中において、減算信号（ｍ）に対して受信クロック（ｏ）が遅れている場合、図９（ｂ）に示すように正の値を示す。
【００６７】
一方、半周期遅延信号（ｓ１）は、減算信号（ｍ）の立ち下がり途中においては、減算信号（ｍ）に対して受信クロック（ｏ）が進んでいる場合、正の値を示し、減算信号（ｍ）に対して受信クロック（ｏ）が遅れている場合、負の値を示す。
【００６８】
したがって、減算信号（ｍ）の立ち下がり途中における、半周期遅延信号（ｓ１）を反転させて、減算信号（ｍ）の立ち上がり途中における、半周期遅延信号（ｓ１）に加えることにより、受信クロック（ｏ）に対して減算信号（ｍ）の位相が進んでいる大きさを算出することができる。
【００６９】
例えば、乗算器３２０が出力する信号が負の場合には、ＭＳＢ３８０が受信クロック（ｏ）の位相を遅らせることにより、減算信号（ｍ）に対する受信クロック（ｏ）の進みが補正される。
【００７０】
乗算器３２０が出力する信号が正の場合には、負の場合とは反対に、ＭＳＢ３８０が、受信クロック（ｏ）の位相を進めることにより、減算信号（ｍ）に対する受信クロック（ｏ）の遅れが補正される。
【００７１】
以上、本発明を実施の形態を用いて説明したが、説明に用いた図はブロック図に過ぎないため、実際の回路とは必ずしも一致しない。実際には、ハザードの発生を防ぐためや、その他の動作を行うために、フリップフロップ（ＦＦ）等のブロックは、クロックやイネーブルを与えられることがある。また、図におけるＦＦは、実際に回路を設計する場合には、省略されることや、挿入位置や数を変えられることがある。例えば、第３及び第４半周期遅延回路３１２，３１４の双方を、四半周期遅延回路に変更すれば、第１四半周期遅延回路２４０を省略できる。
【００７２】
すなわち、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７３】
【発明の効果】
上記説明から明らかなように、本発明による受信装置は、マンチェスタ信号を送信することに起因する、Ｓ／Ｎ比の低下を抑止する。また、本発明による受信装置は、ＡＳＫ変調波を用いることで生じるアンプ歪み及び変調指数歪み等に起因する、受信データのエラーレートを改善する。
【図面の簡単な説明】
【図１】 従来のマンチェスタ符号化された信号の受信処理を示す波形図である。
【図２】 本発明の実施形態におけるディジタル無線システム１０を示す図である。
【図３】 受信部１０４のブロック図である。
【図４】 受信部１０４内部の波形図である。
【図５】 包絡線信号（ｆ）にオフセットが生じている場合の受信部１０４内部の波形図である。
【図６】 包絡線信号（ｆ）のＨｉの区間が広がり、デューティー比が変化した場合の受信部１０４内部の波形図である。
【図７】 クロック生成部３００のブロック図である。
【図８】 位相検出回路３１０のブロック図である。
【図９】 位相検出回路３１０が、減算信号（ｍ）と受信クロック（ｏ）の位相のずれを検出する説明図である。
【符号の説明】
１０…ディジタル無線システム、１００…基地局、４００…移動局、
５００…制御局、１０２…送信部、１０４…受信部、１１０…ＡＧＣ回路、
１２０…ＡＤＣ、１３０…包絡線検波部、２１０…第１半周期遅延回路、
２３０…第１減算器、２２０…第２半周期遅延回路、２５０…第２減算器、
２４０…第１四半周期遅延回路、２６０…識別回路、３００…クロック生成部、３１０…位相検出回路、３３０…積分部、３４０…切捨部、
３５０…第５半周期遅延回路、３６０…カウンタ、
３７０…第２加算器、３８０…ＭＳＢ、３１２…第３半周期遅延回路、
３１４…第４半周期遅延回路、３１６…第３減算器、３１８…符号出力部、
３２０…乗算器、３２２…第２ＤＦＦ
【発明の属する技術分野】
本発明は、マンチェスタ符号化された受信信号を復調する受信装置、及びマンチェスタ符号化され、かつＡＳＫ変調された信号である受信信号を復調する受信装置に関する。
【０００２】
【従来の技術】
従来、ＮＲＺ（ＮＯＮ ＲＥＴＥＲＮ ＴＯ ＺＥＲＯ）信号を、マンチェスタ符号化した信号を受信する受信装置がある。マンチェスタ符号化は、「１」を「０１」、「０」を「１０」と置き換える符号化であって、いかなるＮＲＺ信号をも直流成分を含まない信号に変換できる。また、マンチェスタ符号化とＡＳＫ変調の組み合わせも知られている。
【０００３】
図１は、従来のマンチェスタ符号化された信号の受信処理を示す波形図である。従来の受信部は、マンチェスタ符号化された信号を受信する場合、以下の処理を行う。すなわち受信部は、無線伝送路から受信したＡＳＫ変調波（ｅ）を、最大振幅が一定になるように調整して出力する。そして受信部は、この出力をディジタル信号に変換し、変換したディジタル信号の絶対値の包絡線を生成することにより、包絡線信号（ｆ）を抽出する。
【０００４】
そして、受信部は、包絡線信号（ｆ）と閾値を対比し、包絡線信号（ｆ）が閾値以上の場合には“１”を、包絡線信号（ｆ）が閾値未満の場合には“０”を各々マンチェスタ符号化された信号（ｇ）として出力する。
【０００５】
受信部は、マンチェスタ符号化された信号であるマンチェスタ信号（ｇ）に基づき、ＮＲＺ信号である受信データ（ｈ）と、受信クロック（ｉ）を再生する（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平５−１２２２０３号公報
【０００７】
【発明が解決しようとする課題】
以上の構成において、マンチェスタ信号（ｇ）は、受信データ（ｈ）の２倍の周波数帯域を有する。したがって、マンチェスタ信号（ｇ）のＳ／Ｎ比は、受信データ（ｈ）をそのまま送信データとして送信する場合のＳ／Ｎ比に比べて３ｄＢ低下する。
【０００８】
また、ＡＳＫ変調波（ｅ）は、送信側において増幅されて送信されるため、信号を増幅する時に生じるアンプ歪に起因して、ＡＳＫ変調波（ｅ）のデューティー比が変化することがある。これにより、包絡線信号（ｆ）が閾値以上又は未満となるタイミングが変化して、受信データ（ｈ）のエラーレートが大きくなる虞がある。
【０００９】
また、送信側において、ＡＳＫ変調波（ｅ）の変調指数が１００％を超えることによって生じる変調指数歪みや、搬送波とマンチェスタ信号をミキシングする時に生じるローカルリークがある。この場合、包絡線信号（ｆ）オフセットが生じることがあった。これにより、包絡線信号（ｆ）が閾値以上又は未満となるタイミングが変化して、受信データ（ｈ）のエラーレートが大きくなる虞がある。
【００１０】
本発明による受信装置は、マンチェスタ信号を送信することに起因する、Ｓ／Ｎ比の低下を抑止することを目的とする。
【００１１】
また、本発明による受信装置は、ＡＳＫ変調波を用いることで生じるアンプ歪み及び変調指数歪み等に起因する、受信データのエラーレートを改善することを目的とする。
【００１２】
この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１３】
【課題を解決するための手段】
即ち、本発明による受信装置は、マンチェスタ符号化され、かつＡＳＫ変調された信号である受信信号を復調する受信装置であって、受信信号をＡＳＫ復調して復調信号を生成するＡＳＫ復調部と、復調信号をマンチェスタ符号における半周期分遅延させる遅延部と、遅延部の出力と復調信号の差分信号を算出する差分算出部と、差分信号をサンプリングして受信信号の復号を行うサンプリング部と、を備える。
【００１４】
復調部が生成した復調信号に基づいて、サンプリング部がサンプリングすべきタイミングを示すタイミングクロックを生成するクロック生成部を更に備えてもよい。
【００１５】
本発明の別な側面による受信装置は、マンチェスタ符号化された信号である受信信号を復調する受信装置であって、受信信号を遅延させることにより、互いの遅延時間の差がマンチェスタ符号における半周期分である２種類の復号用信号を生成する復号用信号生成部と、２種類の復号用信号の差分信号を算出する復号用差分算出部と、受信信号を遅延させることにより、互いの遅延時間の差がマンチェスタ符号における一周期の整数倍である２種類のクロック生成用信号を生成するクロック生成用信号生成部と、２種類のクロック生成用信号の差分信号を算出するクロック生成用差分算出部と、クロック用差分算出部が算出した差分信号が極性反転するタイミングに基づいて、受信信号のサンプリングタイミングを示すタイミングクロックを生成するクロック生成部と、クロック生成部からのタイミングクロックに基づいて復号用差分算出部が算出した差分信号をサンプリングし、受信信号の復号を行うサンプリング部と、を備える。
【００１６】
クロック生成部は、クロック用差分算出部が算出した差分信号を所定の時間遅延させた遅延信号を生成する遅延部と、クロック用差分算出部が算出した差分信号の遅延信号に対する第２差分信号を算出する差分信号算出部と、クロック用差分算出部が算出した差分信号を所定の時間の半分の時間ほど遅延させた遅延信号を生成する１／２遅延部と、タイミングクロックが示すタイミングにおける、遅延部が生成した遅延信号が示す値を、第２差分信号が正のときにはそのまま、第２差分信号が負のときには反転させて、出力する反転値出力部と、を更に有し、反転値出力部の出力値に基づいて、タイミングクロックが進んでいるか遅れているかを判断して修正してもよい。
【００１７】
クロック生成部は、更に、反転値出力部の出力値を、累積加算する積分部と、予め定められたタイミングでカウント値を増加させるカウンタを有し、カウンタのカウント値と、積分部の累積加算値を加算し、加算結果の最上位ビットに基づいてタイミングクロックを生成してもよい。
【００１８】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１９】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２０】
図２は、本発明の実施形態におけるディジタル無線システム１０を示す図である。ディジタル無線システム１０は、複数の基地局１００、複数の移動局４００及び制御局５００を備える。制御局５００と基地局１００は、有線伝送路により接続されている。制御局５００は、複数の基地局１００を制御する。基地局１００と移動局４００は、無線伝送路により接続される。
【００２１】
基地局１００は、移動局４００と信号を送受信する送信部１０２及び受信部１０４を備える。
【００２２】
送信部１０２は、ＮＲＺ符号からなる送信データをスプリットフェーズ符号化したマンチェスタ信号を生成する。そして、送信部１０２は、マンチェスタ信号をＡＳＫ変調することでＡＳＫ変調波を生成し、無線伝送路を介して移動局４００へ送信する。ＡＳＫ変調波の搬送波は、例えばマンチェスタ信号１ビットの周波数の８倍の周波数を有する。マンチェスタ符号化とＡＳＫ変調の組み合わせは、ＥＴＣなどの通信方式として規格化されており（ＡＲＩＢ ＳＴＤ−Ｔ５５）、かつＤＳＲＣ（狭域専用通信）の規格としてＡＲＩＢ ＳＴＤ−Ｔ７５にも規定されている。
【００２３】
基地局１００の受信部１０４は、無線伝送路を介してＡＳＫ変調波を移動局４００から受信し、受信したＡＳＫ変調波に基づき、ＮＲＺ符号からなる受信データと、受信クロックを得る。ＡＳＫ変調波は、図１に示したＡＳＫ変調波（ｅ）と同様である。
【００２４】
図３は、受信部１０４のブロック図である。図４は、移動局４００から受信した送信データ（ａ）を処理する時の、受信部１０４内部の波形図である。図３に示すように、受信部１０４は、受信部１０４の利得を自動調整するＡＧＣ回路１１０、アナログ信号をディジタル信号に変換するＡＤＣ１２０、包絡線検波部１３０、第１半周期遅延回路２１０、第２半周期遅延回路２２０、第１減算器２３０、第２減算器２５０、識別回路２６０及び、クロック生成部３００を備える。
【００２５】
ＡＧＣ回路１１０は、無線伝送路から受信したＡＳＫ変調波（ｅ）をその最大振幅が一定になるように調整する。そしてＡＧＣ回路１１０は、最大振幅を調整した後のＡＳＫ変調波（ｅ）をＡＤＣ１２０へ出力する。
【００２６】
ＡＤＣ１２０は、ＡＧＣ回路１１０が出力するＡＳＫ変調波（ｅ）を、マンチェスタ信号よりも大きい周波数、例えば３２倍大きい周波数のクロックを用いてサンプリングすることにより、ＡＳＫ変調波（ｅ）を７ビットのディジタル信号に変換して包絡線検波器１３０へ出力する。
【００２７】
包絡線検波部１３０は、ＡＳＫ復調部の一例であり、ＡＤＣ１２０が出力するディジタル信号の絶対値を計算し、ディジタル信号の高調波をＬＰＦによりカットして、復調信号である包絡線信号（ｆ）を抽出する。以上の処理は、アナログの入力信号に対して、ダイオードで全波整流した後、ＬＰＦをかける処理と同じである。包絡線検波部１３０は、包絡線信号（ｆ）を、第１半周期遅延回路２１０、第１減算器２５０及び第１減算器２３０へ出力する。
【００２８】
第１半周期遅延回路２１０は、遅延部の一例であり、包絡線信号（ｆ）を、マンチェスタ信号における半周期分遅延することで半周期遅延信号（ｊ）を生成し、生成した半周期遅延信号（ｊ）を第１減算器２５０及び第２半周期遅延回路２２０へ出力する。包絡線検波部１３０と第１半周期遅延回路２１０は、復号用信号生成部の一例である。また、包絡線信号（ｆ）は、受信信号の一例であり、包絡線信号（ｆ）及び半周期遅延信号（ｊ）は、２種類の復号用信号の一例である。
【００２９】
第２半周期遅延回路２２０は、第１半周期遅延回路２１０が出力する半周期遅延信号（ｊ）を、さらにマンチェスタ信号における半周期分遅延した一周期遅延信号（ｌ）を第１減算器２３０へ出力する。包絡線検波部１３０と第２半周期遅延回路２２は、クロック生成用信号生成部の一例である。また、包絡線信号（ｆ）及び一周期遅延信号（ｌ）は、２種類のクロック生成用信号の一例である。
【００３０】
第１減算器２３０は、クロック生成用差分算出部の一例であり、一周期遅延信号（ｌ）から、包絡線信号（ｆ）を減算することで一周期減算信号（ｍ）を生成し、クロック生成部３００へ出力する。
【００３１】
クロック生成部３００は、第１減算器２３０が出力する一周期減算信号（ｍ）の極性が反転するタイミング、すなわちゼロクロスするタイミングに基づき受信クロック（ｏ）を再生し、第３半周期遅延回路２４０及び図示しない他の回路へ出力する。
【００３２】
第１四半周期遅延回路２４０は、クロック生成部３００が出力する受信クロック（ｏ）を、マンチェスタ信号の四半周期分遅延して識別回路２６０へ出力する。
【００３３】
第２減算器２５０は、復号用差分算出部の一例であり、半周期遅延信号（ｊ）から、包絡線信号（ｆ）を減算することで半周期減算信号（ｋ）を生成し、識別回路２６０へ出力する。
【００３４】
識別回路２６０は、サンプリング部の一例であり、クロック生成部３００が生成した受信クロック（ｏ）が示すタイミングで、半周期減算信号（ｋ）をサンプリングして包絡線信号（ｆ）の復号を行う。ここで、受信クロック（ｏ）はタイミングクロックの一例であり、半周期減算信号（ｋ）は差分信号の一例であり、包絡線信号（ｆ）は受信信号の一例である。
【００３５】
具体的には、識別回路２６０は、第１四半周期遅延回路２４０が出力する四半信号の立ち上がりにより、第２減算器２５０から入力される半周期減算信号（ｋ）が正負の何れであるかを識別する。識別回路２６０は、半周期減算信号（ｋ）が正の場合には“１”を、半周期減算信号（ｋ）が負の場合には“０”を各々受信データ（ｎ）として再生し、他の回路へ出力する。
【００３６】
以上の構成により、識別回路２６０は、包絡線信号（ｆ）及び半周期遅延信号（ｊ）、すなわち包絡線信号（ｆ）におけるマンチェスタ信号の前半周期に相当する信号、及び後半周期に相当する信号の両方を用いて受信データ（ｎ）を再生する。
【００３７】
ここで、半周期減算信号（ｋ）の最大振幅は、包絡線信号（ｆ）の最大振幅の２倍となる。したがって、半周期減算信号（ｋ）の大きさは、包絡線信号（ｆ）に比べて６ｄＢ増加する。
【００３８】
一方、包絡線信号（ｆ）における雑音は、包絡線信号（ｆ）の前半周期と後半周期で相関がないため、半周期減算信号（ｋ）における雑音のエネルギーは、包絡線信号（ｆ）における雑音のエネルギーの２倍で表される。したがって、半周期減算信号（ｋ）における雑音は、包絡線信号（ｆ）における雑音に比べて３ｄＢ増加する。
【００３９】
これにより、半周期減算信号（ｋ）のＳ／Ｎ比は、包絡線信号（ｆ）のＳ／Ｎ比に比べて３ｄＢ増加する。したがって、受信データ（ｎ）のエラーレートは小さくなる。
【００４０】
また、クロック生成部３００は、一周期遅延信号（ｌ）から包絡線信号（ｆ）を減算した一周期減算信号（ｍ）のゼロクロスに基づき、受信クロック（ｏ）を再生する。一周期減算信号（ｍ）のゼロクロスは、マンチェスタ信号が変化するとき、すなわち送信データ（ａ）が変化するときと同期しているため、急峻になる。これにより、受信クロック（ｏ）のエラーレートは小さくなる。
【００４１】
図５は、包絡線信号（ｆ）にオフセットが生じている場合の受信部１０４内部の波形図である。図５に示すように包絡線信号（ｆ）にオフセットが生じている場合であっても、第２減算器２５０は、半周期遅延信号（ｊ）から包絡線信号（ｆ）を減算することにより、オフセットは相殺される。これにより、受信データ（ｎ）のエラーレートは小さくなる。
【００４２】
また、クロック生成部３００は、一周期減算信号（ｍ）に基づき、受信クロック（ｏ）を再生する。ここで、図５に示すように包絡線信号（ｆ）にオフセットが生じる場合であっても、一周期減算信号（ｍ）は、一周期遅延信号（ｌ）から包絡線信号（ｆ）を減算して生成されるため、オフセットは相殺されている。これにより、包絡線信号（ｆ）にオフセットがある場合でも、受信クロック（ｏ）のエラーレートは小さくなる。
【００４３】
図６は、包絡線信号（ｆ）のＨｉの区間が広がり、デューティー比が変化した場合の受信部１０４内部の波形図である。識別回路２６０は、受信クロック（ｏ）を四半周期遅延した信号の立ち上がりタイミングにおいて、半周期減算信号（ｋ）が正負の何れであるかを識別する。したがって、アンプ歪に基づいてＡＳＫ変調波（ｅ）のデューティー比が変化する場合でも、受信データ（ｎ）のデューティー比は変化しない。
【００４４】
また、識別回路２６０は、受信クロック（ｏ）から四半周期後に、半周期減算信号（ｋ）が正負の何れであるかを識別する。ここで、半周期減算信号（ｋ）は、受信クロック（ｏ）と略同時にゼロクロスする。このため、半周期減算信号（ｋ）は、受信クロック（ｏ）から四半周期後には、略最大又は最小値付近にある。したがって、識別回路２６０が、ゼロクロス付近の半周期減算信号（ｋ）の正負を誤って識別する虞が少ない。これにより、受信データ（ｎ）のエラーレートは小さくなる。
【００４５】
図７は、クロック生成部３００のブロック図である。クロック生成部３００は、位相検出回路３１０、積分部３３０、切捨部３４０、第５半周期遅延回路３５０、カウンタ３６０、第２加算器３７０、ＭＳＢ３８０を有する。
【００４６】
位相検出回路３１０は、第１減算器２３０が出力する減算信号（ｍ）と、ＭＳＢ３８０が出力する受信クロック（ｏ）の位相のずれを検出し、位相のずれ量を、積分部３３０へ出力する。減算信号（ｍ）及び位相のずれ量は、例えば７ビットで示される。
【００４７】
積分部３３０は、第１加算器３３２と第１ＤＦＦ３３４を含む。第１ＤＦＦ３３４は、受信クロック（ｏ）における１クロック前までの、位相のずれ量の積分値を格納しており、第１加算器３３２は、第１ＤＦＦ３３４が格納している積分値に新たな位相のずれ量を加算して、第１ＤＦＦ３３４に受け渡す。これにより、積分部３３０は、受信クロック（ｏ）が示すタイミング毎に、位相検出回路３１０が出力する位相のずれ量を積分し、７ビットで示される位相のずれ量の積分値を切捨部３４０へ出力する。
【００４８】
切捨部３４０は、積分部３３０が出力する信号のビット数を、カウンタ３６０のビット数に合うように調整する。切捨部３４０は、例えば、積分部３３０が出力する信号における、６ビット目以上を切り捨てて、第５半周期遅延回路３５０へ出力する。
【００４９】
第５半周期遅延回路３５０は、切捨部３４０が出力する、カウンタ３６０のビット数に合ったビットの信号を、受信クロック（ｏ）に対し、位相検出回路３１０が位相を検出するのとは逆位相のタイミングで出力するように、マンチェスタ信号の半周期分遅延して、第２加算器３７０へ出力する。
【００５０】
カウンタ３６０は、予め定められたタイミングでカウント値を増加させるカウンタである。すなわちカウンタ３６０は、外部から入力されるサンプリングクロックをカウントし、カウント値を第２加算器３７０へ出力する。カウント値は、例えば５ビットで示される。ここで、カウンタ３６０に入力されるサンプリングクロックは、ＡＤＣ１２０へ入力されるサンプリングクロックと共通であり、マンチェスタ信号２周期分の周波数よりも３２倍早い。
【００５１】
第２加算器３７０は、第５半周期遅延回路３５０が出力する５ビットの信号と、カウンタ３６０が出力する５ビットのカウント値を加算し、５ビットの加算結果をＭＳＢ３８０へ出力する。
【００５２】
ＭＳＢ３８０は、第２加算器３７０が出力する５ビットの加算結果の最上位ビットが、１及び０になった場合に、受信クロック（ｏ）の立ち上がり及び立下り信号を作成し、これを位相検出回路３１０、第１ＤＦＦ３３４及びその他の回路へ出力する。
【００５３】
以上の構成において、クロック生成部３００は、位相検出回路３１０が出力する位相のずれ量を積分し、積分値に基づき受信クロック（ｏ）を再生する。これにより、クロック生成部３００は、位相のずれ量に基づいて、受信クロック（ｏ）を補正することができる。
【００５４】
また、クロック生成部３００は、位相のずれ量の積分値を示す信号のビット数を、カウンタ３６０のビット数に合うように調整し、この調整された信号及びカウンタ３６０の出力に基づき受信クロック（ｏ）を再生する。これにより、クロック生成部３００は、ＡＤＣ１２０と共通のクロックを用いて受信クロック（ｏ）を再生できる。
【００５５】
また、クロック生成部３００は、切捨部３４０が出力する信号を、第５半周期遅延回路３５０を用いてマンチェスタ信号の半周期分遅延して出力し、この出力に基づいて、受信クロック（ｏ）の立ち上がり及び立下り信号を作成する。これにより、受信クロック（ｏ）の立ち上がり又は立下りエッジの間隔が、最低でも半周期以上となるので、ハザードの発生を防止できる。また、位相の進みと遅れで引き込み速度を揃えることができる。
【００５６】
なお、第１ＤＦＦ３３４がマスタースレーブ型の場合には、第１ＤＦＦ３３４は、第１加算器３３２が出力する信号を取り込んでから、マンチェスタ信号の半周期分遅延して積分値を出力することができる。この場合、第１ＤＦＦ３３４自体が第５半周期遅延回路３５０の機能を有しているため、第５半周期遅延回路３５０は設けずに、第１ＤＦＦ３３４をマスタースレーブ型にしてもよい。
【００５７】
図８は、位相検出回路３１０のブロック図である。図９は、位相検出回路３１０が、減算信号（ｍ）と受信クロック（ｏ）の位相のずれを検出する説明図である。
【００５８】
図８に示すように、位相検出回路３１０は、第３半周期遅延回路３１２、第４半周期遅延回路３１４、第３減算器３１６、符号出力部３１８、乗算器３２０、及び第２ＤＦＦ３２２を含む。
【００５９】
第３半周期遅延回路３１２は、第１減算器２３０が出力する減算信号（ｍ）をマンチェスタ信号の半周期分遅延し、半周期遅延信号（ｓ１）として、第４半周期遅延回路３１４及び乗算器３２０へ出力する。
【００６０】
第４半周期遅延回路３１４は、第３半周期遅延回路３１２が出力する半周期遅延信号（ｓ１）をマンチェスタ信号の半周期分遅延し、１周期遅延信号（ｓ２）として、第３減算器３１６へ出力する。すなわち、第３半周期遅延回路３１２と第４半周期遅延回路３１４は、遅延部の一例を構成する。ここで、第１減算器２３０はクロック用差分算出部の一例であり、減算信号（ｍ）はクロック用差分算出部が算出した差分信号の一例である。
【００６１】
第３減算器３１６は、差分信号算出部の一例であり、減算信号（ｍ）から１周期遅延信号（ｓ２）を減算して、第２差分信号の一例としての減算信号を算出する。符号出力部３１８は、第３減算器３１６が出力する信号の正負及び０を判定し、正又は０の場合は“１”を示す信号を、負の場合は“−１”を示す信号を各々乗算器３２０へ出力する。
【００６２】
乗算器３２０は、第３半周期遅延回路３１２が出力する半周期遅延信号（ｓ１）と、符号出力部３１８が出力する信号を乗算し、乗算結果を示す信号を第２ＤＦＦ３２２へ出力する。
【００６３】
符号出力部３１８及び乗算器３２０は、反転値出力部の一例であり、受信クロック（ｏ）が示すタイミングにおける半周期遅延信号（ｓ１）が示す値を、第３減算器３１の出力が正のときにはそのまま、第３減算器３１の出力が負のときには反転させて出力する。
【００６４】
第２ＤＦＦ３２２は、受信クロック（ｏ）の立ち上がりのタイミングで、乗算器３２０が出力する信号を積分部３３０へ出力する。
【００６５】
以上の構成により、位相検出回路３１０は、受信クロック立ち上がり時における半周期遅延信号（ｓ１）と、符号出力部３１８が出力する信号の乗算結果を示す信号を出力する。この信号に基づいて、クロック生成部３００は、乗算器３２０の出力値に基づいて、受信クロック（ｏ）が進んでいるか遅れているかを判断して修正する。
【００６６】
半周期遅延信号（ｓ１）は、減算信号（ｍ）と受信クロック（ｏ）の位相のずれ量を示す。半周期遅延信号（ｓ１）は、減算信号（ｍ）の立ち上がり途中において、減算信号（ｍ）に対して受信クロック（ｏ）が進んでいる場合、図９（ａ）に示すように負の値を示す。半周期遅延信号（ｓ１）は、立ち上がり途中において、減算信号（ｍ）に対して受信クロック（ｏ）が遅れている場合、図９（ｂ）に示すように正の値を示す。
【００６７】
一方、半周期遅延信号（ｓ１）は、減算信号（ｍ）の立ち下がり途中においては、減算信号（ｍ）に対して受信クロック（ｏ）が進んでいる場合、正の値を示し、減算信号（ｍ）に対して受信クロック（ｏ）が遅れている場合、負の値を示す。
【００６８】
したがって、減算信号（ｍ）の立ち下がり途中における、半周期遅延信号（ｓ１）を反転させて、減算信号（ｍ）の立ち上がり途中における、半周期遅延信号（ｓ１）に加えることにより、受信クロック（ｏ）に対して減算信号（ｍ）の位相が進んでいる大きさを算出することができる。
【００６９】
例えば、乗算器３２０が出力する信号が負の場合には、ＭＳＢ３８０が受信クロック（ｏ）の位相を遅らせることにより、減算信号（ｍ）に対する受信クロック（ｏ）の進みが補正される。
【００７０】
乗算器３２０が出力する信号が正の場合には、負の場合とは反対に、ＭＳＢ３８０が、受信クロック（ｏ）の位相を進めることにより、減算信号（ｍ）に対する受信クロック（ｏ）の遅れが補正される。
【００７１】
以上、本発明を実施の形態を用いて説明したが、説明に用いた図はブロック図に過ぎないため、実際の回路とは必ずしも一致しない。実際には、ハザードの発生を防ぐためや、その他の動作を行うために、フリップフロップ（ＦＦ）等のブロックは、クロックやイネーブルを与えられることがある。また、図におけるＦＦは、実際に回路を設計する場合には、省略されることや、挿入位置や数を変えられることがある。例えば、第３及び第４半周期遅延回路３１２，３１４の双方を、四半周期遅延回路に変更すれば、第１四半周期遅延回路２４０を省略できる。
【００７２】
すなわち、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７３】
【発明の効果】
上記説明から明らかなように、本発明による受信装置は、マンチェスタ信号を送信することに起因する、Ｓ／Ｎ比の低下を抑止する。また、本発明による受信装置は、ＡＳＫ変調波を用いることで生じるアンプ歪み及び変調指数歪み等に起因する、受信データのエラーレートを改善する。
【図面の簡単な説明】
【図１】 従来のマンチェスタ符号化された信号の受信処理を示す波形図である。
【図２】 本発明の実施形態におけるディジタル無線システム１０を示す図である。
【図３】 受信部１０４のブロック図である。
【図４】 受信部１０４内部の波形図である。
【図５】 包絡線信号（ｆ）にオフセットが生じている場合の受信部１０４内部の波形図である。
【図６】 包絡線信号（ｆ）のＨｉの区間が広がり、デューティー比が変化した場合の受信部１０４内部の波形図である。
【図７】 クロック生成部３００のブロック図である。
【図８】 位相検出回路３１０のブロック図である。
【図９】 位相検出回路３１０が、減算信号（ｍ）と受信クロック（ｏ）の位相のずれを検出する説明図である。
【符号の説明】
１０…ディジタル無線システム、１００…基地局、４００…移動局、
５００…制御局、１０２…送信部、１０４…受信部、１１０…ＡＧＣ回路、
１２０…ＡＤＣ、１３０…包絡線検波部、２１０…第１半周期遅延回路、
２３０…第１減算器、２２０…第２半周期遅延回路、２５０…第２減算器、
２４０…第１四半周期遅延回路、２６０…識別回路、３００…クロック生成部、３１０…位相検出回路、３３０…積分部、３４０…切捨部、
３５０…第５半周期遅延回路、３６０…カウンタ、
３７０…第２加算器、３８０…ＭＳＢ、３１２…第３半周期遅延回路、
３１４…第４半周期遅延回路、３１６…第３減算器、３１８…符号出力部、
３２０…乗算器、３２２…第２ＤＦＦ
Claims (5)
- マンチェスタ符号化され、かつＡＳＫ変調された信号である受信信号を復調する受信装置であって、
前記受信信号をＡＳＫ復調して復調信号を生成するＡＳＫ復調部と、
前記復調信号をマンチェスタ符号における半周期分遅延させる遅延部と、
前記遅延部の出力と復調信号の差分信号を算出する差分算出部と、
前記差分信号をサンプリングして前記受信信号の復号を行うサンプリング部と、を備えることを特徴とする受信装置。 - 前記復調部が生成した前記復調信号に基づいて、前記サンプリング部がサンプリングすべきタイミングを示すタイミングクロックを生成するクロック生成部を更に備えることを特徴とする請求項１に記載の受信装置。
- マンチェスタ符号化された信号である受信信号を復調する受信装置であって、前記受信信号を遅延させることにより、互いの遅延時間の差がマンチェスタ符号における半周期分である２種類の復号用信号を生成する復号用信号生成部と、
前記２種類の復号用信号の差分信号を算出する復号用差分算出部と、
前記受信信号を遅延させることにより、互いの遅延時間の差がマンチェスタ符号における一周期の整数倍である２種類のクロック生成用信号を生成するクロック生成用信号生成部と、
前記２種類のクロック生成用信号の差分信号を算出するクロック生成用差分算出部と、
前記クロック用差分算出部が算出した差分信号が極性反転するタイミングに基づいて、前記受信信号のサンプリングタイミングを示すタイミングクロックを生成するクロック生成部と、
前記クロック生成部からのタイミングクロックに基づいて前記復号用差分算出部が算出した差分信号をサンプリングし、前記受信信号の復号を行うサンプリング部と、を備えることを特徴とする受信装置。 - 前記クロック生成部は、
前記クロック用差分算出部が算出した差分信号を所定の時間遅延させた遅延信号を生成する遅延部と、
前記クロック用差分算出部が算出した差分信号の前記遅延信号に対する第２差分信号を算出する差分信号算出部と、
前記クロック用差分算出部が算出した差分信号を前記所定の時間の半分の時間ほど遅延させた遅延信号を生成する１／２遅延部と、
前記タイミングクロックが示すタイミングにおける、前記遅延部が生成した遅延信号が示す値を、前記第２差分信号が正のときにはそのまま、前記第２差分信号が負のときには反転させて、出力する反転値出力部と、を更に有し、
前記反転値出力部の出力値に基づいて、前記タイミングクロックが進んでいるか遅れているかを判断して修正することを特徴とする請求項３に記載の受信装置。 - 前記クロック生成部は、更に、
前記反転値出力部の出力値を、累積加算する積分部と、
予め定められたタイミングでカウント値を増加させるカウンタを有し、
前記カウンタのカウント値と、前記積分部の累積加算値を加算し、加算結果の最上位ビットに基づいて前記タイミングクロックを生成することを特徴とする請求項４に記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321034A JP3894874B2 (ja) | 2002-11-05 | 2002-11-05 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321034A JP3894874B2 (ja) | 2002-11-05 | 2002-11-05 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158960A JP2004158960A (ja) | 2004-06-03 |
| JP3894874B2 true JP3894874B2 (ja) | 2007-03-22 |
Family
ID=32801708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002321034A Expired - Fee Related JP3894874B2 (ja) | 2002-11-05 | 2002-11-05 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894874B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE476042T1 (de) | 2003-10-30 | 2010-08-15 | Panasonic Corp | Ask-demodulationsvorrichtung sowie damit ausgestattete drahtlose vorrichtung |
| KR102068954B1 (ko) | 2014-03-04 | 2020-01-22 | 삼성전자 주식회사 | Ask 복조기 및 상기 복조기를 포함하는 통신 장치 |
| CN112684265B (zh) * | 2020-12-11 | 2022-12-27 | 中微半导体(深圳)股份有限公司 | 一种应用于触摸的干扰检测系统及方法 |
-
2002
- 2002-11-05 JP JP2002321034A patent/JP3894874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004158960A (ja) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436372B2 (ja) | デュアルモードディジタルｆｍ通信システム | |
| CA2363927C (en) | Synchronization signal detector and method | |
| CN106603454B (zh) | 一种gfsk数字双通道解调方法 | |
| US9722845B2 (en) | Bluetooth low energy frequency offset and modulation index estimation | |
| JPH08505499A (ja) | 周波数およびタイミング制御を有するデジタル復調器 | |
| EA031912B1 (ru) | Комбинированная амплитудно-временная и фазовая модуляция | |
| US10700903B2 (en) | Circuit structure for efficiently demodulating FSK signal in wireless charging device | |
| US5093848A (en) | Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US6868129B2 (en) | Demodulator for a radio receiver and method of operation | |
| US10211884B2 (en) | Receiver and method for processing a signal coming from a transmission channel | |
| CN103248593A (zh) | 频偏估计与消除方法及系统 | |
| TW201038028A (en) | Carrier recovery device and related method | |
| CN106341363B (zh) | 用于估计时不变传输信道的方法及相应的接收机 | |
| JP3894874B2 (ja) | 受信装置 | |
| JP2001510661A (ja) | 位相及び振幅用に別々のブランチを備える復調 | |
| EP1112634A1 (en) | Carrier frequency estimator for a signal receiver | |
| CN113765545B (zh) | 蓝牙接收机解调系统及方法 | |
| JP5639777B2 (ja) | Ｄｃオフセット補償システムおよび方法 | |
| JP3811222B2 (ja) | フレーム同期信号の導出のための方法及び回路装置 | |
| US20040208264A1 (en) | System and method of low power demodulation of continuous phase modulated waveforms | |
| JPH10308785A (ja) | Ｔｄｍａデータ受信装置 | |
| CN109067679B (zh) | 一种抵消频偏的dsb解调方法 | |
| JP4178668B2 (ja) | ディジタル復調装置 | |
| US20140133611A1 (en) | Wireless communication apparatus and one-path state determination method | |
| JPH05176007A (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3894874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |