JP3894377B2 - バツテリパツク及びバツテリパツクの制御方法 - Google Patents
バツテリパツク及びバツテリパツクの制御方法 Download PDFInfo
- Publication number
- JP3894377B2 JP3894377B2 JP18277896A JP18277896A JP3894377B2 JP 3894377 B2 JP3894377 B2 JP 3894377B2 JP 18277896 A JP18277896 A JP 18277896A JP 18277896 A JP18277896 A JP 18277896A JP 3894377 B2 JP3894377 B2 JP 3894377B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage value
- battery cell
- battery
- internal voltage
- cell group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
【０００１】
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段（図１）
発明の実施の形態（図１）
発明の効果
【０００２】
【発明の属する技術分野】
本発明はバツテリパツク及びバツテリパツクの制御方法に関し、例えば２次電池としてリチウムイオン電池でなるバツテリセルが収納され、例えば携帯型のパーソナルコンピユータでなる電子機器に装填されることにより当該電子機器に直流電流を供給するバツテリパツク及びその制御方法に適用して好適なものである。
【０００３】
【従来の技術】
従来、この種のバツテリパツクにおいては、その内部に複数のバツテリセルが直列に接続されてなるバツテリセル群が収納されると共に、ＣＰＵ（Central Proccessor Unit ）、電圧測定回路、電流測定回路、温度センサ、充放電切替え回路及び動作停止回路が基板上のそれぞれ所定位置に配置されてなる保護回路が収納されて構成されている。
【０００４】
この場合保護回路においては、バツテリセル群からＣＰＵに直流電流が供給されており、これにより当該ＣＰＵが動作して電圧測定回路、電流測定回路及び温度センサを制御して各バツテリセル毎の端子電圧値（以下、これをセル電圧値と呼ぶ）をそれぞれ個別に検出すると共に、バツテリセル群の充放電電流値及び温度を検出するようになされている。
【０００５】
ここでバツテリセルにおいては、その内部抵抗及びこれに接続されるＣＰＵ等の接続抵抗等により本来バツテリセルが有する電圧値（以下、これを内部電圧値と呼ぶ）よりもセル電圧値が低い値を示し、当該バツテリセルに接続される負荷（電子機器の有する負荷）が大きくなるとセル電圧値はさらに低い値を示す。またセル電圧値は、バツテリセルに接続される負荷（例えば電子機器においてフロツピーデイスクを回転させるドライブ等）の動作状況等に応じて変動する。
【０００６】
従つて保護回路では、ＣＰＵが各バツテリセルのセル電圧値を充放電電流値及び温度に基づいて補正するようにして各バツテリセル毎のそれぞれ内部電圧値を検出する。
【０００７】
このようにして保護回路においては、バツテリセル群の充電時、ＣＰＵにより各バツテリセル毎のそれぞれ内部電圧値を監視し、少なくとも１つのバツテリセルの内部電圧値が所定の電圧値に達したときに充放電切替え回路を制御することにより、外部からバツテリセル群に供給される直流電流を遮断して当該バツテリセル群の充電を停止させる。これにより保護回路は、各バツテリセルを過充電から保護し得るようになされている。
【０００８】
またこの保護回路においては、バツテリセル群から電子機器に直流電流を供給する動作モードでは、ＣＰＵにより各バツテリセル毎の内部電圧値に基づいてバツテリセル群の残存容量を検出して当該検出した残存容量を電子機器に送出する。これにより電子機器は、入力された残存容量を監視して当該残存容量が所定の値まで低下したときにその動作を停止する。
なお電子機器は、通常、その動作を停止してもデータのバツクアツプ機能等のように最低限必要な動作をしている。
【０００９】
この後保護回路は、ＣＰＵによる電圧測定回路、電流測定回路及び温度センサ等の制御を停止させるようにして当該ＣＰＵを必要最低限の動作以外を停止させて待機状態にする。これにより保護回路は、バツテリセル群から電子機器及びＣＰＵ等に供給される放電電流値を低下させ（数〔μＡ〕〜数〔ｍＡ〕程度）、かくしてバツテリセル群の消費電力を低減させる低消費電力モードになる。
【００１０】
ところでこの低消費電力モードにおいては、バツテリセル群から電子機器及びＣＰＵ等に僅かではあるが直流電流が供給されているにもかかわらずに、当該ＣＰＵが各バツテリセル毎の内部電圧値を監視しないために動作停止回路により各バツテリセルの過放電を防止するようになされている。
【００１１】
すなわち動作停止回路は、バツテリセル群の端子電圧値（以下、これをトータル電圧値と呼ぶ）を測定し、当該測定したトータル電圧値が所定のトータル電圧値（以下、これを動作停止電圧値と呼ぶ）まで低下したとき、バツテリセル群からＣＰＵに直流電流を供給する入力ラインを遮断して当該ＣＰＵの動作を停止させると共に、充放電切替え回路を制御してバツテリセル群から電子機器への直流電流の供給を停止させる。これにより保護回路は、低消費電力モードから当該保護回路の動作が停止するパワーダウンモードに切り替わり、各バツテリセルを過放電から保護し得るようになされている。
【００１２】
【発明が解決しようとする課題】
ところでかかる構成のバツテリパツクにおいては、保護回路の充放電切替え回路がＦＥＴ（Field Effect Transistor ）等で構成されており、当該充放電切替え回路はバツテリセル群の入出力ラインを物理的に遮断せずに電気的に遮断する。このためこのバツテリパツクにおいては、通常、パワーダウンモードにおいてバツテリセル群から充放電切替え回路を介して僅かではあるが漏れ電流（例えば、数〔μＡ〕程度）が流れている。
【００１３】
すなわちバツテリパツクにおいては、パワーダウンモードになつた後、そのまま放置されることによりバツテリセル群が過放電となり劣化することになる。
従つてこのバツテリパツクにおいては、通常、パワーダウンモードに切り替わつた直後からバツテリセル群を劣化させずに回復（すなわち、充電）し得る放置期間を残存余命として、当該残存余命が一定の期間となるように設定されている。
【００１４】
ところがこのバツテリパツクにおいては、低消費電力モードにおいて電子機器で動作する負荷（バツクアツプ機能）が比較的大きい場合、バツテリセル群のトータル電圧値が動作停止電圧値まで低下したときの内部電圧値は当該動作停止電圧値よりも比較的大きな値となり、また電子機器で動作する負荷（バツクアツプ機能）が比較的小さい場合には、バツテリセル群のトータル電圧値が動作停止電圧値まで低下したときの内部電圧値は動作停止電圧値に比較的近い値となる。
【００１５】
従つてパワーダウンモードに切り替わつた直後のバツテリセル群の内部電圧値は、低消費電力モードにおいて電子機器で動作する負荷（バツクアツプ機能）の大きさに応じて異なる値になり、この結果バツテリセル群の残存余命がばらつくことなる。すなわちこのバツテリパツクにおいては、バツテリセル群の残存余命の期間が低消費電力モードにおいて電子機器で動作する負荷（バツクアツプ機能）の大きさに影響され、当該バツテリセル群の性能を安定させ難い問題があつた。
【００１６】
またこのバツテリパツクにおいては、動作停止回路が動作モード及び低消費電力モードの双方において動作するようになされている。
ところがこのバツテリパツクでは、これに接続される電子機器が比較的大きな電流負荷（ドライブ等）を有する場合、当該電子機器のその負荷が動作モードにおいて動作することにより、バツテリセル群その内部抵抗により電圧降下が生じて当該バツテリセル群のトータル電圧値が動作停止電圧値よりも低い値になることがある。
【００１７】
従つてこのような場合には、動作停止回路が動作モードにおいてバツテリセル群のトータル電圧値が動作停止電圧値まで低下したことを検出することにより、動作中の電子機器に対する直流電流の供給を停止させ、当該電子機器を故障させる問題があった。
【００１８】
このためこのように問題を解決する方法として、電子機器が比較的大きな電流負荷を有する場合には、動作停止回路により検出される動作停止電圧値を比較的低い値に設定する方法が考えられる。
【００１９】
ところがこの方法においては、低消費電力モードからパワーダウンモードに切り替わつた直後のバツテリセル群の内部電圧値が著しく低い値となり、この結果当該バツテリセル群の残存余命も著しく短くなる。
従つてこの方法では、バツテリセル群の残存余命がバツテリパツクに接続される電子機器の負荷の大きさに影響され、当該バツテリセル群の性能を安定させ難い問題があつた。
【００２０】
さらにこのバツテリパツクにおいては、低消費電力モードにおいて動作停止回路によりバツテリセル群の内部電圧値を検出し、当該検出した内部電圧値が所定の内部電圧値まで低下したときにパワーダウンモードに切り替える方法が考えられる。
ところがこの場合には、動作停止回路をＣＰＵ、電圧測定回路、電流測定回路及び温度センサ等から構成して、バツテリセル群の内部電圧値を検出させるようにする必要があり、当該バツテリセル内の回路構成が煩雑になる問題があつた。
【００２１】
本発明は以上の点を考慮してなされたもので、バツテリセルの性能を安定し得るバツテリパツク及びバツテリパツクの制御方法を提案しようとするものである。
【００２２】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、各バツテリセル毎のそれぞれ内部電圧値を検出する内部電圧検出手段と、当該内部電圧検出手段が各バツテリセル毎のそれぞれ内部電圧値の検出を停止した待機状態にある低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、各バツテリセル群の端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つのバツテリセルの端子電圧値が所定の第２の端子電圧値まで低下したときに内部電圧検出手段を起動させる起動手段と、少なくとも１つのバツテリセルの内部電圧値が所定の第１の内部電圧値まで低下したときに内部電圧検出手段から得られる制御信号に基づいて内部電圧検出手段の動作を停止させる停止手段とを設けるようにする。
【００２３】
また本発明においては、基板に形成された保護回路を待機状態にする低消費電力モード時に、バツテリセル群の端子電圧値、又は各バツテリセル毎のそれぞれ端子電圧値を測定し、バツテリセル群の端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つのバツテリセルの端子電圧値が所定の第２の端子電圧値まで低下したときに保護回路を起動させて各バツテリセル毎のそれぞれ内部電圧値を検出する第１のステツプと、少なくとも１つのバツテリセルの内部電圧値が所定の第１の内部電圧値まで低下したときに保護回路の動作を停止させる第２のステツプとを設けるようにする。
【００２４】
従つて本発明では、各バツテリセル毎のそれぞれ内部電圧値を検出する内部電圧検出手段と、当該内部電圧検出手段の低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、各バツテリセル群の端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つのバツテリセルの端子電圧値が所定の第２の端子電圧値まで低下したときに内部電圧検出手段を起動させる起動手段と、少なくとも１つのバツテリセルの内部電圧値が所定の第１の内部電圧値まで低下したときに内部電圧検出手段から得られる制御信号に基づいて内部電圧検出手段の動作を停止させる停止手段とを設けるようにしたことにより、簡易な回路構成でバツテリセル群の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができる。
【００２５】
また本発明では、低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、バツテリセル群の端子電圧値が第１の端子電圧値まで低下してとき、又は少なくとも１つのバツテリセルの端子電圧値が第２の端子電圧値まで低下したときに保護回路を起動させて各バツテリセル毎のそれぞれ内部電圧値を検出し、次いで少なくとも１つのバツテリセルの内部電圧値が第１の内部電圧値まで低下したときに保護回路の動作を停止させるようにしたことにより、低消費電力モードにおける電子機器の動作状況に影響されずにバツテリセル群の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができ、これによりバツテリセル群の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができる。
【００２６】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００２７】
図１において、バツテリパツク１は、例えば４本のバツテリセル２Ａ、２Ｂ、２Ｃ及び２Ｄが直列に接続されてなるバツテリセル群２が収納されており、当該バツテリセル群２はそのプラス側が外部接続用のプラス端子（以下、これをパツク側プラス端子と呼ぶ）３に接続されていると共に、マイナス側が外部接続用のマイナス端子（以下、これをパツク側マイナス端子と呼ぶ）４に接続されている。
【００２８】
この場合バツテリパツク１は、電子機器５の装填部（図示せず）内に装填されることにより、パツク側プラス端子３が電子機器５の外部接続用のプラス端子（以下、これを機器側プラス端子と呼ぶ）６に接続されると共に、パツク側マイナス端子４が電子機器５の外部接続用のマイナス端子（以下、これを機器側マイナス端子と呼ぶ）７に接続される。
【００２９】
またこれに加えてこのバツテリパツク１は、パツク側プラス端子３が機器側プラス端子６を介して電子機器５に設けられた電源回路８のプラス側に接続されると共に、パツク側マイナス端子４が機器側マイナス端子７を介して電源回路８のマイナス側に接続される。これによりバツテリパツク１においては、バツテリセル群２から電子機器５に直流電流を供給すると共に、当該電子機器５の電源回路８からバツテリセル群２に直流電流が供給されて充電されるようになされている。
【００３０】
ここでこのバツテリパツク１においては、各バツテリセル２Ａ〜２Ｄを過充電及び過放電から保護する保護回路９が収納されている。
保護回路９においては、バツテリセル群２のプラス側にパワーダウン回路（ＰＤ回路）１０の入力端子が接続されており、当該パワーダウン回路１０はバツテリセル群２から直流電流が供給されると共に、当該直流電流を出力側から内部電圧検出部１１に供給する。
【００３１】
この場合内部電圧検出部１１は、バツテリセル群２からパワーダウン回路１０を介して供給される直流電流がＣＰＵ（以下、これをパツク側ＣＰＵと呼ぶ）１２の電流入力端子（IN）１２Ａに供給される。
これによりこの内部電圧検出部１１は、パツク側ＣＰＵ１２を動作させると共に、当該パツク側ＣＰＵ１２により電圧測定回路１３、電流測定回路１４及び温度センサ１５を制御する。
【００３２】
電圧測定回路１３は、ラインセレクタ及びオペアンプ等から構成されており、その入力側に各バツテリセル２Ａ〜２Ｄ毎のそれぞれプラス端子及びマイナス端子が接続されている。電圧測定回路１３は、各バツテリセル２Ａ〜２Ｄ毎のセル電圧値をそれぞれ個別に測定し、当該測定した各セル電圧値をそれぞれ電圧値測定信号Ｓ１として、その出力端子に接続されたパツク側ＣＰＵ１２のアナログデジタル変換端子（A/D ）１２Ｂに送出する。
【００３３】
また電流測定回路１４は、オペアンプＯＰ及び所定の抵抗値を有する抵抗Ｒ１から構成されており、オペアンプＯＰの一方の入力端子と抵抗Ｒ１の一端とがバツテリセル群２のマイナス側に接続されていると共に、オペアンプＯＰの他方の入力端子と抵抗Ｒ１の他端とがパツク側マイナス端子４に接続されている。
この電流測定回路１４は、バツテリセル郡２の充放電電流値を測定し、当該測定した充放電電流値を電流値測定信号Ｓ２としてオペアンプＯＰの出力端子に接続れさたパツク側ＣＰＵ１２の電流値入力端子（I-IN）１２Ｃに送出する。
【００３４】
さらに温度センサ１５は、サーミスタ等でなり、その一端がバツテリセル群２のマイナス側と、電流測定回路１４の抵抗Ｒ１の一端との間に接続されている。この温度センサ１５は、バツテリセル群２の温度を測定し、当該測定した温度を温度測定信号Ｓ３として、その他端に接続されたパツク側ＣＰＵ１２の温度入力端子（T-IN）１２Ｄに送出する。
【００３５】
これにより内部電圧検出部１１においてパツク側ＣＰＵ１２は、入力される電圧値測定信号Ｓ１、電流値測定信号Ｓ２及び温度測定信号Ｓ３に基づいて各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値並びにバツテリセル郡２の充放電電流値及び温度を監視し得るようになされている。またこのパツク側ＣＰＵ１２は、各セル電圧値及び充放電電流値並びに温度に基づいて各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出すると共に、このようにして得られる各内部電圧値に基づいてバツテリセル群２の残存容量を検出するようになされている。
【００３６】
ここでパツク側ＣＰＵ１２は、通信用出力端子（T1）１２Ｅがバツテリパツク１の外部通信用出力端子（以下、これをパツク側外部側通信用出力端子と呼ぶ）２０に接続されていると共に、通信用入力端子（T2）１２Ｆがバツテリパツク１の外部通信用入力端子（以下、これをパツク側外部通信用入力端子と呼ぶ）２１に接続されている。
【００３７】
この場合バツテリパツク１は、電子機器５の装填部に装填された状態において、パツク側外部通信用出力端子２０が電子機器５の外部通信用入力端子（以下、これを機器側外部通信用入力端子と呼ぶ）２２に接続されると共に、パツク側外部通信用入力端子２１が電子機器５の外部通信用出力端子（以下、これを機器側外部通信用出力端子と呼ぶ）２３に接続される。また機器側外部通信用入力端子２２及び機器側外部通信用出力端子２３はそれぞれ当該電子機器５内に設けられた図示しないＣＰＵ（以下、これを機器側ＣＰＵと呼ぶ）に接続されている。
【００３８】
これによりパツク側ＣＰＵ１２は、通信用出力端子１２Ｅからパツク側外部通信用出力端子２０及び機器側外部通信用入力端子２２を順次介して機器側ＣＰＵにバツテリセル群２の残存容量を容量信号Ｓ４として送出するようになされている。
【００３９】
一方、機器側ＣＰＵは、必要に応じて機器側外部通信用出力端子２３、パツク側外部通信用入力端子２１及び通信用入力端子１２Ｆを順次介してパツク側ＣＰＵ１２に制御信号Ｓ５を送出することにより、当該パツク側ＣＰＵ１２から各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値及び内部電圧値並びにバツテリセル群２の充放電電流値及び温度等のような各種状態を状態信号Ｓ６として得るようになされている。かくして電子機器５の機器側ＣＰＵは、バツテリパツク１のバツテリセル群２及び又は各バツテリセル２Ａ〜２Ｄの各種状態を監視し得るようになされている。
【００４０】
パワーダウン回路１０の入力端子と、パツク側プラス端子３との間には、パツク側ＣＰＵ１２により制御されることにより当該バツテリセル群２の充電及び放電を切り替える２つのＦＥＴ３０及び３１が設けられている。
【００４１】
実際には、パワーダウン回路１０の入力端子に放電用のＦＥＴ（以下、これをＤ−ＦＥＴと呼ぶ）３０のドレイン（Ｄ）が接続されており、当該Ｄ−ＦＥＴ３０のソース（Ｓ）には充電用のＦＥＴ（以下、これをＣ−ＦＥＴと呼ぶ）３１のソース（Ｓ）が接続され、このＣ−ＦＥＴ３１のドレイン（Ｄ）がパツク側プラス端子３に接続されている。
【００４２】
Ｄ−ＦＥＴ３０のソースにはダイオード３０Ａのアノード側が接続されていると共に、当該Ｄ−ＦＥＴ３０のドレインにはダイオード３０Ａのカソード側が接続されている。またＣ−ＦＥＴ３１のソースには、ダイオード３１Ａのアノード側が接続されていると共に、当該Ｃ−ＦＥＴ３１のドレインにはダイオード３１Ａのカソード側が接続されている。
【００４３】
この場合パツク側ＣＰＵ１２は、まずバツテリセル群２の充電時、そのＣ−ＦＥＴ制御端子（C-FET ）１２Ｇからドライバ（以下、これをＣ−ドライバと呼ぶ）３２に制御信号Ｓ１０を送出する。
Ｃ−ドライバ３２は、入力された制御信号Ｓ１０に基づいて論理「Ｈ」レベルに応じた制御電圧Ｖ１をＣ−ＦＥＴ３１のゲート（Ｇ）に印加し、当該Ｃ−ＦＥＴ３１をオン状態にする。なおこのときＤ−ＦＥＴ３０はオフ状態となつている。
【００４４】
これによりバツテリパツク１においては、電子機器５の電源回路８から供給される充電電流が機器側プラス端子６、パツク側プラス端子３、Ｃ−ＦＥＴ３１、ダイオード３０Ａ、バツテリセル群２、パツク側マイナス端子４及び機器側マイナス端子７を順次介して通電され、かくしてバツテリセル群２が充電される。
【００４５】
ただしパツク側ＣＰＵ１２は、充電中、各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値並びにバツテリセル群２の充電電流値及び温度を監視すると共に、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出して監視する。
【００４６】
この状態においてパツク側ＣＰＵ１２は、各バツテリセル２Ａ〜２Ｄがそれぞれ過充電になる内部電圧値よりも低い所定の内部電圧値（以下、これを充電終止電圧値と呼ぶ）を検出するように予め設定されており、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が充電終止電圧値に達したとき、Ｄ−ＦＥＴ制御端子（D-FET ）１２Ｈからドライバ（以下、これをＤ−ドライバと呼ぶ）３３に制御信号Ｓ１１を送出すると共に、Ｃ−ＦＥＴ制御端子１２ＧからＣ−ドライバ３２に制御信号Ｓ１２を送出する。
【００４７】
Ｄ−ドライバ３３は、入力された制御信号Ｓ１１に基づいて論理「Ｈ」レベルに応じた制御電圧Ｖ２をＤ−ＦＥＴ３０のゲート（Ｇ）に印加し、当該Ｄ−ＦＥＴ３０をオン状態にする。またＣ−ドライバ３２は入力された制御信号Ｓ１２に基づいて論理「Ｌ」レベルに応じた制御電圧Ｖ３をＣ−ＦＥＴ３１のゲートに印加して当該Ｃ−ＦＥＴ３１をオフ状態にする。これにより保護回路９は、各バツテリセル２Ａ〜２Ｄを過充電から保護し得るようになされている。
【００４８】
一方、このパツク側ＣＰＵ１２においては、動作モード時、Ｄ−ＦＥＴ制御端子１２ＨからＤ−ドライバ３３に制御信号Ｓ１１を送出すると共に、Ｃ−ＦＥＴ制御端子１２ＧからＣ−ドライバ３２に制御信号Ｓ１２を送出する。
【００４９】
Ｄ−ドライバ３３は、入力された制御信号Ｓ１１に基づいて論理「Ｈ」レベルに応じた制御電圧Ｖ２をＤ−ＦＥＴ３０のゲートに印加して当該Ｄ−ＦＥＴ３０をオン状態にする。
またＣ−ドライバ３２は、入力された制御信号Ｓ１２に基づいて論理「Ｌ」レベルに応じた制御電圧Ｖ３をＣ−ＦＥＴ３１のゲートに印加して当該Ｃ−ＦＥＴ３１をオフ状態にする。
【００５０】
この状態においてバツテリパツク１においては、バツテリセル群２からＤ−ＦＥＴ３０、ダイオード３１Ａ、パツク側プラス端子３、機器側プラス端子６、電子機器５、機器側マイナス端子７及びパツク側マイナス端子４の経路で放電電流を通電させるようにして当該電子機器５に直流電流を供給し得るようになされている。
【００５１】
ただしパツク側ＣＰＵ１２は、動作モード時、各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値並びにバツテリセル群２の放電電流値及び温度を監視すると共に、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出して監視する。これに加えてパツク側ＣＰＵ１２は、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値に基づいてバツテリセル群２の残存容量を検出し、当該検出した残存容量を容量信号Ｓ４として機器側ＣＰＵに送出する。
【００５２】
電子機器５の機器側ＣＰＵは、入力された容量信号Ｓ４に基づいて放電途中のバツテリセル群２の残存容量を監視し、当該残存容量が所定の値まで低下したときに電子機器５をデータのバツクアツプ機能等のような最低限必要な機能だけを動作させるようにしてそのほとんどの動作を停止させる。
またこの機器側ＣＰＵは、電子機器の動作を停止させる際、この動作を停止させることを表す停止信号Ｓ１５をパツク側ＣＰＵ１２に送出する。
【００５３】
パツク側ＣＰＵ１２は、入力された停止信号Ｓ１５に基づいて電子機器５の動作が停止したことを検知し、電圧測定回路１３、電流測定回路１４及び温度センサ１５の制御を停止すると共に、当該パツク側ＣＰＵ１２自身もその必要最低限の動作以外を停止する待機状態になる。これによりパツク側ＣＰＵ１２は低消費電力モードになり、かくして保護回路９が低消費電力モードとなる。
【００５４】
ここでこの保護回路９には、起動電圧検出回路４０が設けられており、当該起動電圧検出回路４０はそのプラス側の入力端子がパワーダウン回路１０の入力端子とＤ−ＦＥＴ３０のドレインとの間に接続されていると共に、そのマイナス側の入力端子が電流検出回路１４の抵抗Ｒ１の他端とパツク側マイナス端子４との間に接続されている。
【００５５】
この場合起動電圧検出回路４０は、バツテリセル群２のトータル電圧値を測定し、この状態において当該トータル電圧値が例えば各バツテリセル２Ａ〜２Ｄがそれぞれ2.75〜 3.0〔Ｖ〕程度のセル電圧値を有するときの11〜12〔Ｖ〕程度の値（以下、これを起動電圧値と呼ぶ）まで低下したときに、これを検出するように予め設定されている。
【００５６】
このようにして起動電圧検出回路４０は、トータル電圧値が起動電圧値まで低下したことを検出したとき、当該検出結果に基づいて論理「Ｌ」レベルに応じた検出信号Ｓ２０をその出力端子からパツク側ＣＰＵ１２のインターラプト端子（INT ）１２Ｉに送出する。
【００５７】
パツク側ＣＰＵ１２は、入力された検出信号Ｓ２０に基づいて起動して再び動作状態となり、電圧測定回路１３、電流測定回路１４及び温度センサ１５により各バツテリセル２Ａ〜２Ｄ毎のセル電圧値をそれぞれ個別に測定すると共に、バツテリセル群２の放電電流値及び温度をそれぞれ測定する。これに加えてパツク側ＣＰＵ１２は、各セル電圧値、放電電流値及び温度に基づいて各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出して監視する。
【００５８】
この状態においてパツク側ＣＰＵ１２は、各バツテリセル２Ａ〜２Ｄが過放電になる内部電圧値よりも高い所定の内部電圧値（以下、これを放電終止電圧値と呼び、この実施例の場合には、例えば 2.4〔Ｖ〕程度）を検出するように予め設定されている。このようにしてパツク側ＣＰＵ１２は、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したとき、Ｄ−ＦＥＴ制御端子１２ＨからＤ−ドライバ３３に制御信号Ｓ２１を送出する。
【００５９】
これによりＤ−ドライバ３３は入力された制御信号Ｓ２１に基づいて論理「Ｌ」レベルに応じた制御電圧Ｖ４をＤ−ＦＥＴ３０のゲートに印加して当該Ｄ−ＦＥＴ３０をオフ状態にする。これによりバツテリパツク１においては、電子機器５に対する直流電流の供給を全て停止させる。
【００６０】
またこのときパツク側ＣＰＵ１２は、パワーダウン（ＰＤ）１２Ｊからパワーダウン回路１０にパワーダウン信号Ｓ２２を送出する。パワーダウン回路１０は、入力されたパワーダウン信号Ｓ２２に基づいてパツク側ＣＰＵ１２への直流電流の入力ラインを遮断して当該パツク側ＣＰＵ１２の全動作を停止させる。これによりパツク側ＣＰＵ１２は低消費電力モードからパワーダウンモードに切り替わり、すなわち保護回路９も低消費電力モードからパワーダウンモードに切り替わる。
【００６１】
かくしてバツテリパツク１においては、低消費電力モード時、保護回路９において少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したとき、バツテリセル群２から流れる直流電流をほぼ遮断（Ｄ−ＦＥＴ３０から２〔μＡ〕程度以下の漏れ電流があり、当該漏れ電流はほとんど０〔Ａ〕の場合もある）することにより、電子機器５におけるデータのバツクアツプ機能等の動作状況に影響されずに保護回路９内部においてバツテリセル群２の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができるようになされている。
【００６２】
なおこの実施例の場合起動電圧検出回路４０は、動作モード時及び低消費電力モード時に関わらずに、常時、バツテリセル群２のトータル電圧値を測定し、この状態において起動電圧値を検出することによりパツク側ＣＰＵ１２に検出信号Ｓ２０を送出する。ただしパツク側ＣＰＵ１２では、動作モード時、検出信号Ｓ２０が入力されても上述した動作モード時と同様に通常の動作を続けるようになされている。
【００６３】
以上の構成において、このバツテリパツク１では、低消費電力モード時、パツク側ＣＰＵ１２を待機状態から再び動作状態にして当該パツク側ＣＰＵ１２において各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出し、この状態において少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したとき、Ｄ−ＦＥＴ３０を制御することにより電子機器５への直流電流の供給を停止する。これに加えてパツク側ＣＰＵ１２においてパワーダウン回路１０を制御することにより当該パツク側ＣＰＵ１２の全動作を停止する。これによりバツテリパツク１では、保護回路９を低消費電力モードからパワーダウンモードに切り替える。
【００６４】
従つてこのバツテリパツク１においては、各バツテリパツク２Ａ〜２Ｄ毎のそれぞれ内部電圧値を測定し、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときにバツテリパツク１の動作を停止させるようにしたことにより、電子機器５におけるデータのバツクアツプ機能等の動作状況に影響されずにバツテリセル群２の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができ、かくしてバツテリセル群２の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができる。
【００６５】
またこのバツテリパツク１においては、起動電圧検出回路４０において起動電圧値（11〜12〔Ｖ〕）を、各バツテリセル２Ａ〜２Ｄのそれぞれ内部電圧値が放電終止電圧値とほぼ同じ値になつたときのバツテリセル群２の例えば 9.6〔Ｖ〕程度の内部電圧値よりも比較的高い値に設定するようにしたことにより、電子機器５におけるデータのバツクアツプ機能等の負荷が比較的大きく、バツテリセル群２のトータル電圧値がその内部電圧値に比べて低い場合でも、ほぼ確実にパツク側ＣＰＵ１２により、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときにパワーダウンモードに切り替えることができる。
【００６６】
従つてこのバツテリパツク１においては、電子機器５におけるデータのバツクアツプ機能等の負荷が比較的大きい場合でも、バツテリセル群２の残存余命を従来のバツテリパツクのバツテリセル群の残存余命に比べて大幅に伸ばすことができる。
【００６７】
さらにこのバツテリパツク１においては、パツク側ＣＰＵ１２によりＤ−ＦＥＴ３０を制御してバツテリセル群２から電子機器５への直流電流の供給を停止させるようにしたことにより、当該電子機器５が大電流負荷を有し、当該大電流負荷が動作することによりバツテリセル群２のトータル電圧値が著しく低下した場合でも、従来のバツテリパツクのように電子機器を停止させて当該電子機器が故障することを防止することができる。
【００６８】
さらにこのバツテリパツク１においては、内部電圧検出部１１に加えてパワーダウン回路１０と起動電圧検出回路４０とを設けるようにしたことにより、簡易な回路構成で電子機器５におけるデータのバツクアツプ機能等の動作状況に影響されずにバツテリセル群２の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができる。これによりバツテリセル群２の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができる。
【００６９】
以上の構成によれば、低消費電力モード時、バツテリセル群２のトータル電圧値を測定し、当該測定したトータル電圧値が起動電圧値まで低下したときに検出信号Ｓ２０を出力する起動電圧検出回路４０と、当該検出信号Ｓ２０が入力されることにより起動して各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出して監視し、この状態において少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときにパワーダウン信号Ｓ２２を出力する内部電圧検出部１１と、当該パワーダウン信号Ｓ２２が入力されることにより内部電圧検出部１１への直流電流の入力ラインを遮断して当該内部電圧検出部１１の動作を停止させるパワーダウン回路１０とを設けるようにしたことにより、簡易な回路構成でバツテリセル群２の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができ、かくしてバツテリセルの性能を安定し得るバツテリパツクを実現することができる。
【００７０】
また低消費電力モード時、バツテリセル群２のトータル電圧値を測定し、当該測定したトータル電圧値が起動電圧値まで低下したときに内部電圧検出部１１を起動させ、当該内部電圧検出部１１において各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出し、この状態において少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときに当該内部電圧検出部１１への直流電流の供給路を遮断するようにしたことにより、低消費電力モードにおける電子機器５の動作状況に影響されずにバツテリセル群２の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができ、これによりバツテリセル群２の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができ、かくしてバツテリセルの性能を安定し得るバツテリパツクの制御方法を実現することができる
【００７１】
なお上述の実施例においては、本発明をリチウムイオン電池でなる複数のバツテリセル２Ａ〜２Ｄが収納されたバツテリパツク１に適用するようにした場合について述べたが、本発明はこれに限らず、バツテリセル２Ａ〜２Ｄに変えて、例えばニツケル水素電池でなるバツテリセルや、ＮｉＣｄ電池でなるバツテリセルのようにこの他種々のバツテリセルが収納されたバツテリパツクに適用させるようにしても良い。
【００７２】
また上述の実施例においては、４本のバツテリセル２Ａ〜２Ｄを直列に接続してなるバツテリセル群２を用いるようにした場合について述べたが、本発明はこれに限らず、複数のバツテリセルを直列及び又は並列に接続してなるバツテリセル群を用いるようにしても良い。
【００７３】
さらに上述の実施例においては、起動電圧検出回路４０においてバツテリセル群２のトータル電圧値を測定し、当該トータル電圧値が起動電圧値まで低下したときに検出信号Ｓ２０をパツク側ＣＰＵ１２に送出するようにした場合についてのべたが、本発明はこれに限らず、起動電圧検出回路４０において各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値を測定し、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄのセル電圧値が所定の起動電圧値（例えば2.75〜 3.0〔Ｖ〕程度）まで低下したときに検出信号Ｓ２０をパツク側ＣＰＵ１２に送出してこれを起動させるようにしても良い。
【００７４】
さらに上述の実施例においては、本発明の低消費電力モードからパワーダウンモードへの切替え動作を、電子機器５が残存容量を監視して当該残存容量が所定の値まで低下したときに動作を停止させることにより動作モードから低消費電力モードに切り替わつた保護回路９に適用するようにした場合について述べたが、本発明はこれに限らず、電子機器５がユーザによりその動作を停止させた場合、又はバツテリセル群２の放電においてパツク側ＣＰＵ１２が各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を監視し、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときにＤ−ＦＥＴ３０によりバツテリセル群２から電子機器５への直流電流の供給を停止させることにより当該電子機器５がその動作を停止させた場合等、この他種々の状況によりその電子機器５がその動作を停止させることにより動作モードから低消費電力モードに切り替わつた保護回路９に適用するようにしても良い。
【００７５】
さらに上述の実施例においては、低消費電力モードからパワーダウンモードへの切替え時、パワーダウン回路１０によりパツク側ＣＰＵ１２への直流電流の供給を停止させるようにした場合について述べたが、本発明はこれに限らず、低消費電力モードからパワーダウンモードへの切替え時、パワーダウン回路１０によりパツク側ＣＰＵ１２と電子器機５との双方への直流電流の供給を停止させるようにしても良い。
【００７６】
さらに上述の実施例においては、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を測定する内部電圧検出手段として内部電圧検出部１１を適用するようにした場合について述べたが、本発明はこれに限らず、要は、各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値並びにバツテリセル群２の充放電電流値及び温度を測定すると共に、各セル電圧値、充放電電流値及び温度に基づいて各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出することができるものであれば、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出する内部電圧検出手段としては、この他種々の構成のものを適用することができる。
【００７７】
さらに上述の実施例においては、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときに内部電圧検出部１１から得られるパワーダウン信号Ｓ２２に基づいて内部電圧検出部１１の動作を停止させる停止手段としてパワーダウン回路１０を適用するようにした場合について述べたが、本発明はこれに限らず、要は、パワーダウン信号Ｓ２２が入力されることにより内部電圧検出部１１への直流電流の供給を遮断することができれば、停止手段としては、この他種々の構成のものを適用することができる。
【００７８】
さらに上述の実施例においては、内部電圧検出部１１が各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値の検出を停止した待機状態にある低消費電力モード時に、バツテリセル群２のトータル電圧値又は各バツテリセル２Ａ〜２Ｄ毎のセル電圧値をそれぞれ測定し、バツテリセル群２のトータル電圧値が所定のトータル電圧値まで低下したとき、又は少なくとも１つのバツテリセル２Ａ〜、又は２Ｄのセル電圧値が所定のセル電圧値まで低下したときに内部電圧検出部１１を起動させる起動手段として起動電圧検出回路４０を適用するようにした場合について述べたが、本発明はこれに限らず、要は、低消費電力モード時、バツテリセル群２のトータル電圧値を測定し、又は各バツテリセル２Ａ〜２Ｄ毎のセル電圧値をそれぞれ測定し、バツテリセル群２のトータル電圧値が所定のトータル電圧値まで低下してとき、又は少なくとも１つのバツテリセル２Ａ〜、又は２Ｄのセル電圧値が所定のセル電圧値まで低下したときに内部電圧検出部１１を起動させることができれば、起動手段としては、この他種々の構成のものを適用することができる。
【００７９】
さらに上述の実施例においては、保護回路９として図１に示すバツテリパツク１のバツテリセル群２を除いた構成部分を適用するようにした場合について述べたが、本発明はこれに限らず、バツテリセル群２を用いて実施例により上述したような動作をするバツテリパツク１を構成することがでれば、保護回路９としてはこの他種々の構成のものを適用することができる。
【００８０】
さらに上述の実施例においては、本発明のバツテリパツク１を電子機器として携帯型のパーソナルコンピユータに用いるようにした場合について述べたが、本発明はこれに限らず、電子機器としてはビデオカメラ及び携帯電話等のこの他種々の電子機器に用いるようにしても良い。
【００８１】
【発明の効果】
上述のように本発明によれば、各バツテリセル毎のそれぞれ内部電圧値を検出する内部電圧検出手段と、当該内部電圧検出手段の低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、各バツテリセル群の端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つのバツテリセルの端子電圧値が所定の第２の端子電圧値まで低下したときに内部電圧検出手段を起動させる起動手段と、少なくとも１つのバツテリセルの内部電圧値が所定の第１の内部電圧値まで低下したときに内部電圧検出手段から得られる制御信号に基づいて内部電圧検出手段の動作を停止させる停止手段とを設けるようにしたことにより、簡易な回路構成でバツテリセル群の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができ、かくしてバツテリセルの性能を安定し得るバツテリパツクを実現することができる。
【００８２】
また低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、バツテリセル群の端子電圧値が第１の端子電圧値まで低下してとき、又は少なくとも１つのバツテリセルの端子電圧値が第２の端子電圧値まで低下したときに保護回路を起動させて各バツテリセル毎のそれぞれ内部電圧値を検出し、次いで少なくとも１つのバツテリセルの内部電圧値が第１の内部電圧値まで低下したときに保護回路の動作を停止させるようにしたことにより、低消費電力モードにおける電子機器の動作状況に影響されずにバツテリセル群の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができ、これによりバツテリセル群の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができ、かくしてバツテリセルの性能を安定し得るバツテリパツクの制御方法を実現することができる。
【図面の簡単な説明】
【図１】本発明によるバツテリパツクの一実施例を示すブロツク図である。
【符号の説明】
１……バツテリパツク、２……バツテリセル群、２Ａ、２Ｂ、２Ｃ、２Ｄ……バツテリセル、５……電子機器、９……保護回路、１０……パワーダウン回路、１１……内部電圧検出部、１２……パツク側ＣＰＵ、１３……電圧測定回路、１４……電流測定回路、１５……温度センサ、４０……起動電圧検出回路。
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段（図１）
発明の実施の形態（図１）
発明の効果
【０００２】
【発明の属する技術分野】
本発明はバツテリパツク及びバツテリパツクの制御方法に関し、例えば２次電池としてリチウムイオン電池でなるバツテリセルが収納され、例えば携帯型のパーソナルコンピユータでなる電子機器に装填されることにより当該電子機器に直流電流を供給するバツテリパツク及びその制御方法に適用して好適なものである。
【０００３】
【従来の技術】
従来、この種のバツテリパツクにおいては、その内部に複数のバツテリセルが直列に接続されてなるバツテリセル群が収納されると共に、ＣＰＵ（Central Proccessor Unit ）、電圧測定回路、電流測定回路、温度センサ、充放電切替え回路及び動作停止回路が基板上のそれぞれ所定位置に配置されてなる保護回路が収納されて構成されている。
【０００４】
この場合保護回路においては、バツテリセル群からＣＰＵに直流電流が供給されており、これにより当該ＣＰＵが動作して電圧測定回路、電流測定回路及び温度センサを制御して各バツテリセル毎の端子電圧値（以下、これをセル電圧値と呼ぶ）をそれぞれ個別に検出すると共に、バツテリセル群の充放電電流値及び温度を検出するようになされている。
【０００５】
ここでバツテリセルにおいては、その内部抵抗及びこれに接続されるＣＰＵ等の接続抵抗等により本来バツテリセルが有する電圧値（以下、これを内部電圧値と呼ぶ）よりもセル電圧値が低い値を示し、当該バツテリセルに接続される負荷（電子機器の有する負荷）が大きくなるとセル電圧値はさらに低い値を示す。またセル電圧値は、バツテリセルに接続される負荷（例えば電子機器においてフロツピーデイスクを回転させるドライブ等）の動作状況等に応じて変動する。
【０００６】
従つて保護回路では、ＣＰＵが各バツテリセルのセル電圧値を充放電電流値及び温度に基づいて補正するようにして各バツテリセル毎のそれぞれ内部電圧値を検出する。
【０００７】
このようにして保護回路においては、バツテリセル群の充電時、ＣＰＵにより各バツテリセル毎のそれぞれ内部電圧値を監視し、少なくとも１つのバツテリセルの内部電圧値が所定の電圧値に達したときに充放電切替え回路を制御することにより、外部からバツテリセル群に供給される直流電流を遮断して当該バツテリセル群の充電を停止させる。これにより保護回路は、各バツテリセルを過充電から保護し得るようになされている。
【０００８】
またこの保護回路においては、バツテリセル群から電子機器に直流電流を供給する動作モードでは、ＣＰＵにより各バツテリセル毎の内部電圧値に基づいてバツテリセル群の残存容量を検出して当該検出した残存容量を電子機器に送出する。これにより電子機器は、入力された残存容量を監視して当該残存容量が所定の値まで低下したときにその動作を停止する。
なお電子機器は、通常、その動作を停止してもデータのバツクアツプ機能等のように最低限必要な動作をしている。
【０００９】
この後保護回路は、ＣＰＵによる電圧測定回路、電流測定回路及び温度センサ等の制御を停止させるようにして当該ＣＰＵを必要最低限の動作以外を停止させて待機状態にする。これにより保護回路は、バツテリセル群から電子機器及びＣＰＵ等に供給される放電電流値を低下させ（数〔μＡ〕〜数〔ｍＡ〕程度）、かくしてバツテリセル群の消費電力を低減させる低消費電力モードになる。
【００１０】
ところでこの低消費電力モードにおいては、バツテリセル群から電子機器及びＣＰＵ等に僅かではあるが直流電流が供給されているにもかかわらずに、当該ＣＰＵが各バツテリセル毎の内部電圧値を監視しないために動作停止回路により各バツテリセルの過放電を防止するようになされている。
【００１１】
すなわち動作停止回路は、バツテリセル群の端子電圧値（以下、これをトータル電圧値と呼ぶ）を測定し、当該測定したトータル電圧値が所定のトータル電圧値（以下、これを動作停止電圧値と呼ぶ）まで低下したとき、バツテリセル群からＣＰＵに直流電流を供給する入力ラインを遮断して当該ＣＰＵの動作を停止させると共に、充放電切替え回路を制御してバツテリセル群から電子機器への直流電流の供給を停止させる。これにより保護回路は、低消費電力モードから当該保護回路の動作が停止するパワーダウンモードに切り替わり、各バツテリセルを過放電から保護し得るようになされている。
【００１２】
【発明が解決しようとする課題】
ところでかかる構成のバツテリパツクにおいては、保護回路の充放電切替え回路がＦＥＴ（Field Effect Transistor ）等で構成されており、当該充放電切替え回路はバツテリセル群の入出力ラインを物理的に遮断せずに電気的に遮断する。このためこのバツテリパツクにおいては、通常、パワーダウンモードにおいてバツテリセル群から充放電切替え回路を介して僅かではあるが漏れ電流（例えば、数〔μＡ〕程度）が流れている。
【００１３】
すなわちバツテリパツクにおいては、パワーダウンモードになつた後、そのまま放置されることによりバツテリセル群が過放電となり劣化することになる。
従つてこのバツテリパツクにおいては、通常、パワーダウンモードに切り替わつた直後からバツテリセル群を劣化させずに回復（すなわち、充電）し得る放置期間を残存余命として、当該残存余命が一定の期間となるように設定されている。
【００１４】
ところがこのバツテリパツクにおいては、低消費電力モードにおいて電子機器で動作する負荷（バツクアツプ機能）が比較的大きい場合、バツテリセル群のトータル電圧値が動作停止電圧値まで低下したときの内部電圧値は当該動作停止電圧値よりも比較的大きな値となり、また電子機器で動作する負荷（バツクアツプ機能）が比較的小さい場合には、バツテリセル群のトータル電圧値が動作停止電圧値まで低下したときの内部電圧値は動作停止電圧値に比較的近い値となる。
【００１５】
従つてパワーダウンモードに切り替わつた直後のバツテリセル群の内部電圧値は、低消費電力モードにおいて電子機器で動作する負荷（バツクアツプ機能）の大きさに応じて異なる値になり、この結果バツテリセル群の残存余命がばらつくことなる。すなわちこのバツテリパツクにおいては、バツテリセル群の残存余命の期間が低消費電力モードにおいて電子機器で動作する負荷（バツクアツプ機能）の大きさに影響され、当該バツテリセル群の性能を安定させ難い問題があつた。
【００１６】
またこのバツテリパツクにおいては、動作停止回路が動作モード及び低消費電力モードの双方において動作するようになされている。
ところがこのバツテリパツクでは、これに接続される電子機器が比較的大きな電流負荷（ドライブ等）を有する場合、当該電子機器のその負荷が動作モードにおいて動作することにより、バツテリセル群その内部抵抗により電圧降下が生じて当該バツテリセル群のトータル電圧値が動作停止電圧値よりも低い値になることがある。
【００１７】
従つてこのような場合には、動作停止回路が動作モードにおいてバツテリセル群のトータル電圧値が動作停止電圧値まで低下したことを検出することにより、動作中の電子機器に対する直流電流の供給を停止させ、当該電子機器を故障させる問題があった。
【００１８】
このためこのように問題を解決する方法として、電子機器が比較的大きな電流負荷を有する場合には、動作停止回路により検出される動作停止電圧値を比較的低い値に設定する方法が考えられる。
【００１９】
ところがこの方法においては、低消費電力モードからパワーダウンモードに切り替わつた直後のバツテリセル群の内部電圧値が著しく低い値となり、この結果当該バツテリセル群の残存余命も著しく短くなる。
従つてこの方法では、バツテリセル群の残存余命がバツテリパツクに接続される電子機器の負荷の大きさに影響され、当該バツテリセル群の性能を安定させ難い問題があつた。
【００２０】
さらにこのバツテリパツクにおいては、低消費電力モードにおいて動作停止回路によりバツテリセル群の内部電圧値を検出し、当該検出した内部電圧値が所定の内部電圧値まで低下したときにパワーダウンモードに切り替える方法が考えられる。
ところがこの場合には、動作停止回路をＣＰＵ、電圧測定回路、電流測定回路及び温度センサ等から構成して、バツテリセル群の内部電圧値を検出させるようにする必要があり、当該バツテリセル内の回路構成が煩雑になる問題があつた。
【００２１】
本発明は以上の点を考慮してなされたもので、バツテリセルの性能を安定し得るバツテリパツク及びバツテリパツクの制御方法を提案しようとするものである。
【００２２】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、各バツテリセル毎のそれぞれ内部電圧値を検出する内部電圧検出手段と、当該内部電圧検出手段が各バツテリセル毎のそれぞれ内部電圧値の検出を停止した待機状態にある低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、各バツテリセル群の端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つのバツテリセルの端子電圧値が所定の第２の端子電圧値まで低下したときに内部電圧検出手段を起動させる起動手段と、少なくとも１つのバツテリセルの内部電圧値が所定の第１の内部電圧値まで低下したときに内部電圧検出手段から得られる制御信号に基づいて内部電圧検出手段の動作を停止させる停止手段とを設けるようにする。
【００２３】
また本発明においては、基板に形成された保護回路を待機状態にする低消費電力モード時に、バツテリセル群の端子電圧値、又は各バツテリセル毎のそれぞれ端子電圧値を測定し、バツテリセル群の端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つのバツテリセルの端子電圧値が所定の第２の端子電圧値まで低下したときに保護回路を起動させて各バツテリセル毎のそれぞれ内部電圧値を検出する第１のステツプと、少なくとも１つのバツテリセルの内部電圧値が所定の第１の内部電圧値まで低下したときに保護回路の動作を停止させる第２のステツプとを設けるようにする。
【００２４】
従つて本発明では、各バツテリセル毎のそれぞれ内部電圧値を検出する内部電圧検出手段と、当該内部電圧検出手段の低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、各バツテリセル群の端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つのバツテリセルの端子電圧値が所定の第２の端子電圧値まで低下したときに内部電圧検出手段を起動させる起動手段と、少なくとも１つのバツテリセルの内部電圧値が所定の第１の内部電圧値まで低下したときに内部電圧検出手段から得られる制御信号に基づいて内部電圧検出手段の動作を停止させる停止手段とを設けるようにしたことにより、簡易な回路構成でバツテリセル群の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができる。
【００２５】
また本発明では、低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、バツテリセル群の端子電圧値が第１の端子電圧値まで低下してとき、又は少なくとも１つのバツテリセルの端子電圧値が第２の端子電圧値まで低下したときに保護回路を起動させて各バツテリセル毎のそれぞれ内部電圧値を検出し、次いで少なくとも１つのバツテリセルの内部電圧値が第１の内部電圧値まで低下したときに保護回路の動作を停止させるようにしたことにより、低消費電力モードにおける電子機器の動作状況に影響されずにバツテリセル群の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができ、これによりバツテリセル群の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができる。
【００２６】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００２７】
図１において、バツテリパツク１は、例えば４本のバツテリセル２Ａ、２Ｂ、２Ｃ及び２Ｄが直列に接続されてなるバツテリセル群２が収納されており、当該バツテリセル群２はそのプラス側が外部接続用のプラス端子（以下、これをパツク側プラス端子と呼ぶ）３に接続されていると共に、マイナス側が外部接続用のマイナス端子（以下、これをパツク側マイナス端子と呼ぶ）４に接続されている。
【００２８】
この場合バツテリパツク１は、電子機器５の装填部（図示せず）内に装填されることにより、パツク側プラス端子３が電子機器５の外部接続用のプラス端子（以下、これを機器側プラス端子と呼ぶ）６に接続されると共に、パツク側マイナス端子４が電子機器５の外部接続用のマイナス端子（以下、これを機器側マイナス端子と呼ぶ）７に接続される。
【００２９】
またこれに加えてこのバツテリパツク１は、パツク側プラス端子３が機器側プラス端子６を介して電子機器５に設けられた電源回路８のプラス側に接続されると共に、パツク側マイナス端子４が機器側マイナス端子７を介して電源回路８のマイナス側に接続される。これによりバツテリパツク１においては、バツテリセル群２から電子機器５に直流電流を供給すると共に、当該電子機器５の電源回路８からバツテリセル群２に直流電流が供給されて充電されるようになされている。
【００３０】
ここでこのバツテリパツク１においては、各バツテリセル２Ａ〜２Ｄを過充電及び過放電から保護する保護回路９が収納されている。
保護回路９においては、バツテリセル群２のプラス側にパワーダウン回路（ＰＤ回路）１０の入力端子が接続されており、当該パワーダウン回路１０はバツテリセル群２から直流電流が供給されると共に、当該直流電流を出力側から内部電圧検出部１１に供給する。
【００３１】
この場合内部電圧検出部１１は、バツテリセル群２からパワーダウン回路１０を介して供給される直流電流がＣＰＵ（以下、これをパツク側ＣＰＵと呼ぶ）１２の電流入力端子（IN）１２Ａに供給される。
これによりこの内部電圧検出部１１は、パツク側ＣＰＵ１２を動作させると共に、当該パツク側ＣＰＵ１２により電圧測定回路１３、電流測定回路１４及び温度センサ１５を制御する。
【００３２】
電圧測定回路１３は、ラインセレクタ及びオペアンプ等から構成されており、その入力側に各バツテリセル２Ａ〜２Ｄ毎のそれぞれプラス端子及びマイナス端子が接続されている。電圧測定回路１３は、各バツテリセル２Ａ〜２Ｄ毎のセル電圧値をそれぞれ個別に測定し、当該測定した各セル電圧値をそれぞれ電圧値測定信号Ｓ１として、その出力端子に接続されたパツク側ＣＰＵ１２のアナログデジタル変換端子（A/D ）１２Ｂに送出する。
【００３３】
また電流測定回路１４は、オペアンプＯＰ及び所定の抵抗値を有する抵抗Ｒ１から構成されており、オペアンプＯＰの一方の入力端子と抵抗Ｒ１の一端とがバツテリセル群２のマイナス側に接続されていると共に、オペアンプＯＰの他方の入力端子と抵抗Ｒ１の他端とがパツク側マイナス端子４に接続されている。
この電流測定回路１４は、バツテリセル郡２の充放電電流値を測定し、当該測定した充放電電流値を電流値測定信号Ｓ２としてオペアンプＯＰの出力端子に接続れさたパツク側ＣＰＵ１２の電流値入力端子（I-IN）１２Ｃに送出する。
【００３４】
さらに温度センサ１５は、サーミスタ等でなり、その一端がバツテリセル群２のマイナス側と、電流測定回路１４の抵抗Ｒ１の一端との間に接続されている。この温度センサ１５は、バツテリセル群２の温度を測定し、当該測定した温度を温度測定信号Ｓ３として、その他端に接続されたパツク側ＣＰＵ１２の温度入力端子（T-IN）１２Ｄに送出する。
【００３５】
これにより内部電圧検出部１１においてパツク側ＣＰＵ１２は、入力される電圧値測定信号Ｓ１、電流値測定信号Ｓ２及び温度測定信号Ｓ３に基づいて各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値並びにバツテリセル郡２の充放電電流値及び温度を監視し得るようになされている。またこのパツク側ＣＰＵ１２は、各セル電圧値及び充放電電流値並びに温度に基づいて各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出すると共に、このようにして得られる各内部電圧値に基づいてバツテリセル群２の残存容量を検出するようになされている。
【００３６】
ここでパツク側ＣＰＵ１２は、通信用出力端子（T1）１２Ｅがバツテリパツク１の外部通信用出力端子（以下、これをパツク側外部側通信用出力端子と呼ぶ）２０に接続されていると共に、通信用入力端子（T2）１２Ｆがバツテリパツク１の外部通信用入力端子（以下、これをパツク側外部通信用入力端子と呼ぶ）２１に接続されている。
【００３７】
この場合バツテリパツク１は、電子機器５の装填部に装填された状態において、パツク側外部通信用出力端子２０が電子機器５の外部通信用入力端子（以下、これを機器側外部通信用入力端子と呼ぶ）２２に接続されると共に、パツク側外部通信用入力端子２１が電子機器５の外部通信用出力端子（以下、これを機器側外部通信用出力端子と呼ぶ）２３に接続される。また機器側外部通信用入力端子２２及び機器側外部通信用出力端子２３はそれぞれ当該電子機器５内に設けられた図示しないＣＰＵ（以下、これを機器側ＣＰＵと呼ぶ）に接続されている。
【００３８】
これによりパツク側ＣＰＵ１２は、通信用出力端子１２Ｅからパツク側外部通信用出力端子２０及び機器側外部通信用入力端子２２を順次介して機器側ＣＰＵにバツテリセル群２の残存容量を容量信号Ｓ４として送出するようになされている。
【００３９】
一方、機器側ＣＰＵは、必要に応じて機器側外部通信用出力端子２３、パツク側外部通信用入力端子２１及び通信用入力端子１２Ｆを順次介してパツク側ＣＰＵ１２に制御信号Ｓ５を送出することにより、当該パツク側ＣＰＵ１２から各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値及び内部電圧値並びにバツテリセル群２の充放電電流値及び温度等のような各種状態を状態信号Ｓ６として得るようになされている。かくして電子機器５の機器側ＣＰＵは、バツテリパツク１のバツテリセル群２及び又は各バツテリセル２Ａ〜２Ｄの各種状態を監視し得るようになされている。
【００４０】
パワーダウン回路１０の入力端子と、パツク側プラス端子３との間には、パツク側ＣＰＵ１２により制御されることにより当該バツテリセル群２の充電及び放電を切り替える２つのＦＥＴ３０及び３１が設けられている。
【００４１】
実際には、パワーダウン回路１０の入力端子に放電用のＦＥＴ（以下、これをＤ−ＦＥＴと呼ぶ）３０のドレイン（Ｄ）が接続されており、当該Ｄ−ＦＥＴ３０のソース（Ｓ）には充電用のＦＥＴ（以下、これをＣ−ＦＥＴと呼ぶ）３１のソース（Ｓ）が接続され、このＣ−ＦＥＴ３１のドレイン（Ｄ）がパツク側プラス端子３に接続されている。
【００４２】
Ｄ−ＦＥＴ３０のソースにはダイオード３０Ａのアノード側が接続されていると共に、当該Ｄ−ＦＥＴ３０のドレインにはダイオード３０Ａのカソード側が接続されている。またＣ−ＦＥＴ３１のソースには、ダイオード３１Ａのアノード側が接続されていると共に、当該Ｃ−ＦＥＴ３１のドレインにはダイオード３１Ａのカソード側が接続されている。
【００４３】
この場合パツク側ＣＰＵ１２は、まずバツテリセル群２の充電時、そのＣ−ＦＥＴ制御端子（C-FET ）１２Ｇからドライバ（以下、これをＣ−ドライバと呼ぶ）３２に制御信号Ｓ１０を送出する。
Ｃ−ドライバ３２は、入力された制御信号Ｓ１０に基づいて論理「Ｈ」レベルに応じた制御電圧Ｖ１をＣ−ＦＥＴ３１のゲート（Ｇ）に印加し、当該Ｃ−ＦＥＴ３１をオン状態にする。なおこのときＤ−ＦＥＴ３０はオフ状態となつている。
【００４４】
これによりバツテリパツク１においては、電子機器５の電源回路８から供給される充電電流が機器側プラス端子６、パツク側プラス端子３、Ｃ−ＦＥＴ３１、ダイオード３０Ａ、バツテリセル群２、パツク側マイナス端子４及び機器側マイナス端子７を順次介して通電され、かくしてバツテリセル群２が充電される。
【００４５】
ただしパツク側ＣＰＵ１２は、充電中、各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値並びにバツテリセル群２の充電電流値及び温度を監視すると共に、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出して監視する。
【００４６】
この状態においてパツク側ＣＰＵ１２は、各バツテリセル２Ａ〜２Ｄがそれぞれ過充電になる内部電圧値よりも低い所定の内部電圧値（以下、これを充電終止電圧値と呼ぶ）を検出するように予め設定されており、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が充電終止電圧値に達したとき、Ｄ−ＦＥＴ制御端子（D-FET ）１２Ｈからドライバ（以下、これをＤ−ドライバと呼ぶ）３３に制御信号Ｓ１１を送出すると共に、Ｃ−ＦＥＴ制御端子１２ＧからＣ−ドライバ３２に制御信号Ｓ１２を送出する。
【００４７】
Ｄ−ドライバ３３は、入力された制御信号Ｓ１１に基づいて論理「Ｈ」レベルに応じた制御電圧Ｖ２をＤ−ＦＥＴ３０のゲート（Ｇ）に印加し、当該Ｄ−ＦＥＴ３０をオン状態にする。またＣ−ドライバ３２は入力された制御信号Ｓ１２に基づいて論理「Ｌ」レベルに応じた制御電圧Ｖ３をＣ−ＦＥＴ３１のゲートに印加して当該Ｃ−ＦＥＴ３１をオフ状態にする。これにより保護回路９は、各バツテリセル２Ａ〜２Ｄを過充電から保護し得るようになされている。
【００４８】
一方、このパツク側ＣＰＵ１２においては、動作モード時、Ｄ−ＦＥＴ制御端子１２ＨからＤ−ドライバ３３に制御信号Ｓ１１を送出すると共に、Ｃ−ＦＥＴ制御端子１２ＧからＣ−ドライバ３２に制御信号Ｓ１２を送出する。
【００４９】
Ｄ−ドライバ３３は、入力された制御信号Ｓ１１に基づいて論理「Ｈ」レベルに応じた制御電圧Ｖ２をＤ−ＦＥＴ３０のゲートに印加して当該Ｄ−ＦＥＴ３０をオン状態にする。
またＣ−ドライバ３２は、入力された制御信号Ｓ１２に基づいて論理「Ｌ」レベルに応じた制御電圧Ｖ３をＣ−ＦＥＴ３１のゲートに印加して当該Ｃ−ＦＥＴ３１をオフ状態にする。
【００５０】
この状態においてバツテリパツク１においては、バツテリセル群２からＤ−ＦＥＴ３０、ダイオード３１Ａ、パツク側プラス端子３、機器側プラス端子６、電子機器５、機器側マイナス端子７及びパツク側マイナス端子４の経路で放電電流を通電させるようにして当該電子機器５に直流電流を供給し得るようになされている。
【００５１】
ただしパツク側ＣＰＵ１２は、動作モード時、各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値並びにバツテリセル群２の放電電流値及び温度を監視すると共に、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出して監視する。これに加えてパツク側ＣＰＵ１２は、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値に基づいてバツテリセル群２の残存容量を検出し、当該検出した残存容量を容量信号Ｓ４として機器側ＣＰＵに送出する。
【００５２】
電子機器５の機器側ＣＰＵは、入力された容量信号Ｓ４に基づいて放電途中のバツテリセル群２の残存容量を監視し、当該残存容量が所定の値まで低下したときに電子機器５をデータのバツクアツプ機能等のような最低限必要な機能だけを動作させるようにしてそのほとんどの動作を停止させる。
またこの機器側ＣＰＵは、電子機器の動作を停止させる際、この動作を停止させることを表す停止信号Ｓ１５をパツク側ＣＰＵ１２に送出する。
【００５３】
パツク側ＣＰＵ１２は、入力された停止信号Ｓ１５に基づいて電子機器５の動作が停止したことを検知し、電圧測定回路１３、電流測定回路１４及び温度センサ１５の制御を停止すると共に、当該パツク側ＣＰＵ１２自身もその必要最低限の動作以外を停止する待機状態になる。これによりパツク側ＣＰＵ１２は低消費電力モードになり、かくして保護回路９が低消費電力モードとなる。
【００５４】
ここでこの保護回路９には、起動電圧検出回路４０が設けられており、当該起動電圧検出回路４０はそのプラス側の入力端子がパワーダウン回路１０の入力端子とＤ−ＦＥＴ３０のドレインとの間に接続されていると共に、そのマイナス側の入力端子が電流検出回路１４の抵抗Ｒ１の他端とパツク側マイナス端子４との間に接続されている。
【００５５】
この場合起動電圧検出回路４０は、バツテリセル群２のトータル電圧値を測定し、この状態において当該トータル電圧値が例えば各バツテリセル２Ａ〜２Ｄがそれぞれ2.75〜 3.0〔Ｖ〕程度のセル電圧値を有するときの11〜12〔Ｖ〕程度の値（以下、これを起動電圧値と呼ぶ）まで低下したときに、これを検出するように予め設定されている。
【００５６】
このようにして起動電圧検出回路４０は、トータル電圧値が起動電圧値まで低下したことを検出したとき、当該検出結果に基づいて論理「Ｌ」レベルに応じた検出信号Ｓ２０をその出力端子からパツク側ＣＰＵ１２のインターラプト端子（INT ）１２Ｉに送出する。
【００５７】
パツク側ＣＰＵ１２は、入力された検出信号Ｓ２０に基づいて起動して再び動作状態となり、電圧測定回路１３、電流測定回路１４及び温度センサ１５により各バツテリセル２Ａ〜２Ｄ毎のセル電圧値をそれぞれ個別に測定すると共に、バツテリセル群２の放電電流値及び温度をそれぞれ測定する。これに加えてパツク側ＣＰＵ１２は、各セル電圧値、放電電流値及び温度に基づいて各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出して監視する。
【００５８】
この状態においてパツク側ＣＰＵ１２は、各バツテリセル２Ａ〜２Ｄが過放電になる内部電圧値よりも高い所定の内部電圧値（以下、これを放電終止電圧値と呼び、この実施例の場合には、例えば 2.4〔Ｖ〕程度）を検出するように予め設定されている。このようにしてパツク側ＣＰＵ１２は、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したとき、Ｄ−ＦＥＴ制御端子１２ＨからＤ−ドライバ３３に制御信号Ｓ２１を送出する。
【００５９】
これによりＤ−ドライバ３３は入力された制御信号Ｓ２１に基づいて論理「Ｌ」レベルに応じた制御電圧Ｖ４をＤ−ＦＥＴ３０のゲートに印加して当該Ｄ−ＦＥＴ３０をオフ状態にする。これによりバツテリパツク１においては、電子機器５に対する直流電流の供給を全て停止させる。
【００６０】
またこのときパツク側ＣＰＵ１２は、パワーダウン（ＰＤ）１２Ｊからパワーダウン回路１０にパワーダウン信号Ｓ２２を送出する。パワーダウン回路１０は、入力されたパワーダウン信号Ｓ２２に基づいてパツク側ＣＰＵ１２への直流電流の入力ラインを遮断して当該パツク側ＣＰＵ１２の全動作を停止させる。これによりパツク側ＣＰＵ１２は低消費電力モードからパワーダウンモードに切り替わり、すなわち保護回路９も低消費電力モードからパワーダウンモードに切り替わる。
【００６１】
かくしてバツテリパツク１においては、低消費電力モード時、保護回路９において少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したとき、バツテリセル群２から流れる直流電流をほぼ遮断（Ｄ−ＦＥＴ３０から２〔μＡ〕程度以下の漏れ電流があり、当該漏れ電流はほとんど０〔Ａ〕の場合もある）することにより、電子機器５におけるデータのバツクアツプ機能等の動作状況に影響されずに保護回路９内部においてバツテリセル群２の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができるようになされている。
【００６２】
なおこの実施例の場合起動電圧検出回路４０は、動作モード時及び低消費電力モード時に関わらずに、常時、バツテリセル群２のトータル電圧値を測定し、この状態において起動電圧値を検出することによりパツク側ＣＰＵ１２に検出信号Ｓ２０を送出する。ただしパツク側ＣＰＵ１２では、動作モード時、検出信号Ｓ２０が入力されても上述した動作モード時と同様に通常の動作を続けるようになされている。
【００６３】
以上の構成において、このバツテリパツク１では、低消費電力モード時、パツク側ＣＰＵ１２を待機状態から再び動作状態にして当該パツク側ＣＰＵ１２において各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出し、この状態において少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したとき、Ｄ−ＦＥＴ３０を制御することにより電子機器５への直流電流の供給を停止する。これに加えてパツク側ＣＰＵ１２においてパワーダウン回路１０を制御することにより当該パツク側ＣＰＵ１２の全動作を停止する。これによりバツテリパツク１では、保護回路９を低消費電力モードからパワーダウンモードに切り替える。
【００６４】
従つてこのバツテリパツク１においては、各バツテリパツク２Ａ〜２Ｄ毎のそれぞれ内部電圧値を測定し、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときにバツテリパツク１の動作を停止させるようにしたことにより、電子機器５におけるデータのバツクアツプ機能等の動作状況に影響されずにバツテリセル群２の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができ、かくしてバツテリセル群２の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができる。
【００６５】
またこのバツテリパツク１においては、起動電圧検出回路４０において起動電圧値（11〜12〔Ｖ〕）を、各バツテリセル２Ａ〜２Ｄのそれぞれ内部電圧値が放電終止電圧値とほぼ同じ値になつたときのバツテリセル群２の例えば 9.6〔Ｖ〕程度の内部電圧値よりも比較的高い値に設定するようにしたことにより、電子機器５におけるデータのバツクアツプ機能等の負荷が比較的大きく、バツテリセル群２のトータル電圧値がその内部電圧値に比べて低い場合でも、ほぼ確実にパツク側ＣＰＵ１２により、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときにパワーダウンモードに切り替えることができる。
【００６６】
従つてこのバツテリパツク１においては、電子機器５におけるデータのバツクアツプ機能等の負荷が比較的大きい場合でも、バツテリセル群２の残存余命を従来のバツテリパツクのバツテリセル群の残存余命に比べて大幅に伸ばすことができる。
【００６７】
さらにこのバツテリパツク１においては、パツク側ＣＰＵ１２によりＤ−ＦＥＴ３０を制御してバツテリセル群２から電子機器５への直流電流の供給を停止させるようにしたことにより、当該電子機器５が大電流負荷を有し、当該大電流負荷が動作することによりバツテリセル群２のトータル電圧値が著しく低下した場合でも、従来のバツテリパツクのように電子機器を停止させて当該電子機器が故障することを防止することができる。
【００６８】
さらにこのバツテリパツク１においては、内部電圧検出部１１に加えてパワーダウン回路１０と起動電圧検出回路４０とを設けるようにしたことにより、簡易な回路構成で電子機器５におけるデータのバツクアツプ機能等の動作状況に影響されずにバツテリセル群２の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができる。これによりバツテリセル群２の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができる。
【００６９】
以上の構成によれば、低消費電力モード時、バツテリセル群２のトータル電圧値を測定し、当該測定したトータル電圧値が起動電圧値まで低下したときに検出信号Ｓ２０を出力する起動電圧検出回路４０と、当該検出信号Ｓ２０が入力されることにより起動して各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出して監視し、この状態において少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときにパワーダウン信号Ｓ２２を出力する内部電圧検出部１１と、当該パワーダウン信号Ｓ２２が入力されることにより内部電圧検出部１１への直流電流の入力ラインを遮断して当該内部電圧検出部１１の動作を停止させるパワーダウン回路１０とを設けるようにしたことにより、簡易な回路構成でバツテリセル群２の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができ、かくしてバツテリセルの性能を安定し得るバツテリパツクを実現することができる。
【００７０】
また低消費電力モード時、バツテリセル群２のトータル電圧値を測定し、当該測定したトータル電圧値が起動電圧値まで低下したときに内部電圧検出部１１を起動させ、当該内部電圧検出部１１において各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出し、この状態において少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときに当該内部電圧検出部１１への直流電流の供給路を遮断するようにしたことにより、低消費電力モードにおける電子機器５の動作状況に影響されずにバツテリセル群２の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができ、これによりバツテリセル群２の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができ、かくしてバツテリセルの性能を安定し得るバツテリパツクの制御方法を実現することができる
【００７１】
なお上述の実施例においては、本発明をリチウムイオン電池でなる複数のバツテリセル２Ａ〜２Ｄが収納されたバツテリパツク１に適用するようにした場合について述べたが、本発明はこれに限らず、バツテリセル２Ａ〜２Ｄに変えて、例えばニツケル水素電池でなるバツテリセルや、ＮｉＣｄ電池でなるバツテリセルのようにこの他種々のバツテリセルが収納されたバツテリパツクに適用させるようにしても良い。
【００７２】
また上述の実施例においては、４本のバツテリセル２Ａ〜２Ｄを直列に接続してなるバツテリセル群２を用いるようにした場合について述べたが、本発明はこれに限らず、複数のバツテリセルを直列及び又は並列に接続してなるバツテリセル群を用いるようにしても良い。
【００７３】
さらに上述の実施例においては、起動電圧検出回路４０においてバツテリセル群２のトータル電圧値を測定し、当該トータル電圧値が起動電圧値まで低下したときに検出信号Ｓ２０をパツク側ＣＰＵ１２に送出するようにした場合についてのべたが、本発明はこれに限らず、起動電圧検出回路４０において各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値を測定し、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄのセル電圧値が所定の起動電圧値（例えば2.75〜 3.0〔Ｖ〕程度）まで低下したときに検出信号Ｓ２０をパツク側ＣＰＵ１２に送出してこれを起動させるようにしても良い。
【００７４】
さらに上述の実施例においては、本発明の低消費電力モードからパワーダウンモードへの切替え動作を、電子機器５が残存容量を監視して当該残存容量が所定の値まで低下したときに動作を停止させることにより動作モードから低消費電力モードに切り替わつた保護回路９に適用するようにした場合について述べたが、本発明はこれに限らず、電子機器５がユーザによりその動作を停止させた場合、又はバツテリセル群２の放電においてパツク側ＣＰＵ１２が各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を監視し、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときにＤ−ＦＥＴ３０によりバツテリセル群２から電子機器５への直流電流の供給を停止させることにより当該電子機器５がその動作を停止させた場合等、この他種々の状況によりその電子機器５がその動作を停止させることにより動作モードから低消費電力モードに切り替わつた保護回路９に適用するようにしても良い。
【００７５】
さらに上述の実施例においては、低消費電力モードからパワーダウンモードへの切替え時、パワーダウン回路１０によりパツク側ＣＰＵ１２への直流電流の供給を停止させるようにした場合について述べたが、本発明はこれに限らず、低消費電力モードからパワーダウンモードへの切替え時、パワーダウン回路１０によりパツク側ＣＰＵ１２と電子器機５との双方への直流電流の供給を停止させるようにしても良い。
【００７６】
さらに上述の実施例においては、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を測定する内部電圧検出手段として内部電圧検出部１１を適用するようにした場合について述べたが、本発明はこれに限らず、要は、各バツテリセル２Ａ〜２Ｄ毎のそれぞれセル電圧値並びにバツテリセル群２の充放電電流値及び温度を測定すると共に、各セル電圧値、充放電電流値及び温度に基づいて各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出することができるものであれば、各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値を検出する内部電圧検出手段としては、この他種々の構成のものを適用することができる。
【００７７】
さらに上述の実施例においては、少なくとも１つのバツテリセル２Ａ〜、又は２Ｄの内部電圧値が放電終止電圧値まで低下したときに内部電圧検出部１１から得られるパワーダウン信号Ｓ２２に基づいて内部電圧検出部１１の動作を停止させる停止手段としてパワーダウン回路１０を適用するようにした場合について述べたが、本発明はこれに限らず、要は、パワーダウン信号Ｓ２２が入力されることにより内部電圧検出部１１への直流電流の供給を遮断することができれば、停止手段としては、この他種々の構成のものを適用することができる。
【００７８】
さらに上述の実施例においては、内部電圧検出部１１が各バツテリセル２Ａ〜２Ｄ毎のそれぞれ内部電圧値の検出を停止した待機状態にある低消費電力モード時に、バツテリセル群２のトータル電圧値又は各バツテリセル２Ａ〜２Ｄ毎のセル電圧値をそれぞれ測定し、バツテリセル群２のトータル電圧値が所定のトータル電圧値まで低下したとき、又は少なくとも１つのバツテリセル２Ａ〜、又は２Ｄのセル電圧値が所定のセル電圧値まで低下したときに内部電圧検出部１１を起動させる起動手段として起動電圧検出回路４０を適用するようにした場合について述べたが、本発明はこれに限らず、要は、低消費電力モード時、バツテリセル群２のトータル電圧値を測定し、又は各バツテリセル２Ａ〜２Ｄ毎のセル電圧値をそれぞれ測定し、バツテリセル群２のトータル電圧値が所定のトータル電圧値まで低下してとき、又は少なくとも１つのバツテリセル２Ａ〜、又は２Ｄのセル電圧値が所定のセル電圧値まで低下したときに内部電圧検出部１１を起動させることができれば、起動手段としては、この他種々の構成のものを適用することができる。
【００７９】
さらに上述の実施例においては、保護回路９として図１に示すバツテリパツク１のバツテリセル群２を除いた構成部分を適用するようにした場合について述べたが、本発明はこれに限らず、バツテリセル群２を用いて実施例により上述したような動作をするバツテリパツク１を構成することがでれば、保護回路９としてはこの他種々の構成のものを適用することができる。
【００８０】
さらに上述の実施例においては、本発明のバツテリパツク１を電子機器として携帯型のパーソナルコンピユータに用いるようにした場合について述べたが、本発明はこれに限らず、電子機器としてはビデオカメラ及び携帯電話等のこの他種々の電子機器に用いるようにしても良い。
【００８１】
【発明の効果】
上述のように本発明によれば、各バツテリセル毎のそれぞれ内部電圧値を検出する内部電圧検出手段と、当該内部電圧検出手段の低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、各バツテリセル群の端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つのバツテリセルの端子電圧値が所定の第２の端子電圧値まで低下したときに内部電圧検出手段を起動させる起動手段と、少なくとも１つのバツテリセルの内部電圧値が所定の第１の内部電圧値まで低下したときに内部電圧検出手段から得られる制御信号に基づいて内部電圧検出手段の動作を停止させる停止手段とを設けるようにしたことにより、簡易な回路構成でバツテリセル群の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができ、かくしてバツテリセルの性能を安定し得るバツテリパツクを実現することができる。
【００８２】
また低消費電力モード時に、バツテリセル群の端子電圧値又は各バツテリセル毎のそれぞれ端子電圧値を測定し、バツテリセル群の端子電圧値が第１の端子電圧値まで低下してとき、又は少なくとも１つのバツテリセルの端子電圧値が第２の端子電圧値まで低下したときに保護回路を起動させて各バツテリセル毎のそれぞれ内部電圧値を検出し、次いで少なくとも１つのバツテリセルの内部電圧値が第１の内部電圧値まで低下したときに保護回路の動作を停止させるようにしたことにより、低消費電力モードにおける電子機器の動作状況に影響されずにバツテリセル群の内部電圧値が常にほぼ同じ値になつたときにパワーダウンモードに切り替えることができ、これによりバツテリセル群の残存余命のばらつきを低減させて当該残存余命をほぼ一定の期間にすることができ、かくしてバツテリセルの性能を安定し得るバツテリパツクの制御方法を実現することができる。
【図面の簡単な説明】
【図１】本発明によるバツテリパツクの一実施例を示すブロツク図である。
【符号の説明】
１……バツテリパツク、２……バツテリセル群、２Ａ、２Ｂ、２Ｃ、２Ｄ……バツテリセル、５……電子機器、９……保護回路、１０……パワーダウン回路、１１……内部電圧検出部、１２……パツク側ＣＰＵ、１３……電圧測定回路、１４……電流測定回路、１５……温度センサ、４０……起動電圧検出回路。
Claims (4)
- 複数のバツテリセルからなるバツテリセル群が収納され、電子機器に装填されることにより当該電子機器に電流を供給するバツテリパツクにおいて、
各上記バツテリセル毎のそれぞれ内部電圧値を検出する内部電圧検出手段と、
上記内部電圧検出手段が各上記バツテリセル毎のそれぞれ上記内部電圧値の検出を停止した待機状態にある低消費電力モード時に、上記バツテリセル群の端子電圧値又は各上記バツテリセル毎のそれぞれ端子電圧値を測定し、各上記バツテリセル群の上記端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つの上記バツテリセルの上記端子電圧値が所定の第２の端子電圧値まで低下したときに上記内部電圧検出手段を起動させる起動手段と、
少なくとも１つの上記バツテリセルの上記内部電圧値が所定の第１の内部電圧値まで低下したときに上記内部電圧検出手段から得られる制御信号に基づいて上記内部電圧検出手段の動作を停止させる停止手段と
を具えることを特徴とするバツテリパツク。 - 上記内部電圧検出手段は、
少なくとも１つの上記バツテリセルの上記内部電圧値が上記第１の内部電圧値まで低下したときに上記電子機器に対する上記電流の供給を停止させる
ことを特徴とする請求項１に記載のバツテリパツク。 - 複数のバツテリセルからなるバツテリセル群、及び各上記バツテリセルをそれぞれ過充電及び過放電から保護する保護回路が形成されてなる基板が収納され、電子機器に装填されることにより当該電子機器に電流を供給するバツテリパツクの制御方法において、
上記基板に形成された上記保護回路を待機状態にする低消費電力モード時に、上記バツテリセル群の端子電圧値、又は各上記バツテリセル毎のそれぞれ端子電圧値を測定し、上記バツテリセル群の上記端子電圧値が所定の第１の端子電圧値まで低下したとき、又は少なくとも１つの上記バツテリセルの上記端子電圧値が所定の第２の端子電圧値まで低下したときに上記保護回路を起動させて各上記バツテリセル毎のそれぞれ内部電圧値を検出する第１のステツプと、
少なくとも１つの上記バツテリセルの上記内部電圧値が所定の第１の内部電圧値まで低下したときに上記保護回路の動作を停止させる第２のステツプと
を具えることを特徴とするバツテリパツクの制御方法。 - 上記第２のステツプでは、
少なくとも１つの上記バツテリセルの上記内部電圧値が上記第１の内部電圧値まで低下したときに、上記電子機器に対する上記電流の供給を停止させる
ことを特徴とする請求項３に記載のバツテリパツクの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18277896A JP3894377B2 (ja) | 1996-06-24 | 1996-06-24 | バツテリパツク及びバツテリパツクの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18277896A JP3894377B2 (ja) | 1996-06-24 | 1996-06-24 | バツテリパツク及びバツテリパツクの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012283A JPH1012283A (ja) | 1998-01-16 |
| JP3894377B2 true JP3894377B2 (ja) | 2007-03-22 |
Family
ID=16124260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18277896A Expired - Fee Related JP3894377B2 (ja) | 1996-06-24 | 1996-06-24 | バツテリパツク及びバツテリパツクの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894377B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4013003B2 (ja) * | 1998-03-27 | 2007-11-28 | 宇部興産株式会社 | バッテリーパック |
| KR100686826B1 (ko) | 2005-09-20 | 2007-02-26 | 삼성에스디아이 주식회사 | 리튬 이온 전지 및 리튬 이온 전지의 장기 보존 방법 |
| JP5220399B2 (ja) * | 2007-12-14 | 2013-06-26 | パナソニック株式会社 | 電池システム |
| JP5390925B2 (ja) | 2009-04-24 | 2014-01-15 | パナソニック株式会社 | 電池パック |
| JP5457206B2 (ja) * | 2010-01-08 | 2014-04-02 | セイコーインスツル株式会社 | 電池パック |
| JP5933971B2 (ja) * | 2011-12-24 | 2016-06-15 | 三洋電機株式会社 | 検出回路の閾値電圧決定方法、過電圧検出回路及びパック電池 |
| JP5980132B2 (ja) * | 2013-01-17 | 2016-08-31 | 三菱重工業株式会社 | 電力貯蔵装置の制御装置及び方法、それを備えた電力貯蔵システム |
-
1996
- 1996-06-24 JP JP18277896A patent/JP3894377B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012283A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618472B2 (ja) | 電池ユニット及び電池ユニットを使用する装置 | |
| KR101418129B1 (ko) | 과-전류 및 단락 보호에서의 전력 서지 필터링 | |
| US5804944A (en) | Battery protection system and process for charging a battery | |
| US6586911B1 (en) | Sleep mode power management | |
| KR100281534B1 (ko) | 휴대용 컴퓨터의 배터리팩 선택 회로 | |
| US6885168B2 (en) | Battery unit having means for preventing over-discharge | |
| JP3247618B2 (ja) | 充電装置及び充電機能付き電子機器 | |
| US5963015A (en) | External battery charger for use with a battery powered electronic device and an extra battery | |
| JP2001190032A (ja) | 電力供給制御回路及び電力供給制御方法 | |
| JP3859608B2 (ja) | 電池パック、電子機器、電池残量予測システム及び半導体装置 | |
| JP5334531B2 (ja) | パック電池 | |
| JPH11308776A (ja) | バッテリー状態監視回路及びバッテリー装置 | |
| JP2010239860A (ja) | 電池パック及び充電器システム | |
| US20050088147A1 (en) | Battery protection circuit | |
| JP3894377B2 (ja) | バツテリパツク及びバツテリパツクの制御方法 | |
| JP3249261B2 (ja) | パック電池 | |
| JP3883183B2 (ja) | 二次電池装置 | |
| JP2003061255A (ja) | ２次電池パック、２次電池パックの集積回路及び電子機器 | |
| JP3277871B2 (ja) | 二次電池パック | |
| JP2002078222A (ja) | リチウムイオン二次電池の充電回路とパック電池 | |
| JPH1198702A (ja) | バッテリの異常検出装置及び電池パック | |
| KR20070038762A (ko) | 배터리 충전 장치 및 방법 | |
| JP2001339866A (ja) | 二次電池を内蔵する電気機器 | |
| KR100615158B1 (ko) | 노트북용 팩전지 | |
| JP2000067929A (ja) | 電池パック装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |