JP3893185B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3893185B2
JP3893185B2 JP10334697A JP10334697A JP3893185B2 JP 3893185 B2 JP3893185 B2 JP 3893185B2 JP 10334697 A JP10334697 A JP 10334697A JP 10334697 A JP10334697 A JP 10334697A JP 3893185 B2 JP3893185 B2 JP 3893185B2
Authority
JP
Japan
Prior art keywords
region
impurity
breakdown voltage
semiconductor device
high breakdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10334697A
Other languages
Japanese (ja)
Other versions
JPH1065018A (en
Inventor
知秀 寺島
和宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10334697A priority Critical patent/JP3893185B2/en
Priority to US08/854,088 priority patent/US5889310A/en
Publication of JPH1065018A publication Critical patent/JPH1065018A/en
Application granted granted Critical
Publication of JP3893185B2 publication Critical patent/JP3893185B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、より特定的には、横型パワーデバイスを含んだ半導体装置に関するものである。
【０００２】
【従来の技術】
高耐圧、大電流の電力用素子にその駆動回路や保護回路を一体的に集積形成した電力用ＩＣ（Integrated Circuit）は今後の電力用素子の主流になる。このような電力用素子でのゲート駆動には、絶縁ゲート電極（ＭＯＳ（Metal Oxide Semiconductor ）ゲート）を用いた電圧制御型が好ましい。この電圧制御型では、電流駆動型に比べて小電流でのゲート駆動ができるからである。
【０００３】
１つの半導体基板上に複数個の半導体素子を集積化した集積回路（ＩＣ）の中で、高耐圧素子を含むものをパワーＩＣと呼ぶ。この高耐圧素子として一般的に用いられるＭＯＳゲートを含むもの（パワーＭＯＳＦＥＴ（Field Effect Transistor ）、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）など）はＲＥＳＵＲＦ（Reduced Surface Field ）技術を用いて実現される。
【０００４】
このＲＥＳＵＲＦ技術は１９７９年にApple などによって名付けられたが、横型高耐圧ＭＯＳトランジスタを実現するために使われたオフセットゲートと本質的に同じものである。
【０００５】
以下、ＲＥＳＵＲＦ構造の高耐圧ｐｃｈＭＯＳＦＥＴを用いたレベルシフト機能を実現するための構造を従来の半導体装置として以下に説明する。
【０００６】
図２０は、従来の半導体装置の構成を概略的に示す平面図である、図２１は、図２０のＤ−Ｄ′線に沿う概略断面図である。
【０００７】
図２０と図２１とを参照して、ｐ- シリコン基板１０１の表面にｎ- エピタキシャル層１０３ａ、１０３ｂが、互いにｐ型分離拡散領域１０５を挟んで分離して設けられている。このｎ- エピタキシャル層１０３ａ、１０３ｂの各々はｐ- シリコン基板１０１の表面においてその周囲をｐ型分離拡散領域１０５に取囲まれることにより、高耐圧ｐｃｈＭＯＳＦＥＴ形成領域と高耐圧島領域とを構成している。
【０００８】
高耐圧ｐｃｈＭＯＳＦＥＴ形成領域のｎ- エピタキシャル層１０３ａ内には、高耐圧ｐｃｈＭＯＳＦＥＴが形成されている。この高耐圧ｐｃｈＭＯＳＦＥＴは、ソースとなるｐ型拡散領域１１１と、ドレインとなるｐ型拡散領域１１３と、ゲート絶縁層１１５と、ゲート電極層１１７とを有している。ソース領域１１１とドレイン領域１１３とは、ｎ- エピタキシャル層１０３ａ内の表面に互いに距離を隔てて形成されている。特にドレイン領域１１３は、比較的低濃度のｐ- 拡散領域１１３ａと比較的高濃度のｐ型拡散領域１１３ｂとの２層構造よりなっている。ゲート電極層１１７は、このソース領域１１１とドレイン領域１１３とに挟まれる領域上にゲート絶縁層１１５を介在して形成されている。
【０００９】
なお、ソース領域１１１の真下には、ｎ- エピタキシャル層１０３ａとｐ- シリコン基板領域１０１とに挟まれるようにｎ+ 埋込拡散領域１０７ａが形成されている。
【００１０】
高耐圧ｐｃｈＭＯＳＦＥＴは、図２０に示すように平面的にトラック形状に形成されている。つまり、基板１０１の表面においてソース領域１１１の周囲を所定の距離を隔ててドレイン領域１１３が取囲むように形成されている。
【００１１】
また、平面的にトラック形状に形成されるソース領域１１１の中央部には、ｎ+ 拡散領域１２１がソース領域１１１と接するように形成されている。
【００１２】
高耐圧島領域のｎ- エピタキシャル層１０３ｂには、高耐圧ｐｃｈＭＯＳＦＥＴ１１０の動作を制御するための回路（図示せず）が形成されている。またｎ- エピタキシャル層１０３ｂとｐ- シリコン基板領域１０１とに挟まれるようにｎ+ 埋込拡散領域１０７ｂが形成されている。
【００１３】
またｎ- エピタキシャル層１０３ａとｐ型拡散領域１０５とが接する領域上およびｎ- エピタキシャル層１０３ｂとｐ型拡散領域１０５とが接する領域上には、フィールドプレートとなる導電層１４１が形成されている。
【００１４】
ゲート電極層１１７、フィールドプレート１４１などを覆うようにｐ型シリコン基板１０１の表面上には絶縁層１２３が形成されている。この絶縁層１２３には、ソース領域１１１とｎ+ 拡散領域１２１との表面に達するコンタクトホール１２３ａと、ゲート電極層１１７の一部表面に達するコンタクトホール１２３ｇと、ｐ型拡散領域１１３ｂの一部表面に達するコンタクトホール１２３ｂと、ｐ型分離領域１０５の一部表面に達するコンタクトホール１２３ｃとが形成されている。
【００１５】
コンタクトホール１２３ａを通じてソース領域１１１とｎ+ 拡散領域１２１とに電気的に接続するようにソース電極１２５ａが形成されている。またコンタクトホール１２３ｇを通じてゲート電極層１１７と電気的に接続するようにアルミニウム配線層１４３が形成されている。このソース電極１２５ａとアルミニウム配線層１４３とは、高耐圧島領域に形成された素子に電気的に接続されている。
【００１６】
またコンタクトホール１２３ｂを通じてｐ型拡散領域１１３ｂと電気的に接続されるドレイン電極１２５ｂとコンタクトホール１２３ｃを通じてｐ型分離拡散領域１０５と電気的に接続されるアルミニウム配線層１２５ｃとは、抵抗１２７を介在して相互に電気的に接続されている。
【００１７】
ここで高耐圧島領域内部の制御回路により、アルミニウム配線層１４３をソース電極１２５ａに対して−バイアスすると、高耐圧ｐｃｈＭＯＳＦＥＴがオン状態となる。これにより、抵抗１２７に電流が流れて電圧信号が発生する。このような方法でレベルシフトダウン機能が実現される。
【００１８】
上述した従来の半導体装置では、図２１に示すｎ- エピタキシャル層１０３ａ、１０３ｂには、通常、高い電圧が印加される。これにより、高耐圧ｐｃｈＭＯＳＦＥＴ形成領域では、ｎ- エピタキシャル層１０３ａとｐ型分離拡散領域１０５とのｐｎ接合、ｐ- シリコン基板領域１０１とｎ- エピタキシャル層１０３ａとのｐｎ接合などから空乏領域１５０（点線で囲む領域）が広がる。この空乏領域１５０は、ｐ型拡散領域１１３ｂとソース領域１１１とｎ+ 拡散領域１２１とｎ- エピタキシャル層１０３ａの一部とｎ+ 埋込拡散領域１０７ａの一部とを除く高耐圧ｐｃｈＭＯＳＦＥＴ形成領域の大部分に広がっている。このように高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａの大部分が空乏領域１５０内に取り込まれることにより、この高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａは高い耐圧を得ることができる。
【００１９】
また高耐圧島領域においても、ｎ- エピタキシャル層１０３ｂとｐ型分離拡散領域１０５とのｐｎ接合、ｎ- エピタキシャル層１０３ｂとｐ- シリコン基板領域１０１とのｐｎ接合などから空乏領域１５０（点線で囲む領域）が広がっている。この空乏領域１５０は高耐圧島領域の周囲を取囲むように形成される。通常、高耐圧島領域においては、この空乏領域１５０の広がる領域には回路を構成する素子（たとえばＭＯＳトランジスタなど）は形成されない。これらの素子が空乏領域１５０内に取込まれた場合、正確な動作が困難となるからである。
【００２０】
【発明が解決しようとする課題】
図２０と図２１とに示す従来の半導体装置では、ソース電極１２５ａとアルミニウム配線層１４３との電位が高耐圧島領域内の駆動回路によって制御される。このため、ソース電極１２５ａとアルミニウム配線層１４３は、高耐圧ｐｃｈＭＯＳＦＥＴ形成領域から高耐圧島領域へと引出されており、ｐ型分離拡散領域１０５上を横切ることになる。
【００２１】
通常、ｎ- エピタキシャル層１０３ａの周囲を取囲むｐ型分離拡散領域１０５は一番低い電位（たとえば基板電位）に設定される。これにより、ｎ- エピタキシャル層１０３ａとｐ型分離拡散領域１０５とは常に逆バイアスされ、このｐｎ接合部には高抵抗の空乏領域が存在することになり、この空乏領域により耐圧が確保されている。
【００２２】
ところが、上述したように高電位のアルミニウム配線層１４３とソース電極１２５ａとが、このｐ型分離拡散領域１０５上を横切ると、ｐ型分離拡散領域１０５とｎ- エピタキシャル層１０３ａとのｐｎ接合部における空乏層の延びが阻害され、耐圧が低下してしまう。
【００２３】
この耐圧の低下を防止するために、絶縁層１２３の膜厚を厚くする方法や、ｎ- エピタキシャル層１０３ａとｐ型分離拡散領域１０５とのｐｎ接合部上に図２１に示すようにフィールドプレート１４１を形成して電界をシールドする方法や、さらにはフィールドプレートをフローティングで多重に形成して容量結合で表面電界を安定化させる方法がとられていた。
【００２４】
しかし、高耐圧化されるにつれて、フィールドプレート１４１とアルミニウム配線層１４３（もしくはソース電極１２５ａ）との間の絶縁層１２３自体に高い絶縁強度が要求されるようになってきた。高い絶縁強度を確保するためには、絶縁層１２３の膜厚をかなり厚くする必要が生じ、この絶縁層１２３の成膜時間が長時間となってしまう。結果としてスループットが低下し、プロセスコストがかなり上昇してしまうという問題点があった。
【００２５】
また、高耐圧ｐｃｈＭＯＳＦＥＴは高耐圧島領域と分離して形成されている。このため、当然、チップ面積が増大するという問題点もあった。
【００２６】
それゆえ、本発明の目的は、スループットが良好で、かつチップ面積の小さい半導体装置を提供することである。
【００２７】
【課題を解決するための手段】
本発明の半導体装置は、第２導電型の半導体基板と、第１導電型の第１不純物領域と、制御用素子と、高耐圧素子と、抵抗とを備えている。
【００２８】
第１不純物領域は半導体基板に形成されている。制御用素子は第１不純物領域に形成されている。高耐圧素子は制御用素子と半導体基板の第２導電型の領域との間に挟まれるように第１不純物領域に形成され、かつ１５０Ｖ以上の耐圧を有している。高耐圧素子は、第１電極と、第１電極よりも第１不純物領域の端部側に配置された第２電極とを有している。制御用素子は高耐圧素子を制御する回路を構成している。抵抗は、レベルシフトダウン機能を実現するためのものであり、高耐圧素子の第２電極と半導体基板の第２導電型の領域との間を電気的に接続するように形成されている。
【００２９】
上記局面において好ましくは、高耐圧素子は、半導体基板の表面に互いに距離を隔てて配置された第２導電型の１対の第２不純物領域と、１対の第２不純物領域に挟まれる領域上にゲート絶縁層を介在して形成されたゲート電極層とを有する高耐圧絶縁ゲート電界効果トランジスタ部を含んでいる。１対の第２不純物領域の一方がゲート電極層から第１不純物領域の端部に向かって形成されている。
【００３０】
上記局面において好ましくは、１対の第２不純物領域の一方は、第２電極に接して形成された高不純物濃度領域と、高不純物濃度領域に接し、かつゲート電極層から高不純物濃度領域にかけて形成された低不純物濃度領域とを有している。低不純物濃度領域のゲート電極層側の端部から高不純物濃度領域側の端部までの半導体基板の表面に沿う長さは５０μｍ以上である。
【００３２】
上記局面において好ましくは、第１不純物領域は、第１領域と、第１領域よりも不純物濃度が高くかつ半導体基板の表面において第１領域と隣接するように配置された第２領域とを有している。１対の第２不純物領域の一方は第１領域内に形成されており、制御用素子は第２領域内に形成されている。
【００３３】
上記局面において好ましくは、第１不純物領域は、第１領域と、第１領域よりも不純物濃度が高くかつ第１領域の下面に接して配置された第２領域とを有している。１対の第２不純物領域の一方および他方と制御用素子を構成する不純物領域とは第１領域内に形成されている。第２領域は、１対の第２不純物領域の一方の真下領域には配置されておらず、制御用素子を構成する不純物領域の真下領域には配置されている。
【００３４】
上記局面において好ましくは、１対の第２不純物領域の一方は、高不純物濃度領域と、その高不純物濃度領域に接し、かつゲート電極層から高不純物濃度領域にかけて形成された低不純物濃度領域とを有している。低不純物濃度領域のゲート電極層側の端部から高不純物濃度領域側の端部までの半導体基板の表面に沿う長さは５０μｍ以上である。高耐圧素子は、高不純物濃度領域内に形成された第１導電型の第３不純物領域をさらに有している。第２電極は第３不純物領域に接して形成されている。
【００３６】
上記局面において好ましくは、第１不純物領域内に形成された第２導電型の第３不純物領域と、第３不純物領域内に形成された第１導電型の第４不純物領域と、第４不純物領域と第１不純物領域との間に挟まれた第３不純物領域上に第２のゲート絶縁層を介在して形成された第２のゲート電極層とを有する第２の高耐圧絶縁ゲート電界効果トランジスタがさらに備えられている。この第２のゲート電極層は第２電極と電気的に接続されている。抵抗は、第２電極と第３および第４不純物領域との間を電気的に接続する第１抵抗と、第３および第４不純物領域と半導体基板の第２導電型の領域との間を電気的に接続する第２抵抗とを有している。
【００３７】
上記局面において好ましくは、第２の高耐圧絶縁ゲート電界効果トランジスタは、高耐圧絶縁ゲート電界効果トランジスタ部よりも第１不純物領域の端部側に配置されている。
【００３８】
上記局面において好ましくは、第２のゲート電極層と第３および第４不純物領域とはダイオードを介在して電気的に接続されている。
【００３９】
上記局面において好ましくは、ダイオードのアノード側が第３および第４不純物領域に電気的に接続され、ダイオードのカソード側が第２のゲート電極層に電気的に接続されている。
【００４０】
上記局面において好ましくは、ダイオードはツェナーダイオードである。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００４２】
実施の形態１
図１と図２とは、本発明の実施の形態１におけるレベルシフト構造をなす半導体装置の構成を概略的に示す鳥瞰図と断面図である。
【００４３】
図１と図２とを参照して、ｐ- シリコン基板１の表面には、ｎ- エピタキシャル層３が形成されている。またｎ- エピタキシャル層３の下面に接するようにｎ+ 埋込拡散領域７が形成されている。このｎ- エピタキシャル層３は、基板表面においてｐ型分離拡散領域５によってその周囲を取囲まれることにより高耐圧島領域を形成している。
【００４４】
本実施の形態では、この単一の高耐圧島領域内に、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子とが混在して形成されている。
【００４５】
高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａは、ｐ型拡散領域９と、ｐ- 拡散領域１３ａと、ｐ型拡散領域１３ｂと、ゲート絶縁層１５と、ゲート電極層１７とを有している。ｐ型拡散領域９がソース領域を構成し、ｐ- 拡散領域１３ａとｐ型拡散領域１３ｂとの２層構造がドレイン領域１３を構成している。ゲート電極層１７は、ソース領域９とドレイン領域１３とに挟まれる領域上にゲート絶縁層１５を介在して形成されており、たとえば不純物が導入された多結晶シリコンよりなっている。
【００４６】
なお、ソース領域９に隣接するようにｎ+ 拡散領域２１がｎ- エピタキシャル層３の表面に形成されている。
【００４７】
制御素子は、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａを制御する回路を構成する素子であり、たとえばｐｃｈＭＯＳＦＥＴ３０が対応する。このｐｃｈＭＯＳＦＥＴ３０は、１対のｐ型拡散領域３１、３１と、ゲート絶縁層３３と、ゲート電極層３５とを有している。ソース／ドレイン領域となる１対のｐ型拡散領域３１、３１は、互いに距離を隔ててｎ- エピタキシャル層３の表面に形成されている。ゲート電極層３５は、この１対のｐ型拡散領域３１、３１に挟まれる領域上にゲート絶縁層３３を介在して形成されている。
【００４８】
また高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子３０との間には、ｎ- エピタキシャル層３のｎ型領域のみが存在している。
【００４９】
これらの高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａおよび制御素子３０を覆うように絶縁層２３が形成されている。この絶縁層２３には、ソース領域９とｎ+ 拡散領域２１との一部表面を露出するコンタクトホール２３ａと、ｐ型拡散領域１３ｂの一部表面を露出するコンタクトホール２３ｂと、ｐ型分離拡散領域５の一部表面を露出するコンタクトホール２３ｃと、１対のｐ型拡散領域３１、３１の一部表面を露出するコンタクトホール２５ｄ、２５ｄとが形成されている。
【００５０】
コンタクトホール２３ａを通じてｐ型拡散領域９およびｎ+ 拡散領域２１と電気的に接続するようにソース電極となる配線層２５ａが形成されている。コンタクトホール２３ｂを通じてｐ型拡散領域１３ｂと電気的に接続するようにドレイン電極となる配線層２５ｂが形成されている。コンタクトホール２３ｃを通じてｐ型分離拡散領域５と電気的に接続するように配線層２５ｃが形成されている。コンタクトホール２３ｄ、２３ｄの各々を通じてｐ型拡散領域３１、３１の各々に電気的に接続するように配線層２５ｄ、２５ｄが形成されている。これらの配線層２５ａ、２５ｂ、２５ｃ、２５ｄはたとえばアルミニウムよりなっている。
【００５１】
配線層２５ｂと２５ｃとは、抵抗２７を介在して互いに電気的に接続されている。
【００５２】
ここで、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａは、１５０Ｖ以上の耐圧を有している。つまり、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａのソース領域９とドレイン領域１３との間の耐圧が１５０Ｖ以上である。またこの耐圧を確保するため、ｐ- 拡散領域１３ａのｐ型拡散領域１３ｂ側の端部からゲート電極１７側の端部までの距離Ｌ（図２）は５０μｍ以上である。
【００５３】
ｎ+ 埋込拡散領域７は、少なくとも制御素子の真下領域に存在しており、好ましくは高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａのソース領域９の真下に延びている。
【００５４】
高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａは、制御素子３０よりもｎ- エピタキシャル層３の端部側に配置されている。また、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａのソース領域９は、制御素子側に配置されており、ドレイン領域１３はｐ型分離領域５側に配置されている。
【００５５】
本実施の形態の半導体装置の動作について以下に説明する。
まず、制御素子３０などにより構成される回路によって、ゲート電極層１７の電位がソース電極２５ａの電位に対して−バイアスされて、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａがオン状態となる。これにより、抵抗２７に電流が流れて、電圧信号が発生する。このような方法でレベルシフトダウン機能が実現される。
【００５６】
なお本実施の形態では、ｎ- エピタキシャル層３に高電位が印加されると、図２に示すように空乏領域５０（点線で囲む領域）が生じる。この空乏領域５０は、ｎ- エピタキシャル層３とｐ型分離拡散領域５とのｐｎ接合、ｎ- エピタキシャル層３とｐ- シリコン基板領域１とのｐｎ接合部などから広がり、ｎ- エピタキシャル層３の外周付近に広がる。これにより、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａのゲート電極１７からドレイン領域１３側は、ｐ型拡散領域１３ｂの一部を除いて空乏領域５０に取込まれる。
【００５７】
なお、このように空乏領域５０が生じた場合でも、ゲート電極層１７に電位を与え、その直下に反転層を形成させることにより、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａはオン状態となり正確に動作する。
【００５８】
本実施の形態の半導体装置では、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子３０との間にはｎ- エピタキシャル層３のｎ型領域のみが存在することになる。つまり、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子３０との間には、基板電位領域であるｐ型分離拡散領域５は存在しない。このため、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子３０とを接続する配線層（高電位となるゲート電極層１７およびソース電極２５ａ）が、このｐ型分離拡散領域５上を通ることはない。よって、この配線層がｐ型分離拡散領域５上を通ることによって空乏領域の延びを阻害することはない。ゆえに、この配線層と基板との間の絶縁層２３の膜厚を厚くする必要はない。したがって、その絶縁層２３の成膜時間は従来例より大幅に短縮でき、良好なスループットを得ることが可能となる。
【００５９】
図２０と図２１とに示す従来例では、高耐圧島領域の端部近傍には、空乏領域が広がるため、素子を配置することはできなかった。一方、高耐圧ｐｃｈＭＯＳＦＥＴは、ゲート電極層１７からドレイン領域１３側を積極的に空乏化させることで、高い耐圧を確保している。このため、この高耐圧ｐｃｈＭＯＳＦＥＴは、高耐圧島領域の端部近傍に配置することが可能である。そこで本実施の形態の半導体装置では、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａは、高耐圧島領域の端部付近、すなわちｐ型分離拡散領域５の近傍に配置されている。
【００６０】
このように本実施の形態の半導体装置では、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子３０とが同一のｎ- エピタキシャル層３内に形成されているため、高耐圧島領域と別個に高耐圧ｐｃｈＭＯＳＦＥＴ形成領域を設ける必要はない。また従来例の高耐圧島領域を拡大することなく高耐圧ｐｃｈＭＯＳＦＥＴをこの高耐圧島領域内に配置することができる。したがって、チップ面積の増大を大幅に抑制できる。
【００６１】
また、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子３０との間にｐ型分離拡散領域５を設ける必要がないため、その分、平面占有面積を小さくすることもできる。
【００６２】
また、図２０と図２１とに示す従来例では、高耐圧ｐｃｈＭＯＳＦＥＴはトラック形状を有しているため、ソース領域１１１とドレイン領域１１３との対向面積が大きくなっている。このため、図４に示すように高耐圧ｐｃｈＭＯＳＦＥＴ１１０のソース領域Ｓとドレイン領域Ｄとから構成されるコンデンサの寄生容量Ｃが大きくなってしまう。よって、ソース領域Ｓ側もしくはドレイン領域Ｄ側の電位が変化することにより生ずるこのコンデンサの充放電電流（ｄＶ／ｄｔ電流）が信号電流に近いレベルで発生し、レベルシフト動作の障害となっていた。
【００６３】
これに対して本実施の形態の半導体装置では、図１と図２とに示すように高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａのソース領域９とドレイン領域１３とは直線状に対向している。このため、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａの寄生容量を小さくできる。よって、高耐圧ｐｃｈＭＯＳＦＥＴのソース領域９とドレイン領域１３との間に構成されるコンデンサの充放電電流も大幅に低減され、正確な素子の動作を実現することが可能となる。
【００６４】
なお、本実施の形態の半導体装置では、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子形成領域との間にｐ型分離拡散領域５が存在しない。しかし、常に高耐圧ｐｃｈＭＯＳＦＥＴのソース電位を高耐圧島領域の島電位以下（ｎ- エピタキシャル層３の電位以下）の関係になるよう設定することによって、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａの主電流が高耐圧島領域自体に流れるのを防ぐことができる。つまり、上述のように各電位を設定することによって、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子形成領域３０との間にｐｎ分離がなくても、電気的な分離を十分に確保することができる。
【００６５】
また、本実施の形態では、ｎ+ 埋込拡散領域７が制御素子３０の真下領域に位置している。このため、高耐圧ｐｃｈＭＯＳＦＥＴの動作時に、ｎ+ 埋込拡散領域７とｐ- シリコン基板１とのｐｎ接合部から空乏領域が制御素子３０側へ延びることがｎ+ 埋込拡散領域７によって防止される。よって、制御素子３０のソース／ドレイン領域３１近傍まで空乏層が延びることはなく、ゆえに制御素子３０がパンチスルーを起こすことなどは防止される。
【００６６】
なお、図１と図２とでは、ｎ- エピタキシャル層３の下面に接するようにｎ+ 埋込拡散領域７が設けられた構成について説明した。しかし、高耐圧島領域を形成するｎ型領域３は、図３に示すようにｎ- 領域３ａとｎ型領域３ｂとの２層構造よりなっていてもよい。この場合、ｎ型領域３ｂは、高耐圧島領域の中央部であって制御素子３０が形成される領域に設けられている。ｎ- 領域３ａは、高耐圧島領域においてｎ型領域３ｂの周囲を取囲み、かつ高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａのドレイン領域１３が形成される領域に配置されている。またｎ型領域３ｂは、高耐圧ｐｃｈＭＯＳＦＥＴのソース領域９の直下まで延びていてもよい。
【００６７】
図３に示す構成においても、制御素子３０が比較的高濃度のｎ型領域３の領域内に形成されているため、上述と同様、制御素子がパンチスルーすることは防止される。
【００６８】
実施の形態２
図５と図６とは、本発明の実施の形態２におけるレベルシフト構造をなす半導体装置の構成を概略的に示す鳥瞰図と断面図である。
【００６９】
図５と図６とを参照して、本実施の形態の半導体装置では、実施の形態１の構成にｎ+ 拡散領域１９ａが新たに設けられ、高耐圧ｐｃｈＩＧＢＴ１０Ｂが構成されている。つまり、高耐圧ｐｃｈＩＧＢＴ１０Ｂは、ｐ型拡散領域１１と、ｐ- 拡散領域１３ａと、ｐ型拡散領域１３ｂと、ｎ+ 拡散領域１９ａと、ゲート絶縁層１５と、ゲート電極層１７とにより構成されている。
【００７０】
このｎ+ 拡散領域１９ａは、ｐ型拡散領域１３ｂ内の基板表面に形成されている。そして電極２５ｂは、ｎ+ 拡散領域１９ａの表面にのみ接している。
【００７１】
なお、これ以外の構成については、実施の形態１と同様であるため、同一の部材については同一の符号を付し、その説明を省略する。
【００７２】
本実施の形態では、図５と図６とに示す構成にすることによって、高耐圧素子はｐｃｈＩＧＢＴとして動作する。以下、その動作について説明する。
【００７３】
まず、制御素子３０から構成される回路によって、ゲート電極層１７の電位がソース電極２５ａの電位に対して−バイアスされる。これにより、ゲート電極層１７の直下に反転層が形成され、ホール電流がｐ- 拡散領域１３ａを通じてｐ型拡散領域１３ｂに流れ込む。そしてこのホール電流がｎ+ 拡散領域１９ａとｐ型拡散領域１３ｂとからなるｐｎ接合を順バイアスする。これによって、ｎ- エピタキシャル層３とｐ型拡散領域１３ｂとｎ+ 拡散領域１９ａとからなるｎｐｎバイポーラトランジスタがオン状態となる。そして電子電流がｎ- エピタキシャル層３をｎ+ 拡散領域２１に向かって流れる。
【００７４】
このように高耐圧素子をＩＧＢＴ動作させることによって、実施の形態１に対してオン動作時のオン電流を大きくすることができる。このため、高耐圧素子の素子形成領域を実施の形態１よりさらに小さくすることが可能となる。
【００７５】
また図５と図６とに示すｎ+ 埋込拡散領域７を設ける代わりに、図７に示すような高耐圧島領域を形成するｎ型領域をｎ- 領域３ａとｎ型領域３ｂとの２層構造としてもよい。
【００７６】
実施の形態３
図８と図９とは、実施の形態３におけるレベルシフト構造をなす半導体装置の構成を概略的に示す鳥瞰図と断面図である。
【００７７】
図８と図９とを参照して、本実施の形態の半導体装置では、実施の形態２における電極２５ｂをｐ型拡散領域１３ｂとｎ+ 拡散領域１９ａとの双方に接続させたものである。
【００７８】
なお、これ以外の構成については実施の形態２と同様であるため、同一の部材については同一の符号を付し、その説明を省略する。
【００７９】
実施の形態２では、ｐ型拡散領域１３ｂがフローティング状態である。このため、ｎ- エピタキシャル層３とｐ型拡散領域１３ｂとｎ+ 拡散領域１９ｂとからなるｎｐｎバイポーラトランジスタの電流増幅率ｈFEが大きい場合、ＲＥＳＵＲＦ効果で高耐圧が得られる前に、このｎｐｎバイポーラトランジスタのＢＶCEO （ベースオープンでのコレクタ−エミッタ間の電圧）で耐圧が制限される可能性がある。また、実施の形態２では、ｐ型拡散領域１１とｐ型拡散領域１３との間の寄生容量により生ずる大きなコンデンサの充放電電流（ｄＶ／ｄｔ電流）により上述のｎｐｎバイポーラトランジスタがオン状態となる可能性もある。
【００８０】
これに対して本実施の形態では、電極２３ｂが、ｎ+ 拡散領域１９ｂとｐ型拡散領域１３ｂとの双方に接続されているため、上述のような問題点は発生しない。
【００８１】
ただし、本実施の形態におけるオン動作は実施の形態２と少し異なる。具体的には、本実施の形態では、ホール電流がｎ+ 拡散領域１９ｂ直下のｐ型拡散領域１３ｂを流れるときの電圧降下によって上述のｎｐｎバイポーラトランジスタがオン状態となる。したがって、ＩＧＢＴ動作は実施の形態２より弱められる。しかし、この欠点はｎ+ 拡散領域１９ｂと電極２５ｂとの接続構造をさらに改良するなどの方法で改善することができる。
【００８２】
また、図８と図９とに示すｎ+ 埋込拡散領域７を設ける代わりに、図１０に示すような高耐圧島領域を形成するｎ型領域３をｎ- 領域３ａとｎ型領域３ｂとの２層構造としてもよい。
【００８３】
実施の形態４
図１１は、本発明の実施の形態４におけるレベルシフト構造をなす半導体装置の構成を示す鳥瞰図である。また図１２は、図１１のＡ−Ａ′線に沿う概略断面図である。また図１１のＢ−Ｂ′線に沿う断面は、図２に示す構成と同様である。
【００８４】
図２と図１１と図１２とを参照して、ｐ+ シリコン基板１の表面には、ｎ- エピタキシャル層３が形成されている。このｎ- エピタキシャル層３の下面に接するようにｎ+ 埋込拡散領域７が形成されている。このｎ+ エピタキシャル層３は、基板表面においてｐ型分離拡散領域５によってその周囲を取囲まれることにより、高耐圧島領域を構成している。
【００８５】
本実施の形態では、この高耐圧島領域内に、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと、高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａと、これらのトランジスタを制御する回路を構成する制御素子３０とが形成されている。
【００８６】
高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａは、高耐圧島領域の端部に沿って高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと隣合うように配置されている。この高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａは、ｐ型拡散領域５１と、ｎ+ 拡散領域５３と、ゲート絶縁層５５と、ゲート電極層５７とを有している。ｐ型拡散領域５１は、ｎ- エピタキシャル層３の表面に選択的に形成されている。またｎ+ 拡散領域５３は、ｐ型拡散領域５１内の表面に形成されている。ゲート電極層５７は、ｎ+ 拡散領域５３とｎ- エピタキシャル層３とに挟まれるｐ型拡散領域５１の領域上にゲート絶縁層５５を介在して形成されている。この高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａは、ＤＭＯＳＦＥＴを構成している。
【００８７】
なお、ｎ+ 拡散領域５３とｐ型拡散領域５１との双方にコンタクトホール２３ｅを通じて電気的に接続するように電極２５ｅが形成されている。
【００８８】
この電極２５ｅは、電極２５ｃと抵抗２７ａを介在して電気的に接続されており、電極２５ｂと抵抗２７ｂを介在して電気的に接続されている。また電極２５ｂは、高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａのゲート電極層５７と電気的に接続されている。
【００８９】
なお、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと制御素子３０との構成については、図１と図２とに示した実施の形態１の構成と同様であるため、同一の部材については同一の符号を付し、その説明を省略する。
【００９０】
本実施の形態における高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａの動作は上述した実施の形態１と同じであるが、さらに付随した動作が加わる。実施の形態１で述べたように高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａがオン状態となることで、抵抗２７ｂに電圧が発生する。この電圧が高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａのゲート電極層５７に印加されると、このゲート電極層５７直下のｐ型拡散領域５１に反転層が生じ、高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａがオン状態となる。高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａがオン状態となるため、抵抗２７ａに電流が流れて電流信号が発生する。このような方法でレベルシフトダウン機能が実現される。
【００９１】
本実施の形態の半導体装置では、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａは、高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａのゲート電極層５７を駆動するためだけに使用されるため、小さな平面占有面積内に形成され得る。さらに、高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａは電子の移動度がホールより大きいことから、一般的に高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａの平面占有面積と同一面積に形成された場合、３倍のオン電流を流すことができる。したがって、全体的に実施の形態１より高耐圧素子の平面占有面積を小さくすることができる。
【００９２】
また、すべての素子がＭＯＳＦＥＴ動作であるため、実施の形態２および３のＩＧＢＴ動作よりスピードを早くすることができる。またバイポーラ動作をしている部分がないため、寄生サイリスタ動作によるラッチアップの危険性も小さい。
【００９３】
また図１１と図１２とに示すｎ+ 埋込拡散領域７を設ける代わりに、図１３に示すような高耐圧島領域を形成するｎ型領域３をｎ- 領域３ａとｎ型領域３ｂとの２層構造としてもよい。
【００９４】
実施の形態５
図１４は、本発明の実施の形態５におけるレベルシフト構造をなす半導体装置の構成を概略的に示す断面図である。
【００９５】
図１４を参照して、本実施の形態では、実施の形態４と同様、高耐圧素子として高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａと高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａとが形成されている。そして本実施の形態では、高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａが、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａよりも、高耐圧島領域の端部側に位置している。また高耐圧ｐｃｈＭＯＳＦＥＴ５０Ａのソース／ドレイン領域と高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａのソース／ドレイン領域９，１３とが一直線上に配置されている。
【００９６】
なお、ｎｃｈＭＯＳＦＥＴ５０Ａと高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａとの各構成については、実施の形態４で説明した構成と同様であるため、同一の部材については同一の符号を付し、その説明を省略する。
【００９７】
また、高耐圧素子の全体の動作についても、実施の形態４と同様である。
本実施の形態では、高耐圧ｐｃｈＭＯＳＦＥＴ１０Ａのソース／ドレイン領域９，１３と高耐圧ｎｃｈＭＯＳＦＥＴ５０Ａのソース／ドレイン領域とが同一直線上に配置されるように形成されている。このため、実施の形態４よりさらに高耐圧素子の平面占有面積を小さくすることができる。
【００９８】
なお、高耐圧島領域を構成するｎ型領域３は、図１５に示すようにｎ- 領域３ａとｎ型領域３ｂとの２層構造よりなっていてもよい。
【００９９】
実施の形態６
図１１と図１２とに示す実施の形態４の構成では、高耐圧ｐｃｈＭＯＳＦＥＴがオン状態になると、抵抗２７ｂと２７ａとに電流が流れる。そして抵抗２７ｂで発生した電圧が電極２５ｅとゲート電極層５７との間に印加され、高耐圧ｎｃｈＭＯＳＦＥＴがオン状態になる。ところが、この抵抗２７ｂで発生する電圧が大きすぎるとゲート絶縁層５５が絶縁破壊を生じるおそれがある。本実施の形態はこのような課題を解決するものである。
【０１００】
図１６は、本発明に実施の形態６におけるレベルシフト構造をなす半導体装置の構成を示す概略断面図である。この図は、図１１のＡ−Ａ′線に沿う断面に対応した断面を示す図である。
【０１０１】
図１６を参照して、本実施の形態では、電極２５ｅとゲート電極層５７とが、ダイオード６０を介在して電気的に接続されている。このダイオード６０は、アノード側を電極２５ｅに、カソード側をゲート電極層５７に各々接続されている。
【０１０２】
このダイオード６０はツェナーダイオードであり、ゲート絶縁層５５のブレイクダウン電圧以下で降伏するクランプ用ダイオードである。つまり、たとえばゲート絶縁層５５の耐圧が１０Ｖである場合には、このツェナーダイオード６０は１０Ｖ未満で降伏し、それによりゲート電極層５７側から電極２５ｅ側へ電流が流れる。これにより、ゲート電極層５７に、ゲート絶縁層５５の耐圧以上の電圧が印加されることは回避される。したがって、抵抗２７ｂに発生する電圧が大きい場合でも、ゲート絶縁層５５が絶縁破壊を起こすことは防止される。
【０１０３】
なお、これ以外の構成については、上述した実施の形態４と同様であるため、同一の部材については同一の符号を付し、その説明は省略する。
【０１０４】
なお、このツェナーダイオード６０を設けた構成は、図１３〜図１５に示す構成にも適用可能であり、この構成を適用することにより、本実施の形態と同様、抵抗２７ｂで発生する電圧が大きくてもゲート絶縁層５５の絶縁破壊を防止することができるという効果を得ることができる。図１３〜図１５に示す構成にこのツェナーダイオードを設けた構成を図１７〜図１９に示す。なお、図１７は図１３に対応し、図１８は図１４に対応し、図１９は図１５に対応している。
【０１０５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味およびその範囲内でのすべての変更が含まれることが意図される。
【０１０６】
【発明の効果】
本発明の半導体装置では、高耐圧素子と制御用素子との間には第１導電型の領域のみが存在する。よって、高耐圧素子と制御用素子とを接続する配線層が第１導電型の領域と第２導電型の領域とのｐｎ接合部上に位置することはない。このため、このｐｎ接合部における空乏層の延びを阻害することはなく、ゆえにこの配線層と基板との間の絶縁層の膜厚を厚くする必要はない。したがって、この絶縁層の成膜時間は従来例よりも大幅に短縮され、良好なスループットを得ることができる。
【０１０７】
また、高耐圧素子と制御用素子とを同一の不純物領域に形成しているため、平面占有面積を小さくすることができる。したがって、チップ面積の増大を抑制できる。
【０１０８】
また好ましい局面によれば、高耐圧素子は、半導体基板の表面に互いに距離を隔てて配置された第２導電型の１対の第２不純物領域と、１対の第２不純物領域に挟まれる半導体基板の表面上にゲート絶縁層を介在して形成されたゲート電極層とを有する高耐圧絶縁ゲート電界効果トランジスタ部を含んでいる。この高耐圧絶縁ゲート電界効果トランジスタ部の１対の第２不純物領域間の耐圧が１５０Ｖ以上である。これにより、高耐圧絶縁ゲート電界効果トランジスタ部を含む高耐圧素子において良好なスループットを得ることができる。
【０１０９】
また好ましい局面によれば、１対の第２不純物領域の一方は、半導体基板の表面に形成された高不純物濃度領域と、高不純物濃度領域とゲート電極層との間の半導体基板の表面に形成され高不純物濃度領域に接する低不純物濃度領域とを有している。低不純物濃度領域のゲート電極層側の端部から高不純物濃度領域側の端部までの半導体基板の表面に沿う長さは５０μｍ以上である。このように低不純物濃度領域の長さが５０μｍ以上であるため、高耐圧絶縁ゲート電界効果トランジスタ部を含む高耐圧素子は１５０Ｖ以上の耐圧を確保することができる。
【０１１１】
また好ましい局面においては、比較的高濃度の第２領域内に制御用素子が配置されているため、空乏層が制御用素子側へ延びることは防止される。これにより、制御用素子がたとえばＭＯＳトランジスタの場合には、パンチスルーの発生が防止できる。
【０１１２】
また好ましい局面においては、比較的高濃度の第２領域が制御用素子の真下領域に配置されているため、空乏層が制御用素子の下側から制御用素子側へ延びることは防止される。これにより、制御用素子がたとえばＭＯＳトランジスタの場合には、パンチスルーの発生が防止できる。
【０１１３】
また好ましい局面によれば、第３不純物領域をさらに備えることによって、高耐圧素子はＩＧＢＴ動作をすることが可能となる。このため、ＩＧＢＴがオン時に流れるオン電流は、通常のＭＯＳトランジスタよりも大きくできるため、高耐圧素子の形成領域を更に小さくすることが可能となる。
【０１１５】
また好ましい局面によれば、第１不純物領域内に形成された第２導電型の第３不純物領域と、第３不純物領域内に形成された第１導電型の第４不純物領域と、第４不純物領域と第１不純物領域との間に挟まれた第３不純物領域上に第２のゲート絶縁層を介在して形成された第２のゲート電極層とを有する第２の高耐圧絶縁ゲート電界効果トランジスタがさらに備えられている。第２のゲート電極層は１対の第２不純物領域の一方と電気的に接続されており、第３および第４不純物領域は第２電極と第１抵抗を介在して電気的に接続されており、第３および第４不純物領域は半導体基板の第２導電型の領域と第２抵抗を介在して電気的に接続されている。これにより、レベルシフトダウン機能を実現することが可能となる。
【０１１６】
また好ましい局面によれば、第２の高耐圧絶縁ゲート電界効果トランジスタは、高耐圧絶縁ゲート電界効果トランジスタ部よりも第１不純物領域の端部側に配置されている。これにより、高耐圧素子の平面占有面積をさらに小さくすることができる。
【０１１７】
また好ましい局面によれば、第２のゲート電極層と第３および第４不純物領域とはダイオードを介在して電気的に接続されている。このダイオードが第２のゲート絶縁層のブレイクダウン電圧以下で降伏するようにすることで、第１抵抗で発生する電圧が大きくても第２のゲート絶縁層が絶縁破壊を起こすことが防止される。
【０１１８】
また好ましい局面によれば、ダイオードのアノード側が第３および第４不純物領域に電気的に接続され、ダイオードのカソード側が第２のゲート電極層に電気的に接続されている。これにより、ダイオードをツェナーダイオードとして動作させることができる。
【０１１９】
また好ましい局面によれば、ダイオードはツェナーダイオードである。このようにダイオードをツェナーダイオードとして動作させることで第２のゲート絶縁層のブレイクダウン電圧以下でこのダイオードを降伏させることが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるレベルシフト構造をなす半導体装置の構成を概略的に示す鳥瞰図である。
【図２】 本発明の実施の形態１におけるレベルシフト構造をなす半導体装置の構成を概略的に示す断面図である。
【図３】 本発明の実施の形態１におけるレベルシフト構造をなす半導体装置において高耐圧島領域の変形例を示す概略断面図である。
【図４】 高耐圧ｐｃｈＭＯＳＦＥＴにおいて寄生容量が生ずることを説明するための回路図である。
【図５】 本発明の実施の形態２におけるレベルシフト構造をなす半導体装置の構成を概略的に示す鳥瞰図である。
【図６】 本発明の実施の形態２におけるレベルシフト構造をなす半導体装置の構成を概略的に示す断面図である。
【図７】 本発明の実施の形態２におけるレベルシフト構造をなす半導体装置において高耐圧島領域の変形例を示す概略断面図である。
【図８】 本発明の実施の形態３におけるレベルシフト構造をなす半導体装置の構成を概略的に示す鳥瞰図である。
【図９】 本発明の実施の形態３におけるレベルシフト構造をなす半導体装置の構成を概略的に示す断面図である。
【図１０】 本発明の実施の形態３におけるレベルシフト構造をなす半導体装置において高耐圧島領域の変形例を示す概略断面図である。
【図１１】 本発明の実施の形態４におけるレベルシフト構造をなす半導体装置の構成を概略的に示す鳥瞰図である。
【図１２】 本発明の実施の形態４におけるレベルシフト構造をなす半導体装置の構成を概略的に示す断面図である。
【図１３】 本発明の実施の形態４におけるレベルシフト構造をなす半導体装置において高耐圧島領域の変形例を示す概略断面図である。
【図１４】 本発明の実施の形態５におけるレベルシフト構造をなす半導体装置の構成を概略的に示す断面図である。
【図１５】 本発明の実施の形態５におけるレベルシフト構造をなす半導体装置において高耐圧島領域の変形例を示す概略断面図である。
【図１６】 本発明の実施の形態６におけるレベルシフト構造をなす半導体装置の構成を概略的に示す断面図である。
【図１７】 図１３に示す構成にダイオードを設けた場合の構成を示す概略断面図である。
【図１８】 図１４に示す構成にダイオードを設けた場合の構成を示す概略断面図である。
【図１９】 図１５に示す構成にダイオードを設けた場合の構成を示す概略断面図である。
【図２０】 従来の半導体装置の構成を概略的に示す平面図である。
【図２１】 図２０のＤ−Ｄ′線に沿う概略断面図である。
【符号の説明】
１ ｐ- シリコン基板、３ ｎ- エピタキシャル層、５ ｐ型分離拡散領域、７ ｎ+ 埋込拡散領域、１１ ｐ型拡散領域、１３ａ ｐ- 拡散領域、１３ｂ
ｐ型拡散領域、１５ ゲート絶縁層、１７ ゲート電極、１９ａ ｎ+ 拡散領域、５１ ｐ型拡散領域、５３ ｎ+ 拡散領域、５５ ゲート絶縁層、５７ ゲート電極。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device including a lateral power device.
[0002]
[Prior art]
A power IC (Integrated Circuit) in which a drive circuit and a protection circuit are integrally formed on a high-voltage, high-current power device will be a mainstream power device in the future. A voltage control type using an insulated gate electrode (MOS (Metal Oxide Semiconductor) gate) is preferable for gate driving in such a power element. This is because the voltage control type can drive the gate with a smaller current than the current drive type.
[0003]
Among integrated circuits (ICs) in which a plurality of semiconductor elements are integrated on one semiconductor substrate, a circuit including a high withstand voltage element is called a power IC. A device including a MOS gate (power MOSFET (Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), etc.) generally used as the high breakdown voltage device is realized by using RESURF (Reduced Surface Field) technology.
[0004]
This RESURF technology was named by Apple et al. In 1979 and is essentially the same as the offset gate used to realize a lateral high voltage MOS transistor.
[0005]
Hereinafter, a structure for realizing a level shift function using a high-voltage pchMOSFET having a RESURF structure will be described as a conventional semiconductor device.
[0006]
20 is a plan view schematically showing a configuration of a conventional semiconductor device, and FIG. 21 is a schematic cross-sectional view taken along the line DD ′ of FIG.
[0007]
Referring to FIGS. 20 and 21, p-N on the surface of the silicon substrate 101-Epitaxial layers 103a and 103b are separated from each other with p-type isolation diffusion region 105 interposed therebetween. This n-Each of the epitaxial layers 103a and 103b is p-By surrounding the periphery of the surface of the silicon substrate 101 with the p-type isolation diffusion region 105, a high breakdown voltage pchMOSFET formation region and a high breakdown voltage island region are formed.
[0008]
N of high breakdown voltage pchMOSFET formation region-A high breakdown voltage pch-MOSFET is formed in the epitaxial layer 103a. The high breakdown voltage pchMOSFET has a p-type diffusion region 111 serving as a source, a p-type diffusion region 113 serving as a drain, a gate insulating layer 115, and a gate electrode layer 117. The source region 111 and the drain region 113 are n-They are formed on the surface in the epitaxial layer 103a at a distance from each other. In particular, the drain region 113 has a relatively low concentration of p.-It has a two-layer structure of a diffusion region 113a and a relatively high concentration p-type diffusion region 113b. The gate electrode layer 117 is formed on a region sandwiched between the source region 111 and the drain region 113 with a gate insulating layer 115 interposed therebetween.
[0009]
Note that n directly below the source region 111 is n.-Epitaxial layers 103a and p-N so as to be sandwiched between the silicon substrate region 101+A buried diffusion region 107a is formed.
[0010]
The high breakdown voltage pchMOSFET is formed in a track shape in plan as shown in FIG. That is, the drain region 113 is formed to surround the source region 111 with a predetermined distance on the surface of the substrate 101.
[0011]
In addition, in the central portion of the source region 111 formed in a track shape in a plan view, n+Diffusion region 121 is formed in contact with source region 111.
[0012]
N of high voltage island region-In the epitaxial layer 103b, a circuit (not shown) for controlling the operation of the high breakdown voltage pchMOSFET 110 is formed. N-Epitaxial layers 103b and p-N so as to be sandwiched between the silicon substrate region 101+A buried diffusion region 107b is formed.
[0013]
N-On the region where epitaxial layer 103a and p-type diffusion region 105 are in contact with each other and n-A conductive layer 141 serving as a field plate is formed on a region where epitaxial layer 103b and p-type diffusion region 105 are in contact with each other.
[0014]
An insulating layer 123 is formed on the surface of the p-type silicon substrate 101 so as to cover the gate electrode layer 117, the field plate 141, and the like. The insulating layer 123 includes source regions 111 and n+Contact hole 123a reaching the surface of diffusion region 121, contact hole 123g reaching a part of surface of gate electrode layer 117, contact hole 123b reaching a part of surface of p-type diffusion region 113b, and p-type isolation region 105 A contact hole 123c partially reaching the surface is formed.
[0015]
Source region 111 and n through contact hole 123a+A source electrode 125 a is formed so as to be electrically connected to the diffusion region 121. An aluminum wiring layer 143 is formed so as to be electrically connected to the gate electrode layer 117 through the contact hole 123g. The source electrode 125a and the aluminum wiring layer 143 are electrically connected to an element formed in the high voltage island region.
[0016]
The drain electrode 125b electrically connected to the p-type diffusion region 113b through the contact hole 123b and the aluminum wiring layer 125c electrically connected to the p-type isolation diffusion region 105 through the contact hole 123c have a resistor 127 interposed therebetween. Are electrically connected to each other.
[0017]
Here, when the aluminum wiring layer 143 is -biased with respect to the source electrode 125a by the control circuit inside the high breakdown voltage island region, the high breakdown voltage pchMOSFET is turned on. As a result, a current flows through the resistor 127 to generate a voltage signal. In this way, the level shift down function is realized.
[0018]
In the conventional semiconductor device described above, n shown in FIG.-A high voltage is normally applied to the epitaxial layers 103a and 103b. Thereby, in the high breakdown voltage pchMOSFET formation region, n-A pn junction between the epitaxial layer 103a and the p-type isolation diffusion region 105, p-Silicon substrate region 101 and n-A depletion region 150 (region surrounded by a dotted line) expands from a pn junction with the epitaxial layer 103a. This depletion region 150 includes p-type diffusion region 113b, source region 111, and n+Diffusion region 121 and n-A portion of the epitaxial layer 103a and n+It spreads over most of the high breakdown voltage pchMOSFET formation region excluding a part of the buried diffusion region 107a. As described above, since most of the high breakdown voltage pchMOSFET 10A is taken into the depletion region 150, the high breakdown voltage pchMOSFET 10A can obtain a high breakdown voltage.
[0019]
In the high voltage island region, n-Pn junction between epitaxial layer 103b and p-type isolation diffusion region 105, n-Epitaxial layers 103b and p-A depletion region 150 (region surrounded by a dotted line) extends from a pn junction with the silicon substrate region 101 or the like. This depletion region 150 is formed so as to surround the periphery of the high voltage island region. Normally, in the high withstand voltage island region, an element (for example, a MOS transistor or the like) constituting a circuit is not formed in a region where the depletion region 150 extends. This is because when these elements are taken into the depletion region 150, accurate operation becomes difficult.
[0020]
[Problems to be solved by the invention]
In the conventional semiconductor device shown in FIGS. 20 and 21, the potential of the source electrode 125a and the aluminum wiring layer 143 is controlled by a drive circuit in the high voltage island region. For this reason, the source electrode 125 a and the aluminum wiring layer 143 are drawn from the high breakdown voltage pchMOSFET formation region to the high breakdown voltage island region, and cross over the p-type isolation diffusion region 105.
[0021]
Usually n-The p-type isolation diffusion region 105 surrounding the epitaxial layer 103a is set to the lowest potential (for example, substrate potential). As a result, n-The epitaxial layer 103a and the p-type isolation diffusion region 105 are always reverse-biased, and a high resistance depletion region exists in the pn junction, and a breakdown voltage is secured by this depletion region.
[0022]
However, as described above, when the high-potential aluminum wiring layer 143 and the source electrode 125a cross over the p-type isolation diffusion region 105, the p-type isolation diffusion region 105 and n-The extension of the depletion layer at the pn junction with the epitaxial layer 103a is hindered, and the breakdown voltage is lowered.
[0023]
In order to prevent this decrease in breakdown voltage, a method of increasing the thickness of the insulating layer 123, n-As shown in FIG. 21, a field plate 141 is formed on the pn junction between the epitaxial layer 103a and the p-type isolation diffusion region 105 to shield the electric field. A method of stabilizing the surface electric field by bonding has been used.
[0024]
However, as the withstand voltage is increased, higher insulation strength is required for the insulating layer 123 itself between the field plate 141 and the aluminum wiring layer 143 (or the source electrode 125a). In order to ensure high insulation strength, it is necessary to increase the thickness of the insulating layer 123 considerably, and the film formation time of the insulating layer 123 becomes long. As a result, there is a problem that throughput is lowered and process cost is considerably increased.
[0025]
The high breakdown voltage pchMOSFET is formed separately from the high breakdown voltage island region. For this reason, of course, there is also a problem that the chip area increases.
[0026]
Therefore, an object of the present invention is to provide a semiconductor device having a good throughput and a small chip area.
[0027]
[Means for Solving the Problems]
  The semiconductor device of the present invention isSecond conductivity typeA semiconductor substrate, a first impurity region of a first conductivity type,A control element;High voltage element,resistanceAnd.
[0028]
  First1 impurity region is a semiconductor substrateOn the boardIs formed.The control element is formed in the first impurity region.High voltage elementThe first impurity region so as to be sandwiched between the control element and the second conductivity type region of the semiconductor substrateAnd has a breakdown voltage of 150V or more.The high-breakdown-voltage element has a first electrode and a second electrode disposed closer to the end portion of the first impurity region than the first electrode.Control elementIs highA circuit for controlling the withstand voltage element is configured.The resistor is for realizing a level shift down function, and is formed so as to electrically connect the second electrode of the high breakdown voltage element and the second conductivity type region of the semiconductor substrate.
[0029]
  Preferably in the above aspect, the high withstand voltage element isSemiconductor substrateA pair of second conductivity types disposed on the surface at a distance from each other;2An impurity region and a pair of first2Sandwiched between impurity regionsregionA high breakdown voltage insulated gate field effect transistor portion having a gate electrode layer formed thereon with a gate insulating layer interposed therebetween is included.One of the pair of second impurity regions is formed from the gate electrode layer toward the end of the first impurity region.
[0030]
  Preferably in the above aspect, a pair of first2One of the impurity regions isIn contact with the second electrodeFormed high impurity concentration region,Formed in contact with the high impurity concentration region and from the gate electrode layer to the high impurity concentration regionAnd a low impurity concentration region. From the edge on the gate electrode layer side of the low impurity concentration region to the edge on the high impurity concentration region sideSemiconductor substrateThe length along the surface is 50 μm or more.
[0032]
  Preferably, in the above aspect, the first impurity region has a higher impurity concentration than the first region and the first region, andSemiconductor substrateAnd a second region disposed adjacent to the first region on the surface. 1st pair2One of the impurity regions is formed in the first region, and the control element is formed in the second region.
[0033]
  Preferably, in the above aspect, the first impurity region has a first region and a second region having an impurity concentration higher than that of the first region and disposed in contact with the lower surface of the first region. 1st pair2One and the other of the impurity regions and the impurity region constituting the control element are formed in the first region. The second region is a pair of first2It is not disposed in the region directly below one of the impurity regions, but is disposed in a region directly below the impurity region constituting the control element.
[0034]
  Preferably in the above aspect,One of the pair of second impurity regions has a high impurity concentration region and a low impurity concentration region formed in contact with the high impurity concentration region and extending from the gate electrode layer to the high impurity concentration region. The length along the surface of the semiconductor substrate from the end on the gate electrode layer side of the low impurity concentration region to the end on the high impurity concentration region side is 50 μm or more.High breakdown voltage element is high impurity concentration regionWithinThe first conductivity type formed3Impurity region furtherPossessing.The second electrode is formed in contact with the third impurity region.
[0036]
  In the above aspect, preferably, the first impurity regionWithinThe second conductivity type formed3Impurity region and3Impurity regionWithinThe first conductivity type formed4Impurity region and4The first sandwiched between the impurity region and the first impurity region3There is further provided a second high voltage insulated gate field effect transistor having a second gate electrode layer formed on the impurity region with a second gate insulating layer interposed. This second gate electrode layer isSecond electrodeAnd are electrically connected.The resistor is electrically connected between the first resistor electrically connecting the second electrode and the third and fourth impurity regions, and between the third and fourth impurity regions and the second conductivity type region of the semiconductor substrate. And a second resistor connected to each other.
[0037]
Preferably, in the above aspect, the second high withstand voltage insulated gate field effect transistor is disposed closer to the end of the first impurity region than the high withstand voltage insulated gate field effect transistor portion.
[0038]
  In the above aspect, preferably, the second gate electrode layer and the second gate electrode layer3And second4The impurity region is electrically connected via a diode.
[0039]
  In the above aspect, the anode side of the diode is preferably the first side.3And second4It is electrically connected to the impurity region, and the cathode side of the diode is electrically connected to the second gate electrode layer.
[0040]
In the above aspect, the diode is preferably a Zener diode.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0042]
Embodiment 1
1 and 2 are a bird's-eye view and a cross-sectional view schematically showing a configuration of a semiconductor device having a level shift structure according to the first embodiment of the present invention.
[0043]
Referring to FIGS. 1 and 2, p-The surface of the silicon substrate 1 has n-An epitaxial layer 3 is formed. N-N in contact with the lower surface of the epitaxial layer 3+A buried diffusion region 7 is formed. This n-The epitaxial layer 3 is surrounded by a p-type isolation diffusion region 5 on the substrate surface to form a high withstand voltage island region.
[0044]
In the present embodiment, the high breakdown voltage pchMOSFET 10A and the control element are mixedly formed in this single high breakdown voltage island region.
[0045]
The high breakdown voltage pchMOSFET 10A includes a p-type diffusion region 9 and p-A diffusion region 13a, a p-type diffusion region 13b, a gate insulating layer 15, and a gate electrode layer 17 are provided. The p-type diffusion region 9 constitutes the source region, and p-A two-layer structure of the diffusion region 13 a and the p-type diffusion region 13 b constitutes the drain region 13. Gate electrode layer 17 is formed on a region sandwiched between source region 9 and drain region 13 with gate insulating layer 15 interposed, and is made of, for example, polycrystalline silicon into which an impurity is introduced.
[0046]
Note that n is adjacent to the source region 9.+The diffusion region 21 is n-It is formed on the surface of the epitaxial layer 3.
[0047]
The control element is an element constituting a circuit for controlling the high breakdown voltage pchMOSFET 10A, and corresponds to, for example, the pchMOSFET 30. This pchMOSFET 30 has a pair of p-type diffusion regions 31, 31, a gate insulating layer 33, and a gate electrode layer 35. A pair of p-type diffusion regions 31, 31 to be source / drain regions are separated from each other by n-It is formed on the surface of the epitaxial layer 3. The gate electrode layer 35 is formed on a region sandwiched between the pair of p-type diffusion regions 31 and 31 with a gate insulating layer 33 interposed therebetween.
[0048]
In addition, there is n between the high breakdown voltage pchMOSFET 10A and the control element 30.-Only the n-type region of the epitaxial layer 3 exists.
[0049]
An insulating layer 23 is formed so as to cover the high breakdown voltage pchMOSFET 10A and the control element 30. The insulating layer 23 includes the source region 9 and n+A contact hole 23a exposing a partial surface of the diffusion region 21, a contact hole 23b exposing a partial surface of the p-type diffusion region 13b, and a contact hole 23c exposing a partial surface of the p-type isolation diffusion region 5. Contact holes 25d and 25d exposing part of the surface of the pair of p-type diffusion regions 31 and 31 are formed.
[0050]
P-type diffusion region 9 and n through contact hole 23a+A wiring layer 25 a serving as a source electrode is formed so as to be electrically connected to the diffusion region 21. A wiring layer 25b serving as a drain electrode is formed so as to be electrically connected to p-type diffusion region 13b through contact hole 23b. A wiring layer 25c is formed so as to be electrically connected to p-type isolation diffusion region 5 through contact hole 23c. Wiring layers 25d and 25d are formed so as to be electrically connected to each of p-type diffusion regions 31 and 31 through contact holes 23d and 23d, respectively. These wiring layers 25a, 25b, 25c, and 25d are made of aluminum, for example.
[0051]
The wiring layers 25b and 25c are electrically connected to each other via a resistor 27.
[0052]
Here, the high breakdown voltage pchMOSFET 10A has a breakdown voltage of 150V or more. That is, the breakdown voltage between the source region 9 and the drain region 13 of the high breakdown voltage pchMOSFET 10A is 150V or more. In order to ensure this breakdown voltage, p-The distance L (FIG. 2) from the end of the diffusion region 13a on the p-type diffusion region 13b side to the end on the gate electrode 17 side is 50 μm or more.
[0053]
n+The buried diffusion region 7 exists at least in the region directly under the control element, and preferably extends directly under the source region 9 of the high breakdown voltage pchMOSFET 10A.
[0054]
The high withstand voltage pchMOSFET 10A has n higher than the control element 30.-Arranged on the end side of the epitaxial layer 3. The source region 9 of the high breakdown voltage pchMOSFET 10A is disposed on the control element side, and the drain region 13 is disposed on the p-type isolation region 5 side.
[0055]
The operation of the semiconductor device of this embodiment will be described below.
First, the potential of the gate electrode layer 17 is -biased with respect to the potential of the source electrode 25a by a circuit constituted by the control element 30 and the like, and the high breakdown voltage pchMOSFET 10A is turned on. As a result, a current flows through the resistor 27 and a voltage signal is generated. In this way, the level shift down function is realized.
[0056]
In this embodiment, n-When a high potential is applied to the epitaxial layer 3, a depletion region 50 (region surrounded by a dotted line) is generated as shown in FIG. This depletion region 50 is n-A pn junction between the epitaxial layer 3 and the p-type isolation diffusion region 5, n-Epitaxial layer 3 and p-It spreads from the pn junction etc. with the silicon substrate region 1 and n-It spreads near the outer periphery of the epitaxial layer 3. Thereby, the drain region 13 side from the gate electrode 17 of the high breakdown voltage pchMOSFET 10A is taken into the depletion region 50 except for a part of the p-type diffusion region 13b.
[0057]
Even when the depletion region 50 is generated as described above, by applying a potential to the gate electrode layer 17 and forming an inversion layer immediately below it, the high breakdown voltage pchMOSFET 10A is turned on and operates accurately.
[0058]
In the semiconductor device of the present embodiment, there is n between the high breakdown voltage pchMOSFET 10A and the control element 30.-Only the n-type region of the epitaxial layer 3 exists. That is, the p-type isolation diffusion region 5 that is the substrate potential region does not exist between the high breakdown voltage pchMOSFET 10A and the control element 30. For this reason, the wiring layer (the gate electrode layer 17 and the source electrode 25a having high potentials) connecting the high breakdown voltage pchMOSFET 10A and the control element 30 does not pass over the p-type isolation diffusion region 5. Therefore, the extension of the depletion region is not inhibited by the wiring layer passing over the p-type isolation diffusion region 5. Therefore, it is not necessary to increase the thickness of the insulating layer 23 between the wiring layer and the substrate. Therefore, the film formation time of the insulating layer 23 can be significantly shortened compared to the conventional example, and good throughput can be obtained.
[0059]
In the conventional example shown in FIG. 20 and FIG. 21, the depletion region spreads near the end of the high voltage island region, so that the element cannot be arranged. On the other hand, the high breakdown voltage pchMOSFET ensures a high breakdown voltage by actively depleting the drain region 13 side from the gate electrode layer 17. For this reason, this high breakdown voltage pchMOSFET can be arranged near the end of the high breakdown voltage island region. Therefore, in the semiconductor device of the present embodiment, the high breakdown voltage pchMOSFET 10A is disposed near the end of the high breakdown voltage island region, that is, near the p-type isolation diffusion region 5.
[0060]
Thus, in the semiconductor device of the present embodiment, the high breakdown voltage pchMOSFET 10A and the control element 30 have the same n-Since it is formed in the epitaxial layer 3, it is not necessary to provide a high breakdown voltage pchMOSFET formation region separately from the high breakdown voltage island region. Further, the high breakdown voltage pchMOSFET can be arranged in the high breakdown voltage island region without enlarging the conventional high breakdown voltage island region. Therefore, an increase in chip area can be significantly suppressed.
[0061]
In addition, since it is not necessary to provide the p-type isolation diffusion region 5 between the high breakdown voltage pchMOSFET 10A and the control element 30, the plane occupation area can be reduced accordingly.
[0062]
In the conventional example shown in FIGS. 20 and 21, since the high breakdown voltage pchMOSFET has a track shape, the facing area between the source region 111 and the drain region 113 is large. For this reason, as shown in FIG. 4, the parasitic capacitance C of the capacitor composed of the source region S and the drain region D of the high breakdown voltage pchMOSFET 110 becomes large. Therefore, the charge / discharge current (dV / dt current) of this capacitor generated when the potential on the source region S side or the drain region D side changes is generated at a level close to the signal current, which is an obstacle to the level shift operation. .
[0063]
On the other hand, in the semiconductor device of the present embodiment, as shown in FIGS. 1 and 2, the source region 9 and the drain region 13 of the high breakdown voltage pchMOSFET 10A are linearly opposed. For this reason, the parasitic capacitance of the high breakdown voltage pchMOSFET 10A can be reduced. Therefore, the charge / discharge current of the capacitor formed between the source region 9 and the drain region 13 of the high breakdown voltage pchMOSFET is also greatly reduced, and an accurate element operation can be realized.
[0064]
In the semiconductor device of the present embodiment, there is no p-type isolation diffusion region 5 between the high breakdown voltage pchMOSFET 10A and the control element formation region. However, the source potential of the high withstand voltage pchMOSFET is always less than or equal to the island potential of the high withstand voltage island region (n-By setting the relationship so that the potential is equal to or less than the potential of the epitaxial layer 3, the main current of the high breakdown voltage pchMOSFET 10A can be prevented from flowing into the high breakdown voltage island region itself. That is, by setting each potential as described above, sufficient electrical isolation can be ensured even if there is no pn isolation between the high breakdown voltage pchMOSFET 10A and the control element formation region 30.
[0065]
In the present embodiment, n+The buried diffusion region 7 is located immediately below the control element 30. For this reason, during the operation of the high breakdown voltage pchMOSFET, n+Buried diffusion region 7 and p-It is n that the depletion region extends from the pn junction with the silicon substrate 1 to the control element 30 side.+This is prevented by the buried diffusion region 7. Therefore, the depletion layer does not extend to the vicinity of the source / drain region 31 of the control element 30, and therefore, the control element 30 is prevented from causing punch-through.
[0066]
In FIG. 1 and FIG.-N in contact with the lower surface of the epitaxial layer 3+The configuration in which the buried diffusion region 7 is provided has been described. However, as shown in FIG. 3, the n-type region 3 forming the high voltage island region is n-It may have a two-layer structure of region 3a and n-type region 3b. In this case, the n-type region 3b is provided in a central portion of the high withstand voltage island region where the control element 30 is formed. n-Region 3a surrounds the periphery of n-type region 3b in the high breakdown voltage island region, and is arranged in a region where drain region 13 of high breakdown voltage pchMOSFET 10A is formed. The n-type region 3b may extend up to just below the source region 9 of the high breakdown voltage pchMOSFET.
[0067]
Also in the configuration shown in FIG. 3, since the control element 30 is formed in the region of the n-type region 3 having a relatively high concentration, the control element is prevented from punching through as described above.
[0068]
Embodiment 2
5 and 6 are a bird's-eye view and a cross-sectional view schematically showing the configuration of the semiconductor device having the level shift structure according to the second embodiment of the present invention.
[0069]
Referring to FIGS. 5 and 6, in the semiconductor device of the present embodiment, the configuration of the first embodiment is n.+A diffusion region 19a is newly provided, and a high breakdown voltage pch IGBT 10B is configured. That is, the high breakdown voltage pchIGBT 10B includes the p-type diffusion region 11 and the p-type diffusion region 11.-Diffusion region 13a, p-type diffusion region 13b, n+The diffusion region 19a, the gate insulating layer 15, and the gate electrode layer 17 are included.
[0070]
This n+The diffusion region 19a is formed on the substrate surface in the p-type diffusion region 13b. The electrode 25b is n+It contacts only the surface of the diffusion region 19a.
[0071]
In addition, since it is the same as that of Embodiment 1 about another structure, the same code | symbol is attached | subjected about the same member and the description is abbreviate | omitted.
[0072]
In the present embodiment, the high breakdown voltage element operates as a pch IGBT by adopting the configuration shown in FIGS. 5 and 6. The operation will be described below.
[0073]
First, the potential of the gate electrode layer 17 is negatively biased with respect to the potential of the source electrode 25a by a circuit including the control element 30. As a result, an inversion layer is formed immediately below the gate electrode layer 17, and the hole current is reduced to p.-It flows into the p-type diffusion region 13b through the diffusion region 13a. And this Hall current is n+A pn junction composed of the diffusion region 19a and the p-type diffusion region 13b is forward biased. As a result, n-Epitaxial layer 3, p-type diffusion region 13b and n+The npn bipolar transistor formed of diffusion region 19a is turned on. And the electron current is n-The epitaxial layer 3 is n+It flows toward the diffusion region 21.
[0074]
As described above, the on-current during the on-operation can be increased as compared with the first embodiment by performing the IGBT operation of the high breakdown voltage element. For this reason, the element formation region of the high breakdown voltage element can be made smaller than that in the first embodiment.
[0075]
In addition, n shown in FIGS.+Instead of providing the buried diffusion region 7, an n-type region for forming a high voltage island region as shown in FIG.-A two-layer structure of the region 3a and the n-type region 3b may be used.
[0076]
Embodiment 3
8 and 9 are a bird's-eye view and a cross-sectional view schematically showing the configuration of the semiconductor device having the level shift structure in the third embodiment.
[0077]
Referring to FIGS. 8 and 9, in the semiconductor device of the present embodiment, electrode 25b in the second embodiment is connected to p-type diffusion region 13b and n.+It is connected to both the diffusion region 19a.
[0078]
In addition, since it is the same as that of Embodiment 2 about another structure, the same code | symbol is attached | subjected about the same member and the description is abbreviate | omitted.
[0079]
In the second embodiment, p-type diffusion region 13b is in a floating state. For this reason, n-Epitaxial layer 3, p-type diffusion region 13b and n+Current amplification factor h of npn bipolar transistor comprising diffusion region 19bFEIs large, the BPN of this npn bipolar transistor is required before a high breakdown voltage is obtained by the RESURF effect.CEOThe withstand voltage may be limited by (the voltage between the collector and the emitter with the base open). In the second embodiment, the above-described npn bipolar transistor is turned on by a large capacitor charge / discharge current (dV / dt current) generated by the parasitic capacitance between the p-type diffusion region 11 and the p-type diffusion region 13. There is a possibility.
[0080]
On the other hand, in the present embodiment, the electrode 23b is n+Since it is connected to both the diffusion region 19b and the p-type diffusion region 13b, the above problems do not occur.
[0081]
However, the on operation in the present embodiment is slightly different from that in the second embodiment. Specifically, in this embodiment, the hole current is n.+The npn bipolar transistor described above is turned on by a voltage drop when flowing through the p-type diffusion region 13b immediately below the diffusion region 19b. Therefore, the IGBT operation is weaker than in the second embodiment. However, this disadvantage is n+The connection structure between the diffusion region 19b and the electrode 25b can be improved by a method such as further improvement.
[0082]
Further, n shown in FIG. 8 and FIG.+Instead of providing the buried diffusion region 7, an n-type region 3 for forming a high voltage island region as shown in FIG.-A two-layer structure of the region 3a and the n-type region 3b may be used.
[0083]
Embodiment 4
FIG. 11 is a bird's-eye view showing the configuration of the semiconductor device having the level shift structure according to the fourth embodiment of the present invention. 12 is a schematic cross-sectional view taken along the line AA ′ of FIG. A cross section taken along the line BB ′ of FIG. 11 is the same as the configuration shown in FIG.
[0084]
Referring to FIG. 2, FIG. 11, and FIG.+The surface of the silicon substrate 1 has n-An epitaxial layer 3 is formed. This n-N in contact with the lower surface of the epitaxial layer 3+A buried diffusion region 7 is formed. This n+The epitaxial layer 3 is surrounded by a p-type isolation / diffusion region 5 on the substrate surface to constitute a high voltage island region.
[0085]
In the present embodiment, a high breakdown voltage pchMOSFET 10A, a high breakdown voltage nchMOSFET 50A, and a control element 30 constituting a circuit for controlling these transistors are formed in the high breakdown voltage island region.
[0086]
The high breakdown voltage nchMOSFET 50A is disposed adjacent to the high breakdown voltage pchMOSFET 10A along the end of the high breakdown voltage island region. The high breakdown voltage nch-MOSFET 50A includes a p-type diffusion region 51, n+A diffusion region 53, a gate insulating layer 55, and a gate electrode layer 57 are provided. The p-type diffusion region 51 is n-It is selectively formed on the surface of the epitaxial layer 3. N+The diffusion region 53 is formed on the surface in the p-type diffusion region 51. The gate electrode layer 57 has n+Diffusion region 53 and n-Formed on the region of p-type diffusion region 51 sandwiched between epitaxial layers 3 with gate insulating layer 55 interposed. The high breakdown voltage nchMOSFET 50A constitutes a DMOSFET.
[0087]
N+Electrode 25e is formed so as to be electrically connected to both diffusion region 53 and p-type diffusion region 51 through contact hole 23e.
[0088]
The electrode 25e is electrically connected via the electrode 25c and the resistor 27a, and electrically connected via the electrode 25b and the resistor 27b. The electrode 25b is electrically connected to the gate electrode layer 57 of the high breakdown voltage nchMOSFET 50A.
[0089]
The configuration of the high breakdown voltage pchMOSFET 10A and the control element 30 is the same as the configuration of the first embodiment shown in FIGS. 1 and 2, and therefore, the same members are denoted by the same reference numerals and the description thereof is omitted. Is omitted.
[0090]
The operation of the high breakdown voltage pchMOSFET 10A in the present embodiment is the same as that of the first embodiment described above, but an additional operation is added. As described in the first embodiment, when the high voltage pchMOSFET 10A is turned on, a voltage is generated in the resistor 27b. When this voltage is applied to the gate electrode layer 57 of the high breakdown voltage nchMOSFET 50A, an inversion layer is generated in the p-type diffusion region 51 immediately below the gate electrode layer 57, and the high breakdown voltage nchMOSFET 50A is turned on. Since the high breakdown voltage nchMOSFET 50A is turned on, a current flows through the resistor 27a and a current signal is generated. In this way, the level shift down function is realized.
[0091]
In the semiconductor device of the present embodiment, the high breakdown voltage pchMOSFET 10A is used only for driving the gate electrode layer 57 of the high breakdown voltage nchMOSFET 50A, and therefore can be formed within a small plane occupation area. Furthermore, since the high breakdown voltage nchMOSFET 50A has an electron mobility larger than that of the hole, generally, when it is formed to have the same area as the plane occupation area of the high breakdown voltage pchMOSFET 10A, it is possible to flow three times the on-current. Therefore, the plane occupation area of the high breakdown voltage element can be reduced as compared with the first embodiment.
[0092]
In addition, since all the elements are in the MOSFET operation, the speed can be made faster than the IGBT operations in the second and third embodiments. In addition, since there is no portion performing a bipolar operation, the risk of latch-up due to parasitic thyristor operation is small.
[0093]
Also, n shown in FIGS. 11 and 12+Instead of providing the buried diffusion region 7, an n-type region 3 for forming a high voltage island region as shown in FIG.-A two-layer structure of the region 3a and the n-type region 3b may be used.
[0094]
Embodiment 5
FIG. 14 is a cross sectional view schematically showing a configuration of a semiconductor device having a level shift structure in the fifth embodiment of the present invention.
[0095]
Referring to FIG. 14, in the present embodiment, high breakdown voltage pchMOSFET 10A and high breakdown voltage nchMOSFET 50A are formed as high breakdown voltage elements as in the fourth embodiment. In the present embodiment, the high breakdown voltage nchMOSFET 50A is located closer to the end of the high breakdown voltage island region than the high breakdown voltage pchMOSFET 10A. The source / drain regions of the high breakdown voltage pchMOSFET 50A and the source / drain regions 9, 13 of the high breakdown voltage pchMOSFET 10A are arranged on a straight line.
[0096]
In addition, since each structure of nchMOSFET 50A and high voltage | pressure-resistant pchMOSFET10A is the same as that of the structure demonstrated in Embodiment 4, the same code | symbol is attached | subjected about the same member and the description is abbreviate | omitted.
[0097]
The overall operation of the high voltage element is also the same as in the fourth embodiment.
In the present embodiment, the source / drain regions 9 and 13 of the high breakdown voltage pchMOSFET 10A and the source / drain regions of the high breakdown voltage nchMOSFET 50A are formed on the same straight line. For this reason, the plane occupation area of the high breakdown voltage element can be further reduced as compared with the fourth embodiment.
[0098]
Note that the n-type region 3 constituting the high voltage island region is n as shown in FIG.-It may have a two-layer structure of region 3a and n-type region 3b.
[0099]
Embodiment 6
In the configuration of the fourth embodiment shown in FIGS. 11 and 12, when the high breakdown voltage pch-MOSFET is turned on, a current flows through the resistors 27b and 27a. The voltage generated by the resistor 27b is applied between the electrode 25e and the gate electrode layer 57, and the high breakdown voltage nch MOSFET is turned on. However, if the voltage generated by the resistor 27b is too large, the gate insulating layer 55 may break down. The present embodiment solves such a problem.
[0100]
FIG. 16 is a schematic cross-sectional view showing the configuration of the semiconductor device having the level shift structure according to the sixth embodiment of the present invention. This figure is a view showing a cross section corresponding to the cross section taken along the line AA 'of FIG.
[0101]
Referring to FIG. 16, in the present embodiment, electrode 25e and gate electrode layer 57 are electrically connected with diode 60 interposed therebetween. The diode 60 is connected to the electrode 25e on the anode side and to the gate electrode layer 57 on the cathode side.
[0102]
This diode 60 is a Zener diode, and is a clamping diode that breaks down below the breakdown voltage of the gate insulating layer 55. In other words, for example, when the breakdown voltage of the gate insulating layer 55 is 10V, the Zener diode 60 breaks down at less than 10V, whereby a current flows from the gate electrode layer 57 side to the electrode 25e side. Thereby, it is avoided that a voltage higher than the withstand voltage of the gate insulating layer 55 is applied to the gate electrode layer 57. Therefore, even when the voltage generated in the resistor 27b is large, the gate insulating layer 55 is prevented from causing dielectric breakdown.
[0103]
In addition, since it is the same as that of Embodiment 4 mentioned above about the structure other than this, the same code | symbol is attached | subjected about the same member and the description is abbreviate | omitted.
[0104]
The configuration provided with the Zener diode 60 can also be applied to the configurations shown in FIGS. 13 to 15. By applying this configuration, the voltage generated in the resistor 27b is increased as in the present embodiment. Even in this case, it is possible to obtain the effect that the dielectric breakdown of the gate insulating layer 55 can be prevented. A configuration in which this Zener diode is provided in the configurations shown in FIGS. 13 to 15 is shown in FIGS. 17 corresponds to FIG. 13, FIG. 18 corresponds to FIG. 14, and FIG. 19 corresponds to FIG.
[0105]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0106]
【The invention's effect】
In the semiconductor device of the present invention, only the first conductivity type region exists between the high voltage element and the control element. Therefore, the wiring layer connecting the high breakdown voltage element and the control element is not positioned on the pn junction between the first conductivity type region and the second conductivity type region. Therefore, the extension of the depletion layer at the pn junction is not hindered, and therefore it is not necessary to increase the thickness of the insulating layer between the wiring layer and the substrate. Therefore, the film formation time of this insulating layer is significantly shortened compared to the conventional example, and a good throughput can be obtained.
[0107]
Further, since the high breakdown voltage element and the control element are formed in the same impurity region, the plane occupation area can be reduced. Therefore, an increase in chip area can be suppressed.
[0108]
  According to a preferred aspect, the high breakdown voltage element isSemiconductor substrateA pair of second conductivity types disposed on the surface at a distance from each other;2An impurity region and a pair of first2Sandwiched between impurity regionsSemiconductor substrateA high-voltage insulated gate field effect transistor section having a gate electrode layer formed on the surface with a gate insulating layer interposed therebetween. A pair of first of the high voltage insulated gate field effect transistor section.2The breakdown voltage between the impurity regions is 150 V or more. Thereby, a good throughput can be obtained in a high breakdown voltage element including a high breakdown voltage insulated gate field effect transistor section.
[0109]
  According to a preferred aspect, a pair of first2One of the impurity regions isSemiconductor substrateA high impurity concentration region formed on the surface, and between the high impurity concentration region and the gate electrode layer;Semiconductor substrateA low impurity concentration region formed on the surface and in contact with the high impurity concentration region. From the edge on the gate electrode layer side of the low impurity concentration region to the edge on the high impurity concentration region sideSemiconductor substrateThe length along the surface is 50 μm or more. Thus, since the length of the low impurity concentration region is 50 μm or more, the high breakdown voltage element including the high breakdown voltage insulated gate field effect transistor portion can ensure a breakdown voltage of 150 V or more.
[0111]
In a preferred aspect, since the control element is arranged in the second region having a relatively high concentration, the depletion layer is prevented from extending to the control element side. Thereby, when the control element is, for example, a MOS transistor, punch-through can be prevented.
[0112]
In a preferred aspect, since the second region having a relatively high concentration is arranged in the region directly under the control element, the depletion layer is prevented from extending from the lower side of the control element to the control element side. Thereby, when the control element is, for example, a MOS transistor, punch-through can be prevented.
[0113]
  According to a preferred aspect, the first3By further providing the impurity region, the high breakdown voltage element can perform the IGBT operation. For this reason, since the on-current that flows when the IGBT is on can be larger than that of a normal MOS transistor, it is possible to further reduce the formation region of the high breakdown voltage element.
[0115]
  According to a preferred aspect, the first impurity regionWithinThe second conductivity type formed3Impurity region and3Impurity regionWithinThe first conductivity type formed4Impurity region and4The first sandwiched between the impurity region and the first impurity region3There is further provided a second high voltage insulated gate field effect transistor having a second gate electrode layer formed on the impurity region with a second gate insulating layer interposed. The second gate electrode layer is a pair of first layers2Electrically connected to one of the impurity regions,3And second4Impurity regionSecond electrodeAnd second1 pieceIs electrically connected via anti-3And second4Impurity regionSecond conductivity type region of semiconductor substrateAnd secondTwoIt is electrically connected through resistance. As a result, a level shift down function can be realized.
[0116]
According to a preferred aspect, the second high withstand voltage insulated gate field effect transistor is arranged closer to the end of the first impurity region than the high withstand voltage insulated gate field effect transistor portion. Thereby, the plane occupation area of the high voltage element can be further reduced.
[0117]
  According to a preferred aspect, the second gate electrode layer and the second gate electrode layer3And second4The impurity region is electrically connected via a diode. By making this diode breakdown below the breakdown voltage of the second gate insulating layer, the first1 pieceEven if the voltage generated by the resistance is large, the second gate insulating layer is prevented from causing dielectric breakdown.
[0118]
  According to a preferred aspect, the anode side of the diode is3And second4It is electrically connected to the impurity region, and the cathode side of the diode is electrically connected to the second gate electrode layer. Thereby, the diode can be operated as a Zener diode.
[0119]
According to a preferred aspect, the diode is a Zener diode. By operating the diode as a Zener diode in this way, it is possible to breakdown the diode below the breakdown voltage of the second gate insulating layer.
[Brief description of the drawings]
FIG. 1 is a bird's eye view schematically showing a configuration of a semiconductor device having a level shift structure according to a first embodiment of the present invention;
FIG. 2 is a cross sectional view schematically showing a configuration of a semiconductor device having a level shift structure in the first embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view showing a modification of the high withstand voltage island region in the semiconductor device having the level shift structure according to the first embodiment of the present invention.
FIG. 4 is a circuit diagram for explaining the generation of parasitic capacitance in a high voltage pchMOSFET.
FIG. 5 is a bird's-eye view schematically showing a configuration of a semiconductor device having a level shift structure in a second embodiment of the present invention.
FIG. 6 is a cross sectional view schematically showing a configuration of a semiconductor device having a level shift structure in a second embodiment of the present invention.
FIG. 7 is a schematic cross-sectional view showing a modified example of the high withstand voltage island region in the semiconductor device having the level shift structure according to the second embodiment of the present invention.
FIG. 8 is a bird's-eye view schematically showing a configuration of a semiconductor device having a level shift structure in a third embodiment of the present invention.
FIG. 9 is a cross sectional view schematically showing a configuration of a semiconductor device having a level shift structure in a third embodiment of the present invention.
FIG. 10 is a schematic cross-sectional view showing a modification of the high withstand voltage island region in the semiconductor device having the level shift structure in the third embodiment of the present invention.
FIG. 11 is a bird's-eye view schematically showing a configuration of a semiconductor device having a level shift structure in a fourth embodiment of the present invention.
FIG. 12 is a cross sectional view schematically showing a configuration of a semiconductor device having a level shift structure in a fourth embodiment of the present invention.
FIG. 13 is a schematic sectional view showing a modification of the high withstand voltage island region in the semiconductor device having the level shift structure in the fourth embodiment of the present invention.
FIG. 14 is a cross sectional view schematically showing a configuration of a semiconductor device having a level shift structure in a fifth embodiment of the present invention.
FIG. 15 is a schematic sectional view showing a modification of the high withstand voltage island region in the semiconductor device having the level shift structure according to the fifth embodiment of the present invention;
FIG. 16 is a cross sectional view schematically showing a configuration of a semiconductor device having a level shift structure in a sixth embodiment of the present invention.
17 is a schematic cross-sectional view showing a configuration when a diode is provided in the configuration shown in FIG.
18 is a schematic cross-sectional view showing a configuration when a diode is provided in the configuration shown in FIG.
19 is a schematic cross-sectional view showing a configuration when a diode is provided in the configuration shown in FIG.
FIG. 20 is a plan view schematically showing a configuration of a conventional semiconductor device.
FIG. 21 is a schematic cross-sectional view taken along the line DD ′ of FIG.
[Explanation of symbols]
1 p-Silicon substrate, 3 n-Epitaxial layer, 5 p-type isolation diffusion region, 7 n+Buried diffusion region, 11 p-type diffusion region, 13a p-Diffusion region, 13b
p-type diffusion region, 15 gate insulating layer, 17 gate electrode, 19an+Diffusion region, 51 p-type diffusion region, 53 n+Diffusion region, 55 gate insulating layer, 57 gate electrode.

Claims (11)

第２導電型の半導体基板と、
前記半導体基板に形成された第１導電型の第１不純物領域と、
前記第１不純物領域に形成された制御用素子と、
前記制御用素子と前記半導体基板の第２導電型の領域との間に挟まれるように前記第１不純物領域に形成され、かつ１５０Ｖ以上の耐圧を有する高耐圧素子とを備え、
前記高耐圧素子は、第１電極と、前記第１電極よりも前記第１不純物領域の端部側に配置された第２電極とを有し、
前記制御用素子は前記高耐圧素子を制御する回路を構成し、さらに
前記高耐圧素子の前記第２電極と前記半導体基板の第２導電型の領域との間を電気的に接続するように形成された、レベルシフトダウン機能を実現するための抵抗を備えた、半導体装置。A semiconductor substrate of a second conductivity type,
A first impurity region of a first conductivity type formed in the semiconductor base plate,
A control element formed in the first impurity region;
A high breakdown voltage element formed in the first impurity region so as to be sandwiched between the control element and the second conductivity type region of the semiconductor substrate and having a breakdown voltage of 150 V or more ,
The high withstand voltage element includes a first electrode and a second electrode disposed closer to an end portion of the first impurity region than the first electrode;
The control element constitutes a circuit for controlling the high voltage element, and
A semiconductor having a resistor for realizing a level shift down function, which is formed so as to electrically connect the second electrode of the high breakdown voltage element and the second conductivity type region of the semiconductor substrate. apparatus. 前記高耐圧素子は、前記半導体基板の表面に互いに距離を隔てて配置された第２導電型の１対の第２不純物領域と、１対の前記第２不純物領域に挟まれる領域上にゲート絶縁層を介在して形成されたゲート電極層とを有する高耐圧絶縁ゲート電界効果トランジスタ部を含み、
１対の前記第２不純物領域の一方が前記ゲート電極層から前記第１不純物領域の端部に向かって形成されたことを特徴とする、請求項１に記載の半導体装置。Wherein the high breakdown voltage element, a gate insulating the second conductivity type of the pair of second impurity region disposed at a distance from one another on the surface of the semiconductor substrate, the region between the second pair of impurity regions A high-voltage insulated gate field effect transistor portion having a gate electrode layer formed with a layer interposed therebetween,
2. The semiconductor device according to claim 1, wherein one of the pair of second impurity regions is formed from the gate electrode layer toward an end portion of the first impurity region . １対の前記第２不純物領域の前記一方は、
前記第２電極に接して形成された高不純物濃度領域と、
前記高不純物濃度領域に接し、かつ前記ゲート電極層から前記高不純物濃度領域にかけて形成された低不純物濃度領域とを有し、
前記低不純物濃度領域の前記ゲート電極層側の端部から前記高不純物濃度領域側の端部までの前記半導体基板の表面に沿う長さは５０μｍ以上である、請求項２に記載の半導体装置。 The one is the second pair of impurity regions,
A high impurity concentration region formed in contact with the second electrode ;
A low impurity concentration region formed in contact with the high impurity concentration region and from the gate electrode layer to the high impurity concentration region ;
3. The semiconductor device according to claim 2, wherein a length along the surface of the semiconductor substrate from an end portion on the gate electrode layer side of the low impurity concentration region to an end portion on the high impurity concentration region side is 50 μm or more. 前記第１不純物領域は、第１領域と、前記第１領域よりも不純物濃度が高くかつ前記半導体基板の表面において前記第１領域と隣接するように配置された第２領域とを有し、
１対の前記第２不純物領域の前記一方は前記第１領域内に形成されており、前記制御用素子は前記第２領域内に形成されている、請求項２に記載の半導体装置。The first impurity region includes a first region, and a second region having an impurity concentration higher than that of the first region and disposed adjacent to the first region on the surface of the semiconductor substrate ,
A pair of said second impurity region one is formed in the first area, the control element is formed in the second region, the semiconductor device according to claim 2. 前記第１不純物領域は、第１領域と、前記第１領域よりも不純物濃度が高くかつ前記第１領域の下面に接して配置された第２領域とを有し、
１対の前記第２不純物領域の前記一方および他方と前記制御用素子を構成する不純物領域とは前記第１領域内に形成されており、
前記第２領域は、１対の前記第２不純物領域の前記一方の真下領域には配置されておらず、前記制御用素子を構成する前記不純物領域の真下領域には配置されている、請求項２に記載の半導体装置。The first impurity region includes a first region and a second region having an impurity concentration higher than that of the first region and disposed in contact with the lower surface of the first region;
The pair said one and the other impurity region constituting the control element of the second impurity region is formed in the first region,
The second region, the said one region directly below the second pair of impurity regions not disposed, the region directly below the impurity region constituting the control element is disposed, claims 2. The semiconductor device according to 2. １対の前記第２不純物領域の前記一方は、
高不純物濃度領域と、
前記高不純物濃度領域に接し、かつ前記ゲート電極層から前記高不純物濃度領域にかけて形成された低不純物濃度領域とを有し、
前記低不純物濃度領域の前記ゲート電極層側の端部から前記高不純物濃度領域側の端部までの前記半導体基板の表面に沿う長さは５０μｍ以上であり、
前記高耐圧素子は、前記高不純物濃度領域内に形成された第１導電型の第３不純物領域をさらに有し、
前記第２電極は前記第３不純物領域に接して形成されていることを特徴とする、請求項２に記載の半導体装置。 The one of the pair of second impurity regions is
A high impurity concentration region;
A low impurity concentration region formed in contact with the high impurity concentration region and from the gate electrode layer to the high impurity concentration region;
The length along the surface of the semiconductor substrate from the end on the gate electrode layer side of the low impurity concentration region to the end on the high impurity concentration region side is 50 μm or more,
Wherein the high breakdown voltage element further includes a third impurity region of the first conductivity type formed in said high impurity concentration region,
The semiconductor device according to claim 2 , wherein the second electrode is formed in contact with the third impurity region . 前記第１不純物領域内に形成された第２導電型の第３不純物領域と、前記第３不純物領域内に形成された第１導電型の第４不純物領域と、前記第４不純物領域と前記第１不純物領域との間に挟まれた前記第３不純物領域上に第２のゲート絶縁層を介在して形成された第２のゲート電極層とを有する第２の高耐圧絶縁ゲート電界効果トランジスタをさらに備え、
前記第２のゲート電極層は前記第２電極と電気的に接続されており、
前記抵抗は、前記第２電極と前記第３および第４不純物領域との間を電気的に接続する第１抵抗と、前記第３および第４不純物領域と前記半導体基板の第２導電型の領域との間を電気的に接続する第２抵抗とを有していることを特徴とする、請求項３に記載の半導体装置。A third impurity region of the second conductivity type formed on said first impurity region, a fourth impurity region of the first conductivity type formed in said third impurity region, the said fourth impurity region first said second high breakdown voltage insulated gate field effect transistor having a second gate electrode layer formed by interposing a second gate insulating layer on the third on the impurity region sandwiched between the first impurity region In addition,
The second gate electrode layer is electrically connected to the second electrode ;
The resistor includes a first resistor that electrically connects the second electrode and the third and fourth impurity regions, a region of the second conductivity type of the third and fourth impurity regions, and the semiconductor substrate. 4. The semiconductor device according to claim 3, further comprising: a second resistor that electrically connects the two . 前記第２の高耐圧絶縁ゲート電界効果トランジスタは、前記高耐圧絶縁ゲート電界効果トランジスタ部よりも前記第１不純物領域の端部側に配置されている、請求項７に記載の半導体装置。It said second high breakdown voltage insulated gate field effect transistor, the high-voltage insulated gate than the field effect transistor portion are arranged on the end side of the first impurity region, the semiconductor device according to claim 7. 前記第２のゲート電極層と前記第３および第４不純物領域とはダイオードを介在して電気的に接続されている、請求項７に記載の半導体装置。The semiconductor device according to claim 7 , wherein the second gate electrode layer and the third and fourth impurity regions are electrically connected via a diode. 前記ダイオードのアノード側が前記第３および第４不純物領域に電気的に接続され、前記ダイオードのカソード側が前記第２のゲート電極層に電気的に接続されている、請求項９に記載の半導体装置。The semiconductor device according to claim 9 , wherein an anode side of the diode is electrically connected to the third and fourth impurity regions, and a cathode side of the diode is electrically connected to the second gate electrode layer. 前記ダイオードはツェナーダイオードである、請求項９に記載の半導体装置。The semiconductor device according to claim 9 , wherein the diode is a Zener diode.
JP10334697A 1996-05-14 1997-04-21 Semiconductor device Expired - Lifetime JP3893185B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10334697A JP3893185B2 (en) 1996-05-14 1997-04-21 Semiconductor device
US08/854,088 US5889310A (en) 1997-04-21 1997-05-09 Semiconductor device with high breakdown voltage island region

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-119020 1996-05-14
JP11902096 1996-05-14
JP10334697A JP3893185B2 (en) 1996-05-14 1997-04-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH1065018A JPH1065018A (en) 1998-03-06
JP3893185B2 true JP3893185B2 (en) 2007-03-14

Family

ID=26443991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10334697A Expired - Lifetime JP3893185B2 (en) 1996-05-14 1997-04-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3893185B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4610786B2 (en) * 2001-02-20 2011-01-12 三菱電機株式会社 Semiconductor device
JP4531276B2 (en) * 2001-02-27 2010-08-25 三菱電機株式会社 Semiconductor device
JP4815740B2 (en) * 2003-12-09 2011-11-16 トヨタ自動車株式会社 Semiconductor device and level shift circuit using the same
JP4667756B2 (en) 2004-03-03 2011-04-13 三菱電機株式会社 Semiconductor device
JP4863665B2 (en) 2005-07-15 2012-01-25 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP4832841B2 (en) * 2005-09-22 2011-12-07 三菱電機株式会社 Semiconductor device
GB0520909D0 (en) * 2005-10-14 2005-11-23 Eco Semiconductors Ltd Power semiconductor devices
JP6222825B2 (en) * 2012-11-07 2017-11-01 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． SEMICONDUCTOR DEVICE AND DRIVER CIRCUIT HAVING ACTIVE ELEMENT AND ISOLATED STRUCTURE INTERCONNECTED THROUGH DIODE CIRCUIT AND METHOD FOR MANUFACTURING THE SAME
JP6156841B2 (en) * 2012-11-07 2017-07-05 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． SEMICONDUCTOR DEVICE AND DRIVER CIRCUIT HAVING ACTIVE DEVICE AND ISOLATED STRUCTURE INTERCONNECTED THROUGH RESISTANCE CIRCUIT AND ITS MANUFACTURING METHOD

Also Published As

Publication number Publication date
JPH1065018A (en) 1998-03-06

Similar Documents

Publication Publication Date Title
KR100423249B1 (en) Horizontal type semiconductor device
US9343453B2 (en) Semiconductor device
US5801420A (en) Lateral semiconductor arrangement for power ICS
US20020053717A1 (en) Semiconductor apparatus
US5889310A (en) Semiconductor device with high breakdown voltage island region
JP6458878B2 (en) Semiconductor device
JPH04146674A (en) Semiconductor device and manufacture thereof
US9252144B2 (en) Field effect transistor and a device element formed on the same substrate
JP3730394B2 (en) High voltage semiconductor device
JP3893185B2 (en) Semiconductor device
US9893065B2 (en) Semiconductor integrated circuit
US5874767A (en) Semiconductor device including a lateral power device
JP3278496B2 (en) Semiconductor device and driving method thereof
JPH09181315A (en) Semiconductor device
CN106663658B (en) Semiconductor integrated circuit having a plurality of transistors
US8952483B2 (en) Semiconductor device
JP3951815B2 (en) Semiconductor device
JP2004363477A (en) Insulating gate type semiconductor device
JP6641967B2 (en) High voltage integrated circuit device
KR100259726B1 (en) Semiconductor device
JP2797688B2 (en) Semiconductor device provided with conductivity-modulated MISFET
JPH08130312A (en) Lateral semiconductor device and its use
JP7387562B2 (en) Semiconductor elements and semiconductor devices
JP3843570B2 (en) Horizontal diode
JPH047592B2 (en)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term