JP3891498B2 - Method for probing a semiconductor wafer - Google Patents

Method for probing a semiconductor wafer Download PDF

Info

Publication number
JP3891498B2
JP3891498B2 JP28118894A JP28118894A JP3891498B2 JP 3891498 B2 JP3891498 B2 JP 3891498B2 JP 28118894 A JP28118894 A JP 28118894A JP 28118894 A JP28118894 A JP 28118894A JP 3891498 B2 JP3891498 B2 JP 3891498B2
Authority
JP
Japan
Prior art keywords
chips
semiconductor wafer
contact
probe card
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28118894A
Other languages
Japanese (ja)
Other versions
JPH07235572A (en
Inventor
淳一朗 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP28118894A priority Critical patent/JP3891498B2/en
Publication of JPH07235572A publication Critical patent/JPH07235572A/en
Application granted granted Critical
Publication of JP3891498B2 publication Critical patent/JP3891498B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、半導体ウエハのプロービング方法に関する。
【0002】
【従来の技術】
半導体プロセス工程で半導体ウエハ上に多数のチップを形成した場合には、その半導体ウエハのまま個々のチップについて電気的特性の検査を行ない、不良品をスクリーニングするようにしている。そして、この検査には通常プローブ装置が用いられている。このプローブ装置は半導体ウエハの個々のチップが有する電極パッドにプローブカードのプローブ針を接触させ、プローブ針から所定の電圧を印加することにより各チップの導通試験などの電気的試験を行なって個々のチップが基本的な電気特性を有するか否かをテスタを介して試験する装置である。
【0003】
従来のプローブ装置の場合には、図17(a)、(b)に示すように、例えば複数のプローブ針31はその基端がプローブカード(図示せず)の中央開口部周縁で合成樹脂等により固定された片持ち構造になっている。そのため、例えば同図(a)で示す斜めプローブ針31により8個のチップTを同時に検査する場合には、プローブカードの構造上、片持ち構造のプローブ針31が互いに対向したプローブカードを用いて同図(c)で示すように各チップTの電極パッドが2列になるように併置し、縦2個、横4個(2×4個)が横長配列されたチップTを一つのインデックス区域として設定し、後はこのインデックス区域に従って半導体ウエハ上の全チップTを分割し、分割された各インデックス区域に従ってプローブカードをインデックス送りしながら全チップTについて検査を行なうようにしている。
【0004】
【発明が解決しようとする課題】
しかしながら、従来のプローブ装置は上述のようにプローブ針31が片持ち構造になっているため、例えば8個のチップTを同時に検査するには図17(c)で示すように横長配列の2×4個のチップTを1回のインデックス送り量として全チップTについて順次検査して行くため、半導体ウエハ上の全てのチップTを順次検査する場合には、例えば図2(b)に示すように、半導体ウエハWの右端では1回のプロービングによる検査チップの数が少なく、逆にチップTのない領域の方が広くなるインデックス区域が多数発生し、これに伴ってインデックス送り回数が増えて検査効率が悪くなってスループットが低下するという課題があった。また、このような片持ち構造のプローブ針31の場合には、プローブ針31が斜め針で長くなっているため、プローブカードのインデックス送りを繰り返す間にプローブ針31が半導体ウエハから繰り返し押圧力を受けたり、場合によってはインデックス送りの際に半導体ウエハ表面の凹凸に引っ掛るなどしてプローブ針31が無理な力を受けるなどして例えばプローブ針31Aが変形し、プローブ針31Aが電極パッドPから位置ずれなどするためプローブカードを取り替えなくてならず、スループットを益々低下させるという課題があった。
【0005】
そこで、例えば図18(c)で示すように一つのインデックス区域内でチップTを縦方向で4個、横方向で2個(4×2個)配列することによりインデックス区域の形状を半導体ウエハの形状に即して極力正方形に近づけるようにすれば、図2(a)で示すようにインデックス送りの回数を軽減することができる。ところが、この場合には電極パッドPが4列になっているため、外側の2列の電極パッドPとその内側の2列の電極パッドP双方に片持ち構造のプローブ針31を同時に接触させなくてはならない。そのためにはプローブカードの構造を、図18(a)で示すようにプローブ針が内側の電極パッド(図18(a)、(b)では左側の電極パッド)Pに接触できるように固定部30へプローブ針を上下2段に取り付け、しかも上段のプローブ針31を下段のプローブ針32より長くしなくてはならない。これでは上段のプローブ針31の方が下段のプローブ針32より変形し易く、半導体ウエハによりプローブ針32に押圧力を繰り返し加える間に例えば上段のプローブ針32が同図(b)で示すように半導体ウエハ上で上方向に変形してプローブ針32が電極パッドPから浮き上がるなどしてプローブカードを取り替えなくてなならず、スループットを益々低下させるという課題があった。
【0006】
本発明は、上記課題を解決するためになされたもので、複数の接触子と複数のチップとを電気的に同時に且つ確実に接触させることができ、インデックス送りの回数を軽減し、検査効率を向上させることができる半導体ウエハのプロービング方法提供することを目的としている。
【0007】
【課題を解決するための手段】
本発明の請求項1に記載の半導体ウエハのプロービング方法は、偶数個ずつ縦横に連続し且つ縦横の少なくともいずれか一つの方向に4個以上連続する複数のチップに対応する複数の接触子を有するマルチプローブカードを用いて半導体ウエハ上に配列されたチップの電気的特性を検査する際に、コンピュータ上で上記マルチプローブカードを上記半導体ウエハ全面に割り振って上記マルチプローブカードが接触する矩形状のコンタクト領域を自動的に設定する自動設定モードを選択し、上記自動設定モードを用いて上記マルチプローブカードの複数の接触子を複数のチップの電極パッドに対して同時に接触させながら上記半導体ウエハのインデックス送りを順次行って全チップについて上記接触子を接触させる半導体ウエハのプロービング方法であって上記自動設定モードは、上記マルチプローブカードで同時に検査する領域を一つのインデックス区域として設定するステップと、上記半導体ウエハにおける上記複数のチップそれぞれにX、Y座標値を付与するステップと、上記半導体ウエハの全チップのうち、X座標の最大値と最小値に基づいてX軸方向で最長チップ列のチップ数を求めた後、このチップ数と上記インデックス区域のX軸方向のチップ数に基づいて上記最長チップ列の全チップを被う上記インデックス区域のX軸方向での割り振り数を求め、割り振られた上記インデックス区域が上記最長チップ列からはみ出した部分に対応するチップ数を、上記接触子が接触しない空打ちチップ数として求めるステップと、上記空打ちチップ数を二等分して得られた個数の空打ちチップを、それぞれ上記X座標で最大値を示すチップと上記最小値を示すチップの外側へ振り分けて配列し、一方の端部にある空打ちチップのX座標値を、上記マルチプローブカードのX軸方向の接触開始位置として求めるステップと、Y軸方向におけるチップ列についても、上記X軸方向の接触開始位置と同一手順で上記マルチプローブカードのY軸方向の接触開始位置を求めるステップと、上記X、Y軸方向それぞれの接触開始位置の示すX、Y座標値を基準にして上記インデックス区域を上記半導体ウエハ全面に割り振ることにより上記コンタクト領域を設定するステップと、を備え、上記自動設定モードによって設定された上記コンタクト領域内を最初のインデックス区域から最後のインデックス区域までの最短経路に従って上記半導体ウエハをインデックス送りすることを特徴とするものである。
【0008】
また、本発明の請求項2に記載の半導体ウエハのプロービング方法は、請求項1に記載の発明において、上記接触子として配線基板の中央で垂直に保持されたプローブ針を用いることを特徴とするものである。
【0009】
【作用】
本発明の請求項1に記載の発明によれば、半導体ウエハ上に配列されたチップの電気的特性を検査する際に、プローブカードとして偶数個ずつ縦横に連続し且つ縦横の少なくともいずれか一つの方向に4個以上連続する複数のチップに対応して接触する複数の接触子を有するマルチプローブカードを用いて半導体ウエハの検査を行い際に、コンピュータ上で自動設定モードを選択すると、上記マルチプローブカードが接触する半導体ウエハ全面を含む矩形状のコンタクト領域を自動的に設定すると、その後、このコンタクト領域内を最初のインデックス区域から接触子を接触させて最短経路に従ってインデックス送りすることにより、半導体ウエハ上の全チップを検査することができる。
また、本願発明の請求項2に記載の発明によれば、請求項1に記載の発明において、上記接触子として配線基板の中央で垂直に保持された複数のプローブ針を用いことにより、複数の接触子を半導体ウエハに対してより確実に接触させることができる。
【0011】
【実施例】
以下、図1〜図16に示す実施例に基づいて本発明を説明する。
本発明の半導体ウエハのプロービング方法を用いれば、図1及び図2で示す順序で半導体ウエハ上の全チップを検査することができる。そして、本発明のプロービング方法を実施する場合には、図3、図4に示すプローブカードを好適に用いることができる。
【0012】
そこでまず、本実施例の半導体ウエハのプロービング方法を説明する前に、本実施例に好適に用いられるプローブカードについて図3、図4を参照しながら説明する。このプローブカード1は、同図に示すように、中央に開口部を有するプリント基板2と、このプリント基板2の中央開口部2Aを貫通して表面のプリント配線に接続された多数のプローブ針3とを備え、図示しないプローブ装置の固定ヘッドに取り付けられている。プリント基板2の裏面側にはフランジ部4Aを有するカップ状の中間ブロック4が螺子5によって固定されている。
【0013】
そして、中間ブロック4のフランジ部4A上面にはプリント基板2の中央開口部2A及び中間ブロック4の上部開口を閉塞する上部ブロック6が螺子7によって固定され、中間ブロック4内に後述する冷却室8を形成している。また、中間ブロック4の下面にはその外径より縮径した肉厚部4Bが形成され、この厚肉部4Bに多数のプローブ針3をそれぞれ垂直に保持する保持ブロック9が嵌合し、この保持ブロック9は螺子10により中間ブロック4の下面に固定されている。更に、上部ブロック6、中間ブロック4の底面及び保持ブロック9それぞれの中央には開口部6A、4C及び9Aが形成され、これらの開口部6A、4C、9Aを多数のプローブ針3が貫通している。
【0014】
また、プローブ針3は各開口部6A、4C、9Aそれぞれに取り付けられたガイドプレート11、12、13により垂直に保持されている。つまり、これらのガイドプレート11、12、13にはプローブ針3の本数に対応した細孔が形成され、これらの細孔によって多数のプローブ針3をプローブカード1の上面からその下面中央へ案内すると共にこれらを垂直に保持するようにしている。更に、これらのプローブ針3は上部ブロック6の開口部6Aにおいてエポキシ樹脂等の合成樹脂14により固定され、それぞれの下端が検査すべき複数(例えば8×2個)のチップTの各電極パッド(図示せず)に同時に接触するように揃えられている。勿論、プローブカード1は、図1に示すように8×2個のチップTの電極パッドに対応した本数のプローブ針3を有している。そこで、以下の説明ではプローブカード1をマルチプローブカード1と称す。
【0015】
また、中間ブロック4の側面にはガス供給装置15から圧縮空気、圧縮窒素等の冷却用ガスを冷却室8内に導く導入配管16が接続され、また、上部ブロック6の開口部近傍には冷却室8内に導入された冷却用ガスを外部へ導く導出配管17が接続されている。これにより、ガス供給装置15から導入配管16を介してマルチプローブカード1の冷却室8内へ冷却用ガスを導き、冷却室8内でプローブ針3を冷却した後のガスを導出配管17を介して外部へ排気するようにしている。更に、上部ブロック4の開口部6Aを熱電対18が貫通して冷却室8内に達し、この熱電対18により冷却室8内の温度、つまりプローブ針3の温度を監視するように構成されている。この熱電対18は配線19を介して冷却室監視制御装置20に接続され、熱電対18で検出した冷却室8内の温度に基づいて冷却室監視制御装置20から電気信号21をガス供給装置15へ送信して冷却用ガスの供給を制御するようにしている。
【0016】
次に、図1及び図2を参照しながら上記マルチプローブカード1を用いて半導体ウエハW上のチップTの電気的特性を検査する本発明の半導体ウエハのプロービング方法の好ましい実施例について説明する。
【0017】
即ち、本実施例に用いられるマルチプローブカードは上述のように偶数個ずつ、つまり縦に8個、横に2個連続し且つ縦横の少なくともいずれか一つの方向(本実施例では縦方向)に8個連続する8×2個のチップTの各電極パッドに対応する複数の垂直プローブ針3を有している。そして、このマルチプローブカード1を用いて半導体ウエハWのチップTを検査する際には、図1に示すようにこのマルチプローブカード1をオリエンテーションフラットOを縦方向にする。そして、このマルチプローブカード1で検査する8×2個のチップ領域を一つのインデックス区域22として設定し、次いで、この半導体ウエハWに対してインデックス区域22を縦横に敷き詰めて半導体ウエハW上の全チップTを被った場合に形成される最小面積となる領域をコンタクト領域23として半導体ウエハW上に設定する。この場合にコンタクト領域23はインデックス区域22を15敷き詰めて形成されている。その後、コンタクト領域23内を最初のインデックス区域(1)から最後のインデックス区域(15)までの最短経路として、コンタクト領域23内の左端上端のインデックス区域22から右端上端側へ、更にその真下から左端側へと蛇行する方向の各位置に番号を(1)から順番に(15)まで番号を付ける。そして、これらの番号をインデックス送りの送り順序として設定する。尚、これらのインデックス区域22、コンタクト区域23及びインデックス送りの順序はいずれも制御装置(図示せず)に登録しておく。
【0018】
その後、制御装置を介して登録されたインデックス順序に従って半導体ウエハWの載置台(図示せず)を移動させてながら半導体ウエハW上の各インデックス区域22内の16個のチップTの各電極パッドにマルチプローブカード1のプローブ針3を接触させて各インデックス送り毎にチップTを16個ずつ同時に検査し、この検査を15回繰り返すことにより半導体ウエハW上の全チップTに対する検査を終了することができる。
【0019】
ところが、従来のマルチプローブカードを用いたプロービング方法の場合には、そのプローブカードの構造上、図1(b)に示すように縦2個、横8個の横長形状に配列されたチップTを同時に検査するマルチプローブカードを用いなければならない。そのため、マルチプローブカードのインデックス送りの回数が同図に示すように20回となる。しかも従来のプロービング方法では、本実施例に比べて半導体ウエハWの右半分のインデックス区域22では検査するチップに当るプローブ針よりも空打ちのプローブ針の方が遥かに多く、検査効率が極めて悪いことが判る。
【0020】
以上説明したように本実施例によれば、従来のマルチプローブカードを用いたプロービング方法に比べてインデックス送りの回数が5回少なく、その送り回数を25%削減することができ、それだけ検査効率を高めることができ、検査コストを格段に削減することができる。しかも、本実施例のように垂直プローブ針3を用いることにより任意の配列で複数のチップTに対してプローブ針3を同時に接触させて検査することができる上に、垂直針の構造上プローブ針3の変形を格段に抑制することができ、プローブ針3の電極パッドからの位置ずれを防止し精度の高い検査を行なうことができ、延いてはプローブ針3の寿命を格段に高めてマルチプローブカード1の交換回数を削減して検査コストを更に削減することができる。
【0021】
図2(a)は本発明の半導体ウエハのプロービング方法を用いて4×2個のチップTを同時に検査する場合を示す図である。この場合には、28回のインデックス送りで半導体ウエハW上の全チップTについて検査することができる。これに比べて、従来の方法であれば、同図(b)に示すように31回のインデックス送り行なわなくてはならない。従って、本実施例によれば、従来に比べてインデックス送りの回数を10%削減することができる。その他上記実施例と同様の作用効果を期することができる。
【0022】
さて、以上の説明では16個または8個のチップTを同時に検査するマルチプローブカード1を前提にしているが、マルチプローブカード1のマルチ数及び最小のコンタクト領域は最初から判っている訳ではなく、マルチ数及び最小コンタクト領域を設定する際にはコンピュータを利用することにより、マルチ数及び最小コンタクト領域を設定するまでに要する時間を格段に節約できる。コンピュータを利用する場合には、まず、図5のフローチャートに示すように、ウエハサイズ、オリエンテーションフラット(オリフラ)の方向などのウエハ情報及びチップの縦、横(x,y)のサイズ等のチップ情報を入力し(S1)、次いで、同時に検査できるチップ数(マルチ数)及びそのチップ配列などのマルチプローブカードに関するカード情報を入力する(S2)。その後、これらの入力データに基づいて半導体ウエハに対するマルチプローブカードのコンタクト領域をコンピュータによって複数回シミュレーションし(S3)、その結果に基づいて半導体ウエハからはみ出して空打ちする空打ちチップ数及びその空打ちチップの座標をそれぞれ求め(S4)、その結果をコンピュータに登録し、記憶しておく(S5)。そして、それぞれの結果に基づいてインデックス送り回数及び空打ちチップ数の良否を判定し(S6)、最良と思われるプロービング方法を決定し、表示部へ表示する(S7)。このようにしてコンピュータによりプロービング方法を決定した後、プローブ装置を用いて実際に半導体ウエハWをプロービングする。
【0023】
コンピュータによるシミュレーションでマルチプローブカードのコンタクト領域を設定する場合には、後述するように、「自動設定モード」、「最適設定モード」及び「任意設定モード」の3つシミュレーション方法があり、これらのモードはウエハ情報、チップ情報及びカード情報などに基づいてオペレータが適宜選択できるようになっている。本実施例のように半導体ウエハ内にコンタクト領域を納める場合には、後述するように「任意設定モード」を利用してシミュレーションする。そして、「任意設定モード」によりシミュレーションした結果、本実施例のようにマルチ数が16または8のマルチプローブカード1を用いた場合には、上述した方法が最も効率的に検査できる。尚、以下の図6〜図16を用いた説明では、図1の(a)で示すマルチプローブカード1のコンタクト領域を設定する場合のシミュレーションについて説明する。
【0024】
本実施例において用いられるコンピュータ50は、図6に示すように、ウエハ情報、チップ情報、カード情報等のデータを入力する入力手段51と、この入力手段51からのウエハ情報及びカード情報に基づいて半導体ウエハ上でマルチプローブカードのインデックス区域を割り振るカード割り振り装置52と、この割り振り装置52によってインデックス区域の割り振りを実行するために半導体ウエハ及びチップのイメージ及び数値データを表示する表示手段53とを備えている。そして、上記割り振り装置52は、座標演算手段54、チップ座標記憶部55、ファイル記憶部56、カード割り振りモード記憶部57、メニュー記憶部58、カード割り振り手段59及びカード割り振り位置記憶部60を備えている。そして、入力手段51は、例えばキーボード51A、マウス51Bとを備えている。また、表示手段53は、グラフィック情報などを映し出すLCDやCRTなどの表示部53Aと、この表示部53Aの表示情報を制御する表示制御部53Bとを備え、入力手段51の入力に基づいて図16に示すように表示部53Aにより半導体ウエハ及びチップをグラフィック表示すると共にウエハ情報及びカード情報を文字で表示するようにしてある。
【0025】
上記座標演算手段54は、入力手段51から入力された上述のウエハ情報及びチップ情報に基づいてイメージ状の半導体ウエハに四角形のイメージ状のチップを自動的に配列し、各チップに対して位置座標を付与するようにしてある。また、上記チップ座標記憶部55は、RAM等からなり、座標演算手段54によって求められた各チップ及びそれぞれの座標を互いに関連付けて記憶するようにしてある。そして、チップ座標記憶部54で記憶された情報は表示制御部53Bを介して表示部53Aにウエハマップとして上述のようにグラフィック表示するようにしてある。このウエハマップは例えば図14(a)ですように表示される。また、上記ファイル記憶部56は、座標演算手段54に接続されたROMなどの記憶装置からなり、ここにはウエハ情報、チップ情報及びカード情報など複数の品種に関する各情報が予め登録されている。従って、座標演算手段54ではファイル記憶部54の記憶情報を読取り、この情報に基づいて入力手段51からの情報と同様に上述の演算処理を行ない、その情報に基づいたウエハマップを表示部53Aにグラフィック表示するようにしてある。
【0026】
上記カード割り振りモード記憶部57は、ROMなどの記憶装置からなり、例えば、自動割り振りモード、最適割り振りモード及び任意割り振りモードの3種類のモードが予め記憶されており、オペレータが適宜のモードを選択できるようにしてある。ここで、自動割り振りモードとは半導体ウエハの縦横両方向においてマルチプローブカードが均等に、例えば上下左右が略対称にコンタクトするようにコンタクト区域を自動的に割り振るモードである。最適割り振りモードとはウエハ上でマルチプローブカードがコンタクトする回数が最も少なくなるようにコンタクト区域を自動的に割り振るモードである。また、任意割り振りモードとはコンタクト位置をキーボード31Aのカーソル移動キーあるいはマウス31Bにより移動させてマルチプローブカードのコンタクト位置を任意に設定できるモードである。
【0027】
上記メニュー記憶部58は、コンピュータ50を動作する上で必要とされる各種の操作メニュー、測定条件設定時に必要とされるマップ初期化、及びカード割り振り時に使用するカード割り振り等のメニューを記憶するようにしてある。メニュー内容は必要に応じて増減できるようになっている。そして、図16で示すように表示部53Aに表示された「マップ初期化」をマウス52Bで選択すると、半導体ウエハ内の全てのチップがテスト対象になり、「カード割り振り」を選択すると、カード割り振りモードが動作するようにしてある。
【0028】
上記カード割り振り手段59は、チップ座標記憶部55の記憶情報、カード割り振りモード記憶部57の記憶情報、及び入力手段51からの指令に基づいて半導体ウエハのチップとマルチプローブカードとのコンタクト領域を設定するようにしてある。このカード割り振り手段59は、図7に示す自動割り振り部61と、図8に示す最適割り振り部62と、図9に示す任意割り振り部63とを有している。
【0029】
上記自動割り振り部61は、図7に示すように、表示部53Aに表示されたウエハマップ上のX軸方向の最小値を求めるX軸最小部64A、X軸方向の最大値を求めるX軸最大値部64B、Y軸方向の最小値を求めるY軸最小部65A、Y軸方向の最大値を求めるY軸最大値部65Bを有している。X軸最小値部64A及びX軸最大値部64BにはそれぞれX方向はみだし量(X方向空打ちチップ数)演算部66Aがそれぞれ接続され、これらの情報、カード情報のうち、マルチプローブカードのX方向のチップ数NxよりX方向最大幅の列位置においてマルチプローブカードを整数倍に配列した時の端部における空打ちチップ数(ウエハからはみ出し、その部分にチップが存在ると仮定した場合のチップ数)Xhを求めるようにしてある。この時の状態は図14(b)、図15(a)に示されており、図15(a)において上段はX方向の最大幅のチップ列を示し、下段は仮定的なカード割り振り位置を示している。X方向空打ちチップ数演算部66Aには左端開始位置決定部67Aが接続され、左端開始位置決定部67AはX方向空打ちチップ数演算部66Aの出力値に基づいてグラフィックウエハの左右(X方向)から極力均等にカードがはみ出し、左右の空打ちチップ数が極力均等になるように左端開始位置xsを求めてカード割り振り位置を決定するようにしてある。この状態を示したものが図15(b)である。
【0030】
同様に、Y軸最小値部65A及びY軸最大値部65BにはそれぞれY方向空打ちチップ数演算部66Bがそれぞれ接続され、上述の場合と同様にY方向の端部における空打ちチップ数Yhを求めるようにしてある。Y方向空打ちチップ数演算部66Bには上端開始位置決定部67Bが接続され、上端開始位置決定部67BはY方向空打ちチップ数演算部66Bの出力値に基づいてグラフィックウエハの上下(Y方向)から極力均等にカードがはみ出すように上端開始位置ysを求めてカード割り振り位置を決定するようにしてある。そして、左端開始位置決定部67A及び下端開始位置決定部67Bには自動割り振り演算部68が接続され、この自動割り振り演算部68は上記各開始位置決定部67A、67Bからの出力値に基づいてグラフィックウエハの左端及び下端を基準にしてマルチプローブカードの割り振りを自動的に行ない、その結果をカード割り振り記憶部60で記憶するようにしてある。このようにして割り振りされたカードの配置を示したものが図14(c)である。
【0031】
また、上記最適割り振り部62は、図8に示すように、X軸最小、最大値部64A、64B及びY軸最小、最大値部65A、65Bにそれぞれ接続されたインクリメント部69を有する以外は上記自動割り振り部61と同様に構成されている。この最適割り振り部62は、グラフィックウエハ上のチップの各行、Y方向にカードを複数行配置する場合にはそれぞれの行の左端及び上端開始位置を決定してカード割り振り位置を求めるようにしてあり、この際に、インクリメント部69が各行毎あるいは複数行毎に自動割り振りを行なわせるために割り振り対象となる行を示すようにしてある。これにより、マルチプローブカードは最小のコンタクト数、即ち最小のコンタクト区域で全チップに対してコンタクト可能になるようにしてある。このようにして割り振りされたカードの配置を示したものが図14(d)である。
【0032】
また、任意割り振り部63は、図9に示すように、カード基準位置決定部70を有し、カードの基準位置、例えば8個のチップを同時に検査するマルチプローブカードの場合には、左端のチャネルを基準位置とし、そのチャネルをグラフィックウエハ上のどの座標に位置させるかを図14の(e)で示すようにマウス52Bにより入力して決定するようにしてある。これにより、カード割り振り位置を半導体ウエハ上の任意に位置に配置することができる。つまり、自動割り振り部61及び最適割り振り部62ではカードがグラフィックウエハからはみ出すか否かに関係なくカードを割り振るようにしてあるが、任意割り振り部63では、オペレータが表示部53Aを見ながらグラフィックウエハ内にカードが納まるように任意にコンタクト領域を設定することができる。
【0033】
上述のようにしてカード割り振り手段59によって設定されたカード割り振り位置とチップは互いに関連付けて図5に示すカード割り振り位置記憶部60へ記憶させるようにしてある。また、このカード割り振り位置記憶部60にはチップの空打ちチップ数及びそれぞれの座標を記憶させるようにしてある。従って、この記憶内容に基づいて表示部53Aにはグラフィックウエハ及びチップ上にカード割り振り位置を重ね合わせて例えば図14の(c)、(d)のように表示すると共に、チップの空打ち数及びそれぞれの座標が表示部53Aで判るようにしてある。
【0034】
次に、上記コンピュータ50を用いて、図14の(a)〜(e)に示すように4個のチップを同時に検査する場合のマルチプローブカードの割り振りコンタクト領域をシミュレーションする場合について図10〜図13を参照しながら説明する。尚、本発明において用いられるマルチプローブカードは複数行、複数列のチップを検査するためのものであるが、図14の(a)〜(e)ではX方向に4個、つまり1行4列のチップを同時に検査するように簡素化して示してある。これは、複数行、複数列のマルチプローブカードと半導体ウエハのチップの関係を図示すると表示が煩雑になるためである。図15の(a)、(b)では、2行8列のマルチプローブカードと半導体ウエハ上のチップとの関係をより具体的に示されている。そこで、以下では必要に応じて2行8列のマルチプローブカードと半導体ウエハのチップとの関係を示す図15の(a)、(b)を用いて本実施例を説明する。まず、前述のS1、S2のように入力手段51を用いてウエハ情報、チップ情報及びカード情報を入力する。すると、この入力情報に基づいて割り振り装置52の座標演算手段54はイメージ上のウエハ上にイメージ上のチップを割り振り、その結果を記憶すると共に、そのイメージに合ったウエハ及びチップをグラフィックウエハGW及びグラフィックチップGTとして表示部53Aに図16で示すように表示する。その後、オペレータがマウス52Bを操作して前述のシミュレーションを図10〜図13に示すように実行する。
【0035】
その時、表示部53AのグラフィックウエハGWの上方の領域には、「自動設定モード」、「最適設定モード」及び「任意設定モード」等のカード割り振りに必要なモード選択用のメニューを表示する(S11)。そして、マウス52Bを用いて3種類のカード割り振りモードから所望のモードを表示部53A上で選択すると、コンピュータ50ではマウス52Bが押されたか否かを常時判断し(S12)、押されていればマウスポインタ71(図16参照)が3種類のモードのいずれかを指しているか否かを判断する(S13)。これをいずれかのモードが指示されるまで実行する。
【0036】
例えば、S14において自動設定モードを選択した場合には、以下のようにしてシミュレーションを実行する。即ち、カード割り振り手段59においてグラフィックウエハGWの左右方向へ略均等にカードを割り振るようにカードのコンタクト領域(レイアウト)を演算する(S15)。演算手順としては、まず、チップ座標記憶部55の記憶データに基づいてウエハマップの全チップ座標のうち、X軸方向における最小値Xminと最大値Xmaxを求め(図14(b)参照)、これらの差からカード情報のうちプローブカードのX方向におけるチップ数 x 用いてX方向最大幅となる行位置でカードを割り振った時に、ウエハ端部でどの程度カードがはみだすかその空打ちチップ数Xhを計算する。この際、図15の(a)に示すマルチプローブカードと半導体ウエハのチップとの関係を用いて下記の式に基づいて上記計算を行い、その計算結果を図示すると、図15(b)になる。図15の(a)ではマルチプローブカードのX方向のチップ数は8個であるため、N x =8となる。尚、下記の式においてXmaxとXminの差に1を加算しているのは、座標(0,0)のチップを加えるためである。この計算を実行した後S16へ移る。但し、下記式において、Qは割算の商を表わし、Rはその余りを表わす。
{(Xmax−Xmin)+1}/Nx=Q・・・・・・R
空打ちチップ数Xh=Nx−R
これを具体的な数値を代入して計算すると次のようになる。
{(12−(−12)+1}/8=3・・・・・・1
空打ちチップ数Xh=8−1=7
【0037】
S16では、X軸方向におけるカードレイアウト時の左端開始位置xsを下記の式に基づいて計算する。下記式は、X方向にカードをレイアウトした時に、ウエハの両端からのはみだし量、つまり空打ちチップ数が略等しくなるように設定するためである。但し、下記式において、[Xh/2]は切り捨てを行なった整数を表わす。
xs=Xmin−[Xh/2]
これに具体的に数値を代入して計算すると例えば図15の(b)のようになる。
xs=−12−[7/2]=−15
即ち、座標(−15,0)がカードレイアウトの開始位置になり、ウエハの左端からはチップ3個分の長さがはみ出し、右端からはチップ4個分の長さがはみ出す。尚、ここではレイアウトを左側から開始したが、右側から開始しても良い。
【0038】
同様にしてS17ではS15、S16で実行した内容をY方向について実行し、Y軸の上端開始位置ysを求める。このようにしてウエハマップ上の開始座標(xs,ys)を求めたら、この座標(xs,ys)にプローブカードの左上部(ここではY方向が2列あるから、左端上側のチャネル)を配置し、ウエハマップ上の開始座標を基準にしてX方向(行方向)及びY方向(列方向)にカードを割り振ってカードをウエハマップ上に敷き詰め、その結果を表示部53Aにコンタクト領域として表示する(S18)。この状態をX方向に4個のチップを同時に検査するマルチプローブカードのインデックス区域を割り振って簡素化して示したものが図14の(c)である。ここで求められた結果は、カード割り振り位置記憶部60で記憶し(S19)、最終的にはファイル記憶部56で記憶する(S20)。
【0039】
次に、最適設定モードについて説明する。このモードではプローブカード1のコンタクト回数、つまりインデックス送り回数が最も少なくなるようにカード割り振り位置を自動的にレイアウトする。それにはまず、S14に戻り、このステップでNOとなって図12に示すS21で「最適設定モード」を選択すると、ウエハマップ上における割り振り対象となるチップの行位置を示すインクリメント部69の記憶内容を「0」にセットし(S22)、次いで、この記憶内容iを「1」だけ増やす(S23)。
【0040】
次に、ウエハマップ上の第i行目(ここでは1行目)において最適なカードのレイアウトを行なってコンタクト領域を設定する。この場合、カードレイアウト時の座標計算は、図10で示したS15、図11で示したS16、S17の各ステップを第1行目に関してのみ行ない、左端開始位置を求める(S24)。その後、この左端開始位置を基準にして第1行目のカードレイアウトを決定し、それを表示部53Aに表示する(S25)。更に、第i行目は、ウエハマップの最終行であるか否かを判断し(S26)、最終行でなければS23に戻り、インクリメント部69の内容iを1つ増加し、同様な演算を繰り返す。チップの最終行まで演算してカードのレイアウトを行なったら、図11のS19へ移り、レイアウトされた各カードのコンタクト領域を記憶する。この時、表示部53Aでは図14の(d)を表示し、カードのインデックス送り回数が最も少ないカードの割り振りを決定する。
【0041】
最後に、「任意設定モード」を選択した場合について説明する。この任意設定モードではオペレータが任意の位置にカードを割り振ってコンタクト領域を設定することができる。それにはまず、図12に戻り、このステップで図13示すS27で「任意設定」を選択すると、マウス釦が常時押されているか否かを判断し(S28、S29)、マウス釦が離れた場合には、その時のマウスポインタ71が位置するチップ座標(xn,yn)にカードレイアウトの左上端を位置させて1つのレイアウトを表示する(S30)。そして、そのマウスポインタ71のチップ座標を記憶する(S32)。次に、カードレイアウトがウエハマップの全てを埋めたか否かを判断し(S33)、埋めていない場合には終了メニューを選択したか否かを判断する(S34)。終了メニューを選択していない場合には再度S28に戻り、次に指示を待って上述の動作を繰り返す。カードレイアウトを行なっている途中のレイアウトは表示部53Aに図14の(e)のように表示する。このようにしてカードレイアウトがウエハマップの全てを埋めた場合、あるいは終了メニューを選択した場合には図11のS19に戻り、その時のカードレイアウト位置を記憶してファイル化する。
【0042】
本実施例のプロービング方法におけるコンタクト領域23を求める場合には、3種類のモードのいずれを利用しても良い。マルチプローブカード1のマルチ数及び配列が決まっていれば、最適設定モードを利用すれば短時間で最小のコンタクト領域23を求めることができる。しかし、その最小コンタクト領域23が全て最小の空打ちチップ数であるとは限らない。従って、コンタクト領域23及び空打ちチップ数が共に最も小さいコンタクト領域23を設定するには、3つのモードを利用し、それぞれの結果に基づいてオペレータが判定する。また、この判定をコンピュータ50によって行なうこともできる。その場合には、判定用ソフトを組み込み、最適条件になる種々の条件を入力しておけば良い。
【0043】
また、上述のコンピュータ50を用いることによりマルチプローブカードのマルチ数及びレイアウトを設計することができる。それには、検査対象となる種々の半導体ウエハをファイル記憶部に予め登録しておき、それぞれの半導体ウエハについて種々のカード情報を入力し、得られた結果に基づいて最も効率の良いマルチプローブカードを選択すれば、最適なマルチプローブカードを得ることができる。
【0044】
尚、上記各実施例では、8×2個のチップT及び4×2個のチップTを同時に検査する場合について本発明を説明したが、マルチプローブカードとして偶数個ずつ縦横に連続し且つ縦横の少なくともいずれか一つの方向に4個以上連続する複数のチップに対応する複数の接触子を有するマルチプローブカードを用い、このマルチプローブカードで検査する複数のチップ領域を一つのインデックス区域として設定し、次いで、このインデックス区域を縦横に敷き詰めて半導体ウエハ上の全チップを被った場合に形成される最小面積となる領域をコンタクト領域として半導体ウエハ上に設定した後、このコンタクト領域内を所定のインデックス区域から最後のインデックス区域までの最短経路に従ってマルチプローブカードをインデックス送りするような方法であれば、全て本発明に包含される。また、コンピュータを利用してCRT、LCDなどの表示部にウエハ、チップを映し出し、そのウエハ上でコンタクト領域を設計する場合も本発明に包含される。また、上記実施例では垂直プローブカードをマルチプローブカードの接触子として用いたものについて説明したが、本発明を実施する場合にはメンブレンカードを用いることもできる。
【0045】
【発明の効果】
以上説明したように本発明の請求項1に記載に発明によれば、プローブカードとして偶数個ずつ縦横に連続し且つ縦横の少なくともいずれか一つの方向に4個以上連続する複数のチップに対応する複数の接触子を有するマルチプローブカードを用いて半導体ウエハ上に配列されたチップの電気的特性を検査する際に、コンピュータ上で上記マルチプローブカードを上記半導体ウエハ全面に割り振って上記マルチプローブカードが接触する矩形状のコンタクト領域を自動的に設定する自動設定モードを選択し、上記自動設定モードを用いて上記マルチプローブカードの複数の接触子を複数のチップの電極パッドに対して同時に接触させながら上記半導体ウエハのインデックス送りを順次行って全チップについて上記接触子を接触させる半導体ウエハのプロービング方法であって、上記自動設定モードは、上記マルチプローブカードで同時に検査する領域を一つのインデックス区域として設定するステップと、上記半導体ウエハにおける上記複数のチップそれぞれにX、Y座標値を付与するステップと、上記半導体ウエハの全チップのうち、X座標の最大値と最小値に基づいてX軸方向で最長チップ列のチップ数を求めた後、このチップ数と上記インデックス区域のX軸方向のチップ数に基づいて上記最長チップ列の全チップを被う上記インデックス区域のX軸方向での割り振り数を求め、割り振られた上記インデックス区域が上記最長チップ列からはみ出した部分に対応するチップ数を、上記接触子が接触しない空打ちチップ数として求めるステップと、上記空打ちチップ数を二等分して得られた個数の空打ちチップを、それぞれ上記X座標で最大値を示すチップと上記最小値を示すチップの外側へ振り分けて配列し、一方の端部にある空打ちチップのX座標値を、上記マルチプローブカードのX軸方向の接触開始位置として求めるステップと、Y軸方向におけるチップ列についても、上記X軸方向の接触開始位置と同一手順で上記マルチプローブカードのY軸方向の接触開始位置を求めるステップと、上記X、Y軸方向それぞれの接触開始位置の示すX、Y座標値を基準にして上記インデックス区域を上記半導体ウエハ全面に割り振ることにより上記コンタクト領域を設定するステップと、を備え、上記自動設定モードによって設定された上記コンタクト領域内を最初のインデックス区域から最後のインデックス区域までの最短経路に従って上記半導体ウエハをインデックス送りするため、コンピュータ上で自動設定モードを用いることでマルチプローブカードのコンタクト領域を矩形状に設定して、インデックス区域に偶数個ずつ縦横に連続し且つ縦横の少なくともいずれか一つの方向に4個以上連続する複数のチップが配列されていてもインデックス区域内の全チップに接触子が確実に接触し、検査効率を向上させる半導体ウエハのプロービング方法を提供することができる。
また、本発明の請求項2に記載に発明によれば、請求項1に記載の発明において、上記接触子として配線基板の中央で垂直に保持されたプローブ針を用いるため、複数のプローブ針をインデックス区域内にある複数のチップに対して垂直に同時に接触させることができ、複数のプローブ針と複数のチップとを確実に電気的に接続することができる半導体ウエハのプロービング方法を提供することができる。
【0047】
また、本発明の請求項2に記載に発明によれば、請求項1に記載の発明において、上記インデックス区域として、上記複数のチップによって極力正方形に近い領域を設定するため、インデックス送りの回数を更にすくなくすることができる半導体ウエハのプロービング方法を提供することができる。
また、本発明の請求項3に記載に発明によれば、請求項1または請求項2に記載の発明において、上記垂直に接触する接触子として配線基板の中央で垂直に保持されたプローブ針を用いるため、複数のプローブ針をインデックス区域内にある複数のチップに対して垂直に同時に接触させることができ、複数のプローブ針と複数のチップとを確実に電気的に接続することができる半導体ウエハのプロービング方法を提供することができる。
【図面の簡単な説明】
【図1】 半導体ウエハ上のチップを16個ずつ同時に検査する方法を示す図で、同図(a)は本発明の半導体ウエハのプロービング方法の一実施例により半導体ウエハのチップの検査順序を示す平面図、同図(b)は従来の半導体ウエハのプロービング方法により半導体ウエハのチップの検査順序を示す平面図である。
【図2】 半導体ウエハ上のチップを8個ずつ同時に検査する方法を示す図で、同図(a)は本発明の半導体ウエハのプロービング方法の一実施例により半導体ウエハのチップの検査順序を示す平面図、同図(b)は従来の半導体ウエハのプロービング方法により半導体ウエハのチップの検査順序を示す平面図である。
【図3】 本発明の半導体ウエハのプロービング方法に好適に用いられるプローブ装置のプローブカードを示す斜視図である。
【図4】 図3に示すプローブカードを示す断面図である。
【図5】 本発明の半導体ウエハのプロービング方法の一実施例を示すフローチャートである。
【図6】 本発明の半導体ウエハのプロービング方法を実施する際に用いられるコンピュータの要部を示すブロック図である。
【図7】 図6に示すコンピュータの自動割り振り部を示すブロック図である。
【図8】 図6に示すコンピュータの最適割り振り部を示すブロック図である。
【図9】 図6に示すコンピュータの任意割り振り部を示すブロック図である。
【図10】 マルチプローブカードの割り振り時のフローを示すフローチャートである。
【図11】 マルチプローブカードの割り振り時のフローを示すフローチャートである。
【図12】 マルチプローブカードの割り振り時のフローを示すフローチャートである。
【図13】 マルチプローブカードの割り振り時のフローを示すフローチャートである。
【図14】 (a)、(b)、(c)、(d)、(e)はいずれもマルチプローブカードの割り振り時の表示部のグラフィック表示を示す図である。
【図15】 (a)、(b)はマルチプローブカードの割り振り時の演算過程の一部を示す模式図である。
【図16】 表示部の初期画面を示す図である。
【図17】 従来のプローブカードのプローブ針の一部と、このプローブカードによって検査するチップの配列を示す図で、同図(a)は正常な状態のプローブ針の一部を示す斜視図、同図(b)は変形した状態のプローブ針を示す同図(a)相当図、同図(c)は同図(a)のプローブ針で検査するチップの配列を示す平面図である。
【図18】 従来の他のプローブカードのプローブ針の一部と、このプローブカードによって検査するチップの配列を示す図で、同図(a)は正常な状態のプローブ針の一部を示す斜視図、同図(b)は変形した状態のプローブ針を示す同図(a)相当図、同図(c)は同図(a)のプローブ針で検査するチップの配列を示す平面図である。
【符号の説明】
1 プローブカード
3 垂直プローブ針(接触子)
22 インデックス区域
23 コンタクト領域
50 コンピュータ
51 入力手段
53A 表示部
W 半導体ウエハ
T チップ
GW グラフィックウエハ
GT グラフィックチップ
[0001]
[Industrial application fields]
The present invention relates to a method for probing a semiconductor wafer.
[0002]
[Prior art]
When a large number of chips are formed on a semiconductor wafer in a semiconductor process step, the electrical characteristics of each chip are inspected as they are, and defective products are screened. A probe device is usually used for this inspection. In this probe apparatus, a probe needle of a probe card is brought into contact with an electrode pad of each chip of a semiconductor wafer, and a predetermined voltage is applied from the probe needle to perform an electrical test such as a continuity test of each chip. It is a device that tests whether a chip has basic electrical characteristics through a tester.
[0003]
In the case of a conventional probe device,FIG.As shown in (a) and (b), for example, the plurality of probe needles 31 have a cantilever structure in which the base ends are fixed with synthetic resin or the like at the periphery of the central opening of a probe card (not shown). . Therefore, for example, in the case where eight chips T are simultaneously inspected by the oblique probe needles 31 shown in FIG. 5A, the probe card is structured so that the cantilevered probe needles 31 face each other. As shown in FIG. 4C, the chip T in which the electrode pads of each chip T are juxtaposed so as to be arranged in two rows, and the chip T in which two vertically and four horizontally (2 × 4) are arranged horizontally is arranged in one index area. After that, all the chips T on the semiconductor wafer are divided according to the index area, and all the chips T are inspected while the probe card is indexed according to each divided index area.
[0004]
[Problems to be solved by the invention]
However, since the conventional probe device has the cantilever structure of the probe needle 31 as described above, for example, in order to simultaneously inspect eight chips T.FIG.As shown in (c), since all the chips T are sequentially inspected with 2 × 4 chips T in a horizontally long array as one index feed amount, all the chips T on the semiconductor wafer are inspected sequentially. For example, as shown in FIG. 2B, at the right end of the semiconductor wafer W, the number of inspection chips by one probing is small, and conversely, a large number of index areas where the area without the chip T becomes wider are generated. Along with this, there is a problem that the number of index feeds increases, the inspection efficiency deteriorates, and the throughput decreases. Further, in the case of the probe needle 31 having such a cantilever structure, since the probe needle 31 is elongated with an oblique needle, the probe needle 31 repeatedly applies a pressing force from the semiconductor wafer while the index feed of the probe card is repeated. For example, the probe needle 31A is deformed by receiving an excessive force by being caught on unevenness on the surface of the semiconductor wafer during index feeding, for example, and the probe needle 31A is deformed from the electrode pad P. Without changing the probe cardNotThere was a problem of further decreasing the throughput.
[0005]
Therefore, for example, as shown in FIG. 18C, by arranging four chips T in the vertical direction and two (4 × 2) in the horizontal direction in one index area, the shape of the index area is changed to that of the semiconductor wafer. If it is made as close to a square as possible in accordance with the shape, the number of index feeds can be reduced as shown in FIG. However, in this case, since the electrode pads P are arranged in four rows, the cantilevered probe needles 31 are not simultaneously brought into contact with both the outer two rows of electrode pads P and the inner two rows of electrode pads P. must not. For this purpose, the probe card is structured so that the probe needle can come into contact with the inner electrode pad P (the left electrode pad in FIGS. 18A and 18B) P as shown in FIG. The probe needles are attached to the upper and lower two stages, and the upper probe needle 31 must be longer than the lower probe needle 32. In this case, the upper probe needle 31 is more easily deformed than the lower probe needle 32, and the upper probe needle 32 is, for example, as shown in FIG. There is a problem that the probe card 32 must be replaced by deforming upward on the semiconductor wafer to lift the probe needle 32 from the electrode pad P, and the throughput is further reduced.
[0006]
  The present invention has been made to solve the above problems,A plurality of contacts and a plurality of chips can be brought into electrical contact simultaneously and reliably,An object of the present invention is to provide a semiconductor wafer probing method capable of reducing the number of times of index feeding and improving the inspection efficiency.
[0007]
[Means for Solving the Problems]
  According to claim 1 of the present inventionMethod for probing a semiconductor waferIsMulti having a plurality of contacts corresponding to a plurality of chips that are continuous evenly and vertically and horizontally and that are continuous 4 or more in at least one of the longitudinal and lateral directionsWhen inspecting the electrical characteristics of chips arranged on a semiconductor wafer using a probe card,On the computer, the multi-probe card is allocated to the entire surface of the semiconductor wafer, and an automatic setting mode for automatically setting a rectangular contact area with which the multi-probe card contacts is selected, and the multi-probe is selected using the automatic setting mode. Multiple contacts on the cardFor electrode pads of multiple chipsSameSometimes touchingOf the semiconductor waferA method for probing a semiconductor wafer in which the above contacts are brought into contact with all chips by sequentially performing index feedingBecause,The automatic setting mode includes a step of setting an area to be simultaneously inspected by the multi-probe card as one index zone, a step of assigning X and Y coordinate values to each of the plurality of chips in the semiconductor wafer, and the semiconductor wafer. After obtaining the number of chips in the longest chip row in the X-axis direction based on the maximum value and the minimum value of the X coordinate, the above-described number of chips and the number of chips in the X-axis direction of the index area are described above. The number of allocations in the X-axis direction of the index area covering all the chips in the longest chip row is obtained, and the contactor contacts the number of chips corresponding to the portion of the allocated index area protruding from the longest chip row. The number of blank chips to be obtained, and the number of blank chips obtained by dividing the number of blank chips into two equal parts. The X-coordinate value of the blank probe at one end is arranged in contact with the multi-probe card in the X-axis direction. The step of obtaining the start position, the step of obtaining the contact start position in the Y-axis direction of the multi-probe card in the same procedure as the contact start position in the X-axis direction for the chip row in the Y-axis direction, and the X and Y axes Setting the contact area by allocating the index area to the entire surface of the semiconductor wafer on the basis of the X and Y coordinate values indicating the contact start position in each direction, and setting the automatic setting mode.The semiconductor wafer is index-fed in the contact area along the shortest path from the first index area to the last index area.
[0008]
  In addition, the present inventionClaim 2The method for probing a semiconductor wafer according to claim 1,1In the described invention, a probe needle held vertically at the center of the wiring board is used as the contact.
[0009]
[Action]
  According to the first aspect of the present invention, when inspecting the electrical characteristics of the chips arranged on the semiconductor wafer, an even number of probe cards are continued in the vertical and horizontal directions and at least one of the vertical and horizontal directions. When an automatic setting mode is selected on a computer when a semiconductor wafer is inspected by using a multi-probe card having a plurality of contacts that make contact with a plurality of chips that are continuous in four or more directions, the multi-probe By automatically setting a rectangular contact area including the entire surface of the semiconductor wafer with which the card contacts, the semiconductor wafer is then indexed according to the shortest path by contacting the contact from the first index area in the contact area. All the chips above can be inspected.
  In addition, the present inventionClaim 2According to the invention described in claim1In the described invention, by using a plurality of probe needles held vertically at the center of the wiring board as the contact, the plurality of contacts can be brought into contact with the semiconductor wafer more reliably.
[0011]
【Example】
Hereinafter, the present invention will be described based on the embodiments shown in FIGS.
If the semiconductor wafer probing method of the present invention is used, all chips on the semiconductor wafer can be inspected in the order shown in FIGS. And when implementing the probing method of this invention, the probe card shown in FIG. 3, FIG. 4 can be used suitably.
[0012]
First, before explaining the semiconductor wafer probing method of the present embodiment, a probe card suitably used in the present embodiment will be described with reference to FIGS. As shown in the figure, the probe card 1 includes a printed circuit board 2 having an opening in the center, and a large number of probe needles 3 that pass through the central opening 2A of the printed circuit board 2 and are connected to the printed wiring on the surface. And is attached to a fixed head of a probe device (not shown). A cup-shaped intermediate block 4 having a flange portion 4 </ b> A is fixed to the back surface side of the printed circuit board 2 by screws 5.
[0013]
An upper block 6 that closes the central opening 2A of the printed circuit board 2 and the upper opening of the intermediate block 4 is fixed to the upper surface of the flange portion 4A of the intermediate block 4 by screws 7, and a cooling chamber 8 to be described later is placed in the intermediate block 4. Is forming. Further, a thick portion 4B having a diameter smaller than the outer diameter is formed on the lower surface of the intermediate block 4, and holding blocks 9 for holding a plurality of probe needles 3 vertically are fitted to the thick portion 4B. The holding block 9 is fixed to the lower surface of the intermediate block 4 by screws 10. Further, openings 6A, 4C and 9A are formed at the bottom of the upper block 6, the intermediate block 4 and the center of the holding block 9, and a large number of probe needles 3 pass through these openings 6A, 4C and 9A. Yes.
[0014]
The probe needle 3 is held vertically by guide plates 11, 12, and 13 attached to the openings 6A, 4C, and 9A, respectively. That is, pores corresponding to the number of probe needles 3 are formed in these guide plates 11, 12, 13, and a large number of probe needles 3 are guided from the upper surface of the probe card 1 to the center of the lower surface by these pores. At the same time, they are held vertically. Further, these probe needles 3 are fixed to the opening 6A of the upper block 6 with a synthetic resin 14 such as an epoxy resin, and the lower ends of the probe needles 3 are each electrode pads (for example, 8 × 2) of the chips T to be inspected (for example, 8 × 2). (Not shown) so that they are in contact with each other at the same time. Of course, the probe card 1 has a number of probe needles 3 corresponding to the electrode pads of 8 × 2 chips T as shown in FIG. Therefore, in the following description, the probe card 1 is referred to as a multi-probe card 1.
[0015]
In addition, an inlet pipe 16 that guides a cooling gas such as compressed air or compressed nitrogen from the gas supply device 15 into the cooling chamber 8 is connected to the side surface of the intermediate block 4, and cooling is provided near the opening of the upper block 6. A lead-out pipe 17 is connected to guide the cooling gas introduced into the chamber 8 to the outside. As a result, the gas for cooling is introduced from the gas supply device 15 into the cooling chamber 8 of the multi-probe card 1 through the introduction pipe 16, and the gas after cooling the probe needle 3 in the cooling chamber 8 is sent through the outlet pipe 17. To exhaust outside. Further, the thermocouple 18 passes through the opening 6A of the upper block 4 and reaches the cooling chamber 8, and the thermocouple 18 is configured to monitor the temperature in the cooling chamber 8, that is, the temperature of the probe needle 3. Yes. The thermocouple 18 is connected to the cooling chamber monitoring control device 20 via the wiring 19, and an electric signal 21 is sent from the cooling chamber monitoring control device 20 to the gas supply device 15 based on the temperature in the cooling chamber 8 detected by the thermocouple 18. To control the supply of the cooling gas.
[0016]
Next, a preferred embodiment of the semiconductor wafer probing method of the present invention for inspecting the electrical characteristics of the chip T on the semiconductor wafer W using the multi-probe card 1 will be described with reference to FIGS.
[0017]
That is, as described above, the multi-probe card used in this embodiment is an even number, that is, 8 in the vertical direction and 2 in the horizontal direction, and in at least one of the vertical and horizontal directions (vertical direction in this embodiment). It has a plurality of vertical probe needles 3 corresponding to each electrode pad of 8 × 2 chips T which are continuous. When the chip T of the semiconductor wafer W is inspected using the multi-probe card 1, the multi-probe card 1 is set with the orientation flat O in the vertical direction as shown in FIG. Then, 8 × 2 chip areas to be inspected by the multi-probe card 1 are set as one index area 22, and then the index areas 22 are spread vertically and horizontally with respect to the semiconductor wafer W so that all the areas on the semiconductor wafer W are covered. A region having a minimum area formed when the chip T is covered is set as a contact region 23 on the semiconductor wafer W. In this case, the contact region 23 is formed by covering 15 index areas 22. After that, the shortest path from the first index section (1) to the last index section (15) in the contact area 23 is used, and the index area 22 at the upper left end in the contact area 23 is moved from the upper right end to the upper right end, and further from just below the left end. Number each position in the direction meandering to the side from (1) to (15) in order. These numbers are set as the index feed order. The order of the index area 22, the contact area 23, and the index feed is registered in a control device (not shown).
[0018]
After that, the mounting table (not shown) of the semiconductor wafer W is moved according to the index order registered via the control device, and the electrode pads of the 16 chips T in each index area 22 on the semiconductor wafer W are moved to each electrode pad. The probe needle 3 of the multi-probe card 1 is brought into contact and 16 chips T are inspected simultaneously for each index feed, and the inspection for all the chips T on the semiconductor wafer W is completed by repeating this inspection 15 times. it can.
[0019]
However, in the case of the probing method using the conventional multi-probe card, due to the structure of the probe card, as shown in FIG. 1 (b), chips T arranged in two vertically long and eight horizontally long chips are arranged. You must use a multi-probe card that tests at the same time. Therefore, the number of index feeds of the multi-probe card is 20 as shown in FIG. In addition, in the conventional probing method, the number of idle probe needles in the index area 22 on the right half of the semiconductor wafer W is far greater than that in the chip to be inspected, and the inspection efficiency is extremely low. I understand that.
[0020]
As described above, according to the present embodiment, the number of index feeds is reduced by 5 times compared to the conventional probing method using a multi-probe card, and the number of feeds can be reduced by 25%. The inspection cost can be greatly reduced. In addition, by using the vertical probe needles 3 as in this embodiment, the probe needles 3 can be in contact with a plurality of tips T simultaneously in an arbitrary arrangement and inspected. 3 can be remarkably suppressed, the position of the probe needle 3 from the electrode pad can be prevented from being displaced, and a highly accurate inspection can be performed. The inspection cost can be further reduced by reducing the number of times the card 1 is replaced.
[0021]
FIG. 2A is a diagram showing a case where 4 × 2 chips T are simultaneously inspected using the semiconductor wafer probing method of the present invention. In this case, all the chips T on the semiconductor wafer W can be inspected by 28 index feeds. In contrast to this, in the conventional method, the index feed must be performed 31 times as shown in FIG. Therefore, according to the present embodiment, the number of index feeds can be reduced by 10% compared to the conventional case. In addition, the same effects as those of the above embodiment can be expected.
[0022]
In the above description, the multi-probe card 1 which inspects 16 or 8 chips T at the same time is assumed. However, the multi-number and the minimum contact area of the multi-probe card 1 are not known from the beginning. When setting the number of multiples and the minimum contact area, a computer can be used to significantly save the time required to set the number of multiples and the minimum contact area. When using a computer, first, as shown in the flowchart of FIG. 5, wafer information such as wafer size and orientation flat (orientation flat) direction and chip information such as vertical and horizontal (x, y) size of the chip. (S1), and then card information regarding the multi-probe card such as the number of chips (multi-number) that can be inspected simultaneously and the chip arrangement thereof is input (S2). Thereafter, the contact area of the multi-probe card with respect to the semiconductor wafer is simulated by a computer a plurality of times based on these input data (S3). Based on the result, the number of blank chips to be blanked out of the semiconductor wafer and its blank shots are calculated. The coordinates of the chip are obtained (S4), and the result is registered in the computer and stored (S5). Then, the quality of the index feed count and the number of blank chips is determined based on the respective results (S6), the probing method considered to be the best is determined and displayed on the display unit (S7). After determining the probing method by the computer in this way, the semiconductor wafer W is actually probed using the probe apparatus.
[0023]
When setting the contact area of the multi-probe card by computer simulation, there are three simulation methods of “automatic setting mode”, “optimum setting mode”, and “arbitrary setting mode”, as described later. Can be appropriately selected by an operator based on wafer information, chip information, card information, and the like. When the contact region is placed in the semiconductor wafer as in this embodiment, a simulation is performed using an “arbitrary setting mode” as will be described later. As a result of simulation in the “arbitrary setting mode”, when the multi-probe card 1 having 16 or 8 multis is used as in this embodiment, the above-described method can be most efficiently inspected. In the following description with reference to FIGS. 6 to 16, a simulation for setting the contact area of the multi-probe card 1 shown in FIG. 1A will be described.
[0024]
As shown in FIG. 6, the computer 50 used in this embodiment is based on input means 51 for inputting data such as wafer information, chip information, card information, and the like, and on the basis of the wafer information and card information from the input means 51. A card allocating device 52 for allocating index areas of a multi-probe card on a semiconductor wafer, and a display means 53 for displaying the image and numerical data of the semiconductor wafer and the chip for allocating the index areas by the allocating device 52 are provided. ing. The allocation device 52 includes a coordinate calculation unit 54, a chip coordinate storage unit 55, a file storage unit 56, a card allocation mode storage unit 57, a menu storage unit 58, a card allocation unit 59, and a card allocation position storage unit 60. Yes. The input unit 51 includes, for example, a keyboard 51A and a mouse 51B. The display unit 53 includes a display unit 53A such as an LCD or CRT that displays graphic information and the like, and a display control unit 53B that controls the display information of the display unit 53A. As shown in FIG. 4, the display unit 53A displays the semiconductor wafer and the chips in graphic form, and displays the wafer information and the card information in characters.
[0025]
The coordinate calculation means 54 automatically arranges rectangular image-like chips on an image-like semiconductor wafer based on the wafer information and chip information input from the input means 51, and position coordinates for each chip. Is given. The chip coordinate storage unit 55 includes a RAM or the like, and stores each chip obtained by the coordinate calculation means 54 and each coordinate in association with each other. The information stored in the chip coordinate storage unit 54 is graphically displayed as a wafer map on the display unit 53A via the display control unit 53B as described above. This wafer map is displayed as shown in FIG. The file storage unit 56 is composed of a storage device such as a ROM connected to the coordinate calculation means 54, in which various pieces of information relating to a plurality of types such as wafer information, chip information and card information are registered in advance. Therefore, the coordinate calculation means 54 reads the information stored in the file storage section 54, performs the above-described calculation processing in the same manner as the information from the input means 51 based on this information, and displays a wafer map based on the information on the display section 53A. It is designed to display graphics.
[0026]
The card allocation mode storage unit 57 includes a storage device such as a ROM. For example, three types of modes, an automatic allocation mode, an optimal allocation mode, and an arbitrary allocation mode, are stored in advance, and an operator can select an appropriate mode. It is like that. Here, the automatic allocation mode is a mode in which the contact area is automatically allocated so that the multi-probe card contacts in the vertical and horizontal directions of the semiconductor wafer evenly, for example, vertically and horizontally. The optimum allocation mode is a mode in which contact areas are automatically allocated so that the number of times the multi-probe card contacts on the wafer is minimized. The arbitrary allocation mode is a mode in which the contact position of the multi-probe card can be arbitrarily set by moving the contact position with the cursor movement key of the keyboard 31A or the mouse 31B.
[0027]
The menu storage unit 58 stores various operation menus necessary for operating the computer 50, menu initialization necessary for setting measurement conditions, and card allocation used for card allocation. It is. Menu contents can be increased or decreased as necessary. Then, as shown in FIG. 16, when “initialize map” displayed on the display unit 53A is selected with the mouse 52B, all chips in the semiconductor wafer become test targets, and when “card allocation” is selected, card allocation is performed. The mode is supposed to work.
[0028]
The card allocating unit 59 sets the contact area between the chip of the semiconductor wafer and the multi-probe card based on the storage information in the chip coordinate storage unit 55, the storage information in the card allocation mode storage unit 57, and the command from the input unit 51. I have to do it. The card allocating means 59 has an automatic allocation unit 61 shown in FIG. 7, an optimum allocation unit 62 shown in FIG. 8, and an arbitrary allocation unit 63 shown in FIG.
[0029]
As shown in FIG. 7, the automatic allocation unit 61 includes an X-axis minimum unit 64A for obtaining a minimum value in the X-axis direction on the wafer map displayed on the display unit 53A, and an X-axis maximum for obtaining a maximum value in the X-axis direction. It has a value part 64B, a Y-axis minimum part 65A for obtaining a minimum value in the Y-axis direction, and a Y-axis maximum value part 65B for obtaining a maximum value in the Y-axis direction. The X-direction minimum value portion 64A and the X-axis maximum value portion 64B are each connected with an X-direction protrusion amount (number of X-direction empty chips) calculation portions 66A. Of these pieces of information and card information, X of the multi-probe card The number of blank chips at the end when a multi-probe card is arranged in an integer multiple at the row position of the maximum width in the X direction from the number of chips Nx in the direction (chips assuming that the chip is protruding from the wafer and there is a chip in that portion Number) Xh is obtained. The state at this time is shown in FIG. 14B and FIG. 15A. In FIG. 15A, the upper row shows the maximum width chip row in the X direction, and the lower row shows the hypothetical card allocation position. Show. A left end start position determination unit 67A is connected to the X direction blank chip number calculation unit 66A, and the left end start position determination unit 67A determines the left and right (X direction) of the graphic wafer based on the output value of the X direction blank chip number calculation unit 66A. The card allocation position is determined by obtaining the left end start position xs so that the cards protrude as evenly as possible and the number of left and right empty chips is as even as possible. FIG. 15B shows this state.
[0030]
Similarly, the Y-axis minimum value portion 65A and the Y-axis maximum value portion 65B are respectively connected to the Y-direction blank chip number calculation unit 66B, and the number of blank chips Yh at the end in the Y-direction is the same as described above. Is to ask. An upper end start position determination unit 67B is connected to the Y direction blank chip number calculation unit 66B, and the upper end start position determination unit 67B moves the graphic wafer up and down (Y direction) based on the output value of the Y direction blank chip number calculation unit 66B. ) To determine the card allocation position by obtaining the upper end start position ys so that the card protrudes as evenly as possible. The left end start position determination unit 67A and the lower end start position determination unit 67B are connected to an automatic allocation calculation unit 68. The automatic allocation calculation unit 68 is graphically based on output values from the start position determination units 67A and 67B. Multi-probe cards are automatically allocated on the basis of the left and lower ends of the wafer, and the result is stored in the card allocation storage unit 60. FIG. 14C shows the arrangement of the cards allocated in this way.
[0031]
Further, as shown in FIG. 8, the optimum allocation unit 62 has the increment unit 69 connected to the X-axis minimum and maximum value units 64A and 64B and the Y-axis minimum and maximum value units 65A and 65B, respectively. The automatic allocation unit 61 is configured in the same manner. The optimal allocation unit 62 determines the card allocation position by determining the left end and top end start position of each row when a plurality of cards are arranged in the Y direction in each row of chips on the graphic wafer. At this time, the increment unit 69 indicates a row to be allocated in order to perform automatic allocation for each row or every plurality of rows. Thus, the multi-probe card can be contacted to all chips with the minimum number of contacts, that is, the minimum contact area. FIG. 14D shows the arrangement of the cards allocated in this way.
[0032]
Further, as shown in FIG. 9, the arbitrary allocation unit 63 has a card reference position determination unit 70. In the case of a multi-probe card that simultaneously inspects the card reference position, for example, eight chips, the leftmost channel Is used as a reference position, and the coordinates on the graphic wafer are determined by inputting with the mouse 52B as shown in FIG. 14 (e). Thereby, the card allocation position can be arranged at an arbitrary position on the semiconductor wafer. In other words, the automatic allocation unit 61 and the optimal allocation unit 62 allocate cards regardless of whether or not the card protrudes from the graphic wafer. In the arbitrary allocation unit 63, the operator looks at the display unit 53A while viewing the graphic wafer. The contact area can be arbitrarily set so that the card can be stored in the card.
[0033]
The card allocation position and the chip set by the card allocation means 59 as described above are associated with each other and stored in the card allocation position storage unit 60 shown in FIG. Further, the card allocation position storage unit 60 is configured to store the number of empty chips and their respective coordinates. Accordingly, based on the stored contents, the card allocation position is superimposed on the graphic wafer and the chip on the display unit 53A and displayed, for example, as shown in (c) and (d) of FIG. Each coordinate can be seen on the display unit 53A.
[0034]
  Next, using the computer 50As shown in (a) to (e) of FIG.Multi-probe card allocation when testing four chips simultaneouslySwingSimulate contact areaDoThe case will be described with reference to FIGS.The multi-probe card used in the present invention is for inspecting a plurality of rows and columns of chips. In FIGS. 14A to 14E, there are four in the X direction, that is, one row and four columns. These chips are shown in a simplified manner to be inspected simultaneously. This is because the display becomes complicated when the relationship between the multi-probe card of multiple rows and columns and the chip of the semiconductor wafer is illustrated. 15A and 15B more specifically show the relationship between the multi-probe card of 2 rows and 8 columns and the chip on the semiconductor wafer. Therefore, in the following, the present embodiment will be described with reference to FIGS. 15A and 15B showing the relationship between the multi-probe card of 2 rows and 8 columns and the chip of the semiconductor wafer as necessary.First, wafer information, chip information, and card information are input using the input means 51 as in S1 and S2 described above. Then, based on this input information, the coordinate calculation means 54 of the allocating device 52 allocates the chips on the image on the wafer on the image, stores the result, and sets the wafer and chips suitable for the image to the graphic wafer GW and The graphic chip GT is displayed on the display unit 53A as shown in FIG. Thereafter, the operator operates the mouse 52B to execute the above-described simulation as shown in FIGS.
[0035]
At that time, in the area above the graphic wafer GW of the display unit 53A, a menu for mode selection necessary for card allocation such as “automatic setting mode”, “optimum setting mode”, and “arbitrary setting mode” is displayed (S11). ). When a desired mode is selected on the display unit 53A from the three card allocation modes using the mouse 52B, the computer 50 always determines whether or not the mouse 52B is pressed (S12). It is determined whether or not the mouse pointer 71 (see FIG. 16) points to one of three types of modes (S13). This is performed until any mode is instructed.
[0036]
  For example, when the automatic setting mode is selected in S14, the simulation is executed as follows. That is, the card allocating means 59 calculates the card contact area (layout) so that the cards are allocated substantially evenly in the horizontal direction of the graphic wafer GW (S15). As a calculation procedure, first, the minimum value Xmin and the maximum value Xmax in the X-axis direction are obtained from all the chip coordinates of the wafer map based on the data stored in the chip coordinate storage unit 55 (see FIG. 14B). Of the card information in the X direction from the card informationN x TheHow many of the cards will protrude at the edge of the wafer when the cards are allocated at the row position where the maximum width in the X direction is used.TotalCalculate.At this time, the above calculation is performed based on the following formula using the relationship between the multi-probe card and the chip of the semiconductor wafer shown in FIG.FIG. 15 shows the calculation result.(B)become.In FIG. 15A, since the number of chips in the X direction of the multi-probe card is eight, N x = 8.still,In the following formulaThe reason why 1 is added to the difference between Xmax and Xmin is to add a chip of coordinates (0, 0). After executing this calculation, the process proceeds to S16. However, in the following formula, Q represents the quotient of division and R represents the remainder.
  {(Xmax-Xmin) +1} / Nx = Q... R
  Number of empty chips Xh = Nx-R
  This is calculated by substituting specific numerical values as follows.
  {(12-(-12) +1} / 8 = 3... 1
  Number of empty chips Xh = 8-1 = 7
[0037]
In S16, the left end start position xs at the time of card layout in the X-axis direction is calculated based on the following equation. The following equation is for setting the amount of protrusion from both ends of the wafer, that is, the number of blank chips, to be approximately equal when the card is laid out in the X direction. However, in the following formula, [Xh / 2] represents a rounded integer.
xs = Xmin- [Xh / 2]
If a specific numerical value is substituted for the calculation, for example, the result is as shown in FIG.
xs = -12- [7/2] =-15
That is, the coordinates (-15, 0) are the starting position of the card layout, and the length of three chips protrudes from the left end of the wafer, and the length of four chips protrudes from the right end. Although the layout is started from the left side here, it may be started from the right side.
[0038]
  Similarly, in S17, the contents executed in S15 and S16 are executed in the Y direction, and the upper end start position ys of the Y axis is obtained. When the start coordinates (xs, ys) on the wafer map are obtained in this way, the upper left part of the probe card (here, the upper left channel is because there are two rows in the Y direction) at the coordinates (xs, ys). Then, cards are allocated in the X direction (row direction) and Y direction (column direction) with reference to the start coordinates on the wafer map, the cards are spread on the wafer map, and the result is displayed as a contact area on the display unit 53A. (S18). This stateSimplify by assigning index area of multi-probe card that inspects 4 chips simultaneously in X directionWhat is shown is (c) in FIG. The result obtained here is stored in the card allocation position storage unit 60 (S19), and finally stored in the file storage unit 56 (S20).
[0039]
Next, the optimum setting mode will be described. In this mode, the card allocation position is automatically laid out so that the number of contacts of the probe card 1, that is, the number of index feeds, is minimized. For this purpose, first, the process returns to S14. When the answer is NO in this step and the "optimum setting mode" is selected in S21 shown in FIG. 12, the stored contents of the increment unit 69 indicating the row position of the chip to be allocated on the wafer map. Is set to “0” (S22), and the stored content i is then increased by “1” (S23).
[0040]
Next, an optimal card layout is performed in the i-th row (here, the first row) on the wafer map to set a contact area. In this case, in the coordinate calculation at the time of card layout, the steps of S15 shown in FIG. 10 and S16 and S17 shown in FIG. 11 are performed only for the first row to obtain the left end start position (S24). Thereafter, the card layout of the first row is determined based on the left end start position and displayed on the display unit 53A (S25). Further, it is determined whether or not the i-th line is the last line of the wafer map (S26). If it is not the last line, the process returns to S23, the content i of the increment unit 69 is incremented by 1, and the same calculation is performed. repeat. When the calculation is performed up to the last line of the chip and the card is laid out, the process proceeds to S19 in FIG. 11 and the contact area of each laid out card is stored. At this time, the display unit 53A displays (d) of FIG. 14 and determines the card allocation with the smallest card index feed count.
[0041]
Finally, a case where “optional setting mode” is selected will be described. In this arbitrary setting mode, the operator can assign a card to an arbitrary position and set a contact area. First, returning to FIG. 12, if “optional setting” is selected in S27 shown in FIG. 13 in this step, it is determined whether or not the mouse button is always pressed (S28, S29), and the mouse button is released. In this case, one layout is displayed by positioning the upper left end of the card layout at the chip coordinates (xn, yn) where the mouse pointer 71 is positioned at that time (S30). Then, the chip coordinates of the mouse pointer 71 are stored (S32). Next, it is determined whether or not the card layout has filled the entire wafer map (S33). If not, it is determined whether or not the end menu has been selected (S34). If the end menu has not been selected, the process returns to S28 again, and the above operation is repeated after waiting for an instruction. The layout during the card layout is displayed on the display unit 53A as shown in FIG. When the card layout fills the entire wafer map in this way, or when the end menu is selected, the process returns to S19 in FIG. 11, and the card layout position at that time is stored and filed.
[0042]
  Contact region in the probing method of this embodiment23In order to obtain the value, any of the three types of modes may be used. If the number and arrangement of multi-probe cards 1 are determined, the minimum contact area can be achieved in a short time using the optimum setting mode.23Can be requested. But its minimum contact area23Are not necessarily the minimum number of blank chips. Therefore, contact area23And contact area with the smallest number of blank chips23Is set using three modes, and the operator makes a decision based on the respective results. This determination can also be made by the computer 50. In that case, it is sufficient to incorporate determination software and input various conditions to be optimum conditions.
[0043]
In addition, by using the above-described computer 50, it is possible to design the number and layout of the multi-probe card. For this purpose, various semiconductor wafers to be inspected are registered in advance in the file storage unit, various card information is input for each semiconductor wafer, and the most efficient multi-probe card is obtained based on the obtained results. If selected, an optimum multi-probe card can be obtained.
[0044]
In each of the above embodiments, the present invention has been described with respect to the case where 8 × 2 chips T and 4 × 2 chips T are inspected simultaneously. Using a multi-probe card having a plurality of contacts corresponding to a plurality of chips that are continuous four or more in at least one direction, a plurality of chip areas to be inspected by the multi-probe card is set as one index area, Next, after setting the index area on the semiconductor wafer as a contact area, the area that is the minimum area formed when all the chips on the semiconductor wafer are covered vertically and horizontally is covered, and then the predetermined index area is set in the contact area. Index multi-probe cards along the shortest path from to the last index zone Any such method is encompassed by the present invention. Further, the present invention includes a case where a computer is used to project a wafer or chip on a display unit such as a CRT or LCD and a contact region is designed on the wafer. Moreover, although the said Example demonstrated what used the vertical probe card as the contactor of a multi-probe card | curd, when implementing this invention, a membrane card can also be used.
[0045]
【The invention's effect】
  As described above, according to the first aspect of the present invention, the probe card corresponds to a plurality of chips that are evenly arranged in the vertical and horizontal directions and that four or more chips are continuous in at least one of the vertical and horizontal directions. When inspecting electrical characteristics of chips arranged on a semiconductor wafer using a multi-probe card having a plurality of contacts, the multi-probe card is allocated to the entire surface of the semiconductor wafer on a computer. Select an automatic setting mode that automatically sets the contact area of the rectangular shape to contact, while using the automatic setting mode, while simultaneously contacting a plurality of contacts of the multi-probe card to the electrode pads of a plurality of chips The semiconductor wafer in which the contacts are brought into contact with all the chips by sequentially feeding the index of the semiconductor wafer. In the automatic probing method, the automatic setting mode includes a step of setting an area to be simultaneously inspected by the multi-probe card as one index area, and X and Y coordinate values for each of the plurality of chips on the semiconductor wafer. And determining the number of chips in the longest chip row in the X-axis direction based on the maximum and minimum values of the X coordinate among all the chips of the semiconductor wafer, and then the number of chips and the X-axis of the index area Based on the number of chips in the direction, the number of allocations in the X-axis direction of the index area covering all the chips in the longest chip row is obtained, and the chip corresponding to the portion where the allocated index area protrudes from the longest chip row Calculating the number as the number of blank chips that the contact does not contact, and dividing the number of blank chips into two equal parts. The number of blank chips obtained in this way are arranged separately to the outside of the chip having the maximum value and the chip having the minimum value in the X coordinate, and the X coordinate value of the blank chip at one end is set. The step of obtaining the contact start position in the X-axis direction of the multi-probe card and the start of contact in the Y-axis direction of the multi-probe card in the same procedure as the contact start position in the X-axis direction for the chip row in the Y-axis direction Determining the position; and setting the contact region by allocating the index area over the entire surface of the semiconductor wafer with reference to the X and Y coordinate values indicating the contact start positions in the X and Y axis directions, respectively. Prepared from the first index area to the last index area in the contact area set by the automatic setting mode. In order to index the semiconductor wafer along the shortest path, the contact area of the multi-probe card is set in a rectangular shape by using an automatic setting mode on a computer, and even numbers are continuously and vertically and horizontally in the index area. Provided is a method for probing a semiconductor wafer in which a contact is surely brought into contact with all chips in an index area even when four or more continuous chips are arranged in any one direction, thereby improving inspection efficiency. it can.
  In addition, the present inventionClaim 2According to the invention described in claim1In the described invention, since the probe needle held vertically at the center of the wiring board is used as the contactor, a plurality of probe needles can be simultaneously contacted vertically with a plurality of chips in the index area, It is possible to provide a method for probing a semiconductor wafer capable of reliably connecting a plurality of probe needles and a plurality of chips.
[0047]
  In addition, the present inventionClaim 2According to the invention described inClaim 1In the described invention, since the area as close to a square as possible is set as the index area by the plurality of chips, it is possible to provide a method for probing a semiconductor wafer that can further reduce the number of index feeds.
  In addition, the present inventionClaim 3According to the invention described in claim 1,Or claim 2In the invention according to claim 1, the contactor that makes vertical contactAs a probe needle held vertically in the center of the wiring boardFor,Multiple probe needles can be simultaneously and vertically contacted with multiple tips in the index area, ensuring reliable electrical connection between multiple probe needles and multiple tipsA method for probing a semiconductor wafer can be provided.
[Brief description of the drawings]
FIG. 1 is a diagram showing a method for simultaneously inspecting 16 chips on a semiconductor wafer one by one. FIG. 1A shows an inspection sequence of chips on a semiconductor wafer according to an embodiment of a probing method for a semiconductor wafer of the present invention. FIG. 2B is a plan view showing an inspection sequence of chips on a semiconductor wafer by a conventional semiconductor wafer probing method.
FIG. 2 is a view showing a method for simultaneously inspecting eight chips on a semiconductor wafer at a time, and FIG. 2A shows an inspection sequence of the chips on the semiconductor wafer according to one embodiment of the semiconductor wafer probing method of the present invention; FIG. 2B is a plan view showing an inspection sequence of chips on a semiconductor wafer by a conventional semiconductor wafer probing method.
FIG. 3 is a perspective view showing a probe card of a probe apparatus suitably used in the semiconductor wafer probing method of the present invention.
4 is a cross-sectional view showing the probe card shown in FIG. 3. FIG.
FIG. 5 is a flowchart showing an embodiment of the semiconductor wafer probing method of the present invention.
FIG. 6 is a block diagram showing a main part of a computer used when carrying out the semiconductor wafer probing method of the present invention.
7 is a block diagram showing an automatic allocation unit of the computer shown in FIG. 6;
FIG. 8 is a block diagram showing an optimal allocation unit of the computer shown in FIG. 6;
9 is a block diagram showing an arbitrary allocation unit of the computer shown in FIG. 6;
FIG. 10 is a flowchart showing a flow when allocating a multi-probe card.
FIG. 11 is a flowchart showing a flow when allocating a multi-probe card.
FIG. 12 is a flowchart showing a flow when allocating a multi-probe card.
FIG. 13 is a flowchart showing a flow when allocating a multi-probe card.
14 (a), (b), (c), (d), and (e) are diagrams showing a graphic display of a display unit when a multi-probe card is allocated. FIG.
FIGS. 15A and 15B are schematic views showing a part of a calculation process when allocating a multi-probe card.
FIG. 16 is a diagram showing an initial screen of the display unit.
FIG. 17 is a view showing a part of probe needles of a conventional probe card and an arrangement of chips to be inspected by the probe card, in which FIG. 17 (a) is a perspective view showing a part of probe needles in a normal state; FIG. 2B is a view corresponding to FIG. 1A showing the probe needle in a deformed state, and FIG. 2C is a plan view showing the arrangement of chips to be inspected by the probe needle of FIG.
FIG. 18 is a diagram showing a part of probe needles of another conventional probe card and an arrangement of chips to be inspected by the probe card, in which FIG. 18 (a) is a perspective view showing a part of the probe needles in a normal state. FIG. 2B is a diagram corresponding to FIG. 1A showing the probe needle in a deformed state, and FIG. 2C is a plan view showing the arrangement of chips to be inspected by the probe needle of FIG. .
[Explanation of symbols]
  1 Probe card
  3 Vertical probe needle (contact)
22 Index area
23 Contact area
50 computers
51 Input means
53A Display
  W Semiconductor wafer
  T chip
GW graphic wafer
GT graphic chip

Claims (2)

偶数個ずつ縦横に連続し且つ縦横の少なくともいずれか一つの方向に4個以上連続する複数のチップに対応する複数の接触子を有するマルチプローブカードを用いて半導体ウエハ上に配列されたチップの電気的特性を検査する際に、コンピュータ上で上記マルチプローブカードを上記半導体ウエハ全面に割り振って上記マルチプローブカードが接触する矩形状のコンタクト領域を自動的に設定する自動設定モードを選択し、上記自動設定モードを用いて上記マルチプローブカードの複数の接触子を複数のチップの電極パッドに対して同時に接触させながら上記半導体ウエハのインデックス送りを順次行って全チップについて上記接触子を接触させる半導体ウエハのプロービング方法であって、
上記自動設定モードは、
上記マルチプローブカードで同時に検査する領域を一つのインデックス区域として設定するステップと、
上記半導体ウエハにおける上記複数のチップそれぞれにX、Y座標値を付与するステップと、
上記半導体ウエハの全チップのうち、X座標の最大値と最小値に基づいてX軸方向で最長チップ列のチップ数を求めた後、このチップ数と上記インデックス区域のX軸方向のチップ数に基づいて上記最長チップ列の全チップを被う上記インデックス区域のX軸方向での割り振り数を求め、割り振られた上記インデックス区域が上記最長チップ列からはみ出した部分に対応するチップ数を、上記接触子が接触しない空打ちチップ数として求めるステップと、
上記空打ちチップ数を二等分して得られた個数の空打ちチップを、それぞれ上記X座標で最大値を示すチップと上記最小値を示すチップの外側へ振り分けて配列し、一方の端部にある空打ちチップのX座標値を、上記マルチプローブカードのX軸方向の接触開始位置として求めるステップと、
Y軸方向におけるチップ列についても、上記X軸方向の接触開始位置と同一手順で上記マルチプローブカードのY軸方向の接触開始位置を求めるステップと、
上記X、Y軸方向それぞれの接触開始位置の示すX、Y座標値を基準にして上記インデックス区域を上記半導体ウエハ全面に割り振ることにより上記コンタクト領域を設定するステップと、を備え、
上記自動設定モードによって設定された上記コンタクト領域内を最初のインデックス区域から最後のインデックス区域までの最短経路に従って上記半導体ウエハをインデックス送りすることを特徴とする半導体ウエハのプロービング方法。
Electricity of chips arranged on a semiconductor wafer using a multi-probe card having a plurality of contacts corresponding to a plurality of chips that are evenly connected in the vertical and horizontal directions and that are four or more continuous in at least one of the vertical and horizontal directions When inspecting the physical characteristics, an automatic setting mode is selected in which the multi-probe card is allocated on the entire surface of the semiconductor wafer on a computer and a rectangular contact area in contact with the multi-probe card is automatically set. Using the setting mode, the semiconductor wafer is sequentially index-fed while simultaneously bringing the plurality of contacts of the multi-probe card into contact with the electrode pads of the plurality of chips, and the contacts of the semiconductor wafer are brought into contact with all the chips. A probing method,
The automatic setting mode is
Setting an area to be simultaneously inspected by the multi-probe card as one index area;
Providing X and Y coordinate values to each of the plurality of chips in the semiconductor wafer;
After obtaining the number of chips in the longest chip row in the X-axis direction based on the maximum and minimum values of the X coordinate among all the chips of the semiconductor wafer, the number of chips and the number of chips in the X-axis direction of the index area are The number of allocations in the X-axis direction of the index area covering all the chips of the longest chip row is determined based on the number of chips corresponding to the portion of the allocated index area protruding from the longest chip row. A step of obtaining the number of empty chips that the child does not contact;
The number of blank chips obtained by equally dividing the number of blank chips is divided and arranged outside the chip having the maximum value and the chip having the minimum value on the X coordinate, respectively, Obtaining the X-coordinate value of the empty chip in the X-axis contact start position of the multi-probe card;
For the chip row in the Y-axis direction, obtaining the contact start position in the Y-axis direction of the multi-probe card in the same procedure as the contact start position in the X-axis direction;
Setting the contact region by allocating the index area over the entire surface of the semiconductor wafer with reference to the X and Y coordinate values indicating the contact start positions in the X and Y axis directions, respectively,
A method for probing a semiconductor wafer, wherein the semiconductor wafer is index-fed along the shortest path from the first index area to the last index area in the contact area set by the automatic setting mode.
上記接触子として配線基板の中央で垂直に保持された複数のプローブ針を用いることを特徴とする請求項1に記載の半導体ウエハのプロービング方法。2. The method of probing a semiconductor wafer according to claim 1, wherein a plurality of probe needles held vertically at the center of the wiring board are used as the contact.
JP28118894A 1993-12-27 1994-10-19 Method for probing a semiconductor wafer Expired - Lifetime JP3891498B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28118894A JP3891498B2 (en) 1993-12-27 1994-10-19 Method for probing a semiconductor wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35334093 1993-12-27
JP5-353340 1993-12-27
JP28118894A JP3891498B2 (en) 1993-12-27 1994-10-19 Method for probing a semiconductor wafer

Publications (2)

Publication Number Publication Date
JPH07235572A JPH07235572A (en) 1995-09-05
JP3891498B2 true JP3891498B2 (en) 2007-03-14

Family

ID=26554086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28118894A Expired - Lifetime JP3891498B2 (en) 1993-12-27 1994-10-19 Method for probing a semiconductor wafer

Country Status (1)

Country Link
JP (1) JP3891498B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321102A (en) * 1996-05-31 1997-12-12 Tokyo Electron Ltd Inspecting apparatus
JP3361434B2 (en) 1996-09-20 2003-01-07 東京エレクトロン株式会社 How to set the optimal probing mode
WO2007017956A1 (en) 2005-08-09 2007-02-15 Kabushiki Kaisha Nihon Micronics Probe assembly
JP5451958B2 (en) * 2006-04-14 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル Probe card and semiconductor wafer measuring method
JP5406480B2 (en) * 2008-08-08 2014-02-05 東京エレクトロン株式会社 Probe method and probe program

Also Published As

Publication number Publication date
JPH07235572A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
KR100263810B1 (en) Semiconductor wafer probing method
US9664733B2 (en) Probe device for testing electrical characteristics of semiconductor element
WO2004010491A1 (en) Probe device, probe card channel information creation program, and probe card channel information creation device
US20050010886A1 (en) Apparatus for generating test vector of semiconductor integrated circuit
WO2006073736A2 (en) Probe head arrays
US20030078748A1 (en) Graphical user interface for testing integrated circuits
JP3891498B2 (en) Method for probing a semiconductor wafer
US9442156B2 (en) Alignment support device and alignment support method for probe device
US8395401B2 (en) Method for setting contact parameter and recording medium having program for setting contact parameter recorded thereon
JP2970897B2 (en) Probe card allocation device
CN109738789A (en) Flying probe tester test method, device, flying probe tester and storage medium
JP3724002B2 (en) Measuring condition setting apparatus and measuring condition setting method when probing chip of semiconductor wafer
JP3138908B2 (en) Probe device
JP3802283B2 (en) Inspection result display method, inspection result display device, and recording medium
CN111157868B (en) Wafer retesting method and testing equipment
JP2638556B2 (en) Probe card checker
JPH11145221A (en) Probe device and its method
KR0127639B1 (en) Probing test method and apparatus
JPS6047433A (en) Test equipment for multikind loading wafer
KR100381585B1 (en) Wafer map display apparatus and display method of semiconductor test device
JP2023178889A (en) Information processing device, display input device and program
US20210372944A1 (en) Analysis apparatus and image creation method
JP2002016118A (en) Semiconductor parametric test device
JP3267037B2 (en) Data display control method for IC test equipment
JPH06181244A (en) Method and apparatus for inspection of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141215

Year of fee payment: 8

EXPY Cancellation because of completion of term