JP3891311B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3891311B2 JP3891311B2 JP34134095A JP34134095A JP3891311B2 JP 3891311 B2 JP3891311 B2 JP 3891311B2 JP 34134095 A JP34134095 A JP 34134095A JP 34134095 A JP34134095 A JP 34134095A JP 3891311 B2 JP3891311 B2 JP 3891311B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- data
- bit
- display
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、フレームメモリに格納された画像データを読み出して多色や多階調でCRT(陰極線管)やLCD(液晶ディスプレイ)などに表示する画像表示装置に関する。
【0002】
【従来の技術】
このような画像表示装置として、並列データ入出力方式のフレームメモリに格納された画像データを読み出してCRTやLCDなどの表示部に文字やパターン等の画像情報を表示させるグラフィックディスプレイ装置が知られている。図6は一例としてLCD表示装置10の表示制御を行うLCDコントローラ(LCDC)2を備えた画像表示装置を示し、フレームメモリ3R、3G、3BがそれぞれR、G、Bの各カラープレーンデータを記憶するために用いられる。
【0003】
このような構成において、CPU1は先ず、外部入力信号62、ROM63に予め記憶されたプログラム及びRAM64の作業エリアを用いてアドレスバス60、データバス61を介し、LCDコントローラ2の内部レジスタに対してフレームメモリ3R、3G、3B上の表示開始アドレス(スタートアドレス)や、LCD表示装置10の画面の水平方向の表示文字数(水平表示画面幅)や、フレームメモリ3R、3G、3Bの水平方向の書き込み文字数(水平仮想画面幅)などを設定する。
【0004】
そして、CPU1がフレームメモリ3R、3G、3Bに対して表示データを描画し、LCDコントローラ2が上記各種設定に従ってフレームメモリ3R、3G、3Bの表示データを一括して順次読み出してLCD表示装置10に転送する。なお、図6ではフレームメモリの構成としてR、G、Bの3つのカラープレーンに分割しているが、それぞれR、G、Bに対応させる必要はなく、単に1画素を3ビットで表現できることを意味し、また、3ビットで表現されるデータは色だけではなく階調でもよく、また、階調のみでもよい。
【0005】
ここで、このように3つのカラープレーンで構成されたフレームメモリに対してデータを書き込むことにより始めて表示色や階調が決定する場合には、CPU1が例えば16ビット幅のデータバス60を有するとき、各カラープレーンに16ビットデータを順次書き込む方法と、3つのカラープレーンに4ビットづつ割り当てることにより1回の書き込みで4ビットを描画する方法がある。
【0006】
しかしながら、上記前者の方法では3回の描画で16ビットを描画し、後者の方法では4回の描画で16ビットを描画するので、多色表示や多階調表示により1画素が4ビット、8ビットのように増加すると描画速度が遅くなるという問題点がある。ここで、描画速度を早くする方法としては、
(1)LCDコントローラ(又はCRTコントローラ)2として描画用のプロセッサを有するものを用いる。
【0007】
(2)CPU1として処理能力が高いものを用いる。
【0008】
方法があるが、いずれもコストが高くなる。
【0009】
【発明が解決しようとする課題】
ところで、ワードプロセッサ等や各種のオペレーションパネル用の表示画面では、ある背景色に対して他のある色の文字や図形を描画する場合が多い。すなわち、この場合には2色描画でよいので、背景色と文字や図形の色が予め決まっていればモノクロデータの描画と同一であり、1画素当たりの情報量が何ビットであろうと、すなわちカラープレーンが何枚であろうと1回の書き込みで16ビット等の多値データを描画することができる。
【0010】
本発明は上記の点に鑑み、CPUがフレームメモリに対して書き込むデータが2色のデータであることが予め判っている場合に複数のカラープレーンを一括して書き換えることができる画像表示装置を提供することを目的とする。
【0011】
本発明は上記目的を達成するために、多色表示が可能な表示手段と、
前記表示手段が多色表示するための各カラープレーンを構成する複数の画像メモリと、
前記表示手段が指定された2色で表示するための書き込みモードが前記画像メモリ毎に設定される前記複数の画像メモリに共通のレジスタと、
前記画像メモリの個数に応じた複数の色から任意の2色が選択可能で、前記共通のレジスタに設定された書き込みモードに基づいて、入力されるデータから前記複数の画像メモリの各々に対して指定された2色の表示のためのデータを作成し、前記複数の画像メモリの各々に同時に書き込む複数の書き込み手段と、
を備え、
前記書き込みモードは、前記各画像メモリ毎に、入力される前記データを反転するための反転のビットと、入力される前記データの全ビットを「1」のビットにするための全ビット1のビットと、入力される前記データの全ビットを「0」のビットにするための全ビット0のビットとの3つのビットを用いて、該3つのビットのいずれか1つを「1」、もしくは全てを「0」とすることにより、設定されるものであり、
前記書き込み手段は各々、前記反転のビットが「1」であるときに入力される前記データを反転させて該当する前記画像メモリの書き込みデータとする第1の手段と、前記全ビット1のビットが「1」であるときに入力される前記データの全ビットを「1」のビットにして該当する前記画像メモリの書き込みデータとする第2の手段と、前記全ビット0のビットが「1」であるときに入力される前記データの全ビットを「0」のビットにして該当する前記画像メモリの書き込みデータとする第3の手段との順次の接続を備え、前記第1,第2及び第3の手段は、前記反転のビット,前記全ビット1及び前記全ビット0が全て「0」ビットであるとき、入力される前記データをそのまま該当する前記画像メモリの書き込みデータとする
ことを特徴とする。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。図1は本発明に係る画像表示装置の一実施形態としてLCDコントローラを示すブロック図、図2は図1の書き込みモードレジスタに設定される書き込みモードを示す説明図、図3は図1の書き込みモードコントローラを詳しく示すブロック図である。
【0014】
図1では図面を簡略化するために1つのフレームメモリ3Rのみが示されているが、実際には図6に示すフレームメモリ3R、3G、3Bに対してそれぞれ書き込みモードコントローラ6(6R、6G、6B)と並−直列変換器8(8R、8G、8B)が設けられている。他の表示アドレスジェネレータ4、書き込みモードレジスタ5、マルチプレクサ7及びタイミングジェネレータ9は共通である。
【0015】
CPU1はLCDコントローラ2に対してアドレスバスを介してマルチプレクサ7に接続されると共に、データバスを介して書き込みモードレジスタ5と書き込みモードコントローラ6に接続されている。表示アドレスジェネレータ4はタイミングジェネレータ9からのクロック信号をカウントアップして表示アドレスを生成し、マルチプレクサ7に出力する。マルチプレクサ7はCPU1、表示アドレスジェネレータ4又はタイミングジェネレータ9からのアドレス信号を切り換えてフレームメモリ4に出力する。
【0016】
並−直列変換器8(8R、8G、8B)はフレームメモリ3(3R、3G、3B)から並列で読み出された表示データを直列に変換してLCD表示装置10に印加する。タイミングジェネレータ9は図示しない各種レジスタに設定された値に従って表示タイミングを制御するための各種タイミング信号を発生する。
【0017】
書き込みモードレジスタ5は16ビットで構成され、CPU1により図2に示すように、
ビット0:R−EN
ビット1:G−EN
ビット2:B−EN
ビット3:R反転
ビット4:R全ビット0
ビット5:R全ビット1
ビット6:G反転
ビット7:G全ビット0
ビット8:G全ビット1
ビット9:B反転
ビット10:B全ビット0
ビット11:B全ビット1
ビット12〜15:空き
の各書き込みモードが設定される。
【0018】
書き込みモードコントローラ6(6R、6G、6B)はこの書き込みモードレジスタ5に設定された値に基づいてそれぞれフレームメモリ3R、3G、3Bに書き込むデータを加工する。次に、図3を参照して書き込みモードコントローラ6を詳しく説明する。読み出し用トライステートゲート11と書き込み用トライステートゲート12には、タイミングジェネレータ9からのタイミングコントロール信号と16ビットデータDB0〜15が印加される。EX−ORゲート13、ANDゲート14及びORゲート15は16段分が並列に設けられている。
【0019】
EX−ORゲート13の各々にはそれぞれ16ビットデータDB0〜15が印加されると共に反転モード信号が共通に印加され、ANDゲート14の各々にはそれぞれEX−ORゲート13の各々の出力信号が印加されると共に全ビット0モード信号が共通に反転されて印加される。ORゲート15の各々にはそれぞれANDゲート14の各々の出力信号が印加されると共に全ビット1モード信号が共通に印加され、ORゲート15の各出力信号が書き込み用トライステートゲート12を介してフレームメモリ3に印加される。
【0020】
ここで、図2に示すR−EN、G−EN、B−ENの各ビットは、それぞれフレームメモリ3R、3G、3Bの各カラープレーンに対して書き込みを許可するビットであり、ここでは「1」の場合に書き込みを許可し、「0」が設定された場合には当該カラープレーンには書き込みを行わない。
【0021】
次に、反転、全ビット0、全ビット1の各ビットについて説明すると、先ず、全ビット1のビットに「1」が設定されると当該カラープレーンに書き込まれるデータは、ORゲート15により全て「1」になる。次に全ビット1のビットに「0」が設定されて全ビット0のビットに「1」が設定されると当該カラープレーンに書き込まれるデータは、ANDゲート14により全て「0」になる。
【0022】
また、全ビット1と全ビット0の両方のビットに「0」が設定されて反転のビットに「1」が設定されると、当該カラープレーンに書き込まれるデータはEX−ORゲート13により、CPU1が書き込むデータが反転されたデータとなる。また、全ビット1と全ビット0と反転の全てのビットに「0」が設定されると、CPU1が書き込むデータがそのまま当該カラープレーンに書き込まれる。したがって、フレームメモリ3R、3G、3Bにはそれぞれ書き込みモードコントローラ6(6R、6G、6B)により2色で表示するための画像データが同時に書き込まれる。
【0023】
次に、図4及び図5を参照して参考例を説明する。この参考例では図4に示すように、図1に示す書き込みモードレジスタ5の代わりに書き込みモードレジスタ15と書き込みモードデコーダ41が設けられ、書き込みモードレジスタ15にはCPU1により図5に示すように、3ビットのRGBの書き込み許可信号R−EN、G−EN、B−ENと、6ビットの背景色カラーコードBC0〜BC5と6ビットの描画色カラーコードGC0〜GC5がCPU1から設定される。そして、書き込みモードデコーダ41はこのデータを複数のカラープレーンの反転、全ビット0、全ビット1の各書き込みモードに変換して書き込みコントローラ6に設定する。
【0024】
すなわち、図1〜図3に示す実施形態では、書き込みモードレジスタ5に対して各カラープレーンに対して3ビット(反転、全ビット0、全ビット1)を割り当てているので、カラープレーンの数が増加すると書き込みモード信号がCPU1のデータバスに入りきらなくなり(4枚でフル)、この場合には複数のレジスタ5が必要になる。
【0025】
これに対し、図4及び図5に示す参考例では、例えば16ビットのデータバスの内、3ビットを書き込み許可信号R−EN、G−EN、B−ENに割り当てても、背景色と描画色に対してそれぞれ6ビットのカラーコードを使用することができるので6枚のカラープレーンに対応することができる。なお、上記例ではLCDコントローラを例にして説明したが、CRTコントローラ等の他の表示装置コントローラにも適用することができる。
【0026】
【発明の効果】
以上説明したように請求項1記載の発明によれば、書き込み手段によって複数の画像メモリに対して一括して独立したデータを書き込むので、結果的に任意の2色を同時に描画することができる。
【図面の簡単な説明】
【図1】本発明に係る画像表示装置の一実施形態としてLCDコントローラを示すブロック図である。
【図2】図1の書き込みモードレジスタに設定される書き込みモードを示す説明図である。
【図3】図1の書き込みモードコントローラを詳しく示すブロック図である。
【図4】第2の例のLCDコントローラを示すブロック図である。
【図5】図4の書き込みモードレジスタに設定される書き込みモードを示す説明図である。
【図6】LCDコントローラを備えた画像表示装置を示すブロック図である。
【符号の説明】
3R,3G,3B フレームメモリ
5,15 書き込みモードレジスタ
6 書き込みモードコントローラ
10 LCD表示装置
41 書き込みモードデコーダ
Claims (1)
- 多色表示が可能な表示手段と、
前記表示手段が多色表示するための各カラープレーンを構成する複数の画像メモリと、
前記表示手段が指定された2色で表示するための書き込みモードが前記画像メモリ毎に設定される前記複数の画像メモリに共通のレジスタと、
前記画像メモリの個数に応じた複数の色から任意の2色が選択可能で、前記共通のレジスタに設定された書き込みモードに基づいて、入力されるデータを加工して前記複数の画像メモリの各々に対して指定された2色の表示のためのデータを作成し、前記複数の画像メモリの各々に同時に書き込む複数の書き込み手段と、
を備え、
前記書き込みモードは、前記各画像メモリ毎に、入力される前記データを反転するための反転のビットと、入力される前記データの全ビットを「1」のビットにするための全ビット1のビットと、入力される前記データの全ビットを「0」のビットにするための全ビット0のビットとの3つのビットを用いて、該3つのビットのいずれか1つを「1」、もしくは全てを「0」とすることにより、設定されるものであり、
前記書き込み手段は各々、前記反転のビットが「1」であるときに入力される前記データを反転させて該当する前記画像メモリの書き込みデータとする第1の手段と、前記全ビット1のビットが「1」であるときに入力される前記データの全ビットを「1」のビットにして該当する前記画像メモリの書き込みデータとする第2の手段と、前記全ビット0のビットが「1」であるときに入力される前記データの全ビットを「0」のビットにして該当する前記画像メモリの書き込みデータとする第3の手段との順次の接続を備え、前記第1,第2及び第3の手段は、前記反転のビット,前記全ビット1及び前記全ビット0が全て「0」ビットであるとき、入力される前記データをそのまま該当する前記画像メモリの書き込みデータとする
ことを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34134095A JP3891311B2 (ja) | 1995-12-27 | 1995-12-27 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34134095A JP3891311B2 (ja) | 1995-12-27 | 1995-12-27 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09179541A JPH09179541A (ja) | 1997-07-11 |
JP3891311B2 true JP3891311B2 (ja) | 2007-03-14 |
Family
ID=18345311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34134095A Expired - Fee Related JP3891311B2 (ja) | 1995-12-27 | 1995-12-27 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3891311B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001051657A (ja) | 1999-08-10 | 2001-02-23 | Nec Saitama Ltd | カラー液晶ディスプレイ |
-
1995
- 1995-12-27 JP JP34134095A patent/JP3891311B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09179541A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0295689B1 (en) | Display controller for CRT/plasma display apparatus | |
JP3029489B2 (ja) | 表示装置 | |
JPS62295134A (ja) | 画素プロセサ | |
JPS6025794B2 (ja) | カラ−図形表示装置 | |
JPH0836371A (ja) | 表示制御装置 | |
JP2797435B2 (ja) | 表示コントローラ | |
JPH0545039B2 (ja) | ||
JP3891311B2 (ja) | 画像表示装置 | |
JPH05135162A (ja) | 画像処理装置 | |
JP3277110B2 (ja) | 液晶表示装置 | |
JPH04149633A (ja) | 情報処理装置 | |
JPS59140487A (ja) | 反転表示制御装置 | |
JP3172450B2 (ja) | 画像情報処理装置 | |
JP2822421B2 (ja) | 走査型表示装置 | |
JPH0725828Y2 (ja) | 液晶表示情報処理装置 | |
JP2709474B2 (ja) | 文字・パターン情報表示装置 | |
JP2674145B2 (ja) | 表示制御装置 | |
JPH08115061A (ja) | 液晶表示装置の駆動方法 | |
JPH0594277A (ja) | 複数種類のフラツトパネルデイスプレイをサポートする機能を有するポータブルコンピユータ | |
JP2000098996A (ja) | 画像表示装置 | |
JPH09179990A (ja) | 画像表示装置 | |
JP3514763B6 (ja) | スクロール画面表示回路 | |
JPH02273826A (ja) | 多色出力装置 | |
JPH08328811A (ja) | グラフィック表示回路のvram制御装置及び方法 | |
JPH05290176A (ja) | カラー画像処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061129 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |