JP3890885B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP3890885B2 JP3890885B2 JP2000382177A JP2000382177A JP3890885B2 JP 3890885 B2 JP3890885 B2 JP 3890885B2 JP 2000382177 A JP2000382177 A JP 2000382177A JP 2000382177 A JP2000382177 A JP 2000382177A JP 3890885 B2 JP3890885 B2 JP 3890885B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- lighting device
- discharge lamp
- timer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
本発明は、一対のスイッチング素子の直列回路を有するインバータ回路により直流電圧を交流電圧に変換して放電灯に印加する放電灯点灯装置に関するものである。
【0002】
【従来の技術】
従来、この種の放電灯点灯装置が種々市販されまた提案されている。
【0003】
【発明が解決しようとする課題】
図15に本出願人よりなされた別途出願(特願2000−155567)で提案している電源装置の構成図を示す。
【0004】
図15に示す電源装置は、放電灯LAMPを負荷とするいわゆる放電灯点灯装置であり、大別すると、自励式ハーフブリッジ回路と、他制回路とにより構成されている。
【0005】
自励式ハーフブリッジ回路は、交流電源Vsに接続された整流器DBと、この整流器DBの出力端子間に接続された、キャパシタC4(第1のキャパシタ)およびダイオードD1の並列回路とスイッチング素子(図では回生ダイオードを有するFET)Q1,Q2との直列回路と、この直列回路のうちスイッチング素子Q1,Q2に並列に接続された平滑キャパシタC3と、スイッチング素子Q1,Q2の接続点と整流器DBの負の出力との間に接続された、カレントトランスT2の一次巻線N21、リーケージトランスT1の一次巻線N11およびキャパシタC5の直列回路と、リーケージトランスT1の二次巻線N12間に接続された、放電灯LAMPおよびキャパシタC1の並列回路と、スイッチング素子Q1のゲート・ソース間に接続されたカレントトランスの2次巻線N23および抵抗R1の直列回路と、スイッチング素子Q2のゲートとグランドとの間に接続されたカレントトランスの2次巻線N22および抵抗R2の直列回路とにより構成されている。
【0006】
他制回路は、スイッチング素子Q2のゲート・ソース間に接続されたダイオードD10およびトランジスタQ10の直列回路と、トランジスタQ10のべ一ス・エミッタにそれぞれコレクタ・エミッタが接続されたトランジスタQ11と、トランジスタQ10のべ一ス・エミッタ間に接続されたキャパシタC10(第2のキャパシタ)と、トランジスタQ11のべ一ス・エミッタ間に接続されたキャパシタC11と、スイッチング素子Q2のドレインとトランジスタQ11のベースとの間に接続された抵抗R11と、スイッチング素子Q1のドレインとトランジスタQ10のベースとの間に接続された抵抗R10とにより構成されている。
【0007】
図16は図15の動作波形図であり、この図をさらに用いて上記回路の動作を説明する。ハーフブリッジ回路が自励動作すると、スイッチング素子Q2のゲート端子には、図16に示す「Vgs」のような正負のオン/オフ信号が現れる。
【0008】
スイッチング素子Q2がオンすると、スイッチング素子Q1,Q2の接続点の電圧がゼロとなるため、キャパシタC10を放電するトランジスタQ11のべ一ス電位(キャパシタC11の両端電圧VC11)がやがてゼロとなって、トランジスタQ11がオフする。これにより、キャパシタC10の充電が始まる。そして、一定時間が経過すると、キャパシタC10の電位(電圧VC10)がトランジスタQ10をオンできる電圧となってトランジスタQ10がオンする。これにより、スイッチング素子Q2のゲート・ソース間が短絡して、スイッチング素子Q2がオフすることになる。
【0009】
その後、共振回路の転流により、スイッチング素子Q1の回生ダイオードがオンする。スイッチング素子Q1がオンしたことにより、スイッチング素子Q1,Q2の接続点の電圧がキャパシタC3に充電されている電圧と等しくなるため、トランジスタQ11のべ一ス電圧がやがてトランジスタQ11をオンする電圧まで上昇して、トランジスタQ11がオンする。トランジスタQ11がオンすると、キャパシタC10が放電して、トランジスタQ10がオフする。
【0010】
このような動作が繰り返されることで、スイッチング素子Q2のオン時間が特に上記他制回路によって制御されるようになる。
【0011】
しかし、上記回路構成では、負荷変動で共振周波数が変化し、自励発振周波数が極端に低下することがしばしば起きる。そして、発振周波数が極端に低下すると、図17に示すような異常動作に陥ってしまう。これは、スイッチング素子Q2のオンの状態から共振回路の転流により、スイッチング素子Q1の回生ダイオードがオンするが、このスイッチング素子Q1の回生ダイオードがオンしたタイミングから一定時間後に、スイッチング素子Q2をオフさせていたトランジスタQ10をオフするため、一定時間以上回生が続くと、スイッチング素子Q2をオンする電圧がカレントトランスT2に生じているにもかかわらず、トランジスタQ10をオフしてしまうためである。
【0012】
その結果、共振電流がスイッチング素子Q1の回生ダイオードを流れている状態でスイッチング素子Q2がオンし、スイッチング素子Q1,Q2に貫通電流が発生し、スイッチング素子がdi/dtストレス破壊を起こすのである。
【0013】
その防止策として、積分キャパシタC10のリセットを行うまでの一定時間の遅れを大きくし、スイッチング素子Q1に回生電流が流れているときにスイッチング素子Q2がオンしないようにする方法がとられる。しかしながら、積分リセット回路の遅れを大きくすると、逆に放電灯の状態により共振周波数が高くなったとき、積分キャパシタC10のリセットが行われないうちにスイッチング素子Q2のオン信号が発生するタイミングとなり、スイッチング素子Q2がオンできず、やがて発振が停止する状態に至る。
【0014】
本発明は、上記事情に鑑みてなされたものであり、特別な素子の追加をすることなく、負荷変動による自励発振周波数の低下を確実に防止しうる放電灯点灯装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決するための請求項1記載の発明の放電灯点灯装置は、交流電源に接続された整流器と、整流器の出力端子間に第1のキャパシタおよびダイオードの並列回路を介して接続され整流器の整流出力を平滑する平滑キャパシタと、平滑キャパシタに並列に接続された一対のスイッチング素子の直列回路を有しこれらスイッチング素子をスイッチングすることにより交流電圧を少なくとも放電灯およびLC共振回路を含む負荷回路に印加するインバータ回路と、駆動トランスを含み上記一対のスイッチング素子を交互にオンオフさせる自励式の駆動回路と、抵抗および第2のキャパシタにより構成されたタイマ回路と、一方のスイッチング素子のオン時間を上記タイマ回路で決定する時間に応じて制御する他制回路とを備え、上記ダイオードは整流器から平滑キャパシタへの充電電流を流す極性で挿入され、他制回路は、オン時に上記タイマ回路の第2のキャパシタをリセットするトランジスタと、トランジスタのベース・エミッタ間に接続された第3のキャパシタとを有し、上記一方のスイッチング素子が駆動回路の自励信号によりオフしている期間に、第3のキャパシタが充電を開始しトランジスタがオンすることにより上記タイマ回路の第2のキャパシタをリセットすることを特徴とする。
【0016】
請求項2記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの電圧を検出して行なうことを特徴とする。
【0017】
請求項3記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの電圧が正のときに行なうことを特徴とする。
【0018】
請求項4記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源をインバータ回路の電源とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を利用して行なうことを特徴とする。
【0019】
請求項5記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を検出して行なうことを特徴とする。
【0020】
請求項6記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を駆動トランスとし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を利用して行なうことを特徴とする。
【0021】
請求項7記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を負荷に接続されたトランスとし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を検出して行なうことを特徴とする。
【0022】
【発明の実施の形態】
図1は本発明の第1実施形態に係る放電灯点灯装置の構成図、図2は図1の動作波形図である。以下、これらの図を用いて第1実施形態について説明する。
【0023】
図1に示す放電灯点灯装置は、自励式ハーフブリッジ回路を図15の電源装置と同様に備えているほか、その電源装置との相違点として、自励振幅信号を検出して維持する手段を有する他制回路を備えている。
【0024】
図1の他制回路は、図15の他制回路の構成に加えて、二次巻線N22および抵抗R2の接続点とスイッチング素子Q2のソースとの間に直列に接続された抵抗R12およびダイオードD12と、このダイオードD12の両端にベース・エミッタが接続されトランジスタQ11のベースにコレクタが接続されたトランジスタQ12とを備えている。
【0025】
次に第1実施形態の動作を説明する。ハーフブリッジ回路が自励動作すると、スイッチング素子Q2のゲート端子には、図2に示す「Vgs」のような正負のオン/オフ信号が現れる。
【0026】
スイッチング素子Q2のゲート電圧が正のとき、トランジスタQ12は、抵抗R12から流入する電流によりオンし、キャパシタC11を放電する。そのため、トランジスタQ11はオンできない。
【0027】
やがて抵抗R10およびキャパシタC10による積分回路がトランジスタQ10をオンさせる電圧まで上昇すると、トランジスタQ10がオンする。トランジスタQ10がオンすると、スイッチング素子Q2のゲート端子がダイオードD10およびトランジスタQ10により短絡し、スイッチング素子Q2がオフし、そして、抵抗R10から流入する電流により、トランジスタQ10がオンし続ける。また、トランジスタQ10がオンしても、カレントトランスT2の二次巻線N22には正の電圧が発生しているから、抵抗R12を介してトランジスタQ12はオンし続ける。
【0028】
自励式ハーフブリッジ回路内の共振回路により、カレントトランスT2の一次巻線N21に流れる電流が反転すると、その二次巻線N22に現れる電圧も反転し、トランジスタQ12をオンする電流がなくなり、トランジスタQ12がオフする。その結果、抵抗R11からの給電によりトランジスタQ11がオンするため、トランジスタQ10をオンさせていた抵抗R10およびキャパシタC10による積分回路が放電し、トランジスタQ10がオフする。カレントトランスT2の二次巻線N22に負の電圧が現れている間は、トランジスタQ12がオンしないため、トランジスタQ11はキャパシタC10を0Vに維持する。
【0029】
そして、自励式ハーフブリッジ回路内の共振回路により、カレントトランスT2の二次巻線N22に正の電圧が現れると、再びトランジスタQ12がオンし、トランジスタQ11がオフし、抵抗R10およびキャパシタC10による積分回路が積分動作を始める。
【0030】
上記の動作により、スイッチング素子Q2が自励信号によりオン可能な期間、すなわちカレントトランスT2の二次巻線N22に正電圧が発生している状態でキャパシタC10の積分回路がリセットされて、スイッチング素子Q2が再度オンすることが防がれる。したがって、負荷状態変化で低周波共振となっても、安定にスイッチング素子Q2のオン時間の制御を行うことができる。
【0031】
なお、第1実施形態では、ダイオードD1およびキャパシタC4を備える回路構成になっている。図3は、それらダイオードD1およびキャパシタC4を具備しない回路構成を示す参考例である。
【0032】
また、積分回路の電源を別途設けられた制御電源とし、積分回路のキャパシタのリセットを、カレントトランスの負電圧を検出して行う構成、積分回路のキャパシタのリセットにフォトカプラを用いた構成、積分回路のキャパシタのリセットにカレントトランスの電流を検出する構成、積分回路のキャパシタのリセットにカレントトランスの3次巻線の電圧を利用する構成、または積分回路のキャパシタのリセットに、負荷に接続されたリーケージトランスの3次巻線の電圧を利用する構成などでもよく、これらの具体構成などについては後述する。
【0033】
図4は本発明の第1参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第1参考例について説明する。
【0034】
図4に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第1実施形態と同様に備えているほか、第1実施形態との相違点として、平滑キャパシタC3の端子間に接続された抵抗R10およびキャパシタC10からなる積分回路と、抵抗R10およびキャパシタC10の接続点とカレントトランスT2の2次巻線N22および抵抗R2の接続点との間に接続されたダイオードD100および抵抗R12からなる積分リセット回路と、スイッチング素子Q2のゲート・ソース間に接続されたダイオードD10とトランジスタQ10からなるQ2強制オフ回路と、キャパシタC10に並列に接続されたダイオードD101とにより構成される他制回路を備えている。ただし、トランジスタQ10のコレクタおよびエミッタは、ダイオードD10およびスイッチング素子Q2のソース間にそれぞれ接続され、トランジスタQ10のベースは、抵抗R10およびキャパシタC10の接続点に接続されている。
【0035】
次に第1参考例の動作を説明する。ハーフブリッジ回路が自励動作すると、既に説明したように、スイッチング素子Q2のゲート端子に正負のオン/オフ信号が現れる。
【0036】
スイッチング素子Q2のゲート電圧が正のとき、積分回路の抵抗R10およびキャパシタC10にて、キャパシタC10で電圧積分が行われ、やがて、トランジスタQ10のしきい値を超えてトランジスタQ10がオンし、スイッチング素子Q2がオフする。スイッチング素子Q2がオフすると、キャパシタC10がリセットされない限り、トランジスタQ10がオンし続けるので、スイッチング素子Q2が再度オンすることはない。
【0037】
自励式ハーフブリッジ回路内の共振回路により、カレントトランスT2の一次巻線N21に流れる電流が反転すると、その二次巻線N22に現れる電圧も反転し、負電位となる。すると、キャパシタC10、ダイオードD100、抵抗R12、カレントトランスT2の2次巻線N22の経路でキャパシタC10のリセットが行われ、トランジスタQ10のべ一スバイアスが解除される。このキャパシタC10の放電は、スイッチング素子Q2のゲート電圧が負の期間中亘って行われる。
【0038】
そして、スイッチング素子Q2のゲート電位が正となると、ダイオードD100によりキャパシタC10の放電が無くなり、抵抗R10によってキャパシタC10の積分が再スタートする。
【0039】
本参考例は、制御を行っているスイッチイング素子の必ずオフする期間として、ゲート電圧の負電圧を検知して、積分回路のリセットを行う例であり、負荷状態変化で低周波共振となっても、安定にスイッチング素子のオン時間の制御を行うことができる。
【0040】
図5は本発明の第2参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第2参考例について説明する。
【0041】
図5に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第1参考例と同様に備えているほか、第1参考例とは相違する他制回路を備えている。この他制回路は、抵抗R10およびキャパシタC10からなる積分回路と、ダイオードD10およびトランジスタQ10からなるQ2強制オフ回路とを第1参考例の他制回路と同様に備えているとともに、キャパシタC10の両端にエミッタおよびコレクタがそれぞれ接続された(PNP)トランジスタQ13と、このトランジスタQ13のベースと二次巻線N22および抵抗R2の接続点との間に接続されたダイオードD100,D102および抵抗R12からなる積分リセット回路とを備えている。
【0042】
この放電灯点灯装置は、第1参考例と同様に、スイッチング素子Q2のゲート電圧が負になったとき、積分回路のキャパシタC10を放電リセットする回路になっている。この構成の動作波形図は、図6に示すように、第1実施形態および第1参考例と同様である。
【0043】
第1参考例と異なる点は、そのキャパシタC10の放電にPNPのトランジスタQ13を用いている点である。第1参考例では、キャパシタC10の放電スピードが抵抗R12により遅延が起こり、制御回路の設計が難しくなる場合があるが、第2参考例では、積分キャパシタC10の放電タイミングは抵抗R12およびダイオードD100,D102から得て、放電はトランジスタQ13で行うことで、制御回路の設計を容易とすることができる。
【0044】
なお、ダイオードD100,D102はリセット動作の負電圧を決める素子であり、直列ダイオードの数は任意に設定可能である。
【0045】
図7は本発明の第3参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第3参考例について説明する。
【0046】
図7に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第1実施形態と同様に備えているほか、第1実施形態とは相違する他制回路を備えている。この他制回路は、スイッチング素子Q2のゲート・ソース間に接続されたツェナーダイオードZD1,ZD2の直列回路と、スイッチング素子Q2のゲート・ソース間に接続されたダイオードD10およびトランジスタQ10の直列回路と、カレントトランスT2の二次巻線N22および抵抗R2の接続点とスイッチング素子Q2のソース端子との間に接続された抵抗R10およびキャパシタC10と、キャパシタC10と並列に接続されたダイオードD103とにより構成されている。
【0047】
この放電灯点灯装置は、第1実施形態、第1および第2参考例と異なり、他制回路の積分電源をカレントトランスT2から取ることを特徴としている。
【0048】
この放電灯点灯装置では、ハーフブリッジ回路が自励動作すると、スイッチング素子Q2のゲート端子には正負のオン/オフ信号が現れる。
【0049】
スイッチング素子Q2のゲート電圧が正のとき、積分回路の抵抗R10およびキャパシタC10にて、キャパシタC10の電圧積分が行われ、やがて、トランジスタQ10のしきい値を超えてトランジスタQ10がオンし、スイッチング素子Q2がオフする。また、トランジスタQ10がオンし、スイッチング素子Q2のゲート・ソースを短絡しても、カレントトランスT2の2次巻線N22には正の電圧が発生しているから、抵抗R10を介してトランジスタQ10はオンし続ける。
【0050】
自励式ハーフブリッジ回路内の共振回路により、カレントトランスT2の一次巻線N21に流れる電流が反転すると、その二次巻線N22に現れる電圧も反転し、トランジスタQ10をオンする電流がなくなり、トランジスタQ10がオフする。カレントトランスT2の2次巻線N22に負の電圧が現れている間は、ダイオードD103、抵抗R10、カレントトランスT2の2次巻線N22の経路で電流が流れ続け、キャパシタC10はダイオードD103の順方向電圧分だけ負の電位をもってリセットされる。
【0051】
そして、自励式ハーフブリッジ回路内の共振回路により、カレントトランスT2の2次巻線N22に正の電圧が現れると、抵抗R10およびキャパシタC10による積分回路が動作を始める。
【0052】
このように、第3参考例では、少ない部品点数で、負荷状態変化で低周波共振となっても、安定にスイッチのオン時間の制御を行うことができる。
【0053】
図8は本発明の第4参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第4参考例について説明する。
【0054】
図8に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第2参考例と同様に備えているほか、第2参考例とは相違する他制回路を備えている。この他制回路は、積分回路の電源を平滑キャパシタC3からとるのではなく、リーケージトランスT1からとる点で、第2参考例の他制回路と相違する。すなわち、リーケージトランスT1に対してダイオードD1のアノードに一端が接続される二次巻線N13をさらに設け、この2次巻線N13の他端にダイオードD50を直列に接続し、これら直列のダイオードD50および二次巻線N13と並列にキャパシタC50を接続して、キャパシタC50およびダイオードD50の接続点から積分回路の電源をとる回路構成になっている。
【0055】
このように、積分回路の電源をリーケージトランスT1の補助巻線からとる構成でも、第2参考例と同様の効果が得られる。
【0056】
図9は本発明の第5参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第5参考例について説明する。
【0057】
図9に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第2参考例と同様に備えているほか、第2参考例とは相違する他制回路を備えている。この他制回路は、積分回路の電源を平滑キャパシタC3からとるのではなく、図9に示すように、直流電源Eからとる点で、第2参考例の他制回路と相違する。
【0058】
このように、積分回路の電源を直流電源からとる構成でも、第2参考例と同様の効果が得られるほか、積分回路の電圧源を定電圧とすることで正確なオン時間制御を行うことができる。
【0059】
図10は本発明の第6参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第6参考例について説明する。
【0060】
図10に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第1実施形態と同様に備えているほか、第1実施形態とは相違する他制回路を備えている。この他制回路は、スイッチング素子Q2のゲート・ソース間に接続されたダイオードD10およびトランジスタQ10と、直流電源Vccとスイッチング素子Q2のソースとの間に接続された抵抗R12およびキャパシタC10の積分回路と、キャパシタC10と並列に接続されたフォトカプラPCの受光素子(図ではフォトトランジスタ)と、スイッチング素子Q1のゲート・ソース間に接続されたフォトカプラPCの発光素子(図では発光ダイオード)および抵抗R201の直列回路とにより構成されている。
【0061】
この放電灯点灯装置は、抵抗R12およびキャパシタC10からなる積分回路をリセットする検出手段として、スイッチング素子Q1のゲート電圧を用いることを特徴とする。すなわち、スイッチング素子Q1のオンとともにフォトカプラPCの受光素子が発光し、発光素子がオンし、キャパシタC10を放電する。
【0062】
第6参考例では、スイッチング素子Q1がオンしているときのみ積分回路をリセットすることにより、スイッチング素子Q2がオン可能な期間での積分リセットをなくすことができる。
【0063】
図11は本発明の第7参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第7参考例について説明する。
【0064】
図11に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第6参考例と同様に備えているほか、第6参考例とは相違する他制回路を備えている。この他制回路は、ダイオードD10およびトランジスタQ10からなるQ2強制オフ回路と、抵抗R12およびキャパシタC10からなる積分回路と、キャパシタC10と並列に接続されたフォトカプラPCの受光素子と、カレントトランスT2の二次巻線N22とスイッチング素子Q2のソースとの間に接続された、フォトカプラPCの発光素子およびダイオードD201の並列回路とにより構成されている。
【0065】
このように、カレントトランスT2の2次巻線N22の負電流を検出して、積分回路のキャパシタC10を放電リセットする構成でも、第6参考例と同様の効果を得ることができる。
【0066】
図12は本発明の第8参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第8参考例について説明する。
【0067】
図12に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第7参考例と同様に備えているほか、第7参考例とは相違する他制回路を備えている。この他制回路は、第7参考例と同様なQ2強制オフ回路および積分回路と、カレントトランスT2の巻線N24の間に接続された、抵抗R301,R302の分圧回路と、抵抗R302と並列に接続されたダイオードD11と、キャパシタC10と並列に接続されたトランジスタQ11とにより構成されている。ただし、トランジスタQ11のコレクタおよびエミッタはキャパシタC10の両端にそれぞれ接続され、トランジスタQ11のベースはダイオードD11および抵抗R302の接続点に接続されている。
【0068】
このように、制御対象としているスイッチング素子Q2の駆動信号の巻線であるカレントトランスT2の二次巻線N22と逆極性の電圧を発生する巻線N24をリセット信号として用いる構成でも、負荷変動による自励発振周波数の低下を確実に防止することができる。
【0069】
図13は本発明の第9参考例に係る放電灯点灯装置の構成図である。以下、この図を用いて第9参考例について説明する。
【0070】
図13に示す放電灯点灯装置は、自励式ハーフブリッジ回路を第1実施形態と同様に備えているほか、第1実施形態とは相違する他制回路を備えている。この他制回路は、リーケージトランスT1に設けられ一端がGNDに接続された三次巻線N13と、この三次巻線N13の他端とスイッチング素子Q2のソースとの間に直列に接続されたキャパシタC501および抵抗R501と、スイッチング素子Q2のゲート・ソース端子間に並列に接続された、ダイオードD10およびトランジスタQ10の直列回路と、直流電圧源Vccとスイッチング素子Q2のソースとの間に直列に接続された、抵抗R12およびキャパシタC10の積分回路と、キャパシタC10と並列に接続されたトランジスタQ11と、キャパシタC501および抵抗R501の接続点とトランジスタQ11のベースとの間に接続された抵抗R502とにより構成されている。ただし、トランジスタQ10のコレクタおよびエミッタはダイオードD10およびスイッチング素子Q2のソース間にそれぞれ接続され、トランジスタQ10のベースは抵抗R12およびキャパシタC10の接続点に接続されている。また、トランジスタQ11のコレクタおよびエミッタはキャパシタC10の両端にそれぞれ接続されている。
【0071】
この放電灯点灯装置は、直流電源Vcc、抵抗R12、キャパシタC10、ダイオードD10、トランジスタQ10で構成されているスイッチング素子Q2のオン時間を制限する回路の積分のキャパシタC10を放電リセットするタイミングとして、リーケージトランスT1の三次巻線N13の電圧信号(図14のVN13)をキャパシタC501および抵抗R501で構成されている微分回路によって微分処理したもの(図14のVR501)を用いることを特徴としている。
【0072】
このように、リーケージトランスT1の三次巻線N13から同期をとって、積分のキャパシタC10をリセットすることで、負荷変動による共振周波数変化が起こっても、安定してスイッチング素子Q2の制御を行うことができる。
【0073】
【発明の効果】
請求項1記載の発明の放電灯点灯装置は、抵抗および第2のキャパシタにより構成されたタイマ回路と、一方のスイッチング素子のオン時間を上記タイマ回路で決定する時間に応じて制御する他制回路とを備え、他制回路が、オン時に上記タイマ回路の第2のキャパシタをリセットするトランジスタと、トランジスタのベース・エミッタ間に接続された第3のキャパシタとを有し、上記一方のスイッチング素子が駆動回路の自励信号によりオフしている期間に、第3のキャパシタが充電を開始しトランジスタがオンすることにより上記タイマ回路の第2のキャパシタをリセットするので、特別な素子の追加をすることなく、負荷変動による自励発振周波数の低下を確実に防止することができる。
【0074】
請求項2記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの電圧を検出して行なうので、スイッチング素子が自励信号によりオン可能な期間、タイマ回路がリセットされて、スイッチング素子が再度オンすることが防がれる。したがって、負荷状態変化で低周波共振となっても、安定にスイッチング素子のオン時間の制御を行うことができる。
【0075】
請求項3記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの電圧が正のときに行なうので、スイッチング素子が自励信号によりオン可能な期間、タイマ回路がリセットされて、スイッチング素子が再度オンすることが防がれる。したがって、負荷状態変化で低周波共振となっても、安定にスイッチング素子のオン時間の制御を行うことができる。
【0076】
請求項4記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源をインバータ回路の電源とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を利用して行なうのであり、この構成でも、負荷状態変化で低周波共振となっても、安定にスイッチング素子のオン時間の制御を行うことができる。
【0077】
請求項5記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を検出して行なうのであり、この構成でも、負荷状態変化で低周波共振となっても、安定にスイッチング素子のオン時間の制御を行うことができる。
【0078】
請求項6記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を駆動トランスとし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を利用して行なうのであり、この構成でも、負荷状態変化で低周波共振となっても、安定にスイッチング素子のオン時間の制御を行うことができる。
【0079】
請求項7記載の発明は、請求項1記載の放電灯点灯装置において、上記タイマ回路の電源を負荷に接続されたトランスとし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を検出して行なうのであり、この構成でも、負荷状態変化で低周波共振となっても、安定にスイッチング素子のオン時間の制御を行うことができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態に係る放電灯点灯装置の構成図である。
【図2】 図1の放電灯点灯装置の動作波形図である。
【図3】 図1の放電灯点灯装置に類似した別の構成例を示す図である。
【図4】 本発明の第1参考例に係る放電灯点灯装置の構成図である。
【図5】 本発明の第2参考例に係る放電灯点灯装置の構成図である。
【図6】 図5の放電灯点灯装置の動作波形図である。
【図7】 本発明の第3参考例に係る放電灯点灯装置の構成図である。
【図8】 本発明の第4参考例に係る放電灯点灯装置の構成図である。
【図9】 本発明の第5参考例に係る放電灯点灯装置の構成図である。
【図10】 本発明の第6参考例に係る放電灯点灯装置の構成図である。
【図11】 本発明の第7参考例に係る放電灯点灯装置の構成図である。
【図12】 本発明の第8参考例に係る放電灯点灯装置の構成図である。
【図13】 本発明の第9参考例に係る放電灯点灯装置の構成図である。
【図14】 図13の放電灯点灯装置の動作波形図である。
【図15】 本出願人よりなされた別途出願で提案している電源装置の構成図である。
【図16】 図15の電源装置の動作波形図である。
【図17】 図15の電源装置の課題の説明図である。
【符号の説明】
LAMP 放電灯
DB 整流器
Q1,Q2 スイッチング素子
Q10,Q11,Q12 トランジスタ
T1 リーケージトランス
T2 カレントトランス
C1,C4,C5,C10,C11 キャパシタ
C3 平滑キャパシタ
D1,D10,D12 ダイオード
R1,R2,R10,R11,R12 抵抗
Claims (7)
- 交流電源に接続された整流器と、整流器の出力端子間に第1のキャパシタおよびダイオードの並列回路を介して接続され整流器の整流出力を平滑する平滑キャパシタと、平滑キャパシタに並列に接続された一対のスイッチング素子の直列回路を有しこれらスイッチング素子をスイッチングすることにより交流電圧を少なくとも放電灯およびLC共振回路を含む負荷回路に印加するインバータ回路と、駆動トランスを含み上記一対のスイッチング素子を交互にオンオフさせる自励式の駆動回路と、抵抗および第2のキャパシタにより構成されたタイマ回路と、一方のスイッチング素子のオン時間を上記タイマ回路で決定する時間に応じて制御する他制回路とを備え、上記ダイオードは整流器から平滑キャパシタへの充電電流を流す極性で挿入され、他制回路は、オン時に上記タイマ回路の第2のキャパシタをリセットするトランジスタと、トランジスタのベース・エミッタ間に接続された第3のキャパシタとを有し、上記一方のスイッチング素子が駆動回路の自励信号によりオフしている期間に、第3のキャパシタが充電を開始しトランジスタがオンすることにより上記タイマ回路の第2のキャパシタをリセットすることを特徴とする放電灯点灯装置。
- 上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの電圧を検出して行なうことを特徴とする請求項1記載の放電灯点灯装置。
- 上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの電圧が正のときに行なうことを特徴とする請求項1記載の放電灯点灯装置。
- 上記タイマ回路の電源をインバータ回路の電源とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を利用して行なうことを特徴とする請求項1記載の放電灯点灯装置。
- 上記タイマ回路の電源を一対のスイッチング素子の直列回路の接続点とし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を検出して行なうことを特徴とする請求項1記載の放電灯点灯装置。
- 上記タイマ回路の電源を駆動トランスとし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を利用して行なうことを特徴とする請求項1記載の放電灯点灯装置。
- 上記タイマ回路の電源を負荷に接続されたトランスとし、上記タイマ回路の第2のキャパシタのリセットを駆動トランスの負電圧を検出して行なうことを特徴とする請求項1記載の放電灯点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000382177A JP3890885B2 (ja) | 2000-12-15 | 2000-12-15 | 放電灯点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000382177A JP3890885B2 (ja) | 2000-12-15 | 2000-12-15 | 放電灯点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002184591A JP2002184591A (ja) | 2002-06-28 |
JP3890885B2 true JP3890885B2 (ja) | 2007-03-07 |
Family
ID=18850050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000382177A Expired - Fee Related JP3890885B2 (ja) | 2000-12-15 | 2000-12-15 | 放電灯点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3890885B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202007003032U1 (de) * | 2007-03-01 | 2007-06-28 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Auswertevorrichtung für die Zündenergie einer Entladungslampe |
-
2000
- 2000-12-15 JP JP2000382177A patent/JP3890885B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002184591A (ja) | 2002-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10193471B2 (en) | Insulated DC/DC converter, and power adaptor and electronic device using the same | |
US7247998B2 (en) | Transient detection of end of lamp life condition apparatus and method | |
US20080007976A1 (en) | Power supply device and electric appliance provided therewith | |
JP3890885B2 (ja) | 放電灯点灯装置 | |
US7466568B2 (en) | Switching power supply circuit | |
JP2007195287A (ja) | 共振コンバータにおける電流検出方式 | |
US20030057869A1 (en) | Discharge lamp lighting circuit | |
EP0061730A2 (en) | Transistor inverter device | |
JP2006186479A (ja) | クランプ回路及びこれを備えた半導体装置 | |
JP2004510399A (ja) | パワーコンバータの連続モードの制限 | |
KR20150112838A (ko) | 전력 공급 장치 | |
JP3823364B2 (ja) | 放電灯点灯装置 | |
JPH05304415A (ja) | 特に自動車に使用されるガス放電ランプを駆動させるための自励発振回路 | |
JP2009176515A (ja) | 放電管点灯装置及び半導体集積回路 | |
KR20050039606A (ko) | 과전압 보호 회로를 갖는 유전체적으로 방해된 방전램프용 작동 회로 | |
JP5267829B2 (ja) | 放電灯点灯装置 | |
KR101642486B1 (ko) | 인버터 장치 및 구동 방법 | |
JP4399745B2 (ja) | 放電灯点灯装置 | |
JP4853729B2 (ja) | 放電灯点灯装置 | |
JP2011142719A (ja) | スイッチング電源装置 | |
JP2008253032A (ja) | スイッチング電源 | |
JPH07322639A (ja) | 電力変換装置 | |
KR19990051604A (ko) | 조명등의 과전류 감지장치 | |
JP3446218B2 (ja) | 放電灯点灯装置 | |
JP3142431B2 (ja) | リンギングチョークコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040224 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
A02 | Decision of refusal |
Effective date: 20060627 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Effective date: 20060828 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20091215 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20091215 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |