JP3890140B2

JP3890140B2 - インクジェット記録ヘッドおよびインクジェット記録装置

Info

Publication number: JP3890140B2
Application number: JP11325598A
Authority: JP
Inventors: 昌弘滝沢; 靖司松野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-04-23
Filing date: 1998-04-23
Publication date: 2007-03-07
Anticipated expiration: 2018-04-23
Also published as: JPH11300973A

Description

【０００１】
【発明の属する技術分野】
本発明は、熱を用いてインクを吐出することで記録を行うサーマルインクジェット記録方式をおこなうインクジェット記録ヘッドに関するもので、特にインクを吐出するための発熱素子が設けられた素子基板に長穴状のインク供給口を有するインクジェットヘッドの回路構成に関するものである。
【０００２】
なお、本発明において用いる「記録」とは、文字や図形等の意味を持つ画像を被記録媒体に対して付与することだけでなくパターン等の意味を持たない画像を付与することをも意味するものである。
【０００３】
また、本発明は紙、糸、繊維、布帛、皮革、金属、プラスチック、ガラス、木材、セラミックス等の被記録媒体に対し記録を行う、プリンター、複写機、通信システムを有するファクシミリ、プリンタ部を有するワードプロセッサ等の装置、さらには各種処理装置と複合的に組み合せた産業用記録装置に適用可能な発明である。
【０００４】
【従来の技術】
従来のサーマルインクジェット方式の記録装置に搭載される記録ヘッドは、特開平５−１８５５９４号公報に示されているように、電気熱変換素子（ヒータ）とその駆動回路とを半導体プロセス技術を用いて、図４に示されるようなレイアウトで同一基板４００上に形成することで構成されている。その等価回路を図５に示す。図５において、４１４はヒータ電源、４０１はヒータ、４０２はパワートランジスタ、４１２は、ヒータに流れた電流が流れ込むグラウンド（ＧＮＤ）、４１３はヒータに電流を流す時間を制御するためのスイッチ、４１５はスイッチを制御するための信号入力端子（ＨＥＡＴ）、４０３はラッチ回路、４０７はラッチクロック信号入力端子（ＬＴ）、４０４はシフトレジスタ回路、４０６はシフトレジスタに画像データを入力するためのデータ信号入力端子（ＤＡＴＡ）、４０５はシフトレジスタのクロック信号入力端子（ＣＬＫ）、４４０はスイッチ４１３およびラッチ４０３およびシフトレジスタ４０４を含んだ論理回路ブロックである。
【０００５】
図４で、ヒータを駆動するためのトランジスタ４０２、ラッチおよびシフトレジスタを含む論理回路部４４０、ヒータ４０１等のレイアウトを示しており、論理回路部４４０はそれぞれヒータ４０１と同数あり、ヒータと同ピッチで配置できることが望ましい。
【０００６】
次に印字解像度を向上するために、ヒータの配置ピッチを細かくしていった場合の回路配置を図６を用いて説明する。図６では４００〜７２０ｄｐｉの記録ヘッドの場合を示している。ヒータ部は７２０ｄｐｉ程度までは特別な工夫することなしに配列でき、３μｍルールの場合、バイポーラトランジスタは４００ｄｐｉ，ＭＯＳトランジスタは１２００ｄｐｉ程度までは配列できる。しかし、シフトレジスタ・ラッチの密度は特別な工夫をしないかぎり、４００ｄｐｉ程度が限界なため、４００ｄｐｉ以上の高い密度の記録ヘッドを作ろうとすると、シフトレジスタおよびラッチの配列長がヒータの配列長と一致せず、図６の様に基板上に無駄なスペース３１０、３１１が生じ、コスト高となってしまう。描画装置にステッパなどを用いてさらに微細化する事は可能だが、パワートランジスタ部は耐圧の関係で微細化に限度があるため、製造コストが高い割りに、ラッチおよびシフトレジスタ部しか小チップ化できないため、結局低コスト化を図ることはできない。
【０００７】
それを解決する方法として、特開平９−３２７９１４号公報に、デコーダを用いたマトリックス駆動方式記録ヘッドが提案されている。図７は、マトリックス駆動方式記録ヘッドの６４ノズルの場合の例を示した等価回路図であり、３入力８出力デコーダ４０８および８ビットシフトレジスタ４０４、８ビットラッチ４０３を用いて、任意のヒータを選択駆動するための回路の接続例である。配線４１６と配線４１７の交差点５１０〜５７３には、それぞれ１つのヒータを制御するための、ヒータ駆動回路（図８）が接続される。シフトレジスタ・ラッチとデコーダに入力した信号に従って独立に制御できるヒータの個数は、デコード後の配線４１６の数とシフトレジスタ・ラッチ出力配線４１７の本数の掛け算になり、この例の場合最大８×８＝６４個である。マトリックス駆動方式は、ラッチおよびシフトレジスタの個数がヒータの個数よりも少なくて済む回路構成であり、ヒータピッチが細かくなった場合でも、ラッチおよびシフトレジスタの大きさで基板サイズが決まることはない。
【０００８】
ここで、ヒーター等の回路が作り入まれたヒーターボード（素子基板）平面に対して鉛直方向にインク滴が吐出される記録ヘッドが特開平０６−２８６１４９号公報に提案されているが、マトリックス駆動回路と組み合わせた構成において、特開平５−１８５５９４のようにラッチおよびシフトレジスタをトランジスタの後方に配置すると、無駄な配置スペースが発生してしまう。
【０００９】
素子基板平面に対して鉛直方向にインク滴が吐出される記録ヘッドを斜め上から透視して見た図９を用いてインクの流れを説明する。
【００１０】
素子基板４００の裏面（図中下側）に不図示のインクタンクがあり、インク供給穴５０２はインクに浸されている。インク供給穴５０２からインク流路３０１によってヒータ４０１の上までインクが導かれ、ヒータに電流を流してヒータ上のインクに熱を与えることでインクが沸騰してできた泡によって吐出口３０２から基板平面に対して鉛直方向にインク滴が吐出される。
【００１１】
吐出されたインクが基板平面と平行に置かれた紙等の被記録媒体（不図示）へインク滴が付着することで記録が行われる。ヒータ４０１の配置はインク供給口を狭んでそれぞれ半ピッチずらした、いわゆる千鳥配置とされており、この配置によって印字密度を上げている。
【００１２】
【発明が解決しようとする課題】
長穴状のインク供給口を有する基板を用いて、この基板平面に垂直方向にインクを吐出する上述したようなヘッドに対して、前述した特開平５−１８５５９４号公報と同様にラッチおよびシフトレジスタをトランジスタの外側に配置したマトリックス駆動回路を適用した例を図１０で示した。図１０の構成ではインク供給口を境とした両側に４００dpiのピッチで片側３２個の吐出口を配置した例を示している。
【００１３】
しかしながら、上記のような従来例では、ヒータ駆動回路４２０の本数が多数あるのに対し、デコーダおよびラッチ・シフトレジスタの数は少なくて良く、無駄な領域が発生し、チップ面積が増大し、ひいてはコスト高になるという第１の問題点があった。
【００１４】
ラッチ・シフトレジスタを最大密度である４００ｄｐｉで配置した場合、シフトレジスタブロックの占有幅は、８ビット分の幅２５．４ｍｍ／４００×８＝約５００μｍであり、デコーダーも最大４００ｄｐｉであることから約５００μｍの幅を占め、合計で約１０００μｍである（図１２）。それに対して、ヒーター３２ノズル分の幅は約２０００μｍであるため３２ノズル分のヒータ幅の約１／２が無駄なスペースとなってしまう。
【００１５】
最近では高速印字を実現するためにサーマルインクジェット記録ヘッドのノズル数が６４個よりも多いものが一般的であり、図１０の様な構成ではノズル数が増加しても、ラッチ・シフトレジスタ部の個数は、「（デコーダの出力本数）分の１」の割合でしか増加せず、ノズル数が多ければ、多いほど無駄なスペースが増加するため、コスト高は顕著になる。
【００１６】
また、任意ヒータを選択するためのデコーダ出力４１６，ラッチ出力４１７の引き回しが長く、寄生抵抗および寄生容量および寄生インタクタンスのために信号のなまりやクロストークが発生しやすく最悪誤動作に至るという第２の問題点がある。
【００１７】
また、図１０のようなブロック配置では、インク供給穴の両側でデコーダ出力４１６とラッチ出力４１７の長さが大きく異なっており、信号の遅れにより、吐出特性が揃わないという第３の問題点がある。
【００１８】
本発明の第１の目的は、基板中央からインクを供給するタイプの記録ヘッドにおいて、ラッチおよびシフトレジスタおよびデコーダをはじめとする任意ヒータ選択回路をヒータ駆動回路の後方に配置することによる無駄なスペースをなくして、チップサイズを縮小し、低コストなインクジェット記録ヘッドおよびインクジェット記録装置を実現することにある。
【００１９】
本発明の第２の目的は、信号線の引き回しを最小限にすることで、信号のなまりやクロストークがなく誤動作のないインクジェット記録ヘッドおよびインクジェット記録装置を実現することにある。
【００２０】
本発明の第３の目的は、信号線の引き回しを揃えることで、信号の遅れの偏りを少なくしそれぞれのノズルの吐出特性のばらつきを少なくすることにある。
【００２１】
【課題を解決するための手段】
上述の課題を解決するための本発明のインクジェット記録ヘッドの主たる構成は、インクを供給するための長穴形状のインク供給口を有し、インクを吐出するための発熱素子、前記発熱素子を駆動するための駆動素子、および前記発熱素子を駆動する為の信号の論理積をとる論理積回路が前記インク供給口側から順に配置された駆動回路が、前記インク供給口の長さ方向に沿ってその両側に複数設けられることにより、前記発熱素子の複数が前記インク供給口の長さ方向に沿ってその両側に発熱素子列として設けられた素子基体と、前記発熱素子の複数のそれぞれに対応して設けられた吐出口の複数と、を有するインクジェット記録ヘッドであって、前記素子基体は、駆動すべき前記発熱素子を選択するための信号を出力するデコーダと、前記デコーダで駆動される全発熱素子数を、デコーダの出力ビット数で除した数のビット数のシフトレジスタ回路および該シフトレジスタ回路の出力ビット数と等しいビット数のラッチ回路と、前記デコーダからの信号と、前記シフトレジスタ回路からの信号をラッチする前記ラッチ回路からの信号と、を前記駆動回路に与えるためのデコーダの出力ビット数とラッチ回路の出力ビット数の夫々に対応した数の信号配線と、を有し、前記論理積回路の夫々は、前記信号配線を介して与えられる前記デコーダからの信号と前記ラッチ回路からの信号との論理積をとることで、前記発熱素子を選択駆動し、前記インク供給口の長さ方向に交差する前記素子基体の少なくとも１つの辺の側に、前記デコーダと、前記シフトレジスタ回路および前記ラッチ回路が配置されていることである。
【００２２】
また、上述の課題を解決するための本発明のインクジェット記録装置の主たる構成は、上述のインクジェット記録ヘッドと、該インクジェット記録ヘッドを駆動するための信号を供給する信号供給手段である。
【００２３】
（作用）
上述のように、インク供給口の長さ方向に交差する素子基体の少なくとも１つの辺の側に、駆動すべき前記発熱素子を選択するための信号を信号配線に与える信号処理回路（デコーダとシフトレジスタ回路およびラッチ回路）を配しているので、素子基体を縮少することができるためヘッドや装置の低コスト化や小型化を達成することができる。また信号配線の引き回しを最小限にすることができ信号のなまりやクロストークの防止さらには信号の遅延をなくし誤動作を無くすことができる。
【００２４】
【発明の実施の形態】
以下図面を用いて本発明を説明するが、以下に用いる「素子基体」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基体を示すものである。
【００２５】
さらに、「素子基体上」とは、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。
【００２６】
また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子基体上に一体的に形成、製造していることを示すものである。
【００２７】
また、素子基体の形状は単に板形状の物に限られることなく、チップやブロック状の形状でもよい。
【００２８】
なお、本発明のインクジェット記録ヘッドの流路構造や発熱素子と吐出口と配置等については先に説明した図９の構造と実質的に同じであるので、ここでは説明を省略する。
【００２９】
（第一の実施例）
図１は本発明の第１の実施例を説明するためのものである。図１はラッチおよびシフトレジスタおよびデコーダーといった信号処理回路を長穴形状のインク供給口５０２の長さ方向に交差する、素子基体４００の１つの辺の側４５１つまり図中下側の一辺に集めて配置した場合の配置例であり、発熱素子が複数配列した発熱素子の列と直交する方向のチップの幅と、デコーダおよびラッチ・シフトレジスタの長さがほぼ同程度に出来、従来例と比較して、素子基体の無駄な面積を少なくできる。
【００３０】
発熱素子の列（ヒータ列）と直交する方向のチップの幅は、パワーＭＯＳトランジスタ長で決まる。
【００３１】
パワーＭＯＳトランジスタのＯＮ抵抗ＲＭＯＳ＝ＶＤＳ／ＩＤで表わせ、ＩＤは吐出の際、ヒータに流れる電流と等しい。パワーＭＯＳトランジスタで消費されるエネルギは、ＰＭＯＳ＝ＶＤＳ・ＩＤ＝ＲＭＯＳ・（ＩＤ）２で表わせ、ＰＭＯＳは吐出に関与しない余計な発熱となるため、コストが許す範囲でできるだけＲＭＯＳが小さいほど良い。
【００３２】
３μｍルールでパワーＭＯＳトランジスタを配置した場合、４００ｄｐｉには、ＭＯＳのゲートは６本入り、ゲート幅３μｍ、ゲート電圧１０Ｖの場合のパワーＭＯＳトランジスタの特性を図１１に示す。主に配線抵抗の影響でＶＤＳが圧迫される事により、ＭＯＳトランジスタのサイズＷ＝６００μｍ程度でＯＮ抵抗は飽和する。
【００３３】
その時記録ヘッドのヒータ列と直交する方向のチップの幅は、トランジスタ２つ分と、インク供給穴５０２および配線部４１６、４１７の幅が必要なために、（６００×２）＋約３００＝約１５００μｍとなる。
【００３４】
デコーダと、ラッチ・シフトレジスタを４００ｄｐｉで配置した場合、デコーダと、シフトレジスタブロックの占有幅は、前記のように約１０００μｍであり、無駄なスペース幅は、１５００−１０００＝約５００μｍと従来例の無駄なスペース幅約１０００μｍよりも半分程度に少なくて済み、チップサイズを縮小し、低コストな記録ヘッドが実現できる。
【００３５】
また、ヒータ駆動回路４２０までの配線長を短くすることにより、寄生抵抗，寄生容量，寄生インダクタンスを少なく出来、信号のなまりやクロストークによる誤動作の少ない記録ヘッドを実現出来る。
【００３６】
また、ヒータ駆動回路４２０までの任意のヒータを選択するための信号の配線長の偏りを少なくすることで、信号の遅れの偏りを少なく出来、吐出特性が揃った記録ヘッドを実現出来る。
【００３７】
（第二の実施例）
ノズル数を増加したときに、回路の種類によってはデコーダおよびラッチおよびシフトレジスタのビット数が増加し、第一の実施例に示した配置では、配置できない場合もある。また第一の実施例では、主に製造工程で加わる熱応力によって層間膜に発生したひずみに配線膜層が入り込む現象（ヒロック）が、配線の交差点上にたまたま発生した場合、ラッチ回路出力４１７と、デコーダ出力４１６の信号が短絡するという可能性がある。ヒロックは配線膜上にほぼ等確率的に発生するので、同じ製造工程の場合、配線が交差する面積が多いほど短絡が発生しやすい。
【００３８】
図２に第二の実施例を示す。上述のような点をさらに改善するために、デコーダーと、ラッチおよびシフトレジスタを図２の様に半導体基板（素子基体）の対向する辺に配置することで、パワートランジスタ長が短い場合でも、デコーダーと、ラッチおよびシフトレジスタを配置でき、また、ラッチ回路出力４１７と、デコーダ出力４１６の交点を少なく出来るため、短絡の発生確率が低い記録ヘッドを実現できる。
【００３９】
また、ノズル数が増加して、ヒータを制御するための任意のヒータ選択回路のビット数が増加し、図１の構成ではヘッドが実現できない場合でも、図２の構成ならば配置可能となる。
【００４０】
（第三の実施例）
図３に第三の実施例を示す。サーマルインクジェット記録ヘッドは、ヒーターに与える熱でインクを吐出させるために、電流を流す時間を精度良く制御する必要がある。
【００４１】
図３のようにデコーダーと、ラッチを分割することで、配線の寄生抵抗，寄生容量，寄生インダクタンスによる遅れおよびクロストークを減らし、誤動作のない制御が可能になる。また、デコーダ出力信号４１６およびラッチ出力４１７につながる素子の数も半分となるため、デコーダ出力バッファおよびラッチ出力バッファの負荷が半分となり、高速動作が可能となる。１つのラッチおよび１つのシフトレジスタのビット数を半分し、２つの入力端子から同時にデータを入力することが可能となり、データ転送時間も半分に出来、高速動作が可能になる。シフトレジスタのビット数を減らしたことで、インク供給口左右それぞれの信号本数も半分に出来るため、チップ幅もその分小さく出来、低コスト化できる。
【００４２】
ここで、図３の２デコーダ４３８は同一なものでもよく、図３のようにデコーダに別々の信号を加えても、同一の信号を加えてもどちらでも良い。
【００４３】
ここで、任意ヒータ選択回路は、ラッチおよびシフトレジスタおよびデコーダで説明してきたが、前に説明したようにラッチおよびシフトレジスタとデコーダの配置密度の限界は同程度であるから、ラッチおよびシフトレジスタのみの回路またはデコーダのみの回路においても本発明の効果は変わらない。
【００４４】
ノズル数は６４ケの場合を例に挙げて第一、第二、第三の実施例を説明してきたが、必要に応じてノズル数を増加させてもよい。
【００４５】
パワートランジスタの配置長はドライブ能力に応じて適当に選んでかまわない。
【００４６】
デコーダ・ラッチ・シフトレジスタの配置密度が４００ｄｐｉの場合を例に挙げて説明してきたが、プロセスの微細化が進んだとしても、耐圧を確保する必要から、パワーＭＯＳトランジスタのゲート長は変えられず、同じドライブ能力を得るためには、微細化前とパワートランジスタのゲート幅（配置長）は、変わらず、４００ｄｐｉに限らず、本発明の効果は変わらない。
【００４７】
記録密度は４００ｄｐｉの場合を例に挙げて説明したが、ヒータの密度はデコーダと、ラッチ・シフトレジスタの配置密度に関係無く、本発明の様にブロックを配置すれば、いかなる記録密度においても、より低コストな記録ヘッドが実現できる。
【００４８】
第一、第二、第三の実施例では、任意のヒータを選択するための信号線の内、インク供給穴と平行な部分は、半導体基板（素子基板）の一番外側に配置されているが、前期信号線のさらに外側にヒータ電源配線またはロジック電源配線またはヒータ電源配線のための外部端子またはその他の信号線を配置しても本発明の効果はかわらない。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、基板中央からインクを供給するタイプの記録ヘッドにおいて、ラッチおよびシフトレジスタおよびデコーダをはじめとする、任意ヒータ選択回路をヒータ列の延長方向に配置することで、チップサイズを縮小し、低コストな記録ヘッドを実現することができる。また信号線の引き回しや配線どうしの交差を最小限にし、信号のなまりやクロストークのない誤動作のない記録ヘッドを実現することができる。また信号線の引き回しを揃え、それぞれのノズルの吐出特性のばらつきのない記録ヘッドを実現することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例に係る等価回路配置図
【図２】本発明の第二の実施例に係る等価回路配置図
【図３】本発明の第三の実施例に係る等価回路配置図
【図４】従来例に係るブロック配置図
【図５】図４の等価回路配置図
【図６】発熱素子配置密度を上げた場合のブロック配置図
【図７】マトリックス駆動回路図
【図８】ヒータ駆動回路図
【図９】記録ヘッドの概略構成を説明するための図
【図１０】等価回路配置図
【図１１】パワーＭＯＳトランジスタの特性図
【図１２】発熱素子配置密度ごとのノズル数に対するヒータ選択図の配置幅の関係を説明するための図
【符号の説明】
４００半導体基板
４２０ヒータ周辺回路ブロック
４０１電気熱変換素子（ヒータ）
４０２パワートランジスタ
４１４ヒータ電源
４１２グラウンド（ＧＮＤ）
４１３スイッチ
４１９論理積回路
５０２インク供給穴
４０３ラッチ回路（８ビット）
４３３ラッチ回路（４ビット）
４０４シフトレジスタ回路（８ビット）
４３４シフトレジスタ回路（４ビット）
４０８，４３８ブロックを選択するためのブロック選択回路（３入力８出力のデコーダー）

Claims

インクを供給するための長穴形状のインク供給口を有し、インクを吐出するための発熱素子、前記発熱素子を駆動するための駆動素子、および前記発熱素子を駆動する為の信号の論理積をとる論理積回路が前記インク供給口側から順に配置された駆動回路が、前記インク供給口の長さ方向に沿ってその両側に複数設けられることにより、前記発熱素子の複数が前記インク供給口の長さ方向に沿ってその両側に発熱素子列として設けられた素子基体と、前記発熱素子の複数のそれぞれに対応して設けられた吐出口の複数と、を有するインクジェット記録ヘッドであって、
前記素子基体は、
駆動すべき前記発熱素子を選択するための信号を出力するデコーダと、
前記デコーダで駆動される全発熱素子数を、デコーダの出力ビット数で除した数のビット数のシフトレジスタ回路および該シフトレジスタ回路の出力ビット数と等しいビット数のラッチ回路と、
前記デコーダからの信号と、前記シフトレジスタ回路からの信号をラッチする前記ラッチ回路からの信号と、を前記駆動回路に与えるためのデコーダの出力ビット数とラッチ回路の出力ビット数の夫々に対応した数の信号配線と、を有し、
前記論理積回路の夫々は、前記信号配線を介して与えられる前記デコーダからの信号と前記ラッチ回路からの信号との論理積をとることで、前記発熱素子を選択駆動し、前記インク供給口の長さ方向に交差する前記素子基体の少なくとも１つの辺の側に、前記デコーダと、前記シフトレジスタ回路および前記ラッチ回路が配置されていることを特徴とするインクジェット記録ヘッド。
前記インク供給口の長さ方向に交差する前記素子基体の辺の相対する側に、前記デコーダと、前記シフトレジスタ回路および前記ラッチ回路とがそれぞれ設けられている請求項１に記載のインクジェット記録ヘッド。
前記デコーダと、前記シフトレジスタ回路および前記ラッチ回路との組が２つ設けられ、
前記インク供給口の長さ方向に沿ってその両側に設けられた前記発熱素子列のそれぞれに対応した、前記インク供給口の長さ方向に交差する前記素子基体の辺の側に、前記デコーダと、前記シフトレジスタ回路および前記ラッチ回路とが設けられている請求項２に記載のインクジェット記録ヘッド。
前記信号配線のさらに外側に電源配線を配置した請求項１〜３のいずれかに記載のインクジェット記録ヘッド。
前記信号線のさらに外側に、前記インクジェット記録ヘッドへの信号の入力端子を配した請求項１〜４のいずれかに記載のインクジェット記録ヘッド。
請求項１〜５の何れかに記載のインクジェット記録ヘッドと、該インクジェット記録ヘッドを駆動するための信号を供給する信号供給手段とを有するインクジェット記録装置。