JP3883630B2 - Thin film transistor manufacturing method - Google Patents

Thin film transistor manufacturing method Download PDF

Info

Publication number
JP3883630B2
JP3883630B2 JP34413396A JP34413396A JP3883630B2 JP 3883630 B2 JP3883630 B2 JP 3883630B2 JP 34413396 A JP34413396 A JP 34413396A JP 34413396 A JP34413396 A JP 34413396A JP 3883630 B2 JP3883630 B2 JP 3883630B2
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
forming
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34413396A
Other languages
Japanese (ja)
Other versions
JPH10189981A (en
Inventor
三郎 大崎
Original Assignee
株式会社アドバンスト・ディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンスト・ディスプレイ filed Critical 株式会社アドバンスト・ディスプレイ
Priority to JP34413396A priority Critical patent/JP3883630B2/en
Publication of JPH10189981A publication Critical patent/JPH10189981A/en
Application granted granted Critical
Publication of JP3883630B2 publication Critical patent/JP3883630B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ（ＬＣＤ）用薄膜トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
従来のＬＣＤ用薄膜トランジスタは、絶縁性基板表面上の所望の位置に形成されるゲート電極配線と、前記絶縁性基板表面およびゲート電極配線表面上に形成される絶縁膜と、該絶縁膜表面上の所望の位置に形成されるアモルファスシリコン膜と、該アモルファスシリコン膜表面上に形成されるｎ型アモルファスシリコン膜と、該ｎ型アモルファスシリコン膜表面および前記絶縁膜表面上の所望の位置に形成されるドレイン電極配線と、該ドレイン電極配線を避けてｎ型アモルファスシリコン膜表面および前記絶縁膜表面上の所望の位置に形成されるソース電極配線とからなる。前記ドレイン電極配線は、ＬＣＤの画素電極と電気的に接続される。
【０００３】
前記薄膜トランジスタのゲート電極配線およびソース電極配線には電気信号が入力されており、ゲート電極配線に入力された電気信号が所定の値の電圧となるときのみ、アモルファスシリコン膜、ｎ型アモルファスシリコン膜およびドレイン電極配線を介して、ソース電極配線に入力された電気信号がＬＣＤの画素電極に入力される。
【０００４】
図３４は従来のＬＣＤ用薄膜トランジスタの製造方法の一例を示す工程断面説明図である。図３４において、１はガラスなどの絶縁性基板、２はクロムなどからなるゲート電極配線、３はシリコン窒化膜などからなる絶縁膜、４はアモルファスシリコン膜、５はリンイオンなど不純物がイオン注入されたｎ型アモルファスシリコン膜、６はＬＣＤの画素電極としてのＩＴＯなどの透明電極、７ａはアルミニウムなどからなるドレイン電極配線、７ｂはアルミニウムなどからなるソース電極配線を示す。
【０００５】
以下、従来のＬＣＤ用薄膜トランジスタの製造方法を図面にしたがって説明する。
【０００６】
まず、図３４（ａ）に示すように、絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【０００７】
つづいて、図３４（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて絶縁膜３、アモルファスシリコン膜４およびｎ型アモルファスシリコン膜５を成膜する。
【０００８】
そして、写真製版技術およびドライエッチング技術を使って、アモルファスシリコン膜４およびｎ型アモルファスシリコン膜５を所望のパターンに加工し、さらに前記絶縁膜３表面上にＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、所望の形状の透明電極６をうる。これを図３４（ｃ）に示す。
【０００９】
そののち、図３４（ｄ）に示すように、絶縁膜３表面の露出した部分、ｎ型アモルファスシリコン膜５表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、所望の形状のドレイン電極配線７ａおよびソース電極配線７ｂをうる。最後に、薄膜トランジスタの通常状態におけるドレイン電極配線７ａとソース電極配線７ｂとのあいだの電気的短絡防止のために、ｎ型アモルファスシリコン膜５およびアモルファスシリコン膜４の一部をドライエッチング技術を使って除去し、薄膜トランジスタを形成する。
【００１０】
なお、前記写真製版技術とは、感光性レジスト液の塗布および所望のパターンを有するマスクを介した露光などからなる。
【００１１】
【発明が解決しようとする課題】
図３５は、従来の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図３５において、図３４と同一または相当部分は同一の符号を付し、説明を省略する。薄膜トランジスタの製造過程においては、しばしば、図３５（ａ）に示すようなピンホール３２が絶縁膜３に形成される。ピンホール３２は、絶縁膜３の下に存在する膜の表面に異物が付着することまたは絶縁膜３の成膜速度やエッチング速度の異常などが原因で形成される。従来の薄膜トランジスタの製造方法には、ピンホール３２が形成されると、図３５（ｂ）に示すように、ゲート電極配線２と、アモルファスシリコン膜４または透明電極６とが短絡して、ＬＣＤの表示に欠陥が発生してしまうという問題がある。
【００１２】
本発明は前述のような問題を解決するためになされたもので、絶縁膜に形成されるピンホールをなくし、歩留まりの高いＬＣＤ用薄膜トランジスタの製造方法を提供するものである。
【００１３】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に絶縁膜を成膜する工程と、該絶縁膜表面にリンイオンをイオン注入する工程と、前記絶縁膜表面を酸化性雰囲気中で熱処理またはプラズマ処理する工程とを含むことによって、絶縁膜表面を酸化物の膜（以下、単に「酸化膜」という）に変え、ピンホールを塞ぐものである。
【００１４】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に絶縁膜を成膜する工程と、該絶縁膜表面にリンイオンをイオン注入する工程と、前記絶縁膜表面を酸化性雰囲気中で熱処理またはプラズマ処理する工程とを連続して複数回繰り返すことによって、絶縁膜表面を酸化物膜に変え、ピンホールを塞ぐものである。
【００１５】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に第１の絶縁膜を成膜する工程と、該第１の絶縁膜表面にリンイオンをイオン注入する工程と、前記第１の絶縁膜表面を酸化性雰囲気中で熱処理またはプラズマ処理する工程と、前記第１の絶縁膜表面上に第２の絶縁膜、アモルファスシリコン膜およびｎ型アモルファスシリコン膜を連続して成膜する工程とを含むことによって、絶縁膜表面を酸化物膜に変え、ピンホールを塞ぐものである。
【００１６】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に第１の絶縁膜を成膜する工程と、該第１の絶縁膜表面にリンイオンをイオン注入する工程と、前記第１の絶縁膜表面を酸化性雰囲気中で熱処理またはプラズマ処理する工程と、前記第１の絶縁膜表面上に第２の絶縁膜、アモルファスシリコン膜および第３の絶縁膜を連続して成膜する工程とを含むことによって、絶縁膜表面を酸化物膜に変え、ピンホールを塞ぐものである。
【００１７】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に絶縁膜を成膜する工程と、該絶縁膜表面上にアモルファスシリコン膜を成膜する工程と、該アモルファスシリコン膜を選択的にエッチングする工程と、前記絶縁膜表面および前記アモルファスシリコン膜表面にリンイオンをイオン注入する工程と、前記絶縁膜表面および前記アモルファスシリコン膜表面を酸化性雰囲気中で熱処理またはプラズマ処理する工程とを含むことによって、絶縁膜表面を酸化物膜に変え、ピンホールを塞ぐものである。
【００１８】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に第１の絶縁膜を成膜する工程と、該第１の絶縁膜表面上にアモルファスシリコン膜を成膜する工程と、該アモルファスシリコン膜表面上に第２の絶縁膜を成膜する工程と、前記第２の絶縁膜を選択的にエッチングする工程と、前記アモルファスシリコン膜を選択的にエッチングする工程と、前記第１の絶縁膜表面、前記アモルファスシリコン膜表面および前記第２の絶縁膜表面にリンイオンをイオン注入する工程と、前記第１の絶縁膜表面、前記アモルファスシリコン膜表面および前記第２の絶縁膜表面を酸化性雰囲気中で熱処理またはプラズマ処理する工程とを含むことによって、絶縁膜表面を酸化物膜に変え、ピンホールを塞ぐものである。
【００２０】
前記リンイオンのイオン注入が、質量分析手段を使わないイオン注入法を用いて行われることが好ましい。
【００２１】
前記酸化性雰囲気を加湿することが好ましい。
【００２２】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の薄膜トランジスタの製造方法の一実施の形態を説明する。
【００２３】
実施の形態１．
以下、本発明の薄膜トランジスタの製造方法の実施の形態１について説明する。図１および図２は、本発明の薄膜トランジスタの製造方法の実施の形態１を示す工程断面説明図である。図１および図２において、１はガラス基板などの絶縁性基板、２はクロムなどからなるゲート電極配線、３はシリコン窒化膜などからなる絶縁膜、４はアモルファスシリコン膜、５はリンなど不純物が添加されたｎ型アモルファスシリコン膜、６はＬＣＤの画素電極としてのＩＴＯなどからなる透明電極、７ａはアルミニウムなどからなるドレイン電極配線、７ｂはアルミニウムなどからなるソース電極配線を示す。
【００２４】
以下、本発明の薄膜トランジスタの製造方法の実施の形態１について、図面を参照しつつ説明する。
【００２５】
まず、図１（ａ）に示すように、絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【００２６】
つぎに、図１（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて絶縁膜３を成膜して、該絶縁膜３の全表面に不純物たるリンイオンをイオン注入し、絶縁膜３に対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、絶縁膜３の表面を酸化膜３１に変える。なお、図中、「Ａ」で示される方向はリンイオン（Ｐ＋）をイオン注入する方向を示す。
【００２７】
そして、アモルファスシリコン膜４およびｎ型アモルファスシリコン膜５を成膜する。これを図１（ｃ）に示す。
【００２８】
続いて、図２（ａ）に示すように、写真製版技術およびドライエッチング技術を使って、アモルファスシリコン膜４およびｎ型アモルファスシリコン膜５を所望の形状に加工し、さらに前記酸化膜３１表面上にＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【００２９】
そののち、図２（ｂ）に示すように、酸化膜３１表面の露出した部分、ｎ型アモルファスシリコン膜５表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、所望の形状のドレイン電極配線７ａおよびソース電極配線７ｂをうる。最後に、ｎ型アモルファスシリコン膜５およびアモルファスシリコン膜４の一部をドライエッチング技術を使って除去し、薄膜トランジスタを形成する。
【００３０】
本実施の形態においては、絶縁膜を形成したのちに、絶縁膜の全表面にリンイオンをイオン注入して絶縁膜表面に物理的ダメージを与えることで、続いて行う酸化性雰囲気中での熱処理またはプラズマ処理において、絶縁膜表面が酸化され易くなるという効果をうる。またシリコン窒化膜からなる絶縁膜にリンイオンをイオン注入すると、絶縁膜の酸化性雰囲気中での酸化速度が増大することが知られており（第３０回春期応物予稿集、１９８３年、塚本、大崎、原田、７ａ−ｐ−６、ｐ．５６９）、リンイオンをイオン注入することによる物理的ダメージと合わせることにより、酸化性雰囲気中での熱処理またはプラズマ処理において、低温かつ短時間で酸化膜を形成できる、または膜厚の厚い酸化膜を形成できるという効果をうる。
【００３１】
図３は、実施の形態１の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図３において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。前述の効果によって、図３に示すように、絶縁膜３にピンホール３２が形成されたばあいでも、ピンホール３２を酸化膜３１で塞ぐことができ、絶縁膜３の下に形成されたゲート電極配線２と、絶縁膜３の上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。
【００３２】
実施の形態２．
以下、本発明の薄膜トランジスタの製造方法の実施の形態２について説明する。図４および図５は、本発明の薄膜トランジスタの製造方法の実施の形態２を示す工程断面説明図である。図４および図５において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【００３３】
以下、本発明の薄膜トランジスタの製造方法の実施の形態２について、図面を参照しつつ説明する。
【００３４】
まず、図４（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【００３５】
つぎに、図４（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて第１の絶縁膜３ａを成膜して、該第１の絶縁膜３ａの全表面に不純物たるリンイオンをイオン注入し、第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第１の絶縁膜３ａの表面を第１の酸化膜３１ａに変える。
【００３６】
ついで、図４（ｃ）に示すように、第１の酸化膜３１ａ表面上に、プラズマＣＶＤ法を用いて第２の絶縁膜３ｂを成膜して、該第２の絶縁膜３ｂの全表面に不純物たるリンイオンをイオン注入し、第２の絶縁膜３ｂに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第２の絶縁膜３ｂの表面を第２の酸化膜３１ｂに変える。
【００３７】
そして、アモルファスシリコン膜４およびｎ型アモルファスシリコン膜５を成膜する。これを図５（ａ）に示す。
【００３８】
続いて、図５（ｂ）に示すように、写真製版技術およびドライエッチング技術を使って、アモルファスシリコン膜４およびｎ型アモルファスシリコン膜５を所望の形状に加工し、さらに前記第２の酸化膜３１ｂ表面上にＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【００３９】
そののち、図５（ｃ）に示すように、第２の酸化膜３１ｂ表面の露出した部分、ｎ型アモルファスシリコン膜５表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、所望の形状のドレイン電極配線７ａおよびソース電極配線７ｂをうる。最後に、ｎ型アモルファスシリコン膜５およびアモルファスシリコン膜４の一部をドライエッチング技術を使って除去し、薄膜トランジスタを形成する。
【００４０】
本実施の形態においては、前記実施の形態１に示した、絶縁膜を形成する工程と、絶縁膜の全表面にリンイオンをイオン注入する工程と、絶縁膜に対して酸化性雰囲気中で熱処理またはプラズマ処理する工程とを複数回実施することで、シリコン窒化膜からなる絶縁膜に形成されるピンホールを塞ぎうるという効果をより確実なものにしている。図６は、実施の形態２の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図６において、図４および図５と同一または相当部分は同一の符号を付し、説明を省略する。前述の効果によって、図６に示すように、第１の絶縁膜３ａおよび第２の絶縁膜３ｂにピンホール３２が形成されたばあいでも、ピンホール３２を第１の酸化膜３１ａおよび第２の酸化膜３１ｂで塞ぐことができ、第１の絶縁膜３ａの下に形成されたゲート電極配線２と、第２の絶縁膜３ｂの上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。
【００４１】
実施の形態３．
以下、本発明の薄膜トランジスタの製造方法の実施の形態３について説明する。図７および図８は、本発明の薄膜トランジスタの製造方法の実施の形態３を示す工程断面説明図である。図７および図８において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【００４２】
以下、本発明の薄膜トランジスタの製造方法の実施の形態３について、図面を参照しつつ説明する。
【００４３】
まず、図７（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【００４４】
つぎに、図７（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて第１の絶縁膜３ａを成膜して、該第１の絶縁膜３ａの全表面に不純物たるリンイオンをイオン注入し、第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第１の絶縁膜３ａの表面を酸化膜３１に変える。
【００４５】
続いて、図７（ｃ）に示すように、酸化膜３１表面上に、プラズマＣＶＤ法を用いて第２の絶縁膜３ｂ、アモルファスシリコン膜４およびｎ型アモルファスシリコン膜５を連続的に成膜する。
【００４６】
ここで、アモルファスシリコン膜４を成膜する前に第２の絶縁膜３ｂを成膜するのは、アモルファスシリコン膜４の成膜初期の膜質を安定させ、薄膜トランジスタの特性の均一性を高めるためである。
【００４７】
そののち、写真製版技術およびドライエッチング技術を使って、アモルファスシリコン膜４およびｎ型アモルファスシリコン膜５を所望の形状に加工し、さらに前記第２の絶縁膜３ｂ表面上にＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。これを図８（ａ）に示す。
【００４８】
そして、図８（ｂ）に示すように、第２の絶縁膜３ｂ表面の露出した部分、ｎ型アモルファスシリコン膜５表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、所望の形状のドレイン電極配線７ａおよびソース電極配線７ｂをうる。最後に、ｎ型アモルファスシリコン膜５およびアモルファスシリコン膜４の一部をドライエッチング技術を使って除去し、薄膜トランジスタを形成する。
【００４９】
本実施の形態においては、第１の絶縁膜を形成したのちに、第１の絶縁膜の全表面にリンイオンをイオン注入して第１の絶縁膜表面に物理的ダメージを与えることで、絶縁膜表面の酸化速度が速くなるという効果によって、続いて行う酸化性雰囲気中での熱処理またはプラズマ処理において、第１の絶縁膜表面の酸化を促進させ、これによって、第１の絶縁膜３ａのピンホールを塞ぐことができる。
【００５０】
図９は、実施の形態３の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図９において、図７および図８と同一または相当部分は同一の符号を付し、説明を省略する。前述の効果によって、図９に示すように、第１の絶縁膜３ａにピンホール３２が形成されたばあいにおいても、ピンホール３２を酸化膜３１で塞ぐことができ、第１の絶縁膜３ａの下に形成されたゲート電極配線２と、第１の絶縁膜３ａの上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、酸化膜３１表面に、第２の絶縁膜、アモルファスシリコン膜およびｎ型アモルファスシリコン膜を連続的に成膜することによって、アモルファスシリコン膜４の成膜初期の膜質を安定させ、薄膜トランジスタの特性の均一性を高めることができる。
【００５１】
実施の形態４．
以下、本発明の薄膜トランジスタの製造方法の実施の形態４について説明する。図１０および図１１は、本発明の薄膜トランジスタの製造方法の実施の形態４を示す工程断面説明図である。図１０および図１１において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【００５２】
以下、本発明の薄膜トランジスタの製造方法の実施の形態４について、図面を参照しつつ説明する。
【００５３】
まず、図１０（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【００５４】
つぎに、図１０（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて第１の絶縁膜３ａを成膜して、該第１の絶縁膜３ａの全表面に不純物たるリンイオンをイオン注入し、第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第１の絶縁膜３ａの表面を酸化膜３１に変える。
【００５５】
続いて、図１０（ｃ）に示すように、酸化膜３１表面上に、プラズマＣＶＤ法を用いて第２の絶縁膜３ｂおよびアモルファスシリコン膜４およびシリコン窒化膜からなる第３の絶縁膜３ｃを連続的に成膜する。
【００５６】
ここで、アモルファスシリコン膜４を成膜する前に第２の絶縁膜３ｂを成膜するのは、アモルファスシリコン膜４の成膜初期の膜質を安定させ、薄膜トランジスタの特性の均一性を高めるためである。
【００５７】
つぎに、図１１（ａ）に示すように、写真製版技術およびドライエッチング技術を使って、第３の絶縁膜３ｃおよびアモルファスシリコン膜４を所望の形状に加工する。
【００５８】
そののち、図１１（ｂ）に示すように、第２の絶縁膜３ｂ表面の露出した部分、アモルファスシリコン膜４表面の露出した部分および第３の絶縁膜３ｃ表面上に、ＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【００５９】
そして、図１１（ｃ）に示すように、ｎ型アモルファスシリコン膜５を形成したのち、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術およびドライエッチング技術を用いて、金属の膜およびｎ型アモルファスシリコン膜５の不要な部分を除去し、ドレイン電極配線７ａ、ソース電極配線７ｂおよびｎ型アモルファスシリコン膜５を所望の形状に加工し、薄膜トランジスタを形成する。
【００６０】
本実施の形態においては、第１の絶縁膜を形成したのちに、第１の絶縁膜の全表面にリンイオンをイオン注入して第１の絶縁膜表面に物理的ダメージを与えることで、絶縁膜表面の酸化速度が速くなるという効果によって、続いて行う酸化性雰囲気中での熱処理またはプラズマ処理において、第１の絶縁膜表面の酸化を促進させ、これによって、第１の絶縁膜３ａのピンホールを塞ぐことができる。
【００６１】
図１２は、実施の形態４の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図１２において、図１０および図１１と同一または相当部分は同一の符号を付し、説明を省略する。前述の効果によって、図１２に示すように、第２の絶縁膜３ｂにピンホール３２が形成されたばあいでも、ピンホール３２を酸化膜３１で塞ぐことができ、第１の絶縁膜３ａの下に形成されたゲート電極配線２と、第１の絶縁膜３ａの上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、酸化膜３１表面に、第２の絶縁膜、アモルファスシリコン膜および第３の絶縁膜を連続的に成膜することで、アモルファスシリコン膜の成膜初期の膜質を安定させ、薄膜トランジスタの特性の均一性を高めることができる。
【００６２】
実施の形態５．
以下、本発明の薄膜トランジスタの製造方法の実施の形態５について説明する。図１３および図１４は、本発明の薄膜トランジスタの製造方法の実施の形態５を示す工程断面説明図である。図１３および図１４において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【００６３】
以下、本発明の薄膜トランジスタの製造方法の実施の形態５について、図面を参照しつつ説明する。
【００６４】
まず、図１３（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【００６５】
つぎに、図１３（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて絶縁膜３およびアモルファスシリコン膜４を成膜する。
【００６６】
そして、図１３（ｃ）に示すように、写真製版技術およびドライエッチング技術を使って、アモルファスシリコン膜４を所望の形状に加工し、絶縁膜３表面の露出した部分およびアモルファスシリコン膜４表面に不純物たるリンイオンをイオン注入する。このとき、アモルファスシリコン膜４表面にｎ型アモルファスシリコン膜５が形成される。さらに、絶縁膜３およびｎ型アモルファスシリコン膜５に対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、絶縁膜３表面の露出した部分およびｎ型アモルファスシリコン膜５表面を酸化膜３１に変える。この処理によって、絶縁膜３にピンホールなどがあったばあいも、ピンホールを塞げる。同時に、イオン注入によって形成されたｎ型アモルファスシリコン膜５は、アモルファスシリコン膜４と、のちに形成されるドレイン電極配線７ａおよびソース電極配線７ｂとのコンタクト膜としての役割を果たす。
【００６７】
つぎに、図１４（ａ）に示すように、酸化膜３１表面上に、ＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【００６８】
そののち、図１４（ｂ）に示すように、酸化膜３１の不要な部分を除去したのち、絶縁膜３表面の露出した部分、ｎ型アモルファスシリコン膜５表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、所望の形状のドレイン電極配線７ａおよびソース電極配線７ｂを形成する。最後に、ｎ型アモルファスシリコン膜５およびアモルファスシリコン膜４の一部をドライエッチング技術を使って除去し、薄膜トランジスタを形成する。
【００６９】
本実施の形態においては、絶縁性基板上にゲート配線電極２と絶縁膜３とアモルファスシリコン膜４とを形成したのちに、アモルファスシリコン膜４を選択的にエッチングして、絶縁膜３表面の露出した部分とアモルファスシリコン膜４表面とにリンイオンをイオン注入し、酸化性雰囲気中で熱処理またはプラズマ処理し、絶縁膜３表面に形成された酸化膜３１で、絶縁膜３に形成されたピンホールを塞ぐことができる。
【００７０】
図１５は、実施の形態５の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図１５において、図１３よび図１４と同一または相当部分は同一の符号を付し、説明を省略する。図１５に示すように、絶縁膜３にピンホール３２が形成されたばあいでも、ピンホール３２を酸化膜３１で塞ぐことができ、絶縁膜３の下に形成されたゲート電極配線２と、絶縁膜３の上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、酸化膜３１を形成するためのリンイオンのイオン注入によって、アモルファスシリコン膜表面にｎ型アモルファスシリコン膜を形成することができ、薄膜トランジスタの製造工程を簡略化できる。
【００７１】
実施の形態６．
以下、本発明の薄膜トランジスタの製造方法の実施の形態６について説明する。図１６および図１７は、本発明の薄膜トランジスタの製造方法の実施の形態６を示す工程断面説明図である。図１６および図１７において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【００７２】
以下、本発明の薄膜トランジスタの製造方法の実施の形態６について、図面を参照しつつ説明する。
【００７３】
まず、図１６（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【００７４】
つぎに、図１６（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて第１の絶縁膜３ａ、アモルファスシリコン膜４および第２の絶縁膜３ｂを成膜する。
【００７５】
そして、図１６（ｃ）に示すように、写真製版技術およびドライエッチング技術を使って、第２の絶縁膜３ｂおよびアモルファスシリコン膜４をそれぞれ所望の形状に加工し、第１の絶縁膜３ａ表面の露出した部分、アモルファスシリコン膜４表面の露出した部分および第２の絶縁膜３ｂ表面にリンイオンをイオン注入する。このとき、アモルファスシリコン膜４表面の露出した部分にｎ型アモルファスシリコン膜５が形成される。さらに、酸化性雰囲気中で熱処理またはプラズマ処理し、第１の絶縁膜３ａ表面の露出した部分、ｎ型アモルファスシリコン膜５表面の露出した部分および第２の絶縁膜３ｂ表面を酸化膜３１に変える。この処理によって、第１の絶縁膜３ａにピンホールが形成されたばあいでも、ピンホールを塞ぐことができる。同時に、イオン注入によって形成されたｎ型アモルファスシリコン膜５は、アモルファスシリコン膜４と、のちに形成されるドレイン電極配線７ａおよびソース電極配線７ｂとのコンタクト膜としての役割を果たす。
【００７６】
つぎに、図１７（ａ）に示すように、酸化膜３１表面上に、ＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【００７７】
そののち、図１７（ｂ）に示すように、酸化膜３１の不要な部分を除去したのち、第１の絶縁膜３ａ表面の露出した部分、ｎ型アモルファスシリコン膜５表面、第２の絶縁膜３ｂ表面の露出した部分および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、ドレイン電極配線７ａおよびソース電極配線７ｂを所望の形状に加工し、薄膜トランジスタを形成する。
【００７８】
なお、アモルファスシリコン膜４表面にリンイオンがイオン注入されｎ型アモルファスシリコン膜５が形成される工程において、通常、リンイオンは、アモルファスシリコン膜４内でアモルファスシリコン膜４表面に対して平行な方向にも散乱するため、第２の絶縁膜３ｂ端部の下部にもｎ型アモルファスシリコン膜５が形成される。
【００７９】
本実施の形態においては、絶縁性基板上にゲート配線電極２と第１の絶縁膜３ａとアモルファスシリコン膜４と第２の絶縁膜３ｂとを形成したのちに、第２の絶縁膜３ｂとアモルファスシリコン膜４とをそれぞれ選択的にエッチングして、第１の絶縁膜３ａ表面の露出した部分とアモルファスシリコン膜４表面の露出した部分と第２の絶縁膜３ｂ表面の露出した部分とにリンイオンをイオン注入し、酸化性雰囲気中で熱処理またはプラズマ処理し、第１の絶縁膜３ａ表面に形成された酸化膜３１で、第１の絶縁膜３ａに形成されたピンホールを塞ぐことができる。
【００８０】
図１８は、実施の形態６の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図１８において、図１６および図１７と同一または相当部分は同一の符号を付し、説明を省略する。図１８に示すように、第１の絶縁膜３ａにピンホール３２が形成されたばあいでも、ピンホール３２を酸化膜３１で塞ぐことができ、第１の絶縁膜３ａの下に形成されたゲート電極配線２と、第１の絶縁膜３ａの上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、酸化膜３１を形成するためのリンイオンのイオン注入によって、アモルファスシリコン膜表面にｎ型アモルファスシリコン膜を形成することができ、薄膜トランジスタの製造工程を簡略化できる。
【００８１】
実施の形態７．
以下、本発明の薄膜トランジスタの製造方法の実施の形態７について説明する。図１９および図２０は、本発明の薄膜トランジスタの製造方法の実施の形態７を示す工程断面説明図である。図１９および図２０において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【００８２】
以下、本発明の薄膜トランジスタの製造方法の実施の形態７について、図面を参照しつつ説明する。
【００８３】
まず、図１９（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【００８４】
つぎに、図１９（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて絶縁膜３を成膜し、絶縁膜３表面にリンイオンをイオン注入し、絶縁膜３に対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、絶縁膜３の表面を第１の酸化膜３１ａに変える。この処理によって、絶縁膜３にピンホールなどがあったばあいも、ピンホールを塞げる。
【００８５】
つぎに、図１９（ｃ）に示すように、第１の酸化膜３１ａ表面上に、プラズマＣＶＤ法を用いてアモルファスシリコン膜４を形成する。
【００８６】
そして、図２０（ａ）に示すように、アモルファスシリコン膜４に対して、写真製版技術およびドライエッチング技術を用いて、アモルファスシリコン膜４を所望の形状に加工し、アモルファスシリコン膜４表面および絶縁膜３表面にリンイオンをイオン注入する。このとき、アモルファスシリコン膜４表面にｎ型アモルファスシリコン膜５が形成される。さらに、ｎ型アモルファスシリコン膜５および既に１度酸化されている絶縁膜３に対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、ｎ型アモルファスシリコン膜５表面を第２の酸化膜３１ｂに変える。また、図示されていないが第１の酸化膜３１ａがさらに厚くなる。この処理によって、絶縁膜３にピンホールなどがあったばあいも、ピンホールを塞げる。同時に、イオン注入によって形成されたｎ型アモルファスシリコン膜５は、アモルファスシリコン膜４と、のちに形成されるドレイン電極配線７ａおよびソース電極配線７ｂとのコンタクト膜としての役割を果たす。
【００８７】
つぎに、図２０（ｂ）に示すように、第２の酸化膜３１ｂ表面上にＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【００８８】
そののち、図２０（ｃ）に示すように、第１の酸化膜３１ａおよび第２の酸化膜３１ｂの不要な部分を除去したあと、絶縁膜３表面の露出した部分、ｎ型アモルファスシリコン膜５表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、所望の形状のドレイン電極配線７ａおよびソース電極配線７ｂをうる。最後に、ｎ型アモルファスシリコン膜５およびアモルファスシリコン膜４の一部をドライエッチング技術を使って除去し、薄膜トランジスタを形成する。
【００８９】
本実施の形態は、実施の形態１と実施の形態５とを組み合わせた製造方法である。すなわち、絶縁性基板表面上にゲート電極配線および絶縁膜を形成したのちに、該絶縁膜の全表面にリンイオンをイオン注入し、酸化性雰囲気中での熱処理またはプラズマ処理で、絶縁膜表面を酸化させ、絶縁膜のピンホールを塞ぎ、続いてアモルファスシリコン膜を成膜したのち、該アモルファスシリコン膜を選択的にエッチングして、第１の酸化膜で表面が覆われた絶縁膜の表面の露出した部分とアモルファスシリコン膜表面とにリンイオンをイオン注入し、再び酸化性雰囲気中で熱処理またはプラズマ処理して、さらに絶縁膜のピンホールを塞ぐ効果を強めた製造方法である。
【００９０】
図２１は、実施の形態７の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図２１において、図１９および図２０と同一または相当部分は同一の符号を付し、説明を省略する。図２１に示すように、絶縁膜３にピンホール３２が形成されたばあいでも、ピンホール３２を第１の酸化膜３１ａおよび第２の酸化膜３１ｂで塞ぐことができ、絶縁膜３の下に形成されたゲート電極配線２と、絶縁膜３の上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、第２の酸化膜３１ｂを形成するためのリンイオンのイオン注入によって、アモルファスシリコン膜表面にｎ型アモルファスシリコン膜を同時に形成することができ、薄膜トランジスタの製造工程を簡略化できる。
【００９１】
実施の形態８．
以下、本発明の薄膜トランジスタの製造方法の実施の形態８について説明する。図２２および図２３は、本発明の薄膜トランジスタの製造方法の実施の形態８を示す工程断面説明図である。図２２および図２３において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【００９２】
以下、本発明の薄膜トランジスタの製造方法の実施の形態８について、図面を参照しつつ説明する。
【００９３】
まず、図２２（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【００９４】
続いて、図２２（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法などを用いて第１の絶縁膜３ａを成膜し、第１の絶縁膜３ａ表面にリンイオンをイオン注入し、第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第１の絶縁膜３ａの表面を第１の酸化膜３１ａに変える。この処理によって、第１の絶縁膜３ａにピンホールなどがあったばあいも、ピンホールを塞げる。
【００９５】
つぎに、図２２（ｃ）に示すように、第１の酸化膜３１ａ表面上に、プラズマＣＶＤ法を用いてアモルファスシリコン膜４および第２の絶縁膜３ｂを形成する。
【００９６】
そして、図２３（ａ）に示すように、写真製版技術およびドライエッチング技術を用いて、第２の絶縁膜３ｂおよびアモルファスシリコン膜４を所望の形状に加工し、続けてリンイオンをイオン注入する。このとき、アモルファスシリコン膜４表面にｎ型アモルファスシリコン膜５が形成される。さらに、ｎ型アモルファスシリコン膜５および既に１度酸化されている第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第２の絶縁膜３ｂ表面およびｎ型アモルファスシリコン膜５表面に第２の酸化膜３１ｂを形成する。また、図示されていないが第１の酸化膜３１ａがさらに厚くなる。この処理によって、第１の絶縁膜３ａにピンホールなどがあったばあいも、ピンホールをより確実に塞げる。同時に、イオン注入によって形成されたｎ型アモルファスシリコン膜５は、アモルファスシリコン膜４と、のちに形成されるドレイン電極配線７ａおよびソース電極配線７ｂとのコンタクト膜としての役割を果たす。
【００９７】
つぎに、図２３（ｂ）に示すように、第２の酸化膜３１ｂ表面上にＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【００９８】
そののち、図２３（ｃ）に示すように、第１の酸化膜３１ａおよび第２の酸化膜３１ｂの不要な部分を除去したあと、第１の絶縁膜３ａ表面の露出した部分、ｎ型アモルファスシリコン膜５表面、第２の絶縁膜３ｂ表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、ドレイン電極配線７ａおよびソース電極配線７ｂを所望の形状に加工し、薄膜トランジスタを形成する。
【００９９】
本実施の形態は、実施の形態１と実施の形態６とを組み合わせた製造方法である。すなわち、絶縁性基板表面上にゲート電極配線および第１の絶縁膜を形成したのちに、該第１の絶縁膜の全表面にリンイオンをイオン注入し、酸化性雰囲気中での熱処理またはプラズマ処理で、第１の絶縁膜表面を酸化させ、第１の絶縁膜のピンホールを塞ぎ、続いてアモルファスシリコン膜および第２の絶縁膜を成膜したのち、第２の絶縁膜およびアモルファスシリコン膜を選択的にエッチングして、一度酸化されている第１の絶縁膜の表面の露出した部分とアモルファスシリコン膜表面の露出した部分と第２の絶縁膜にリンイオンをイオン注入し、再び酸化性雰囲気中で熱処理またはプラズマ処理して、さらに絶縁膜のピンホールを塞ぐ効果を強めた製造方法である。
【０１００】
図２４は、実施の形態８の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図２４において、図２２および図２３と同一または相当部分は同一の符号を付し、説明を省略する。図２４に示すように、第１の絶縁膜３ａにピンホール３２が形成されたばあいでも、ピンホール３２を第１の酸化膜３１ａおよび第２の酸化膜３１ｂで塞ぐことができ、第１の絶縁膜３ａの下に形成されたゲート電極配線２と、第１の絶縁膜３ａの上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、第２の酸化膜３１ｂを形成するためのリンイオンのイオン注入によって、アモルファスシリコン膜表面にｎ型アモルファスシリコン膜を同時に形成することができ、薄膜トランジスタの製造工程を簡略化できる。
【０１０１】
実施の形態９．
以下、本発明の薄膜トランジスタの製造方法の実施の形態９について説明する。図２５および図２６は、本発明の薄膜トランジスタの製造方法の実施の形態９を示す工程断面説明図である。図２５および図２６において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【０１０２】
以下、本発明の薄膜トランジスタの製造方法の実施の形態９について、図面を参照しつつ説明する。
【０１０３】
まず、図２５（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【０１０４】
つぎに、図２５（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて第１の絶縁膜３ａを成膜して、該第１の絶縁膜３ａの全表面に不純物たるリンイオンをイオン注入し、第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第１の絶縁膜３ａの表面を第１の酸化膜３１ａに変える。
【０１０５】
ついで、図２５（ｃ）に示すように、第１の酸化膜３１ａ表面上に、プラズマＣＶＤ法を用いて第２の絶縁膜３ｂを成膜して、該第２の絶縁膜３ｂの全表面に不純物たるリンイオンをイオン注入し、第２の絶縁膜３ｂに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第２の絶縁膜３ｂの表面を第２の酸化膜３１ｂに変える。
【０１０６】
そして、アモルファスシリコン膜４を成膜する。これを図２５（ｄ）に示す。
【０１０７】
そして、図２６（ａ）に示すように、写真製版技術およびドライエッチング技術を使って、アモルファスシリコン膜４を所望の形状に加工し、既に一度酸化されている第２の酸化膜３ｂ表面の露出した部分およびアモルファスシリコン膜４表面に不純物たるリンイオンをイオン注入する。このとき、アモルファスシリコン膜４表面にｎ型アモルファスシリコン膜５が形成される。さらに、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、ｎ型アモルファスシリコン膜５表面を第３の酸化膜３１ｃに変える。また、図示されていないが第２の絶縁膜３１ａがさらに厚くなる。この処理によって、第１の絶縁膜３ａおよび第２の絶縁膜３ｂにピンホールなどがあったばあいも、ピンホールを塞げる。同時に、イオン注入によって形成されたｎ型アモルファスシリコン膜５は、アモルファスシリコン膜４と、のちに形成されるドレイン電極配線７ａおよびソース電極配線７ｂとのコンタクト膜としての役割を果たす。
【０１０８】
つぎに、図２６（ｂ）に示すように、第２の酸化膜３１ｂ表面の露出した部分および第３の酸化膜３１ｃ表面上に、ＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【０１０９】
そののち、図２６（ｃ）に示すように、第２の酸化膜３１ｂおよび第３の酸化膜３１ｃの不要な部分を除去したのち、第２の酸化膜３１ｂ表面の露出した部分、ｎ型アモルファスシリコン膜５表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、所望の形状のドレイン電極配線７ａおよびソース電極配線７ｂを形成する。最後に、ｎ型アモルファスシリコン膜５およびアモルファスシリコン膜４の一部をドライエッチング技術を使って除去し、薄膜トランジスタを形成する。
【０１１０】
本実施の形態は、実施の形態２と実施の形態５とを組み合わせた製造方法である。すなわち、絶縁性基板表面上にゲート電極配線および第１の絶縁膜を形成したのちに、絶縁膜表面に不純物をイオン注入する工程と、絶縁膜表面を酸化性雰囲気中で熱処理する工程とを連続して複数回実施することで、絶縁膜のピンホールを塞ぐ効果をより確実なものにしている。そののち、アモルファスシリコン膜を成膜したのち、該アモルファスシリコン膜を選択的にエッチングして、第２の酸化膜で表面が覆われた第２の絶縁膜の表面の露出した部分とアモルファスシリコン膜表面とにリンイオンをイオン注入し、再び酸化性雰囲気中で熱処理またはプラズマ処理して第２の絶縁膜の表面の露出した部分とアモルファスシリコン膜表面とを酸化させ、これによって、さらに第１の絶縁膜および第２の絶縁膜のピンホールを塞ぐ効果を強めた製造方法である。
【０１１１】
図２７は、実施の形態９の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。図２７において、図２５および図２６と同一または相当部分は同一の符号を付し、説明を省略する。図２７に示すように、第１の絶縁膜３ａおよび第２の絶縁膜３ｂにピンホール３２が形成されたばあいでも、ピンホール３２を第１の酸化膜３１ａおよび第２の酸化膜３１ｂで塞ぐことができ、第１の絶縁膜３ａの下に形成されたゲート電極配線２と、第２の絶縁膜３ｂの上に形成されるアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、第２の酸化膜３１ｂを形成するためのリンイオンのイオン注入によって、アモルファスシリコン膜表面にｎ型アモルファスシリコン膜を同時に形成することができ、薄膜トランジスタの製造工程を簡略化できる。
【０１１２】
実施の形態１０．
以下、本発明の薄膜トランジスタの製造方法の実施の形態１０について説明する。図２８および図２９は、本発明の薄膜トランジスタの製造方法の実施の形態１０を示す工程断面説明図である。図２８および図２９において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【０１１３】
以下、本発明の薄膜トランジスタの製造方法の実施の形態１０について、図面を参照しつつ説明する。
【０１１４】
まず、図２８（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【０１１５】
つぎに、図２８（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて第１の絶縁膜３ａを成膜して、該第１の絶縁膜３ａの全表面に不純物たるリンイオンをイオン注入し、第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第１の絶縁膜３ａの表面を第１の酸化膜３１ａに変える。
【０１１６】
ついで、図２８（ｃ）に示すように、第１の酸化膜３１ａ表面上に、プラズマＣＶＤ法を用いて第２の絶縁膜３ｂを成膜して、該第２の絶縁膜３ｂの全表面に不純物たるリンイオンをイオン注入し、第２の絶縁膜３ｂに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第２の絶縁膜３ｂの表面を第２の酸化膜３１ｂに変える。
【０１１７】
つぎに、図２８（ｄ）に示すように、第２の酸化膜３１ｂ表面上に、プラズマＣＶＤ法を用いてアモルファスシリコン膜４および第３の絶縁膜３ｃを成膜する。
【０１１８】
そして、図２９（ａ）に示すように、写真製版技術およびドライエッチング技術を使って、第３の絶縁膜３ｃおよびアモルファスシリコン膜４をそれぞれ所望の形状に加工し、第２の絶縁膜３ｂ表面の露出した部分、アモルファスシリコン膜４表面の露出した部分および第３の絶縁膜３ｃ表面にリンイオンをイオン注入する。このとき、アモルファスシリコン膜４表面の露出した部分には、ｎ型アモルファスシリコン膜５が形成される。さらに、酸化性雰囲気中で熱処理またはプラズマ処理し、ｎ型アモルファスシリコン膜５表面の露出した部分および第３の絶縁膜３ｃ表面を第３の酸化膜３１ｃに変える。また、図示されていないが第２の酸化膜３１ｂがさらに厚くなる。この処理によって、第１の絶縁膜３ａおよび第２の絶縁膜３ｂにピンホールが形成されたばあいでも、ピンホールを塞ぐことができる。同時に、イオン注入によって形成されたｎ型アモルファスシリコン膜５は、アモルファスシリコン膜４と、のちに形成されるドレイン電極配線７ａおよびソース電極配線７ｂとのコンタクト膜としての役割を果たす。
【０１１９】
つぎに、図２９（ｂ）に示すように、第２の酸化膜３１ｂおよび第３の酸化膜３１ｃ表面上に、ＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【０１２０】
そののち、図２９（ｃ）に示すように、第２の酸化膜３１ｂおよび第３の酸化膜３１ｃの不要な部分を除去したのち、第２の絶縁膜３ｂ表面の露出した部分、ｎ型アモルファスシリコン膜５表面、第３の絶縁膜３ｃ表面の露出した部分および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、ドレイン電極配線７ａおよびソース電極配線７ｂを所望の形状に加工し、薄膜トランジスタを形成する。
【０１２１】
本実施の形態は、実施の形態２と実施の形態６とを組み合わせた製造方法である。すなわち、絶縁性基板表面上にゲート電極配線および第１の絶縁膜を形成したのちに、絶縁膜表面に不純物をイオン注入する工程と、絶縁膜表面を酸化性雰囲気中で熱処理する工程とを連続して複数回実施することで、絶縁膜のピンホールを塞ぐ効果をより確実なものにしている。そののち、アモルファスシリコン膜と第３の絶縁膜を成膜し、それぞれ選択的にエッチングして、露出したアモルファスシリコン膜表面にリンイオンをイオン注入し、再び酸化性雰囲気中で熱処理またはプラズマ処理して、さらに第１の絶縁膜および第２の絶縁膜のピンホールを塞ぐものであり、第１の絶縁膜の下に形成されたゲート電極配線と、第２の絶縁膜の上に形成されたアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、第３の酸化膜を形成するためのリンイオンのイオン注入によって、アモルファスシリコン膜表面にｎ型アモルファスシリコン膜を同時に形成することができ、薄膜トランジスタの製造工程を簡略化できる。
【０１２２】
実施の形態１１．
以下、本発明の薄膜トランジスタの製造方法の実施の形態１１について説明する。図３０および図３１は、本発明の薄膜トランジスタの製造方法の実施の形態１１を示す工程断面説明図である。図３０および図３１において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【０１２３】
以下、本発明の薄膜トランジスタの製造方法の実施の形態１１について、図面を参照しつつ説明する。
【０１２４】
まず、図３０（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【０１２５】
つぎに、図３０（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて第１の絶縁膜３ａを成膜して、該第１の絶縁膜３ａの全表面に不純物たるリンイオンをイオン注入し、第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第１の絶縁膜３ａの表面を第１の酸化膜３１ａに変える。
【０１２６】
続いて、図３０（ｃ）に示すように、第１の酸化膜３１ａ表面上に、プラズマＣＶＤ法を用いて第２の絶縁膜３ｂおよびアモルファスシリコン膜４を連続的に成膜する。ここで、アモルファスシリコン膜４を成膜する前に第２の絶縁膜３ｂを成膜するのは、アモルファスシリコン膜４の成膜初期の膜質を安定させ、薄膜トランジスタの特性の均一性を高めるためである。
【０１２７】
そののち、図３１（ａ）に示すように、写真製版技術およびドライエッチング技術を使って、アモルファスシリコン膜４を所望の形状に加工し、第２の絶縁膜３ｂ表面の露出した部分およびアモルファスシリコン膜４表面にリンイオンをイオン注入する。このとき、アモルファスシリコン膜４表面にｎ型アモルファスシリコン膜５が形成される。さらに、第２の絶縁膜３ｂおよびｎ型アモルファスシリコン膜５に対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第２の絶縁膜３ｂ表面の露出した部分およびｎ型アモルファスシリコン膜５表面を第２の酸化膜３１ｂに変える。この処理によって、第１の絶縁膜３ａのピンホールを塞ぐ効果が強化される。同時に、イオン注入によって形成されたｎ型アモルファスシリコン膜５は、アモルファスシリコン膜４と、のちに形成されるドレイン電極配線７ａおよびソース電極配線７ｂとのコンタクト膜としての役割を果たす。
【０１２８】
つぎに、図３１（ｂ）に示すように、第２の酸化膜３１ｂ表面上に、ＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【０１２９】
そののち、図３１（ｃ）に示すように、第２の酸化膜３１ｂの不要な部分を除去したのち、第２の絶縁膜３ｂ表面の露出した部分、ｎ型アモルファスシリコン膜５表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、所望の形状のドレイン電極配線７ａおよびソース電極配線７ｂを形成する。最後に、ｎ型アモルファスシリコン膜５およびアモルファスシリコン膜４の一部をドライエッチング技術を使って除去し、薄膜トランジスタが完成する。
【０１３０】
本実施の形態は、実施の形態３と実施の形態５とを組み合わせた製造方法である。すなわち、絶縁性基板表面上にゲート電極配線および第１の絶縁膜を形成したのちに、該第１の絶縁膜の全表面にリンイオンをイオン注入し、酸化性雰囲気中での熱処理またはプラズマ処理で、第１の絶縁膜表面を酸化させ、第１の絶縁膜のピンホールを塞ぎ、続いて第２の絶縁膜とアモルファスシリコン膜とを連続的に成膜したあと、該アモルファスシリコン膜を選択的にエッチングして、第２の絶縁膜表面の露出した部分とアモルファスシリコン膜表面とにリンイオンをイオン注入し、酸化性雰囲気中での熱処理またはプラズマ処理で、第２の絶縁膜表面を酸化させ、第１の絶縁膜および第２の絶縁膜に形成されたピンホールを塞ぐ効果をさらに強めたものである。したがって、第１の絶縁膜の下に形成されたゲート電極配線と、第２の絶縁膜の上に形成されたアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、第２の酸化膜とアモルファスシリコン膜とを連続的に成膜することで、アモルファスシリコン膜の成膜初期の膜質を安定させ、薄膜トランジスタの特性の均一性を高めることができる。さらに、第３の酸化膜を形成するためのリンイオンのイオン注入によって、アモルファスシリコン膜表面にｎ型アモルファスシリコン膜を同時に形成することができ、薄膜トランジスタの製造工程を簡略化できる。
【０１３１】
実施の形態１２．
以下、本発明の薄膜トランジスタの製造方法の実施の形態１２について説明する。図３２および図３３は、本発明の薄膜トランジスタの製造方法の実施の形態１２を示す工程断面説明図である。図３２および図３３において、図１および図２と同一または相当部分は同一の符号を付し、説明を省略する。
【０１３２】
以下、本発明の薄膜トランジスタの製造方法の実施の形態１２について、図面を参照しつつ説明する。
【０１３３】
まず、図３２（ａ）に示すように、ガラス基板など絶縁性基板１表面上にクロムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術を使って所定のレジストパターンを形成したのち、薬品などによる化学的エッチング技術を用いて金属の膜の不要な部分を除去し、所望の形状のゲート電極配線２をうる。
【０１３４】
つぎに、図３２（ｂ）に示すように、絶縁性基板１表面の露出した部分およびゲート電極配線２の表面上に、プラズマＣＶＤ法を用いて第１の絶縁膜３ａを成膜して、該第１の絶縁膜３ａの全表面に不純物たるリンイオンをイオン注入し、第１の絶縁膜３ａに対して、酸化性雰囲気中で、３００℃程度の温度で熱処理またはプラズマ処理して、第１の絶縁膜３ａの表面を第１の酸化膜３１ａに変える。
【０１３５】
ついで、図３２（ｃ）に示すように、第１の酸化膜３１ａ表面上に、プラズマＣＶＤ法を用いて第２の絶縁膜３ｂ、アモルファスシリコン膜４および第３の絶縁膜３ｃを連続的に成膜する。
【０１３６】
そして、図３３（ａ）に示すように、写真製版技術およびドライエッチング技術を使って、第３の絶縁膜３ｃおよびアモルファスシリコン膜４をそれぞれ所望の形状に加工し、第２の絶縁膜３ｂ表面の露出した部分、アモルファスシリコン膜４表面の露出した部分および第３の絶縁膜３ｃ表面にリンイオンをイオン注入する。このとき、アモルファスシリコン膜４表面の露出した部分には、ｎ型アモルファスシリコン膜５が形成される。さらに、酸化性雰囲気中で熱処理またはプラズマ処理し、第２の絶縁膜３ｂ表面の露出した部分、ｎ型アモルファスシリコン膜５表面の露出した部分および第３の絶縁膜３ｃ表面を第２の酸化膜３１ｂに変える。この処理によって、第１の絶縁膜３ａおよび第２の絶縁膜３ｂのピンホールを塞ぐ効果が強化される。同時に、イオン注入によって形成されたｎ型アモルファスシリコン膜５は、アモルファスシリコン膜４と、のちに形成されるドレイン電極配線７ａおよびソース電極配線７ｂとのコンタクト膜としての役割を果たす。
【０１３７】
つぎに、図３３（ｂ）に示すように、第２の酸化膜３１ｂ表面上に、ＩＴＯなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および薬品などによる化学的エッチング技術を用いて、所望の形状の透明電極６をうる。
【０１３８】
そののち、図３３（ｃ）に示すように、第２の酸化膜３１ｂの不要な部分を除去したのち、第２の絶縁膜３ｂ表面の露出した部分、ｎ型アモルファスシリコン膜５表面の露出した部分、第３の絶縁膜３ｃ表面および透明電極６表面上に、アルミニウムなど金属の膜をスパッタリング法を用いて成膜し、写真製版技術および化学的エッチング技術を用いて、金属の膜の不要な部分を除去し、ドレイン電極配線７ａおよびソース電極配線７ｂを所望の形状に加工し、薄膜トランジスタが完成する。
【０１３９】
本実施の形態は、実施の形態３と実施の形態６とを組み合わせた製造方法である。すなわち、絶縁性基板表面上にゲート電極配線および第１の絶縁膜を形成したのちに、該第１の絶縁膜の全表面にリンイオンをイオン注入し、酸化物雰囲気中での熱処理またはプラズマ処理で、第１の絶縁膜表面を酸化させ、第１の絶縁膜のピンホールを塞ぎ、続いて第２の絶縁膜とアモルファスシリコン膜と第３の絶縁膜とを連続的に成膜したあと、該第３の絶縁膜とアモルファスシリコン膜とを選択的にそれぞれエッチングして、第２の絶縁膜表面の露出した部分、アモルファスシリコン膜の露出した部分および第３の絶縁膜表面にリンイオンをイオン注入し、再び酸化性雰囲気中で熱処理またはプラズマ処理し、第２の絶縁膜表面の露出した部分、アモルファスシリコン膜の露出した部分および第３の絶縁膜表面を酸化させ、第１の絶縁膜および第２の絶縁膜のピンホールを塞ぐ効果をさらに強めたものである。したがって、第１の絶縁膜の下に形成されたゲート電極配線と、第２の絶縁膜の上に形成されたアモルファスシリコン膜またはＩＴＯなどからなる透明電極との電気的短絡が防止できる。また、第２の酸化膜とアモルファスシリコン膜と第３の絶縁膜とを連続的に成膜することで、アモルファスシリコン膜の成膜初期の膜質を安定させ、薄膜トランジスタの特性の均一性を高めることができる。さらに、第２の酸化膜を形成するためのリンイオンのイオン注入によって、アモルファスシリコン膜表面にｎ型アモルファスシリコン膜を同時に形成することができ、薄膜トランジスタの製造工程を簡略化できる。
【０１４０】
なお、前述の実施の形態１〜１２において、前記不純物のイオン注入が、質量分析手段を使わないイオン注入法、たとえばイオンドーピング法またはプラズマドーピング法を用いて行われることが、大形絶縁性基板を処理する際の、全表面に対するイオン注入量の均一化、処理能力の向上、イオン注入装置の小型化および基板の帯電防止の点で好ましい。また、前記酸化性雰囲気を加湿することが、酸化膜の厚膜化および処理時間の短縮の点で好ましい。また、不純物としてリンイオンの代わりにリン元素含有イオンを用いたばあいも、同様の効果がえられる。
【０１４１】
また、実施の形態６、８、１０および１２においては、実施の形態１の製造方法において最後に行われる、ｎ型アモルファスシリコン膜およびアモルファスシリコン膜の一部をドライエッチング技術を使って除去する工程を実施せず、ドレイン電極配線およびソース電極配線を形成する前に、アモルファスシリコン膜表面上に形成した絶縁膜の一部を残し、該絶縁膜によりアモルファスシリコン膜表面の変質などによる薄膜トランジスタの劣化防止を行っている。
【０１４２】
【発明の効果】
本発明の薄膜トランジスタの製造方法では、絶縁膜にピンホールが形成されることにより生じる欠陥を低減でき、また、薄膜トランジスタの電気的特性を均一にできるので、製造歩留りが高く特性の均一な薄膜トランジスタがえられる効果がある。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの製造方法の実施の形態１を示す工程断面説明図である。
【図２】本発明の薄膜トランジスタの製造方法の実施の形態１を示す工程断面説明図である。
【図３】図１および図２の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図４】本発明の薄膜トランジスタの製造方法の実施の形態２を示す工程断面説明図である。
【図５】本発明の薄膜トランジスタの製造方法の実施の形態２を示す工程断面説明図である。
【図６】図４および図５の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図７】本発明の薄膜トランジスタの製造方法の実施の形態３を示す工程断面説明図である。
【図８】本発明の薄膜トランジスタの製造方法の実施の形態３を示す工程断面説明図である。
【図９】図７および図８の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図１０】本発明の薄膜トランジスタの製造方法の実施の形態４を示す工程断面説明図である。
【図１１】本発明の薄膜トランジスタの製造方法の実施の形態４を示す工程断面説明図である。
【図１２】図１０および図１１の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図１３】本発明の薄膜トランジスタの製造方法の実施の形態５を示す工程断面説明図である。
【図１４】本発明の薄膜トランジスタの製造方法の実施の形態５を示す工程断面説明図である。
【図１５】図１３および図１４の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図１６】本発明の薄膜トランジスタの製造方法の実施の形態６を示す工程断面説明図である。
【図１７】本発明の薄膜トランジスタの製造方法の実施の形態６を示す工程断面説明図である。
【図１８】図１６よび図１７の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図１９】本発明の薄膜トランジスタの製造方法の実施の形態７を示す工程断面説明図である。
【図２０】本発明の薄膜トランジスタの製造方法の実施の形態７を示す工程断面説明図である。
【図２１】図１９および図２０の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図２２】本発明の薄膜トランジスタの製造方法の実施の形態８を示す工程断面説明図である。
【図２３】本発明の薄膜トランジスタの製造方法の実施の形態８を示す工程断面説明図である。
【図２４】図２２および図２３の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図２５】本発明の薄膜トランジスタの製造方法の実施の形態９を示す工程断面説明図である。
【図２６】本発明の薄膜トランジスタの製造方法の実施の形態９を示す工程断面説明図である。
【図２７】図２５および図２６の薄膜トランジスタの製造方法において形成されたピンホールを示す断面説明図である。
【図２８】本発明の薄膜トランジスタの製造方法の実施の形態１０を示す工程断面説明図である。
【図２９】本発明の薄膜トランジスタの製造方法の実施の形態１０を示す工程断面説明図である。
【図３０】本発明の薄膜トランジスタの製造方法の実施の形態１１を示す工程断面説明図である。
【図３１】本発明の薄膜トランジスタの製造方法の実施の形態１１を示す工程断面説明図である。
【図３２】本発明の薄膜トランジスタの製造方法の実施の形態１２を示す工程断面説明図である。
【図３３】本発明の薄膜トランジスタの製造方法の実施の形態１２を示す工程断面説明図である。
【図３４】従来の薄膜トランジスタの製造方法の一例を示す工程断面説明図である。
【図３５】図３４の薄膜トランジスタの製造方法において形成されたピンホールを示す工程断面説明図である。
【符号の説明】
１ 絶縁性基板
２ ゲート電極配線
３ 絶縁膜
４ アモルファスシリコン膜
５ ｎ型アモルファスシリコン膜
６ 透明電極
７ａ ドレイン電極配線
７ｂ ソース電極配線
３１ 酸化膜
３２ ピンホール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a thin film transistor for a liquid crystal display (LCD).
[0002]
[Prior art]
A conventional LCD thin film transistor includes a gate electrode wiring formed at a desired position on an insulating substrate surface, an insulating film formed on the insulating substrate surface and the gate electrode wiring surface, and an insulating film formed on the insulating film surface. An amorphous silicon film formed at a desired position, an n-type amorphous silicon film formed on the surface of the amorphous silicon film, and a desired position on the surface of the n-type amorphous silicon film and the insulating film It consists of a drain electrode wiring and a source electrode wiring formed at a desired position on the surface of the n-type amorphous silicon film and the surface of the insulating film while avoiding the drain electrode wiring. The drain electrode wiring is electrically connected to the pixel electrode of the LCD.
[0003]
An electrical signal is input to the gate electrode wiring and the source electrode wiring of the thin film transistor, and only when the electrical signal input to the gate electrode wiring has a predetermined voltage, the amorphous silicon film, the n-type amorphous silicon film, and An electrical signal input to the source electrode wiring is input to the pixel electrode of the LCD through the drain electrode wiring.
[0004]
FIG. 34 is a process cross-sectional explanatory view showing an example of a conventional method for manufacturing a thin film transistor for LCD. In FIG. 34, 1 is an insulating substrate such as glass, 2 is a gate electrode wiring made of chromium or the like, 3 is an insulating film made of a silicon nitride film or the like, 4 is an amorphous silicon film, and 5 is ion-implanted with impurities such as phosphorus ions. An n-type amorphous silicon film, 6 is a transparent electrode such as ITO as a pixel electrode of the LCD, 7a is a drain electrode wiring made of aluminum or the like, and 7b is a source electrode wiring made of aluminum or the like.
[0005]
Hereinafter, a conventional method for manufacturing an LCD thin film transistor will be described with reference to the drawings.
[0006]
First, as shown in FIG. 34 (a), a metal film such as chromium is formed on the surface of the insulating substrate 1 using a sputtering method, and a predetermined resist pattern is formed using a photoengraving technique. A gate electrode wiring 2 having a desired shape is obtained by removing unnecessary portions of the metal film using a chemical etching technique.
[0007]
Subsequently, as shown in FIG. 34B, the insulating film 3, the amorphous silicon film 4 and the n-type amorphous film are formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by plasma CVD. A silicon film 5 is formed.
[0008]
Then, the amorphous silicon film 4 and the n-type amorphous silicon film 5 are processed into a desired pattern using a photoengraving technique and a dry etching technique, and a metal film such as ITO is further formed on the surface of the insulating film 3 by a sputtering method. Then, a transparent electrode 6 having a desired shape is obtained by using a photoengraving technique and a chemical etching technique. This is shown in FIG.
[0009]
Thereafter, as shown in FIG. 34 (d), a metal film such as aluminum is formed on the exposed portion of the surface of the insulating film 3, the surface of the n-type amorphous silicon film 5 and the surface of the transparent electrode 6 by sputtering. Then, unnecessary portions of the metal film are removed using a photoengraving technique and a chemical etching technique to obtain drain electrode wiring 7a and source electrode wiring 7b having desired shapes. Finally, in order to prevent an electrical short circuit between the drain electrode wiring 7a and the source electrode wiring 7b in the normal state of the thin film transistor, a part of the n-type amorphous silicon film 5 and the amorphous silicon film 4 is dry-etched. Removal is performed to form a thin film transistor.
[0010]
The photoengraving technique includes application of a photosensitive resist solution and exposure through a mask having a desired pattern.
[0011]
[Problems to be solved by the invention]
FIG. 35 is an explanatory cross-sectional view showing pinholes formed in a conventional method of manufacturing a thin film transistor. In FIG. 35, the same or corresponding parts as those in FIG. In the manufacturing process of the thin film transistor, the pinhole 32 as shown in FIG. 35A is often formed in the insulating film 3. The pinhole 32 is formed due to foreign matter adhering to the surface of the film existing under the insulating film 3 or abnormalities in the film forming rate or etching rate of the insulating film 3. In the conventional thin film transistor manufacturing method, when the pinhole 32 is formed, the gate electrode wiring 2 and the amorphous silicon film 4 or the transparent electrode 6 are short-circuited as shown in FIG. There is a problem that a defect occurs in the display.
[0012]
The present invention has been made to solve the above-described problems, and provides a method for manufacturing a thin film transistor for an LCD with a high yield by eliminating pinholes formed in an insulating film.
[0013]
[Means for Solving the Problems]
The method of manufacturing a thin film transistor of the present invention includes a step of forming an insulating film on an insulating substrate, and a surface of the insulating film. Phosphorus ion And the step of heat-treating or plasma-treating the surface of the insulating film in an oxidizing atmosphere to change the surface of the insulating film into an oxide film (hereinafter simply referred to as “oxide film”), It closes the pinhole.
[0014]
The method of manufacturing a thin film transistor of the present invention includes a step of forming an insulating film on an insulating substrate, and a surface of the insulating film. Phosphorus ion The step of ion-implanting and the step of heat-treating or plasma-treating the surface of the insulating film in an oxidizing atmosphere are repeated a plurality of times to change the surface of the insulating film into an oxide film and block the pinhole. is there.
[0015]
The thin film transistor manufacturing method of the present invention includes a step of forming a first insulating film on an insulating substrate, and a surface of the first insulating film. Phosphorus ion Ion implantation, heat treatment or plasma treatment of the surface of the first insulating film in an oxidizing atmosphere, a second insulating film, an amorphous silicon film, and an n-type amorphous film on the surface of the first insulating film. Including the step of continuously forming the silicon film, the surface of the insulating film is changed to an oxide film and the pinhole is blocked.
[0016]
The thin film transistor manufacturing method of the present invention includes a step of forming a first insulating film on an insulating substrate, and a surface of the first insulating film. Phosphorus ion Ion implantation, heat treatment or plasma treatment of the surface of the first insulating film in an oxidizing atmosphere, a second insulating film, an amorphous silicon film, and a third on the surface of the first insulating film Including the step of continuously forming the insulating film, the surface of the insulating film is changed to an oxide film and the pinhole is blocked.
[0017]
The method for manufacturing a thin film transistor of the present invention includes a step of forming an insulating film on an insulating substrate, a step of forming an amorphous silicon film on the surface of the insulating film, and a step of selectively etching the amorphous silicon film. And on the surface of the insulating film and the surface of the amorphous silicon film Phosphorus ion And a step of heat-treating or plasma-treating the surface of the insulating film and the surface of the amorphous silicon film in an oxidizing atmosphere to change the surface of the insulating film into an oxide film and block the pinhole It is.
[0018]
The thin film transistor manufacturing method of the present invention includes a step of forming a first insulating film on an insulating substrate, a step of forming an amorphous silicon film on the surface of the first insulating film, and a surface of the amorphous silicon film. A step of forming a second insulating film thereon, a step of selectively etching the second insulating film, a step of selectively etching the amorphous silicon film, a surface of the first insulating film, On the surface of the amorphous silicon film and the surface of the second insulating film Phosphorus ion An ion implantation step, and a heat treatment or plasma treatment of the surface of the first insulating film, the surface of the amorphous silicon film, and the surface of the second insulating film in an oxidizing atmosphere. Instead of an oxide film, the pinhole is blocked.
[0020]
Said Phosphorus ion Preferably, the ion implantation is performed using an ion implantation method that does not use mass spectrometry.
[0021]
It is preferable to humidify the oxidizing atmosphere.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment of a method for producing a thin film transistor of the present invention will be described with reference to the drawings.
[0023]
Embodiment 1 FIG.
The first embodiment of the method for manufacturing a thin film transistor of the present invention will be described below. 1 and 2 are process cross-sectional explanatory views showing Embodiment 1 of the method for manufacturing a thin film transistor of the present invention. 1 and 2, reference numeral 1 denotes an insulating substrate such as a glass substrate, 2 denotes a gate electrode wiring made of chromium or the like, 3 denotes an insulating film made of a silicon nitride film or the like, 4 denotes an amorphous silicon film, and 5 denotes an impurity such as phosphorus. The added n-type amorphous silicon film, 6 is a transparent electrode made of ITO or the like as a pixel electrode of the LCD, 7a is a drain electrode wiring made of aluminum or the like, and 7b is a source electrode wiring made of aluminum or the like.
[0024]
Hereinafter, a first embodiment of a method for manufacturing a thin film transistor of the present invention will be described with reference to the drawings.
[0025]
First, as shown in FIG. 1A, a metal film such as chromium is formed on the surface of the insulating substrate 1 by using a sputtering method, and a predetermined resist pattern is formed by using a photoengraving technique. A gate electrode wiring 2 having a desired shape is obtained by removing unnecessary portions of the metal film using a chemical etching technique.
[0026]
Next, as shown in FIG. 1B, an insulating film 3 is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Phosphorus ions as impurities are ion-implanted into the entire surface of No. 3 and the insulating film 3 is heat-treated or plasma-treated in an oxidizing atmosphere at a temperature of about 300 ° C. . In the figure, the direction indicated by “A” is phosphorus ion (P + ) Indicates the direction of ion implantation.
[0027]
Then, an amorphous silicon film 4 and an n-type amorphous silicon film 5 are formed. This is shown in FIG.
[0028]
Subsequently, as shown in FIG. 2A, the amorphous silicon film 4 and the n-type amorphous silicon film 5 are processed into a desired shape by using a photoengraving technique and a dry etching technique, and further on the surface of the oxide film 31. A film of a metal such as ITO is formed using a sputtering method, and a transparent electrode 6 having a desired shape is obtained using a photolithography technique and a chemical etching technique using chemicals.
[0029]
After that, as shown in FIG. 2B, a metal film such as aluminum is formed on the exposed portion of the oxide film 31 surface, the n-type amorphous silicon film 5 surface, and the transparent electrode 6 surface by sputtering. Then, unnecessary portions of the metal film are removed using a photoengraving technique and a chemical etching technique to obtain drain electrode wiring 7a and source electrode wiring 7b having desired shapes. Finally, the n-type amorphous silicon film 5 and a part of the amorphous silicon film 4 are removed using a dry etching technique to form a thin film transistor.
[0030]
In this embodiment, after the insulating film is formed, phosphorus ions are ion-implanted into the entire surface of the insulating film to cause physical damage to the surface of the insulating film, thereby performing a subsequent heat treatment in an oxidizing atmosphere or In the plasma treatment, there is an effect that the surface of the insulating film is easily oxidized. In addition, it is known that when phosphorus ions are ion-implanted into an insulating film made of a silicon nitride film, the oxidation rate of the insulating film in an oxidizing atmosphere increases (30th Spring Preparatory Papers, 1983, Tsukamoto, Osaki). , Harada, 7a-p-6, p. 569), forming an oxide film at a low temperature and in a short time in heat treatment or plasma treatment in an oxidizing atmosphere by combining with physical damage caused by ion implantation of phosphorus ions. It is possible to obtain an effect that a thick oxide film can be formed.
[0031]
FIG. 3 is a cross-sectional explanatory view showing pinholes formed in the thin film transistor manufacturing method of the first embodiment. 3, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted. Due to the above-described effect, as shown in FIG. 3, even when the pinhole 32 is formed in the insulating film 3, the pinhole 32 can be closed with the oxide film 31, and the gate formed under the insulating film 3. An electrical short circuit between the electrode wiring 2 and the transparent electrode made of an amorphous silicon film or ITO formed on the insulating film 3 can be prevented.
[0032]
Embodiment 2. FIG.
Embodiment 2 of the method for manufacturing a thin film transistor of the present invention will be described below. 4 and 5 are process cross-sectional explanatory views showing Embodiment 2 of the thin film transistor manufacturing method of the present invention. 4 and 5, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and the description thereof is omitted.
[0033]
The second embodiment of the method for manufacturing a thin film transistor of the present invention will be described below with reference to the drawings.
[0034]
First, as shown in FIG. 4A, a metal film such as chromium was formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern was formed by using a photolithography technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0035]
Next, as shown in FIG. 4B, a first insulating film 3a is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Phosphorus ions, which are impurities, are ion-implanted into the entire surface of the first insulating film 3a, and the first insulating film 3a is subjected to heat treatment or plasma treatment at a temperature of about 300 ° C. in an oxidizing atmosphere. The surface of the insulating film 3a is changed to the first oxide film 31a.
[0036]
Next, as shown in FIG. 4C, a second insulating film 3b is formed on the surface of the first oxide film 31a using a plasma CVD method, and the entire surface of the second insulating film 3b is formed. Phosphorus ions, which are impurities, are ion-implanted, and the second insulating film 3b is heat-treated or plasma-treated in an oxidizing atmosphere at a temperature of about 300 ° C., and the surface of the second insulating film 3b is subjected to the second process. Change to oxide film 31b.
[0037]
Then, an amorphous silicon film 4 and an n-type amorphous silicon film 5 are formed. This is shown in FIG.
[0038]
Subsequently, as shown in FIG. 5B, the amorphous silicon film 4 and the n-type amorphous silicon film 5 are processed into a desired shape by using a photoengraving technique and a dry etching technique, and the second oxide film is further formed. A film of a metal such as ITO is formed on the surface of 31b using a sputtering method, and a transparent electrode 6 having a desired shape is obtained using a photolithography technique and a chemical etching technique using chemicals.
[0039]
After that, as shown in FIG. 5C, a metal film such as aluminum is sputtered onto the exposed portion of the surface of the second oxide film 31b, the surface of the n-type amorphous silicon film 5 and the surface of the transparent electrode 6. Then, unnecessary portions of the metal film are removed using a photoengraving technique and a chemical etching technique to obtain drain electrode wiring 7a and source electrode wiring 7b having desired shapes. Finally, the n-type amorphous silicon film 5 and a part of the amorphous silicon film 4 are removed using a dry etching technique to form a thin film transistor.
[0040]
In this embodiment, the step of forming the insulating film, the step of ion-implanting phosphorus ions over the entire surface of the insulating film, and the heat treatment or oxidizing the insulating film in an oxidizing atmosphere as shown in the first embodiment. The effect of being able to close the pinhole formed in the insulating film made of the silicon nitride film is made more reliable by performing the plasma treatment step a plurality of times. FIG. 6 is a cross-sectional explanatory view showing pinholes formed in the method of manufacturing the thin film transistor of the second embodiment. In FIG. 6, the same or corresponding parts as those in FIGS. Due to the above-described effect, as shown in FIG. 6, even when the pinhole 32 is formed in the first insulating film 3a and the second insulating film 3b, the pinhole 32 is replaced with the first oxide film 31a and the second oxide film 31a. The gate electrode wiring 2 formed under the first insulating film 3a and the transparent electrode made of an amorphous silicon film or ITO formed over the second insulating film 3b An electrical short circuit with can be prevented.
[0041]
Embodiment 3 FIG.
The third embodiment of the method for manufacturing a thin film transistor of the present invention will be described below. 7 and 8 are process cross-sectional explanatory views showing Embodiment 3 of the method for manufacturing a thin film transistor of the present invention. 7 and 8, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.
[0042]
The third embodiment of the method for manufacturing a thin film transistor of the present invention will be described below with reference to the drawings.
[0043]
First, as shown in FIG. 7A, a metal film such as chromium is formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern is formed by using a photolithography technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0044]
Next, as shown in FIG. 7B, a first insulating film 3a is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Phosphorus ions, which are impurities, are ion-implanted into the entire surface of the first insulating film 3a, and the first insulating film 3a is subjected to heat treatment or plasma treatment at a temperature of about 300 ° C. in an oxidizing atmosphere. The surface of the insulating film 3 a is changed to the oxide film 31.
[0045]
Subsequently, as shown in FIG. 7C, the second insulating film 3b, the amorphous silicon film 4 and the n-type amorphous silicon film 5 are continuously formed on the surface of the oxide film 31 by using the plasma CVD method. To do.
[0046]
Here, the reason why the second insulating film 3b is formed before forming the amorphous silicon film 4 is to stabilize the film quality at the initial stage of the formation of the amorphous silicon film 4 and to improve the uniformity of the characteristics of the thin film transistor. is there.
[0047]
Thereafter, the amorphous silicon film 4 and the n-type amorphous silicon film 5 are processed into a desired shape by using a photoengraving technique and a dry etching technique, and a metal film such as ITO is formed on the surface of the second insulating film 3b. A film is formed using a sputtering method, and a transparent electrode 6 having a desired shape is obtained using a photolithography technique and a chemical etching technique using chemicals. This is shown in FIG.
[0048]
Then, as shown in FIG. 8B, a metal film such as aluminum is formed on the exposed portion of the surface of the second insulating film 3b, the surface of the n-type amorphous silicon film 5 and the surface of the transparent electrode 6 by a sputtering method. Film formation is performed, and unnecessary portions of the metal film are removed using a photoengraving technique and a chemical etching technique to obtain drain electrode wiring 7a and source electrode wiring 7b having desired shapes. Finally, the n-type amorphous silicon film 5 and a part of the amorphous silicon film 4 are removed using a dry etching technique to form a thin film transistor.
[0049]
In the present embodiment, after the first insulating film is formed, phosphorus ions are ion-implanted into the entire surface of the first insulating film to physically damage the surface of the first insulating film. The effect of increasing the surface oxidation rate promotes the oxidation of the surface of the first insulating film in the subsequent heat treatment or plasma treatment in an oxidizing atmosphere, thereby pinholes in the first insulating film 3a. Can be blocked.
[0050]
FIG. 9 is a cross-sectional explanatory view showing pinholes formed in the method of manufacturing the thin film transistor of the third embodiment. 9, the same or corresponding parts as those in FIGS. 7 and 8 are denoted by the same reference numerals, and the description thereof is omitted. With the above-described effect, as shown in FIG. 9, even when the pinhole 32 is formed in the first insulating film 3a, the pinhole 32 can be closed with the oxide film 31, and the first insulating film 3a. It is possible to prevent an electrical short circuit between the gate electrode wiring 2 formed below and the transparent electrode made of amorphous silicon film or ITO formed on the first insulating film 3a. Further, the second insulating film, the amorphous silicon film, and the n-type amorphous silicon film are continuously formed on the surface of the oxide film 31 to stabilize the film quality of the amorphous silicon film 4 at the initial stage of film formation, and the characteristics of the thin film transistor Can improve the uniformity.
[0051]
Embodiment 4 FIG.
Embodiment 4 of the method for manufacturing a thin film transistor of the present invention will be described below. 10 and 11 are process cross-sectional explanatory views showing Embodiment 4 of the method for manufacturing a thin film transistor of the present invention. 10 and 11, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.
[0052]
Hereinafter, a fourth embodiment of the method for manufacturing a thin film transistor of the present invention will be described with reference to the drawings.
[0053]
First, as shown in FIG. 10A, a metal film such as chromium is formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern is formed by using a photoengraving technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0054]
Next, as shown in FIG. 10B, a first insulating film 3a is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Phosphorus ions, which are impurities, are ion-implanted into the entire surface of the first insulating film 3a, and the first insulating film 3a is subjected to heat treatment or plasma treatment at a temperature of about 300 ° C. in an oxidizing atmosphere. The surface of the insulating film 3 a is changed to the oxide film 31.
[0055]
Subsequently, as shown in FIG. 10C, a third insulating film 3c made of the second insulating film 3b, the amorphous silicon film 4 and the silicon nitride film is formed on the surface of the oxide film 31 by using a plasma CVD method. Film is continuously formed.
[0056]
Here, the reason why the second insulating film 3b is formed before forming the amorphous silicon film 4 is to stabilize the film quality at the initial stage of the formation of the amorphous silicon film 4 and to improve the uniformity of the characteristics of the thin film transistor. is there.
[0057]
Next, as shown in FIG. 11A, the third insulating film 3c and the amorphous silicon film 4 are processed into a desired shape by using a photoengraving technique and a dry etching technique.
[0058]
After that, as shown in FIG. 11B, a metal film such as ITO is formed on the exposed portion of the surface of the second insulating film 3b, the exposed portion of the surface of the amorphous silicon film 4, and the surface of the third insulating film 3c. Is formed using a sputtering method, and a transparent electrode 6 having a desired shape is obtained using a photoengraving technique and a chemical etching technique using chemicals.
[0059]
Then, as shown in FIG. 11C, after the n-type amorphous silicon film 5 is formed, a metal film such as aluminum is formed by a sputtering method, and the photolithography technique, the chemical etching technique, and the dry etching technique are performed. Is used to remove unnecessary portions of the metal film and the n-type amorphous silicon film 5, and the drain electrode wiring 7a, the source electrode wiring 7b, and the n-type amorphous silicon film 5 are processed into desired shapes to form thin film transistors. .
[0060]
In the present embodiment, after the first insulating film is formed, phosphorus ions are ion-implanted into the entire surface of the first insulating film to physically damage the surface of the first insulating film. The effect of increasing the surface oxidation rate promotes the oxidation of the surface of the first insulating film in the subsequent heat treatment or plasma treatment in an oxidizing atmosphere, thereby pinholes in the first insulating film 3a. Can be blocked.
[0061]
FIG. 12 is a cross-sectional explanatory view showing pinholes formed in the thin film transistor manufacturing method of the fourth embodiment. 12, the same or corresponding parts as those in FIGS. 10 and 11 are denoted by the same reference numerals, and the description thereof is omitted. Due to the above-described effect, as shown in FIG. 12, even when the pinhole 32 is formed in the second insulating film 3b, the pinhole 32 can be closed with the oxide film 31, and the first insulating film 3a It is possible to prevent an electrical short circuit between the gate electrode wiring 2 formed below and the transparent electrode made of an amorphous silicon film or ITO formed on the first insulating film 3a. In addition, by continuously forming the second insulating film, the amorphous silicon film, and the third insulating film on the surface of the oxide film 31, the initial film quality of the amorphous silicon film is stabilized, and the characteristics of the thin film transistor are improved. Uniformity can be improved.
[0062]
Embodiment 5 FIG.
Embodiment 5 of the method for manufacturing a thin film transistor of the present invention will be described below. 13 and 14 are process cross-sectional explanatory views showing Embodiment 5 of the method for manufacturing a thin film transistor of the present invention. In FIG. 13 and FIG. 14, the same or equivalent parts as in FIG. 1 and FIG.
[0063]
Hereinafter, a fifth embodiment of the method for manufacturing a thin film transistor of the present invention will be described with reference to the drawings.
[0064]
First, as shown in FIG. 13A, a metal film such as chromium was formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern was formed by using a photolithography technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0065]
Next, as shown in FIG. 13B, an insulating film 3 and an amorphous silicon film 4 are formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by plasma CVD. .
[0066]
Then, as shown in FIG. 13C, the amorphous silicon film 4 is processed into a desired shape by using the photoengraving technique and the dry etching technique, and the exposed portion of the surface of the insulating film 3 and the surface of the amorphous silicon film 4 are formed. Impurity phosphorus ions are implanted. At this time, an n-type amorphous silicon film 5 is formed on the surface of the amorphous silicon film 4. Further, the insulating film 3 and the n-type amorphous silicon film 5 are heat-treated or plasma-treated in an oxidizing atmosphere at a temperature of about 300 ° C. to expose the exposed portion of the surface of the insulating film 3 and the n-type amorphous silicon film 5. The surface is changed to the oxide film 31. By this treatment, even if there is a pinhole or the like in the insulating film 3, the pinhole is closed. At the same time, the n-type amorphous silicon film 5 formed by ion implantation serves as a contact film between the amorphous silicon film 4 and the drain electrode wiring 7a and source electrode wiring 7b to be formed later.
[0067]
Next, as shown in FIG. 14 (a), a metal film such as ITO is formed on the surface of the oxide film 31 by using a sputtering method, and using a photolithography technique and a chemical etching technique using chemicals, A transparent electrode 6 having a desired shape is obtained.
[0068]
After that, as shown in FIG. 14B, after unnecessary portions of the oxide film 31 are removed, the exposed portions of the surface of the insulating film 3, the surface of the n-type amorphous silicon film 5 and the surface of the transparent electrode 6 are covered with aluminum. A metal film is formed using a sputtering method, unnecessary portions of the metal film are removed using a photoengraving technique and a chemical etching technique, and a drain electrode wiring 7a and a source electrode wiring 7b having desired shapes are removed. Form. Finally, the n-type amorphous silicon film 5 and a part of the amorphous silicon film 4 are removed using a dry etching technique to form a thin film transistor.
[0069]
In the present embodiment, after the gate wiring electrode 2, the insulating film 3, and the amorphous silicon film 4 are formed on the insulating substrate, the amorphous silicon film 4 is selectively etched to expose the surface of the insulating film 3. Phosphorus ions are ion-implanted into the surface and the surface of the amorphous silicon film 4, and heat treatment or plasma treatment is performed in an oxidizing atmosphere. Can be closed.
[0070]
FIG. 15 is a cross-sectional explanatory view showing pinholes formed in the method of manufacturing the thin film transistor of the fifth embodiment. 15, the same or corresponding parts as those in FIGS. 13 and 14 are denoted by the same reference numerals, and the description thereof is omitted. As shown in FIG. 15, even when the pinhole 32 is formed in the insulating film 3, the pinhole 32 can be closed with the oxide film 31, and the gate electrode wiring 2 formed under the insulating film 3; An electrical short circuit with the transparent electrode made of an amorphous silicon film or ITO formed on the insulating film 3 can be prevented. Further, an n-type amorphous silicon film can be formed on the surface of the amorphous silicon film by ion implantation of phosphorus ions for forming the oxide film 31, and the manufacturing process of the thin film transistor can be simplified.
[0071]
Embodiment 6 FIG.
Embodiment 6 of the method for manufacturing a thin film transistor of the present invention will be described below. 16 and 17 are process cross-sectional explanatory views showing Embodiment 6 of the thin film transistor manufacturing method of the present invention. 16 and FIG. 17, the same or equivalent parts as those in FIG. 1 and FIG.
[0072]
Hereinafter, a sixth embodiment of the method for manufacturing a thin film transistor of the present invention will be described with reference to the drawings.
[0073]
First, as shown in FIG. 16A, a metal film such as chromium is formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern is formed by using a photoengraving technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0074]
Next, as shown in FIG. 16B, on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2, the first insulating film 3a, the amorphous silicon film 4 and the A second insulating film 3b is formed.
[0075]
Then, as shown in FIG. 16C, the second insulating film 3b and the amorphous silicon film 4 are processed into desired shapes by using the photoengraving technique and the dry etching technique, respectively, and the surface of the first insulating film 3a Phosphorus ions are implanted into the exposed portion, the exposed portion of the surface of the amorphous silicon film 4 and the surface of the second insulating film 3b. At this time, an n-type amorphous silicon film 5 is formed on the exposed portion of the surface of the amorphous silicon film 4. Further, the exposed portion of the surface of the first insulating film 3a, the exposed portion of the surface of the n-type amorphous silicon film 5, and the surface of the second insulating film 3b are changed to the oxide film 31 by heat treatment or plasma treatment in an oxidizing atmosphere. . With this process, even when a pinhole is formed in the first insulating film 3a, the pinhole can be closed. At the same time, the n-type amorphous silicon film 5 formed by ion implantation serves as a contact film between the amorphous silicon film 4 and the drain electrode wiring 7a and source electrode wiring 7b to be formed later.
[0076]
Next, as shown in FIG. 17 (a), a metal film such as ITO is formed on the surface of the oxide film 31 by using a sputtering method, and using a photolithography technique and a chemical etching technique using chemicals, A transparent electrode 6 having a desired shape is obtained.
[0077]
Thereafter, as shown in FIG. 17B, after unnecessary portions of the oxide film 31 are removed, the exposed portion of the surface of the first insulating film 3a, the surface of the n-type amorphous silicon film 5, the second insulating film A film of a metal such as aluminum is formed on the exposed portion of the surface 3b and the surface of the transparent electrode 6 using a sputtering method, and unnecessary portions of the metal film are removed using a photoengraving technique and a chemical etching technique. Then, the drain electrode wiring 7a and the source electrode wiring 7b are processed into a desired shape to form a thin film transistor.
[0078]
In the step of forming the n-type amorphous silicon film 5 by implanting phosphorus ions on the surface of the amorphous silicon film 4, the phosphorus ions are usually also in the direction parallel to the surface of the amorphous silicon film 4 in the amorphous silicon film 4. Because of the scattering, the n-type amorphous silicon film 5 is also formed below the end of the second insulating film 3b.
[0079]
In the present embodiment, after the gate wiring electrode 2, the first insulating film 3a, the amorphous silicon film 4, and the second insulating film 3b are formed on the insulating substrate, the second insulating film 3b and the amorphous film are formed. The silicon film 4 is selectively etched, so that phosphorus ions are exposed to the exposed part of the surface of the first insulating film 3a, the exposed part of the surface of the amorphous silicon film 4 and the exposed part of the surface of the second insulating film 3b. The pin holes formed in the first insulating film 3a can be closed with the oxide film 31 formed on the surface of the first insulating film 3a by ion implantation and heat treatment or plasma processing in an oxidizing atmosphere.
[0080]
FIG. 18 is an explanatory cross-sectional view showing pinholes formed in the method for manufacturing the thin film transistor of the sixth embodiment. 18, the same or corresponding parts as those in FIGS. 16 and 17 are denoted by the same reference numerals, and description thereof is omitted. As shown in FIG. 18, even when the pinhole 32 is formed in the first insulating film 3a, the pinhole 32 can be closed with the oxide film 31, and is formed under the first insulating film 3a. An electrical short circuit between the gate electrode wiring 2 and the transparent electrode made of an amorphous silicon film or ITO formed on the first insulating film 3a can be prevented. Further, an n-type amorphous silicon film can be formed on the surface of the amorphous silicon film by ion implantation of phosphorus ions for forming the oxide film 31, and the manufacturing process of the thin film transistor can be simplified.
[0081]
Embodiment 7 FIG.
Embodiment 7 of the method for manufacturing a thin film transistor of the present invention will be described below. 19 and 20 are process cross-sectional explanatory views showing Embodiment 7 of the method for manufacturing a thin film transistor of the present invention. 19 and 20, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and the description thereof is omitted.
[0082]
Embodiment 7 of the method for manufacturing a thin film transistor of the present invention will be described below with reference to the drawings.
[0083]
First, as shown in FIG. 19A, a metal film such as chromium was formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern was formed by using a photolithography technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0084]
Next, as shown in FIG. 19B, an insulating film 3 is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Then, phosphorus ions are ion-implanted, and the insulating film 3 is heat-treated or plasma-treated at a temperature of about 300 ° C. in an oxidizing atmosphere to change the surface of the insulating film 3 to the first oxide film 31a. By this treatment, even if there is a pinhole or the like in the insulating film 3, the pinhole is closed.
[0085]
Next, as shown in FIG. 19C, an amorphous silicon film 4 is formed on the surface of the first oxide film 31a using a plasma CVD method.
[0086]
Then, as shown in FIG. 20A, the amorphous silicon film 4 is processed into a desired shape using the photoengraving technique and the dry etching technique with respect to the amorphous silicon film 4, and the surface of the amorphous silicon film 4 and the insulating film are insulated. Phosphorus ions are implanted into the surface of the film 3. At this time, an n-type amorphous silicon film 5 is formed on the surface of the amorphous silicon film 4. Further, the n-type amorphous silicon film 5 and the insulating film 3 that has already been oxidized once are subjected to heat treatment or plasma treatment in an oxidizing atmosphere at a temperature of about 300 ° C. Change to the second oxide film 31b. Although not shown, the first oxide film 31a becomes thicker. By this treatment, even if there is a pinhole or the like in the insulating film 3, the pinhole is closed. At the same time, the n-type amorphous silicon film 5 formed by ion implantation serves as a contact film between the amorphous silicon film 4 and the drain electrode wiring 7a and source electrode wiring 7b to be formed later.
[0087]
Next, as shown in FIG. 20B, a metal film such as ITO is formed on the surface of the second oxide film 31b using a sputtering method, and a photolithography technique and a chemical etching technique using chemicals are used. Thus, the transparent electrode 6 having a desired shape is obtained.
[0088]
After that, as shown in FIG. 20C, after removing unnecessary portions of the first oxide film 31a and the second oxide film 31b, the exposed portion of the surface of the insulating film 3, the n-type amorphous silicon film 5 A film of a metal such as aluminum is formed on the surface and the surface of the transparent electrode 6 using a sputtering method, and unnecessary portions of the metal film are removed using a photoengraving technique and a chemical etching technique to obtain a desired shape. The drain electrode wiring 7a and the source electrode wiring 7b are obtained. Finally, the n-type amorphous silicon film 5 and a part of the amorphous silicon film 4 are removed using a dry etching technique to form a thin film transistor.
[0089]
The present embodiment is a manufacturing method in which the first embodiment and the fifth embodiment are combined. That is, after forming the gate electrode wiring and the insulating film on the surface of the insulating substrate, phosphorus ions are implanted into the entire surface of the insulating film, and the surface of the insulating film is oxidized by heat treatment or plasma treatment in an oxidizing atmosphere. Then, after closing the pinhole of the insulating film, and subsequently forming an amorphous silicon film, the amorphous silicon film is selectively etched to expose the surface of the insulating film whose surface is covered with the first oxide film In this manufacturing method, phosphorus ions are ion-implanted into the portion and the surface of the amorphous silicon film, heat treatment or plasma treatment is performed again in an oxidizing atmosphere, and the effect of closing the pinholes in the insulating film is further enhanced.
[0090]
FIG. 21 is an explanatory cross-sectional view showing pinholes formed in the method for manufacturing the thin film transistor of the seventh embodiment. In FIG. 21, the same or corresponding parts as those in FIGS. 19 and 20 are denoted by the same reference numerals, and description thereof is omitted. As shown in FIG. 21, even when the pinhole 32 is formed in the insulating film 3, the pinhole 32 can be closed with the first oxide film 31a and the second oxide film 31b, and It is possible to prevent an electrical short circuit between the gate electrode wiring 2 formed on the transparent electrode and the transparent electrode made of an amorphous silicon film or ITO formed on the insulating film 3. In addition, an n-type amorphous silicon film can be simultaneously formed on the surface of the amorphous silicon film by ion implantation of phosphorus ions for forming the second oxide film 31b, and the manufacturing process of the thin film transistor can be simplified.
[0091]
Embodiment 8 FIG.
Hereinafter, an eighth embodiment of the method for producing a thin film transistor of the present invention will be described. 22 and 23 are process cross-sectional explanatory views showing Embodiment 8 of the method for manufacturing a thin film transistor of the present invention. 22 and FIG. 23, the same or corresponding parts as those in FIG. 1 and FIG.
[0092]
Hereinafter, an eighth embodiment of the method for manufacturing a thin film transistor of the present invention will be described with reference to the drawings.
[0093]
First, as shown in FIG. 22A, a metal film such as chromium was formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern was formed by using a photolithography technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0094]
Subsequently, as shown in FIG. 22B, a first insulating film 3a is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method or the like. Phosphorus ions are implanted into the surface of the first insulating film 3a, and the first insulating film 3a is heat-treated or plasma-treated in an oxidizing atmosphere at a temperature of about 300 ° C. The surface is changed to the first oxide film 31a. By this treatment, even if there is a pinhole or the like in the first insulating film 3a, the pinhole is closed.
[0095]
Next, as shown in FIG. 22C, the amorphous silicon film 4 and the second insulating film 3b are formed on the surface of the first oxide film 31a by using the plasma CVD method.
[0096]
Then, as shown in FIG. 23A, the second insulating film 3b and the amorphous silicon film 4 are processed into a desired shape by using a photoengraving technique and a dry etching technique, and then phosphorus ions are ion-implanted. At this time, an n-type amorphous silicon film 5 is formed on the surface of the amorphous silicon film 4. Further, the n-type amorphous silicon film 5 and the first insulating film 3a that has already been oxidized once are heat-treated or plasma-treated in an oxidizing atmosphere at a temperature of about 300 ° C. to obtain a second insulating film. A second oxide film 31b is formed on the 3b surface and the n-type amorphous silicon film 5 surface. Although not shown, the first oxide film 31a becomes thicker. With this process, even if there is a pinhole or the like in the first insulating film 3a, the pinhole is more reliably closed. At the same time, the n-type amorphous silicon film 5 formed by ion implantation serves as a contact film between the amorphous silicon film 4 and the drain electrode wiring 7a and source electrode wiring 7b to be formed later.
[0097]
Next, as shown in FIG. 23B, a metal film such as ITO is formed on the surface of the second oxide film 31b using a sputtering method, and a photoengraving technique and a chemical etching technique using chemicals are used. Thus, the transparent electrode 6 having a desired shape is obtained.
[0098]
After that, as shown in FIG. 23C, after removing unnecessary portions of the first oxide film 31a and the second oxide film 31b, the exposed portion of the surface of the first insulating film 3a, n-type amorphous A metal film such as aluminum is formed on the surface of the silicon film 5, the surface of the second insulating film 3b, and the surface of the transparent electrode 6 by a sputtering method, and the metal film is formed by using a photolithography technique and a chemical etching technique The unnecessary portion is removed, and the drain electrode wiring 7a and the source electrode wiring 7b are processed into a desired shape to form a thin film transistor.
[0099]
The present embodiment is a manufacturing method in which the first embodiment and the sixth embodiment are combined. That is, after forming the gate electrode wiring and the first insulating film on the surface of the insulating substrate, phosphorus ions are implanted into the entire surface of the first insulating film, and heat treatment or plasma treatment is performed in an oxidizing atmosphere. The surface of the first insulating film is oxidized, the pinhole of the first insulating film is closed, the amorphous silicon film and the second insulating film are subsequently formed, and then the second insulating film and the amorphous silicon film are selected. Etching is performed, and phosphorus ions are ion-implanted into the exposed portion of the surface of the first insulating film once oxidized, the exposed portion of the surface of the amorphous silicon film, and the second insulating film, and again in an oxidizing atmosphere. This is a manufacturing method in which the effect of blocking the pinhole of the insulating film is further enhanced by heat treatment or plasma treatment.
[0100]
FIG. 24 is an explanatory cross-sectional view showing pinholes formed in the method of manufacturing the thin film transistor of the eighth embodiment. 24, the same or corresponding parts as those in FIGS. 22 and 23 are denoted by the same reference numerals, and the description thereof is omitted. As shown in FIG. 24, even when the pinhole 32 is formed in the first insulating film 3a, the pinhole 32 can be closed with the first oxide film 31a and the second oxide film 31b, and the first It is possible to prevent an electrical short circuit between the gate electrode wiring 2 formed under the insulating film 3a and the transparent electrode made of an amorphous silicon film or ITO formed on the first insulating film 3a. Further, an n-type amorphous silicon film can be simultaneously formed on the surface of the amorphous silicon film by ion implantation of phosphorus ions for forming the second oxide film 31b, and the manufacturing process of the thin film transistor can be simplified.
[0101]
Embodiment 9 FIG.
Embodiment 9 of the method for manufacturing a thin film transistor of the present invention will be described below. 25 and 26 are process cross-sectional explanatory views showing Embodiment 9 of the thin film transistor manufacturing method of the present invention. 25 and FIG. 26, the same or corresponding parts as those in FIG. 1 and FIG.
[0102]
Embodiment 9 of the method for manufacturing a thin film transistor of the present invention will be described below with reference to the drawings.
[0103]
First, as shown in FIG. 25A, a metal film such as chromium was formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern was formed by using a photoengraving technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0104]
Next, as shown in FIG. 25B, a first insulating film 3a is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Phosphorus ions, which are impurities, are ion-implanted into the entire surface of the first insulating film 3a, and the first insulating film 3a is subjected to heat treatment or plasma treatment at a temperature of about 300 ° C. in an oxidizing atmosphere. The surface of the insulating film 3a is changed to the first oxide film 31a.
[0105]
Next, as shown in FIG. 25C, a second insulating film 3b is formed on the surface of the first oxide film 31a by using a plasma CVD method, and the entire surface of the second insulating film 3b is formed. Phosphorus ions, which are impurities, are ion-implanted, and the second insulating film 3b is heat-treated or plasma-treated in an oxidizing atmosphere at a temperature of about 300 ° C., and the surface of the second insulating film 3b is subjected to the second process. Change to oxide film 31b.
[0106]
Then, an amorphous silicon film 4 is formed. This is shown in FIG.
[0107]
Then, as shown in FIG. 26A, the amorphous silicon film 4 is processed into a desired shape by using a photoengraving technique and a dry etching technique, and the surface of the second oxide film 3b that has already been oxidized is exposed. Phosphorus ions as impurities are ion-implanted into the surface and the surface of the amorphous silicon film 4. At this time, an n-type amorphous silicon film 5 is formed on the surface of the amorphous silicon film 4. Further, heat treatment or plasma treatment is performed at a temperature of about 300 ° C. in an oxidizing atmosphere to change the surface of the n-type amorphous silicon film 5 to the third oxide film 31c. Although not shown, the second insulating film 31a becomes thicker. By this treatment, even if there is a pinhole or the like in the first insulating film 3a and the second insulating film 3b, the pinhole is closed. At the same time, the n-type amorphous silicon film 5 formed by ion implantation serves as a contact film between the amorphous silicon film 4 and the drain electrode wiring 7a and source electrode wiring 7b to be formed later.
[0108]
Next, as shown in FIG. 26B, a metal film such as ITO is formed on the exposed portion of the surface of the second oxide film 31b and the surface of the third oxide film 31c by a sputtering method. A transparent electrode 6 having a desired shape is obtained by using a photoengraving technique and a chemical etching technique using chemicals.
[0109]
After that, as shown in FIG. 26C, after removing unnecessary portions of the second oxide film 31b and the third oxide film 31c, the exposed portion of the surface of the second oxide film 31b is an n-type amorphous. A metal film such as aluminum is formed on the surface of the silicon film 5 and the transparent electrode 6 by using a sputtering method, and unnecessary portions of the metal film are removed by using a photoengraving technique and a chemical etching technique. A drain electrode wiring 7a and a source electrode wiring 7b having a desired shape are formed. Finally, the n-type amorphous silicon film 5 and a part of the amorphous silicon film 4 are removed using a dry etching technique to form a thin film transistor.
[0110]
The present embodiment is a manufacturing method in which the second embodiment and the fifth embodiment are combined. That is, after forming the gate electrode wiring and the first insulating film on the surface of the insulating substrate, a process of ion-implanting impurities into the surface of the insulating film and a process of heat-treating the surface of the insulating film in an oxidizing atmosphere are continuously performed. By implementing this multiple times, the effect of closing the pinhole in the insulating film is made more reliable. After that, after forming an amorphous silicon film, the amorphous silicon film is selectively etched, and the exposed portion of the surface of the second insulating film whose surface is covered with the second oxide film and the amorphous silicon film Phosphorus ions are implanted into the surface, and heat treatment or plasma treatment is again performed in an oxidizing atmosphere to oxidize the exposed portion of the surface of the second insulating film and the surface of the amorphous silicon film, thereby further performing first insulation. In this manufacturing method, the effect of closing the pinholes of the film and the second insulating film is strengthened.
[0111]
FIG. 27 is an explanatory cross-sectional view showing pinholes formed in the method for manufacturing the thin film transistor of the ninth embodiment. In FIG. 27, the same or corresponding parts as those in FIG. 25 and FIG. As shown in FIG. 27, even when the pinhole 32 is formed in the first insulating film 3a and the second insulating film 3b, the pinhole 32 is formed by the first oxide film 31a and the second oxide film 31b. An electrical short circuit between the gate electrode wiring 2 formed under the first insulating film 3a and a transparent electrode made of an amorphous silicon film or ITO formed on the second insulating film 3b. Can be prevented. Further, an n-type amorphous silicon film can be simultaneously formed on the surface of the amorphous silicon film by ion implantation of phosphorus ions for forming the second oxide film 31b, and the manufacturing process of the thin film transistor can be simplified.
[0112]
Embodiment 10 FIG.
Embodiment 10 of the method for manufacturing a thin film transistor of the present invention will be described below. 28 and 29 are process cross-sectional explanatory views showing Embodiment 10 of the method for manufacturing a thin film transistor of the present invention. 28 and 29, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.
[0113]
Embodiment 10 of a method for manufacturing a thin film transistor of the present invention will be described below with reference to the drawings.
[0114]
First, as shown in FIG. 28A, a metal film such as chromium is formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern is formed by using a photolithography technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0115]
Next, as shown in FIG. 28B, a first insulating film 3a is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Phosphorus ions, which are impurities, are ion-implanted into the entire surface of the first insulating film 3a, and the first insulating film 3a is subjected to heat treatment or plasma treatment at a temperature of about 300 ° C. in an oxidizing atmosphere. The surface of the insulating film 3a is changed to the first oxide film 31a.
[0116]
Next, as shown in FIG. 28C, a second insulating film 3b is formed on the surface of the first oxide film 31a by using the plasma CVD method, and the entire surface of the second insulating film 3b is formed. Phosphorus ions, which are impurities, are ion-implanted, and the second insulating film 3b is heat-treated or plasma-treated in an oxidizing atmosphere at a temperature of about 300 ° C., and the surface of the second insulating film 3b is subjected to the second process. Change to oxide film 31b.
[0117]
Next, as shown in FIG. 28D, an amorphous silicon film 4 and a third insulating film 3c are formed on the surface of the second oxide film 31b by using a plasma CVD method.
[0118]
Then, as shown in FIG. 29 (a), the third insulating film 3c and the amorphous silicon film 4 are respectively processed into desired shapes by using the photoengraving technique and the dry etching technique, and the surface of the second insulating film 3b. Phosphorus ions are implanted into the exposed portion, the exposed portion of the surface of the amorphous silicon film 4 and the surface of the third insulating film 3c. At this time, an n-type amorphous silicon film 5 is formed on the exposed portion of the surface of the amorphous silicon film 4. Further, heat treatment or plasma treatment is performed in an oxidizing atmosphere to change the exposed portion of the surface of the n-type amorphous silicon film 5 and the surface of the third insulating film 3c into the third oxide film 31c. Although not shown, the second oxide film 31b becomes thicker. With this process, even when a pinhole is formed in the first insulating film 3a and the second insulating film 3b, the pinhole can be closed. At the same time, the n-type amorphous silicon film 5 formed by ion implantation serves as a contact film between the amorphous silicon film 4 and the drain electrode wiring 7a and source electrode wiring 7b to be formed later.
[0119]
Next, as shown in FIG. 29 (b), a metal film such as ITO is formed on the surfaces of the second oxide film 31b and the third oxide film 31c by using a sputtering method. A transparent electrode 6 having a desired shape is obtained using a chemical etching technique such as the above.
[0120]
After that, as shown in FIG. 29C, after unnecessary portions of the second oxide film 31b and the third oxide film 31c are removed, the exposed portion of the surface of the second insulating film 3b is an n-type amorphous material. A metal film such as aluminum is formed on the surface of the silicon film 5, the exposed portion of the surface of the third insulating film 3 c, and the surface of the transparent electrode 6 using a sputtering method, and using a photoengraving technique and a chemical etching technique. Then, unnecessary portions of the metal film are removed, and the drain electrode wiring 7a and the source electrode wiring 7b are processed into a desired shape to form a thin film transistor.
[0121]
The present embodiment is a manufacturing method in which the second embodiment and the sixth embodiment are combined. That is, after forming the gate electrode wiring and the first insulating film on the surface of the insulating substrate, a process of ion-implanting impurities into the surface of the insulating film and a process of heat-treating the surface of the insulating film in an oxidizing atmosphere are continuously performed. By implementing this multiple times, the effect of closing the pinhole in the insulating film is made more reliable. After that, an amorphous silicon film and a third insulating film are formed, selectively etched, respectively, and phosphorus ions are ion-implanted into the exposed amorphous silicon film surface, and again subjected to heat treatment or plasma treatment in an oxidizing atmosphere. Further, the pinholes of the first insulating film and the second insulating film are closed, and the gate electrode wiring formed under the first insulating film and the amorphous formed over the second insulating film An electrical short circuit with a transparent electrode made of a silicon film or ITO can be prevented. In addition, an n-type amorphous silicon film can be simultaneously formed on the surface of the amorphous silicon film by ion implantation of phosphorus ions to form the third oxide film, and the manufacturing process of the thin film transistor can be simplified.
[0122]
Embodiment 11 FIG.
Hereinafter, an eleventh embodiment of the method for manufacturing a thin film transistor of the present invention will be described. 30 and 31 are process cross-sectional explanatory views showing Embodiment 11 of the thin film transistor manufacturing method of the present invention. 30 and 31, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and the description thereof is omitted.
[0123]
Embodiment 11 of a method for manufacturing a thin film transistor of the present invention will be described below with reference to the drawings.
[0124]
First, as shown in FIG. 30A, a metal film such as chromium is formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern is formed by using a photoengraving technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0125]
Next, as shown in FIG. 30B, a first insulating film 3a is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Phosphorus ions, which are impurities, are ion-implanted into the entire surface of the first insulating film 3a, and the first insulating film 3a is subjected to heat treatment or plasma treatment at a temperature of about 300 ° C. in an oxidizing atmosphere. The surface of the insulating film 3a is changed to the first oxide film 31a.
[0126]
Subsequently, as shown in FIG. 30C, the second insulating film 3b and the amorphous silicon film 4 are continuously formed on the surface of the first oxide film 31a by using the plasma CVD method. Here, the reason why the second insulating film 3b is formed before forming the amorphous silicon film 4 is to stabilize the film quality at the initial stage of the formation of the amorphous silicon film 4 and to improve the uniformity of the characteristics of the thin film transistor. is there.
[0127]
After that, as shown in FIG. 31A, the amorphous silicon film 4 is processed into a desired shape by using the photoengraving technique and the dry etching technique, and the exposed portion of the surface of the second insulating film 3b and the amorphous silicon Phosphorus ions are implanted into the surface of the film 4. At this time, an n-type amorphous silicon film 5 is formed on the surface of the amorphous silicon film 4. Further, the second insulating film 3b and the n-type amorphous silicon film 5 are subjected to heat treatment or plasma treatment at a temperature of about 300 ° C. in an oxidizing atmosphere, and the exposed portion of the surface of the second insulating film 3b and The surface of the n-type amorphous silicon film 5 is changed to the second oxide film 31b. By this treatment, the effect of closing the pinhole of the first insulating film 3a is enhanced. At the same time, the n-type amorphous silicon film 5 formed by ion implantation serves as a contact film between the amorphous silicon film 4 and the drain electrode wiring 7a and source electrode wiring 7b to be formed later.
[0128]
Next, as shown in FIG. 31 (b), a metal film such as ITO is formed on the surface of the second oxide film 31b by sputtering, and photolithography and chemical etching techniques using chemicals are performed. The transparent electrode 6 having a desired shape is obtained.
[0129]
Thereafter, as shown in FIG. 31 (c), after removing unnecessary portions of the second oxide film 31b, the exposed portions of the surface of the second insulating film 3b, the surface of the n-type amorphous silicon film 5 and the transparent electrode 6 A metal film such as aluminum is formed on the surface by sputtering, and unnecessary portions of the metal film are removed using a photoengraving technique and a chemical etching technique to form a drain electrode wiring having a desired shape. 7a and source electrode wiring 7b are formed. Finally, a part of the n-type amorphous silicon film 5 and the amorphous silicon film 4 is removed using a dry etching technique, thereby completing a thin film transistor.
[0130]
The present embodiment is a manufacturing method in which the third embodiment and the fifth embodiment are combined. That is, after forming the gate electrode wiring and the first insulating film on the surface of the insulating substrate, phosphorus ions are implanted into the entire surface of the first insulating film, and heat treatment or plasma treatment is performed in an oxidizing atmosphere. The surface of the first insulating film is oxidized, the pinhole of the first insulating film is closed, and then the second insulating film and the amorphous silicon film are continuously formed, and then the amorphous silicon film is selectively formed. Etching, phosphorus ions are implanted into the exposed portion of the surface of the second insulating film and the surface of the amorphous silicon film, and the surface of the second insulating film is oxidized by heat treatment or plasma treatment in an oxidizing atmosphere. This further enhances the effect of closing the pinholes formed in the first insulating film and the second insulating film. Therefore, an electrical short circuit between the gate electrode wiring formed under the first insulating film and the transparent electrode made of an amorphous silicon film or ITO formed over the second insulating film can be prevented. In addition, by continuously forming the second oxide film and the amorphous silicon film, the film quality at the initial stage of the amorphous silicon film can be stabilized, and the uniformity of the characteristics of the thin film transistor can be improved. Furthermore, an n-type amorphous silicon film can be simultaneously formed on the surface of the amorphous silicon film by ion implantation of phosphorus ions for forming the third oxide film, and the manufacturing process of the thin film transistor can be simplified.
[0131]
Embodiment 12 FIG.
Embodiment 12 of the method for manufacturing a thin film transistor of the present invention will be described below. 32 and 33 are process cross-sectional explanatory views showing Embodiment 12 of the thin film transistor manufacturing method of the present invention. 32 and 33, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.
[0132]
Hereinafter, a twelfth embodiment of a method for manufacturing a thin film transistor of the present invention will be described with reference to the drawings.
[0133]
First, as shown in FIG. 32A, a metal film such as chromium was formed on the surface of the insulating substrate 1 such as a glass substrate by a sputtering method, and a predetermined resist pattern was formed by using a photoengraving technique. Thereafter, an unnecessary portion of the metal film is removed using a chemical etching technique using chemicals or the like to obtain a gate electrode wiring 2 having a desired shape.
[0134]
Next, as shown in FIG. 32B, a first insulating film 3a is formed on the exposed portion of the surface of the insulating substrate 1 and the surface of the gate electrode wiring 2 by using a plasma CVD method. Phosphorus ions, which are impurities, are ion-implanted into the entire surface of the first insulating film 3a, and the first insulating film 3a is subjected to heat treatment or plasma treatment at a temperature of about 300 ° C. in an oxidizing atmosphere. The surface of the insulating film 3a is changed to the first oxide film 31a.
[0135]
Next, as shown in FIG. 32C, the second insulating film 3b, the amorphous silicon film 4 and the third insulating film 3c are continuously formed on the surface of the first oxide film 31a by using the plasma CVD method. Form a film.
[0136]
Then, as shown in FIG. 33 (a), the third insulating film 3c and the amorphous silicon film 4 are respectively processed into desired shapes by using the photoengraving technique and the dry etching technique, and the surface of the second insulating film 3b. Phosphorus ions are implanted into the exposed portion, the exposed portion of the surface of the amorphous silicon film 4 and the surface of the third insulating film 3c. At this time, an n-type amorphous silicon film 5 is formed on the exposed portion of the surface of the amorphous silicon film 4. Further, the exposed portion of the surface of the second insulating film 3b, the exposed portion of the surface of the n-type amorphous silicon film 5, and the surface of the third insulating film 3c are treated with the second oxide film by heat treatment or plasma treatment in an oxidizing atmosphere. Change to 31b. By this treatment, the effect of closing the pinholes in the first insulating film 3a and the second insulating film 3b is enhanced. At the same time, the n-type amorphous silicon film 5 formed by ion implantation serves as a contact film between the amorphous silicon film 4 and the drain electrode wiring 7a and source electrode wiring 7b to be formed later.
[0137]
Next, as shown in FIG. 33 (b), a metal film such as ITO is formed on the surface of the second oxide film 31b by sputtering, and a photolithography technique and a chemical etching technique using chemicals are performed. The transparent electrode 6 having a desired shape is obtained.
[0138]
After that, as shown in FIG. 33C, after removing unnecessary portions of the second oxide film 31b, exposed portions of the surface of the second insulating film 3b and exposed surfaces of the n-type amorphous silicon film 5 are exposed. A film of a metal such as aluminum is formed on the surface of the portion, the surface of the third insulating film 3c and the surface of the transparent electrode 6 using a sputtering method, and a metal film is not required using a photoengraving technique and a chemical etching technique. The portion is removed, and the drain electrode wiring 7a and the source electrode wiring 7b are processed into desired shapes, thereby completing a thin film transistor.
[0139]
The present embodiment is a manufacturing method in which the third embodiment and the sixth embodiment are combined. That is, after forming the gate electrode wiring and the first insulating film on the surface of the insulating substrate, phosphorus ions are implanted into the entire surface of the first insulating film, and heat treatment or plasma treatment is performed in an oxide atmosphere. The surface of the first insulating film is oxidized, the pinhole of the first insulating film is closed, and then the second insulating film, the amorphous silicon film, and the third insulating film are continuously formed, The third insulating film and the amorphous silicon film are selectively etched, and phosphorus ions are implanted into the exposed portion of the second insulating film surface, the exposed portion of the amorphous silicon film, and the third insulating film surface. Then, heat treatment or plasma treatment is again performed in an oxidizing atmosphere to oxidize the exposed portion of the surface of the second insulating film, the exposed portion of the amorphous silicon film, and the surface of the third insulating film. In which further strengthened the effects of blocking the pinholes of the film and the second insulating film. Therefore, an electrical short circuit between the gate electrode wiring formed under the first insulating film and the transparent electrode made of an amorphous silicon film or ITO formed over the second insulating film can be prevented. In addition, by continuously forming the second oxide film, the amorphous silicon film, and the third insulating film, the film quality at the initial stage of the formation of the amorphous silicon film is stabilized and the uniformity of the characteristics of the thin film transistor is improved. Can do. Further, an n-type amorphous silicon film can be simultaneously formed on the surface of the amorphous silicon film by ion implantation of phosphorus ions for forming the second oxide film, and the manufacturing process of the thin film transistor can be simplified.
[0140]
In the first to twelfth embodiments, the large-sized insulating substrate is such that the impurity ion implantation is performed using an ion implantation method that does not use mass spectrometry means, for example, an ion doping method or a plasma doping method. Is preferable from the viewpoints of uniforming the amount of ion implantation to the entire surface, improving the processing capability, downsizing the ion implantation apparatus, and preventing the substrate from being charged. In addition, it is preferable to humidify the oxidizing atmosphere in terms of increasing the thickness of the oxide film and shortening the processing time. The same effect can be obtained when phosphorus element-containing ions are used as impurities instead of phosphorus ions.
[0141]
Further, in the sixth, eighth, tenth and twelfth steps, the step of removing the n-type amorphous silicon film and a part of the amorphous silicon film using the dry etching technique, which is finally performed in the manufacturing method of the first embodiment. Before the drain electrode wiring and source electrode wiring are formed, a part of the insulating film formed on the surface of the amorphous silicon film is left, and the insulating film prevents deterioration of the thin film transistor due to alteration of the surface of the amorphous silicon film. It is carried out.
[0142]
【The invention's effect】
In the thin film transistor manufacturing method of the present invention, defects caused by the formation of pinholes in the insulating film can be reduced, and since the electrical characteristics of the thin film transistor can be made uniform, a thin film transistor having a high manufacturing yield and uniform characteristics can be obtained. There is an effect.
[Brief description of the drawings]
BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a process cross-sectional explanatory diagram illustrating Embodiment 1 of a method for producing a thin film transistor of the present invention.
FIGS. 2A and 2B are process cross-sectional explanatory views showing Embodiment 1 of the method for manufacturing a thin film transistor of the invention. FIGS.
3 is an explanatory cross-sectional view showing pinholes formed in the method for manufacturing the thin film transistor of FIGS. 1 and 2. FIG.
FIGS. 4A to 4C are process cross-sectional explanatory views showing Embodiment 2 of the method for manufacturing a thin film transistor of the invention. FIGS.
FIG. 5 is a process cross-sectional explanatory diagram illustrating Embodiment 2 of a method for producing a thin film transistor of the present invention.
6 is an explanatory cross-sectional view showing pinholes formed in the method for manufacturing the thin film transistor of FIGS. 4 and 5. FIG.
FIG. 7 is a process cross-sectional explanatory diagram illustrating Embodiment 3 of a method for producing a thin film transistor of the present invention.
FIG. 8 is a process cross-sectional explanatory diagram illustrating Embodiment 3 of a method for producing a thin film transistor of the present invention.
9 is an explanatory cross-sectional view showing pinholes formed in the method of manufacturing the thin film transistor shown in FIGS. 7 and 8. FIG.
FIG. 10 is a process cross-sectional explanatory diagram illustrating Embodiment 4 of a method for producing a thin film transistor of the present invention.
FIG. 11 is a process cross-sectional explanatory diagram illustrating Embodiment 4 of a method for producing a thin film transistor of the present invention.
12 is an explanatory cross-sectional view showing pinholes formed in the method for manufacturing the thin film transistor of FIGS. 10 and 11. FIG.
FIG. 13 is a process cross-sectional explanatory diagram illustrating Embodiment 5 of a method for manufacturing a thin film transistor of the present invention.
FIG. 14 is a process cross-sectional explanatory diagram illustrating Embodiment 5 of a method for manufacturing a thin film transistor of the present invention.
15 is an explanatory cross-sectional view showing pinholes formed in the method for manufacturing the thin film transistor of FIGS. 13 and 14. FIG.
FIG. 16 is a process cross-sectional explanatory diagram illustrating Embodiment 6 of a method for manufacturing a thin film transistor of the present invention.
FIG. 17 is a process cross-sectional explanatory diagram illustrating Embodiment 6 of a method for producing a thin film transistor of the present invention.
18 is a cross-sectional explanatory view showing pinholes formed in the method of manufacturing the thin film transistor of FIGS. 16 and 17. FIG.
19 is a process cross-sectional explanatory diagram illustrating Embodiment 7 of a method for producing a thin film transistor of the present invention. FIG.
FIG. 20 is a process cross-sectional explanatory diagram illustrating Embodiment 7 of a method for manufacturing a thin film transistor of the present invention.
21 is an explanatory cross-sectional view showing pinholes formed in the method of manufacturing the thin film transistor of FIGS. 19 and 20. FIG.
FIG. 22 is a process cross-sectional explanatory diagram illustrating Embodiment 8 of a method for producing a thin film transistor of the present invention.
FIG. 23 is a process cross-sectional explanatory diagram illustrating Embodiment 8 of a method for producing a thin film transistor of the present invention.
24 is a cross-sectional explanatory view showing pinholes formed in the method of manufacturing the thin film transistor of FIGS. 22 and 23. FIG.
FIG. 25 is a process cross-sectional explanatory diagram illustrating Embodiment 9 of a method for producing a thin film transistor of the present invention.
FIG. 26 is a process cross-sectional explanatory diagram illustrating Embodiment 9 of a method for producing a thin film transistor of the present invention.
27 is an explanatory cross-sectional view showing pinholes formed in the method of manufacturing the thin film transistor of FIGS. 25 and 26. FIG.
FIG. 28 is a process cross-sectional explanatory diagram illustrating Embodiment 10 of a method for producing a thin film transistor of the present invention.
FIG. 29 is a process cross-sectional explanatory diagram illustrating Embodiment 10 of a method for producing a thin film transistor of the present invention.
30 is a process cross-sectional explanatory diagram illustrating Embodiment 11 of a method for producing a thin film transistor of the present invention. FIG.
FIG. 31 is a process cross-sectional explanatory diagram illustrating Embodiment 11 of a method for producing a thin film transistor of the present invention.
32 is a process cross-sectional explanatory diagram illustrating Embodiment 12 of a method for producing a thin film transistor of the present invention. FIG.
FIG. 33 is a process cross-sectional explanatory diagram illustrating Embodiment 12 of a method for producing a thin film transistor of the present invention.
FIG. 34 is an explanatory cross-sectional view showing an example of a conventional method of manufacturing a thin film transistor.
FIG. 35 is a process cross-sectional explanatory view showing a pinhole formed in the manufacturing method of the thin film transistor of FIG. 34;
[Explanation of symbols]
1 Insulating substrate
2 Gate electrode wiring
3 Insulating film
4 Amorphous silicon film
5 n-type amorphous silicon film
6 Transparent electrodes
7a Drain electrode wiring
7b Source electrode wiring
31 Oxide film
32 pinhole

Claims (14)

絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面を酸化性雰囲気中で熱処理する工程と、該シリコン窒化膜上の所定部分にアモルファスシリコン膜を形成する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする薄膜トランジスタの製造方法。 Forming a gate electrode on an insulating substrate; forming a silicon nitride film on the gate electrode ; implanting phosphorus ions into the surface of the silicon nitride film; and oxidizing the surface of the silicon nitride film Heat treatment in an atmosphere, forming an amorphous silicon film on a predetermined portion of the silicon nitride film , and forming an electrode serving as a source / drain so as to overlap a part of the amorphous silicon film. A method for manufacturing a thin film transistor. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面を酸化性雰囲気中でプラズマ処理する工程と、該シリコン窒化膜上の所定部分にアモルファスシリコン膜を形成する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on an insulating substrate; forming a silicon nitride film on the gate electrode ; implanting phosphorus ions into the surface of the silicon nitride film; and oxidizing the surface of the silicon nitride film Including plasma treatment in an atmosphere, forming an amorphous silicon film on a predetermined portion of the silicon nitride film , and forming an electrode serving as a source / drain so as to overlap a part of the amorphous silicon film. A method for producing a thin film transistor, comprising: 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面を酸化性雰囲気中で熱処理する工程と、さらに該シリコン窒化膜上にシリコン窒化膜を成膜する工程と該シリコン窒化膜表面にリンイオンをイオン注入する工程と前記シリコン窒化膜表面を酸化性雰囲気中で熱処理する工程とを連続して複数回繰り返すことと、該シリコン窒化膜上の所定部分にアモルファスシリコン膜を形成する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on an insulating substrate; forming a silicon nitride film on the gate electrode ; implanting phosphorus ions into the surface of the silicon nitride film; and oxidizing the surface of the silicon nitride film A step of heat-treating in an atmosphere, a step of forming a silicon nitride film on the silicon nitride film, a step of ion-implanting phosphorus ions on the surface of the silicon nitride film, and a heat-treatment of the surface of the silicon nitride film in an oxidizing atmosphere. Repeating the process a plurality of times, forming an amorphous silicon film on a predetermined portion of the silicon nitride film , and forming a source / drain electrode so as to overlap a part of the amorphous silicon film A method for producing a thin film transistor, comprising: 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面を酸化性雰囲気中でプラズマ処理する工程と、さらに該シリコン窒化膜上にシリコン窒化膜を成膜する工程と該シリコン窒化膜表面にリンイオンをイオン注入する工程と前記シリコン窒化膜表面を酸化性雰囲気中でプラズマ処理する工程とを連続して複数回繰り返すことと、該シリコン窒化膜上の所定部分にアモルファスシリコン膜を形成する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on an insulating substrate; forming a silicon nitride film on the gate electrode ; implanting phosphorus ions into the surface of the silicon nitride film; and oxidizing the surface of the silicon nitride film A step of performing a plasma treatment in an atmosphere, a step of forming a silicon nitride film on the silicon nitride film, a step of implanting phosphorus ions into the surface of the silicon nitride film, and a plasma treatment of the surface of the silicon nitride film in an oxidizing atmosphere. The process of processing is repeated several times in succession, the step of forming an amorphous silicon film on a predetermined portion of the silicon nitride film , and the source / drain electrodes are formed so as to overlap a part of the amorphous silicon film The manufacturing method of the thin-film transistor characterized by including doing. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面を酸化性雰囲気中で熱処理する工程と、前記シリコン窒化膜表面上に第２の絶縁膜、アモルファスシリコン膜およびｎ型アモルファスシリコン膜を連続して成膜する工程と、アモルファスシリコン膜の所定部分を残して他を除去する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on an insulating substrate, step and a step of ion-implanting phosphorus ions into the silicon nitride film surface, oxidizing the surface of the silicon nitride film forming the silicon nitride film on the gate electrode A step of performing a heat treatment in an atmosphere, a step of successively forming a second insulating film, an amorphous silicon film and an n-type amorphous silicon film on the surface of the silicon nitride film, and leaving a predetermined portion of the amorphous silicon film. And a method of manufacturing a thin film transistor, comprising: forming a source / drain electrode so as to overlap a part of the amorphous silicon film. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化表面を酸化性雰囲気中でプラズマ処理する工程と、前記シリコン窒化膜表面上に第２の絶縁膜、アモルファスシリコン膜およびｎ型アモルファスシリコン膜を連続して成膜する工程と、アモルファスシリコン膜の所定部分を残して他を除去する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on the insulating substrate; forming a silicon nitride film on the gate electrode ; implanting phosphorus ions into the silicon nitride film surface; and oxidizing the silicon nitride surface to an oxidizing atmosphere. A plasma processing step, a second insulating film, an amorphous silicon film and an n-type amorphous silicon film successively formed on the surface of the silicon nitride film, and a predetermined portion of the amorphous silicon film is left. And a method of manufacturing a thin film transistor, comprising: forming a source / drain electrode so as to overlap a part of the amorphous silicon film. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面を酸化性雰囲気中で熱処理する工程と、前記シリコン窒化膜表面上に第２の絶縁膜、アモルファスシリコン膜および第３の絶縁膜を連続して成膜する工程と、アモルファスシリコン膜の所定部分を残して他を除去する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on an insulating substrate; forming a silicon nitride film on the gate electrode ; implanting phosphorus ions into the surface of the silicon nitride film; and oxidizing the surface of the silicon nitride film A step of heat-treating in an atmosphere, a step of continuously forming a second insulating film, an amorphous silicon film and a third insulating film on the surface of the silicon nitride film, and leaving a predetermined portion of the amorphous silicon film. And a method of manufacturing a thin film transistor, comprising: forming a source / drain electrode so as to overlap a part of the amorphous silicon film. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面を酸化性雰囲気中でプラズマ処理する工程と、前記シリコン窒化膜表面上に第２の絶縁膜、アモルファスシリコン膜および第３の絶縁膜を連続して成膜する工程と、アモルファスシリコン膜の所定部分を残して他を除去する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on an insulating substrate; forming a silicon nitride film on the gate electrode ; implanting phosphorus ions into the surface of the silicon nitride film; and oxidizing the surface of the silicon nitride film A step of performing plasma treatment in an atmosphere; a step of continuously forming a second insulating film, an amorphous silicon film, and a third insulating film on the surface of the silicon nitride film; and leaving a predetermined portion of the amorphous silicon film A method of manufacturing a thin film transistor, comprising: a step of removing others; and forming an electrode to be a source / drain so as to overlap a part of the amorphous silicon film. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面上にアモルファスシリコン膜を成膜する工程と、該アモルファスシリコン膜を選択的にエッチングする工程と、前記シリコン窒化膜表面および前記アモルファスシリコン膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面および前記アモルファスシリコン膜表面を酸化性雰囲気中で熱処理する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on the insulating substrate; forming a silicon nitride film on the gate electrode ; forming an amorphous silicon film on the surface of the silicon nitride film; and A step of selectively etching, a step of ion-implanting phosphorus ions into the surface of the silicon nitride film and the surface of the amorphous silicon film, a step of heat-treating the surface of the silicon nitride film and the surface of the amorphous silicon film in an oxidizing atmosphere , A method of manufacturing a thin film transistor, comprising: forming an electrode serving as a source / drain so as to overlap a part of the amorphous silicon film. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面上にアモルファスシリコン膜を成膜する工程と、該アモルファスシリコン膜を選択的にエッチングする工程と、前記シリコン窒化膜表面および前記アモルファスシリコン膜表面にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面および前記アモルファスシリコン膜表面を酸化性雰囲気中でプラズマ処理する工程と、同アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on the insulating substrate; forming a silicon nitride film on the gate electrode ; forming an amorphous silicon film on the surface of the silicon nitride film; and Selectively etching, implanting phosphorus ions into the silicon nitride film surface and the amorphous silicon film surface, and plasma- treating the silicon nitride film surface and the amorphous silicon film surface in an oxidizing atmosphere. A method of manufacturing a thin film transistor, comprising: forming an electrode serving as a source / drain so as to overlap a part of the amorphous silicon film. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面上にアモルファスシリコン膜を成膜する工程と、該アモルファスシリコン膜表面上に第２の絶縁膜を成膜する工程と、前記第２の絶縁膜を選択的にエッチングする工程と、前記アモルファスシリコン膜を選択的にエッチングする工程と、前記シリコン窒化膜表面、前記アモルファスシリコン膜表面および前記第２の絶縁膜にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面、前記アモルファスシリコン膜表面および前記第２の絶縁膜表面を酸化性雰囲気中で熱処理する工程と、前記アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on the insulating substrate; forming a silicon nitride film on the gate electrode ; forming an amorphous silicon film on the silicon nitride film surface; and the amorphous silicon film surface A step of forming a second insulating film thereon, a step of selectively etching the second insulating film, a step of selectively etching the amorphous silicon film, the surface of the silicon nitride film, the amorphous Ion-implanting phosphorus ions into the silicon film surface and the second insulating film; heat treating the silicon nitride film surface, the amorphous silicon film surface and the second insulating film surface in an oxidizing atmosphere; Forming a source / drain electrode so as to overlap with a part of the amorphous silicon film. Method for producing a register. 絶縁性基板上にゲート電極を形成する工程と、該ゲート電極上にシリコン窒化膜を成膜する工程と、該シリコン窒化膜表面上にアモルファスシリコン膜を成膜する工程と、該アモルファスシリコン膜表面上に第２の絶縁膜を成膜する工程と、前記第２の絶縁膜を選択的にエッチングする工程と、前記アモルファスシリコン膜を選択的にエッチングする工程と、前記シリコン窒化膜表面、前記アモルファスシリコン膜表面および前記第２の絶縁膜にリンイオンをイオン注入する工程と、前記シリコン窒化膜表面、前記アモルファスシリコン膜表面および前記第２の絶縁膜表面を酸化性雰囲気中でプラズマ処理する工程と、前記アモルファスシリコン膜の一部に重なるようにソースドレインとなる電極を形成することを含むことを特徴とする、薄膜トランジスタの製造方法。Forming a gate electrode on the insulating substrate; forming a silicon nitride film on the gate electrode ; forming an amorphous silicon film on the silicon nitride film surface; and the amorphous silicon film surface A step of forming a second insulating film thereon, a step of selectively etching the second insulating film, a step of selectively etching the amorphous silicon film, the surface of the silicon nitride film, the amorphous Ion-implanting phosphorus ions into the silicon film surface and the second insulating film; and plasma treating the silicon nitride film surface, the amorphous silicon film surface and the second insulating film surface in an oxidizing atmosphere; Forming a source / drain electrode so as to overlap a part of the amorphous silicon film. Manufacturing method of a transistor. 前記リンイオンのイオン注入が、質量分析手段を使わないイオン注入法を用いて行われる請求項１、２、３、４、５、６、７、８、９、１０、１１または１２記載の薄膜トランジスタの製造方法。  13. The thin film transistor according to claim 1, wherein the ion implantation of phosphorus ions is performed using an ion implantation method that does not use mass spectrometry. Production method. 前記酸化性雰囲気を加湿する請求項１、２、３、４、５、６、７、８、９、１０、１１または１２記載の薄膜トランジスタの製造方法。  The method of manufacturing a thin film transistor according to claim 1, wherein the oxidizing atmosphere is humidified.
JP34413396A 1996-12-24 1996-12-24 Thin film transistor manufacturing method Expired - Fee Related JP3883630B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34413396A JP3883630B2 (en) 1996-12-24 1996-12-24 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34413396A JP3883630B2 (en) 1996-12-24 1996-12-24 Thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JPH10189981A JPH10189981A (en) 1998-07-21
JP3883630B2 true JP3883630B2 (en) 2007-02-21

Family

ID=18366901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34413396A Expired - Fee Related JP3883630B2 (en) 1996-12-24 1996-12-24 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP3883630B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592535B2 (en) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH10189981A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
KR100215845B1 (en) Fabrication process of semiconductor
JPH01259568A (en) Manufacture of field effect transistor
US4751196A (en) High voltage thin film transistor on PLZT and method of manufacture thereof
JP3883630B2 (en) Thin film transistor manufacturing method
CN103779232A (en) Method for manufacturing thin film transistor and thin film transistor
KR100267755B1 (en) Manufacturing method of thin film transistor
KR100753635B1 (en) Method of Fabricating Thin Film Transistor Having LDD Structure Using MILC
JPH11354810A (en) Display panel and manufacture thereof
KR100542983B1 (en) Method for formming thin film transistor having a lightly doped drain structure and thin film transistor therby
JPH01207973A (en) Manufacture of mos type semiconductor device
JPH05267665A (en) Thin-film transistor
KR100837883B1 (en) method for fabricating thin film transistor
JP2000077351A (en) Manufacture of multi-layered resist structure substrate and t type dummy gate structure substrate
KR100215778B1 (en) A fabrication method of thin film transistor for liquid crystal display
KR100328264B1 (en) manufacturing method of semiconductor devices
JP3052489B2 (en) Method for manufacturing thin film transistor
JPS6143484A (en) Formation of electrode in semiconductor device
JP3221777B2 (en) Manufacturing method of thin film transistor
KR100379366B1 (en) Method for fabricating liquid crystal display
KR19990004650A (en) Manufacturing Method of Semiconductor Device
JP2002009288A (en) Semiconductor device and its manufacturing method
KR0179155B1 (en) Method of manufacturing semiconductor device
KR100443519B1 (en) Method for manufacturing semiconductor device
JP2667840B2 (en) Method for manufacturing compound semiconductor device
KR100701658B1 (en) Method of fabricating liquid crystal display

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees