JP3883094B2 - Manufacturing method of head IC chip - Google Patents

Manufacturing method of head IC chip Download PDF

Info

Publication number
JP3883094B2
JP3883094B2 JP36554699A JP36554699A JP3883094B2 JP 3883094 B2 JP3883094 B2 JP 3883094B2 JP 36554699 A JP36554699 A JP 36554699A JP 36554699 A JP36554699 A JP 36554699A JP 3883094 B2 JP3883094 B2 JP 3883094B2
Authority
JP
Japan
Prior art keywords
chip
film
head
bump
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36554699A
Other languages
Japanese (ja)
Other versions
JP2001052323A (en
Inventor
秀彦 吉良
俊二 馬場
則夫 海沼
徹 岡田
高豊 山上
康則 佐々木
武司 小宮山
健二 小八重
弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP36554699A priority Critical patent/JP3883094B2/en
Priority to US09/548,313 priority patent/US6885522B1/en
Priority to DE10020394A priority patent/DE10020394A1/en
Priority to KR1020000022872A priority patent/KR100628898B1/en
Priority to CNB00108139XA priority patent/CN1237512C/en
Publication of JP2001052323A publication Critical patent/JP2001052323A/en
Priority to US10/972,440 priority patent/US7347347B2/en
Priority to KR1020060027927A priority patent/KR100723589B1/en
Application granted granted Critical
Publication of JP3883094B2 publication Critical patent/JP3883094B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

PROBLEM TO BE SOLVED: To suppress generation of dust from a head IC chip and prevent generation of head crashes by covering the head IC chip with a film. SOLUTION: A head slider 70 is loaded to a gimbal part of the leading end of a suspension 51. A bare head IC chip 80 is fixed in a face down posture to a head IC chip load part 53 at the center of the suspension 51 where the head IC chip is to be loaded. The bare head IC chip 80 is covered with a polymer poly-p-xylylene vapor deposition film 110. The polymer poly-p-xylylene vapor deposition film 110 little contains impurities and therefore little generates gases. Since the upper face 81b and all side faces 81c of a silicon chip body 81 are coated with the polymer poly-p-xylylene vapor deposition film 110, separation of a minute silicon foreign matter from the chip body 81 is limited.

Description

【０００１】
【発明の属する技術分野】
本発明はヘッドＩＣチップの製造方法に関する。
ハードディスク装置は、図５に示すように、密封構造のハウジングの内部に、高速回転するハードディスク、アクチュエータで駆動されるアームの先端にヘッドアセンブリが組み込まれている構造である。ヘッドアセンブリは、サスペンションにヘッドスライダとヘッドＩＣチップとが搭載してある構成である。ヘッドスライダは、薄膜技術によって形成された磁気ヘッドを有する。この磁気ヘッドは、インダクティブヘッドと磁気抵抗ヘッドとを有する構成である。ヘッドスライダは高速回転するハードディスクよりサブミクロンオーダで浮上している。インダクティブヘッドがハードディスクへの情報の書き込みを行い、磁気抵抗ヘッドがハードディスクに記録されている情報の読み取りを行なう。ヘッドＩＣチップは、例えば、磁気抵抗ヘッドによって読み取られた微弱な信号を増幅する等磁気ヘッドを制御する役割を有する。
【０００２】
このハードディスク装置は、ヘッドスライダが高速回転するハードディスクよりサブミクロンオーダで浮上している関係上、塵埃をきらう。塵埃が所謂ヘッドクラッシュの原因となるからである。
よって、ヘッドアセンブリは、塵埃を発生しにくい構造であることが要求される。
【０００３】
【従来の技術】
図１は従来のヘッドアセンブリ１０を示す。このヘッドアセンブリ１０は、サスペンション１１の先端のジンバル部１２にヘッドスライダ２０が搭載してあり、サスペンション１１の中央のヘッドＩＣチップ搭載部１５にヘッドＩＣチップ３０がフェイスダウンの姿勢で搭載してある構成である。ヘッドＩＣチップ３０はベアであり、シリコン製のチップ本体３１が露出している。
【０００４】
【発明が解決しようとする課題】
ヘッドＩＣチップのベース基板となるシリコンやＧａＡｓ（ガリウムヒ素）は結晶方位があり、弾性率が高い（硬い）ため、素材自体が割れ易い。従って、ウエハーからチップサイズに切り出すダイシング時や、チップ実装に伴うハンドリング時、チップ実装時の超音波接合ストレスにより、チップは外的な力を受け発埃する。後工程で洗浄を行なったとしても微小な塵埃、例えば１μｍ程度の塵埃までは除去することが出来ず、ヘッドＩＣチップ上に残存してしまう。また、洗浄工程で塵埃が発生することもある。この残存した塵埃が磁気ディスク装置の稼働に伴う振動や風により、ヘッドＩＣチップから飛散して微小な塵埃が発生し、場合によっては、ベアのヘッドＩＣチップ３０から発生した塵埃が原因でヘッドクラッシュを起こす虞れがあり、信頼性の点で問題があった。
【０００５】
そこで、本発明は、上記課題を解決したヘッドアセンブリ及びこれを備えたディスク装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、請求項１の発明は、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、バンプが形成してあるバンプ付きウェハの上面及び下面に膜を形成する第１の膜形成工程と、該上面及び下面に膜が形成されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、ダイシングされて切り出されて並んでいる各チップの周側面に膜を形成する第２の膜形成工程とを有するようにしたものである。
【００１４】
チップ本体の上面、下面、及び周側面に膜を有するヘッドＩＣチップを、生産性良く製造することが可能となる。
請求項２の発明は、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、
ウェハにバンプが形成してあるバンプ付きウェハのバンプが形成されていない面にフィルムを接着する工程と、
フィルムが接着されたバンプ付きウェハを、フィルムは切断せずに、ウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、
上記フィルムを、切り出されてフィルム上に並んでいる各チップ毎に、周囲の部分に限定して剥離させる剥離工程と、
上記フィルムが、各チップ毎に、周囲の部分に限定して剥離されている状態で、各チップに膜を形成する膜形成工程とを有するようにしたものである。
【００１５】
チップ本体の上面の中央部が膜によって覆われずに露出している構成のヘッドＩＣチップを、生産性良く製造することが可能となる。
請求項３の発明は、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、
フィルムを、バンプが形成してあるバンプ付きウェハの該バンプが形成してあるバンプ形成面を、切り出されてチップとなる部分を個別に覆うように、上記バンプ付きウェハに接着するフィルム接着工程と、
該フィルムが接着されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、
ダイシングされて切り出されて並んでおり、バンプ形成面がフィルムで覆われている各チップに膜を形成する膜形成工程とを有するようにしたものである。
【００１６】
チップ本体の上面及び周側面に膜を有するヘッドＩＣチップを、生産性良く製造することが可能となる。
請求項４の発明は、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップを搭載する工程と、該搭載された該ヘッドＩＣチップのチップ本体を覆う膜を形成する膜形成工程とよりなるヘッドアセンブリの製造方法において、
該膜形成工程を、
表面張力がチップ本体に対する濡れ性より小さい樹脂を、ノズルよりチップ本体の上面に上記膜を形成するに必要な量より多く供給し、
該ノズルを形成する膜の厚さに対応する高さまでチップ本体の上面に近づけ、チップ本体に対する濡れ性より小さい吸引力でもって余剰の樹脂を吸引して取り除くようにして行なうようにしたものである。
【００１７】
ヘッドＩＣチップのチップ本体を覆う所定の厚さの膜を、樹脂を塗布することによって形成することが可能となる。
【００１９】
請求項５の発明は、チップ本体の下面に集積回路及びバンプを有する半導体部品において、
該チップ本体の下面にアンダーフィル層を有し、
上記バンプの頭頂部が該アンダーフィル層の下面に露出しており、
上記チップ本体の上面及び周囲の側面、及びアンダーフィル層の周囲の側面が膜によって覆われた構成としたものである。
【００２０】
集積回路がアンダーフィル層によって保護された構造を実現出来る。また、半導体部品をサスペンション上に搭載した後に、アンダーフィルを注入する工程が必要でなくなり、ヘッドアセンブリの製造が効率良く行なわれる。
請求項６の発明は、チップ本体の下面に集積回路及びバンプを有する半導体部品において、
該チップ本体は下面のうち該集積回路の外側の位置にアライメントマークを有し、
該チップ本体の下面にアンダーフィル層を有し、
上記バンプの頭頂部が該アンダーフィル層の下面に露出しており、
該アンダーフィル層のうち上記アライメントマークの位置に開口が形成してあり、
上記チップ本体の上面及び周囲の側面、及びアンダーフィル層の周囲の側面が膜によって覆われた構成としたものである。
【００２１】
アライメントマークを基準にして、アライメントされて、精度良く位置決めされて搭載させることが出来る。集積回路がアンダーフィル層によって保護された構造を実現出来る。また、半導体部品をサスペンション上に搭載した後に、アンダーフィルを注入する工程が必要でなくなり、ヘッドアセンブリの製造が効率良く行なわれる。
【００２２】
【発明の実施の形態】
〔第１実施例〕
図２は本発明の第１実施例になるヘッドアセンブリ５０を示す。このヘッドアセンブリ５０は、サスペンション５１の先端（Ｘ１方向端）のジンバル部５２にヘッドスライダ７０が搭載してあり、サスペンション５１の中央のヘッドＩＣチップが搭載されるヘッドＩＣチップ搭載部５３にベアのヘッドＩＣチップ８０がフェイスダウンの姿勢で固定してあり、ベアのヘッドＩＣチップ８０が高分子ポリパラキシリレン蒸着膜１１０によって覆われている構成である。ヘッドＩＣチップ８０がベアであるのは、サスペンション５１からの突出高さに制限があるからである。
【００２３】
サスペンション５１は、極薄いステンレス板５４の上面に複数本のＣｕの配線パターン５５が形成してある構成である。配線パターン５５は、ステンレス板５４を覆う絶縁層としてのポリイミド層５６の上面に形成してあり、絶縁層としてのポリイミド層５７によって覆われて保護されている。
ヘッドスライダ７０は、側端面７１に、磁気ヘッド７２、配線パターン（図示せず）と４つの電極７３が形成してあり、上面７４にレール７５が形成してある構成である。磁気ヘッド７２は薄膜技術によって形成されたものであり、インダクティブヘッドと磁気抵抗ヘッド（共に図示せず）とが重なっている構成である。このヘッドスライダ７０はジンバル部５２に接着してある。電極７３と配線パターン５５の端の電極７６とが熱圧着されたＡｕボール７７によって接続してある。
【００２４】
ヘッドＩＣチップ搭載部５３には、配線パターン５５の端の電極５８が配されている。電極５８は、図３（Ａ）に示すように、Ｃｕのベース部５９の上面に、Ｎｉ膜６０とＡｕ膜６１とが重なっており、表面にＡｕ膜６１が露出している構成である。
ヘッドＩＣチップ８０は、図３（Ａ）中、シリコン製のチップ本体８１の下面８１ａに集積回路８２が形成してあり、同じく下面８１ａのＡｌ製の電極８３上に、Ａｕ製のバンプ８４が形成してある構造である。
【００２５】
ヘッドＩＣチップ８０は、図３（Ｂ）に示すように、サスペンション５１をテーブル１１０の上に固定し、ヘッドＩＣチップ８０をフェイスダウンの姿勢で、各Ａｕバンプ８４を電極５８に合うように位置合わせして搭載し、常温下でヘッドＩＣチップ８０を加圧すると共に超音波を数秒間印加することによって、Ａｕ同士のＡｕバンプ８４と電極５８のＡｕ膜６１とが界面をすり合わされて、Ａｕバンプ８４が電極５８のＡｕ膜６１とＡｕ同士で超音波接合されている。
【００２６】
また、ヘッドＩＣチップ８０はその下面側の隙間内に注入されたアンダーフィル８５によって、サスペンション５１への接合の信頼性が図られ、且つ、集積回路８２が保護されている。
１１０は高分子ポリパラキシリレン（poly-p-xylylene)蒸着膜であり、チップ本体８１の上面８１ｂと全部の側面８１ｃと、アンダーフィル８５の周側面８５ａとを覆っている。この高分子ポリパラキシリレン膜１１０は後述するように化学蒸着（ＣＶＤ）によって形成されたものであり、非常に薄く、ヘッドＩＣチップ８０の高さが増えてもこれは極く僅かであり、ヘッドＩＣチップ８０の高さがヘッドスライダ７０の上面の高さを越えるようになることは起きない。また、高分子ポリパラキシリレン膜１１０は非常に薄いため、ヘッドＩＣチップ８０の重さの増加は無視出来る。更には、高分子ポリパラキシリレン蒸着膜１１０は非常に薄いため、高分子ポリパラキシリレン蒸着膜１１０がヘッドＩＣチップ８０の周囲の部分にまで形成された場合にも、サスペンション５１のばね特性には少しも影響が及ばない。
【００２７】
なお、この高分子ポリパラキシリレン蒸着膜１１０の形成方法については後述する。
高分子ポリパラキシリレン蒸着膜１１０は、以下の性質を有する。不純物の含有量が少なく、よって、ガスの発生が少ない。シリコンとの接着性が良好であり、洗浄に耐える膜強さを有する。
【００２８】
なお、上記のＡｕバンプ８４は、図４に示すように、ワイヤボンディングと同じく、ボンダのキャピラリ９０の先端よりＡｕワイヤ９１の端を突出し、この部分にＡｕボール９２を形成し、キャピラリ９０を降ろしてボール９２をヘッドＩＣチップ８０の電極８２に押し当て、超音波を加えて加熱させて、Ａｕボール９２を電極８２にボンディングさせ、ワイヤクランパ（図示せず）によってキャピラリ９０の上側に出ている部分のＡｕワイヤ９１をクランプし、キャピラリ９０を引上げ、Ａｕワイヤ９１を引っ張って切断し、この後、バンプ８４の尖っている部分８４ａをガラス平板９３によって潰すレベリングを行なうことによって形成される。
【００２９】
上記構成のヘッドアセンブリ５０は、図５（Ａ），（Ｂ）に示すように、ハードディスク装置１００に組み込まれている。
ハードディスク装置１００は、ハウジング１０１の内部に、回転する例えば２枚のハードディスク１０２と、コイル及び永久磁石を有し電磁駆動されるアクチュエータ１０３と、アクチュエータ１０３によって回動されるアーム１０４と、各アーム１０４の先端に取り付けてあるヘッドアセンブリ５０とが収容されている構成である。ヘッドアセンブリ５０は、サスペンション５１の基部側（Ｘ２方向端側）のスペーサ（図示せず）が固定してあり、このスペーサ（図示せず）がアーム１０４に固定してある。ハードディスク１０２が回転し、アクチュエータ１０３が駆動されアーム１０４が往復回動されヘッドアセンブリ５０がハードディスク１０３の半径方向に移動されて所定のトラックにアクセスされて、情報の書き込み及び読み出しが行われる。
【００３０】
チップ本体８１の上面８１ｂと全部の側面８１ｃとが高分子ポリパラキシリレン蒸着膜１１０によって覆われているため、チップ本体８１から微小なシリコン異物が分離することが制限され、微小なシリコン異物の塵埃は発生しない。よって、ハードディスク装置１００は、ヘッドクラッシュを起こしにくいということに関して、従来に比べて高い信頼性を有する。
【００３１】
また、アンダーフィル８５の周側面８５ａも高分子ポリパラキシリレン蒸着膜１１０によって覆われているため、アンダーフィル８５の周側面８５ａからの異物の塵埃も制限されている。よって、ハードディスク装置１００は、ヘッドクラッシュを起こしにくいということに関して、ベアのヘッドＩＣチップ８０だけを高分子ポリパラキシリレン蒸着膜１１０によって覆った構成に比べて、高い信頼性を有する。
【００３２】
次に、高分子ポリパラキシリレン蒸着膜１１０をチップ本体８１とアンダーフィル８５の周側面８５ａとを覆うように形成する方法について、図６を参照して説明する。
図６に示すように、高分子ポリパラキシリレン蒸着膜１１０は化学蒸着法（ＣＶＤ）によって形成される。化学蒸着法とは、金属ハロゲン化合物等を高温で熱分解するか又は水素還元することによって、金属、合金、炭化物等の金属化合物の皮膜を物体表面に形成する方法である。
【００３３】
化学蒸着設備１２０は、気化室１２１、熱分解室１２２、真空蒸着室１２３が順に並んでおり、真空蒸着室１２３に接続されて真空ポンプ１２４が設けてある構成である。気化室１２１内には、原料である高分子ポリパラキシリレン１２５が充填してある。
真空蒸着室１２３内のテーブル１２３ａ上には、完成直前のヘッドアセンブリ５０Ｘが置かれている。この完成直前のヘッドアセンブリ５０Ｘは、サスペンション５１上にヘッドスライダ７０とヘッドＩＣチップ８０とが搭載され、ヘッドＩＣチップ８０の部分を除いてマスク１３０によってマスキングされた状態にある。
【００３４】
気化室１２１内で気化された高分子ポリパラキシリレンの粒子１２６が、真空ポンプ１２４によって吸引されて、熱分解室１２２に移り、ここで、熱分解されてラジカルモノマ１２７となり、これが真空蒸着室１２３に移り、ヘッドアセンブリ５０Ｘの表面に堆積して高分子ポリパラキシリレン蒸着膜１１０が形成される。
【００３５】
最後に、ヘッドアセンブリ５０Ｘを真空蒸着室１２３から取り出し、マスク１３０を除去することによって、図２に示すように、チップ本体８１の上面８１ｂと全部の側面８１ｃ、及びアンダーフィル８５の周側面８５ａが高分子ポリパラキシリレン蒸着膜１１０によって覆われた、ヘッドアセンブリ５０が完成する。
〔第２実施例〕
図７は本発明の第２実施例になるヘッドアセンブリ５０Ａを示す。このヘッドアセンブリ５０Ａは、高分子ポリパラキシリレン蒸着膜１１０が形成されて部分を除いて、図３のヘッドアセンブリ５０と同じである。よって、図６中、図３に示す構成部分と同じ構成部分には、同じ符号を付し、その説明は省略する。
【００３６】
図７中、拡大して示すように、高分子ポリパラキシリレン蒸着膜１１０は、チップ本体８１の上面８１ｂ、全部の側面８１ｃ及び下面８１ａと、Ａｕ製のバンプ８４の周面とを覆っている。
特に、チップ本体８１の上面８１ｂと全部の側面８１ｃとが高分子ポリパラキシリレン蒸着膜１１０によって覆われているため、ベアのヘッドＩＣチップ８０から微小なシリコン異物が分離することが制限され、微小なシリコン異物の塵埃は発生しない。
【００３７】
図８（Ａ）に示すように、高分子ポリパラキシリレン蒸着膜１１０は、サスペンション５１上の搭載する前のヘッドＩＣチップ８０に対して形成してある。この高分子ポリパラキシリレン蒸着膜１１０は、ヘッドＩＣチップ８０を図６中の真空蒸着室１２３に収容することによって形成される。高分子ポリパラキシリレン蒸着膜１１０で覆われたヘッドＩＣチップ８０Ａが、図８（Ｂ）に示すように、サスペンション５１上に超音波接合されて搭載される。高分子ポリパラキシリレン蒸着膜１１０のうちバンプ８４の先端の部分の膜は、超音波接合の際に破壊されて除去され、Ａｕバンプ８４と電極５８のＡｕ膜６１との超音波接合は正常になされる。
【００３８】
次に、図８のヘッドＩＣチップ８０Ａを製造する複数の方法について説明する。
各製造方法は、防塵のための膜の形成を、ウェハをダイシングして個片であるチップに切り出してから各チップに対して個々に行なうのではなくて、ウェハを個片に切り出す前の段階でウェハに対して行なう方法である。
【００３９】
図１６（Ａ）乃至（Ｅ）は、第１の製造方法を示す。
図１６（Ａ）中、１６０はバンプ付きウェハであり、ウェハ１６１と多数のバンプ８４とよりなる。ウェハ１６１は、その下側の面１６１ａに多数の集積回路８２がマトリクス状に並んで形成されており、且つ、多数のＡｕ製のバンプ８４が形成してある。また、このウェハ１６１の各電極８３上にＡｕ製のバンプ８４が形成してある。
【００４０】
先ず、第１の化学蒸着工程を行なう。図１６（Ａ）に示すように、このバンプ付きウェハ１６０を、バンプ８４が形成してある面１６１ａを下面として、トレイ１７０上に搭載し、化学蒸着をおこなって、同図（Ｂ）に示すように、高分子ポリパラキシリレン蒸着膜１１０を、ウェハ１６１の上側の面１６１ｂ、下側の面１６１ａ、各バンプ８４の表面に形成する。
【００４１】
次いで、同図（Ｃ）に示すように、バンプ付きウェハ１６０の上面１６１ｂにフィルム１７１を接着し、表裏反転して、ダイシングテーブル１７２上に搭載し、高速回転するダイシングソー１７３を使用して、ウェハ１６１をマトリクス状にダイシングして複数のチップ１６２に切り出す。同図（Ｄ）はダイシングしたのちの状態を示す。１６３はダイシングによって形成されたダイシング溝である。ダイシングは、フィルム１７１はハーフカットの状態となるように行なわれるよって、切り出された各チップ１６２は、飛散してばらばらにはならないで、フィルム１７１上に保たれており、整列している。
【００４２】
次いで、第２の化学蒸着工程を行なう。即ち、化学蒸着を再度行う。今回の化学蒸着は、高分子ポリパラキシリレン蒸着膜をチップ１６２の全周の側面１６２ａに形成することを主眼において行なう。これによって、同図（Ｅ）に示すように、高分子ポリパラキシリレン蒸着膜１１０ａが、各チップ１６２の全周の側面１６２ａに効率的に形成され、且つ、既に形成されている高分子ポリパラキシリレン蒸着膜１１０に重ねて形成される。
【００４３】
これによって、図８のヘッドＩＣチップ８０Ａが、多数個、フィルム１７１上に接着されてマトリクス状に並んだ状態のヘッドＩＣチップ集合体１６５が製造される。
このヘッドＩＣチップ集合体１６５は、次の工程へ送られ、或いは、搬送トレー等へ移載されて次の工程へ送られる。
【００４４】
上記の製造方法によれば以下の効果を有する。
▲１▼ 高分子ポリパラキシリレン蒸着膜を付けるのを、ウェハを個片に切り出す前の段階でウェハに対して行なっているため、多数のチップに対する蒸着膜の形成が一括して行なわれる。よって、膜の形成を、ウェハをダイシングして個片であるチップに切り出してから各チップに対して個々に行なう方法に比較して、図８のヘッドＩＣチップ８０Ａを格段に生産性良く製造することが出来る。
【００４５】
図１７（Ａ）乃至（Ｇ）は、第２の製造方法を示す。
図１７（Ａ）乃至（Ｄ）に示す工程は夫々上記の図１６（Ａ）乃至（Ｄ）に示す工程と同じである。
次いで、同図（Ｅ）或いは同図（Ｆ）の工程を行なう。同図（Ｄ）のダイシング工程によって、膜のめくれが発生している虞れがあるので、これを除去するためである。
【００４６】
同図（Ｅ）では、レーザ１７４をダイシング済ウェハのダイシング溝１６３のい縁に照射し、この縁に沿って走査させる。これによって、レーザ１７４が膜めくれ部１６４に照射して、膜めくれ部１６４を加熱溶解させ、これによって膜めくれ部１６４が除去される。
同図（Ｆ）では、ダイシング済ウェハを塩酸１７５に浸漬させる。膜めくれ部１６４は化学的に溶解させて除去される。ここでは、膜めくれ部１６４のみが除去されるように、浸漬は時間を管理して行なう。この後、ウェハの洗浄を行なってウェハに付いている塩酸を除去する。
【００４７】
次いで、図１７（Ｇ）に示す化学蒸着工程を、前記の図１６（Ｅ）と同様に行なう。これによって、高分子ポリパラキシリレン蒸着膜１１０ａが、既に形成されている高分子ポリパラキシリレン蒸着膜１１０に重ねて形成され、且つ、各チップ１６２の全周の側面１６２ａに形成される。これによって、図８のヘッドＩＣチップ８０Ａが、多数個、フィルム１７１上に接着されてマトリクス状に並んだ状態のヘッドＩＣチップ集合体１６５が製造される。
【００４８】
上記の製造方法によれば、前記の▲１▼に記載したと同じ効果に加えて、以下の効果を有する。
▲２▼ ダイシングを行なうことによって発生する膜めくれ部１６４が最後まで残ると、塵埃の原因となる場合がある。しかし、膜めくれ部１６４は除去されるため、高分子ポリパラキシリレン蒸着膜１１０、１００ａが高品質に形成され、ヘッドＩＣチップ８０Ａは、塵埃の発生が更に確実に防止される構造を有する。
【００４９】
図１８（Ａ）乃至（Ｆ）は、第３の製造方法を示す。
図１８（Ａ）及び（Ｂ）に示す工程は夫々上記の図１６（Ａ）及び（Ｂ）に示す工程と同じである。
次いで、図１８（Ｃ）に示すように、レーザ１８０及び１８１をウェハ１６１の面１６１ａ及び１６１ｂに照射し、ダイシングソー１７３がダイシングする経路に沿うようにマトリクス状に走査させ、高分子ポリパラキシリレン蒸着膜１１０のうちダイシングしろの部分を幅Ｗ１で加熱溶解させて除去する。高分子ポリパラキシリレン蒸着膜が除去された部分１６６の幅Ｗ１は、ダイシングしろＷ１より両側に幅Ｗ２だけ広い幅である。また、膜の除去は加熱溶解であるため、めくれ部は発生しない。
【００５０】
次いで、図１８（Ｄ）に示すように、ダイシングソー１７３によってウェハ１６１をダイシングして、同図（Ｅ）に示すように、ウェハ１６１はマトリクス状に複数のチップ１６２に切り出される。ダイシング溝１６３は、上記の膜が除去された部分１６６の中央に、蒸着膜１１０にかからない状態で形成される。即ち、図１８（Ｅ）に示すように、蒸着膜１１０の端は、ダイシング溝１６３より寸法Ｗ２後退しており、よって、蒸着膜１１０はダイシングソー１７３によってダイシングされてはいず、膜めくれ部は発生していない。
【００５１】
次いで、図１８（Ｆ）に示す化学蒸着工程を、前記の図１６（Ｅ）と同様に行なう。これによって、高分子ポリパラキシリレン蒸着膜１１０ａが、既に形成されている高分子ポリパラキシリレン蒸着膜１１０に重ねて形成され、且つ、各チップ１６２の全周の側面１６２ａに形成される。これによって、図８のヘッドＩＣチップ８０Ａが、多数個、フィルム１７１上に接着されてマトリクス状に並んだ状態のヘッドＩＣチップ集合体１６５が製造される。
【００５２】
上記の製造方法によれば、上記▲１▼及び▲２▼にに記載した効果と同じ効果を有する。
図１９（Ａ）乃至（Ｆ）は、第４の製造方法を示す。
図１９（Ａ）に示すように、マトリクス状であり、幅がＷ１であるマスク１９０、１９１によって、バンプ付きウェハ１６０のウェハ１６１の面１６１ｂ，１６１ａをマスキングする。この状態で化学蒸着をおこなって、同図（Ｂ）に示すように、高分子ポリパラキシリレン蒸着膜１１０を、ウェハ１６１の上側の面１６１ｂ、下側の面１６１ａ、マスク１９０、１９１、各バンプ８４の表面に形成する。
【００５３】
次いで、マスク１９０、１９１を取り外す。これによって、図１９（Ｂ）に示すように、高分子ポリパラキシリレン蒸着膜１１０のうちダイシングしろの部分が幅Ｗ１で除去される。膜のめくれは発生しない。
これ以後は、上記の図１８（Ｄ），（Ｅ），（Ｆ）と同様に、図１９（Ｄ），（Ｅ），（Ｆ）に示すように、ウェハ１６１をダイシングし、化学蒸着を行なう。これによって、図１９（Ｆ）に示すように、ヘッドＩＣチップ８０Ａが、多数個、フィルム１７１上に接着されてマトリクス状に並んだ状態のヘッドＩＣチップ集合体１６５が製造される。
【００５４】
上記の製造方法によれば、上記▲１▼及び▲２▼にに記載した効果と同じ効果を有する。
次に、図７に示すヘッドアセンブリ５０Ａにおけるベアのチップ本体８１を覆う膜を形成する別の方法について説明する。
この方法は、チップ本体８１を覆う膜を塗布によって形成する方法である。ハードディスク装置の薄型化に伴ってヘッドＩＣチップのサスペンション５１からの突出高さが制限されており、チップ本体８１を覆う膜の厚さは例えば５０μｍより薄いことが必要とされる。膜を塗布によって形成する装置はこのことを考慮した構成となっている。
【００５５】
また、膜を塗布によって形成する方法を採用することにしたことによって、ヘッドアセンブリ５０Ａは、チップ実装→アンダーフィル→膜形成の順番で形成される。
図２０は膜形成装置２００を示す。この膜形成装置２００は、ステージ２０１と、ステージ２０１に立っている柱２０２にＺ１，Ｚ２方向に昇降可能に設けてある昇降機構２０３と、昇降機構２０３より延びている腕２０４に一体的に取り付けてあるレーザ変位計２０５及びノズル２０６と、紫外線照射機２１０と、昇降機構２０３及びレーザ変位計２０５と接続してある位置制御器２０７と、ノズル２０６と接続してあるポンプ２０８と、膜形成装置２００の動作を制御する制御回路２０９とを有する構成である。
【００５６】
上記の膜形成装置２００による膜形成は、図２１及び図２２に示すように行なわれる。
先ず、図２１（Ａ）に示すように、シリコン製のチップ本体８１がその下面８１ａのＡｕ製のバンプ８４を利用してサスペンション５１上に実装してあり、アンダーフィル８５がチップ本体８１の下面側の隙間内に注入されている構成の組立体２２０を用意する。Ａｕ製のバンプ８４は膜によって覆われていず、よって、チップ本体８１側のバンプ８４とサスペンション５１側の電極５８との接合は、膜の一部が介在するようなことを伴わずに、良好になされている。即ち、バンプ８４と電極５８とは高い信頼性で接合されている。
【００５７】
図２１（Ａ）に示すように、この組立体２２０を膜形成装置２００のステージ２０１上にセットし、レーザ変位計２０５を使用して、ノズル２０６の先端とチップ本体８１の上面との間の距離を測定する。
次いで、図２１（Ｂ）に示すように、ノズル２０６から、アクリル系の紫外線硬化性樹脂２２１を所定量、チップ本体８１の上面に供給する。ここでの所定量は、最終的に必要な量以上の量である。また、紫外線硬化性樹脂２２１は、表面張力と、シリコン製のチップ本体８１に対する濡れ性とが、
表面張力＜濡れ性
の関係にある。
【００５８】
次いで、図２１（Ｃ）に示すように、ノズル２０６をチップ本体８１の上面に近づけ、ノズル２０６を横方向に適宜動かして、樹脂２２１をチップ本体８１の上面に拡げ、且つ、チップ本体８１の周側面にまで付着させる。この状態では、樹脂２２１は、表面張力によって、符号２２２に示すように、チップ本体８１の上面の中央部が膨らんだ形状となって、膜の厚さの制御ができていない。
【００５９】
そこで、次いで、図２２（Ａ）に示すように、ノズル２０６をチップ本体８１の上面の中央部に位置させ、ノズル２０６の高さを、その先端面とチップ本体８１の上面との間の寸法ａが５０μｍとなるように定める。この高さの設定は、前記の最初のレーザ変位計２０５を使用した距離の測定値を基準にして行なう。その後に、ポンプ２０８を駆動させる。これによって、余剰の樹脂を吸い取って除去する。
【００６０】
ここで、ノズル２０６による吸引力は、樹脂２２１のシリコン製のチップ本体８１に対する濡れ性より小さく定めてある。即ち、
吸引力＜濡れ性
である。
上記のように、吸引力＜濡れ性の関係にあるため、チップ本体８１の上面が露出してしまうことが起きず、チップ本体８１の上面には厚さｔが略５０μｍの樹脂膜２２３が形成される。
【００６１】
この後、図２２（Ｂ）に示すように、紫外線照射機２１０により紫外線２１１を照射して、樹脂膜２２３を硬化させる。これによって、チップ本体８１の上面及び周側面が、厚さｔが略５０μｍの硬化された樹脂膜２２４によって覆われた状態となる。
なお、表面張力と濡れ性とが、表面張力＞濡れ性の関係である場合には、樹脂が水玉のようにまとまってしまい、拡げることが困難となる。また、吸引力と濡れ性とが、吸引力＞濡れ性の関係である場合には、一旦濡れたチップ本体８１の上面が部分的に露出してしまい、よくない。
【００６２】
上記の膜形成方法のポイントは、以下の通りである。
▲１▼ アクリル系の紫外線硬化性樹脂２２１の供給量は、厚さｔが略５０μｍの樹脂膜を形成するに必要な量より多い量である。
▲２▼ 樹脂の種類は、表面張力＜濡れ性 の関係にあることである。
▲３▼ ポンプ２０８の吸引力及び樹脂の種類は、吸引力＜濡れ性 の関係にあることである。
【００６３】
▲４▼ 最終の膜厚ｔは、余剰分吸引の際のノズル２０６の高さを制御することによって設定可能であることである。
なお、前記のアクリル系の紫外線硬化性樹脂２２１に代えて、エポキシ樹脂を使用してもよい。この場合には、図２２（Ｂ）に示す樹脂の硬化は、熱を加えて行なう熱硬化によって行なわれる。
【００６４】
なお、ヘッドＩＣチップ８０Ａに代えて、図９に示すヘッドＩＣチップ８０Ｂを搭載してもよい。ヘッドＩＣチップ８０Ｂは、高分子ポリパラキシリレン蒸着膜１１０がバンプ８４の先端の部分については形成されていず、バンプ８４の先端の部分が露出している構成である。１４０はバンプ８４のうち露出している部分である。
【００６５】
このヘッドＩＣチップ８０Ｂを使用する場合には、サスペンション５１上に超音波接合されるときに高分子ポリパラキシリレン蒸着膜１１０の一部を破壊して除去する必要がなく、よって、ヘッドＩＣチップ８０Ｂのサスペンション５１上への超音波接合は、上記のヘッドＩＣチップ８０Ａを使用する場合に比べてより確実になされる。
【００６６】
このヘッドＩＣチップ８０Ｂは、図１０（Ａ）乃至（Ｄ）に示す方法、図１１（Ａ）乃至（Ｄ）に示す方法、図２３（Ａ）乃至（Ｄ）に示す方法、図２４（Ａ）乃至（Ｄ）、図２５（Ａ）乃至（Ｄ）、図２６（Ａ）乃至（Ｄ）、及び図２７（Ａ）、（Ｂ）に示す方法によって製造される。
図１０（Ａ）乃至（Ｄ）に示す第１の製造方法では、容易に凹む軟質のシート１５０を使用する。先ず、図１０（Ａ）、（Ｂ）に示すように、ヘッドＩＣチップ８０を軟質シート１５０上に置き、押し付けて、軟質シート１５０を変形させて、バンプ８４の先端部を軟質シート１５０に沈み込ませる。バンプ８４の先端部はマスキングされた状態となる。この状態で、図６中の真空蒸着室１２３に収容し、蒸着を行なう。高分子ポリパラキシリレン蒸着膜１１０は図１０（Ｃ）に示すように形成され、ヘッドＩＣチップ８０を軟質シート１５０から取り外すと、図１０（Ｄ）に示すヘッドＩＣチップ８０Ｂが得られる。
【００６７】
図１１（Ａ）乃至（Ｄ）に示す第２の製造方法では、粘着剤の層１５２がシート本体１５１に塗布されたシート１５３を使用する。先ず、図１１（Ａ）、（Ｂ）に示すように、ヘッドＩＣチップ８０をシート１５３上に置き、押し付けて、バンプ８４の先端部を粘着剤の層１５２に沈み込ませる。バンプ８４の先端部はマスキングされた状態となる。この状態で、図６中の真空蒸着室１２３に収容し、蒸着を行なう。高分子ポリパラキシリレン蒸着膜１１０は図１１（Ｃ）に示すように形成され、ヘッドＩＣチップ８０をシート１５３から取り外すと、図１１（Ｄ）に示すヘッドＩＣチップ８０Ｂが得られる。
【００６８】
図２３（Ａ）乃至（Ｄ）に示す第３の製造方法では、くぼみ２４１を有するパレット２４０を使用する。くぼみ２４１の大きさは、ヘッドＩＣチップ８０より１０〜５０μｍ大きく、且つ、ヘッドＩＣチップ８０の約半分が収まる大きさである。
先ず、図２３（Ａ）、（Ｂ）に示すように、ヘッドＩＣチップ８０を、フェイスダウンの姿勢で、パレット２４０のくぼみ２４１内に収める。ヘッドＩＣチップ８０は、高さ方向上、約半分がくぼみ２４１内に収まり、且つ、ヘッドＩＣチップ８０の周側面とくぼみ２４１の内面との間の隙間ｇは１０〜５０μｍとなっている。次いで、図２３（Ｃ）に示すように、化学蒸着を行なって高分子ポリパラキシリレン蒸着膜１１０を形成する。ヘッドＩＣチップ８０の周側面とくぼみ２４１の内面との間の隙間ｇが１０〜５０μｍと極く狭いため、図６中のラジカルモノマ１２７はくぼみ２４１の内部に侵入しにくい。よって、チップ本体８１の露出している上面及び周側面には、所望の厚さである２μｍの厚さの高分子ポリパラキシリレン蒸着膜１１０が形成され、くぼみ２４１の内部に位置しているバンプ８４の表面に形成される高分子ポリパラキシリレン蒸着膜１１０ｂは、厚さが２μｍより３０％程度薄い１．４μｍの厚さに抑えられる。図２３（Ｄ）に示すように、ヘッドＩＣチップ８０をパレット２４０のくぼみ２４１から取り出すと、ヘッドＩＣチップ８０Ｂが得られる。
【００６９】
バンプ８４の表面に厚さが２μｍの高分子ポリパラキシリレン蒸着膜が形成されているヘッドＩＣチップをヘッドアセンブリのサスペンション５１上に実装した場合のバンプ当たりのシェア強度は、２５ｇであった。本実施例のように、バンプ８４の表面に厚さが１．４μｍの高分子ポリパラキシリレン蒸着膜が形成されているヘッドＩＣチップをヘッドアセンブリのサスペンション５１上に実装した場合のバンプ当たりのシェア強度は、４０ｇであった。シェア強度は６０％以上も向上している。
【００７０】
図２４（Ａ）乃至（Ｄ）は、第４の製造方法を示す。
先ず、図２４（Ａ）に示すように、潰す前のバンプ８４を有するヘッドＩＣチップ８０を用意する。バンプ８４は尖っている部分８４ａを有する。このヘッドＩＣチップ８０を、フェイスダウンの姿勢で、ガラス平板２５０上に置く。この状態で、化学蒸着を行なって、同図（Ｂ）に示すように、高分子ポリパラキシリレン蒸着膜１１０を形成する。続いて、同図（Ｃ）に示すように、ヘッドＩＣチップ８０をプレス機械のラム２５１でヘッドＩＣチップ８０をガラス平板２５０上に押しつける。この押しつけによって、バンプ８４の尖っている部分８４ａが潰されて平らとされてレベリングが行なわれ、高分子ポリパラキシリレン蒸着膜１１０のうちバンプ８４の尖っている部分８４ａに付いている部分が押し退けられる。
【００７１】
ヘッドＩＣチップ８０をガラス平板２５０から取り外すと、図２４（Ｄ）に示すように、チップ本体８１及びバンプ８４が高分子ポリパラキシリレン蒸着膜１１０で覆われ、バンプ８４の平坦とされた先端８４ｂは高分子ポリパラキシリレン蒸着膜１１０で覆われていずバンプ８４自体の材料が露出しているヘッドＩＣチップ８０Ｂが得られる。
【００７２】
なお、最初の化学蒸着では、膜を目標とする厚さよりも薄く形成し、バンプ８４の尖っている部分８４ａを潰して平らとしてから、再度化学蒸着を行なって、膜を目標とする厚さとするようにしてもよい。
図２５（Ａ）乃至（Ｄ）は、第５の製造方法を示す。
先ず、図２５（Ａ）に示すように、離型剤であるパープルオロポリエーテル油２６１を塗布したステージ２６０を用意する。パープルオロポリエーテル油２６１は、高分子フッ素オイルの一種であり、真空蒸着装置の内部でも使用可能である。ヘッドＩＣチップ８０を、フェイスダウンの姿勢で、このステージ２６０上に置き、この後に離して、各バンプ８４の先端部にパープルオロポリエーテル油２６１ａを転写させる。
【００７３】
次いで、図２５（Ｂ）に示すように、ヘッドＩＣチップ８０をフェイスダウンの姿勢でステージ２６２上に置いて、化学蒸着を行なって高分子ポリパラキシリレン蒸着膜１１０を形成する。バンプ８４の先端部では、高分子ポリパラキシリレン蒸着膜１１０はパープルオロポリエーテル油２６１ａを覆って形成してあり、バンプ８４の先端部の高分子ポリパラキシリレン蒸着膜１１０の付着力は一般的な粘着テープで容易に剥がせるほどに弱い。
【００７４】
次いで、図２５（Ｃ）に示すように、ヘッドＩＣチップ８０をそのチップ本体８１を粘着テープ２６３に接着して保持し、別の粘着テープ２６４をバンプ８４の先端部に接着させる。
最後に、図２５（Ｄ）に示すように、粘着テープ２６４を剥がす。この操作によって、バンプ８４の先端側の高分子ポリパラキシリレン蒸着膜１１０が、パープルオロポリエーテル油２６１ａと共に剥がし取られ、バンプ８４の先端側が露出して、ヘッドＩＣチップ８０Ｂが得られる。
【００７５】
図２６（Ａ）乃至（Ｄ）は、第６の製造方法を示す。
先ず、図２６（Ａ）に示すように、固型樹脂である松やに（ロジン）をイソプロピルアルコール等の溶剤で溶解させた溶解松やに２７１を塗布したステージ２７０を用意する。溶解松やに２７１は洗浄することによって除去される。ヘッドＩＣチップ８０を、フェイスダウンの姿勢で、このステージ２７０上に置き、この後に離して、各バンプ８４の先端部分に溶解松やに２７１ａを転写させる。
【００７６】
次いで、図２６（Ｂ）に示すように、ヘッドＩＣチップ８０をフェイスダウンの姿勢でステージ２７２上に置いて、化学蒸着を行なって高分子ポリパラキシリレン蒸着膜１１０を形成する。
ヘッドＩＣチップ８０をステージ２７２から取り外すと、図２６（Ｃ）に示すようになる。バンプ８４の部分では、高分子ポリパラキシリレン蒸着膜１１０は溶解松やに２７１ａを覆っており、且つ、バンプ８４の先端部では、溶解松やに２７１ａが露出している。
【００７７】
最後に、ヘッドＩＣチップ８０を上向きとしてアルコールで洗浄する。この洗浄によって、図２６（Ｄ）に示すように、溶解松やに２７１ａが溶解して除去され、バンプ８４の先端部分が露出し、ヘッドＩＣチップ８０Ｂが得られる。
図２７（Ａ）、（Ｂ）は、第７の製造方法を示す。
図２７（Ａ）は、前記の図１６（Ｅ）に続く工程である。レベリングガラス板２８０をヘッドＩＣチップ集合体１６５のバンプ８４側に押し付ける。この押しつけによって、各バンプ８４の尖っている部分８４ａが潰され、高分子ポリパラキシリレン蒸着膜１１０のうちバンプ８４の尖っている部分８４ａに付いている部分が押し退けられる。
【００７８】
レベリングガラス板２８０を上げると、図２７（Ｄ）に示すように、バンプ８４の平坦とされた先端８４ｂが高分子ポリパラキシリレン蒸着膜１１０で覆われていずバンプ８４自体の材料が露出しているヘッドＩＣチップ８０Ｂが並んでいるヘッドＩＣチップ集合体１６６が得られる。
図２８（Ａ）乃至（Ｄ）は、ヘッドアセンブリを製造する別の方法を示す。
【００７９】
Ａｕ製のバンプ８４Ａは、チップ本体ではなく、サスペンション５１側に設けてある。
図２８（Ｃ）に示すように、バンプ８４Ａは、サスペンション５１の電極５８上に形成してある。バンプ８４Ａは、上端に尖った端部８４Ａａを有する。
図２８（Ａ）、（Ｂ）に示すように、ヘッドＩＣチップ８０Ｅは、シリコン製のチップ本体８１の下面８１ａに集積回路８２及びＡｌ製の電極８３が形成してあり、全体が高分子ポリパラキシリレン蒸着膜１１０で覆われている構成である。
【００８０】
図２８（Ｄ）に示すように、ヘッドＩＣチップ８０Ｅは、超音波を加えることによって、バンプ８４Ａの尖った端部８４Ａａが潰され、電極８３がバンプ８４Ａと接合されて実装される。超音波実装の過程で、電極８３を覆っていた高分子ポリパラキシリレン蒸着膜１１０は除去される。ここで、バンプ８４Ａの上端が尖っているため、この高分子ポリパラキシリレン蒸着膜１１０の除去はより効果的になされる。
【００８１】
また、図７に示すヘッドＩＣチップ８０Ａに代えて、図１２に示すヘッドＩＣチップ８０Ｄを搭載してもよい。ヘッドＩＣチップ８０Ｄは、バンプ形成面である下面８１ａに対して背面、即ち、上面８１ｂの高分子ポリパラキシリレン蒸着膜１１０が一部除去されており、チップ本体８１の上面８１ｂの一部が露出している構成である。１４５はチップ本体８１の上面８１ｂのうち露出している部分である。露出している部分１４５は、高分子ポリパラキシリレン蒸着膜１１０をチップ本体８１の全体に形成した後に、チップ本体８１の上面８１ｂの部分に例えばプラズマ処理することによって形成することが出来る。ヘッドＩＣチップ８０Ｄが動作して熱が発生したときに、チップ本体８１の上面８１ｂの露出している部分については、チップ本体８１から直接に空気中に熱が逃がされる。よって、図７に示すヘッドＩＣチップ８０Ａのようにバンプ形成部分だけを除いて高分子ポリパラキシリレン蒸着膜１１０を形成した構成に比べて、良好な放熱特性を有する。高分子ポリパラキシリレン蒸着膜１１０は樹脂材料であり、一般的に熱伝導性が良くないためである。
【００８２】
なお、発塵は主にチップ本体８１のコーナ部の欠けによって発生する。よって、チップ本体８１の上面８１ｂの中央部に蒸着膜１１０が存在していなくても、発塵の問題は起きない。また、チップ本体８１の上面８１ｂの露出している部分に、極く薄いヒートシンクを搭載することも可能である。
図２９（Ａ）乃至（Ｅ）は、上記の図１２に示すヘッドＩＣチップ８０Ｄを製造する方法を示す。
【００８３】
図２９（Ａ）及び（Ｂ）に示すように、バンプ付きウェハ１６０のバンプ８４が形成されていない面にフィルム１７１を接着する。次いで、同図（Ｃ）に示すように、フィルム１７１が接着されたバンプ付きウェハ１６０を、バンプ８４が上側となる向きで、ダイシングテーブル１７２上に搭載し、高速回転するダイシングソー１７３を使用して、ウェハ１６１をマトリクス状にダイシングして複数のチップ１６２に切り出す。切り出された各チップ１６２は、飛散してばらばらにはならないで、フィルム１７１上に接着されたまま保たれており、整列している。
【００８４】
次いで、ダイシングされたウェハを、化学蒸着装置の内部に設けてあるフィルム吸引装置２９０に固定して、ポンプ２９１で吸引を行なう。
フィルム吸引装置２９０は、支持板部材２９２を有する。支持板部材２９２は、複数の吸引孔２９２ａと円柱形の支持凸部２９２ｂとを有する。支持凸部２９２ｂは、マトリクス状にダイシングされた複数のチップ１６２の夫々の中央を支持するように配置してある。
【００８５】
ダイシングされたウェハをフィルム吸引装置２９０に固定して、ポンプ２９１で吸引を行なうと、図２９（Ｄ）に示すように、フィルム１７１のうち支持凸部２９２ｂで押さえられている個所の間の部分が、チップ１６２より剥離される。即ち、上方から見ると、フィルム１７１のうち、個々のチップ１６２の四角の面１６２ｂの中央に接着されている部分は剥離されずに接着されたままの状態にあり、四角の面１６２ｂの周囲の部分に接着されている部分が剥離される。よって、面１６２ｂのうち周囲の部分に空間２９３が形成される。この空間２９３はダイシング溝１６３とつながっている。
【００８６】
この状態で化学蒸着を行なう。気体は、ダイシング溝１６３を通って上記空間２９３の内部にまで入り込む。よって、高分子ポリパラキシリレン蒸着膜１１０が図２９（Ｅ）に示すように形成される。チップ１６２の面１６２ｂについてみると、蒸着膜１１０は上記の空間２９３に対応する周囲の部分には形成され、フィルム１７１が接着されている中央の部分には形成されない。これによって、ヘッドＩＣチップ８０Ｄが製造される。
【００８７】
また、図７に示すヘッドＩＣチップ８０Ａに代えて、図３０に示すヘッドＩＣチップ８０Ｅを搭載してもよい。ヘッドＩＣチップ８０Ｅは、高分子ポリパラキシリレン蒸着膜１１０が上面８１ｂと周囲の側面８１ｃに形成されており、下面８１ａ及びバンプ８４の表面には形成されていない構成である。
図３１（Ａ）乃至（Ｅ）は、図３０のＩＣチップ８０Ｅの製造方法を示す。図３１（Ａ）及び（Ｂ）に示すように、バンプ付きウェハ１６０のバンプ８４が形成されているバンプ形成面に、フィルム３００を接着する。フィルム３００は、凹凸の状態とされており、バンプ８４を覆って、且つ、ダイシングソーの切りしろに沿って接着してある。即ち、フィルム３００は、切り出されてチップとなる各部分の全周囲に沿って接着してあり、各部分を個別に覆っている。３０１は接着してある部分である。切り出された場合に一つのチップ１６２となる部分についてみると、フィルム３００は、図３１（Ｂ）に示すように、チップ１６２となる部分の周囲に沿って接着してある。また、フィルム３００は、別の平らなフィルム３０２の上に接着してある。
【００８８】
次いで、ダイシングソーを使用して、ウェハ１６１及びフィルム３００をマトリクス状にダイシングして複数のチップ１６２に切り出す。切り出された各チップ１６２は、ばらばらにはならないで、フィルム３０２上に保たれている。また、各チップ１６２の下面８１ａは、フィルム３００によって覆われている。
この状態で化学蒸着を行なう。高分子ポリパラキシリレン蒸着膜１１０が図３１（Ｄ）に示すように形成される。高分子ポリパラキシリレン蒸着膜１１０は、上面８１ｂと周囲の側面８１ｃに形成され、下面８１ａには形成されない。
【００８９】
最後に、図３１（Ｄ）に示すように、フィルム３０２を剥離する。このとき、フィルム３００はチップ１６２の下面８１ａから剥離されて除去される。これによって、ヘッドＩＣチップ８０Ｅが製造される。
また、図７に示すヘッドＩＣチップ８０Ａに代えて、図３２に示すヘッドＩＣチップ８０Ｆを搭載してもよい。ヘッドＩＣチップ８０Ｆは、チップ本体８１の下面８１ａにアンダーフィル層３１０を有し、バンプ８４の平坦化されている頭頂部８４ｂがアンダーフィル層３１０の平坦な下面３１０ａに露出しており、且つ、高分子ポリパラキシリレン蒸着膜１１０がチップ本体８１の上面８１ｂと周囲の側面８１ｃ及びアンダーフィル層３１０の周囲の側面３１０ｂに形成されている構成である。
【００９０】
このヘッドＩＣチップ８０Ｆは、集積回路８２がアンダーフィル層３１０によって保護されている。また、このヘッドＩＣチップ８０Ｆを使用すれば、サスペンション５１上に搭載した後に、アンダーフィルを注入する工程が必要でなくなり、ヘッドアセンブリの製造が効率良く行なわれる。
図３３（Ａ）乃至（Ｆ）は、図３２のＩＣチップ８０Ｆの製造方法を示す。図３３（Ａ）及び（Ｂ）に示すように、バンプ付きウェハ１６０のバンプ８４が形成されている面に、Ｂステージ型の樹脂製のアンダーフィル材をスピンコート法によって塗布し、仮硬化（Ｂステージ化）させて、バンプ８４を完全に覆う厚さのアンダーフィル層３１１を形成する。この仮硬化は、この後の加工を容易にするために必要である。仮硬化は、アンダーフィル材が熱硬化型の樹脂である場合には、所定の熱を加えることによって行なわれ、アンダーフィル材が光硬化型の樹脂である場合には、所定の光を照射することによって行なわれる。アンダーフィル材が溶剤に融解させた熱可塑性の樹脂である場合には、溶剤を揮発させることによって、固体化される。
【００９１】
次いで、図３３（Ｃ）に示すように、ウェハ１６０を反転させて、仮硬化されたアンダーフィル層３１１側を下向きとしてダイシングテーブル１７２上に搭載し、高速回転するダイシングソー１７３を使用して、ウェハ１６１をマトリクス状にダイシングして複数のチップ１６２に切り出す。ダイシングは、仮硬化されたアンダーフィル層３１１の厚さの途中まで行なう。これは、ダイシングソー１７３がダイシングテーブル１７２と当たって欠けることが起きないようにするため、及び、切り出された各チップ１６２がばらばらにはなって飛散しないようにするためである。３１２は仮硬化されたアンダーフィル層３１１に形成された溝である。
【００９２】
次いで、図３３（Ｄ）に示すように、ダイシングされたウェハ１６０をダイシングテーブル１７２ごと蒸着槽に入れて、化学蒸着を行ない、高分子ポリパラキシリレン蒸着膜１１０を形成する。蒸着膜１１０は各チップ１６２の上面及び周囲の側面、及び仮硬化されたアンダーフィル層３１１のダイシングされた溝の内面、及び仮硬化されたアンダーフィル層３１１の周囲の側面に形成される。
【００９３】
次いで、図３３（Ｅ）に示すように、蒸着膜が形成されたウェハ１６０全体を反転させて、研磨機の研磨テーブル３１３上に搭載する。各チップ１６２は仮硬化されたアンダーフィル層３１１によってつなっがっているため、全部のチップ１６２が一括して反転される。また、ウェハ１６０は研磨テーブル３１３の吸引孔３１３ａによって吸引されており、研磨テーブル３１３上に真空吸着される。
【００９４】
最後に、図３３（Ｄ）に示すように、研削砥石３１４を使用し、必要に応じて純水で洗浄を行いつつ、仮硬化されたアンダーフィル層３１１を研磨する。研磨は、上記溝３１２の底に到る深さであって、且つ、バンプ８４が露出する深さまで行なう。これによって、図３２に示すヘッドＩＣチップ８０Ｆが製造される。なお、研磨テーブル３１３の吸引孔３１３ａは、各チップ１６２に対応して形成されており、各チップ１６２が研磨テーブル３１３上に真空吸着され、個片となったチップ１６２が飛散することが防止される。
【００９５】
また、図７に示すヘッドＩＣチップ８０Ａに代えて、図３４に示すヘッドＩＣチップ８０Ｇを搭載してもよい。ヘッドＩＣチップ８０Ｇは、図１２に示すヘッドＩＣチップ８０Ｄと、図３２に示すヘッドＩＣチップ８０Ｆとを組み合わせた構造である。ヘッドＩＣチップ８０Ｇは、チップ本体８１の下面８１ａにアンダーフィル層３１０を有し、バンプ８４の平坦化されている頭頂部８４ｂがアンダーフィル層３１０の平坦な下面３１０ａに露出しており、且つ、高分子ポリパラキシリレン蒸着膜１１０がチップ本体８１の上面８１ｂのうち周囲の部分と周囲の側面８１ｃ及びアンダーフィル層３１０の周囲の側面３１０ｂに形成されている構成である。チップ本体８１の上面８１ｂのうち中央の部分１４５は露出している。
【００９６】
ヘッドＩＣチップ８０Ｇが動作して熱が発生したときに、チップ本体８１の上面８１ｂの露出している部分については、チップ本体８１から直接に空気中に熱が逃がされる。よって、図３２に示すヘッドＩＣチップ８０Ｈのようにバンプ形成部分だけを除いて高分子ポリパラキシリレン蒸着膜１１０を形成した構成に比べて、良好な放熱特性を有する。高分子ポリパラキシリレン蒸着膜１１０は樹脂材料であり、一般的に熱伝導性が良くないためである。
【００９７】
なお、発塵は主にチップ本体８１のコーナ部の欠けによって発生する。よって、チップ本体８１の上面８１ｂの中央部に蒸着膜１１０が存在していなくても、発塵の問題は起きない。
図３５（Ａ）乃至（Ｆ）は、図３４のＩＣチップ８０Ｇの製造方法を示す。この製造方法は、化学蒸着を行なう工程以外は、前記の図３３（Ａ）乃至（Ｆ）に示すＩＣチップ８０Ｆの製造方法と同じである。化学蒸着は、図３５（Ｄ）に示すように、押さえ治具３２０をダイシングされたウェハ１６０上に押し付けた状態で行なう。押さえ治具３２０の各凸部３２１が各チップ１６２の上面の中央部に密着した状態となって、各チップ１６２の上面の中央部には高分子ポリパラキシリレン蒸着膜１１０は形成されない。化学蒸着を行なった後に、押さえ治具３２０を取り外す。
【００９８】
アンダーフィル層３１１が存在するため、押さえ治具３２０で押し付けても、バンプ８４の損傷は起きない。
また、図７に示すヘッドＩＣチップ８０Ａに代えて、図３６に示すヘッドＩＣチップ８０Ｈを搭載してもよい。ヘッドＩＣチップ８０Ｈは、図３４に示すヘッドＩＣチップ８０Ｇのチップ本体８１の上面８１ｂのうち露出している中央の部分１４５に、熱伝導性の良い金属製の放熱部材３３０が、樹脂の中に無機フィラー或いは金属フィラーを分散させた熱伝導性の良い接着剤３３１によって接着されている構造である。
【００９９】
このヘッドＩＣチップ８０Ｈは、図３４に示すヘッドＩＣチップ８０Ｇより高い放熱効率を有する。
また、図７に示すヘッドＩＣチップ８０Ａに代えて、図３７に示すヘッドＩＣチップ８０Ｉを搭載してもよい。ヘッドＩＣチップ８０Ｉは、図３２に示すヘッドＩＣチップ８０Ｆの変形例である。チップ本体８１の下面８１ａには、集積回路８２の対角線上であって集積回路８２の外側の部分に、アライメントマーク３４０、３４１が形成してある。チップ本体８１の下面８１ａのアンダーフィル層３１０には、アライメントマーク３４０、３４１に対応する部位に覗き用の開口３４２、３４３が形成してある。開口３４２、３４３はアンダーフィル層３１０を形成する際に例えばマスキングをすることによって形成される。
【０１００】
ヘッドＩＣチップ８０Ｉをチップ本体８１の下面８１ａ側からみた場合に、開口３４２内にアライメントマーク３４０が見え、開口３４３内にアライメントマーク３４１が見える。
ヘッドＩＣチップ８０Ｉは、このアライメントマーク３４０、３４１を基準にして、アライメントされてサスペンション５１上に精度良く位置決めされて搭載される。
【０１０１】
また、アライメントについては、アンダーフィル層３１０自体にアライメントマークを有する構成とすることも出来る。また、Ｘ線撮像を利用して、アライメントを行なうこともできる。
なお、図３８は、バンプ付きウェハ１６０をダイシングするときに、個片とされたヘッドＩＣチップ８１が飛散しないようにする構成を示す。
【０１０２】
図３８（Ａ）中、３５０は接着フィルムであり、フィルム本体３５１とこの上面の接着層３５２及び下面の接着層３５４とよりなる。フィルム本体３５１には、バンプ付きウェハ１６０の各バンプ８４に対応した配置で凹部３５３が形成してある。凹部３５３はバンプ８４より少し大きいサイズであり、内面には接着層３５２は形成されていない。
【０１０３】
バンプ付きウェハ１６０は、図３８（Ｂ）に示すように、各バンプ８４が対応する凹部３５３内に収容され、ウェハ１６１の下面を接着フィルム３５０に接着された状態とされる。各バンプ８４が凹部３５３内に収容されていることによって、バンプ８４が邪魔とならず、ウェハ１６１の下面が接着フィルム３５０にしっかりと接着される。接着フィルム３５０はステージ３６０上に接着されている。
【０１０４】
この状態で、ダイシングソー１７３を使用して、ウェハ１６１がマトリクス状にダイシングされ、バンプ付きウェハ１６０は個片のヘッドＩＣチップ８１とされる。個片のヘッドＩＣチップ８１には、ダイシングするときに作用する応力によって、飛散させるような力が作用する。
しかし、個片とされたヘッドＩＣチップ８１は、接着フィルム３５０にしっかりと接着されているため、接着フィルム３５０に接着された状態に保たれ、飛散することは発生しない。
【０１０５】
ダイシング終了後の実装のときに、ヘッドＩＣチップ８１が一つづ接着フィルム３５０から剥離される。バンプ８４は接着されていないため、ヘッドＩＣチップ８１を接着フィルム３５０から剥離するときに、バンプ８４が取れてしまう事故は起きない。
なお、ダイシング装置を、ダイシング時に切り出されたチップを上から押さえるチップ押さえ部を有する構成とし、チップ押さえ部が切り出されたチップを上から押さえながらダイシングを行なうことによって、ダイシング時に切り出されたチップが飛散されないように出来る。
【０１０６】
〔第３実施例〕
図１３は本発明の第２実施例になるヘッドアセンブリ５０Ｂを示す。このヘッドアセンブリ５０Ｂは、ヘッドＩＣチップ８０Ｃのチップ本体８１Ｃが図１４に示すようにその四角形の上面８１Ｃｂの周囲が面取りされており、上面８１Ｃｂと全部の側面８１Ｃｃとの間に斜面８１Ｃｄが形成されている形状であり、図３中の高分子ポリパラキシリレン蒸着膜１１０の代わりに、低粘度ＵＶ硬化性樹脂塗布膜１６０が形成されていることを除いて、図３のヘッドアセンブリ５０と同じである。よって、図１３中、図３に示す構成部分と同じ構成部分には、同じ符号を付し、その説明は省略する。
【０１０７】
図１３中、拡大して示すように、低粘度ＵＶ硬化性樹脂塗布膜１６０は、後述するようにディスペンスして形成してあり、チップ本体８１Ｃの上面８１Ｃｂ、全部の斜面８１Ｃｄ及び全部の側面８１Ｃｃと、アンダーフィル８５の周側面８５ａとを覆っている。低粘度ＵＶ硬化性樹脂塗布膜１６０のチップ本体８１Ａの上面８１Ａｂ上の厚さｔは５０μｍより薄く、低粘度ＵＶ硬化性樹脂塗布膜１６０の表面の高さＨ１は、ヘッドスライダ７０の上面の高さＨ２より低い位置に位置している。よって、ヘッドアセンブリ５０Ｂは、ヘッドＩＣチップ８０Ｃがハードディスクに当たる虞れなくハードディスク装置に適用される。
【０１０８】
このチップ本体８１Ｃの上面８１Ｃｂと全部の斜面８１Ｃｄと全部の側面８１Ｃｃと低粘度ＵＶ硬化性樹脂塗布膜１６０によって覆われているため、チップ本体８１Ａから微小なシリコン異物が分離することが制限され、微小なシリコン異物の塵埃は発生しない。
低粘度ＵＶ硬化性樹脂塗布膜１６０を形成する低粘度ＵＶ硬化性樹脂は、以下の性質を有する。▲１▼粘度が７００ｃｐｓ（centipoise) と低い。▲２▼シリコンとは相性が良く、ステンレスとは相性が悪い。即ち、シリコンとのは濡れ性が良好であり、形成された膜は洗浄に耐える膜強さを有し、ステンレスとは濡れ性が良くない。▲３▼純度が高い。即ち、不純物の含有量が少なく、よって、ガスの発生が少ない。
【０１０９】
具体的には、上記の低粘度ＵＶ硬化性樹脂は、ウレタン アクリレート（urethane acrylate)又はメタクリレート（ｍethacrylate)等のアクリル系樹脂である。
この低粘度ＵＶ硬化性樹脂塗布膜１６０を形成するには、先ずは、図１５に示すように、精密ディスペンサ１７０を使用して、例えば粘度が７００ｃｐｓと低いＵＶ硬化性樹脂を精密に制御された量、サスペンション５１上に搭載してあるヘッドＩＣチップ８０Ｃの中央上に滴下する。この滴下されたＵＶ硬化性樹脂は、粘度が７００ｃｐｓと低いため、矢印１７１に示すようにチップ本体８１Ｃの上面８１Ｃｂに拡がり、斜面８１Ｃｄを矢印１７２に示すように流れて、側面８１Ｃｃにまで拡がって、チップ本体８１Ｃの上面８１Ｃｂ、斜面８１Ｃｄ及び側面８１Ｃｃを覆い、更には、アンダーフィル８５の周側面８５ａを覆う状態となる。上記斜面８１Ｃｄが存在するため、ＵＶ硬化性樹脂は流れ易くなっている。この後に、紫外線を照射して、樹脂塗布膜を硬化させる。よって、ヘッドＩＣチップ８０Ｃからの発塵を抑制する塗布膜が簡単に形成される。
【０１１０】
上記の図７のヘッドアセンブリ５０Ａも図１３のヘッドアセンブリ５０Ｂも、図２のヘッドアセンブリ５０と同じく、図５に示すようにハードディスク装置内に組み込まれる。
上記のＵＶ硬化性樹脂以外に熱硬化樹脂も使用可能である。使用できる具体的な熱硬化樹脂としては、エポキシ系樹脂がある。
【０１１１】
また、上記ヘッドＩＣチップ８０、８０Ａ、８０Ｂ、８０Ｃのチップ本体８１、８１Ａ、８１Ｂ、８１Ｃが、シリコンの他、ＧａＡｓ（ガリウムヒ素）であっても、本発明は適用可能である。
なお、本発明は以下の内容を有する。
（１）図１７に示すヘッドＩＣチップの製造方法。
【０１１２】
即ち、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、
バンプが形成してあるバンプ付きウェハの上面及び下面に膜を形成する第１の膜形成工程と、
該上面及び下面に膜が形成されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、
ダイシングによって発生した膜めくれ部をレーザ又は化学処理によって溶解させて除去する工程と、
ダイシングされて切り出されて並んでいる各チップの周側面に膜を形成する第２の膜形成工程とを有するヘッドＩＣチップの製造方法。
【０１１３】
このヘッドＩＣチップの製造方法によれば、膜めくれ部を除去してから膜を形成するため、チップの周側面について高品質の膜が形成される。
（２）図１８に示すヘッドＩＣチップの製造方法。
即ち、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、
バンプが形成してあるバンプ付きウェハの上面及び下面に膜を形成する第１の膜形成工程と、
レーザを照射して上記上面及び下面に形成された膜をダイシングしろより広い幅で除去する工程と、
膜がダイシングしろより広い幅で除去されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、
ダイシングされて切り出されて並んでいる各チップの周側面に膜を形成する第２の膜形成工程とを有するヘッドＩＣチップの製造方法。
【０１１４】
このヘッドＩＣチップの製造方法によれば、ダイシングに伴う膜めくれ部が発生しない。よって、チップの周側面について高品質の膜が形成される。
（３）図１９に示すヘッドＩＣチップの製造方法。
即ち、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、
バンプが形成してあるバンプ付きウェハの上面及び下面に、ダイシングしろより広い幅でマスクによってマスキングを行なう工程と、
マスキングされたバンプ付きウェハの上面及び下面に膜を形成する第１の膜形成工程と、
上記マスクを取り外して、上記上面及び下面に形成された膜をダイシングしろより広い幅で除去する工程と、
膜がダイシングしろより広い幅で除去されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、
ダイシングされて切り出されて並んでいる各チップの周側面に膜を形成する第２の膜形成工程とを有するヘッドＩＣチップの製造方法。
【０１１５】
このヘッドＩＣチップの製造方法によれば、ダイシングに伴う膜めくれ部が発生しない。よって、チップの周側面について高品質の膜が形成される。
（４） バンプが形成してあるバンプ付きウェハをダイシングするダイシング装置において、
ダイシング時に切り出されたチップを上から押さえるチップ押さえ部を有する構成とし、チップ押さえ部が切り出されたチップを上から押さえながらダイシングを行なうことによって、ダイシング時に切り出されたチップが飛散されないようにした構成のダイシング装置。
【０１１６】
（５） 図３８に示すバンプ付きウェハのダイシング方法。
即ち、バンプが形成してあるバンプ付きウェハをダイシングする方法において、
バンプに対応した配置でバンプに対応した大きさの凹部が形成してあり、該凹部の内面は接着層を有しない構成の接着フィルムを使用し、
上記バンプ付きウェハを、各バンプが対応する凹部内に収容され、ウェハの下面を接着フィルムに接着された状態で、ダイシングするダイシング方法。
【０１１７】
このダイシング方法によれば、個片とされたヘッドＩＣチップは、接着フィルムにしっかりと接着されているため、接着フィルムに接着された状態に保たれ、飛散することは発生しない。
（６）図３４に示す半導体部品。
即ち、チップ本体の下面に集積回路及びバンプを有する半導体部品において、
該チップ本体の下面にアンダーフィル層を有し、
上記バンプの頭頂部が該アンダーフィル層の下面に露出しており、
上記チップ本体の上面のうちの周囲の部分及び周囲の側面、及びアンダーフィル層の周囲の側面が膜によって覆われ、
上記チップ本体の上面のうちの中央部はチップ本体が露出している構成としたことを特徴とする半導体部品。
【０１１８】
この半導体部品は、チップ本体の上面の全面が膜によって覆われている構成に比べて、放熱性が良い。
（７）図３６に示す半導体部品。
即ち、チップ本体の下面に集積回路及びバンプを有する半導体部品において、
該チップ本体の下面にアンダーフィル層を有し、
上記バンプの頭頂部が該アンダーフィル層の下面に露出しており、
上記チップ本体の上面のうちの周囲の部分及び周囲の側面、及びアンダーフィル層の周囲の側面が膜によって覆われ、
上記チップ本体の上面のうちチップ本体が露出して中央部に、放熱部材が設けてある構成としたことを特徴とする半導体部品。
【０１１９】
この半導体部品は、チップ本体の上面の中央部が膜によって覆われていず、チップ本体の上面が露出している構成に比べて、放熱性が良い。
（８）図２３に示すヘッドＩＣチップの製造方法。
即ち、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、
ヘッドＩＣチップの大きさに対応する大きさのくぼみを有するパレットを使用し、
バンプを有するヘッドＩＣチップを、フェイスダウンの姿勢で、上記パレットのくぼみ内に収め、
この状態で蒸着を行なって膜を形成するヘッドＩＣチップの製造方法。
【０１２０】
このヘッドＩＣチップの製造方法によれば、ラジカルモノマはくぼみの内部に侵入しにくく、バンプの表面に形成される膜の厚さを薄く出来る。
（８）図２６に示すヘッドＩＣチップの製造方法。
即ち、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、
バンプを有するヘッドＩＣチップのバンプの先端部に溶解が可能である溶解可能剤を付着させ、
この後に、蒸着を行なって、ヘッドＩＣチップの全体に膜を形成し、
この後に、上記バンプの先端部の溶解可能剤を溶解させて除去してバンプの先端部を露出させるようにしたことを特徴とするヘッドＩＣチップの製造方法。
【０１２１】
このヘッドＩＣチップの製造方法によれば、チップ本体は膜を有し、バンプの先端に膜を有しないヘッドＩＣチップを簡単に製造することが出来る。
（９）図２８に示すヘッドアセンブリの製造方法。
即ち、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップが搭載してあるヘッドアセンブリの製造方法において、
バンプをサスペンション側に設け、
チップ本体の下面に集積回路及び電極が形成してあり、全体が膜で覆われている構成ヘッドＩＣチップを、超音波を加えて、上記電極をサスペンション上のバンプと接合させて実装するヘッドアセンブリの製造方法。
【０１２２】
このヘッドアセンブリの製造方法によれば、接合部分から膜が排除された状態で、ヘッドＩＣチップをサスペンションに搭載することが出来る。
【０１２３】
【発明の効果】
以上説明したように、請求項１の発明の発明は、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において；バンプが形成してあるバンプ付きウェハの上面及び下面に膜を形成する第１の膜形成工程と；該上面及び下面に膜が形成されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と；ダイシングされて切り出されて並んでいる各チップの周側面に膜を形成する第２の膜形成工程とを有するようにしたものであるため、チップ本体の上面、下面、及び周側面に膜を有するヘッドＩＣチップを、生産性良く製造することが出来る。
【０１３１】
請求項２の発明は、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において；ウェハにバンプが形成してあるバンプ付きウェハのバンプが形成されていない面にフィルムを接着する工程と；フィルムが接着されたバンプ付きウェハを、フィルムは切断せずに、ウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と；上記フィルムを、切り出されてフィルム上に並んでいる各チップ毎に、周囲の部分に限定して剥離させる剥離工程と；上記フィルムが、各チップ毎に、周囲の部分に限定して剥離されている状態で、各チップに膜を形成する膜形成工程とを有するようにしたものであるため、チップ本体の上面の中央部が膜によって覆われずに露出している構成のヘッドＩＣチップを、生産性良く製造することが出来る。
【０１３２】
請求項３の発明は、搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において；フィルムを、バンプが形成してあるバンプ付きウェハの該バンプが形成してあるバンプ形成面を、切り出されてチップとなる部分を個別に覆うように、上記バンプ付きウェハに接着するフィルム接着工程と；該フィルムが接着されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と；ダイシングされて切り出されて並んでおり、バンプ形成面がフィルムで覆われている各チップに膜を形成する膜形成工程とを有するようにしたものであるため、チップ本体の上面及び周側面に膜を有するヘッドＩＣチップを、生産性良く製造することが出来る。
【０１３３】
請求項４の発明は、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップを搭載する工程と、該搭載された該ヘッドＩＣチップのチップ本体を覆う膜を形成する膜形成工程とよりなるヘッドアセンブリの製造方法において；該膜形成工程を；表面張力がチップ本体に対する濡れ性より小さい樹脂を、ノズルよりチップ本体の上面に上記膜を形成するに必要な量より多く供給し；該ノズルを形成する膜の厚さに対応する高さまでチップ本体の上面に近づけ；チップ本体に対する濡れ性より小さい吸引力でもって余剰の樹脂を吸引して取り除くようにして行なうようにしたものであるため、ヘッドＩＣチップのチップ本体を覆う所定の厚さの膜を、樹脂を塗布することによって形成することが出来る。
【０１３６】
請求項５の発明は、チップ本体の下面に集積回路及びバンプを有する半導体部品において；該チップ本体の下面にアンダーフィル層を有し；上記バンプの頭頂部が該アンダーフィル層の下面に露出しており；上記チップ本体の上面及び周囲の側面、及びアンダーフィル層の周囲の側面が膜によって覆われた構成としたものであるため、集積回路がアンダーフィル層によって保護された構造を実現出来る。また、半導体部品をサスペンション上に搭載した後に、アンダーフィルを注入する工程が必要でなくなり、ヘッドアセンブリの製造を効率良く行なうことが出来る。
【０１３７】
請求項６の発明は、チップ本体の下面に集積回路及びバンプを有する半導体部品において；該チップ本体は下面のうち該集積回路の外側の位置にアライメントマークを有し；該チップ本体の下面にアンダーフィル層を有し；上記バンプの頭頂部が該アンダーフィル層の下面に露出しており；該アンダーフィル層のうち上記アライメントマークの位置に開口が形成してあり；上記チップ本体の上面及び周囲の側面、及びアンダーフィル層の周囲の側面が膜によって覆われた構成としたものであるため、アライメントマークを基準にして、アライメントされて、精度良く位置決めされて搭載させることが出来る。集積回路がアンダーフィル層によって保護された構造を実現出来る。また、半導体部品をサスペンション上に搭載した後に、アンダーフィルを注入する工程が必要でなくなり、ヘッドアセンブリの製造を効率良く行なうことが出来る。
【図面の簡単な説明】
【図１】従来のヘッドアセンブリを示す図である。
【図２】本発明の第１実施例になるヘッドアセンブリを示す図である。
【図３】ヘッドＩＣチップの搭載を説明する図である。
【図４】Ａｕバンプの形成を説明する図である。
【図５】図２のヘッドアセンブリが適用されたハードディスク装置を示す図である。
【図６】図２のヘッドアセンブリ中の高分子ポリパラキシリレン蒸着膜を形成する設備を示す図である。
【図７】本発明の第２実施例になるヘッドアセンブリを示す図である。
【図８】ヘッドＩＣチップの搭載を説明する図である。
【図９】ヘッドＩＣチップの第２の実施例を示す図である。
【図１０】図９のヘッドＩＣチップを製造する第１の方法を示す図である。
【図１１】図９のヘッドＩＣチップを製造する第２の方法を示す図である。
【図１２】ヘッドＩＣチップの第３の実施例を示す図である。
【図１３】本発明の第３実施例になるヘッドアセンブリを示す図である。
【図１４】図１３中のヘッドＩＣチップの斜視図である。
【図１５】図１３中の低粘度ＵＶ硬化性樹脂塗布膜の形成方法を説明する図である。
【図１６】図８のヘッドＩＣチップを製造する第１の方法を示す図である。
【図１７】図８のヘッドＩＣチップを製造する第２の方法を示す図である。
【図１８】図８のヘッドＩＣチップを製造する第３の方法を示す図である。
【図１９】図８のヘッドＩＣチップを製造する第４の方法を示す図である。
【図２０】膜形成装置を示す図である。
【図２１】図２０の膜形成装置による膜形成を説明する図である。
【図２２】図２１に続く膜形成を説明する図である。
【図２３】図９のヘッドＩＣチップを製造する第３の方法を示す図である。
【図２４】図９のヘッドＩＣチップを製造する第４の方法を示す図である。
【図２５】図９のヘッドＩＣチップを製造する第５の方法を示す図である。
【図２６】図９のヘッドＩＣチップを製造する第６の方法を示す図である。
【図２７】図９のヘッドＩＣチップを製造する第７の方法を示す図である。
【図２８】図７のヘッドアセンブリを製造する別の方法を示す図である。
【図２９】図１２のヘッドＩＣチップの製造方法を示す図である。
【図３０】ヘッドＩＣチップの第４の実施例を示す図である。
【図３１】図３０のヘッドＩＣチップの製造方法を示す図である。
【図３２】ヘッドＩＣチップの第５の実施例を示す図である。
【図３３】図３２のヘッドＩＣチップの製造方法を示す図である。
【図３４】ヘッドＩＣチップの第６の実施例を示す図である。
【図３５】図３４のヘッドＩＣチップの製造方法を示す図である。
【図３６】ヘッドＩＣチップの第７の実施例を示す図である。
【図３７】ヘッドＩＣチップの第８の実施例を示す図である。
【図３８】バンプ付きウェハをダイシングするときの状態を示す図である。
【符号の説明】
５０，５０Ａ，５０Ｂ ヘッドアセンブリ
５１ サスペンション
５２ ジンバル部
５３ ヘッドＩＣチップ搭載部
５４ 極薄いステンレス板
５５ 配線パターン
５６、５７ ポリイミド層
５８ 電極
５９ Ｃｕのベース部
６０ Ｎｉ膜
６１ Ａｕ膜
７０ ヘッドスライダ
７２ 磁気ヘッド
８０、８０Ａ，８０Ｂ，８０Ｃ ヘッドＩＣチップ
８１，８１Ｃ シリコン製チップ本体
８１Ｃｄ 斜面
８２ 集積回路
８３ Ａｌ製の電極
８４ Ａｕ製のバンプ
１００ ハードディスク装置
１０１ ハウジング
１０２ ハードディスク
１０３ アクチュエータ
１０４ アーム
１１０、１１０ａ 高分子ポリパラキシリレン蒸着膜
１６０ 低粘度ＵＶ硬化性樹脂塗布膜
１６２ チップ
１６３ ダイシング溝
１６５ ヘッドＩＣチップ集合体
１６４ 膜めくれ部
１６６ 蒸着膜が除去された部分
１７１ フィルム
１７２ ダイシングテーブル
１７３ ダイシングソー
１７４、１８０、１８１ レーザ
１７５ 塩酸
２００ 膜形成装置
２０５ レーザ変位計
２０６ ノズル
２１０ 紫外線照射機
２０８ ポンプ
２２１ アクリル系の紫外線硬化性樹脂
２２３ 樹脂膜
２２４ 硬化された樹脂膜
２４０ パレット
２４１ くぼみ
２６１ パープルオロポリエーテル油
２６４ 粘着テープ
２７１ 溶解松やに
２９０ フィルム吸引装置
２９１ ポンプ
２９２ 支持板部材
２９２ａ 吸引孔
２９２ｂ 円柱形の支持凸部
２９３ 空間
３００ フィルム
３０１ 接着してある部分
３１１ 仮硬化されたアンダーフィル層
３１４ 研削砥石
３４０、３４１ アライメントマーク
３４２、３４３ 開口
３５０ 接着フィルム
３５１ フィルム本体
３５２、３５４ 接着層
３５３ 凹部[0001]
BACKGROUND OF THE INVENTION
  The present inventionFor manufacturing method of head IC chipRelated.
  As shown in FIG. 5, the hard disk device has a structure in which a head assembly is incorporated in the tip of an arm driven by a hard disk and an actuator that rotate at high speed inside a sealed housing. The head assembly has a configuration in which a head slider and a head IC chip are mounted on a suspension. The head slider has a magnetic head formed by thin film technology. This magnetic head has an inductive head and a magnetoresistive head. The head slider floats on the order of submicron from the hard disk that rotates at high speed. The inductive head writes information to the hard disk, and the magnetoresistive head reads information recorded on the hard disk. The head IC chip has a role of controlling the magnetic head, for example, amplifying a weak signal read by the magnetoresistive head.
[0002]
This hard disk device is free from dust due to the fact that the head slider floats on the order of submicron from the hard disk rotating at high speed. This is because dust causes a so-called head crash.
Therefore, the head assembly is required to have a structure that hardly generates dust.
[0003]
[Prior art]
FIG. 1 shows a conventional head assembly 10. In the head assembly 10, a head slider 20 is mounted on the gimbal portion 12 at the tip of the suspension 11, and a head IC chip 30 is mounted face down on a head IC chip mounting portion 15 in the center of the suspension 11. It is a configuration. The head IC chip 30 is bare, and the silicon chip body 31 is exposed.
[0004]
[Problems to be solved by the invention]
Silicon or GaAs (gallium arsenide) serving as the base substrate of the head IC chip has a crystal orientation and a high elastic modulus (hard), so that the material itself is easily broken. Accordingly, the chip receives external force and generates dust due to ultrasonic bonding stress at the time of chip mounting, during dicing to cut into a chip size from the wafer, or during chip mounting. Even if cleaning is performed in a subsequent process, even fine dust, for example, about 1 μm, cannot be removed and remains on the head IC chip. In addition, dust may be generated in the cleaning process. The remaining dust is scattered from the head IC chip due to vibration and wind accompanying the operation of the magnetic disk device to generate minute dust. In some cases, the head crashes due to the dust generated from the bare head IC chip 30. There was a risk of causing problems, and there was a problem in terms of reliability.
[0005]
SUMMARY An advantage of some aspects of the invention is that it provides a head assembly that solves the above-described problems and a disk device including the head assembly.
[0006]
[Means for Solving the Problems]
  In order to solve the above problems, the invention of claim 1In a method of manufacturing a head IC chip that forms a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium, bumps are formed. A first film forming step of forming films on the upper and lower surfaces of a wafer with bumps, a dicing step of dicing the wafer with bumps having the films formed on the upper and lower surfaces into a plurality of chips, and dicing And a second film forming step of forming a film on the peripheral side surface of each chip cut out and aligned.
[0014]
  A head IC chip having films on the upper surface, the lower surface, and the peripheral side surface of the chip body can be manufactured with high productivity.
  ClaimItem 2The invention provides a method of manufacturing a head IC chip that is mounted and forms a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium.
  A process of adhering a film to a surface of a wafer with a bump on which a bump is formed on a wafer, on which a bump is not formed;
  A dicing process in which the wafer with bumps to which the film is bonded is diced to cut the wafer into a plurality of chips without cutting the film;
  For each chip that is cut out and lined up on the film, the film is peeled off only on the surrounding parts,
  The film has a film forming step of forming a film on each chip in a state where the film is peeled only for the surrounding portion for each chip.
[0015]
  It is possible to manufacture a head IC chip having a configuration in which the central portion of the upper surface of the chip body is exposed without being covered with a film with high productivity.
  ClaimOrigin of item 3Akira is a method of manufacturing a head IC chip that is mounted and forms a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium.
  A film adhering step for adhering the film to the bumped wafer so that the bump-formed surface of the bump-formed wafer on which the bump is formed is cut out and individually covers the parts to be chips; ,
  A dicing process for dicing the wafer with bumps to which the film is bonded into a plurality of chips;
  A film forming step of forming a film on each chip which is diced and cut out and arranged, and whose bump forming surface is covered with a film.
[0016]
  It is possible to manufacture a head IC chip having a film on the upper surface and peripheral side surface of the chip body with high productivity.
  ClaimItem 4The invention includes a step of mounting a head IC chip that processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium, and covers the chip body of the mounted head IC chip. In a method of manufacturing a head assembly comprising a film forming step for forming a film,
  The film forming step
  Supply more resin than the amount necessary to form the above film on the top surface of the chip body from the nozzle with a resin whose surface tension is less than the wettability to the chip body,
  This is performed by bringing the chip close to the top surface of the chip body to a height corresponding to the thickness of the film forming the nozzle, and removing excess resin by suction with a suction force smaller than the wettability with respect to the chip body. .
[0017]
  A film with a predetermined thickness covering the chip body of the head IC chip can be formed by applying a resin.Become.
[0019]
  ContractClaimOf 5The invention relates to a semiconductor component having an integrated circuit and a bump on the lower surface of the chip body.
  An underfill layer on the lower surface of the chip body;
  The top of the bump is exposed on the lower surface of the underfill layer,
  The upper surface and the surrounding side surfaces of the chip body and the surrounding side surfaces of the underfill layer are covered with a film.
[0020]
  A structure in which the integrated circuit is protected by the underfill layer can be realized. In addition, after the semiconductor component is mounted on the suspension, the step of injecting the underfill is not required, and the head assembly can be manufactured efficiently.
  ClaimItem 6The invention relates to a semiconductor component having an integrated circuit and a bump on the lower surface of the chip body.
  The chip body has an alignment mark at a position outside the integrated circuit on the lower surface,
  An underfill layer on the lower surface of the chip body;
  The top of the bump is exposed on the lower surface of the underfill layer,
  An opening is formed at the position of the alignment mark in the underfill layer,
  The upper surface and the surrounding side surfaces of the chip body and the surrounding side surfaces of the underfill layer are covered with a film.
[0021]
Alignment is performed with reference to the alignment mark, and it can be positioned and mounted with high accuracy. A structure in which the integrated circuit is protected by the underfill layer can be realized. In addition, after the semiconductor component is mounted on the suspension, the step of injecting the underfill is not required, and the head assembly can be manufactured efficiently.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
[First embodiment]
FIG. 2 shows a head assembly 50 according to a first embodiment of the present invention. In the head assembly 50, a head slider 70 is mounted on the gimbal portion 52 at the tip (end in the X1 direction) of the suspension 51, and the head IC chip mounting portion 53 on which the head IC chip in the center of the suspension 51 is mounted is bare. The head IC chip 80 is fixed in a face-down posture, and the bare head IC chip 80 is covered with the polymer polyparaxylylene vapor deposition film 110. The reason why the head IC chip 80 is bare is that there is a limit to the height of protrusion from the suspension 51.
[0023]
The suspension 51 has a structure in which a plurality of Cu wiring patterns 55 are formed on the upper surface of an extremely thin stainless steel plate 54. The wiring pattern 55 is formed on the upper surface of a polyimide layer 56 as an insulating layer covering the stainless steel plate 54 and is covered and protected by a polyimide layer 57 as an insulating layer.
The head slider 70 has a configuration in which a magnetic head 72, a wiring pattern (not shown) and four electrodes 73 are formed on a side end surface 71, and a rail 75 is formed on an upper surface 74. The magnetic head 72 is formed by thin film technology, and has an inductive head and a magnetoresistive head (both not shown) overlapping each other. The head slider 70 is bonded to the gimbal portion 52. The electrode 73 and the electrode 76 at the end of the wiring pattern 55 are connected by an Au ball 77 that is thermocompression bonded.
[0024]
The head IC chip mounting portion 53 is provided with an electrode 58 at the end of the wiring pattern 55. As shown in FIG. 3A, the electrode 58 has a configuration in which the Ni film 60 and the Au film 61 overlap with the upper surface of the Cu base portion 59, and the Au film 61 is exposed on the surface.
In FIG. 3A, the head IC chip 80 has an integrated circuit 82 formed on the lower surface 81a of the silicon chip body 81. Similarly, Au bumps 84 are formed on the Al electrodes 83 on the lower surface 81a. It is a structure that has been formed.
[0025]
As shown in FIG. 3B, the head IC chip 80 is positioned so that the suspension 51 is fixed on the table 110, the head IC chip 80 is face down, and each Au bump 84 is aligned with the electrode 58. When the head IC chip 80 is pressurized at room temperature and an ultrasonic wave is applied for several seconds, the Au bump 84 between Au and the Au film 61 of the electrode 58 are rubbed together to form an Au bump. 84 is ultrasonically bonded between the Au film 61 of the electrode 58 and the Au.
[0026]
In addition, the head IC chip 80 is reliably bonded to the suspension 51 and the integrated circuit 82 is protected by the underfill 85 injected into the gap on the lower surface side.
Reference numeral 110 denotes a polymer poly-p-xylylene vapor deposition film, which covers the upper surface 81 b and all side surfaces 81 c of the chip body 81 and the peripheral side surface 85 a of the underfill 85. This polymer polyparaxylylene film 110 is formed by chemical vapor deposition (CVD) as will be described later, and is very thin. Even if the height of the head IC chip 80 is increased, this is very slight. The height of the head IC chip 80 does not exceed the height of the upper surface of the head slider 70. Further, since the polymer polyparaxylylene film 110 is very thin, an increase in the weight of the head IC chip 80 can be ignored. Further, since the polymer polyparaxylylene vapor deposition film 110 is very thin, the spring characteristics of the suspension 51 can be obtained even when the polymer polyparaxylylene vapor deposition film 110 is formed even around the head IC chip 80. Will not be affected at all.
[0027]
A method for forming the polymer polyparaxylylene vapor deposition film 110 will be described later.
The polymer polyparaxylylene vapor deposition film 110 has the following properties. The content of impurities is small, and therefore gas generation is small. Adhesiveness with silicon is good, and it has a film strength that can withstand cleaning.
[0028]
As shown in FIG. 4, the Au bump 84 projects the end of the Au wire 91 from the tip of the bonder capillary 90, forms an Au ball 92 at this portion, and lowers the capillary 90, as in wire bonding. Then, the ball 92 is pressed against the electrode 82 of the head IC chip 80, heated by applying ultrasonic waves, and the Au ball 92 is bonded to the electrode 82, and is exposed to the upper side of the capillary 90 by a wire clamper (not shown). A portion of the Au wire 91 is clamped, the capillary 90 is pulled up, the Au wire 91 is pulled and cut, and then the pointed portion 84 a of the bump 84 is leveled by crushing with the glass plate 93.
[0029]
The head assembly 50 having the above configuration is incorporated in the hard disk device 100 as shown in FIGS.
The hard disk device 100 includes, for example, two hard disks 102 rotating inside a housing 101, an actuator 103 having a coil and a permanent magnet and electromagnetically driven, an arm 104 rotated by the actuator 103, and each arm 104. The head assembly 50 attached to the tip of the head is housed. In the head assembly 50, a spacer (not shown) on the base side (X2 direction end side) of the suspension 51 is fixed, and this spacer (not shown) is fixed to the arm 104. The hard disk 102 rotates, the actuator 103 is driven, the arm 104 reciprocates, the head assembly 50 moves in the radial direction of the hard disk 103, and a predetermined track is accessed to write and read information.
[0030]
Since the upper surface 81b and all of the side surfaces 81c of the chip body 81 are covered with the polymer polyparaxylylene vapor deposition film 110, the separation of minute silicon particles from the chip body 81 is limited, and the minute silicon particles can be removed. Dust is not generated. Therefore, the hard disk device 100 has higher reliability than the conventional one in that it hardly causes a head crash.
[0031]
Moreover, since the peripheral side surface 85a of the underfill 85 is also covered with the polymer polyparaxylylene vapor deposition film 110, the dust of the foreign material from the peripheral side surface 85a of the underfill 85 is also restrict | limited. Therefore, the hard disk device 100 has higher reliability than the configuration in which only the bare head IC chip 80 is covered with the polymer polyparaxylylene vapor deposition film 110 with respect to the fact that the head crash hardly occurs.
[0032]
Next, a method for forming the polymer polyparaxylene vapor deposition film 110 so as to cover the chip body 81 and the peripheral side surface 85a of the underfill 85 will be described with reference to FIG.
As shown in FIG. 6, the polymer polyparaxylene vapor deposition film 110 is formed by chemical vapor deposition (CVD). The chemical vapor deposition method is a method of forming a film of a metal compound such as a metal, an alloy, or a carbide on an object surface by thermally decomposing a metal halide compound or the like at a high temperature or hydrogen reduction.
[0033]
The chemical vapor deposition facility 120 has a configuration in which a vaporization chamber 121, a thermal decomposition chamber 122, and a vacuum vapor deposition chamber 123 are arranged in this order, and a vacuum pump 124 is provided connected to the vacuum vapor deposition chamber 123. The vaporization chamber 121 is filled with a polymer polyparaxylylene 125 as a raw material.
On the table 123a in the vacuum deposition chamber 123, the head assembly 50X immediately before completion is placed. The head assembly 50X immediately before completion has the head slider 70 and the head IC chip 80 mounted on the suspension 51, and is masked by the mask 130 except for the head IC chip 80 portion.
[0034]
The polymer polyparaxylylene particles 126 vaporized in the vaporization chamber 121 are sucked by the vacuum pump 124 and transferred to the thermal decomposition chamber 122 where they are thermally decomposed into radical monomers 127, which are vacuum deposition chambers. 123, the polymer polyparaxylylene vapor deposition film 110 is formed by being deposited on the surface of the head assembly 50X.
[0035]
Finally, the head assembly 50X is taken out from the vacuum deposition chamber 123 and the mask 130 is removed, so that the upper surface 81b and all the side surfaces 81c of the chip body 81 and the peripheral side surface 85a of the underfill 85 are formed as shown in FIG. The head assembly 50 covered with the polymer polyparaxylylene deposited film 110 is completed.
[Second Embodiment]
FIG. 7 shows a head assembly 50A according to a second embodiment of the present invention. The head assembly 50A is the same as the head assembly 50 of FIG. 3 except for the portion where the polymer polyparaxylylene vapor deposition film 110 is formed. Therefore, in FIG. 6, the same components as those shown in FIG. 3 are denoted by the same reference numerals, and the description thereof is omitted.
[0036]
As shown in an enlarged view in FIG. 7, the polymer polyparaxylylene deposited film 110 covers the upper surface 81 b of the chip body 81, all the side surfaces 81 c and the lower surface 81 a, and the peripheral surface of the Au bump 84. Yes.
In particular, since the upper surface 81b and all of the side surfaces 81c of the chip body 81 are covered with the polymer polyparaxylylene vapor deposition film 110, the separation of minute silicon particles from the bare head IC chip 80 is limited, Small silicon foreign matter dust is not generated.
[0037]
As shown in FIG. 8A, the polymer polyparaxylene vapor deposition film 110 is formed on the head IC chip 80 before mounting on the suspension 51. The polymer polyparaxylylene vapor deposition film 110 is formed by housing the head IC chip 80 in the vacuum vapor deposition chamber 123 in FIG. A head IC chip 80A covered with the polymer polyparaxylylene vapor deposition film 110 is ultrasonically bonded and mounted on the suspension 51, as shown in FIG. 8B. The film at the tip of the bump 84 in the polymer polyparaxylylene deposited film 110 is destroyed and removed during the ultrasonic bonding, and the ultrasonic bonding between the Au bump 84 and the Au film 61 of the electrode 58 is normal. To be made.
[0038]
Next, a plurality of methods for manufacturing the head IC chip 80A of FIG. 8 will be described.
In each manufacturing method, the formation of a film for dust prevention is not performed by dicing the wafer into individual chips and then individually performing each chip, but before the wafer is cut into individual pieces. This is the method performed on the wafer.
[0039]
16A to 16E show the first manufacturing method.
In FIG. 16A, reference numeral 160 denotes a bumped wafer, which includes a wafer 161 and a large number of bumps 84. The wafer 161 has a large number of integrated circuits 82 arranged in a matrix on the lower surface 161a thereof, and a large number of bumps 84 made of Au. Also, Au bumps 84 are formed on the electrodes 83 of the wafer 161.
[0040]
First, the first chemical vapor deposition step is performed. As shown in FIG. 16A, this bumped wafer 160 is mounted on the tray 170 with the surface 161a on which the bumps 84 are formed as the lower surface, and chemical vapor deposition is performed. As shown in FIG. Thus, the polymer polyparaxylylene vapor deposition film 110 is formed on the upper surface 161 b, the lower surface 161 a of the wafer 161, and the surface of each bump 84.
[0041]
Next, as shown in FIG. 6C, the film 171 is bonded to the upper surface 161b of the bumped wafer 160, and the front and back are reversed, mounted on the dicing table 172, and a dicing saw 173 that rotates at high speed is used. The wafer 161 is diced into a matrix and cut into a plurality of chips 162. FIG. 4D shows the state after dicing. Reference numeral 163 denotes a dicing groove formed by dicing. Dicing is performed so that the film 171 is in a half-cut state, so that the cut chips 162 are not scattered and scattered but are kept on the film 171 and aligned.
[0042]
Next, a second chemical vapor deposition step is performed. That is, chemical vapor deposition is performed again. This chemical vapor deposition is performed mainly to form a polymer polyparaxylylene vapor deposition film on the side surface 162 a of the entire periphery of the chip 162. As a result, as shown in FIG. 5E, the polymer polyparaxylylene vapor deposition film 110a is efficiently formed on the entire side surface 162a of each chip 162, and the polymer poly- Overlaid on the paraxylylene vapor deposition film 110.
[0043]
As a result, a large number of head IC chips 80A of FIG. 8 are bonded onto the film 171 and a head IC chip assembly 165 in a state of being arranged in a matrix is manufactured.
The head IC chip assembly 165 is sent to the next process, or transferred to a transport tray or the like and sent to the next process.
[0044]
According to said manufacturing method, it has the following effects.
{Circle around (1)} Since the polymer polyparaxylylene vapor deposition film is attached to the wafer before the wafer is cut into individual pieces, the vapor deposition film is formed on a large number of chips at once. Therefore, the head IC chip 80A shown in FIG. 8 is manufactured with much higher productivity as compared with the method in which the film is formed by dicing the wafer and cutting it into individual chips and then individually performing the process on each chip. I can do it.
[0045]
17A to 17G show the second manufacturing method.
The processes shown in FIGS. 17A to 17D are the same as the processes shown in FIGS. 16A to 16D, respectively.
Next, the process shown in FIG. 5E or FIG. This is because the film may be turned over by the dicing process shown in FIG.
[0046]
In FIG. 5E, the edge of the dicing groove 163 of the diced wafer is irradiated with the laser 174, and scanning is performed along this edge. As a result, the laser 174 irradiates the film turning portion 164, and the film turning portion 164 is heated and dissolved, whereby the film turning portion 164 is removed.
In FIG. 5F, the diced wafer is immersed in hydrochloric acid 175. The film turning portion 164 is chemically dissolved and removed. Here, the immersion is performed while managing the time so that only the film turning portion 164 is removed. Thereafter, the wafer is cleaned to remove hydrochloric acid attached to the wafer.
[0047]
Next, the chemical vapor deposition step shown in FIG. 17G is performed in the same manner as in FIG. As a result, the polymer polyparaxylylene vapor deposition film 110 a is formed so as to overlap the already formed polymer polyparaxylylene vapor deposition film 110 and is formed on the side surface 162 a of the entire circumference of each chip 162. As a result, a large number of head IC chips 80A of FIG. 8 are bonded onto the film 171 and a head IC chip assembly 165 in a state of being arranged in a matrix is manufactured.
[0048]
According to said manufacturing method, in addition to the same effect as described in said (1), it has the following effects.
(2) If the film turning portion 164 generated by dicing remains to the end, it may cause dust. However, since the film turning portion 164 is removed, the polymer polyparaxylylene vapor deposition films 110 and 100a are formed with high quality, and the head IC chip 80A has a structure in which the generation of dust is more reliably prevented.
[0049]
18A to 18F show a third manufacturing method.
The processes shown in FIGS. 18A and 18B are the same as the processes shown in FIGS. 16A and 16B, respectively.
Next, as shown in FIG. 18C, the lasers 180 and 181 are irradiated onto the surfaces 161a and 161b of the wafer 161, and scanned along a path of dicing by the dicing saw 173 in the form of a matrix. The dicing margin portion of the vapor deposition film 110 is removed by heating and dissolving with a width W1. The width W1 of the portion 166 from which the polymer polyparaxylene vapor deposition film has been removed is wider by a width W2 on both sides than the dicing margin W1. Further, since the removal of the film is performed by heating and melting, no turning portion is generated.
[0050]
Next, as shown in FIG. 18D, the wafer 161 is diced by a dicing saw 173, and the wafer 161 is cut into a plurality of chips 162 in a matrix as shown in FIG. The dicing groove 163 is formed in the center of the portion 166 from which the above film has been removed in a state where it does not cover the vapor deposition film 110. That is, as shown in FIG. 18E, the end of the vapor deposition film 110 is set back from the dicing groove 163 by a dimension W2, so that the vapor deposition film 110 is not diced by the dicing saw 173, and the film turning portion is It has not occurred.
[0051]
Next, the chemical vapor deposition step shown in FIG. 18F is performed in the same manner as in FIG. As a result, the polymer polyparaxylylene vapor deposition film 110 a is formed so as to overlap the already formed polymer polyparaxylylene vapor deposition film 110 and is formed on the side surface 162 a of the entire circumference of each chip 162. As a result, a large number of head IC chips 80A of FIG. 8 are bonded onto the film 171 and a head IC chip assembly 165 in a state of being arranged in a matrix is manufactured.
[0052]
According to said manufacturing method, it has the same effect as the effect described in said (1) and (2).
19A to 19F show a fourth manufacturing method.
As shown in FIG. 19A, the surfaces 161b and 161a of the wafer 161 of the bumped wafer 160 are masked by masks 190 and 191 which are in a matrix and have a width W1. In this state, chemical vapor deposition is performed. As shown in FIG. 5B, the polymer polyparaxylylene vapor deposition film 110 is formed on the upper surface 161b of the wafer 161, the lower surface 161a, the masks 190 and 191, It is formed on the surface of the bump 84.
[0053]
Next, the masks 190 and 191 are removed. As a result, as shown in FIG. 19B, the portion of the polymer polyparaxylylene vapor-deposited film 110 where dicing is performed is removed with the width W1. No film turning occurs.
Thereafter, as shown in FIGS. 18D, 18E, and 18F, as shown in FIGS. 19D, 19E, and 19F, the wafer 161 is diced and chemical vapor deposition is performed. Do. As a result, as shown in FIG. 19F, a head IC chip assembly 165 is manufactured in which a large number of head IC chips 80A are bonded onto the film 171 and arranged in a matrix.
[0054]
According to said manufacturing method, it has the same effect as the effect described in said (1) and (2).
Next, another method for forming a film covering the bare chip body 81 in the head assembly 50A shown in FIG. 7 will be described.
In this method, a film covering the chip body 81 is formed by coating. As the hard disk drive becomes thinner, the height of the head IC chip protruding from the suspension 51 is limited, and the thickness of the film covering the chip body 81 is required to be less than 50 μm, for example. An apparatus for forming a film by coating is configured in consideration of this.
[0055]
Further, by adopting a method of forming a film by coating, the head assembly 50A is formed in the order of chip mounting → underfill → film formation.
FIG. 20 shows a film forming apparatus 200. This film forming apparatus 200 is integrally attached to a stage 201, a lifting mechanism 203 provided on a column 202 standing on the stage 201 so as to be liftable in the Z1 and Z2 directions, and an arm 204 extending from the lifting mechanism 203. A laser displacement meter 205 and a nozzle 206, an ultraviolet irradiator 210, a position controller 207 connected to the lifting mechanism 203 and the laser displacement meter 205, a pump 208 connected to the nozzle 206, and a film forming apparatus. And a control circuit 209 for controlling the operation of 200.
[0056]
Film formation by the film forming apparatus 200 is performed as shown in FIGS.
First, as shown in FIG. 21A, a silicon chip body 81 is mounted on the suspension 51 using Au bumps 84 on the lower surface 81a, and an underfill 85 is formed on the lower surface of the chip body 81. An assembly 220 configured to be injected into the gap on the side is prepared. The bump 84 made of Au is not covered with the film, and therefore, the bonding between the bump 84 on the chip body 81 side and the electrode 58 on the suspension 51 side is good without involving a part of the film. Has been made. That is, the bump 84 and the electrode 58 are bonded with high reliability.
[0057]
As shown in FIG. 21A, this assembly 220 is set on the stage 201 of the film forming apparatus 200, and a laser displacement meter 205 is used between the tip of the nozzle 206 and the upper surface of the chip body 81. Measure distance.
Next, as shown in FIG. 21B, a predetermined amount of acrylic ultraviolet curable resin 221 is supplied from the nozzle 206 to the upper surface of the chip body 81. The predetermined amount here is an amount that is greater than or equal to the finally required amount. The ultraviolet curable resin 221 has surface tension and wettability with respect to the silicon chip body 81.
Surface tension <wettability
Are in a relationship.
[0058]
Next, as shown in FIG. 21C, the nozzle 206 is brought close to the upper surface of the chip body 81, the nozzle 206 is moved appropriately in the lateral direction, the resin 221 is spread on the upper surface of the chip body 81, and the chip body 81 Adhere to the peripheral side. In this state, the resin 221 has a shape in which the central portion of the upper surface of the chip body 81 swells due to surface tension, as shown by reference numeral 222, and the thickness of the film cannot be controlled.
[0059]
Then, next, as shown in FIG. 22A, the nozzle 206 is positioned at the center of the upper surface of the chip body 81, and the height of the nozzle 206 is set to the dimension between the tip surface and the upper surface of the chip body 81. It is determined so that a is 50 μm. This height is set on the basis of the distance measurement value using the first laser displacement meter 205 described above. Thereafter, the pump 208 is driven. Thereby, excess resin is sucked and removed.
[0060]
Here, the suction force by the nozzle 206 is determined to be smaller than the wettability of the resin 221 to the silicon chip body 81. That is,
Suction power <wettability
It is.
As described above, since the suction force is less than the wettability, the upper surface of the chip body 81 is not exposed, and the resin film 223 having a thickness t of approximately 50 μm is formed on the upper surface of the chip body 81. Is done.
[0061]
Thereafter, as shown in FIG. 22B, the ultraviolet ray 211 is irradiated by the ultraviolet irradiator 210 to cure the resin film 223. As a result, the upper surface and peripheral side surface of the chip body 81 are covered with the cured resin film 224 having a thickness t of approximately 50 μm.
When the surface tension and the wettability are in the relationship of surface tension> wetability, the resin collects like a polka dot and is difficult to spread. Further, when the suction force and the wettability are in a relationship of suction force> wetability, the upper surface of the chip body 81 once wet is partially exposed, which is not good.
[0062]
The points of the film forming method are as follows.
(1) The supply amount of the acrylic ultraviolet curable resin 221 is larger than the amount necessary to form a resin film having a thickness t of about 50 μm.
(2) The type of resin is that the surface tension is less than the wettability.
(3) The suction force of the pump 208 and the type of resin are in a relationship of suction force <wetability.
[0063]
(4) The final film thickness t can be set by controlling the height of the nozzle 206 at the time of suction of the excess amount.
An epoxy resin may be used instead of the acrylic ultraviolet curable resin 221. In this case, curing of the resin shown in FIG. 22B is performed by thermosetting performed by applying heat.
[0064]
Instead of the head IC chip 80A, a head IC chip 80B shown in FIG. 9 may be mounted. The head IC chip 80B is configured such that the polymer polyparaxylylene vapor deposition film 110 is not formed on the tip portion of the bump 84, and the tip portion of the bump 84 is exposed. Reference numeral 140 denotes an exposed portion of the bump 84.
[0065]
When this head IC chip 80B is used, it is not necessary to destroy and remove a part of the polymer polyparaxylylene vapor-deposited film 110 when ultrasonically bonded onto the suspension 51. Therefore, the head IC chip The ultrasonic bonding onto the suspension 51 of 80B is more surely performed as compared with the case where the head IC chip 80A is used.
[0066]
This head IC chip 80B is manufactured using the method shown in FIGS. 10A to 10D, the method shown in FIGS. 11A to 11D, the method shown in FIGS. 23A to 23D, and FIG. ) To (D), FIGS. 25 (A) to (D), FIGS. 26 (A) to (D), and FIGS. 27 (A) and 27 (B).
In the first manufacturing method shown in FIGS. 10A to 10D, a soft sheet 150 that is easily recessed is used. First, as shown in FIGS. 10A and 10B, the head IC chip 80 is placed on the soft sheet 150 and pressed to deform the soft sheet 150, and the tip of the bump 84 sinks into the soft sheet 150. Let me. The tip of the bump 84 is masked. In this state, it is accommodated in the vacuum vapor deposition chamber 123 in FIG. The polymer polyparaxylylene vapor deposition film 110 is formed as shown in FIG. 10C. When the head IC chip 80 is removed from the soft sheet 150, a head IC chip 80B shown in FIG. 10D is obtained.
[0067]
In the second manufacturing method shown in FIGS. 11A to 11D, a sheet 153 in which an adhesive layer 152 is applied to a sheet body 151 is used. First, as shown in FIGS. 11A and 11B, the head IC chip 80 is placed on the sheet 153 and pressed to sink the tip of the bump 84 into the adhesive layer 152. The tip of the bump 84 is masked. In this state, it is accommodated in the vacuum vapor deposition chamber 123 in FIG. The polymer polyparaxylylene deposited film 110 is formed as shown in FIG. 11C, and when the head IC chip 80 is removed from the sheet 153, a head IC chip 80B shown in FIG. 11D is obtained.
[0068]
In the third manufacturing method shown in FIGS. 23A to 23D, a pallet 240 having a recess 241 is used. The size of the indentation 241 is 10 to 50 μm larger than the head IC chip 80, and is a size that can accommodate about half of the head IC chip 80.
First, as shown in FIGS. 23A and 23B, the head IC chip 80 is placed in the recess 241 of the pallet 240 in a face-down posture. About half of the head IC chip 80 is accommodated in the recess 241 in the height direction, and the gap g between the peripheral side surface of the head IC chip 80 and the inner surface of the recess 241 is 10 to 50 μm. Next, as shown in FIG. 23C, chemical vapor deposition is performed to form a polymer polyparaxylylene vapor deposition film 110. The gap between the peripheral side surface of the head IC chip 80 and the inner surface of the recess 241IntervalIs so narrow as 10 to 50 μm, the radical monomer 127 in FIG. 6 is unlikely to enter the inside of the recess 241. Therefore, the polymer polyparaxylylene vapor deposition film 110 having a desired thickness of 2 μm is formed on the exposed upper surface and peripheral side surface of the chip body 81 and is located inside the recess 241. The polymer polyparaxylylene vapor deposition film 110b formed on the surface of the bump 84 is suppressed to a thickness of 1.4 μm, which is about 30% thinner than 2 μm. As shown in FIG. 23D, when the head IC chip 80 is removed from the recess 241 of the pallet 240, the head IC chip 80B is obtained.
[0069]
The shear strength per bump when a head IC chip on which a polymer polyparaxylylene vapor deposition film having a thickness of 2 μm was formed on the surface of the bump 84 was mounted on the suspension 51 of the head assembly was 25 g. As in this embodiment, the bump IC per bump when a head IC chip having a polymer polyparaxylylene vapor deposition film having a thickness of 1.4 μm formed on the surface of the bump 84 is mounted on the suspension 51 of the head assembly. The shear strength was 40 g. The share strength has improved by over 60%.
[0070]
24A to 24D show a fourth manufacturing method.
First, as shown in FIG. 24A, a head IC chip 80 having bumps 84 before being crushed is prepared. The bump 84 has a pointed portion 84a. The head IC chip 80 is placed on the glass flat plate 250 in a face-down posture. In this state, chemical vapor deposition is performed to form a polymer polyparaxylylene vapor deposition film 110 as shown in FIG. Subsequently, as shown in FIG. 2C, the head IC chip 80 is pressed onto the glass flat plate 250 by the ram 251 of the press machine. By this pressing, the pointed portion 84a of the bump 84 is crushed and flattened and leveling is performed, and the portion attached to the pointed portion 84a of the bump 84 in the polymer polyparaxylene deposited film 110 is formed. Pushed away.
[0071]
When the head IC chip 80 is removed from the glass flat plate 250, as shown in FIG. 24D, the chip body 81 and the bumps 84 are covered with the polymer polyparaxylene deposited film 110, and the bumps 84 are flattened. A head IC chip 80B is obtained in which 84b is not covered with the polymer polyparaxylylene vapor deposition film 110 and the material of the bump 84 itself is exposed.
[0072]
In the first chemical vapor deposition, the film is formed thinner than the target thickness, the pointed portion 84a of the bump 84 is crushed and flattened, and then chemical vapor deposition is performed again to obtain the target thickness. You may do it.
25A to 25D show a fifth manufacturing method.
First, as shown in FIG. 25 (A), a stage 260 coated with purple oropolyether oil 261 as a release agent is prepared. Purple oropolyether oil 261 is a kind of high molecular fluorine oil, and can also be used inside a vacuum deposition apparatus. The head IC chip 80 is placed on the stage 260 in a face-down posture, and then separated from the head IC chip 80 to transfer the purple opolyether oil 261a to the tip of each bump 84.
[0073]
Next, as shown in FIG. 25B, the head IC chip 80 is placed on the stage 262 in a face-down posture, and chemical vapor deposition is performed to form a polymer polyparaxylylene vapor deposition film 110. The polymer polyparaxylylene vapor deposition film 110 is formed so as to cover the purple olopolyether oil 261a at the tip of the bump 84, and the adhesion of the polymer polyparaxylylene vapor deposition film 110 at the tip of the bump 84 is as follows. It is weak enough to be easily peeled off with common adhesive tape.
[0074]
Next, as shown in FIG. 25C, the head IC chip 80 is held with its chip body 81 adhered to the adhesive tape 263, and another adhesive tape 264 is adhered to the tip of the bump 84.
Finally, as shown in FIG. 25D, the adhesive tape 264 is peeled off. By this operation, the polymer polyparaxylylene vapor deposition film 110 on the front end side of the bump 84 is peeled off together with the purple olopolyether oil 261a, the front end side of the bump 84 is exposed, and the head IC chip 80B is obtained.
[0075]
26A to 26D show a sixth manufacturing method.
First, as shown in FIG. 26A, a stage 270 is prepared in which 271 is applied to a dissolved pine cone prepared by dissolving rosin, which is a solid resin, with a solvent such as isopropyl alcohol. The dissolved pinewood 271 is removed by washing. The head IC chip 80 is placed on the stage 270 in a face-down posture, and then separated from the head IC chip 80 to transfer the dissolved pines 271a to the tip portions of the bumps 84.
[0076]
Next, as shown in FIG. 26B, the head IC chip 80 is placed on the stage 272 in a face-down posture, and chemical vapor deposition is performed to form a polymer polyparaxylylene vapor deposition film 110.
When the head IC chip 80 is removed from the stage 272, it becomes as shown in FIG. In the bump 84 portion, the polymer polyparaxylylene vapor deposition film 110 covers the melted pine 271a, and at the tip of the bump 84, the melted pine 271a is exposed.
[0077]
Finally, the head IC chip 80 is faced upward and washed with alcohol. By this cleaning, as shown in FIG. 26 (D), 271a is dissolved and removed in the melted pine, the tip portion of the bump 84 is exposed, and the head IC chip 80B is obtained.
27A and 27B show a seventh manufacturing method.
FIG. 27A shows a process following the process shown in FIG. The leveling glass plate 280 is pressed against the bump 84 side of the head IC chip assembly 165. By this pressing, the sharp portion 84a of each bump 84 is crushed, and the portion attached to the sharp portion 84a of the bump 84 in the polymer polyparaxylylene vapor deposition film 110 is pushed away.
[0078]
When the leveling glass plate 280 is raised, as shown in FIG. 27D, the flattened tip 84b of the bump 84 is not covered with the polymer polyparaxylylene vapor deposition film 110, and the material of the bump 84 itself is exposed. The head IC chip assembly 166 in which the head IC chips 80B are arranged is obtained.
28A to 28D show another method of manufacturing the head assembly.
[0079]
The Au bumps 84A are provided not on the chip body but on the suspension 51 side.
As shown in FIG. 28C, the bump 84 A is formed on the electrode 58 of the suspension 51. The bump 84A has a sharp end 84Aa at the upper end.
As shown in FIGS. 28A and 28B, the head IC chip 80E has an integrated circuit 82 and an Al electrode 83 formed on the lower surface 81a of a silicon chip body 81, and is entirely made of a polymer polycrystal. The structure is covered with a paraxylylene vapor deposition film 110.
[0080]
As shown in FIG. 28D, the head IC chip 80E is mounted by applying ultrasonic waves to crush the sharp end portion 84Aa of the bump 84A and bonding the electrode 83 to the bump 84A. In the process of ultrasonic mounting, the polymer polyparaxylylene vapor deposition film 110 covering the electrode 83 is removed. Here, since the upper end of the bump 84A is sharp, the removal of the polymer polyparaxylylene vapor deposition film 110 is made more effective.
[0081]
Further, a head IC chip 80D shown in FIG. 12 may be mounted instead of the head IC chip 80A shown in FIG. In the head IC chip 80D, the polymer polyparaxylylene deposited film 110 on the back surface, that is, the upper surface 81b is partially removed from the lower surface 81a that is a bump forming surface, and a part of the upper surface 81b of the chip body 81 is removed. It is an exposed configuration. Reference numeral 145 denotes an exposed portion of the upper surface 81 b of the chip body 81. The exposed portion 145 can be formed by, for example, performing plasma processing on the portion of the upper surface 81 b of the chip body 81 after the polymer polyparaxylylene vapor deposition film 110 is formed on the entire chip body 81. When the head IC chip 80D is operated to generate heat, the exposed portion of the upper surface 81b of the chip body 81 is directly released from the chip body 81 into the air. Therefore, it has better heat dissipation characteristics than the configuration in which the polymer polyparaxylylene vapor deposition film 110 is formed except for the bump forming portion as in the head IC chip 80A shown in FIG. This is because the polymer polyparaxylylene vapor deposition film 110 is a resin material and generally has poor thermal conductivity.
[0082]
Note that dust generation is mainly caused by chipping of the corner portion of the chip body 81. Therefore, even if the vapor deposition film 110 does not exist in the central portion of the upper surface 81b of the chip body 81, the problem of dust generation does not occur. It is also possible to mount a very thin heat sink on the exposed portion of the upper surface 81b of the chip body 81.
29A to 29E show a method of manufacturing the head IC chip 80D shown in FIG.
[0083]
As shown in FIGS. 29A and 29B, a film 171 is bonded to the surface of the bumped wafer 160 where the bumps 84 are not formed. Next, as shown in FIG. 3C, a bumped wafer 160 to which a film 171 is bonded is mounted on a dicing table 172 with the bumps 84 facing upward, and a dicing saw 173 that rotates at high speed is used. Then, the wafer 161 is diced into a matrix and cut into a plurality of chips 162. The cut-out chips 162 are not scattered and scattered, but are kept adhered on the film 171 and aligned.
[0084]
Next, the diced wafer is fixed to a film suction apparatus 290 provided inside the chemical vapor deposition apparatus, and suction is performed by a pump 291.
The film suction device 290 has a support plate member 292. The support plate member 292 has a plurality of suction holes 292a and cylindrical support convex portions 292b. The support convex portion 292b is arranged so as to support the center of each of the plurality of chips 162 diced in a matrix.
[0085]
When the diced wafer is fixed to the film suction device 290 and sucked by the pump 291, as shown in FIG. 29D, the portion between the portions of the film 171 that are pressed by the support convex portion 292 b Is peeled off from the chip 162. That is, when viewed from above, the portion of the film 171 that is bonded to the center of the square surface 162b of each chip 162 is not peeled off and remains bonded, and the area around the square surface 162b is The part bonded to the part is peeled off. Accordingly, a space 293 is formed in the surrounding portion of the surface 162b. This space 293 is connected to the dicing groove 163.
[0086]
Chemical vapor deposition is performed in this state. The gas enters the space 293 through the dicing groove 163. Therefore, the polymer polyparaxylylene vapor deposition film 110 is formed as shown in FIG. As for the surface 162b of the chip 162, the vapor deposition film 110 is formed in the peripheral portion corresponding to the space 293, and is not formed in the central portion to which the film 171 is bonded. Thus, the head IC chip 80D is manufactured.
[0087]
Further, a head IC chip 80E shown in FIG. 30 may be mounted instead of the head IC chip 80A shown in FIG. The head IC chip 80E has a configuration in which the polymer polyparaxylylene vapor deposition film 110 is formed on the upper surface 81b and the surrounding side surface 81c, but not on the lower surface 81a and the bumps 84.
31A to 31E show a method for manufacturing the IC chip 80E of FIG. As shown in FIGS. 31A and 31B, the film 300 is bonded to the bump forming surface on which the bumps 84 of the bumped wafer 160 are formed. The film 300 is in a concavo-convex state, and covers the bumps 84 and adheres along the cutting edge of the dicing saw. That is, the film 300 is bonded along the entire periphery of each part that is cut out to become a chip, and individually covers each part. Reference numeral 301 denotes a bonded part. Looking at the portion that becomes one chip 162 when cut out, the film 300 is bonded along the periphery of the portion that becomes the chip 162 as shown in FIG. The film 300 is adhered on another flat film 302.
[0088]
Next, using a dicing saw, the wafer 161 and the film 300 are diced into a matrix and cut into a plurality of chips 162. The cut out chips 162 are not separated but are kept on the film 302. Further, the lower surface 81 a of each chip 162 is covered with the film 300.
Chemical vapor deposition is performed in this state. A polymer polyparaxylylene vapor deposition film 110 is formed as shown in FIG. The polymer polyparaxylylene vapor deposition film 110 is formed on the upper surface 81b and the surrounding side surface 81c, but not on the lower surface 81a.
[0089]
Finally, as shown in FIG. 31D, the film 302 is peeled off. At this time, the film 300 is peeled off from the lower surface 81a of the chip 162 and removed. Thereby, the head IC chip 80E is manufactured.
Further, a head IC chip 80F shown in FIG. 32 may be mounted instead of the head IC chip 80A shown in FIG. The head IC chip 80F has an underfill layer 310 on the lower surface 81a of the chip body 81, and a flat top portion 84b of the bump 84 is exposed on the flat lower surface 310a of the underfill layer 310, and The polymer polyparaxylylene vapor deposition film 110 is formed on the upper surface 81 b and the peripheral side surface 81 c of the chip body 81 and the peripheral side surface 310 b of the underfill layer 310.
[0090]
In the head IC chip 80F, the integrated circuit 82 is protected by the underfill layer 310. If this head IC chip 80F is used, a step of injecting underfill after mounting on the suspension 51 is not required, and the head assembly can be manufactured efficiently.
33A to 33F show a method for manufacturing the IC chip 80F shown in FIG. As shown in FIGS. 33 (A) and 33 (B), a B-stage type resin underfill material is applied to the surface of the wafer 160 with bumps on which the bumps 84 are formed by a spin coating method and temporarily cured ( A B-stage is formed to form an underfill layer 311 having a thickness that completely covers the bumps 84. This temporary curing is necessary to facilitate the subsequent processing. Temporary curing is performed by applying predetermined heat when the underfill material is a thermosetting resin, and irradiation with predetermined light is performed when the underfill material is a photocurable resin. Is done. When the underfill material is a thermoplastic resin melted in a solvent, it is solidified by volatilizing the solvent.
[0091]
Next, as shown in FIG. 33C, the wafer 160 is inverted and mounted on the dicing table 172 with the temporarily cured underfill layer 311 facing downward, and a dicing saw 173 that rotates at high speed is used. The wafer 161 is diced into a matrix and cut into a plurality of chips 162. Dicing is performed halfway through the thickness of the underfill layer 311 that has been temporarily cured. This is to prevent the dicing saw 173 from coming into contact with the dicing table 172 and missing, and to prevent the cut out chips 162 from being scattered and scattered. Reference numeral 312 denotes a groove formed in the temporarily cured underfill layer 311.
[0092]
Next, as shown in FIG. 33D, the diced wafer 160 is put together with the dicing table 172 in a vapor deposition tank, and chemical vapor deposition is performed to form a polymer polyparaxylylene vapor deposition film 110. The vapor deposition film 110 is formed on the upper surface and peripheral side surfaces of each chip 162, the inner surface of the diced groove of the pre-cured underfill layer 311, and the peripheral side surface of the pre-cured underfill layer 311.
[0093]
Next, as shown in FIG. 33E, the entire wafer 160 on which the vapor deposition film is formed is inverted and mounted on the polishing table 313 of the polishing machine. Since each chip 162 is connected by the pre-cured underfill layer 311, all the chips 162 are reversed at once. Further, the wafer 160 is sucked by the suction hole 313 a of the polishing table 313 and is vacuum-sucked on the polishing table 313.
[0094]
Finally, as shown in FIG. 33 (D), the temporarily hardened underfill layer 311 is polished using a grinding wheel 314 and cleaning with pure water as necessary. Polishing is performed to a depth reaching the bottom of the groove 312 and a depth at which the bump 84 is exposed. Thus, the head IC chip 80F shown in FIG. 32 is manufactured. The suction hole 313a of the polishing table 313 is formed corresponding to each chip 162, and each chip 162 is vacuum-sucked on the polishing table 313, and the chips 162 that are separated are prevented from scattering. The
[0095]
Further, a head IC chip 80G shown in FIG. 34 may be mounted instead of the head IC chip 80A shown in FIG. The head IC chip 80G has a structure in which the head IC chip 80D shown in FIG. 12 and the head IC chip 80F shown in FIG. 32 are combined. The head IC chip 80G has an underfill layer 310 on the lower surface 81a of the chip body 81, the flattened head portion 84b of the bump 84 is exposed on the flat lower surface 310a of the underfill layer 310, and The polymer polyparaxylylene vapor deposition film 110 is formed on the peripheral portion of the upper surface 81 b of the chip body 81, the peripheral side surface 81 c, and the peripheral side surface 310 b of the underfill layer 310. The central portion 145 of the upper surface 81b of the chip body 81 is exposed.
[0096]
When the head IC chip 80G operates to generate heat, heat is released from the chip body 81 directly into the air at the exposed portion of the upper surface 81b of the chip body 81. Therefore, it has better heat dissipation characteristics than the configuration in which the polymer polyparaxylylene vapor deposition film 110 is formed except for the bump formation portion as in the head IC chip 80H shown in FIG. This is because the polymer polyparaxylylene vapor deposition film 110 is a resin material and generally has poor thermal conductivity.
[0097]
Note that dust generation is mainly caused by chipping of the corner portion of the chip body 81. Therefore, even if the vapor deposition film 110 does not exist in the central portion of the upper surface 81b of the chip body 81, the problem of dust generation does not occur.
35A to 35F show a method for manufacturing the IC chip 80G of FIG. This manufacturing method is the same as the manufacturing method of the IC chip 80F shown in FIGS. 33A to 33F except for the step of performing chemical vapor deposition. Chemical vapor deposition is performed in a state where the pressing jig 320 is pressed onto the diced wafer 160 as shown in FIG. The convex portions 321 of the holding jig 320 are in close contact with the central portion of the upper surface of each chip 162, and the polymer polyparaxylylene vapor deposition film 110 is not formed on the central portion of the upper surface of each chip 162. After performing chemical vapor deposition, the holding jig 320 is removed.
[0098]
Since the underfill layer 311 exists, the bumps 84 are not damaged even when pressed by the pressing jig 320.
Further, a head IC chip 80H shown in FIG. 36 may be mounted instead of the head IC chip 80A shown in FIG. In the head IC chip 80H, a heat radiating member 330 made of metal having good thermal conductivity is placed in the resin at the exposed central portion 145 of the upper surface 81b of the chip body 81 of the head IC chip 80G shown in FIG. This is a structure in which an inorganic filler or a metal filler is dispersed and bonded with an adhesive 331 having good thermal conductivity.
[0099]
This head IC chip 80H has higher heat dissipation efficiency than the head IC chip 80G shown in FIG.
Further, a head IC chip 80I shown in FIG. 37 may be mounted instead of the head IC chip 80A shown in FIG. The head IC chip 80I is a modification of the head IC chip 80F shown in FIG. On the lower surface 81 a of the chip body 81, alignment marks 340 and 341 are formed on the diagonal line of the integrated circuit 82 and outside the integrated circuit 82. In the underfill layer 310 on the lower surface 81 a of the chip body 81, peep openings 342 and 343 are formed at portions corresponding to the alignment marks 340 and 341. The openings 342 and 343 are formed, for example, by masking when the underfill layer 310 is formed.
[0100]
When the head IC chip 80I is viewed from the lower surface 81a side of the chip body 81, the alignment mark 340 can be seen in the opening 342, and the alignment mark 341 can be seen in the opening 343.
The head IC chip 80I is aligned with the alignment marks 340 and 341 as a reference, and is accurately positioned and mounted on the suspension 51.
[0101]
For alignment, the underfill layer 310 itself may have an alignment mark. Also, alignment can be performed using X-ray imaging.
FIG. 38 shows a configuration in which the individual head IC chips 81 are not scattered when the bumped wafer 160 is diced.
[0102]
In FIG. 38A, reference numeral 350 denotes an adhesive film, which includes a film body 351, an adhesive layer 352 on the upper surface, and an adhesive layer 354 on the lower surface. The film body 351 is formed with recesses 353 in an arrangement corresponding to the bumps 84 of the bumped wafer 160. The concave portion 353 is slightly larger than the bump 84, and the adhesive layer 352 is not formed on the inner surface.
[0103]
As shown in FIG. 38B, the bumped wafer 160 is in a state in which each bump 84 is accommodated in the corresponding recess 353 and the lower surface of the wafer 161 is bonded to the adhesive film 350. Since each bump 84 is accommodated in the recess 353, the bump 84 does not get in the way, and the lower surface of the wafer 161 is firmly bonded to the adhesive film 350. The adhesive film 350 is adhered on the stage 360.
[0104]
In this state, the wafer 161 is diced into a matrix using a dicing saw 173, and the bumped wafer 160 is made into individual head IC chips 81. The individual head IC chip 81 is subjected to a scattering force due to the stress acting when dicing.
However, since the individual head IC chip 81 is firmly adhered to the adhesive film 350, the head IC chip 81 is kept adhered to the adhesive film 350 and does not scatter.
[0105]
At the time of mounting after the completion of dicing, the head IC chips 81 are peeled from the adhesive film 350 one by one. Since the bumps 84 are not bonded, there is no accident that the bumps 84 are removed when the head IC chip 81 is peeled from the adhesive film 350.
The dicing apparatus has a chip pressing part that presses the chip cut out at the time of dicing from above, and the chip cut out at the time of dicing can be obtained by performing dicing while pressing the chip cut out from the chip pressing part from above. It can be prevented from being scattered.
[0106]
[Third embodiment]
FIG. 13 shows a head assembly 50B according to a second embodiment of the present invention. In the head assembly 50B, the chip main body 81C of the head IC chip 80C is chamfered around the rectangular upper surface 81Cb as shown in FIG. 14, and an inclined surface 81Cd is formed between the upper surface 81Cb and all the side surfaces 81Cc. 3 except that a low-viscosity UV curable resin coating film 160 is formed instead of the polymer polyparaxylylene vapor deposition film 110 in FIG. 3. It is. Therefore, in FIG. 13, the same components as those shown in FIG. 3 are denoted by the same reference numerals, and the description thereof is omitted.
[0107]
As shown in an enlarged view in FIG. 13, the low-viscosity UV curable resin coating film 160 is formed by dispensing as will be described later, and includes an upper surface 81Cb of the chip body 81C, all the inclined surfaces 81Cd, and all the side surfaces 81Cc. And the peripheral side surface 85 a of the underfill 85. The thickness t of the low-viscosity UV curable resin coating film 160 on the upper surface 81Ab of the chip body 81A is less than 50 μm, and the height H1 of the surface of the low-viscosity UV curable resin coating film 160 is the height of the upper surface of the head slider 70. It is located at a position lower than the height H2. Therefore, the head assembly 50B is applied to the hard disk device without fear of the head IC chip 80C hitting the hard disk.
[0108]
Since the upper surface 81Cb, all the inclined surfaces 81Cd, all the side surfaces 81Cc, and the low-viscosity UV curable resin coating film 160 of the chip body 81C are covered with the chip body 81A, it is limited that minute silicon foreign matters are separated from the chip body 81A. Small silicon foreign matter dust is not generated.
The low viscosity UV curable resin forming the low viscosity UV curable resin coating film 160 has the following properties. (1) The viscosity is as low as 700 cps (centipoise). (2) Good compatibility with silicon and poor compatibility with stainless steel. That is, the wettability with silicon is good, the formed film has a film strength that can withstand cleaning, and the wettability with stainless steel is not good. (3) High purity. That is, the content of impurities is small, and therefore gas generation is small.
[0109]
Specifically, the low-viscosity UV curable resin is an acrylic resin such as urethane acrylate or methacrylate.
In order to form this low-viscosity UV curable resin coating film 160, first, as shown in FIG. 15, a precision dispenser 170 was used to precisely control a UV curable resin having a low viscosity of, for example, 700 cps. The amount is dropped on the center of the head IC chip 80C mounted on the suspension 51. Since the dropped UV curable resin has a low viscosity of 700 cps, it spreads to the upper surface 81Cb of the chip body 81C as shown by an arrow 171 and flows to the side surface 81Cc through the slope 81Cd as shown by an arrow 172. Then, the upper surface 81Cb, the inclined surface 81Cd, and the side surface 81Cc of the chip body 81C are covered, and further, the peripheral side surface 85a of the underfill 85 is covered. Since the slope 81Cd is present, the UV curable resin is easy to flow. Thereafter, the resin coating film is cured by irradiating with ultraviolet rays. Therefore, a coating film that suppresses dust generation from the head IC chip 80C is easily formed.
[0110]
Both the head assembly 50A of FIG. 7 and the head assembly 50B of FIG. 13 are incorporated into the hard disk drive as shown in FIG. 5, as with the head assembly 50 of FIG.
In addition to the above UV curable resins, thermosetting resins can also be used. Specific thermosetting resins that can be used include epoxy resins.
[0111]
Further, the present invention is applicable even if the chip bodies 81, 81A, 81B, 81C of the head IC chips 80, 80A, 80B, 80C are GaAs (gallium arsenide) in addition to silicon.
The present invention has the following contents.
(1) A method of manufacturing the head IC chip shown in FIG.
[0112]
That is, in a method of manufacturing a head IC chip that is mounted and constitutes a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium.
A first film forming step of forming films on the upper and lower surfaces of the wafer with bumps on which bumps are formed;
A dicing process for dicing the wafer with bumps having films formed on the upper surface and the lower surface to cut into a plurality of chips;
A step of dissolving and removing the film turning portion generated by dicing by laser or chemical treatment;
A method of manufacturing a head IC chip, comprising: a second film forming step of forming a film on a peripheral side surface of each chip that has been diced and cut out.
[0113]
According to this head IC chip manufacturing method, since the film is formed after removing the film turning portion, a high quality film is formed on the peripheral side surface of the chip.
(2) A method of manufacturing the head IC chip shown in FIG.
That is, in a method of manufacturing a head IC chip that is mounted and constitutes a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium.
A first film forming step of forming films on the upper and lower surfaces of the wafer with bumps on which bumps are formed;
Irradiating a laser to remove the film formed on the upper and lower surfaces with a wider width than dicing;
A dicing process in which dicing is performed to cut a wafer with bumps that have been removed at a wider width than the dicing film into a plurality of chips;
A method of manufacturing a head IC chip, comprising: a second film forming step of forming a film on a peripheral side surface of each chip that has been diced and cut out.
[0114]
According to the method of manufacturing the head IC chip, no film turning portion is generated due to dicing. Therefore, a high quality film is formed on the peripheral side surface of the chip.
(3) A method of manufacturing the head IC chip shown in FIG.
That is, in a method of manufacturing a head IC chip that is mounted and constitutes a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium.
A process of performing masking with a mask having a width wider than a dicing width on the upper and lower surfaces of the wafer with bumps on which the bumps are formed,
A first film forming step of forming films on the upper and lower surfaces of the masked bumped wafer;
Removing the mask and removing the film formed on the upper and lower surfaces with a wider width than dicing;
A dicing process in which dicing is performed to cut a wafer with bumps that have been removed at a wider width than the dicing film into a plurality of chips;
A method of manufacturing a head IC chip, comprising: a second film forming step of forming a film on a peripheral side surface of each chip that has been diced and cut out.
[0115]
According to the method of manufacturing the head IC chip, no film turning portion is generated due to dicing. Therefore, a high quality film is formed on the peripheral side surface of the chip.
(4) In a dicing apparatus for dicing a wafer with bumps on which bumps are formed,
A structure that has a chip pressing part that presses the chip cut out during dicing from above, and that the chip cut out during dicing is not scattered by performing dicing while holding the chip cut out from above. Dicing equipment.
[0116]
(5) A dicing method for a wafer with bumps shown in FIG.
That is, in a method of dicing a bumped wafer on which bumps are formed,
A concave portion having a size corresponding to the bump is formed in an arrangement corresponding to the bump, and the inner surface of the concave portion uses an adhesive film having a configuration having no adhesive layer,
A dicing method in which the wafer with bumps is diced in a state where each bump is accommodated in a corresponding recess and the lower surface of the wafer is bonded to an adhesive film.
[0117]
According to this dicing method, the individual head IC chip is firmly adhered to the adhesive film, and therefore, the head IC chip is kept adhered to the adhesive film and is not scattered.
(6) The semiconductor component shown in FIG.
That is, in a semiconductor component having an integrated circuit and a bump on the lower surface of the chip body,
An underfill layer on the lower surface of the chip body;
The top of the bump is exposed on the lower surface of the underfill layer,
A peripheral portion and a peripheral side surface of the upper surface of the chip body, and a peripheral side surface of the underfill layer are covered with a film,
A semiconductor component characterized in that the chip body is exposed at the center of the upper surface of the chip body.
[0118]
This semiconductor component has better heat dissipation than a configuration in which the entire upper surface of the chip body is covered with a film.
(7) The semiconductor component shown in FIG.
That is, in a semiconductor component having an integrated circuit and a bump on the lower surface of the chip body,
An underfill layer on the lower surface of the chip body;
The top of the bump is exposed on the lower surface of the underfill layer,
A peripheral portion and a peripheral side surface of the upper surface of the chip body, and a peripheral side surface of the underfill layer are covered with a film,
A semiconductor component characterized in that a chip body is exposed on the upper surface of the chip body and a heat radiating member is provided in the center.
[0119]
This semiconductor component has better heat dissipation than a configuration in which the center of the upper surface of the chip body is not covered with a film and the upper surface of the chip body is exposed.
(8) A method of manufacturing the head IC chip shown in FIG.
That is, in a method of manufacturing a head IC chip that is mounted and constitutes a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium.
Use a pallet with a depression of a size corresponding to the size of the head IC chip,
The head IC chip having bumps is placed in the pallet recess in a face-down posture,
A method of manufacturing a head IC chip in which a film is formed by performing vapor deposition in this state.
[0120]
According to this method of manufacturing a head IC chip, radical monomers do not easily enter the inside of the recess, and the thickness of the film formed on the surface of the bump can be reduced.
(8) A method of manufacturing the head IC chip shown in FIG.
That is, in a method of manufacturing a head IC chip that is mounted and constitutes a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium.
A dissolvable agent that can be dissolved is attached to the tip of the bump of the head IC chip having the bump,
After this, vapor deposition is performed to form a film on the entire head IC chip,
Thereafter, the dissolvable agent at the front end of the bump is dissolved and removed to expose the front end of the bump.
[0121]
According to this method of manufacturing a head IC chip, it is possible to easily manufacture a head IC chip that has a film on the chip body and does not have a film at the tip of the bump.
(9) A method of manufacturing the head assembly shown in FIG.
That is, in a method of manufacturing a head assembly in which a head IC chip for processing a read signal read from a recording medium on which information is recorded or a write signal to the recording medium is mounted.
Bumps are provided on the suspension side,
A head assembly in which an integrated circuit and electrodes are formed on the lower surface of the chip body, and the entire head IC chip is covered with a film, by applying ultrasonic waves and bonding the electrodes to bumps on a suspension. Manufacturing method.
[0122]
According to the method for manufacturing the head assembly, the head IC chip can be mounted on the suspension in a state where the film is removed from the joint portion.
[0123]
【The invention's effect】
  As described above, the invention of claim 1 isIn a method of manufacturing a head IC chip that is mounted and forms a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium; A first film forming process for forming films on the upper and lower surfaces of a wafer with bumps; a dicing process for dicing the wafer with bumps having films formed on the upper and lower surfaces into a plurality of chips; And a second film forming step of forming a film on the peripheral side surface of each chip that is cut out and aligned, so that the head IC has a film on the upper surface, the lower surface, and the peripheral side surface of the chip body. Chips can be manufactured with high productivity.
[0131]
  ClaimItem 2The present invention relates to a method of manufacturing a head IC chip that is mounted and forms a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium; A process of bonding a film to a surface of a wafer with bumps on which bumps are formed, on which bumps are not formed; and cutting a wafer with bumps to which films have been bonded into a plurality of chips without cutting the film. A dicing step in which dicing is performed; and a peeling step in which the film is peeled and limited to a peripheral portion for each chip cut out and arranged on the film; and the film is a peripheral portion for each chip. And a film forming process for forming a film on each chip in a state where the chip body is peeled off. Central portion of the configuration of the head IC chip are exposed without being covered with the film, good productivity can be produced.
[0132]
  ClaimItem 3The present invention relates to a method of manufacturing a head IC chip that is mounted and constitutes a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium; A film adhering step of adhering the bump-formed surface of the wafer with bumps on which the bumps are formed to the wafer with bumps so as to individually cover portions that are cut out and become chips; A dicing process in which a wafer with bumps to which a film is bonded is diced so as to be cut into a plurality of chips; a film that forms a film on each chip that is diced and cut and arranged, and whose bump forming surface is covered with a film A head IC chip having a film on the upper surface and the peripheral side surface of the chip body. It is possible to sexual well production.
[0133]
  ClaimItem 4The invention includes a step of mounting a head IC chip that processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium, and covers the chip body of the mounted head IC chip. In a method of manufacturing a head assembly comprising a film forming process for forming a film; the film forming process; necessary for forming the film on the upper surface of the chip body from a nozzle with a resin whose surface tension is less than wettability to the chip body Supply more than the desired amount; bring it close to the top surface of the chip body to a height corresponding to the thickness of the film forming the nozzle; and remove excess resin by suction with a suction force smaller than the wettability to the chip body. Therefore, it is possible to form a film having a predetermined thickness that covers the chip body of the head IC chip by applying a resin. That.
[0136]
  ClaimItem 5In the semiconductor component having an integrated circuit and a bump on the lower surface of the chip body; having an underfill layer on the lower surface of the chip body; and the top of the bump is exposed on the lower surface of the underfill layer; Since the upper surface and peripheral side surfaces of the chip body and the peripheral side surface of the underfill layer are covered with a film, a structure in which the integrated circuit is protected by the underfill layer can be realized. Further, it is not necessary to inject an underfill after the semiconductor component is mounted on the suspension, and the head assembly can be manufactured efficiently.
[0137]
  ClaimItem 6The present invention relates to a semiconductor component having an integrated circuit and a bump on a lower surface of a chip body; the chip body has an alignment mark at a position outside the integrated circuit in the lower surface; and an underfill layer on the lower surface of the chip body. The top of the bump is exposed on the lower surface of the underfill layer; an opening is formed at the position of the alignment mark in the underfill layer; the upper surface of the chip body and the surrounding side surfaces; In addition, since the peripheral side surface of the underfill layer is covered with a film, it can be aligned and positioned with high accuracy by using the alignment mark as a reference. A structure in which the integrated circuit is protected by the underfill layer can be realized. Further, it is not necessary to inject an underfill after the semiconductor component is mounted on the suspension, and the head assembly can be manufactured efficiently.
[Brief description of the drawings]
FIG. 1 is a view showing a conventional head assembly.
FIG. 2 is a diagram showing a head assembly according to a first embodiment of the present invention.
FIG. 3 is a diagram illustrating mounting of a head IC chip.
FIG. 4 is a diagram illustrating the formation of Au bumps.
FIG. 5 is a diagram showing a hard disk drive to which the head assembly of FIG. 2 is applied.
6 is a view showing an installation for forming a polymer polyparaxylylene vapor deposition film in the head assembly of FIG. 2; FIG.
FIG. 7 is a diagram showing a head assembly according to a second embodiment of the present invention.
FIG. 8 is a diagram illustrating mounting of a head IC chip.
FIG. 9 is a diagram showing a second embodiment of the head IC chip.
10 is a diagram showing a first method for manufacturing the head IC chip of FIG. 9; FIG.
FIG. 11 is a diagram showing a second method for manufacturing the head IC chip of FIG. 9;
FIG. 12 is a diagram showing a third embodiment of the head IC chip.
FIG. 13 is a diagram showing a head assembly according to a third embodiment of the present invention.
14 is a perspective view of the head IC chip in FIG. 13. FIG.
15 is a diagram illustrating a method for forming the low-viscosity UV curable resin coating film in FIG.
16 is a view showing a first method of manufacturing the head IC chip of FIG. 8. FIG.
FIG. 17 is a diagram showing a second method for manufacturing the head IC chip of FIG. 8;
18 is a diagram showing a third method of manufacturing the head IC chip of FIG. 8. FIG.
FIG. 19 is a diagram showing a fourth method for manufacturing the head IC chip of FIG. 8;
FIG. 20 shows a film forming apparatus.
FIG. 21 is a diagram for explaining film formation by the film forming apparatus of FIG. 20;
22 is a diagram illustrating film formation subsequent to FIG. 21. FIG.
FIG. 23 is a diagram showing a third method for manufacturing the head IC chip of FIG. 9;
24 is a diagram showing a fourth method for manufacturing the head IC chip of FIG. 9; FIG.
25 is a diagram showing a fifth method for manufacturing the head IC chip of FIG. 9; FIG.
26 is a view showing a sixth method for manufacturing the head IC chip of FIG. 9; FIG.
27 is a view showing a seventh method for manufacturing the head IC chip of FIG. 9; FIG.
FIG. 28 is a diagram showing another method of manufacturing the head assembly of FIG. 7;
29 is a diagram showing a method of manufacturing the head IC chip of FIG. 12. FIG.
FIG. 30 is a diagram showing a fourth example of the head IC chip.
31 is a diagram showing a method of manufacturing the head IC chip of FIG. 30. FIG.
FIG. 32 is a diagram showing a fifth embodiment of a head IC chip.
33 is a diagram showing a method of manufacturing the head IC chip of FIG. 32. FIG.
FIG. 34 is a diagram showing a sixth embodiment of a head IC chip.
35 is a diagram showing a method of manufacturing the head IC chip of FIG. 34. FIG.
FIG. 36 is a diagram showing a seventh example of the head IC chip.
FIG. 37 is a diagram showing an eighth example of a head IC chip.
FIG. 38 is a diagram showing a state when dicing a bumped wafer.
[Explanation of symbols]
50, 50A, 50B Head assembly
51 suspension
52 Gimbal
53 Head IC chip mounting part
54 Very thin stainless steel plate
55 Wiring pattern
56, 57 Polyimide layer
58 electrodes
59 Cu base
60 Ni film
61 Au film
70 head slider
72 Magnetic head
80, 80A, 80B, 80C Head IC chip
81,81C Silicon chip body
81Cd slope
82 Integrated Circuit
83 Al electrode
84 Au bumps
100 hard disk drive
101 housing
102 hard disk
103 Actuator
104 arms
110, 110a Polymer polyparaxylylene vapor deposition film
160 Low viscosity UV curable resin coating film
162 chips
163 Dicing groove
165 Head IC chip assembly
164 Film turning part
166 The portion where the deposited film is removed
171 films
172 dicing table
173 dicing saw
174, 180, 181 laser
175 Hydrochloric acid
200 Film forming apparatus
205 Laser displacement meter
206 nozzles
210 UV irradiation machine
208 pump
221 Acrylic UV curable resin
223 Resin film
224 Cured resin film
240 palettes
241 Recess
261 Purple Oropolyether Oil
H.264 adhesive tape
271 Dissolving Pine
290 Film suction device
291 pump
292 Support plate member
292a Suction hole
292b Cylindrical support convex part
293 space
300 films
301 Bonded part
311 Pre-cured underfill layer
314 Grinding wheel
340, 341 Alignment mark
342, 343 opening
350 adhesive film
351 film body
352, 354 Adhesive layer
353 recess

Claims (6)

搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、バンプが形成してあるバンプ付きウェハの上面及び下面に膜を形成する第１の膜形成工程と、該上面及び下面に膜が形成されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、ダイシングされて切り出されて並んでいる各チップの周側面に膜を形成する第２の膜形成工程とを有するヘッドＩＣチップの製造方法。In a method of manufacturing a head IC chip that forms a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium, bumps are formed. A first film forming step of forming films on the upper and lower surfaces of a wafer with bumps, a dicing step of dicing the wafer with bumps having the films formed on the upper and lower surfaces into a plurality of chips, and dicing And a second film forming step of forming a film on the peripheral side surface of each chip cut out and arranged. 搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、ウェハにバンプが形成してあるバンプ付きウェハのバンプが形成されていない面にフィルムを接着する工程と、フィルムが接着されたバンプ付きウェハを、フィルムは切断せずに、ウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、上記フィルムを、切り出されてフィルム上に並んでいる各チップ毎に、周囲の部分に限定して剥離させる剥離工程と、上記フィルムが、各チップ毎に、周囲の部分に限定して剥離されている状態で、各チップに膜を形成する膜形成工程とを有するヘッドＩＣチップの製造方法。A bump is formed on a wafer in a manufacturing method of a head IC chip that is mounted and forms a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium A process of adhering a film to a surface of a wafer with bumps on which bumps are not formed, and a wafer with bumps to which films are adhered are diced to cut the wafer into a plurality of chips without cutting the film. A dicing process, a peeling process in which the film is cut and limited to the peripheral part for each chip cut out and arranged on the film, and the film is limited to the peripheral part for each chip. And a film forming step of forming a film on each chip in a peeled state. 搭載されてヘッドアセンブリの一部を構成し、情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップの製造方法において、フィルムを、バンプが形成してあるバンプ付きウェハの該バンプが形成してあるバンプ形成面を、切り出されてチップとなる部分を個別に覆うように、上記バンプ付きウェハに接着するフィルム接着工程と、該フィルムが接着されたバンプ付きウェハを複数のチップに切り出すべくダイシングを行なうダイシング工程と、ダイシングされて切り出されて並んでおり、バンプ形成面がフィルムで覆われている各チップに膜を形成する膜形成工程とを有するヘッドＩＣチップの製造方法。In a method of manufacturing a head IC chip that is mounted and constitutes a part of a head assembly and processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium, A film adhering step for adhering the bump forming surface of the formed wafer with bumps to the bumped wafer so as to individually cover portions to be chips by being cut out, and the film adhering A dicing process for dicing the wafer with bumps to be cut into a plurality of chips, and a film forming process for forming a film on each chip that is diced, cut and arranged, and whose bump formation surface is covered with a film; A method of manufacturing a head IC chip having 情報が記録された記録媒体から読み取った読取信号、或いは当該記録媒体への書込信号を処理するヘッドＩＣチップを搭載する工程と、該搭載された該ヘッドＩＣチップのチップ本体を覆う膜を形成する膜形成工程とよりなるヘッドアセンブリの製造方法において、該膜形成工程を、表面張力がチップ本体に対する濡れ性より小さい樹脂を、ノズルよりチップ本体の上面に上記膜を形成するに必要な量より多く供給し、該ノズルを形成する膜の厚さに対応する高さまでチップ本体の上面に近づけ、チップ本体に対する濡れ性より小さい吸引力でもって余剰の樹脂を吸引して取り除くようにして行なうことを特徴とするヘッドアセンブリの製造方法。A step of mounting a head IC chip that processes a read signal read from a recording medium on which information is recorded or a write signal to the recording medium, and a film that covers the chip body of the mounted head IC chip are formed In the head assembly manufacturing method comprising the film forming step, the film forming step is performed by using a resin whose surface tension is smaller than the wettability with respect to the chip body and an amount necessary for forming the film on the upper surface of the chip body from the nozzle. Supplying a large amount, approaching the top surface of the chip body to a height corresponding to the thickness of the film forming the nozzle, and removing excess resin by suction with a suction force smaller than the wettability to the chip body A method of manufacturing a head assembly. チップ本体の下面に集積回路及びバンプを有する半導体部品において、該チップ本体の下面にアンダーフィル層を有し、上記バンプの頭頂部が該アンダーフィル層の下面に露出しており、上記チップ本体の上面及び周囲の側面、及びアンダーフィル層の周囲の側面が膜によって覆われた構成としたことを特徴とする半導体部品。In a semiconductor component having an integrated circuit and a bump on the lower surface of the chip body, the chip body has an underfill layer on the lower surface, and the top of the bump is exposed on the lower surface of the underfill layer. A semiconductor component characterized in that the upper surface and surrounding side surfaces and the surrounding side surface of the underfill layer are covered with a film. チップ本体の下面に集積回路及びバンプを有する半導体部品において、該チップ本体は下面のうち該集積回路の外側の位置にアライメントマークを有し、該チップ本体の下面にアンダーフィル層を有し、上記バンプの頭頂部が該アンダーフィル層の下面に露出しており、該アンダーフィル層のうち上記アライメントマークの位置に開口が形成してあり、上記チップ本体の上面及び周囲の側面、及びアンダーフィル層の周囲の側面が膜によって覆われた構成としたことを特徴とする半導体部品。In a semiconductor component having an integrated circuit and a bump on the lower surface of the chip body, the chip body has an alignment mark at a position outside the integrated circuit on the lower surface, and has an underfill layer on the lower surface of the chip body, The top of the bump is exposed on the lower surface of the underfill layer, and an opening is formed at the position of the alignment mark in the underfill layer, and the upper surface and peripheral side surfaces of the chip body, and the underfill layer A semiconductor component characterized in that the side surface around the substrate is covered with a film.
JP36554699A 1999-05-28 1999-12-22 Manufacturing method of head IC chip Expired - Fee Related JP3883094B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP36554699A JP3883094B2 (en) 1999-05-28 1999-12-22 Manufacturing method of head IC chip
US09/548,313 US6885522B1 (en) 1999-05-28 2000-04-12 Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation
DE10020394A DE10020394A1 (en) 1999-05-28 2000-04-26 Head component used in the production of integrated circuits contains a mounting surface, and an integrated circuit chip for processing signals covered by a layer
CNB00108139XA CN1237512C (en) 1999-05-28 2000-04-28 Magnet head, magnetic disk, and connection method and equipment
KR1020000022872A KR100628898B1 (en) 1999-05-28 2000-04-28 Head assembly, disk unit, and bonding method and apparatus
US10/972,440 US7347347B2 (en) 1999-05-28 2004-10-26 Head assembly, disk unit, and bonding method and apparatus
KR1020060027927A KR100723589B1 (en) 1999-05-28 2006-03-28 Head assembly, disk unit, and bonding method and apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15059999 1999-05-28
JP11-150599 1999-05-28
JP36554699A JP3883094B2 (en) 1999-05-28 1999-12-22 Manufacturing method of head IC chip

Publications (2)

Publication Number Publication Date
JP2001052323A JP2001052323A (en) 2001-02-23
JP3883094B2 true JP3883094B2 (en) 2007-02-21

Family

ID=26480141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36554699A Expired - Fee Related JP3883094B2 (en) 1999-05-28 1999-12-22 Manufacturing method of head IC chip

Country Status (1)

Country Link
JP (1) JP3883094B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184618A (en) * 1999-12-24 2001-07-06 Hitachi Ltd Magnetic disk device
WO2003005436A1 (en) * 2001-07-03 2003-01-16 Fujitsu Limited Coating material of semiconductor chip for controlling magnetic disc drive and method of coating semiconductor chip for controlling magnetic disc drive
JP4179312B2 (en) 2004-09-15 2008-11-12 セイコーエプソン株式会社 Semiconductor device mounting method, semiconductor device
JP2008252132A (en) * 2004-09-15 2008-10-16 Seiko Epson Corp Method of mounting semiconductor device
JP4709535B2 (en) * 2004-11-19 2011-06-22 株式会社東芝 Semiconductor device manufacturing equipment
KR100857011B1 (en) * 2005-03-04 2008-09-04 가부시키가이샤 무라타 세이사쿠쇼 Ceramic multilayer board and method for manufacturing same
FR2991810B1 (en) * 2012-06-11 2014-07-04 Sagem Defense Securite ELECTRONIC POWER MODULE WITH PROTECTIVE LAYER

Also Published As

Publication number Publication date
JP2001052323A (en) 2001-02-23

Similar Documents

Publication Publication Date Title
KR100723589B1 (en) Head assembly, disk unit, and bonding method and apparatus
US8129839B2 (en) Electronic device package structures
US7329598B2 (en) Method of manufacturing a semiconductor device
JP4757398B2 (en) Manufacturing method of semiconductor device
JP5636265B2 (en) Semiconductor package and manufacturing method thereof
JP2006135272A (en) Substrate support plate and peeling method of support plate
US20040129451A1 (en) Method of separating semiconductor dies from a wafer
JPH06103707B2 (en) How to replace semiconductor chip
KR100785493B1 (en) Manufacturing method of wafer level package for flip chip capable of preventng water-absorption into adhesives
JP3883094B2 (en) Manufacturing method of head IC chip
JP5194932B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20030020142A1 (en) Semiconductor die with contoured bottom surface and method for making same
JPH09293753A (en) Electric circuit part, manufacture thereof, conductive ball, conductive connecting member, and manufacture thereof
JPH09293754A (en) Electric circuit part, manufacture thereof, conductive ball, conductive connection member, and manufacture thereof
WO2003003798A1 (en) Joining method using anisotropic conductive adhesive
JP3514649B2 (en) Flip chip connection structure and connection method
JP2002016022A (en) Method of manufacturing semiconductor device
JPH10209089A (en) Polishing method for semiconductor wafer
JP2000164546A (en) Method for grinding semiconductor wafer
JP4107896B2 (en) Semiconductor device and manufacturing method thereof
JP2005217295A (en) Manufacturing method of semiconductor device
JP2000091285A (en) Grinding method of semiconductor object
US20080142939A1 (en) Tools structure for chip redistribution and method of the same
KR20210101588A (en) Electronic device and encapsulation method thereof
JP2003188202A (en) Semiconductor device and method of manufacturing the same, circuit board, electronic equipment and crystal oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees