JP3882362B2 - Test piece for solderability evaluation and printed wiring board having the same - Google Patents
Test piece for solderability evaluation and printed wiring board having the same Download PDFInfo
- Publication number
- JP3882362B2 JP3882362B2 JP28174798A JP28174798A JP3882362B2 JP 3882362 B2 JP3882362 B2 JP 3882362B2 JP 28174798 A JP28174798 A JP 28174798A JP 28174798 A JP28174798 A JP 28174798A JP 3882362 B2 JP3882362 B2 JP 3882362B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- solderability
- test piece
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、プリント配線板(プリント板)のはんだ付け性の良否の判定を客観的且つ定量的に行うための、はんだ付け性評価用テストピース及びそれをはんだ付け性評価用テストクーポンとして備えたプリント配線板に関する。
【0002】
【従来の技術】
プリント配線板には、その表面に設けられている導体パターン(ランド、スルーホール等)の酸化劣化を防止して良好なはんだ付け性を維持するため、表面処理(ロジン系プリフラックス処理、金めっき、はんだコート、水溶性プリフラックス処理(アルキルベンゾイミダゾール=銅の錯体形成)等)が施されているが、これらの表面処理の劣化あるいは不具合が導体パターンのはんだ付け性に悪影響を及ぼす場合がある。
【0003】
このため、このような表面処理の良否及び劣化(経時劣化、高温劣化、高湿劣化等)に依存するプリント配線板のはんだ付け性を評価するために、従来、(1)プリント配線板のフットプリント上に印刷されたソルダペーストをリフロー炉で加熱(リフローソルダリング)し、溶融して付着したはんだの濡れ面積を測定する方法(はんだ広がり性測定)、あるいは(2)リフローソルダリングを行って、スルーホール中のはんだ上昇高さを測定する方法(はんだ上り性測定)が採用されていた(JIS C5013/5014参照)。
【0004】
しかし、これらの方法ではテスト用の代替プリント配線板を使用して破壊試験を行っており、しかも試験結果の評価を目視で行うために評価自体を主観に依存する部分が多く、評価結果が実際のプリント配線板のはんだ付け性の結果を十分に表していないという問題がある。また、実際のはんだ付け装置を使用する必要があるために測定が簡便でないという問題もある。
【0005】
このため、従来の(1)及び(2)に示すような方法では、客観的且つ定量的でしかも簡便にプリント配線板のはんだ付け性の評価をすることが困難であった。特に、近年のデジタル技術の発展に伴っていっそうの高密度実装化が要求されている現状を考慮すると、プリント配線板のはんだ付け性の客観的且つ定量的な評価方法を早急に確立することが要請されている。
【0006】
最近、本発明者らは、このような要請に応える評価方法として、ソルダペーストウェッティングバランス法によるプリント配線板のリフローはんだ付け性の定量的測定方法(以下、リフローソルダリング法という)、及びその方法を実施するための装置(リフローソルダリングテスター)を提案した(回路実装学会誌,13(2),109〜114(1998))。図5に、リフローソルダリングテスターの概要図を示す。この装置は、テストピースに作用する力の時間変化を測定することによりはんだの濡れ時間を測定する装置である。
【0007】
ところで、良好なはんだ付け性を確保するためには、はんだの濡れが良好なことが必要である。ここで、はんだの濡れはテストピースに作用する力の時間変化で測定することができる。はんだの濡れが悪いと表面張力は図6に示すグラフ(はんだ濡れ曲線(テストピースに加わる力の時間変化)、P1=加熱開始点;P2=ゼロクロス点;P1〜P2までの時間(t0)=濡れ時間(ゼロクロスタイム))において下向きに作用(斥力)し、濡れが良くなると上向きに作用(張力)するようになる。従って、濡れ時間を指標として部品、材料のはんだ付け性を定量的に評価することができる。
【0008】
このリフローソルダリング法では、プリント配線板のテストピース10(絶縁基板1の一端部にはんだ付け性評価用ランドとして表面導体部2aと裏面導体部2bとが層状に形成されている(図4参照))を溶融前のソルダペーストに入れ、その後でソルダペーストを加熱して溶融させる。このため、ソルダペーストが完全に溶融する前にテストピースのランドも加熱され、そしてソルダペースト中のフラックスが活性化し、その作用により酸化膜や汚れ等が除去されてテストピースの表面が清浄化される。
【0009】
一方、溶融はんだにいきなりテストピースを浸漬させた場合(従来のウェッティングバランス法の場合)は、テストピースの表面が清浄化されていないため先に大きな浮力(負の表面張力)が発生し、これによってテストピースが排斥されて表面張力を測定することができない。
【0010】
しかし、このリフローソルダリング法による場合は、浮力の発生より先に溶融ソルダペーストの(正の)表面張力が作用するため、浮力の影響を抑制することができる。従って、ソルダペーストの溶融時にテストピースに作用する力(表面張力と浮力)の時間変化を測定することによりはんだの濡れ性(はんだ付け性)を測定することが可能となる。
【0011】
ところで、この図5に示すリフローソルダリングテスターは、ソルダペースト51が充填されているマイクロポット52と、低融点金属53で満たされている加熱バス54と、ロードセル55(高感度荷重センサー)とを有する。
【0012】
マイクロポット52は、固定治具56で所定の位置に固定されている。加熱バス54中の低融点金属53は、ヒーター57と温度検出装置58とを備えた温度調節装置59により、所定の温度に加熱されて溶融状態となっている。この加熱バス54及び固定治具56は、上下方向に駆動装置60により移動できるようになっている。
【0013】
また、ロードセル55には、テストピース10を保持するためのホルダー61を保持する電磁チャック機構62が連結されている。更に、ロードセル55から得られるデータを処理するための記録装置63が接続されている。
【0014】
記録装置63と駆動装置60との間には、それらを統合的に制御するための制御装置64が設けられている。
【0015】
このような構成のリフローソルダリングテスターで、図4に示すようなテストピース10のはんだ付け性を試験する操作を以下に説明する。
【0016】
先ず、テストピース10をホルダー61に装着し、次いで、テストピース10の表面導体部2a及び裏面導体部2bとがソルダペースト51に没するようにマイクロポット52を上昇させ、マイクロポット52内の底面との間に所定のギャップを保持した状態で固定する。
【0017】
次に、溶融した低融点金属53が入っている加熱バス54を駆動装置60により上昇させ、低融点金属53の液面をマイクロポット52に接触させてソルダペースト51を所定時間加熱する。加熱開始とともに、テストピース10に作用する力(浮力と表面張力)の時間変化をロードセル55で検出し、これから出力されたデータ(電圧)を記録装置63で記録する。すると、図6に示すようなグラフが得られるので、加熱開始点P1からゼロクロス点P2までの時間t0を求め、これを濡れ時間として記録する。この濡れ時間が短いほどはんだ付け性が良好となる。
【0018】
【発明が解決しようとする課題】
しかしながら、図4に示すような構造のテストピース10を使用すると、テストピース10の導体部(2a,2b)の表面処理、及びその後の表面状態の経時変化に表裏のバラツキが生ずる。このようなバラツキが生じた場合、加熱時間とロードセル55の出力との関係を図にプロットすると、図6に示すような階段状の濡れ曲線を示す。このような階段状の濡れ曲線を示す原因は、デイウェッティングなどによる場合もあるので、正確なはんだ付け性を判定することが実質的に困難になる。また、その再現性も十分でない。更に、表面導体部2aのはんだ付け性及び裏面導体部2bのはんだ付け性とを別々に識別することも困難である。
【0019】
本発明は、以上の従来の技術の問題点を解決しようとするものであり、プリント配線板のはんだ付け性を客観的且つ定量的に簡便に評価することが可能なリフローソルダリングテスターを用いた場合に、階段状の濡れ曲線を示さず、しかも表面及び裏面のそれぞれのはんだ付け性を確実に識別できるようにすることを目的とする。
【0020】
【課題を解決するための手段】
本発明者らは、プリント配線板のはんだ付け性評価用のテストピースとして、絶縁基板の表面一端部と裏面他端部とに、それぞれ表面導体部と裏面導体部とを設けることにより、表面及び裏面のそれぞれのはんだ付け性テストが別々に可能となり、しかも絶縁基板を分割(好ましくは2分割)するための分割線を絶縁基板中央部に設けることによりテストピースを容易に分割でき、更に表裏識別用のマーキング領域を設けることにより分割後のテストピースの表裏の識別が可能となることを見出し、本発明を完成させるに至った。
【0021】
即ち、本発明は、絶縁基板の表面一端部と裏面他端部とに、それぞれ表面導体部及び/又はスルーホールと裏面導体部及び/又はスルーホールとが設けられており、絶縁基板を分割するための分割線が絶縁基板中央部に設けられており、絶縁基板の裏面又は表面に裏面識別用又は表面識別用のマーキング領域が設けられていることを特徴とするプリント配線板のはんだ付け性評価用テストピースを提供する。
【0022】
また、本発明は、上述のはんだ付け性評価用テストピースが、プリント配線板のはんだ付け性を代表し得る位置に、はんだ付け性評価用テストクーポンとして分離可能に設けられているプリント配線板を提供する。
【0023】
【発明の実施の形態】
以下、本発明を詳細に説明する。
【0024】
図1は、本発明のはんだ付け性評価用テストピースの裏面方向から見た斜視図である。このテストピース10は、絶縁基板1の表面の片側端部に表面導体部2aが設けられ、裏面の他側端部には裏面導体部2bが設けられた構造を有する。このように、表面導体部2aと裏面導体部2bとを分離して設けることにより、表裏の表面状態のバラツキによる階段状の濡れ現象を防止することができ、より安定性、再現性、実用性の高い定量的なデータが得られる。
【0025】
表面導体部2a及び裏面導体部2bの形成は、通常のプリント配線板の製法(サブトラクティブ法、アディティブ法等)により行うことができる。
【0026】
また、このテストピース10には、絶縁基板1を2分割するための分割線Lが絶縁基板1のほぼ中央部に設けられている。分割線Lに沿ってテストピース10を、特別な装置等を使用することなく容易に分割することができる。分割したテストピース10は、プリント配線板の表面と裏面の導体部2a及び2bのはんだ付け性並びに表面処理状態を評価するための1対のテストピースとなる。
【0027】
分割線Lは、図1及び後述する図2に示すようにVカットラインでもよく、ミシン目でもよい。ここで、Vカットラインはカッティングマシンで形成することができ、また、ミシン目はNCドリル又は金型プレス等で形成することができる。
【0028】
また、このテストピース10において、絶縁基板1の片面には表裏面識別用のマーキング領域3a(例えば銅箔パターン)、3b(ピット)等が設けられているが、これらに限られるものではない。即ち、マーキング領域は、テストピース10を二分割した際に、二つのテストピース片の区別がつくように設ければよい。従って、マーキング領域3a及び3bの両方を同時に設ける必要もなく、いずれか一方のみを設けてもよい。
【0029】
このようなマーキング領域は、銅箔を点状にパターン化する方法、機械的加工による方法(キズやピット等)により形成することができる。
【0030】
本発明のはんだ付け性評価用テストピース10は、図2(a)(平面図)及び図2(b)(断面図)に示すように、表面導体部2aと裏面導体部2bとの間にスルーホールThを設けてもよい。この場合、テストピースの片端のみにスルーホールThを設けてもよい。また、テストピースの両端のそれぞれに2つ以上のスルーホールThを設けてもよいし、表面導体部2a及び裏面導体部2bは必ずしも形成しなくてもよい。
【0031】
なお、安定性及び再現性の良好なデータを得るためには片端のスルーホールは1つが望ましく、表面導体部を形成しない方が望ましい。また、片端にスルーホールだけを設け、他端には表面導体部もしくは裏面導体部だけを設けてもよい。
【0032】
本発明のはんだ付け性評価用テストピース10のはんだ付け性評価結果を、実際のプリント配線板のはんだ付け性評価結果に再現性よく一致させるためには、プリント配線板のはんだ付け性を代表し得る位置(例えば、中央部、四隅、対辺、対角線の位置等)に、本発明のはんだ付け性評価用テストピース10をテストクーポンとして分離可能に設けることが好ましい。これにより、実際のプリント配線板の表面処理と同一の処理が施されたテストクーポンを得ることができる。従って、このテストクーポンのはんだ付け性を評価すると、実質的にプリント配線板のはんだ付け性及びその分布を非破壊検査で評価していることになる。
【0033】
ここで、プリント配線板のはんだ付け性を代表し得る位置としては、図3(a)の4枚集合のプリント配線板に示すように、アッセンブリ時に切除されてしまう“捨てプリント配線板領域”Rを挙げることができる。
【0034】
また、捨てプリント配線板領域Rが存在しないプリント配線板の場合には、その周縁部や中央にはんだ付け性評価用テストピース10をテストクーポンとしてを分離可能に組み込めばよい。捨てプリント配線板領域のないプリント配線板にあっては、プリント配線板の空きスペース(グランド部分等)にはんだ付け性評価用テストクーポンを設置してもよい。空きスペースもないプリント配線板にあっては、テストクーポン設置エリアを別に設けてもよい。
【0035】
プリント配線板に分離可能にはんだ付け性評価用テストピース10を設ける方法としては、図3(a)のA領域の部分拡大断面図である図3(b)に示すように、捨てプリント配線板領域Rとプリント配線板Pとの境界線であるカットラインCLをVカットラインVLとしたり、図3(a)のB領域の部分拡大平面図である図3(c)に示すように、ミシン目Mとしたりすることが挙げられる。また、図3(a)のC領域の部分拡大平面図である図3(d)に示すように、一部に捨てプリント配線板領域Rと連続したホールド領域Hを設けつつ周囲に溝Gを設けてもよい。ここで、溝Gは、NCルーター加工又は金型プレスでプリント配線板を加工(外形加工、穿孔工程)する時に同時に形成することができる。作業性を考慮すると図3(d)の態様が望ましい。
【0036】
以上説明した本発明のはんだ付け性評価用テストピースは、図5に示すようなリフローソルダリングテスターのテストサンプルとして非常に適している。
【0037】
【発明の効果】
本発明のはんだ付け性評価用テストピースによれば、はんだ付け性を客観的且つ定量的に簡便に評価することが可能なリフローソルダリングテスターを用いた場合に、階段状の濡れ曲線を示さず、しかもプリント配線板の表面及び裏面のそれぞれのはんだ付け性を確実に識別できる。
【0038】
また、本発明のはんだ付け性評価用テストピースをはんだ付け性評価用テストクーポンとして備えたプリント配線板によれば、実工程でプリント配線板にはんだ付けを行う前に、はんだ付け性を定量評価することができる。従って、プリント配線板の受け入れ検査や保管状態(保管後の劣化)の検査が実施可能で、回路実装工程でのはんだ付け不良の発生を未然に防ぐことができる。また、プリント配線板の回路実装工程においてはんだ付け不良が発生した場合、不良の原因の所在(即ち、プリント配線板なのか、部品なのか、はんだなのか、ポストフラックスなのか、はんだ付け工程(プロセス)なのか)を容易に識別できる。しかも、プリント配線板表面処理剤の開発過程及びプリント配線板の製造工場、めっき工場での品質性能チェック及び工程管理や出荷検査が簡便に実施できるようになる。
【図面の簡単な説明】
【図1】 本発明のはんだ付け性評価用テストピースの下方斜視図である。
【図2】本発明の別の態様のはんだ付け性評価用テストピースの平面図(同図(a))、及びその断面図(同図(b))である。
【図3】本発明のはんだ付け性評価用テストピースがテストクーポンとして設けられたプリント配線板の平面図(同図(a))、そのA領域の部分拡大断面図(同図(b))、そのB領域の部分拡大平面図(同図(c))及びそのC領域の部分拡大平面図(同図(d))である。
【図4】従来のはんだ付け性評価用テストピースの断面図である。
【図5】リフローソルダリングテスターの概要図である。
【図6】従来のはんだ付け性評価用テストピースを使用した場合に得られるはんだ濡れ曲線図である。
【符号の説明】
1 絶縁基板、2a 表面導体部、2b 裏面導体部、3a,3b マーキング領域、10 はんだ付け性評価用テストピース、L 分割線、CL カッティングライン、P プリント配線板、R 捨てプリント配線板領域、Th スルーホール[0001]
BACKGROUND OF THE INVENTION
The present invention includes a test piece for evaluating solderability and a test coupon for evaluating solderability for objectively and quantitatively determining the quality of solderability of a printed wiring board (printed board). The present invention relates to a printed wiring board.
[0002]
[Prior art]
For printed wiring boards, surface treatment (rosin-based preflux treatment, gold plating) is used to prevent oxidative deterioration of conductor patterns (land, through-holes, etc.) provided on the surface and maintain good solderability. , Solder coating, water-soluble preflux treatment (alkyl benzimidazole = copper complex formation), etc.), but these surface treatments may deteriorate or fail to adversely affect the solderability of the conductor pattern. .
[0003]
Therefore, in order to evaluate the solderability of a printed wiring board that depends on the quality and deterioration of such surface treatment (deterioration with time, high temperature deterioration, high humidity deterioration, etc.), conventionally, (1) The solder paste printed on the print is heated in a reflow oven (reflow soldering) and melted to measure the wetted area of the adhered solder (solder spreadability measurement), or (2) reflow soldering is performed The method of measuring the solder rising height in the through hole (measurement of soldering up) has been employed (see JIS C5013 / 5014).
[0004]
However, in these methods, a destructive test is performed using an alternative printed wiring board for testing, and in addition, since the evaluation of the test result is performed visually, there are many parts that depend on the subjective evaluation, and the evaluation result is actually There is a problem that the result of the solderability of the printed wiring board is not sufficiently expressed. Another problem is that the measurement is not easy because it is necessary to use an actual soldering apparatus.
[0005]
For this reason, it has been difficult for the conventional methods (1) and (2) to easily and quantitatively evaluate the solderability of the printed wiring board. In particular, considering the current situation where higher density mounting is required with the development of digital technology in recent years, an objective and quantitative evaluation method for the solderability of printed wiring boards can be quickly established. It has been requested.
[0006]
Recently, the present inventors have evaluated the reflow solderability of printed wiring boards by the solder paste wetting balance method (hereinafter referred to as reflow soldering method), An apparatus (reflow soldering tester) for carrying out the method was proposed (Journal of Circuit Packaging Society, 13 (2), 109 to 114 (1998)). FIG. 5 shows a schematic diagram of the reflow soldering tester. This device is a device for measuring the solder wetting time by measuring the time change of the force acting on the test piece.
[0007]
By the way, in order to ensure good solderability, it is necessary that the solder be wet. Here, the wetting of the solder can be measured by the time change of the force acting on the test piece. When the solder wetness is poor, the surface tension is shown in FIG. 6 (solder wetting curve (change in force applied to the test piece over time), P 1 = heating start point; P 2 = zero cross point; time from P 1 to P 2 It acts downward (repulsive force) in (t 0 ) = wetting time (zero crossing time)), and acts upward (tension) when wetting is improved. Therefore, the solderability of parts and materials can be quantitatively evaluated using the wetting time as an index.
[0008]
In this reflow soldering method, a
[0009]
On the other hand, when the test piece is suddenly immersed in the molten solder (in the case of the conventional wetting balance method), since the surface of the test piece is not cleaned, large buoyancy (negative surface tension) occurs first. As a result, the test piece is rejected and the surface tension cannot be measured.
[0010]
However, in the case of the reflow soldering method, the influence of buoyancy can be suppressed because the (positive) surface tension of the molten solder paste acts before the occurrence of buoyancy. Therefore, it is possible to measure the wettability (solderability) of the solder by measuring the time change of the force (surface tension and buoyancy) acting on the test piece when the solder paste is melted.
[0011]
Incidentally, the reflow soldering tester shown in FIG. 5 includes a micropot 52 filled with a solder paste 51, a
[0012]
The micropot 52 is fixed at a predetermined position by a fixing jig 56. The low melting point metal 53 in the
[0013]
The
[0014]
A
[0015]
The operation of testing the solderability of the
[0016]
First, the
[0017]
Next, the
[0018]
[Problems to be solved by the invention]
However, when the
[0019]
The present invention is intended to solve the above-described problems of the conventional technique, and uses a reflow soldering tester capable of simply and objectively and quantitatively evaluating the solderability of a printed wiring board. In some cases, the object is not to show a staircase-like wetting curve and to reliably identify the solderability of the front and back surfaces.
[0020]
[Means for Solving the Problems]
As a test piece for evaluating the solderability of a printed wiring board, the present inventors provide a surface conductor portion and a back conductor portion on one end and the other back end of the insulating substrate, respectively. Each backside solderability test can be performed separately, and the test piece can be easily divided by providing a dividing line for dividing the insulating substrate (preferably divided into two) into the central portion of the insulating substrate, and further identifying the front and back sides It was found that the front and back sides of the test piece after division can be identified by providing a marking area for the purpose, and the present invention has been completed.
[0021]
That is, according to the present invention, a surface conductor portion and / or a through hole and a back conductor portion and / or a through hole are provided at one end portion and the other end portion of the back surface of the insulating substrate, respectively. For the evaluation of solderability of a printed wiring board, wherein a dividing line is provided in the central part of the insulating substrate, and a marking area for identifying the back surface or for identifying the front surface is provided on the back surface or front surface of the insulating substrate Provide test pieces for use.
[0022]
In addition, the present invention provides a printed wiring board in which the above-described test piece for solderability evaluation can be separated as a test coupon for solderability evaluation at a position where the solderability of the printed wiring board can be represented. provide.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail.
[0024]
FIG. 1 is a perspective view of a test piece for evaluating solderability of the present invention as viewed from the back side. This
[0025]
The formation of the front surface conductor portion 2a and the back surface conductor portion 2b can be performed by an ordinary printed wiring board manufacturing method (subtractive method, additive method, or the like).
[0026]
In addition, the
[0027]
The dividing line L may be a V cut line or a perforation as shown in FIG. 1 and FIG. 2 described later. Here, the V cut line can be formed by a cutting machine, and the perforation can be formed by an NC drill or a die press.
[0028]
Further, in this
[0029]
Such a marking region can be formed by a method of patterning a copper foil into a dot shape or a method by mechanical processing (such as a scratch or a pit).
[0030]
As shown in FIG. 2A (plan view) and FIG. 2B (cross-sectional view), the
[0031]
In order to obtain data with good stability and reproducibility, one through hole is desirable at one end, and it is desirable not to form a surface conductor portion. Alternatively, only the through hole may be provided at one end, and only the front conductor portion or the rear conductor portion may be provided at the other end.
[0032]
In order to match the solderability evaluation result of the
[0033]
Here, as a position that can represent the solderability of the printed wiring board, as shown in a set of four printed wiring boards in FIG. 3A, a “discarded printed wiring board region” R that is cut off during assembly. Can be mentioned.
[0034]
Further, in the case of a printed wiring board in which the discarded printed wiring board region R does not exist, the
[0035]
As a method for providing the
[0036]
The test piece for evaluating solderability of the present invention described above is very suitable as a test sample for a reflow soldering tester as shown in FIG.
[0037]
【The invention's effect】
According to the test piece for solderability evaluation of the present invention, when a reflow soldering tester capable of simply and objectively and quantitatively evaluating solderability is used, a step-like wetting curve is not shown. Moreover, the solderability of the front and back surfaces of the printed wiring board can be reliably identified.
[0038]
In addition, according to the printed wiring board provided with the test piece for solderability evaluation of the present invention as a test coupon for solderability evaluation, the solderability is quantitatively evaluated before soldering to the printed wiring board in an actual process. can do. Therefore, it is possible to perform an acceptance inspection of the printed wiring board and an inspection of the storage state (deterioration after storage), and it is possible to prevent the occurrence of defective soldering in the circuit mounting process. Also, when a soldering failure occurs in the circuit mounting process of a printed wiring board, the location of the cause of the failure (that is, whether it is a printed wiring board, component, solder, post flux, soldering process (process Can be easily identified. In addition, the development process of the surface treatment agent for the printed wiring board, the quality performance check, the process management, and the shipping inspection at the manufacturing factory and the plating factory of the printed wiring board can be easily performed.
[Brief description of the drawings]
FIG. 1 is a lower perspective view of a test piece for evaluating solderability of the present invention.
FIG. 2 is a plan view (FIG. 2A) and a cross-sectional view (FIG. 2B) of a test piece for evaluating solderability according to another embodiment of the present invention.
FIG. 3 is a plan view of the printed wiring board provided with the test piece for solderability evaluation of the present invention as a test coupon (FIG. 3A), and a partially enlarged sectional view of the region A (FIG. 3B). FIG. 4B is a partially enlarged plan view of the B region (FIG. 3C) and a partially enlarged plan view of the C region (FIG. 4D).
FIG. 4 is a cross-sectional view of a conventional test piece for solderability evaluation.
FIG. 5 is a schematic diagram of a reflow soldering tester.
FIG. 6 is a solder wetting curve obtained when a conventional test piece for evaluating solderability is used.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28174798A JP3882362B2 (en) | 1998-04-10 | 1998-10-02 | Test piece for solderability evaluation and printed wiring board having the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-99722 | 1998-04-10 | ||
JP9972298 | 1998-04-10 | ||
JP28174798A JP3882362B2 (en) | 1998-04-10 | 1998-10-02 | Test piece for solderability evaluation and printed wiring board having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11352046A JPH11352046A (en) | 1999-12-24 |
JP3882362B2 true JP3882362B2 (en) | 2007-02-14 |
Family
ID=26440829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28174798A Expired - Fee Related JP3882362B2 (en) | 1998-04-10 | 1998-10-02 | Test piece for solderability evaluation and printed wiring board having the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3882362B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0920488D0 (en) * | 2009-11-21 | 2010-01-06 | Naisbitt Graham | Synchronous method for assessing solder pastes |
CN114682948B (en) * | 2022-03-04 | 2023-10-31 | 广东风华高新科技股份有限公司 | Method, device and system for testing weldability of chip component |
-
1998
- 1998-10-02 JP JP28174798A patent/JP3882362B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11352046A (en) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhan et al. | Reliability of printed circuit boards processed using no-clean flux technology in temperature–humidity–bias conditions | |
KR20100041854A (en) | Assessing micro-via formation in a pcb substrate manufacturing process | |
JP3882362B2 (en) | Test piece for solderability evaluation and printed wiring board having the same | |
US4467638A (en) | Method and apparatus for quantitatively evaluating the soldering properties of a wave soldering system | |
JP4673231B2 (en) | Insulating resin plate processing method and wiring board inspection jig provided with the insulating resin plate | |
US4196839A (en) | Methods of fabricating printed circuit boards | |
JP2009295877A (en) | Resistor | |
CN110139492A (en) | A method of resistance is made using electrically conductive ink silk-screen | |
JPH0599831A (en) | Method for measuring viscosity of solder paste solder paste printing machine | |
JPH09145589A (en) | Method and apparatus for testing of solderability of electronic component | |
KR100801899B1 (en) | Testing method for printed circuit board | |
JPS6391541A (en) | Method for inspecting soldered spot of printed circuit board device | |
JPH0763664A (en) | Method and device for testing solder wettability | |
Ready et al. | A comparison of hourly versus daily testing methods for evaluating the reliability of water soluble fluxes | |
JPH01501732A (en) | Method and device for measuring solder thickness | |
JPH02211489A (en) | Printed circuit thermocouple mechanism for training and evaluation of apparatus and making and use thereof | |
TWI724288B (en) | Soldering process | |
JP2001074630A (en) | Solderability-testing device and method | |
JP2834040B2 (en) | Printed wiring board and product name inspection method | |
JPH10305364A (en) | Soldering test for electronic parts and device therefor | |
JP2007078484A (en) | Solder wettability testing device and solder wettability testing method | |
JPS59202048A (en) | Inspection of connection state for electronic components | |
JP2005337900A (en) | Method and device for detecting defect in through hole | |
JPH02201148A (en) | Method of inspecting solder joining part | |
JP2662870B2 (en) | Printed wiring pattern and unsolder detection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
LAPS | Cancellation because of no payment of annual fees |