JP3881401B2 - ダイナミック・レンジの広い演算増幅器の方法および装置 - Google Patents
ダイナミック・レンジの広い演算増幅器の方法および装置 Download PDFInfo
- Publication number
- JP3881401B2 JP3881401B2 JP06715396A JP6715396A JP3881401B2 JP 3881401 B2 JP3881401 B2 JP 3881401B2 JP 06715396 A JP06715396 A JP 06715396A JP 6715396 A JP6715396 A JP 6715396A JP 3881401 B2 JP3881401 B2 JP 3881401B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- node
- stage
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 14
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30057—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP power transistors are realised as paralleled FETs, i.e. the push or the pull transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【産業上の利用分野】
本発明は、一般にアナログ信号の増幅に関し、さらに詳しくは、広いダイナミック・レンジ出力を有する低電力増幅器に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
演算増幅器は、多年にわたって知られており、回路設計において多くの種々の必要性を満たしている。たとえば、演算増幅器は、多くのバッテリで動作する回路で用いられる。このようなバッテリ駆動回路のバッテリ寿命を延ばすために、バッテリ駆動回路は、より低い電源電圧から動作するよう設計されている。周知のように、電源電圧を下げることにより、バッテリ駆動回路のバッテリ寿命を長くすることができる。
【0003】
バッテリの寿命を延ばすための努力により、電源電圧が低くなるにつれて、演算増幅器のダイナミック出力レンジが重大な設計上の問題となる。周知のように、演算増幅器の出力は、線路毎に、すなわち電源電圧から帰路電圧(return voltage)に向かって小さくなるダイナミック・レンジを有する。ダイナミック出力レンジが線路から線路へと小さくなる機能をもつと、増幅器の出力は回路内の次段を駆動するのに充分でなくなる。たとえば、電源電圧が2.7ボルトの場合、通常のダイナミック出力レンジは0.1ないし2.1ボルトになる。(従来技術を示す図1ないし図3について、種々の出力レンジとその理由とが説明される。)演算増幅器がその出力をデジタル回路に供給しているとき、多くの用途では2.1ボルトでは論理「1」を提供するには不充分である。論理「1」を確保するためには通常2.5ボルトの電圧が必要である。
【0004】
図1ないし図3は、種々の演算増幅器とその対応するダイナミック出力レンジとを示す。図1は、当技術で以前は周知のものであり、第1入力信号と第2入力信号との差の増幅を行う基本的な演算増幅器を示す。しかし、出力のダイナミック・レンジは、基準接地電位、ここではゼロから(VDD - (VGS + VDS))の電圧レベルまでの範囲を持つ。そのため、従来技術の演算増幅器は、その出力を電源電圧VDD まで引き上げることができず、電源電圧−(マイナス)電界効果トランジスタの1つのゲート−ソース電圧(0.6ボルト)+(プラス)電流源の電界効果トランジスタのドレイン−ソース電圧(0.2ボルト)までしか引き上げることができなかった。2.7ボルトの電源については、この演算増幅器の最大出力電圧は1.9ボルト(2.7−(0.6+0.2))である。
【0005】
図2は、図1の演算増幅器よりダイナミック・レンジが改善された別の従来技術による演算増幅器を示す。この実施例には、基本的な演算増幅器と、この演算増幅器の出力に結合された追加の回路とが含まれる。追加の回路により、出力電圧は、ゼロの基準接地電圧まで引き下げ、VDD - VGS まで引き上げることができる。そのため、追加の回路は、VLDSの項を排除することにより図1の増幅器のダイナミック・レンジを改善することができるが、ゲート−ソース電圧VGS により、出力の上限の電圧レベルが制限される。2.7ボルトの電源については、この演算増幅器の最大出力電圧は2.1ボルト(2.7−0.6)になる。
【0006】
図3も、さらに別の従来技術による演算増幅器を示す。図3の構造には、その出力を追加の回路に結合させた基本の演算増幅器が含まれる。追加の回路には、電流源とnチャネル電界効果トランジスタ(FET)が含まれる。増幅器の出力は、図1および図2に図示される増幅器の出力のいずれかよりも高いレベルである(VDD - VDS)まで引き上げることができるが、nチャネルFETのために出力はVDS のレベルまでしか引き下げることができない。2.7ボルトの電源に関しては、演算増幅器の出力レンジは0.2ボルトないし2.5ボルトである。
【0007】
このように、これらの従来技術による増幅器は、低電圧回路構成で用いることのできるだけの充分に広いダイナミック・レンジを提供することができない。そのため、広いダイナミック・レンジを有し、低電圧レベルの用途で用いることのできる演算増幅器が必要である。
【0008】
【実施例】
一般に、本発明は、広いダイナミック・レンジを有し、低電力の用途に採用することができる演算増幅器を提供する。さらに詳しくは、本発明は、増幅段と、低電圧レベルから線路電圧までの完全なダイナミック・レンジを提供するために引下げ段と引上げ段の両方を提供する線形出力インバータとを有する演算増幅器を提供する。
【0009】
図4は、本発明の教義を実現する演算増幅器10を示す。演算増幅器10は、増幅段12と線形出力インバータ14とによって構成される。線形出力インバータ14には、反転引下げ段16,出力段コントローラ17および引上げ出力段18が含まれる。
【0010】
増幅段12は、第1入力22および第2入力24を受信し、被増幅出力26を生成する。増幅段は、好ましくは、図1に図示される構造のような当技術で周知の演算増幅器によって構成される。しかし、当業者には、任意の種類の演算増幅器でも充分であり、本発明から恩恵を受けるであろう。
【0011】
反転引下げ段16は、第1トランジスタ28,第2トランジスタ30,第3トランジスタ32および電流源34によって構成される。図4に示される実施例においては、トランジスタ28,30,32は、NチャネルFETにより構成される。しかし、バイポーラ・トランジスタまたは任意の種類のゲート可能装置も同様に演算反転引下げ段16の構造に用いることができることは、当業者には容易に理解頂けよう。第1トランジスタ28は、そのゲートを出力26に結合させ、ドレインを第1ノード29に結合させ、ソースを基準接地31に結合させている。第2トランジスタは、そのゲートを第1ノード29に、ドレインを基準電圧VDD 33に、ソースを被反転出力ノード20に結合させている。第3トランジスタ32は、そのゲートを出力26に、ドレインを被反転出力ノード20に、ソースを基準接地31に結合させている。電流源は、基準電圧VDD 33と第1ノード29との間を、第1ノード29に向かってバイアスされる電流により接続する。
【0012】
引上げ出力段18は、第4トランジスタ38,第5トランジスタ40および電流源42によって構成される。好ましくは、第4トランジスタ38と第5トランジスタ40は両方ともpチャネルFETによって構成される。しかし、バイポーラ・トランジスタまたは任意の種類のゲート可能装置も同様に、演算増幅器10の構造に用いることができることは、当業者には容易に理解頂けよう。好ましくはpチャネルFETである第4トランジスタ38は、そのゲートおよびドレインを第2ノード37に結合させ、ソースを基準電圧または線路電圧VDD 33に結合させている。第5トランジスタ40は、ゲートを第2ノード37に、ソースをソース電圧VDD 33に、ドレインを被反転出力ノード20に結合させている。電流源42は、第2ノード37と基準接地31との間を、基準接地または帰還電圧31に向かってバイアスされた電流により接続する。
【0013】
出力段コントローラ17は、好ましくはpチャネルFETである第6トランジスタ36によって構成される。第6トランジスタ36は、そのゲートを第1ノード29に、ソースを基準電圧VDD 33に、ドレインを第2ノード37に結合させている。出力段コントローラ17は、線形にあるいは漸次的に引上げ出力段18を起動して、引上げ出力段18に被反転出力ノード20の電圧レベルをVDD - VDS のレベルまで引き上げさせる。ただし、VDS は、第5トランジスタ40のドレインからソースへの電圧を表す。
【0014】
動作中は、線形出力インバータ14は、出力26信号を反転して、好ましくは基準接地31のレベルである帰路電圧レベルから、線路電源電圧レベルまでのダイナミック・レンジを有する被反転出力20を生成する。線路電源電圧レベルは、(VDD−VDS)のレベルにある。ただしVDSは、pチャネルFET40の両端の電圧であり、VDD33は、もちろん基準電圧のレベルである。出力26が高レベルにあるとき、第1トランジスタ28および第2トランジスタ32がオンになり、それによって被反転出力20は帰路電圧レベルまで引き下げられる。そのため、ノード29の電圧は低レベルとなり、出力段コントローラ17に関わる第6トランジスタ36がオンになる。その結果、出力段コントローラ17は、第2ノード37の電圧を高レベルまで引き上げ、そのために第4トランジスタ38および第5トランジスタ40がオフになる。この場合、引上げ出力段18が停止され、被反転出力20には影響を及ぼさない。
【0015】
出力26の値が小さくなると、第1トランジスタ28および第3トランジスタ32は漸次的にオフになり、第1ノード29の電圧を漸次的に上げる。その結果、出力段コントローラ17が漸次的に状態を変化させるので、第6トランジスタ36が漸次的にオフになる。第6トランジスタ36がオフになると、第2ノード37の電圧は第2電流源42により引き下げられる。その結果、第4トランジスタ38および第5トランジスタ40が、漸次的にオンになる。第4トランジスタ38および第5トランジスタ40がオンになると、引上げ出力段18は、被反転出力20を、VDD - VDS のレベルまで引き上げる。最終的に、出力段コントローラ17の第6トランジスタ36は、完全にオフとなり、引上げ出力段18が被反転出力20信号を全面的に制御する。
【0016】
動作の全範囲を通じて、反転引下げ段16は、被反転出力が第1閾値より低い場合は、被反転出力20をそれだけで提供する。このとき第1閾値は、概ね、トランジスタ28および/またはトランジスタ32のゲート−ソース電圧である。被反転出力20のレベルが第1閾値より高くなると、反転引下げ段16および引上げ出力段18の両方が被反転出力20に寄与する。被反転出力20が第2閾値より高くなると、反転引下げ段16は、もはや被反転出力20信号に寄与せず、引上げ出力段18だけが被反転出力20信号を生成する。そのため、本発明の演算増幅器は広いダイナミック・レンジにわたり、すなわち0ないしVDD - VDS まで線形増幅機能を提供する。2.7ボルトの電源については、図4の増幅器の出力範囲は0ないし2.5ボルトになり、これはデジタル回路構成にとっては充分な電圧となる。
【0017】
図5は、本発明の原則を具現する代替の演算増幅器50を示す。演算増幅器50は、演算増幅器10と同様の方法で構築されるが、対称部品が対称に接続されている点が異なる。そのために、共通の部品には共通の数値識別子が付される。演算増幅器50は、共同して機能してVDS ないしVDD までのダイナミック・レンジを有する被反転出力58を生成する、増幅段12と線形出力インバータ52とによって構成される。線形出力インバータ52は、反転引上げ出力段54,引下げ出力段57および出力段コントローラ56によって構成され、被反転出力58を提供する。
【0018】
増幅段12は、第1入力22および第2入力24を受信して、被増幅出力26を提供する。好ましくは、増幅段は当技術では周知の演算増幅器によって構成され、ここでは更なる説明は行わない。
【0019】
反転引上げ出力段54は、第1トランジスタ60,第2トランジスタ62,第3トランジスタ64および電流源66によって構成される。好ましくは、第1トランジスタ60,第2トランジスタ62および第3トランジスタ64は、pチャネルFETによって構成される。しかし、バイポーラ・トランジスタも同様に演算増幅器50の構造に用いることができることは、当業者には容易に理解頂けよう。第1トランジスタ60は、そのゲートが出力26に結合し、ソースが基準電圧VDD 61に結合し、ドレインが第1ノード63に結合するように接続する。第2トランジスタ62は、そのゲートが出力26に、ソースが基準電圧VDD 61に、ドレインが被反転出力58に結合するように接続する。第3トランジスタ64は、そのゲートが第1ノード63に、ソースが被反転出力ノード58に、ドレインが基準接地65に結合するように接続する。電流源66は、第1ノード63と基準接地65との間を、基準接地65に向かってバイアスされる電流により接続する。
【0020】
引下げ出力段57は、第4トランジスタ70,第5トランジスタ72および電流源74によって構成される。好ましくは、第4トランジスタ70も第5トランジスタ72もnチャネルFETである。しかし、バイポーラ・トランジスタも同様に演算増幅器50の構造に用いることができることは、当業者には容易に理解頂けよう。第4トランジスタ70は、そのゲートおよびドレインが第2ノードに結合し、ソースが基準接地65に結合するように接続する。第5トランジスタ72は、そのゲートが第2ノード71に、ドレインが被反転出力ノード58に、ソースが基準接地65に結合するように接続する。電流源74は、基準ソース電圧VDD 61と第2ノード71との間を、第2ノード71に向かってバイアスされる電流により接続する。
【0021】
出力段コントローラ56は、好ましくはnチャネルFETであり、ゲートが第1ノード63に、ドレインが第2ノード71に、ソースが基準接地65に結合されている第6トランジスタ68によって構成される。出力段コントローラ56は、引下げ出力段57を線形に動作可能にして、引下げ出力段57に被反転出力58をVDS まで引き下げさせる。
【0022】
動作中は、反転引上げ出力段54は、被反転出力58が第1閾値より高いときには、それだけで被反転出力58を提供するよう動作する。引下げ出力段57は、被反転出力58が第2閾値より低いときには、それだけで被反転出力58を提供するように動作する。被反転出力58が、第1閾値と第2閾値との間のレベルにあるときには、引上げ出力段54と引下げ出力段57の両方が、被反転出力58の生成に寄与する。
【0023】
通常の動作中は、出力26が低レベルにあるときには、第1トランジスタ60および第2トランジスタ62はオンになる。その結果、被反転出力は、VDD まで引き上げられる。この状態で、第1ノード63は高電圧レベルにある。そのため、出力段コントローラ56の第6トランジスタ68がオンになり、第2ノード71の電圧が低となり、第4トランジスタ70および第5トランジスタ72がオフになる。このために、引下げ出力段57は、被反転出力58には寄与せず、反転引上げ出力段54が完全な被反転出力58の信号を提供する。そのため、被反転出力58は、第1閾値より高くなる。
【0024】
出力26の電圧が上がると、第1トランジスタ60および第2トランジスタ62は、漸次的にオフになる。その結果、第1ノードの電圧は漸次的に下がり、第3トランジスタが漸次的にオンになり、第6トランジスタ68は漸次的にオフになる。第2ノード71の電圧が次第に高レベルに移動して、第4トランジスタ70および第5トランジスタ72が漸次的にオンになり、引下げ出力段57が被反転出力58に寄与するようになる。引上げ出力段54と引下げ出力段57の両方が、被反転出力58に寄与するとき、被反転出力58は第1閾値と第2閾値との間にある。
【0025】
最終的には、出力26のレベルが上がると、反転引上げ出力段54がオフになり、被反転出力58を提供しない。この時点で、被反転出力58は第2閾値より低く、引下げ出力段57は、被反転出力58を全面的に、レベルVDS にある基準電圧より少し高い電圧レベルまで引き下げる。
【0026】
このように本発明の演算増幅器10,50は、従来の演算増幅器に比べて重要な利点をもたらす。演算増幅器10,50は、増幅回路構成の複雑性をあまり増大させることなく広いダイナミック・レンジを提供する。この方法で、実質的に複雑性を加えずに広いダイナミック・レンジの利益をもたらす低電圧集積回路内に、演算増幅器を容易に集積することができる。
【0027】
図6は、広いダイナミック・レンジにわたり被増幅出力を提供する本発明の方法の論理図である。本方法は、ブロック100で開始され、ここで出力26が第1入力22および第2入力24から生成される。方法はブロック102に進み、ここで出力26が反転されて、被反転出力58が生成される。ブロック102から、方法は意志決定ブロック104に進む。ここで、被反転出力が第1閾値と比較される。被反転出力が第1閾値を越えている場合は、方法はブロック106に進み、ここで被反転出力の第1線形表現が線路電源電圧まで引き上げられる。意志決定ブロック104で、被反転出力が第1閾値を越えない場合は、方法は意志決定ブロック108に進む。ブロック106からも、方法は意志決定ブロック108に進む。意志決定ブロック108で、被反転出力は第2閾値と比較される。被反転出力が第2閾値より低い場合は、方法はブロック110に進み、ここで被反転出力の第2線形表現は帰還電圧まで引き下げられる。意志決定ブロック108で、被反転出力が第2閾値より低くない場合は、方法はブロック100に進む。ブロック110から方法はブロック100に進む。このようにして、本発明の方法は、帰還電圧の低レベルから線路電源電圧までの被反転出力の線形表現を提供し、この方法は本発明の装置の動作に対応する。
【0028】
上述の好適な実施例は、本発明の原則を説明するためのものであり、本発明の範囲を制限するものではない。以下の請求項の範囲から逸脱せずに、種々のその他の実施例およびこれらの好適な実施例に対する修正が当業者には可能であろう。
【図面の簡単な説明】
【図1】第1の従来技術の演算増幅器構造のブロック図である。
【図2】第2の従来技術の演算増幅器構造のブロック図である。
【図3】第3の従来技術の演算増幅器構造のブロック図である。
【図4】本発明の教義を具現する第1演算増幅器のブロック図である。
【図5】本発明の教義を具現する第2演算増幅器のブロック図である。
【図6】広いダイナミック・レンジを有する被増幅出力を提供する本発明の方法の論理図である。
【符号の説明】
10 演算増幅器
12 増幅段
14 線形出力インバータ
16 反転引下げ段
17 出力段コントローラ
18 引上げ出力段
20 被反転出力0〜(VDD - VDS )
22 第1入力
24 第2入力
26 出力
28,30(*1),32,36,38,40 トランジスタ
31 基準接地
33 基準電圧
34,42 電流源
Claims (1)
- 広いダイナミック出力を有する演算増幅器(10)であって:
(a)第1入力、第2入力および出力を有する増幅段(12);
(b)前記出力に動作可能に結合された反転引下げ出力段(16)であって、前記出力に現れる信号を反転して被反転出力ノードに被反転出力を生成し、前記被反転出力を帰路電圧まで引き下げる反転引下げ出力段(16)であり:
(i)前記出力と第1ノードと基準接地に動作可能に結合された第1トランジスタ、
(ii)基準電圧と前記第1ノードとに動作可能に結合された第1電流源、
(iii)前記第1ノードと前記基準電圧と前記被反転出力ノードとに動作可能に結合された第2トランジスタ、および
(iv)前記出力と前記被反転出力ノードと前記基準接地とに動作可能に結合された第3トランジスタ、
を含む反転引下げ出力段(16);
(c)前記反転引下げ出力段(16)に動作可能に結合された引上げ出力段(18)であって、
(i)第2ノードと前記基準電圧とに動作可能に結合された第4トランジスタ、
(ii)前記第2ノードと前記基準電圧と前記被反転出力ノードとに動作可能に結合された第5トランジスタ、および
(iii)前記第2ノードと前記基準接地とに動作可能に結合された第2電流源、
を含む引上げ出力段(18);および
(d)前記反転引下げ出力段(16)および前記引上げ出力段(18)に動作可能に結合された出力段コントローラ(17)であって、前記出力に現れる前記信号に基づいて前記引上げ出力段(18)を動作可能にして、前記演算増幅器(10)が広いダイナミック・レンジを有するようにする出力段コントローラ(17);
を具備することを特徴とする演算増幅器(10)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/395,126 US5546047A (en) | 1995-02-27 | 1995-02-27 | Method and apparatus of an operational amplifier with wide dynamic range |
US395126 | 1995-02-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0969739A JPH0969739A (ja) | 1997-03-11 |
JP3881401B2 true JP3881401B2 (ja) | 2007-02-14 |
Family
ID=23561809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06715396A Expired - Fee Related JP3881401B2 (ja) | 1995-02-27 | 1996-02-27 | ダイナミック・レンジの広い演算増幅器の方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5546047A (ja) |
EP (1) | EP0729222A1 (ja) |
JP (1) | JP3881401B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4296382A (en) * | 1979-12-28 | 1981-10-20 | Rca Corporation | Class AB push-pull FET amplifiers |
US4409561A (en) * | 1981-04-13 | 1983-10-11 | Motorali, Inc. | Operational amplifier output stage driven by a single ended gain stage |
JP2543872B2 (ja) * | 1986-08-13 | 1996-10-16 | 株式会社東芝 | 増幅回路 |
JP3320434B2 (ja) * | 1991-11-28 | 2002-09-03 | 沖電気工業株式会社 | 演算増幅回路 |
-
1995
- 1995-02-27 US US08/395,126 patent/US5546047A/en not_active Expired - Lifetime
-
1996
- 1996-02-22 EP EP96102658A patent/EP0729222A1/en not_active Withdrawn
- 1996-02-27 JP JP06715396A patent/JP3881401B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0969739A (ja) | 1997-03-11 |
US5546047A (en) | 1996-08-13 |
EP0729222A1 (en) | 1996-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5990742A (en) | Differential amplifier circuit | |
US8164388B2 (en) | Amplifying apparatus | |
US7391262B2 (en) | Circuit and method for driving bulk capacitance of amplifier input transistors | |
US7764123B2 (en) | Rail to rail buffer amplifier | |
US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
JP3920427B2 (ja) | 差動増幅回路及びオペアンプ回路 | |
EP0544338B1 (en) | MOS operational amplifier circuit | |
US5440272A (en) | Differential amplifier | |
KR987000733A (ko) | Cmos 출력 버퍼내에서 전압 발진을 감소시킬 음 피드백 장치(negative feedback to reduce voltage oscillation in cmos output buffers) | |
JP4351882B2 (ja) | デジタル電力増幅器 | |
JP3881401B2 (ja) | ダイナミック・レンジの広い演算増幅器の方法および装置 | |
US7755428B2 (en) | Amplifying circuit | |
US7042256B2 (en) | Voice coil motor power amplifier | |
US7449948B2 (en) | Amplifier | |
US5486779A (en) | Sense amplifier | |
JP3385100B2 (ja) | 演算増幅器 | |
US6353363B1 (en) | Low voltage rail-to-rail CMOS output stage | |
JP3435309B2 (ja) | バッファアンプ | |
US6859100B2 (en) | Class-A amplifier circuit having output voltage varied according to input voltage | |
US5773992A (en) | Output buffer circuit capable of supressing ringing | |
CN115836263A (zh) | 高静态电流控制 | |
JPH04115397U (ja) | センスアンプ回路 | |
JP2001298355A (ja) | Cmos出力回路 | |
JPS6238615A (ja) | 半導体回路 | |
JP2011135224A (ja) | 電力増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060627 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |