JP3879210B2 - 半導体薄膜磁気抵抗素子およびそれを用いた回転数センサ - Google Patents
半導体薄膜磁気抵抗素子およびそれを用いた回転数センサ Download PDFInfo
- Publication number
- JP3879210B2 JP3879210B2 JP32995997A JP32995997A JP3879210B2 JP 3879210 B2 JP3879210 B2 JP 3879210B2 JP 32995997 A JP32995997 A JP 32995997A JP 32995997 A JP32995997 A JP 32995997A JP 3879210 B2 JP3879210 B2 JP 3879210B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive element
- thin film
- insb
- epitaxially grown
- film magnetoresistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気検出あるいは磁気回転検出等に使用される半導体薄膜磁気抵抗素子およびそれを用いた回転数センサに関するものである。
【０００２】
【従来の技術】
従来の磁気抵抗素子およびそれを用いた回転数センサは特開平８−２０１０１６号公報に開示されたものが知られている。
【０００３】
以下に従来の磁気抵抗素子を図面を参照しながら説明する。
図１１は従来の磁気抵抗素子の斜視図、図１２は同回路図である。
【０００４】
図１１において、１は基板である。２はこの基板１の上面に搭載された前記基板１と別体の第１の磁気抵抗素子チップである。この第１の磁気抵抗素子チップ２の一端には電源電極３が設けられるとともに他端には出力電極４が設けられ、前記第１の磁気抵抗素子チップ２と電気的に接続されている。５は前記基板１の上面に前記第１の磁気抵抗素子チップ２と異なる箇所に搭載された前記基板１と別体の第２の磁気抵抗素子チップである。この第２の磁気抵抗素子チップ５の一端には前記出力電極４が設けられるとともに他端にはＧＮＤ電極６が設けられている。そして、図１２に示すように、前記第１の磁気抵抗素子チップ２と前記第２の磁気抵抗素子チップ５と前記電源電極３と前記出力電極４と前記ＧＮＤ電極６とによりハーフブリッジが形成されている。
【０００５】
以上のように構成された従来の磁気抵抗素子について、以下にその動作を図面を参照しながら説明する。
【０００６】
図１３は従来の磁気抵抗素子チップが搭載された回転数センサが動作する状態を示す側断面図である。
【０００７】
図１３に示すように、ギア７に対向するように磁気抵抗素子８を配置し、この磁気抵抗素子８の後ろにマグネット９を配置する。前記ギア７が回転することにより前記第１の磁気抵抗素子チップ２および前記第２の磁気抵抗素子チップ５に加わる磁束密度が変化し、この第１の磁気抵抗素子チップ２および前記第２の磁気抵抗素子チップ５の抵抗値が変化することにより磁束の変化を電気信号に変換し、前記ギア７の回転速度を検出していた。
【０００８】
【発明が解決しようとする課題】
しかしながら上記従来の構成においては、基板１と第１の磁気抵抗素子チップ２および第２の磁気抵抗素子チップ５とは別体であるので、基板１と第１の磁気抵抗素子チップ２および第２の磁気抵抗素子チップ５との温度膨脹係数の差により、温度が変化すると、基板１から第１の磁気抵抗素子チップ２および第２の磁気抵抗素子チップ５とが剥がれ落ちてしまうという課題を有していた。
【０００９】
本発明は、上記従来の課題を解決するもので、温度が変化しても、磁気抵抗素子が剥がれ落ちるということのない特性の向上した半導体薄膜磁気抵抗素子およびそれを用いた回転数センサを提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体薄膜磁気抵抗素子およびそれを用いた回転数センサは、基台と、この基台の上面に設けられた第１のＳｉ基板と、この第１のＳｉ基板の上面に第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子を設けるとともに、前記基台の上面に前記第１のＳｉ基板の近傍に設けられた第２のＳｉ基板と、この第２のＳｉ基板の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子とからなる構成としたものである。
【００１１】
この構成によれば、温度が変化しても半導体磁気抵抗素子が剥がれ落ちるということのない特性の向上した半導体薄膜磁気抵抗素子およびそれを用いた回転数センサが得られる。
【００１２】
【発明の実施の形態】
本発明の請求項１に記載の発明は、基台と、この基台の上面に設けられた第１のＳｉ基板と、この第１のＳｉ基板の上面に設けられた第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と、この第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の一端に設けられるとともにこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続された電源電極と、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の他端に設けられるとともに前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続された第１の出力電極と、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面に設けられた多数の第１の短絡電極と、前記基台の上面に前記第１のＳｉ基板の近傍に設けられた第２のＳｉ基板と、この第２のＳｉ基板の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の一端に設けられるとともにこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子および前記第１の出力電極と電気的に接続された第２の出力電極と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつ前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の他端に設けられるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続されたＧＮＤ電極と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面に設けられた多数の第２の短絡電極とを備え、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記電源電極から前記第１の出力電極に電流を流した方が前記第１の出力電極から前記電源電極に電流を流すよりも抵抗値が大であるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極から前記ＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が大であるかまたは、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記電源電極から前記第１の出力電極に電流を流した方が前記第１の出力電極から前記電源電極に電流を流すよりも抵抗値が小であるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極から前記ＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が小であるかのいずれかであるので、温度が変化しても、磁気抵抗素子が剥がれ落ちるということがないという作用を有するものである。
【００１３】
また、本発明の請求項２に記載の発明は、請求項１記載の発明において、電源電極と第１の出力電極と第２の出力電極とＧＮＤ電極には、抵抗値の極性を識別できるような突出部を設けられているので、磁気抵抗素子の抵抗値の極性の識別が容易であるという作用を有するものである。
【００１４】
また、本発明の請求項３に記載の発明は、回転数センサに請求項１または２記載の半導体薄膜磁気抵抗素子を搭載したので、温度が変化しても、出力電圧が変動しにくいという作用を有するものである。
【００１５】
（実施の形態１）
以下に本発明の実施の形態１における半導体薄膜磁気抵抗素子およびそれを用いた回転数センサについて、図面を参照しながら説明する。
【００１６】
図１は本発明の実施の形態１における半導体薄膜磁気抵抗素子の斜視図、図２は同側断面図である。
【００１７】
図１、図２において、３１はフレキシブル配線板からなる樹脂製の基台である。３２はこの基台３１の上面に設けられた第１のＳｉ基板である。３３はこの第１のＳｉ基板３１の上面に設けられた第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子である。３４はこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面の一端に前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と電気的に接続されるように設けられた２個の第１の突出部３５を有するＺｎからなる電源電極である。３６は前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面の他端に前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と電気的に接続されるように設けられた１個の第２の突出部３７を有するＺｎからなる第１の出力電極である。前記２個の第１の突出部３５および前記１個の第２の突出部３７により、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の抵抗値の極性を識別できるようになっている。この抵抗値の極性は、図２に示すように、例えば第１の出力電極３６が前記第１のＳｉ基板３２と接触することにより発生する。３８は前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面に前記電源電極３４と前記第１の出力電極３６との間に設けられた多数の第１の短絡電極である。３９は前記基台３１の上面に前記第１のＳｉ基板３２と異なる箇所でかつ近傍に設けられた第２のＳｉ基板である。４０はこの第２のＳｉ基板３９の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子である。４１はこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０の上面の一端に設けられるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０と電気的に接続されている２個の第１の突出部３５を有するＺｎからなる第２の出力電極である。この第２の出力電極４１は前記第１の出力電極３６と外部回路により電気的に接続されている。４２は前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０の上面の他端に設けられるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０と電気的に接続されている１個の第２の突出部３７を有するＺｎからなるＧＮＤ電極である。４３は前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０の上面に前記第２の出力電極４１と前記ＧＮＤ電極４２との間に設けられた多数の第２の短絡電極である。
【００１８】
以上のように構成されている本発明の実施の形態１における半導体薄膜磁気抵抗素子について、以下にその組立方法を図面を参照しながら説明する。
【００１９】
図３は本発明の実施の形態１における半導体薄膜磁気抵抗素子の要部である半導体磁気抵抗素子を多数個取りで作成する状態を示す上面図、図４は同半導体薄膜磁気抵抗素子の組立斜視図である。
【００２０】
まず、図３に示すように多数個取りのＳｉ基板３２を準備し、前記第１のＳｉ基板３２の表面を洗浄し（図示せず）た後、希ＨＦ水溶液（図示せず）に浸漬し、前記第１のＳｉ基板３２の酸化膜の除去を行い、酸化膜の除去の行われた前記第１のＳｉ基板３２を純水（図示せず）ですすぐ。
【００２１】
次に、図４（ａ）に示すように、前記第１のＳｉ基板３２を真空装置（図示せず）に挿入し、約３００℃の雰囲気中で、前記第１のＳｉ基板３２にＩｎＳｂエピタキシャル成長薄膜層５１を蒸着により形成する。
【００２２】
次に、図４（ｂ）に示すように、前記Ｓｉ基板３２の上面に設けられたＩｎＳｂエピタキシャル成長薄膜層５１を、ホトリソ工程（図示せず）により所望の形状に加工し、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３および前記電源電極３４と前記第１の出力電極３６との下地部５２を形成する。この下地部５２の一端側には前記２個の第１の突出部３５を形成するとともに他端側には、前記１個の第２の突出部３７を形成する。
【００２３】
次に、図４（ｃ）に示すように、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面にホトリソ工程（図示せず）により、前記第１の短絡電極３８と前記電源電極３４と前記第１の出力電極３６とを形成する。このとき、例えば、図５に示すように、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面に前記第１の出力電極３６がはみ出すことのないように、形成されれば、前記第１のＳｉ基板３２を伝わる電気伝導は、必ず前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と第１のＳｉ基板３２との境界面を通るので、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３に極性を生じない。しかしながら、図２に示すように、ホトリソ工程（図示せず）のパターンずれにより、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面に前記第１の出力電極３６がずれて作成され、前記第１の出力電極３６と前記第１のＳｉ基板３２とが直接に接続されることがある。このような場合には直接に前記第１のＳｉ基板３２と前記第１の出力電極３６とが接続されることにより、前記第１のＳｉ基板３２を伝わる電気伝導は前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と前記第１のＳｉ基板３２との界面を通ることがなくなるので、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３に抵抗値の極性差が生じる。そして、前記電源電極３４に前記２個の第１の突出部３５を設けるとともに、前記第１の出力電極３６に１個の第２の突出部３７を設けることにより、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の抵抗値の極性を識別できるという作用を有するものである。
【００２４】
次に、図４（ａ），（ｂ），（ｃ）と同様の工程にて、前記第２のＳｉ基板３９の上面に前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０と前記第２の出力電極４１と前記ＧＮＤ電極４２とを形成した後、ホトリソ工程（図示せず）によりこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０の上面に、前記第２の短絡電極４３と前記第２の出力電極４１と前記ＧＮＤ電極４２とを形成する。
【００２５】
最後に、図６に示すように、上面に前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と前記第１の短絡電極３８と前記電源電極３４と前記第１の出力電極３６とを設けられた第１のＳｉ基板３２と、上面に前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０と前記第２の短絡電極４３と前記第２の出力電極４１と前記ＧＮＤ電極４２とを設けられた第２のＳｉ基板３９とを、予め前記第１の出力電極３６と前記第２の出力電極４１とが電気的に接続するように電気配線パターン４４を設けられた例えば可とう性の樹脂からなる前記基台３１の上面に半田付けにより形成する。
【００２６】
以上のように、構成、組立られた本発明の実施の形態１における半導体薄膜磁気抵抗素子の要部であるＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値の極性について、以下に電流を流す方向を変化させて比較する。
【００２７】
比較方法として、電源電極３４側から第１の出力電極３６側に電流を流した方が逆に流した場合よりも、抵抗値が大である場合に前記電源電極３４側から定電流１０［ｍＡ］を流したときの抵抗値Ｒｍａｘ［Ω］の平均値と、第１の出力電極３６側から定電流１０［ｍＡ］を流したときの抵抗値Ｒｍｉｎ［Ω］の平均値とを、図７に示すように電圧計４５で各ｎ＝２５ずつ測定した電圧値Ｖを、電流値Ｉ＝１０ｍＡで、除算して算出した。
【００２８】
【表１】
【００２９】
（表１）に示すように、ＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値は定電流を流す方向により全抵抗値の約４．５％程変動した。
【００３０】
ここで、図６に示すように樹脂製の基台３１に前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３を設けられた前記第１のＳｉ基板３２と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０を設けられた前記第２のＳｉ基板３９とを実装した状態を考える。従来の薄膜磁気抵抗素子においては、前記電源電極３４から前記第１の出力電極３６に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるとともに、前記第２の出力電極４１から前記ＧＮＤ電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が小であるように組立られる場合があった。このような場合には、前記第１の出力電極３６および前記第２の出力電極４１の出力電圧Ｖは次式
【００３１】
【数１】
【００３２】
で表せられる。この（数１）に、電源電圧Ｅ＝５Ｖおよび（表１）に示すＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値を代入すると、出力電圧は約２．４５Ｖとなる。同様にして、周囲の温度を−５０℃から１５０℃まで変化させると、出力電圧は図８に示す値に変化した。
【００３３】
次に、図１に示すように、本発明の実施の形態１における薄膜磁気抵抗素子のように、前記電源電極３４から前記第１の出力電極３６に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるとともに、前記第２の出力電極４１から前記ＧＮＤ電極４２に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大である場合には、前記第１の出力電極３６および前記第２の出力電極４１の出力電圧Ｖは次式
【００３４】
【数２】
【００３５】
で表せられる。この（数２）に、電源電圧Ｅ＝５Ｖおよび（表１）に示すＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値を代入すると、出力電圧は約２．５Ｖとなる。同様にして、周囲の温度を−５０℃から１５０℃まで変化させると、出力電圧は図９に示す値に変化し、高温時にも出力電圧が安定するという作用を有するものである。
【００３６】
（実施の形態２）
以下に、本発明の実施の形態２における半導体薄膜磁気抵抗素子を搭載した回転数センサについて、図面を参照しながら説明する。
【００３７】
図１０は、本発明の実施の形態２における回転数センサの側断面図である。
図１０において、６１は上部にコネクタ端子６２を設けられたコネクタ部６３を有する有底円筒状の樹脂ケースである。６４は前記ケース６１の内側に載置された樹脂製の取付台で、この取付台６４の底部には磁石６５が固定されている。また取付台６４に設けられた平面部６６には樹脂製の基台３１が実装されている。この樹脂製の基台３１には図６に示すごとく、その一端側に配線パターン４４が設けられるとともに中央部には実装パターン６７が設けられ、かつ他端側には出力端子部６８が設けられている。そして、この状態において、前記実装パターン６７には、処理回路（図示せず）が実装され、また、前記配線パターン４４には、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３を設けられた前記第１のＳｉ基板３２と前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０を設けられた第２のＳｉ基板３９とを実装されたものが図９に示すように折曲げられ、前記磁石６５に固定されている。前記出力端子部６８は、前記取付台６４の一端側で折曲げられ、前記ケース６１のコネクタ部６３の前記コネクタ端子６２と電気的に接続されている。６９は樹脂製の上蓋であり、前記ケース６１の上面開放部を閉塞している。
【００３８】
以上のように、構成、組立られている本発明の実施の形態２における回転数センサについて、以下にその動作を説明する。
【００３９】
前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３および前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０に対向して相手側の車のギア（図示せず）が設けられている。このギアの凹凸により、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３および第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０に対する磁束密度が変化し、前記第１の出力電極３６および前記第２の出力電極４１に正弦波形が発生する。この正弦波形を処理回路（図示せず）で矩形波に変換し、前記コネクタ端子６２から相手側コンピュータ等（図示せず）に出力し、回転数を検出するものである。
【００４０】
なお、本発明の実施の形態２における回路数センサにおいては、第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は電源電極から第１の出力電極に電流を流した方が第１の出力電極から前記電源電極に電流を流すよりも抵抗値が大であるとともに第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は第２の出力電極からＧＮＤ電極に電流を流した方がＧＮＤ電極から第２の出力電極に電流を流すよりも抵抗値が大である構成としたが、第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は電源電極から第１の出力電極に電流を流した方が第１の出力電極から前記電源電極に電流を流すよりも抵抗値が小であるとともに第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は第２の出力電極からＧＮＤ電極に電流を流した方がＧＮＤ電極から第２の出力電極に電流を流すよりも抵抗値が小である構成としても同様の効果を有するものである。
【００４１】
【発明の効果】
以上のように本発明は、基台と、この基台の上面に設けられた第１のＳｉ基板と、この第１のＳｉ基板の上面に第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子を設けるとともに、前記基台の上面に前記第１のＳｉ基板の近傍に設けられた第２のＳｉ基板と、この第２のＳｉ基板の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子とを設けることにより、第１のＳｉ基板と第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子および第２のＳｉ基板と第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子とが一体に形成されているので、温度が変化しても半導体磁気抵抗素子が剥がれ落ちるということのない特性の向上した磁気抵抗素子およびそれを用いた回転数センサが得られるという効果を有するものである。
【００４２】
第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は電源電極から第１の出力電極に電流を流した方が第１の出力電極から前記電源電極に電流を流すよりも抵抗値が大であるとともに第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極からＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が大であるか、または、第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は電源電極から第１の出力電極に電流を流した方が第１の出力電極から前記電源電極に電流を流すよりも抵抗値が小であるとともに第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極からＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が小であるかのいずれかの構成とすることにより、温度が上昇しても出力電圧が変動しないので、特性の向上した半導体薄膜磁気抵抗素子およびそれを用いた回転数センサを提供することができるという効果を有するものである。
【００４３】
また、電源電極と第１の出力電極と第２の出力電極とＧＮＤ電極とに突出部を設けることにより、ＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値の極性の識別ができるので、温度が上昇しても出力電圧が変動しにくい特性の向上した半導体薄膜磁気抵抗素子およびそれを用いた回転数センサを容易に提供することができるという効果を有するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体薄膜磁気抵抗素子の斜視図
【図２】同側断面図
【図３】本発明の実施の形態１における半導体薄膜磁気抵抗素子の要部である素子を多数個取りで作成する状態を示す上面図
【図４】本発明の実施の形態１における半導体薄膜磁気抵抗素子の製造方法を示す工程図
【図５】本発明の実施の形態１におけるＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面に第１の出力電極がはみ出すことのないように形成された半導体薄膜磁気抵抗素子の側断面図
【図６】本発明の実施の形態１における回転数センサの要部である基台の上面図
【図７】本発明の実施の形態１における半導体薄膜磁気抵抗素子の電源電極側から定電流を流したときの抵抗値Ｒｍａｘ［Ω］および、第１の出力電極側から定電流を流したときの抵抗値Ｒｍｉｎ［Ω］とを測定する状態を示す図
【図８】本発明の実施の形態１における半導体薄膜磁気抵抗素子の電源電極から第１の出力電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるとともに、第２の出力電極からＧＮＤ電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が小であるように組立られた場合において、周囲の温度を−５０℃から１５０℃まで変化させたときの、出力電圧を示す図
【図９】本発明の実施の形態１における半導体薄膜磁気抵抗素子の電源電極から第１の出力電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるとともに、第２の出力電極からＧＮＤ電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるように組立られた場合において、周囲の温度を−５０℃から１５０℃まで変化させたときの、出力電圧を示す図
【図１０】本発明の実施の形態２における回転数センサの側断面図
【図１１】従来の磁気抵抗素子の斜視図
【図１２】従来の磁気抵抗素子の回路図
【図１３】従来の磁気抵抗素子を搭載した回転数センサの動作する状態を示す側断面図
【符号の説明】
３１ 基台
３２ 第１のＳｉ基板
３３ 第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子
３４ 電源電極
３５ 第１の突出部
３６ 第１の出力電極
３７ 第２の突出部
３８ 第１の短絡電極
３９ 第２のＳｉ基板
４０ 第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子
４１ 第２の出力電極
４２ ＧＮＤ電極
４３ 第２の短絡電極
【発明の属する技術分野】
本発明は、磁気検出あるいは磁気回転検出等に使用される半導体薄膜磁気抵抗素子およびそれを用いた回転数センサに関するものである。
【０００２】
【従来の技術】
従来の磁気抵抗素子およびそれを用いた回転数センサは特開平８−２０１０１６号公報に開示されたものが知られている。
【０００３】
以下に従来の磁気抵抗素子を図面を参照しながら説明する。
図１１は従来の磁気抵抗素子の斜視図、図１２は同回路図である。
【０００４】
図１１において、１は基板である。２はこの基板１の上面に搭載された前記基板１と別体の第１の磁気抵抗素子チップである。この第１の磁気抵抗素子チップ２の一端には電源電極３が設けられるとともに他端には出力電極４が設けられ、前記第１の磁気抵抗素子チップ２と電気的に接続されている。５は前記基板１の上面に前記第１の磁気抵抗素子チップ２と異なる箇所に搭載された前記基板１と別体の第２の磁気抵抗素子チップである。この第２の磁気抵抗素子チップ５の一端には前記出力電極４が設けられるとともに他端にはＧＮＤ電極６が設けられている。そして、図１２に示すように、前記第１の磁気抵抗素子チップ２と前記第２の磁気抵抗素子チップ５と前記電源電極３と前記出力電極４と前記ＧＮＤ電極６とによりハーフブリッジが形成されている。
【０００５】
以上のように構成された従来の磁気抵抗素子について、以下にその動作を図面を参照しながら説明する。
【０００６】
図１３は従来の磁気抵抗素子チップが搭載された回転数センサが動作する状態を示す側断面図である。
【０００７】
図１３に示すように、ギア７に対向するように磁気抵抗素子８を配置し、この磁気抵抗素子８の後ろにマグネット９を配置する。前記ギア７が回転することにより前記第１の磁気抵抗素子チップ２および前記第２の磁気抵抗素子チップ５に加わる磁束密度が変化し、この第１の磁気抵抗素子チップ２および前記第２の磁気抵抗素子チップ５の抵抗値が変化することにより磁束の変化を電気信号に変換し、前記ギア７の回転速度を検出していた。
【０００８】
【発明が解決しようとする課題】
しかしながら上記従来の構成においては、基板１と第１の磁気抵抗素子チップ２および第２の磁気抵抗素子チップ５とは別体であるので、基板１と第１の磁気抵抗素子チップ２および第２の磁気抵抗素子チップ５との温度膨脹係数の差により、温度が変化すると、基板１から第１の磁気抵抗素子チップ２および第２の磁気抵抗素子チップ５とが剥がれ落ちてしまうという課題を有していた。
【０００９】
本発明は、上記従来の課題を解決するもので、温度が変化しても、磁気抵抗素子が剥がれ落ちるということのない特性の向上した半導体薄膜磁気抵抗素子およびそれを用いた回転数センサを提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体薄膜磁気抵抗素子およびそれを用いた回転数センサは、基台と、この基台の上面に設けられた第１のＳｉ基板と、この第１のＳｉ基板の上面に第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子を設けるとともに、前記基台の上面に前記第１のＳｉ基板の近傍に設けられた第２のＳｉ基板と、この第２のＳｉ基板の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子とからなる構成としたものである。
【００１１】
この構成によれば、温度が変化しても半導体磁気抵抗素子が剥がれ落ちるということのない特性の向上した半導体薄膜磁気抵抗素子およびそれを用いた回転数センサが得られる。
【００１２】
【発明の実施の形態】
本発明の請求項１に記載の発明は、基台と、この基台の上面に設けられた第１のＳｉ基板と、この第１のＳｉ基板の上面に設けられた第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と、この第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の一端に設けられるとともにこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続された電源電極と、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の他端に設けられるとともに前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続された第１の出力電極と、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面に設けられた多数の第１の短絡電極と、前記基台の上面に前記第１のＳｉ基板の近傍に設けられた第２のＳｉ基板と、この第２のＳｉ基板の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の一端に設けられるとともにこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子および前記第１の出力電極と電気的に接続された第２の出力電極と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつ前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の他端に設けられるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続されたＧＮＤ電極と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面に設けられた多数の第２の短絡電極とを備え、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記電源電極から前記第１の出力電極に電流を流した方が前記第１の出力電極から前記電源電極に電流を流すよりも抵抗値が大であるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極から前記ＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が大であるかまたは、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記電源電極から前記第１の出力電極に電流を流した方が前記第１の出力電極から前記電源電極に電流を流すよりも抵抗値が小であるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極から前記ＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が小であるかのいずれかであるので、温度が変化しても、磁気抵抗素子が剥がれ落ちるということがないという作用を有するものである。
【００１３】
また、本発明の請求項２に記載の発明は、請求項１記載の発明において、電源電極と第１の出力電極と第２の出力電極とＧＮＤ電極には、抵抗値の極性を識別できるような突出部を設けられているので、磁気抵抗素子の抵抗値の極性の識別が容易であるという作用を有するものである。
【００１４】
また、本発明の請求項３に記載の発明は、回転数センサに請求項１または２記載の半導体薄膜磁気抵抗素子を搭載したので、温度が変化しても、出力電圧が変動しにくいという作用を有するものである。
【００１５】
（実施の形態１）
以下に本発明の実施の形態１における半導体薄膜磁気抵抗素子およびそれを用いた回転数センサについて、図面を参照しながら説明する。
【００１６】
図１は本発明の実施の形態１における半導体薄膜磁気抵抗素子の斜視図、図２は同側断面図である。
【００１７】
図１、図２において、３１はフレキシブル配線板からなる樹脂製の基台である。３２はこの基台３１の上面に設けられた第１のＳｉ基板である。３３はこの第１のＳｉ基板３１の上面に設けられた第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子である。３４はこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面の一端に前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と電気的に接続されるように設けられた２個の第１の突出部３５を有するＺｎからなる電源電極である。３６は前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面の他端に前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と電気的に接続されるように設けられた１個の第２の突出部３７を有するＺｎからなる第１の出力電極である。前記２個の第１の突出部３５および前記１個の第２の突出部３７により、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の抵抗値の極性を識別できるようになっている。この抵抗値の極性は、図２に示すように、例えば第１の出力電極３６が前記第１のＳｉ基板３２と接触することにより発生する。３８は前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面に前記電源電極３４と前記第１の出力電極３６との間に設けられた多数の第１の短絡電極である。３９は前記基台３１の上面に前記第１のＳｉ基板３２と異なる箇所でかつ近傍に設けられた第２のＳｉ基板である。４０はこの第２のＳｉ基板３９の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子である。４１はこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０の上面の一端に設けられるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０と電気的に接続されている２個の第１の突出部３５を有するＺｎからなる第２の出力電極である。この第２の出力電極４１は前記第１の出力電極３６と外部回路により電気的に接続されている。４２は前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０の上面の他端に設けられるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０と電気的に接続されている１個の第２の突出部３７を有するＺｎからなるＧＮＤ電極である。４３は前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０の上面に前記第２の出力電極４１と前記ＧＮＤ電極４２との間に設けられた多数の第２の短絡電極である。
【００１８】
以上のように構成されている本発明の実施の形態１における半導体薄膜磁気抵抗素子について、以下にその組立方法を図面を参照しながら説明する。
【００１９】
図３は本発明の実施の形態１における半導体薄膜磁気抵抗素子の要部である半導体磁気抵抗素子を多数個取りで作成する状態を示す上面図、図４は同半導体薄膜磁気抵抗素子の組立斜視図である。
【００２０】
まず、図３に示すように多数個取りのＳｉ基板３２を準備し、前記第１のＳｉ基板３２の表面を洗浄し（図示せず）た後、希ＨＦ水溶液（図示せず）に浸漬し、前記第１のＳｉ基板３２の酸化膜の除去を行い、酸化膜の除去の行われた前記第１のＳｉ基板３２を純水（図示せず）ですすぐ。
【００２１】
次に、図４（ａ）に示すように、前記第１のＳｉ基板３２を真空装置（図示せず）に挿入し、約３００℃の雰囲気中で、前記第１のＳｉ基板３２にＩｎＳｂエピタキシャル成長薄膜層５１を蒸着により形成する。
【００２２】
次に、図４（ｂ）に示すように、前記Ｓｉ基板３２の上面に設けられたＩｎＳｂエピタキシャル成長薄膜層５１を、ホトリソ工程（図示せず）により所望の形状に加工し、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３および前記電源電極３４と前記第１の出力電極３６との下地部５２を形成する。この下地部５２の一端側には前記２個の第１の突出部３５を形成するとともに他端側には、前記１個の第２の突出部３７を形成する。
【００２３】
次に、図４（ｃ）に示すように、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面にホトリソ工程（図示せず）により、前記第１の短絡電極３８と前記電源電極３４と前記第１の出力電極３６とを形成する。このとき、例えば、図５に示すように、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面に前記第１の出力電極３６がはみ出すことのないように、形成されれば、前記第１のＳｉ基板３２を伝わる電気伝導は、必ず前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と第１のＳｉ基板３２との境界面を通るので、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３に極性を生じない。しかしながら、図２に示すように、ホトリソ工程（図示せず）のパターンずれにより、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の上面に前記第１の出力電極３６がずれて作成され、前記第１の出力電極３６と前記第１のＳｉ基板３２とが直接に接続されることがある。このような場合には直接に前記第１のＳｉ基板３２と前記第１の出力電極３６とが接続されることにより、前記第１のＳｉ基板３２を伝わる電気伝導は前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と前記第１のＳｉ基板３２との界面を通ることがなくなるので、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３に抵抗値の極性差が生じる。そして、前記電源電極３４に前記２個の第１の突出部３５を設けるとともに、前記第１の出力電極３６に１個の第２の突出部３７を設けることにより、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３の抵抗値の極性を識別できるという作用を有するものである。
【００２４】
次に、図４（ａ），（ｂ），（ｃ）と同様の工程にて、前記第２のＳｉ基板３９の上面に前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０と前記第２の出力電極４１と前記ＧＮＤ電極４２とを形成した後、ホトリソ工程（図示せず）によりこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０の上面に、前記第２の短絡電極４３と前記第２の出力電極４１と前記ＧＮＤ電極４２とを形成する。
【００２５】
最後に、図６に示すように、上面に前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３と前記第１の短絡電極３８と前記電源電極３４と前記第１の出力電極３６とを設けられた第１のＳｉ基板３２と、上面に前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０と前記第２の短絡電極４３と前記第２の出力電極４１と前記ＧＮＤ電極４２とを設けられた第２のＳｉ基板３９とを、予め前記第１の出力電極３６と前記第２の出力電極４１とが電気的に接続するように電気配線パターン４４を設けられた例えば可とう性の樹脂からなる前記基台３１の上面に半田付けにより形成する。
【００２６】
以上のように、構成、組立られた本発明の実施の形態１における半導体薄膜磁気抵抗素子の要部であるＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値の極性について、以下に電流を流す方向を変化させて比較する。
【００２７】
比較方法として、電源電極３４側から第１の出力電極３６側に電流を流した方が逆に流した場合よりも、抵抗値が大である場合に前記電源電極３４側から定電流１０［ｍＡ］を流したときの抵抗値Ｒｍａｘ［Ω］の平均値と、第１の出力電極３６側から定電流１０［ｍＡ］を流したときの抵抗値Ｒｍｉｎ［Ω］の平均値とを、図７に示すように電圧計４５で各ｎ＝２５ずつ測定した電圧値Ｖを、電流値Ｉ＝１０ｍＡで、除算して算出した。
【００２８】
【表１】
（表１）に示すように、ＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値は定電流を流す方向により全抵抗値の約４．５％程変動した。
【００３０】
ここで、図６に示すように樹脂製の基台３１に前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３を設けられた前記第１のＳｉ基板３２と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０を設けられた前記第２のＳｉ基板３９とを実装した状態を考える。従来の薄膜磁気抵抗素子においては、前記電源電極３４から前記第１の出力電極３６に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるとともに、前記第２の出力電極４１から前記ＧＮＤ電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が小であるように組立られる場合があった。このような場合には、前記第１の出力電極３６および前記第２の出力電極４１の出力電圧Ｖは次式
【００３１】
【数１】
で表せられる。この（数１）に、電源電圧Ｅ＝５Ｖおよび（表１）に示すＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値を代入すると、出力電圧は約２．４５Ｖとなる。同様にして、周囲の温度を−５０℃から１５０℃まで変化させると、出力電圧は図８に示す値に変化した。
【００３３】
次に、図１に示すように、本発明の実施の形態１における薄膜磁気抵抗素子のように、前記電源電極３４から前記第１の出力電極３６に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるとともに、前記第２の出力電極４１から前記ＧＮＤ電極４２に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大である場合には、前記第１の出力電極３６および前記第２の出力電極４１の出力電圧Ｖは次式
【００３４】
【数２】
で表せられる。この（数２）に、電源電圧Ｅ＝５Ｖおよび（表１）に示すＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値を代入すると、出力電圧は約２．５Ｖとなる。同様にして、周囲の温度を−５０℃から１５０℃まで変化させると、出力電圧は図９に示す値に変化し、高温時にも出力電圧が安定するという作用を有するものである。
【００３６】
（実施の形態２）
以下に、本発明の実施の形態２における半導体薄膜磁気抵抗素子を搭載した回転数センサについて、図面を参照しながら説明する。
【００３７】
図１０は、本発明の実施の形態２における回転数センサの側断面図である。
図１０において、６１は上部にコネクタ端子６２を設けられたコネクタ部６３を有する有底円筒状の樹脂ケースである。６４は前記ケース６１の内側に載置された樹脂製の取付台で、この取付台６４の底部には磁石６５が固定されている。また取付台６４に設けられた平面部６６には樹脂製の基台３１が実装されている。この樹脂製の基台３１には図６に示すごとく、その一端側に配線パターン４４が設けられるとともに中央部には実装パターン６７が設けられ、かつ他端側には出力端子部６８が設けられている。そして、この状態において、前記実装パターン６７には、処理回路（図示せず）が実装され、また、前記配線パターン４４には、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３を設けられた前記第１のＳｉ基板３２と前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０を設けられた第２のＳｉ基板３９とを実装されたものが図９に示すように折曲げられ、前記磁石６５に固定されている。前記出力端子部６８は、前記取付台６４の一端側で折曲げられ、前記ケース６１のコネクタ部６３の前記コネクタ端子６２と電気的に接続されている。６９は樹脂製の上蓋であり、前記ケース６１の上面開放部を閉塞している。
【００３８】
以上のように、構成、組立られている本発明の実施の形態２における回転数センサについて、以下にその動作を説明する。
【００３９】
前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３および前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０に対向して相手側の車のギア（図示せず）が設けられている。このギアの凹凸により、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子３３および第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子４０に対する磁束密度が変化し、前記第１の出力電極３６および前記第２の出力電極４１に正弦波形が発生する。この正弦波形を処理回路（図示せず）で矩形波に変換し、前記コネクタ端子６２から相手側コンピュータ等（図示せず）に出力し、回転数を検出するものである。
【００４０】
なお、本発明の実施の形態２における回路数センサにおいては、第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は電源電極から第１の出力電極に電流を流した方が第１の出力電極から前記電源電極に電流を流すよりも抵抗値が大であるとともに第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は第２の出力電極からＧＮＤ電極に電流を流した方がＧＮＤ電極から第２の出力電極に電流を流すよりも抵抗値が大である構成としたが、第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は電源電極から第１の出力電極に電流を流した方が第１の出力電極から前記電源電極に電流を流すよりも抵抗値が小であるとともに第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は第２の出力電極からＧＮＤ電極に電流を流した方がＧＮＤ電極から第２の出力電極に電流を流すよりも抵抗値が小である構成としても同様の効果を有するものである。
【００４１】
【発明の効果】
以上のように本発明は、基台と、この基台の上面に設けられた第１のＳｉ基板と、この第１のＳｉ基板の上面に第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子を設けるとともに、前記基台の上面に前記第１のＳｉ基板の近傍に設けられた第２のＳｉ基板と、この第２のＳｉ基板の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子とを設けることにより、第１のＳｉ基板と第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子および第２のＳｉ基板と第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子とが一体に形成されているので、温度が変化しても半導体磁気抵抗素子が剥がれ落ちるということのない特性の向上した磁気抵抗素子およびそれを用いた回転数センサが得られるという効果を有するものである。
【００４２】
第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は電源電極から第１の出力電極に電流を流した方が第１の出力電極から前記電源電極に電流を流すよりも抵抗値が大であるとともに第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極からＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が大であるか、または、第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は電源電極から第１の出力電極に電流を流した方が第１の出力電極から前記電源電極に電流を流すよりも抵抗値が小であるとともに第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極からＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が小であるかのいずれかの構成とすることにより、温度が上昇しても出力電圧が変動しないので、特性の向上した半導体薄膜磁気抵抗素子およびそれを用いた回転数センサを提供することができるという効果を有するものである。
【００４３】
また、電源電極と第１の出力電極と第２の出力電極とＧＮＤ電極とに突出部を設けることにより、ＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の抵抗値の極性の識別ができるので、温度が上昇しても出力電圧が変動しにくい特性の向上した半導体薄膜磁気抵抗素子およびそれを用いた回転数センサを容易に提供することができるという効果を有するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体薄膜磁気抵抗素子の斜視図
【図２】同側断面図
【図３】本発明の実施の形態１における半導体薄膜磁気抵抗素子の要部である素子を多数個取りで作成する状態を示す上面図
【図４】本発明の実施の形態１における半導体薄膜磁気抵抗素子の製造方法を示す工程図
【図５】本発明の実施の形態１におけるＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面に第１の出力電極がはみ出すことのないように形成された半導体薄膜磁気抵抗素子の側断面図
【図６】本発明の実施の形態１における回転数センサの要部である基台の上面図
【図７】本発明の実施の形態１における半導体薄膜磁気抵抗素子の電源電極側から定電流を流したときの抵抗値Ｒｍａｘ［Ω］および、第１の出力電極側から定電流を流したときの抵抗値Ｒｍｉｎ［Ω］とを測定する状態を示す図
【図８】本発明の実施の形態１における半導体薄膜磁気抵抗素子の電源電極から第１の出力電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるとともに、第２の出力電極からＧＮＤ電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が小であるように組立られた場合において、周囲の温度を−５０℃から１５０℃まで変化させたときの、出力電圧を示す図
【図９】本発明の実施の形態１における半導体薄膜磁気抵抗素子の電源電極から第１の出力電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるとともに、第２の出力電極からＧＮＤ電極に電流を流した方が逆方向に電流を流す場合よりも抵抗値が大であるように組立られた場合において、周囲の温度を−５０℃から１５０℃まで変化させたときの、出力電圧を示す図
【図１０】本発明の実施の形態２における回転数センサの側断面図
【図１１】従来の磁気抵抗素子の斜視図
【図１２】従来の磁気抵抗素子の回路図
【図１３】従来の磁気抵抗素子を搭載した回転数センサの動作する状態を示す側断面図
【符号の説明】
３１ 基台
３２ 第１のＳｉ基板
３３ 第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子
３４ 電源電極
３５ 第１の突出部
３６ 第１の出力電極
３７ 第２の突出部
３８ 第１の短絡電極
３９ 第２のＳｉ基板
４０ 第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子
４１ 第２の出力電極
４２ ＧＮＤ電極
４３ 第２の短絡電極
Claims (3)
- 基台と、この基台の上面に設けられた第１のＳｉ基板と、この第１のＳｉ基板の上面に設けられた第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と、この第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の一端に設けられるとともにこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続された電源電極と、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の他端に設けられるとともに前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続された第１の出力電極と、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面に設けられた多数の第１の短絡電極と、前記基台の上面に前記第１のＳｉ基板の近傍に設けられた第２のＳｉ基板と、この第２のＳｉ基板の上面に設けられた第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の一端に設けられるとともにこの第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子および前記第１の出力電極と電気的に接続された第２の出力電極と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面でかつ前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の他端に設けられるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子と電気的に接続されたＧＮＤ電極と、前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子の上面に設けられた多数の第２の短絡電極とを備え、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記電源電極から前記第１の出力電極に電流を流した方が前記第１の出力電極から前記電源電極に電流を流すよりも抵抗値が大であるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極から前記ＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が大であるかまたは、前記第１のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記電源電極から前記第１の出力電極に電流を流した方が前記第１の出力電極から前記電源電極に電流を流すよりも抵抗値が小であるとともに前記第２のＩｎＳｂエピタキシャル成長薄膜磁気抵抗素子は前記第２の出力電極から前記ＧＮＤ電極に電流を流した方が前記ＧＮＤ電極から前記第２の出力電極に電流を流すよりも抵抗値が小であるかのいずれかである半導体薄膜磁気抵抗素子。
- 電源電極と第１の出力電極と第２の出力電極とＧＮＤ電極とには、抵抗値の極性を識別できるような突出部を設けられている請求項１記載の半導体薄膜磁気抵抗素子。
- 請求項１または２記載の半導体薄膜磁気抵抗素子を搭載した回転数センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32995997A JP3879210B2 (ja) | 1997-12-01 | 1997-12-01 | 半導体薄膜磁気抵抗素子およびそれを用いた回転数センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32995997A JP3879210B2 (ja) | 1997-12-01 | 1997-12-01 | 半導体薄膜磁気抵抗素子およびそれを用いた回転数センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163437A JPH11163437A (ja) | 1999-06-18 |
| JP3879210B2 true JP3879210B2 (ja) | 2007-02-07 |
Family
ID=18227188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32995997A Expired - Fee Related JP3879210B2 (ja) | 1997-12-01 | 1997-12-01 | 半導体薄膜磁気抵抗素子およびそれを用いた回転数センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3879210B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5165963B2 (ja) * | 2007-08-14 | 2013-03-21 | 新科實業有限公司 | 磁気センサ及びその製造方法 |
| JP4921327B2 (ja) * | 2007-11-27 | 2012-04-25 | シーケーディ株式会社 | 磁気リニア測定装置 |
-
1997
- 1997-12-01 JP JP32995997A patent/JP3879210B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163437A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04265819A (ja) | 磁界変化感知システムおよびその製造方法 | |
| JPH10268011A (ja) | 磁気センサ | |
| JP3879210B2 (ja) | 半導体薄膜磁気抵抗素子およびそれを用いた回転数センサ | |
| US7199435B2 (en) | Semiconductor devices containing on-chip current sensor and methods for making such devices | |
| CN110197871A (zh) | 具有包括互连件及迹线的金属层的霍尔效应传感器 | |
| WO2004106867A1 (ja) | 液面検出装置 | |
| JP5475485B2 (ja) | 磁性体検出器 | |
| JPH02246176A (ja) | 磁気センサ | |
| JP2003232814A (ja) | 電流検出装置及びインバータ用電流検出装置 | |
| JP2002084015A (ja) | 磁電変換素子およびそれを用いた磁気センサ | |
| JP2000329776A (ja) | 回転数センサ | |
| JP2001094170A (ja) | ホール素子 | |
| JPH06165570A (ja) | 直流モータ用混成集積回路 | |
| JPH0733182Y2 (ja) | 磁気センサ | |
| JP2535680Y2 (ja) | 電子冷却素子接続装置 | |
| JP2001227985A (ja) | 磁気ヘッド | |
| JPH11166840A (ja) | 回転センサ | |
| JP2574087Y2 (ja) | 位置検出装置 | |
| JPH03183976A (ja) | 磁気センサ | |
| JP2001036162A (ja) | ホール素子 | |
| JP2000234940A (ja) | 回転位置検出装置 | |
| JP2003329752A (ja) | 移動物体検出装置 | |
| JP2001036163A (ja) | 磁電変換素子およびその製造方法 | |
| JP2007127673A (ja) | 回転数センサ | |
| JP2001119083A (ja) | 半導体磁気検出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040701 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040805 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |