JP3877382B2 - Manufacturing method of multilayer capacitor - Google Patents
Manufacturing method of multilayer capacitor Download PDFInfo
- Publication number
- JP3877382B2 JP3877382B2 JP17058597A JP17058597A JP3877382B2 JP 3877382 B2 JP3877382 B2 JP 3877382B2 JP 17058597 A JP17058597 A JP 17058597A JP 17058597 A JP17058597 A JP 17058597A JP 3877382 B2 JP3877382 B2 JP 3877382B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric sheet
- dielectric
- ceramic green
- drying
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は,一方の内部電極と,他方の内部電極とを,その間に誘電体シートを挟んで交互に積層してチップ体にし,このチップ片の一端面に,前記各一方の内部電極に対する端子電極を,チップ体の他端面に,前記各他方の内部電極に対する端子電極を各々形成して成る積層型コンデンサの製造方法に関するものである。
【0002】
【従来の技術】
従来,この種の積層型コンデンサの製造に際しては,例えば,特開昭61−144811号公報及び特開平1−312817号公報等に記載され,且つ,図17〜図20に示すような方法が採用されている。
すなわち,先づ,図17に示すように,誘電体シートを構成する第1セラミックグリーンシートB1の表面に,一方の内部電極A1の多数個をスクリーン印刷にて形成する一方,同じく誘電体シートを構成する第2セラミックグリーンシートB2の表面に,他方の内部電極A1の多数個をスクリーン印刷にて形成し,これら第1セラミックグリーンシートB1の複数枚と,第2セラミックグリーンシートB2の複数枚とを交互に重ね合わせ,更に,その上面及び下面に,カバー用のセラミックグリーンシートB3を重ね合わせたのち,積層方向にプレスすることにより,図18に示すような積層体Cにする。
【0003】
次いで,この積層体Cを,縦方向の切断線D1及び横方向の切断線D2に沿って,図19及び図20に示すように,多数個のチップ体A3ごとに切断し,この各チップ体A3を,焼成炉で高温で焼成する工程を経たのち,その左右両端面A3′,A3″に,端子電極A4,A5を各々形成するようにしている。
【0004】
【発明が解決しようとする課題】
しかし,この従来の製造方法は,一つの積層体から同時に多数個製造できる利点を有するが,その反面,以下に述べるような問題があった。
すなわち,従来の製造方法は,前記したように,誘電体シートを,セラミックグリーンシートB1,B2の形態にして製作して,これに内部電極A1,A2をスクリーン印刷にて形成したのち重ね合わせるものであることにより,前記セラミックグリーンシートB1,B2には,これに内部電極をスクリーン印刷にて形成する工程等のような取扱い中において破れることがないようにするために相当の厚さを確保しなければならず,従って,このセラミックグリーンシートB1,B2の複数枚を重ね合わせた厚さ寸法が大幅に大きくなる。
【0005】
換言すると,従来の製造方法では,その誘電体シートを,セラミックグリーンシートB1,B2の形態で製作して,これに内部電極A1,A2を形成したのち重ね合わせるものであることにより,前記セラミックグリーンシートB1,B2の厚さを相当厚くしなければならず,これらのセラミックグリーンシートの複数枚を重ね合わせて形成したチップ体A3の高さHは著しく高くなるから,コンデンサにおける容量が決められている場合には,コンデンサが大型化するばかりか,重量がアップすることになり,また,コンデンサの大きさが決められている場合には,その容量が小さくなると言う問題があった。
【0006】
本発明は,この問題を解消した積層型コンデンサの製造方法を提供することを技術的課題とするものである。
【0007】
【課題を解決するための手段】
この技術的課題を達成するため本発明の製造方法は,
「セラミックグリーンシートの表面に,多数個のコンデンサにおける内部電極を形成したのち誘電体シート用の材料を塗布・乾燥することによって前記内部電極に対する誘電体シートを形成するという第1の工程,
次いで,前記第1の工程による誘電体シートの表面を,平面板による厚さ方向のプレス及び当該表面のうち窪みの部分への誘電体シート用材料の塗布・乾燥にて平面状にするという第2の工程,
次いで,前記平面状にした前記誘電体シートの表面に,前記各コンデンサにおける内部電極を形成したのち誘電体シート用の材料を塗布・乾燥することによって前記内部電極に対する誘電体シートを形成するという第3の工程,
次いで,前記第3の工程による誘電体シートの表面を,平面板による厚さ方向のプレス及び当該上面のうち窪みの部分への誘電体シート用材料の塗布・乾燥にて平面状にするという第4の工程,
次いで,前記第3の工程と前記第4の工程とを複数回繰り返したのち更にセラミックグリーンシートを重ねて積層体にする第5の工程,
次いで,前記積層体を前記各コンデンサごとのチップ体に切断し,焼成したのち,前記各チップ体に端子電極を形成する工程,
を備えている。」ことを特徴としている。
【0008】
【発明の作用・効果】
このように,本発明は,内部電極と内部電極との間における誘電体シートを,その材料を塗布・乾燥することによって形成して,これに内部電極を形成すると言うものであるから,従来のように,各誘電体シートを,セラミックグリーンシートの形態にして製作したのち,これに内部電極を形成する場合とは比較にならない程薄くすることができるのである。
【0009】
従って,本発明によると,積層体の厚さを大幅に薄く,ひいては,この積層体を切断した各チップ体の高さ寸法を大幅に低くすることができるから,コンデンサの容量が決められている場合には,コンデンサの小型化と,軽量化とを達成でき,また,コンデンサの大きさが決められている場合には,その容量を増大できるのである。
【0010】
ところで,前記したように,セラミックグリーンシートの表面に,一方の内部電極の多数個を形成したのち誘電体シート用の材料を塗布・乾燥して誘電体シートを形成し,次いで,この誘電体シートの表面に他方の内部電極の多数個を形成したのち誘電体シート用を材料の塗布・乾燥して誘電体シートを形成した場合には,前記各誘電体シートの表面には,当該表面のうち内部電極の部分が突出し内部電極以外の部分が窪むと言うように凹凸ができることになるから,これに起因して,各チップ体における高さ寸法は,各内部電極が重なっている中央の部分において高く,周囲の部分において低くなると言うように太鼓状の形状になる傾向を呈することになる。
【0011】
これに対して本発明は,前記したように,各誘電体シートを,その材料の塗布・乾燥によって形成したあとにおいて,平面板による厚さ方向のプレス及び当該表面のうち窪みの部分への誘電体シート用材料の塗布・乾燥にて平面状にすることにしたのであり,これにより,材料の塗布・乾燥によって形成した各誘電体シートの表面を,凹凸をなくするように略平面状にすることができるから,各チップ体が太鼓状に形状になる傾向を確実に回避できて,各チップ体を,略完全な姿の直方形にすることができるのである。
【0012】
【発明の実施の形態】
以下,本発明の実施の形態を,図1〜図16の図面について説明する。
先つ,図1に示すように,カバー用のセラミックグリーンシート1を用意し,このセラミックグリーンシート1の表面に,図2に示すように,多数個の各コンデンサにおける一方の内部電極2をスクリーン印刷にて形成する。
【0013】
次いで,前記セラミックグリーンシート1の表面に,図3及び図4に示すように,誘電体物質の粉末と溶媒とを混合したスラリー液,又は,誘電体物質の粉末を,前記各内部電極2を覆うように薄い膜状に塗布して乾燥することにより,第1誘電体シート3を形成する。
なお,前記した塗布は,前記スラリー液又は誘電体物質の粉末を,スプレーによって吹き付けるか,或いは,前記スラリー液を,刷毛又はローラにて塗布する等の方法にて行う。
【0014】
この場合において,前記のように形成した第1誘電体シート3の表面には,当該表面のうち各内部電極2の部分が突出し各内部電極2以外の部分が窪むと言うように凹凸ができることになる。
そこで,前記した第1誘電体シート2を形成した後において,図5に示すように,上下一対の平面板E1,E2にて挟み付けて厚さ方向にプレスすることに加えて,図6に示すように,第1誘電体シート3における表面のうち窪みの部分に,誘電体物質の粉末と溶媒とを混合したスラリー液3a,又は,誘電体物質の粉末を塗布したのち乾燥することにより,前記第1誘電体シート3における表面を平面状にする。
【0015】
次いで,前記第1誘電体シート2の表面に,図7に示すように,前記各コンデンサにおける他方の内部電極4をスクリーン印刷にて形成したのち,図8及び図9に示すように,誘電体物質の粉末と溶媒とを混合したスラリー液,又は,誘電体物質の粉末を,前記図3及び図4の場合と同様の方法で,前記各内部電極4を覆うように薄い膜状に塗布して乾燥することにより,第2誘電体シート5を形成する。
【0016】
次いで,図10に示すように,上下一対の平面板E1,E2にて挟み付けて厚さ方向にプレスすることに加えて,図11に示すように,第2誘電体シート5における表面のうち窪みの部分に,誘電体物質の粉末と溶媒とを混合したスラリー液5a,又は,誘電体物質の粉末を塗布したのち乾燥することにより,前記第2誘電体シート5における表面を平面 状にする。
【0017】
そして,前記第2誘電体シート5の表面に,図12に示すように,一方の内部電極2の多数個をスクリーン印刷にて形成することと,これに次いで,前記と同じ方法で第1誘電体シート3を形成することと,この第1誘電体シート2の表面に他方の内部電極4の多数個をスクリーン印刷にて形成することとを所定回数だけ繰り返して行い。更に,図13に示すように,カバー用のセラミックグリーンシート6を重ね合わせたのち,全体を厚さ方向にプレスすることにより,図14に示すように,積層体7を形成する。
【0018】
次いで,この積層体7を,縦方向の切断線D1及び横方向の切断線D2に沿って,図15及び図16に示すように,多数個の各コンデンサごとのチップ体8に切断し,この各チップ体8を,焼成炉で高温で焼成する工程を経たのち,その左右両端面8a,8bのうち一方の端面8aに,前記各一方の内部電極2に電気的に導通する端子電極9を,他方の端面8bに,前記各一方の内部電極4に電気的に導通する端子電極10を各々形成することにより,積層型コンデンサの完成品とするのである。
【0019】
このように,本発明は,各誘電体シート3,5を,従来のように,セラミックグリーンシートの形態で製作してこれに内部電極を形成するものではなく,その材料の塗布・乾燥にて形成したのちこれに内部電極を形成するものであることにより,各誘電体シート3,5の厚さを,従来とは比較にならない程薄くすることができるから,積層体7の厚さを大幅に薄く,ひいては,この積層体7を切断した各チップ体8の高さ寸法Hを,大幅に低くすることができるのである。
【0020】
また,前記各誘電体シート3,5を形成した後において,平面板による厚さ方向のプレス及び当該表面のうち窪みの部分への誘電体シート用材料の塗布・乾燥にて平面状にすることに工程を付加することにより,各チップ体7における高さ寸法Hが,各内部電極2,4が重なっている中央の部分において高く,周囲の部分において低くなると言うように太鼓状の形状になる傾向を解消して,各チップ体7を,略完全な姿の直方形にすることができるのである。
【図面の簡単な説明】
【図1】 本発明の実施の形態に使用するセラミックグリーンシートの斜視図である。
【図2】 前記セラミックグリーンシートの表面に一方の内部電極を形成した状態を示す斜視図である。
【図3】 前記セラミックグリーンシートの表面に第1誘電体シートを形成した状態を示す斜視図である。
【図4】 図3のIV−IV視拡大断面図である。
【図5】 前記第1誘電体シートを形成した後で厚さ方向にプレスしている状態を示す拡大断面図である。
【図6】 前記第1誘電体シートを形成した後でその表面の凹凸を均した状態を示す拡大断面図である。
【図7】 前記第1誘電体シートの表面に他方の内部電極を形成した状態を示す斜視図である。
【図8】 前記第1誘電体シートの表面に第2誘電体シートを形成した状態を示す斜視図である。
【図9】 図8のIX−IX視拡大断面図である。
【図10】前記第2誘電体シートを形成した後で厚さ方向にプレスしている状態を示す拡大断面図である。
【図11】前記第2誘電体シートを形成した後でその表面の凹凸を均した状態を示す拡大断面図である。
【図12】前記第2誘電体シートの表面に一方の内部電極を形成した状態を示す斜視図である。
【図13】カバー用のセラミックグリーンシートを重ね合わせている状態を示す斜視図である。
【図14】積層体の斜視図である。
【図15】前記積層体を切断したチップ体を示す斜視図である。
【図16】図15のXVI −XVI 視断面図である。
【図17】従来の方法を示す斜視図である。
【図18】従来の方法における積層体を示す斜視図である。
【図19】従来の方法によるチップ体を示す斜視図である。
【図20】図19のXX−XX視断面図である。
【符号の説明】
1 カバー用セラミックグリーンシート
2 一方の内部電極
3 第1誘電体シート
4 他方の内部電極
5 第2誘電体シート
6 カバー用セラミックグリーンシート
7 積層体
8 チップ体
8a,8b チップ体の端面
9,10 端子電極[0001]
BACKGROUND OF THE INVENTION
In the present invention, one internal electrode and the other internal electrode are alternately laminated with a dielectric sheet interposed therebetween to form a chip body, and a terminal for the one internal electrode is formed on one end surface of the chip piece. The present invention relates to a method of manufacturing a multilayer capacitor in which electrodes are formed on the other end surface of a chip body and terminal electrodes for the other internal electrodes are formed.
[0002]
[Prior art]
Conventionally, in the production of this type of multilayer capacitor, for example, methods described in JP-A-61-144811 and JP-A-1-312817 and the methods shown in FIGS. Has been.
That is, first, as shown in FIG. 17, on the surface of the first ceramic green sheet B1 constituting the dielectric sheet, a large number of one internal electrode A1 is formed by screen printing, while the same dielectric sheet is formed. A large number of the other internal electrodes A1 are formed on the surface of the second ceramic green sheet B2 to be formed by screen printing. A plurality of the first ceramic green sheets B1, a plurality of the second ceramic green sheets B2, Are stacked alternately, and a ceramic green sheet B3 for cover is stacked on the upper and lower surfaces, and then pressed in the stacking direction to form a stacked body C as shown in FIG.
[0003]
Next, the stacked body C is cut into a plurality of chip bodies A3 along the vertical cutting lines D1 and the horizontal cutting lines D2, as shown in FIGS. After A3 is baked at a high temperature in a baking furnace, terminal electrodes A4 and A5 are formed on the left and right end faces A3 ′ and A3 ″, respectively.
[0004]
[Problems to be solved by the invention]
However, this conventional manufacturing method has the advantage that many pieces can be manufactured simultaneously from one laminate, but there are problems as described below.
That is, in the conventional manufacturing method, as described above, the dielectric sheet is manufactured in the form of the ceramic green sheets B1 and B2, and the internal electrodes A1 and A2 are formed thereon by screen printing and then overlapped. Therefore, the ceramic green sheets B1 and B2 have a sufficient thickness so that the ceramic green sheets B1 and B2 are not torn during handling such as a process of forming internal electrodes by screen printing. Accordingly, the thickness dimension obtained by superposing a plurality of ceramic green sheets B1 and B2 is greatly increased.
[0005]
In other words, in the conventional manufacturing method, the dielectric sheet is manufactured in the form of ceramic green sheets B1 and B2, and the internal electrodes A1 and A2 are formed on the dielectric sheets. The thickness of the sheets B1 and B2 must be considerably increased, and the height H of the chip body A3 formed by superposing a plurality of these ceramic green sheets is remarkably increased, so that the capacitance of the capacitor is determined. In such a case, there is a problem that not only the capacitor is increased in size but also the weight is increased, and if the size of the capacitor is determined, the capacity is reduced.
[0006]
An object of the present invention is to provide a method of manufacturing a multilayer capacitor that solves this problem.
[0007]
[Means for Solving the Problems]
In order to achieve this technical problem, the production method of the present invention comprises:
“ First step of forming a dielectric sheet for the internal electrode by applying and drying the material for the dielectric sheet on the surface of the ceramic green sheet after forming the internal electrodes in a large number of capacitors,
Next, the surface of the dielectric sheet according to the first step is made flat by pressing in the thickness direction using a flat plate and applying / drying the dielectric sheet material to the recessed portion of the surface. 2 processes,
Next, after forming the internal electrodes of the capacitors on the surface of the planar dielectric sheet, a dielectric sheet for the internal electrodes is formed by applying and drying a dielectric sheet material. 3 steps,
Next, the surface of the dielectric sheet according to the third step is made flat by pressing in the thickness direction using a flat plate and applying and drying the dielectric sheet material on the recessed portion of the upper surface. 4 steps,
Next, after repeating the third step and the fourth step a plurality of times, a fifth step of further stacking ceramic green sheets to form a laminate,
Next, the step of forming the terminal electrode on each chip body after cutting the laminated body into chip bodies for each capacitor and firing,
It has . " .
[0008]
[Operation and effect of the invention]
Thus, in the present invention, the dielectric sheet between the internal electrodes is formed by applying and drying the material, and the internal electrodes are formed on the dielectric sheet. Thus, after each dielectric sheet is manufactured in the form of a ceramic green sheet, it can be made so thin that it cannot be compared with the case where the internal electrode is formed on the dielectric sheet.
[0009]
Therefore, according to the present invention, the thickness of the multilayer body is significantly reduced, and as a result, the height of each chip body obtained by cutting the multilayer body can be significantly reduced, so the capacitance of the capacitor is determined. In this case, the capacitor can be reduced in size and weight, and if the size of the capacitor is determined, its capacity can be increased.
[0010]
By the way, as described above, after forming a large number of one internal electrode on the surface of the ceramic green sheet, a dielectric sheet material is applied and dried to form a dielectric sheet, and then this dielectric sheet In the case where a dielectric sheet is formed by applying and drying a material for a dielectric sheet after forming a plurality of other internal electrodes on the surface, the surface of each dielectric sheet includes Since the internal electrode part protrudes and the part other than the internal electrode is depressed, the height dimension of each chip body is caused by the central part where each internal electrode overlaps. It tends to become a drum-like shape, such as being high and low in the surrounding area.
[0011]
On the other hand, the present invention, as described above, after forming each dielectric sheet by coating and drying the material , presses the plate in the thickness direction with a flat plate, and dielectrics the concave portion of the surface. It was decided to make the surface of each dielectric sheet formed by applying and drying the material substantially flat so as to eliminate irregularities. Therefore, it is possible to reliably avoid the tendency of each chip body to become a drum shape, and to make each chip body a rectangular shape having a substantially complete shape.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
First, as shown in FIG. 1, a ceramic
[0013]
Next, as shown in FIGS. 3 and 4, a slurry liquid obtained by mixing a dielectric material powder and a solvent or a dielectric material powder is applied to the surface of the ceramic
The above application is performed by spraying the slurry liquid or dielectric substance powder by spraying, or applying the slurry liquid with a brush or a roller.
[0014]
In this case, the surface of the first
Therefore, after the
[0015]
Next, as shown in FIG. 7, the other internal electrode 4 of each capacitor is formed on the surface of the
[0016]
Next, as shown in FIG. 10, in addition to being sandwiched between a pair of upper and lower plane plates E1 and E2 and pressed in the thickness direction , as shown in FIG. 11, of the surface of the
[0017]
Then, on the surface of the
[0018]
Next, the
[0019]
Thus, in the present invention, the
[0020]
In addition, after the
[Brief description of the drawings]
FIG. 1 is a perspective view of a ceramic green sheet used in an embodiment of the present invention.
FIG. 2 is a perspective view showing a state in which one internal electrode is formed on the surface of the ceramic green sheet.
FIG. 3 is a perspective view showing a state in which a first dielectric sheet is formed on the surface of the ceramic green sheet.
4 is an enlarged sectional view taken along line IV-IV in FIG. 3;
FIG. 5 is an enlarged cross-sectional view showing a state in which the first dielectric sheet is formed and then pressed in the thickness direction.
FIG. 6 is an enlarged cross-sectional view showing a state in which the unevenness of the surface of the first dielectric sheet is leveled after the first dielectric sheet is formed.
FIG. 7 is a perspective view showing a state in which the other internal electrode is formed on the surface of the first dielectric sheet.
FIG. 8 is a perspective view showing a state in which a second dielectric sheet is formed on the surface of the first dielectric sheet.
9 is an enlarged sectional view taken along the line IX-IX in FIG.
FIG. 10 is an enlarged cross-sectional view showing a state where the second dielectric sheet is formed and pressed in the thickness direction.
FIG. 11 is an enlarged cross-sectional view showing a state in which unevenness on the surface of the second dielectric sheet is leveled after the second dielectric sheet is formed.
FIG. 12 is a perspective view showing a state in which one internal electrode is formed on the surface of the second dielectric sheet.
FIG. 13 is a perspective view showing a state in which ceramic green sheets for a cover are overlaid.
FIG. 14 is a perspective view of a laminated body.
FIG. 15 is a perspective view showing a chip body obtained by cutting the laminated body.
16 is a sectional view taken along line XVI-XVI in FIG.
FIG. 17 is a perspective view showing a conventional method.
FIG. 18 is a perspective view showing a laminate in a conventional method.
FIG. 19 is a perspective view showing a chip body according to a conventional method.
20 is a sectional view taken along line XX-XX in FIG.
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
次いで,前記第1の工程による誘電体シートの表面を,平面板による厚さ方向のプレス及び当該表面のうち窪みの部分への誘電体シート用材料の塗布・乾燥にて平面状にするという第2の工程,
次いで,前記平面状にした前記誘電体シートの表面に,前記各コンデンサにおける内部電極を形成したのち誘電体シート用の材料を塗布・乾燥することによって前記内部電極に対する誘電体シートを形成するという第3の工程,
次いで,前記第3の工程による誘電体シートの表面を,平面板による厚さ方向のプレス及び当該上面のうち窪みの部分への誘電体シート用材料の塗布・乾燥にて平面状にするという第4の工程,
次いで,前記第3の工程と前記第4の工程とを複数回繰り返したのち更にセラミックグリーンシートを重ねて積層体にする第5の工程,
次いで,前記積層体を前記各コンデンサごとのチップ体に切断し,焼成したのち,前記各チップ体に端子電極を形成する工程,
を備えていることを特徴とする積層型コンデンサの製造方法。 A first step of forming a dielectric sheet for the internal electrode by applying and drying a material for the dielectric sheet on the surface of the ceramic green sheet after forming the internal electrodes of a plurality of capacitors;
Next, the surface of the dielectric sheet according to the first step is made flat by pressing in the thickness direction using a flat plate and applying / drying the dielectric sheet material to the recessed portion of the surface. 2 processes,
Next, after forming the internal electrodes of the capacitors on the surface of the planar dielectric sheet, a dielectric sheet for the internal electrodes is formed by applying and drying a dielectric sheet material. 3 steps,
Next, the surface of the dielectric sheet according to the third step is made flat by pressing in the thickness direction using a flat plate and applying and drying the dielectric sheet material on the recessed portion of the upper surface. 4 steps,
Next, after repeating the third step and the fourth step a plurality of times, a fifth step of further stacking ceramic green sheets to form a laminate,
Next, the step of forming the terminal electrode on each chip body after cutting the laminated body into chip bodies for each capacitor and firing,
A method for producing a multilayer capacitor, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17058597A JP3877382B2 (en) | 1997-06-26 | 1997-06-26 | Manufacturing method of multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17058597A JP3877382B2 (en) | 1997-06-26 | 1997-06-26 | Manufacturing method of multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1116773A JPH1116773A (en) | 1999-01-22 |
JP3877382B2 true JP3877382B2 (en) | 2007-02-07 |
Family
ID=15907574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17058597A Expired - Fee Related JP3877382B2 (en) | 1997-06-26 | 1997-06-26 | Manufacturing method of multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3877382B2 (en) |
-
1997
- 1997-06-26 JP JP17058597A patent/JP3877382B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1116773A (en) | 1999-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2389420A (en) | Manufacture of capacttors | |
JPH08130160A (en) | Manufacture of multilayer ceramic electronic component | |
JPH0257325B2 (en) | ||
US7239500B2 (en) | Multilayer capacitor | |
JP3877382B2 (en) | Manufacturing method of multilayer capacitor | |
JPH04282812A (en) | Manufacture of laminate | |
JPH02100306A (en) | Manufacture of laminated electronic component | |
JPS6159522B2 (en) | ||
JPH03220709A (en) | Manufacture of laminated ceramic capacitor | |
JPH11162781A (en) | Manufacture of laminated ceramic electronic part | |
JP2000269074A (en) | Multilayer ceramic capacitor and manufacture thereof | |
JPH03225903A (en) | Multilayer ceramic capacitor | |
JPH0684690A (en) | Multilayer capacitor | |
JPS61253811A (en) | Manufacture of laminate ceramic capacitor | |
JP2004095687A (en) | Laminated ceramic capacitor and its manufacturing method | |
JPH10223470A (en) | Multilayer ceramic capacitor | |
JPS63265413A (en) | Manufacture of laminated ceramic capacitor | |
JP2000228329A (en) | Multiple multilayer ceramic capacitor | |
JPH02192707A (en) | Manufacture of laminated ceramic capacitor | |
JPH08111344A (en) | Multilayer ceramic capacitor | |
JPS639650B2 (en) | ||
TW202307881A (en) | Method for manufacturing multi-layer ceramic capacitor | |
JPH08111345A (en) | Multilayer ceramic capacitor | |
JP2603154B2 (en) | Manufacturing method of multilayer electronic component | |
JPH0992567A (en) | Manufacture of laminated ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |