JP3876904B2 - 単位回路の制御に使用されるデータ線の駆動 - Google Patents

Description

この発明は、表示装置の画素回路などの単位回路の制御に使用されるデータ線の駆動技術に関する。

近年、有機ＥＬ素子（Organic ElectroLuminescent element）を用いた電気光学装置が開発されている。有機ＥＬ素子は、自発光素子であり、バックライトが不要なので、低消費電力、高視野角、高コントラスト比の表示装置を達成できるものと期待されている。なお、本明細書において、「電気光学装置」とは、電気信号を光に変換する装置を意味している。電気光学装置の最も普通の形態は、画像を表す電気信号を画像を表す光に変換する装置であり、特に表示装置として好適である。

図１は、有機ＥＬ素子を用いた表示装置の一般的な構成を示すブロック図である。この表示装置は、表示マトリクス部１２０と、ゲートドライバ１３０と、データ線ドライバ１４０とを有している。表示マトリクス部１２０は、マトリクス状に配列された複数の画素回路１１０を有しており、各画素回路１１０には有機ＥＬ素子１１４がそれぞれ設けられている。画素回路１１０のマトリクスには、その列方向に沿って伸びる複数のデータ線Ｘ１，Ｘ２…と、行方向に沿って伸びる複数のゲート線Ｙ１，Ｙ２…とがそれぞれ接続されている。

図１のような構成で大型表示パネルを構成する場合には、各データ線の静電容量Ｃｄがかなり大きくなる。データ線の静電容量Ｃｄが大きくなるとデータ線の駆動に多大な時間を要する。そのため、従来は、有機ＥＬ素子を用いて大型表示パネルを構成するのに十分高速な駆動を行うことができないという問題があった。

なお、上述の問題は、有機ＥＬ素子を用いた表示装置に限らず、有機ＥＬ素子以外の電流駆動型発光素子を用いた表示装置や電気光学装置に共通する問題であった。また、発光素子に限らず、一般に、電流で駆動される電流駆動素子を用いた電子装置に共通する問題であった。

本発明は、上述した従来の課題を解決するためになされたものであり、単位回路に接続されたデータ線の駆動時間を短縮することのできる技術を提供することを目的とする。

上記目的を達成するために、本発明による第１の方法は、発光素子と前記発光素子の発光の階調を調節するための回路とをそれぞれ含む複数の単位回路がマトリクス状に配列された単位回路マトリクスと、各発光素子の発光の階調に応じた入力信号に対応して電流を生成する電流生成回路と、前記電流を各単位回路に供給するための複数のデータ線と、を備えたアクティブマトリクス駆動型の電気光学装置の駆動方法であって、
前記入力信号の変化に伴い前記電流の電流値を第１の電流値から第２の電流値に変化させる操作は、電流値の時間変化率の異なる複数の期間を経て行われるとともに、前記データ線に流れる電流の一部の電流経路となる付加電流回路によって設定される第３の電流値を経由して行われ、
前記第３の電流値は、前記第１の電流値と前記付加電流回路を流れる電流値とに基づいて設定されることを特徴とする。

この構成によれば、入力信号の変化に伴って電流を変化させる際に、第１の電流値から第２の電流値に変化させる操作を、時間変化率の異なる複数の期間を経て行い、また、データ線に流れる電流の一部の電流経路となる付加電流回路によって設定される第３の電流値を経由して行うようにしたので、第１の電流値から第２の電流値に変化するまでに要する所要時間の短縮を図ることができる。従って、単位回路に接続されたデータ線の駆動時間を短縮することが可能である。

また、前記第１の電流値及び前記第２の電流値は、前記入力信号に対応した電流値であるものとしてもよい。

また、前記第１の電流値と前記第２の電流値との差に基づいて、前記第１の電流値を第２の電流値に変化させる操作を、前記電流値の時間変化率の異なる複数の期間を経て行う必要があるか否かを判定し、当該判定で必要があると判定されたときに、前記複数の期間を経て前記第１の電流値を前記第２の電流値に変化させるようになっており、
前記判定において、前記第２の電流値が所定の閾値よりも小さい場合にのみ前記電流値の時間変化率の異なる複数の期間を経て行う必要があるものと判定するものとしてもよい。

あるいは、前記第１の電流値と前記第２の電流値との差に基づいて、前記第１の電流値を第２の電流値に変化させる操作を、前記電流値の時間変化率の異なる複数の期間を経て行う必要があるか否かを判定し、当該判定で必要があると判定されたときに、前記複数の期間を経て前記第１の電流値を前記第２の電流値に変化させるようになっており、
前記判定において、前記第２の電流値が前記第１の電流値よりも小さく、かつ、前記第３の電流値が前記第１の電流値よりも小さい場合にのみ前記電流値の時間変化率の異なる複数の期間を経て行う必要があるものと判定するものとしてもよい。

また、前記付加電流回路を使用するか否かの判断を、前記各データ線毎に行い、
前記判断において、当該データ線における前記第２の電流値が所定の閾値よりも小さい場合にのみ前記付加電流回路を使用するものと判断するものとしてもよい。

あるいは、前記付加電流回路を使用するか否かの判断を、前記各データ線毎に行い、
前記判断において、当該データ線における前記第２の電流値が前記第１の電流値よりも小さく、かつ、前記第３の電流値が前記第１の電流値よりも小さい場合にのみ前記付加電流回路を使用するものと判断するものとしてもよい。

なお、本発明は、種々の形態で実現することが可能であり、例えば、電気光学装置、表示装置、その電気光学装置や表示装置を備えた電子装置、それらの装置の駆動方法、その方法の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１実施例（付加電流その１）：
Ｂ．第２実施例（付加電流その２）：
Ｃ．第３実施例（付加電流その３）：
Ｄ．付加電流を利用した変形例：
Ｅ．第４実施例（プリチャージ）：
Ｆ．プリチャージタイミングに関する変形例：
Ｇ．プリチャージ回路の配置に関する変形例：
Ｈ．電子機器への適用例：
Ｉ．その他の変形例：

Ａ．第１実施例（付加電流その１）：
図２は、本発明の第１実施例としての表示装置の概略構成を示すブロック図である。この表示装置は、コントローラ１００と、表示マトリクス部２００（「画素領域」とも呼ぶ）と、ゲートドライバ３００と、データ線ドライバ４００とを有している。コントローラ１００は、表示マトリクス部２００に表示を行わせるためのゲート線駆動信号とデータ線駆動信号を生成して、ゲートドライバ３００とデータ線ドライバ４００にそれぞれ供給する。

図３は、表示マトリクス部２００とデータ線ドライバ４００の内部構成を示している。表示マトリクス部２００は、マトリクス状に配列された複数の画素回路２１０を有しており、各画素回路２１０は有機ＥＬ素子２２０をそれぞれ有している。画素回路２１０のマトリクスには、その列方向に沿って伸びる複数のデータ線Ｘｍ（ｍ＝１〜Ｍ）と、行方向に沿って伸びる複数のゲート線Ｙｎ（ｎ＝１〜Ｎ）とがそれぞれ接続されている。なお、データ線は「ソース線」とも呼ばれ、また、ゲート線は「走査線」とも呼ばれる。また、本明細書では、画素回路２１０を「単位回路」あるいは「画素」とも呼ぶ。画素回路２１０内のトランジスタは、通常はＴＦＴで構成される。

ゲートドライバ３００は、複数のゲート線Ｙｎの中の１本を選択的に駆動して１行分の画素回路群を選択する。データ線ドライバ４００は、各データ線Ｘｍをそれぞれ駆動するための複数の単一ラインドライバ４１０を有している。これらの単一ラインドライバ４１０は、各データ線Ｘｍを介して画素回路２１０にデータ信号を供給する。このデータ信号に応じて画素回路２１０の内部状態（後述する）が設定されると、これに応じて有機ＥＬ素子２２０に流れる電流値が制御され、この結果、有機ＥＬ素子２２０の発光の階調が制御される。

コントローラ１００（図２）は、画素領域２００の表示状態を表す表示データ（画像データ）を、各有機ＥＬ素子２２０の発光の階調を表すマトリクスデータに変換する。マトリクスデータは、１行分の画素回路群を順次選択するためのゲート線駆動信号と、選択された画素回路群の有機ＥＬ素子２２０に供給するデータ線信号のレベルを示すデータ線駆動信号とを含んでいる。ゲート線駆動信号とデータ線駆動信号は、ゲートドライバ３００とデータ線ドライバ４００にそれぞれ供給される。コントローラ１００は、また、ゲート線とデータ線の駆動タイミングのタイミング制御を行う。

図４は、画素回路２１０の内部構成を示す回路図である。この画素回路２１０は、ｍ番目のデータ線とｎ番目のゲート線Ｙｎとの交点に配置されている回路である。なお、ゲート線Ｙｎは、２本のサブゲート線Ｖ１，Ｖ２を含んでいる。

画素回路２１０は、データ線Ｘｍに流れる電流値に応じて有機ＥＬ素子２２０の階調を調節する電流プログラム回路である。具体的には、この画素回路２１０は、有機ＥＬ素子２２０の他に、４つのトランジスタ２１１〜２１４と、保持キャパシタ２３０（「保持コンデンサ」あるいは「記憶キャパシタ」とも呼ぶ）とを有している。保持キャパシタ２３０は、データ線Ｘｍを介して供給されたデータ信号に応じた電荷を保持し、これによって、有機ＥＬ素子２２０の発光の階調を調節するためのものである。すなわち、保持キャパシタ２３０は、データ線Ｘｍに流れる電流に応じた電圧を保持する電圧保持手段に相当する。第１ないし第３のトランジスタ２１１〜２１３はｎチャンネル型ＦＥＴであり、第４のトランジスタ２１４はｐチャンネル型ＦＥＴである。有機ＥＬ素子２２０は、フォトダイオードと同様の電流注入型（電流駆動型）の発光素子なので、ここではダイオードの記号で描かれている。

第１のトランジスタ２１１のソースは、第２のトランジスタ２１２のドレインと、第３のトランジスタ２１３のドレインと、第４のトランジスタ２１４のドレインと、にそれぞれ接続されている。第１のトランジスタ２１１のドレインは、第４のトランジスタ２１４のゲートに接続されている。保持キャパシタ２３０は、第４のトランジスタ２１４のソースとゲートとの間に接続されている。また、第４のトランジスタ２１４のソースは、電源電位Ｖｄｄにも接続されている。

第２のトランジスタ２１２のソースは、データ線Ｘｍを介して単一ラインドライバ４１０（図３）に接続されている。有機ＥＬ素子２２０は、第３のトランジスタ２１３のソースと接地電位との間に接続されている。

第１と第２のトランジスタ２１１，２１２のゲートは、第１のサブゲート線Ｖ１に共通に接続されている。また、第３のトランジスタ２１３のゲートは、第２のサブゲート線Ｖ２に接続されている。

第１と第２のトランジスタ２１１，２１２は、保持キャパシタ２３０に電荷を蓄積する際に使用されるスイッチングトランジスタである。第３のトランジスタ２１３は、有機ＥＬ素子２２０の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第４のトランジスタ２１４は、有機ＥＬ素子２２０に流れる電流値を制御するための駆動トランジスタである。第４のトランジスタ２１４の電流値は、保持キャパシタ２３０に保持される電荷量（蓄積電荷量）によって制御される。

図５は、画素回路２１０の通常の動作を示すタイミングチャートである。ここでは、第１のサブゲート線Ｖ１の電圧値（以下、「第１のゲート信号Ｖ１」も呼ぶ）と、第２のサブゲート線Ｖ２の電圧値（以下、「第２のゲート信号Ｖ２」も呼ぶ）と、データ線Ｘｍの電流値Ｉout （「データ信号Ｉout 」も呼ぶ）と、有機ＥＬ素子２２０に流れる電流値ＩＥＬとが示されている。

駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌとに分かれている。ここで、「駆動周期Ｔｃ」とは、表示マトリクス部２００内のすべての有機ＥＬ素子２２０の発光の階調が１回ずつ更新される周期を意味しており、いわゆるフレーム周期と同じものである。階調の更新は、１行分の画素回路群毎に行われ、駆動周期Ｔｃの間にＮ行分の画素回路群の階調が順次更新される。例えば、３０Ｈｚで全画素回路の階調が更新される場合には、駆動周期Ｔｃは約３３ｍｓである。

プログラミング期間Ｔｐｒは、有機ＥＬ素子２２０の発光の階調を画素回路２１０内に設定する期間である。本明細書では、画素回路２１０への階調の設定を「プログラミング」と呼んでいる。例えば、駆動周期Ｔｃが約３３ｍｓであり、ゲート線Ｙｎの総数Ｎが４８０本である場合には、プログラミング周期Ｔｐｒは約６９μｓ（＝３３ｍｓ／４８０）以下になる。

プログラミング期間Ｔｐｒでは、まず、第２のゲート信号Ｖ２をＬレベルに設定して第３のトランジスタ２１３をオフ状態（閉状態）に保つ。次に、データ線Ｘｍ上に発光階調に応じた電流値Ｉｍを流しながら、第１のゲート信号Ｖ１をＨレベルに設定して第１と第２のトランジスタ２１１，２１２をオン状態（開状態）にする。このとき、このデータ線Ｘｍの単一ラインドライバ４１０（図４）は、発光階調に応じた一定の電流値Ｉｍを流す定電流源として機能する。図５（ｃ）に示されているように、この電流値Ｉｍは、所定の電流値の範囲ＲＩ内において、有機ＥＬ素子２２０の発光の階調に応じた値に設定されている。

保持キャパシタ２３０には、第４のトランジスタ２１４（駆動トランジスタ）を流れる電流値Ｉｍに対応した電荷を保持した状態となる。この結果、第４のトランジスタ２１４のソース／ゲート間には、保持キャパシタ２３０に記憶された電圧が印加される。なお、本明細書では、プログラミングに用いられるデータ信号の電流値Ｉｍを「プログラミング電流値Ｉｍ」と呼ぶ。

プログラミングが終了すると、ゲートドライバ３００が第１のゲート信号Ｖ１をＬレベルに設定して第１と第２のトランジスタ２１１，２１２をオフ状態とし、また、データ線ドライバ４００はデータ信号Ｉout を停止する。

発光期間Ｔｅｌでは、第１のゲート信号Ｖ１をＬレベルに維持して第１と第２のトランジスタ２１１，２１２をオフ状態に保ったまま、第２のゲート信号Ｖ２をＨレベルに設定して第３のトランジスタ２１３をオン状態に設定する。保持キャパシタ２３０には、プログラミング電流値Ｉｍに対応した電圧が予め記憶されているので、第４のトランジスタ２１４にはプログラミング電流値Ｉｍとほぼ同じ電流が流れる。従って、有機ＥＬ素子２２０にもプログラミング電流値Ｉｍとほぼ同じ電流が流れ、この電流値Ｉｍに応じた階調で発光する。このように、保持キャパシタ２３０の電圧（すなわち電荷）が電流値Ｉｍによって書き込まれるタイプの画素回路２１０は、「電流プログラム回路」と呼ばれている。

図６は、単一ラインドライバ４１０の内部構成を示す回路図である。単一ラインドライバ４１０は、データ信号生成回路４２０（「制御電流発生部」あるいは「電流生成回路」とも呼ぶ）と、付加電流回路４３０（「付加電流発生部」とも呼ぶ）とを備えている。データ信号生成回路４２０と付加電流回路４３０は、データ線Ｘｍと接地電位との間に並列に接続されている。

データ信号生成回路４２０は、スイッチングトランジスタ４１と駆動トランジスタ４２との直列接続４２１が、Ｎ組分（Ｎは２以上の整数）並列に接続された構成を有している。図６の例ではＮは６である。６つの駆動トランジスタ４２のゲートには、リファレンス電圧Ｖref1が共通に印加されている。また、６つの駆動トランジスタ４２の利得係数βの比は、１：２：４：８：１６：３２に設定されている。なお、利得係数βは、良く知られているように、β＝（μＣ₀ Ｗ／Ｌ）で定義される。ここで、μはキャリアの移動度、Ｃ₀ はゲート容量、Ｗはチャンネル幅、Ｌはチャンネル長である。６つの駆動トランジスタ４２は、定電流源として機能する。トランジスタの電流駆動能力は利得係数βに比例するので、６つの駆動トランジスタ４２の電流駆動能力の比は、１：２：４：８：１６：３２である。

６つのスイッチングトランジスタ４１のオン／オフは、コントローラ１００（図２）から与えられる６ビットのデータ線駆動信号Ｄdata（「入力信号」とも呼ぶ）によって制御される。データ線駆動信号Ｄdataの最下位ビットは、利得係数βが最も小さな（すなわちβの相対値が１の）直列接続４２１に供給されており、最上位ビットは利得係数βが最も小大きな（すなわちβの相対値が３２の）直列接続４２１に供給されている。この結果、データ信号生成回路４２０は、データ線駆動信号Ｄdataの値に比例した電流値Ｉｍを生成する電流源として機能する。データ線駆動信号Ｄdataの値は、有機ＥＬ素子２２０の発光の階調を示す値に設定されている。従って、データ信号生成回路４２０からは、有機ＥＬ素子２２０の発光の階調に応じた電流値Ｉｍを有するデータ信号が出力される。

付加電流回路４３０は、スイッチングトランジスタ４３と駆動トランジスタ４４との直列接続で構成されている。駆動トランジスタ４４のゲート電極には、リファレンス電圧Ｖref2が印加される。スイッチングトランジスタ４３のオン／オフは、コントローラ１００から与えられる付加電流制御信号Ｄｐによって制御される。スイッチングトランジスタ４３がオン状態のときには、リファレンス電圧Ｖref2に応じた所定の付加電流Ｉｐが付加電流回路４３０からデータ線Ｘｍ上に出力される。

図７は、付加電流回路４３０を利用した場合のプログラミング期間Ｔｐｒ（図５）における電流値の変化を示す説明図である。時点ｔ１では、データ信号生成回路４２０からプログラミング電流Ｉｍの出力が開始され、また、付加電流回路４３０からも付加電流Ｉｐの出力が開始される。このとき、単一ラインドライバ４１０から出力される電流値Ｉout は、プログラミング電流Ｉｍと付加電流Ｉｐの和（Ｉｍ＋Ｉｐ）になる。時点ｔ２で付加電流Ｉｐが停止した後の期間ｔ２〜ｔ４では、プログラミング電流Ｉｍだけが単一ラインドライバ４１０の出力電流となる。なお、付加電流Ｉｐが流れる期間ｔ１〜ｔ２は、例えば、プログラミング電流Ｉｍが流れる期間ｔ１〜ｔ４の初期の１／４程度の期間に設定される。付加電流Ｉｐが流れる期間ｔ１〜ｔ２をプログラミング電流Ｉｍが流れる期間の初期に設定するのは、付加電流Ｉｐによる発光階調への影響を小さく抑えるためである。なお、付加電流Ｉｐの値は、例えばプログラミング電流Ｉｍの最大値と最小値の中間値程度の値に設定される。

正確に言えば、図７（ａ）に示す出力電流Ｉout は単一ラインドライバ４１０の電流駆動能力を示しており、データ線Ｘｍ上の実電流値Ｉｓは、図７（ｂ）に実線で示すように変化する。すなわち、時点ｔ１では、過渡的に大きな電流が流れるが、徐々に減少して、電流値（Ｉｍ＋Ｉｐ）に近づいてゆく。時点ｔ２で付加電流回路４３０がオフになると、実電流Ｉｓはさらに減少する。しかし、時点ｔ２以降では、電流値自体が小さいのでデータ線容量Ｃｄ（図３）を充電または放電する速度が低下し、この結果、電流値の変化はｔ１〜ｔ２の期間よりも緩やかになる。そして、時点ｔ３では、プログラミング電流値Ｉｍにまで実電流値Ｉｓが減少し、期間ｔ３〜ｔ４ではこのプログラミング電流値Ｉｍが維持される。従って、プログラミング期間Ｔｐｒ内において、正しいプログラミング電流値Ｉｍで画素回路２１０がプログラミングされる。

このような付加電流Ｉｐの利用は、「プログラミング電流値Ｉｍを、前回の行のプログラミング時における第１の電流値から、今回の行のプログラミング時における第２の電流値に変化させる操作を、電流値の時間変化率が異なる複数の期間（図７の期間ｔ１〜ｔ２と、期間ｔ２〜ｔ３）を経て行うもの」と考えることも可能である。なお、この第１の電流値から第２の電流値への変化は、今回のプログラミング時のプログラミング電流Ｉｍと付加電流Ｉｐとの和である第３の電流値（Ｉｍ＋Ｉｐ）を経由して行われる。

図７（ｂ）に示す一点破線は、付加電流Ｉｐを用いずに、単一ラインドライバ４１０の電流駆動能力が一定である場合（図７（ｃ））の実電流値の変化を示している。このときには、付加電流Ｉｐを用いる場合に比べて期間ｔ１〜ｔ２における電流値が小さいので、電流の変化もより緩やかである。従って、プログラミングの終了時点ｔ４においても、実電流値Ｉｓがプログラミング電流値Ｉｍに達しない場合がある。このような場合には、画素回路２１０を正しい階調にプログラミングすることができない可能性がある。あるいは、正しくプログラミングを行うために、プログラミング期間Ｔｐｒを延長しておく必要が生じるという問題を生じる。これに対して、付加電流Ｉｐを用いると、プログラミング期間Ｔｐｒ内に正しくプログラミングを行うことが可能である。

図８は、プログラミング期間Ｔｐｒにおけるデータ線Ｘｍの電荷量Ｑｄの変化を示す説明図である。図８は、図７の動作を電荷量の観点で描いたものである。なお、図７における時点ｔ１，ｔ４は、正確に言えば、図８に示されているように、第１のゲート信号Ｖ１のレベルが変化する時点に相当する。

一般に、ｎ番目の行の画素回路群のプログラミングが開始される前は、データ線Ｘｍの容量値Ｑｃ０は、（ｎ−１）番目の行の画素回路群のプログラミングにおけるデータ線Ｘｍのプログラミング電流値Ｉｍに依存している。図９は、有機ＥＬ素子の発光の階調Ｇと、データ線Ｘｍの電流値Ｉｍ（すなわちプログラミング電流値）と、データ線の電荷量Ｑｄとの関係を示している。第１実施例の回路構成では、階調Ｇが高いほど（すなわち輝度が高いほど）電流Ｉｍは増大し、データ線の電荷量Ｑｄ（すなわち電圧Ｖｄ）は低下する傾向にある。電荷量Ｑｄは、最も低い階調Ｇmin では電源電圧Ｖｄｄに近い電圧に相当する電荷量となり、最も高い階調Ｇmax では接地電位に近い電圧に相当する電荷量となる。なお、図８（ｃ）の例では、直前の行（すなわち（ｎ−１）番目の行）のプログラミングにおけるプログラミング電流値Ｉｍが比較的大きく、従って、今回のプログラミング開始前の電荷量Ｑｄ０が比較的小さい場合を想定している。

図８の時点ｔ１でプログラミングが開始されると、データ線Ｘｍは単一ラインドライバ４１０の出力電流Ｉout （＝Ｉｍ＋Ｉｐ）によって充電または放電され、電荷量Ｑｄは比較的速い速度で増大する。時点ｔ２で付加電流Ｉｐが無くなると充電／放電速度が低下し、電荷量Ｑｄの変化もより緩やかになる。しかし、プログラミング期間Ｔｐｒ内の時点ｔ３において、所望のプログラミング電流値Ｉｍに対応する電荷量Ｑｄｍに到達している。

以上の説明から理解できるように、付加電流回路４３０は、データ線Ｘｍの充電または放電を加速するための充放電加速部として機能する。なお、本明細書において、「充電または放電の加速」とは、本来の望ましい電流値（本実施例ではプログラミング電流値Ｉｍ）のみによるデータ線の充電または放電よりも短時間で充電または放電が終了するように、充電または放電を促進する操作を意味する。また、付加電流回路４３０は、データ信号の変化に伴う電流の変化を加速する加速手段、あるいは、データ線Ｘｍの電荷量を所定の値にリセットするためのリセット手段として機能すると考えることも可能である。

図８（ｃ）に一点鎖線で示すように、付加電流Ｉｐが無い場合には充電／放電速度は低い速度に保たれており、この例では、プログラミング期間Ｔｐｒの終期ｔ４においても所望のプログラミング電流値Ｉｍに対応する電荷量Ｑｄｍに到達していない。従って、画素回路２１０に正しいプログラミング電流Ｉｍを供給して正しい階調にプログラミングすることができない可能性がある。

このように、本実施例においては、付加電流Ｉｐを用いてデータ線の充電または放電を加速を行うことにより、画素回路２１０に対して正しいプログラミングを行うことが可能である。また、プログラミング時間を短縮して、有機ＥＬ素子２２０の駆動制御の高速化を図ることができる。

なお、付加電流Ｉｐを用いたデータ線の充電または放電の加速は、通常は、画素回路マトリクスに含まれるすべてのデータ線Ｘｍについて同時に行われる。但し、画素回路マトリクスに含まれる複数のデータ線の中の一部のデータ線に対してのみ、付加電流Ｉｐを用いたデータ線の充電または放電の加速を選択的に行うようにしてもよい。例えば、プログラミングの開始時におけるｍ番目のデータ線Ｘｍの電荷量Ｑｄ０（図８）が、所望のプログラミング電流Ｉｍに対応する電荷量Ｑｄｍに十分に近い場合には、付加電流Ｉｐを利用しなくてもよい。具体的には、コントローラ１００が、各データ線に関して、（ｎ−１）番目の行でのプログラミング電流値とｎ番目の行でのプログラミング電流値とを互いに比較し、その差が所定の閾値以内であれば、ｎ番目の行のプログラミング時に付加電流Ｉｐを利用しないことと判断してもよい。また、これらのプログラミング電流値の差に応じて、付加電流Ｉｐの値を変化させてもよい。換言すれば、プログラミング電流値Ｉｍの前回値と今回値との差に応じて付加電流Ｉｐの電流値を決定する手段と、決定された付加電流値Ｉｐを各データ線Ｘｍに供給する手段とを設けるようにしてもよい。この構成によれば、より効果的に付加電流値Ｉｐを利用することができ、駆動の高速化を促進することができる。

あるいは、今回のプログラミング電流値Ｉｍが所定の閾値よりも小さい場合にのみ付加電流Ｉｐを利用し、プログラミング電流値Ｉｍが閾値よりも大きい場合には付加電流Ｉｐを利用しないことと判断しても良い。この理由は、プログラミング電流値Ｉｍが大きい場合には、データ線Ｘｍの充電または放電が十分に早く行われるので、付加電流Ｉｐを利用しなくても十分高速に所望のプログラミング電流値Ｉｍを達成できるからである。

この代わりに、今回のプログラミング電流値（第２の電流値）が前回のプログラミング電流値（第１の電流値）よりも小さく、且つ、今回のプログラミング電流値Ｉｍと付加電流値Ｉｐとの和（第３の電流値）が、前回のプログラミング電流値よりも小さいときにのみ、付加電流Ｉｐを利用することとしてもよい。これらの３つの電流値は、これ以外の種々の関係に設定することも可能である。例えば、第３の電流値を、第１の電流値と第２の電流値との間の電流値であるとしてもよい。また、第１の電流値から第３の電流値への電流値の時間変化率の絶対値を、第３の電流値から第２の電流値への電流値の時間変化率の絶対値よりも大きいものとしてもよい。さらに、第１の電流値と第３の電流値との差の絶対値を、第３の電流値と第２の電流値との差の絶対値よりも大きいものとしてもよい。

付加電流Ｉｐを利用するか否かの判断は、各データ線毎に行うことが好ましい。但し、直前の行のプログラミング時におけるプログラミング電流の値に拘わらず、常に付加電流Ｉｐを利用するものとすれば、表示装置全体の制御が単純になるという利点がある。

以上のように、本実施例では、プログラミング期間の初期に付加電流Ｉｐをプログラミング電流Ｉｍに加算することによって、短時間で正確なプログラミングを行うことが可能である。あるいは、プログラミング時間を短縮して、有機ＥＬ素子２２０の駆動制御の高速化を図ることが可能である。特に、表示パネルの大型化や高解像度化に伴って駆動制御の高速化が要求されるので、大型表示パネルや高解像度表示パネルにおいて上述の効果が顕著である。

Ｂ．第２実施例（付加電流その２）：
図１０は、本発明の第２実施例としての表示装置の概略構成を示すブロック図である。この表示装置は、データ線ドライバ４００ａが電源電位Ｖｄｄ側に設けられている点が第１実施例と異なる。また、以下に説明するように、単一ラインドライバ４１０ａの内部構成と、画素回路２１０ａの内部構成も第１実施例と異なっている。

図１１は、画素回路２１０ａの内部構成を示す回路図である。この画素回路２１０ａは、いわゆるサーノフ型の電流プログラム回路である。この画素回路２１０ａは、有機ＥＬ素子２２０と、４つのトランジスタ２４１〜２４４と、保持キャパシタ２３０とを有している。なお、４つのトランジスタ２４１〜２４４は、ｐチャンネル型ＦＥＴである。

データ線Ｘｍには、第１のトランジスタ２４１と、保持キャパシタ２３０と、第２のトランジスタ２４２とがこの順に直列に接続されている。第２のトランジスタ２４２のドレインは、有機ＥＬ素子２２０に接続されている。第１と第２のトランジスタ２４１，２４２のゲートには、第１のサブゲート線Ｖ１が共通に接続されている。

電源電位Ｖｄｄと接地電位との間には、第３のトランジスタ２４３と、第４のトランジスタ２４４と、有機ＥＬ素子２２０との直列接続が介挿されている。第３のトランジスタ２４３のドレインと第４のトランジスタ２４４のソースは、第１のトランジスタのドレインにも接続されている。第３のトランジスタ２４３のゲートには、第２のゲート線Ｖ２が接続されている。また、第４のトランジスタ２４４のゲートは、第２のトランジスタ２４２のソースに接続されている。保持キャパシタ２３０は、第４のトランジスタ２４４のソースとゲートとの間に接続されている。

第１と第２のトランジスタ２４１，２４２は、保持キャパシタ２３０に所望の電荷を蓄積する際に使用されるスイッチングトランジスタである。第３のトランジスタ２４３は、有機ＥＬ素子２２０の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第４のトランジスタ２４４は、有機ＥＬ素子２２０に流れる電流値を制御するための駆動トランジスタである。第４のトランジスタ２４４の電流値は、保持キャパシタ２３０に保持される電荷量によって制御される。

図１２は、第２実施例の画素回路２１０ａの通常の動作を示すタイミングチャートである。この動作では、図５に示した第１実施例の動作から、ゲート信号Ｖ１，Ｖ２の論理が反転している。また、第２実施例では、図１１の回路構成から理解できるように、プログラミング期間Ｔｐｒにおいて、第１と第４のトランジスタ２４１，２４４を経由して有機ＥＬ素子２２０にプログラミング電流Ｉｍが流れる。従って、第２実施例では、プログラミング期間Ｔｐｒにおいても有機ＥＬ素子２２０が発光する。このように、プログラミング期間Ｔｐｒでは、有機ＥＬ素子２２０が発光しても良く、あるいは、第１実施例のように発光しなくてもよい。

図１３は、第２実施例の単一ラインドライバ４１０ａを示す回路図である。この単一ラインドライバ４１０ａは、データ線Ｘｍの電源電位Ｖｄｄ側に接続されている。このため、データ信号生成回路４２０ａの駆動トランジスタ４２と、付加電流回路４３０ａの駆動トランジスタ４４とが、いずれもｐチャンネル型ＦＥＴで構成されている点で図６に示した第１実施例と異なっている。他の構成は、第１実施例と同じである。

図１４は、第２実施例における有機ＥＬ素子の発光の階調Ｇと、データ線Ｘｍの電流値Ｉｍと、データ線の電荷量Ｑｄとの関係を示している。第２実施例では、第１実施例とは反対に、単一ラインドライバ４１０ａがデータ線Ｘｍの電源電位Ｖｄｄ側に設けられているので、階調Ｇとデータ線Ｘｍの電荷量Ｑｄ（すなわち電圧Ｖｄ）との関係が第１実施例とは逆転している。すなわち、階調Ｇが高いほど（すなわち輝度が高いほど）、データ線の電荷量Ｑｄ（すなわち電圧Ｖｄ）は上昇する傾向にある。電荷量Ｑｄは、最も低い階調Ｇmin では接地電圧に近い電圧に相当する電荷量となり、最も高い階調Ｇmax では電源電位Ｖｄｄに近い電圧に相当する電荷量となる。

図１５は、第２実施例でのプログラミング期間Ｔｐｒにおけるデータ線Ｘｍの電荷量Ｑｄの変化を示す説明図である。この変化は、図８に示した第１実施例での変化と本質的には同じである。但し、図１５（ｃ）においてプログラミング開始前の電荷量Ｑｄ０が比較的小さいことは、第１実施例とは逆に、直前の行（すなわち（ｎ−１）番目の行）のプログラミングにおけるプログラミング電流値Ｉｍが比較的小さいことを意味している。

この第２実施例の表示装置も、第１実施例と同様の効果を有する。すなわち、プログラミング期間Ｔｐｒの初期に付加電流Ｉｐをプログラミング電流Ｉｍに加算することによって、画素回路２１０ａに対して短時間で正確なプログラミングを行うことが可能である。あるいは、プログラミング時間を短縮して、有機ＥＬ素子２２０の駆動制御の高速化を図ることが可能である。

Ｃ．第３実施例（付加電流その３）：
図１６は、第３実施例の単一ラインドライバ回路４１０ｂを示す回路図である。この単一ラインドライバ４１０ｂ内のデータ信号生成回路４２０は、図６に示した第１実施例と同じであるが、付加電流回路４３０ｂの構成が第１実施例と異なっている。すなわち、この付加電流回路４３０ｂは、スイッチングトランジスタ４３と駆動トランジスタ４４との直列接続を２組有しており、これらは互いに並列に接続されている。２つの駆動トランジスタ４４の利得係数βｃの比は、例えば１：２に設定される。また、付加電流制御信号Ｄｐも２ビットの信号として供給される。この付加電流回路４３０ｂを用いた場合には、付加電流値Ｉｐを、付加電流制御信号Ｄｐが取り得る４つの値０〜３に応じた４つのレベルのいずれかに任意に設定することが可能である。

図１７は、第３実施例の付加電流回路４３０ｂを利用した場合のプログラミング期間Ｔｐｒの動作を示す説明図である。ここでは、付加電流値Ｉｐが、より高い第１のレベルＩｐ２から、より低い第２のレベルＩＰ１に変化している。この結果、第１実施例や第２実施例に比べて、より早くデータ線を充電または放電できる可能性がある。この例からも理解できるように、付加電流を利用する場合に、付加電流値を２段階以上に変化させて、データ線Ｘｍの出力電流Ｉout を３段階以上に変化させるようにしてもよい。

また、図１６の付加電流回路４３０ｂを用いた場合にも、第１実施例と同様に、付加電流値Ｉｐのレベルを、直前の行に対するプログラミング電流値と、今回の行に対するプログラミング電流値とに応じて決定することが可能である。こうすれば、プログラミング電流値に応じた適切な付加電流値を選択的に利用することが可能である。

なお、このような多値の付加電流値Ｉｐを利用した付加電流回路４３０ｂは、第２実施例にも適用可能である。

Ｄ．付加電流を利用した変形例：
付加電流の利用に関しては、以下のような種々の変形が可能である。

Ｄ１：
付加電流回路は、単一ラインドライバ４１０の中に設ける必要は無く、データ線Ｘｍに接続されていれば他の位置に設けることも可能である。また、各データ線Ｘｍ毎に１つの付加電流回路を設ける代わりに、複数のデータ線に対して１つの付加電流回路を設けてもよい。

Ｄ２：
また、付加電流回路を設けずに、データ信号生成回路４２０によってプログラミング電流値Ｉｍよりも大きな電流値をプログラミング期間の初期に発生させ、所定時間の経過後にプログラミング電流値Ｉｍに切り換えるようにしてもよい。

以上の各種の実施例や変形例からも理解できるように、付加電流を利用する際には、一般に、プログラミングの初期においてプログラミング電流値Ｉｍよりも大きな電流をデータ線に流すようにすれば良い。こうすることによって、そのデータ線の充電または放電を促進することができ、正確なプログラミングや高速な駆動が可能となる。

Ｅ．第４実施例（プリチャージ）：
図１８は、本発明の第４実施例としての表示装置の構成を示すブロック図である。この表示装置は、図３に示した第１実施例の表示装置の各データ線Ｘｍ（ｍ＝１〜Ｍ）に、プリチャージ回路６００をそれぞれ設けたものであり、他の構成は図３に示したものと同じである。但し、データ線の静電容量Ｃｄは図示の便宜上省略されている。なお、単一ラインドライバ４１０としては、付加電流回路４３０（図６）を有していないものを利用することも可能である。

各データ線Ｘｍには、表示マトリクス部２００とデータ線ドライバ４００との間の位置に、プリチャージ回路６００がそれぞれ接続されている。プリチャージ回路６００は、定電圧源であるプリチャージ電源Ｖｐと、スイッチングトランジスタ６１０との直列接続で構成されている。この例では、スイッチングトランジスタ６１０はｎチャンネル型ＦＥＴであり、そのソースがデータ線Ｘｎに接続されている。各スイッチングトランジスタ６１０のゲートには、コントローラ１００（図２）からプリチャージ制御信号Ｐｒｅが共通に入力されている。プリチャージ電源Ｖｐの電位は、例えば画素回路２１０の駆動電源電位Ｖｄｄ（図４）に設定される。但し、プリチャージ電圧Ｖｐを任意に調整できるような電源回路を採用してもよい。

プリチャージ回路６００は、プログラミングの完了前に各データ線Ｘｍの充電または放電を行って、プログラミングに要する時間を短縮するための回路である。換言すれば、プリチャージ回路６００は、データ線Ｘｍの充電または放電を加速するための充放電加速部として機能する。また、プリチャージ回路６００は、データ信号の変化に伴う電流の変化を加速する加速手段、あるいは、データ線Ｘｍの電荷量を所定の値にリセットするためのリセット手段として機能すると考えることも可能である。

図１９は、第４実施例におけるプログラミング期間Ｔｐｒの動作を示す説明図である。この例では、期間ｔ１３〜ｔ１５におけるプログラミングの実行の前に、期間ｔ１１〜ｔ１２においてプリチャージ制御信号ＰｒｅがＨレベルとなり、プリチャージ回路６００による充電または放電（プリチャージ）が行われる。このプリチャージによって、データ線Ｘｍの電荷量Ｑｄは、プリチャージ電圧Ｖｐ（図１８）に応じた所定の値に到達する。換言すれば、データ線Ｘｍがプリチャージ電圧Ｖｐにほぼ等しい電圧まで到達する。その後、期間ｔ１３〜ｔ１５でプログラミングが実行されると、プログラミング期間Ｔｐｒ内の時点ｔ１４において、データ線Ｘｎの電荷量Ｑｄが所望のプログラミング電流値Ｉｍに対応する電荷量Ｑｄｍに到達する。

図１９（ｄ）の一点破線は、プリチャージや付加電流を利用しない場合の電荷量の変化を示している。この場合には、プログラミング期間Ｔｐｒの終期においても、データ線の電荷量が所望のプログラミング電流値Ｉｍに対応する電荷量Ｑｄｍに到達していない。従って、画素回路２１０に正しいプログラミング電流Ｉｍを供給して正しい階調にプログラミングすることができない可能性がある。

このように、本実施例においては、プリチャージを行ってデータ線の充電または放電を加速することにより、画素回路２１０に対して正しい発光階調を設定することが可能である。また、プログラミング時間を短縮して、有機ＥＬ素子２２０の駆動制御の高速化を図ることができる。

なお、データ線ドライバ４００がデータ線Ｘｍの接地電位側に設けられているときには、前述した図９に示されているように、プログラミング電流値Ｉｍが小さいほどデータ線の電荷量Ｑｄが多く、その電圧Ｖｄも大きい。この場合には、プリチャージ電圧Ｖｐは、比較的小さなプログラミング電流値Ｉｍ（すなわち比較的低い発光階調）に相当する比較的高い電圧値に設定することが好ましい。

一方、データ線ドライバ４００がデータ線Ｘｍの電源電位側に設けられているときには、前述した図１４に示されているように、プログラミング電流値Ｉｍが小さいほどデータ線の電荷量Ｑｄも少なく、その電圧Ｖｄも小さい。この場合には、プリチャージ電圧Ｖｐは、比較的小さなプログラミング電流値Ｉｍ（すなわち比較的低い発光階調）に相当する比較的低い電圧値に設定することが好ましい。

具体的には、プリチャージ電圧Ｖｐは、発光階調の中央値以下の低い階調範囲に相当する電圧値にデータ線をプリチャージできるように設定されることが好ましい。特に、ゼロでない最も低い発光階調の近傍の階調に相当する電圧値にデータ線をプリチャージできるように、プリチャージ電圧Ｖｐを設定することが好ましい。ここで、「ゼロでない最も低い発光階調の近傍の階調」とは、例えば全階調範囲が０〜２５５の場合には、階調値が１から１０程度の範囲の階調を意味している。こうすれば、プログラミング電流値Ｉｍが小さい場合にも、十分高速にプログラミングを行うことが可能である。

プリチャージを行うか否かの判断は、上述した付加電流を用いた各種の実施例や変形例で説明した場合と同様に、直前の行に対するプログラミング電流値と、今回の行に対するプログラミング電流値とに応じて決定することも可能である。例えば、プログラミングの開始時におけるｍ番目のデータ線Ｘｍの電荷量Ｑｄ０（図１９）が、所望のプログラミング電流Ｉｍに対応する電荷量Ｑｄｍに十分に近い場合には、そのデータ線Ｘｍに関するプリチャージを行わなくてもよい。あるいは、今回のプログラミング電流値Ｉｍが所定の閾値よりも小さい場合にのみプリチャージを利用し、今回のプログラミング電流値Ｉｍが閾値よりも大きい場合にはプリチャージを利用しないことと判断しても良い。この理由は、プログラミング電流値Ｉｍが大きい場合には、データ線Ｘｍの充電または放電が十分に早く行われるので、プリチャージを行わなくても十分高速に所望のプログラミング電流値Ｉｍを達成できるからである。

なお、各データ線毎にプリチャージを行うか否かを判断する場合には、選択的にプリチャージを行うことができる。但し、常にすべてのデータ線に対してプリチャージを行うようにすれば、表示装置全体の制御が単純になるという利点がある。

なお、カラー表示装置は、ＲＧＢの３色分の画素回路を備えている。この場合には、各色毎にプリチャージ電圧Ｖｐを独立に設定できるように装置を構成することが好ましい。具体的には、Ｒ用のデータ線とＢ用のデータ線とＧ用のデータ線とに関してそれぞれ適したプリチャージ電圧Ｖｐを設定可能なように、３つのプリチャージ用電源回路を設けることが好ましい。また、同じデータ線に３色分の画素回路が接続されている場合には、プリチャージ用の電源回路として、出力電圧を変更可能な可変電源回路を採用することが好ましい。各色毎にプリチャージ電圧Ｖｐを個別に設定できるようにすれば、プリチャージ操作をより効率よく行うことができる。

Ｆ．プリチャージタイミングに関する変形例：
図２０は、プリチャージ期間の変形例を示す説明図である。この例では、プリチャージ信号Ｐｒｅがオンとなる期間Ｔｐｃ（「プリチャージ期間Ｔｐｃ」と呼ぶ）が第１のゲート信号Ｖ１がオンとなる期間の初期の部分と重なる時期まで延長されている。この場合には、プリチャージ期間Ｔｐｃの後半において、保持キャパシタ２３０（図４）を充電または放電するための２つのスイッチングトランジスタ２１１，２１２がオン状態となるので、この保持キャパシタ２３０をデータ線Ｘｍと同時にプリチャージすることが可能である。従って、データ線Ｘｍの静電容量Ｃｄに比べて保持キャパシタ２３０の静電容量が無視できない場合には、その後のプログラミングに要する時間を短縮する効果がある。

但し、図１９のように、実際のプログラミングを開始する前にプリチャージを行うようにすれば、プリチャージが保持キャパシタ２３０の蓄積電荷量に与える影響をより小さく抑えることができる可能性がある。

なお、図２０において、プリチャージ期間Ｔｐｃが終了するまでプログラミング電流Ｉｍは０に保たれている。この理由は、プリチャージ期間Ｔｐｃにプログラミング電流Ｉｍを流すと、この電流の一部がプリチャージ回路６００にも流れるので、無駄な電力を消費してしまうからである。但し、これによる電力消費量の増加が無視できる程度の場合には、プリチャージ期間Ｔｐｃ内にプログラミング電流Ｉｍを流すようにしてもよい。

図２１は、プリチャージ期間の他の変形例を示す説明図である。この例では、プリチャージ期間Ｔｐｃが、第１のゲート信号Ｖ１がオンとなった後に開始されている。この場合にも、保持キャパシタ２３０をデータ線Ｘｍと同時にプリチャージすることが可能である。この例においても、プリチャージ期間Ｔｐｃが終了するまでプログラミング電流Ｉｍを０に保つことが好ましい。

以上の説明から理解できるように、プリチャージ期間は、画素回路のプログラミングが行われる期間の前に設定されてもよく（図１９の例）、あるいは、画素回路のプログラミングが行われる期間の初期の一部を含む期間に設定されても良い（図２０，図２１の場合）。ここで、「プログラミングが行われる期間」とは、ゲート信号Ｖ１がオン状態にあり、データ線Ｘｍと保持キャパシタ２３０とを接続するスイッチングトランジスタ（例えば図４の２１１，２１２）がオン状態にある期間を意味している。換言すれば、プリチャージは、プログラミング期間が完了する前の特定のプリチャージ期間において実行することが好ましい。こうすれば、保持キャパシタ２３０への電荷の蓄積（電圧の記憶）が完了する前にプリチャージが行われるので、プリチャージが原因となって保持キャパシタ２３０の蓄積電荷量が所望の値からずれることを防止することができる。

Ｇ．プリチャージ回路の配置に関する変形例：
図２２ないし図２５は、プリチャージ回路６００の配置の種々の変形例を示している。図２２の例では、表示マトリクス部２００ｂ内に複数のプリチャージ回路６００が設けられている。この構成は、図３に示した第１実施例の表示マトリクス部２００にプリチャージ回路６００を追加した構成である。図２３の例では、データ線ドライバ４００ｃ内に複数のプリチャージ回路６００が設けられている。図２４の例も、表示マトリクス部２００ｄ内に複数のプリチャージ回路６００が設けられたものである。但し、図２４の構成は、図１０に示した第２実施例の表示マトリクス部２００ａにプリチャージ回路６００を追加した構成である。図２５の例では、データ線ドライバ４００ｅ内に複数のプリチャージ回路６００が設けられている。図２２〜図２５の回路の動作は、上述した第４実施例の動作とほぼ同じである。

図２２や図２４の例のように、プリチャージ回路６００が表示マトリクス部２００内に設けられている場合には、プリチャージ回路６００も画素回路と同様のＴＦＴで構成される。一方、図２３や図２５の例のように、プリチャージ回路６００が表示マトリクス部２００の外に設けられる場合には、例えば、プリチャージ回路６００を表示マトリクス部２００を含む表示パネル内にＴＦＴで作成することも可能であり、あるいは、表示マトリクス部２００とは別個のＩＣ内にプリチャージ回路６００を形成することも可能である。

図２６は、プリチャージ回路６００を備えた他の表示装置の例を示している。この表示装置では、図２３の構成における複数の単一ラインドライバ４１０と複数のプリチャージ回路６００の代わりに、１つの単一ラインドライバ４１０と、１つのプリチャージ回路６００と、シフトレジスタ７００と、が設けられている。また、表示マトリクス部２００ｆの各データ線には、スイッチングトランジスタ２５０が設けられている。スイッチングトランジスタ２５０の一方の端子は各データ線Ｘｍに接続されており、他方の端子は単一ラインドライバ４１０の出力信号線４１１に共通に接続されている。この出力信号線４１１には、プリチャージ回路６００にも接続されている。シフトレジスタ７００は、各データ線Ｘｍのスイッチングトランジスタ２５０にオン／オフ制御信号を供給しており、これによって、データ線Ｘｍを１つずつ順次選択する。

この表示装置では、画素回路２１０が点順次に更新される。すなわち、ゲートドライバ３００で選択された１つのゲート線Ｙｎと、シフトレジスタ７００で選択された１つのデータ線Ｘｍと、の交点に存在する１つの画素回路２１０のみが１回のプログラミングで更新される。例えば、ｎ番目のゲート線Ｙｎで選択されたＭ個の画素回路２１０について１つずつ順次プログラミングが行われ、その終了後、次の（ｎ＋１）番目のゲート線上のＭ個の画素回路２１０が１つずつプログラミングされる。これに対して、上述した各種の実施例や変形例においては、１行分の画素回路群が同時に（すなわち、線順次に）プログラミングされていた点で、図２６に示した表示装置と動作が異なっている。

図２６の表示装置のように、点順次で画素回路２１０のプログラミングを行う場合にも、上述した第４実施例と同様に、各画素回路のプログラミングの完了前にデータ線のプリチャージを行うことによって、画素回路２１０に正しいプログラミングを行うことが可能であり、あるいは、プログラミング時間を短縮して有機ＥＬ素子２２０の駆動制御の高速化を図ることができる。

図２６の装置においても、プリチャージ回路６００は、複数のデータ線Ｘｍ（ｍ＝１〜Ｍ）の充電または放電を加速することが可能である点で、上述した実施例や変形例と共通している。但し、図２６のプリチャージ回路６００は、複数のデータ線を同時に充電または放電する訳ではなく、１本ずつ充電または放電できるだけである。この説明からも理解できるように、本明細書において、ある回路が「複数のデータ線の充電または放電を加速できる」という文言は、その回路が複数のデータ線に関する充電または放電を同時に加速できる場合に限らず、１本ずつ順次充電または放電を加速できる場合も含んでいる。

なお、図２６では、点順次のプログラミングを行う表示装置において、データ線にプリチャージを行う場合の例を説明したが、このような装置においてデータ線の充電または放電の加速を行う手段としては、前述した付加電流回路も同様に利用可能である。例えば、図２６の単一ラインドライバ４１０は、図６に示した回路構成を有しているので、その付加電流回路４３０を用いて付加電流Ｉｐを発生させることができる。但し、プリチャージと付加電流の両方を同時に利用できるように回路を構成する必要は無く、いずれか一方のみを利用できるような回路構成を採用してもよい。

Ｈ．電子機器への適用例：
有機ＥＬ素子を利用した表示装置は、モバイル型のパーソナルコンピュータや、携帯電話や、ディジタルスチルカメラ等の種々の電子装置に適用することができる。

図２７は、モバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ１０００は、キーボード１０２０を備えた本体部１０４０と、有機ＥＬ素子を用いた表示ユニット１０６０とを備えている。

図２８は、携帯電話の斜視図である。この携帯電話２０００は、複数の操作ボタン２０２０と、受話口２０４０と、送話口２０６０と、有機ＥＬ素子を用いた表示パネル２０８０を備えている。

図２９は、ディジタルスチルカメラ３０００の構成を示す斜視図である。なお、外部機器との接続についても簡易的に示している。通常のカメラは、被写体の光像によってフィルムを感光するのに対し、ディジタルスチルカメラ３０００は、被写体の光像をＣＣＤ（Charge Coupled Device)等の撮像素子の光電変換によって撮像信号を生成するものである。ここで、ディジタルスチルカメラ３０００のケース３０２０の背面には、有機ＥＬ素子を用いた表示パネル３０４０が設けられており、ＣＣＤによる撮像信号に基づいて表示が行われる。このため、表示パネル３０４０は、被写体を表示するファイダとして機能する。また、ケース３０２０の観察側（図においては裏面側）には、光学レンズやＣＣＤ等を含んだ受光ユニット３０６０が設けられている。

ここで、撮影者が表示パネル３０４０に表示された被写体像を確認して、シャッタボタン３０８０を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板３１００のメモリに転送・格納される。また、このディジタルスチルカメラ３０００にあっては、ケース３０２０の側面に、ビデオ信号出力端子３１２０と、データ通信用の入出力端子３１４０とが設けられている。そして、図に示されるように、前者のビデオ信号出力端子３１２０には、テレビモニタ４３００が、また、後者のデータ通信用の入出力端子３１４０にはパーソナルコンピュータ４４００が、それぞれ必要に応じて接続される。さらに、所定の操作によって、回路基板３１００のメモリに格納された撮像信号が、テレビモニタ４３００や、パーソナルコンピュータ４４００に出力される。

なお、電子機器としては、図２７のパーソナルコンピュータや、図２８の携帯電話、図２９のディジタルスチルカメラの他にも、テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができる。これらの各種の電子機器の表示部として、有機ＥＬ素子を用いた上述の表示装置が適用可能である。

Ｉ．その他の変形例：
Ｉ１：
上述した各種の実施例や変形例では、すべてのトランジスタがＦＥＴで構成されているものとしていたが、一部または全部のトランジスタをバイポーラトランジスタや他の種類のスイッチング素子で置き換えることも可能である。ＦＥＴのゲート電極と、バイポーラトランジスタのベース電極は、本発明における「制御電極」に相当する。これらの各種のトランジスタとしては、薄膜トランジスタ（TFT）に加えて、シリコンベースのトランジスタも採用可能である。

Ｉ２：
上述した各種の実施例や変形例では、表示マトリクス部２００が１組の画素回路マトリクスを有するものとしていたが、表示マトリクス部２００が複数組の画素回路マトリクスを有するものとしても良い。例えば、大型パネルを構成する際に、表示マトリクス部２００を隣接する複数の領域に区分し、各領域毎に１組の画素回路マトリクスをそれぞれ設けるようにしても良い。また、１つの表示マトリクス部２００内にＲＧＢの３つの色に相当する３組の画素回路マトリクスを設けるようにしても良い。複数の画素回路マトリクス（単位回路マトリクス）が存在する場合には、各マトリクス毎に上述した実施例や変形例を適用することが可能である。

Ｉ３：
上述した各種の実施例や変形例で用いた画素回路では、図５に示したようにプログラミング期間Ｔｐｒと発光期間Ｔｅｌとが分かれていたが、プログラミング期間Ｔｐｒが発光期間Ｔｅｌの一部に重なるような画素回路を用いることも可能である。このような画素回路に対しては、発光期間Ｔｅｌの初期にプログラミングが行われて発光の階調が設定され、その後、設定された階調で発光が継続する。このような画素回路を利用した装置に関しても、付加電流やプリチャージによるデータ線の加速を行うことによって、画素回路に正しい発光階調を設定することが可能であり、あるいは、プログラミング時間を短縮して有機ＥＬ素子の駆動制御の高速化を図ることができる。

Ｉ４：
上述した各種の実施例や変形例では、電流プログラミング型の画素回路を有する表示装置に関する例を説明したが、本発明は、電圧プログラミング型の画素回路を有する表示装置にも適用可能である。電圧プログラミング型の画素回路に対しては、データ線の電圧値に応じてプログラミング（発光階調の設定）が行われる。電圧プログラミング型の画素回路を有する表示装置においても、付加電流やプリチャージを利用したデータ線の充電または放電の加速を行うことができる。

但し、電流プログラミング型の画素回路を用いた表示装置では、発光階調が低いときにプログラミング電流値がきわめて小さくなるので、プログラミングに多大な時間を要する可能性がある。従って、電流プログラミング型の画素回路を用いた表示装置に本発明を適用したときには、データ線の充電または放電の加速による効果がより顕著である。

Ｉ５：
上述した各種の実施例や変形例においては、有機ＥＬ素子２２０の発光の階調を調整できるものとしていたが、本発明は、例えば定電流を発生して白黒表示（２値表示）を行う表示装置にも適用することができる。また、本発明は、パッシブマトリクス駆動法を用いて有機ＥＬ素子を駆動する場合にも適用可能である。但し、多階調の調整が可能な表示装置や、アクティブマトリクス駆動法を用いる表示装置に対しては、駆動の高速化への要求がより強いので、本発明の効果もより顕著である。さらに、本発明は、画素回路をマトリクス状に配列した表示装置に限らず、他の配列を採用した場合にも適用することが可能である。

Ｉ６：
上述した実施例や変形例では、有機ＥＬ素子を用いた表示装置の例を説明したが、本発明は、有機ＥＬ素子以外の発光素子を用いた表示装置や電子装置にも適用可能である。例えば、駆動電流に応じて発光の階調が調整可能な他の種類の発光素子（ＬＥＤやＦＥＤ（Field Emission Display）など）を有する装置にも適用することができる。

Ｉ７：
本発明は、さらに、発光素子以外の他の電流駆動型の素子にも適用可能である。このような電流駆動型の素子としては、磁気ＲＡＭ（ＭＲＡＭ）が存在する。図３０は、磁気ＲＡＭを利用したメモリ装置の構成を示すブロック図である。

このメモリ装置は、メモリセルマトリクス部８２０と、ワード線ドライバ８３０と、ビット線ドライバ８４０とを有している。メモリセルマトリクス部８２０は、マトリクス状に配列された複数の磁気メモリセル８１０を有している。磁気メモリセル８１０のマトリクスには、その列方向に沿って伸びる複数のビット線Ｘ１，Ｘ２…と、行方向に沿って伸びる複数のワード線Ｙ１，Ｙ２…とがそれぞれ接続されている。この図３０と第１実施例の図３とを比較すれば理解できるように、メモリセルマトリクス部８２０が表示マトリクス部２００に対応している。また、磁気メモリセル８１０が画素回路２１０に、ワード線ドライバ８３０がゲートドライバ３００に、ビット線ドライバ８４０がデータ線ドライバ４００にそれぞれ対応している。

図３１は、磁気メモリセル８１０の構成を示す説明図である。この磁気メモリセル８１０は、強磁性金属層からなる２つの電極８１１，８１２の間に、絶縁体からなる障壁層８１３が介挿された構成を有している。磁気ＲＡＭは、２つの電極８１１，８１２間に障壁層８１３を介してトンネル電流を流したときに、そのトンネル電流の大きさが上下の強磁性金属の磁化Ｍ１，Ｍ２の向きに依存する現象を利用して、データの記憶を行うようにしたものである。具体的には、２つの電極８１１，８１２の間の電圧Ｖ（または抵抗）を測定することによって、記憶されているデータが「０」か「１」かが判定される。

一方の電極８１２は、その磁化Ｍ２の向きが固定された基準層として利用され、他方の電極８１１は、データ記録層として利用される。情報の記録は、例えば、ビット線Ｘｍ（書き込み電極）にデータ電流Ｉdataを流し、これに応じて発生する磁界により電極８１１の磁化Ｍ１の向きを変えることによって行われる。記録情報の読み出しは、ビット線Ｘｍ（書き込み電極）に逆方向の電流を流し、このときのトンネル抵抗や電圧を電気的に読み出すことによって行われる。

なお、図３０および図３１で説明したメモリ装置は、このような磁気ＲＡＭを用いた装置の一例であり、磁気ＲＡＭの構成や情報の記録や読み出し方法については、様々なものが提案されている。

本発明は、この磁気ＲＡＭのように、発光素子では無い電流駆動素子を用いた電子装置にも適用することができる。すなわち、本発明は一般に、電流駆動素子を用いた電子装置に適用可能である。

有機ＥＬ素子を用いた表示装置の一般的な構成を示すブロック図。 本発明の第１実施例としての表示装置の概略構成を示すブロック図。 表示マトリクス部２００とデータ線ドライバ４００の内部構成を示すブロック図。 第１実施例の画素回路２１０の内部構成を示す回路図。 第１実施例の画素回路２１０の通常の動作を示すタイミングチャート。 第１実施例の単一ラインドライバ４１０の内部構成を示す回路図。 付加電流回路４３０を利用した場合のプログラミング期間Ｔｐｒにおける電流値の変化を示す説明図。 プログラミング期間Ｔｐｒにおけるデータ線Ｘｍの電荷量Ｑｄの変化を示す説明図。 有機ＥＬ素子の発光の階調Ｇと、プログラミング電流Ｉｍと、データ線の電荷量Ｑｄとの関係を示すグラフ。 本発明の第２実施例としての表示装置の概略構成を示すブロック図。 第２実施例の画素回路２１０ａの内部構成を示す回路図。 第２実施例の画素回路２１０ａの通常の動作を示すタイミングチャート。 第２実施例の単一ラインドライバ４１０ａを示す回路図。 第２実施例における有機ＥＬ素子の発光の階調Ｇと、プログラミング電流Ｉｍと、データ線の電荷量Ｑｄとの関係を示すグラフ。 第２実施例でのプログラミング期間Ｔｐｒにおけるデータ線Ｘｍの電荷量Ｑｄの変化を示す説明図。 本発明の第３実施例の単一ラインドライバ４１０ｂを示す回路図。 第３実施例の付加電流回路４３０ａを利用した場合のプログラミング期間Ｔｐｒの動作を示す説明図。 本発明の第４実施例としての表示装置の構成を示すブロック図。 第４実施例におけるプログラミング期間Ｔｐｒの動作を示す説明図。 プリチャージ期間の変形例を示す説明図。 プリチャージ期間の変形例を示す説明図。 プリチャージ回路の配置の変形例を示すブロック図。 プリチャージ回路の配置の変形例を示すブロック図。 プリチャージ回路の配置の変形例を示すブロック図。 プリチャージ回路の配置の変形例を示すブロック図。 プリチャージ回路の配置の変形例を示すブロック図。 本発明に係る表示装置を適用した電子機器の一例としてのパーソナルコンピュータの構成を示す斜視図。 本発明に係る表示装置を適用した電子機器の一例としての携帯電話の構成を示す斜視図。 本発明に係る表示装置を適用した電子機器の一例としてのディジタルスチルカメラの背面側の構成を示す斜視図。 本発明の他の実施例としての磁気ＲＡＭデバイスの構成を示すブロック図。 磁気ＲＡＭの概略構成を示す説明図。

符号の説明

４１…スイッチングトランジスタ
４２…駆動トランジスタ
４３…スイッチングトランジスタ
４４…駆動トランジスタ
１００…コントローラ
１１０…画素回路
１１４…有機ＥＬ素子
１２０…表示マトリクス部
１３０…ゲートドライバ
１４０…データ線ドライバ
２００…表示マトリクス部（画素領域）
２１０…画素回路
２１０ａ…画素回路
２１１〜２１３…スイッチングトランジスタ
２１４…駆動トランジスタ
２２０…有機ＥＬ素子
２３０…保持キャパシタ
２４１〜２４３…スイッチングトランジスタ
２４４…駆動トランジスタ
２５０…スイッチングトランジスタ
３００…ゲートドライバ
４００…データ線ドライバ
４１０…単一ラインドライバ
４１１…出力信号線
４２０…データ信号生成回路
４２１…直列接続
４３０…付加電流回路
６００…プリチャージ回路
６１０…スイッチングトランジスタ
７００…シフトレジスタ
８１０…磁気メモリセル
８１１，８１２…電極
８１３…障壁層
８２０…メモリセルマトリクス部
８３０…ワード線ドライバ
８４０…ビット線ドライバ
１０００…パーソナルコンピュータ
１０２０…キーボード
１０４０…本体部
１０６０…表示ユニット
２０００…携帯電話
２０２０…操作ボタン
２０４０…受話口
２０６０…送話口
２０８０…表示パネル
３０００…ディジタルスチルカメラ
３０２０…ケース
３０４０…表示パネル
３０６０…受光ユニット
３０８０…シャッタボタン
３１００…回路基板
３１２０…ビデオ信号出力端子
３１４０…入出力端子
４３００…テレビモニタ
４４００…パーソナルコンピュータ

Claims (7)

1. 発光素子と前記発光素子の発光の階調を調節するための回路とをそれぞれ含む複数の単位回路がマトリクス状に配列された単位回路マトリクスと、各発光素子の発光の階調に応じた入力信号に対応して電流を生成する電流生成回路と、前記電流を各単位回路に供給するための複数のデータ線と、を備えたアクティブマトリクス駆動型の電気光学装置の駆動方法であって、
   前記入力信号の変化に伴い前記電流の電流値を第１の電流値から第２の電流値に変化させる操作は、電流値の時間変化率の異なる複数の期間を経て行われるとともに、前記データ線に流れる電流の一部の電流経路となる付加電流回路によって設定される第３の電流値を経由して行われ、
   前記第３の電流値は、前記第１の電流値と前記付加電流回路を流れる電流値とに基づいて設定されることを特徴とする電気光学装置の駆動方法。
2. 前記第１の電流値及び前記第２の電流値は、前記入力信号に対応した電流値であることを特徴とする請求項１記載の電気光学装置の駆動方法。
3. 前記第１の電流値と前記第２の電流値との差に基づいて、前記第１の電流値を第２の電流値に変化させる操作を、前記電流値の時間変化率の異なる複数の期間を経て行う必要があるか否かを判定し、当該判定で必要があると判定されたときに、前記複数の期間を経て前記第１の電流値を前記第２の電流値に変化させるようになっており、
   前記判定において、前記第２の電流値が所定の閾値よりも小さい場合にのみ前記電流値の時間変化率の異なる複数の期間を経て行う必要があるものと判定することを特徴とする請求項１又は２に記載の電気光学装置の駆動方法。
4. 前記第１の電流値と前記第２の電流値との差に基づいて、前記第１の電流値を第２の電流値に変化させる操作を、前記電流値の時間変化率の異なる複数の期間を経て行う必要があるか否かを判定し、当該判定で必要があると判定されたときに、前記複数の期間を経て前記第１の電流値を前記第２の電流値に変化させるようになっており、
   前記判定において、前記第２の電流値が前記第１の電流値よりも小さく、かつ、前記第３の電流値が前記第１の電流値よりも小さい場合にのみ前記電流値の時間変化率の異なる複数の期間を経て行う必要があるものと判定することを特徴とする請求項１又は２に記載の電気光学装置の駆動方法。
5. 前記付加電流回路を使用するか否かの判断を、前記各データ線毎に行い、
   前記判断において、当該データ線における前記第２の電流値が所定の閾値よりも小さい場合にのみ前記付加電流回路を使用するものと判断することを特徴とする請求項１又は２に記載の電気光学装置の駆動方法。
6. 前記付加電流回路を使用するか否かの判断を、前記各データ線毎に行い、
   前記判断において、当該データ線における前記第２の電流値が前記第１の電流値よりも小さく、かつ、前記第３の電流値が前記第１の電流値よりも小さい場合にのみ前記付加電流回路を使用するものと判断することを特徴とする請求項１又は２に記載の電気光学装置の駆動方法。
7. 前記請求項１乃至６の何れかに記載の電気光学装置の駆動方法により駆動されることを特徴とする電気光学装置。

Images