JP3866769B2 - コヒーレントピックアップエラー相殺装置 - Google Patents

Description

本発明はジャイロスコープに関し、特に光ファイバジャイロスコープ（ＦＯＧ）に関する。さらに特定すれば、本発明はＦＯＧにおけるエラーの減少に関する。
背 景
コヒーレントピックアップは、１時間当たり０．００１度のバイアス安定度レベルになると重大な問題を引き起こしかねない。コヒーレントピックアップを信号経路に結合して、速度バイアスに復調できるようにする方法は数多くある。通常、ＦＯＧセンサは、光学素子、光検出器及び前置増幅器の全てを収納するジャイロスコープパッケージから構成されている。ジャイロスコープパッケージは、電力と信号を搬送するワイヤにより電子回路基板に接続されている。この電子回路基板は、通常、アナログ／デジタル変換器及びデジタル／アナログ変換器と、デジタル信号処理チップと、クロックを供給し、条件付き給電を行うための他の素子とから構成されている（図１を参照）。電子回路基板とジャイロスコープパッケージの双方にある電源又は接地経路を介してコヒーレントピックアップを信号チャネルに結合させることができる。コヒーレントピックアップはジャイロスコープを電子回路基板に接続するワイヤ又はジャイロスコープパッケージの内部にあるワイヤに電磁的又は磁気的に結合するか、あるいは集積光学素子チップから光検出器又は光源に結合することが可能である。
図１は、ジャイロスコープパッケージ１２及びジャイロスコープ電子回路基板２０の中の、コヒーレントピックアップが信号チャネルに侵入しうる様々な場所を示す光ファイバジャイロスコープ（ＦＯＧ）システム１０のブロック線図である。ジャイロスコープ１２は集積光学素子チップ（ＩＯＣ）１４と、光検出器（ＰＤ）１６と、光源（ＬＳ）１８と、検出ループ１９と、その他の光学素子とを収納している。電子回路基板２０はアナログ／デジタル変換器（ＡＤＣ）２２と、デジタル／アナログ変換器（ＤＡＣ）２４と、デジタル信号処理チップ（ＤＳＰ）２６と、他の電子素子とを保持している。
適正な基板レイアウト、接地及び遮蔽によってコヒーレントピックアップを減少又は排除するための可能な全ての措置を講じた後、特別の変調及び信号処理技法を使用することにより、残留するコヒーレントピックアップを相殺できる。コヒーレントピックアップ相殺の基本的な方法は、コヒーレントピックアップの位相又は振幅を変化させずにジャイロスコープの出力スケールファクタの符号を周期的に変えるというものである。これを実験室内で実行する方法の１つは、ジャイロスコープを反転することにより、ジャイロスコープの検出軸を１８０度回転させることである。
ジャイロスコープ１０が回転している場合、その回転に対応するジャイロスコープ出力はジャイロスコープが反転されるときに符号を変える。ところが、コヒーレントピックアップに対応するジャイロスコープ出力の成分が存在していると、ジャイロスコープの反転がコヒーレントピックアップの位相又は振幅に影響を及ぼさないと仮定すれば、この成分は符号を変えない。総ジャイロスコープ出力からコヒーレントピックアップを相殺するために、ジャイロスコープの一方の向きに対応する出力を他方の向きに対応する出力から減算する。回転に対応する出力の符号は１つの向きから他方の向きへ変化するので、減算によって、実際の回転の２倍に等しい値が得られる。しかし、コヒーレントピックアップの位相は変化しなかったので、減算はコヒーレントピックアップに対応する出力成分を相殺することになる。
Ｊａｐａｎ Ａｖｉａｔｉｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｌｔｄ．が１９８９年８月１１日の優先権を請求して出願した欧州特許公開公報第ＥＰ−Ａ−０５８７２０２号は、スケールファクタ誤差の補正を含むジャイロスコープを説明している。その補正方法は、ランダム雑音のように、ゼロの平均値を有する信号に従ってバイアス信号の周波数を変化させることを含む。Ｈｏｎｅｙｗｅｌｌ Ｉｎｃ．が１９８９年８月８日の優先権を請求して出願したＥＰＯ公開公報第ＥＰ−Ａ−Ｏ４１６５３１号は、閉ループ光ファイバジャイロの電子回路による実現形態を説明している。Ｈｏｎｅｙｗｅｌｌ Ｉｎｃ．が１９８９年９月７日の優先権を請求して出願したＥＰＯ公開公報第ＥＰ−Ａ−Ｏ４１２４６８号は、セロダイン共振器光ファイバジャイロスコープを説明している。しかし、これらの従来の引例はいずれも、ジャイロを電子的に「反転」する切替え手段又は他の手段をどのような形でも含んでいない。
発明の概要
現場でジャイロスコープを動作させる場合、ジャイロスコープを反転することは通常は実用的ではない。しかし、ジャイロスコープのスケールファクタの符号を電子的に切替えて、ジャイロスコープを反転する効果をシミュレートすることが可能である。スケールファクタの符号を切替える方法はいくつかあり、コヒーレントピックアップの位相と振幅に最小限の影響しか及ぼさない本発明の方法のような方法を使用することが重要である。
そのようなエラーを減少するために、位相変調器に対する変調駆動信号の極性をバイアス変調の適正周波数の何分の一か（たとえば、三分の一又は六分の一）である周波数で切替える。その結果、スケールファクタの符号が変化する。デジタル信号処理の間、コヒーレントピックアップエラーをジャイロスコープ信号から減算する。このコヒーレントピックアップエラー相殺装置を閉ループ光ファイバジャイロスコープと共に使用することができる。本発明の実施態様において使用するフィードバック方式は、この開示の中にも参考として取り入れられている１９８９年９月２６日発行、名称「Method and Apparatus for Obtaining a Digital Measure of a Absolute Rotation」のＲａｌｐｈ Ｂｅｒｇｈによる米国特許第４，８６９，５９２号に開示されているデュアルランプ方式である。ただし、本発明のコヒーレントピックアップエラー相殺装置と共にセロダイン及びデジタル位相ステップ閉ループフィードバックといった方式を使用しても良い。本発明を開ループ光ファイバジャイロスコープで実現しても良い。
【図面の簡単な説明】
図１は、コヒーレントピックアップが信号チャネルに侵入しうるＦＯＧの様々な領域を表わすブロック線図である。
図２は、コヒーレントエラーピックアップを排除する本発明の装置を組込んだ閉ループ光ファイバジャイロスコープを示す。
図３ａ及び図３ｂは、それぞれ、１つの変調器と２つの変調器を使用してコヒーレントエラーピックアップを相殺する技法を示す。
図４は、コヒーレントピックアップエラーを相殺するためのバイアス変調切替えに対応する選択された信号のタイミング図である。
図５ａ及び図５ｂは、ピックアップエラー相殺のための信号処理のブロック概略図を示す。
実施形態の説明
本発明は、集積光学素子チップ（ＩＯＣ）１４の電極における駆動変調の極性を切替えて、コヒーレントピックアップを排除する。図２は、光ファイバジャイロスコープ１０における位相ヌル化（phase nulling）及びピックアップエラー相殺のための電子素子６１，７７の使用を示す。図３ａ及び図３ｂは、この技法を採用した回路３０を示す。ＩＯＣ１４にある位相変調器３４を駆動する１つの方法は一方の電極３６を接地し、別の電極３８をバイアス変調を伴って駆動するというものである。位相変調器３４の電極３６及び３８への接続を切替えると、ジャイロスコープのスケールファクタの符号が変化し、それにより、ジャイロスコープ１０を反転する効果を部分的に発生させる。さらに、位相変調器３４で電極３６及び３８への接続の切替えが起こる場合、ジャイロスコープ回路のいずれかの部分（位相変調器３４自体を除く）で発生するコヒーレントピックアップエラーの位相と振幅は切替え中は変化しない。従って、デジタル信号処理中、ジャイロスコープの反転の例で行っていたのと全く同じように、ほぼ全てのコヒーレントピックアップをジャイロスコープ信号から減じることができる。スケールファクタの符号の切替えは電子的に実行されるので、コヒーレントピックアップの速度変化又は変動の頻度を越える相対的に高い頻度で切替えを行うことができる。位相変調器はＩＯＣの電極以外のものであっても良い。その代わりに、検出ループ１９の中の圧電変調器であっても良い。
図３ａはコヒーレントピックアップを相殺する。バイアス変調の極性は、ＩＯＣ１４のどの電極３６及び３８をバイアス変調により動作させるかを切替えることによって周期的に切替えられる。切替えを実行するために、非常に小型の固体スイッチ４０が使用される。位相変調器３４とスイッチ４０との間の信号線と関連するコヒーレントピックアップを最小にするように、スイッチ４０をＩＯＣ１４と共に実装し、電極３６及び３８の付近に配置するのが好ましいであろう。スイッチ４０を制御するために使用される信号４２はＤＳＰチップ２６の変調極性制御論理から取り出され、そのタイミングはソフトウェアにより実行される。さらに、コヒーレントピックアップエラーを相殺するための減算は、ＤＳＰチップ２６の論理においてソフトウェアにより実行される。位相変調器を駆動するもう１つの構成は、デュアルランプ動作に使用できるプッシュプル方式から成る。図３ｂは、プッシュプル方式の場合にＩＯＣ１４に対してどのように接続を行うかを示す。この場合、２つの位相変調器３４及び３５を使用しているので、駆動電圧は低くなる。
切替えのタイミングと、コヒーレントピックアップを減じて排除する方法の理解を助けるために、タイミング図を図４に示す。一番上の波形は、方形波バイアス変調駆動（ｆ_b）３２であり、且つ駆動電圧の振幅と位相（位相変調器３４で測定されるのではなく、電圧を発生する回路と位相変調器のスイッチとの間のいずれかの場所で測定される）は、ある期間にわたって一定であることを示す。第２の波形は、位相変調器３４のスイッチ４０を制御する信号４２（ｆ_s）を示し、これは位相変調器３４における駆動電圧の極性を表わす。バイアス変調信号３２は、通常は、２５Ｋｈｚから１００Ｋｈｚであるジャイロスコープ１０の適正周波数であり、信号４２は信号３２を６で分周した信号である。この例の場合、バイアス変調３２の３サイクルごとに信号４２の極性を切替えるように設定してあるが、その他の比も使用でき、比が異なれば、それに応じた長所、欠点がある。
位相変調３２の極性を周期的に切替えることによる非可逆位相変調を第３の波形４６に示す。バイアス変調３２の最初の３サイクルの間、非可逆位相変調４６は駆動電圧３２と同一位相であることがわかる。位相変調器３４への駆動電圧４２の極性が切替わると、バイアス変調３２の半サイクルの間、非可逆位相変調４６（ΔΘnr−検出ループ１９を互いに逆方向に伝搬する光波の位相差）はゼロである。これは、電極３６及び３８の接続と、スイッチ４０の駆動電圧４２の同時切替えによる。電極３６及び３８の接続は駆動電圧４２と同時に切替わるので、位相変調器３４の電圧の極性はバイアス変調３２の第３のサイクルの終わりの半サイクルからバイアス変調３２の第４のサイクルの初めの半サイクルに至るまで変化しない。重要なのは、バイアス変調３２の第４のサイクルの初めの半サイクルの後、非可逆位相変調信号４６はその時点でバイアス変調駆動電圧３２の位相から１８０度外れており、従って、ジャイロスコープのスケールファクタの符号が変化したということである。
光検出器１６で検出される光学パワーを第４の波形４８に示す。ここでは、ジャイロスコープが開ループ構成で回転し、動作しているものと想定し、その回転による信号を示した。通常、回転による光学信号は、パワーＰ₀の約二分の一の平均オフセットを有する方形波になると、この方形波は非可逆位相がゼロであるときに検出される。光検出器と前置増幅器１６が光学信号を電気信号に変換した後、アナログ／デジタル変換器２２は信号レベルをバイアス変調（ｆ_b）の半サイクルごとに何度もサンプリングする。従って、ＤＳＰチップ２６の中には、バイアス変調３２の半サイクルごとの検出パワーの値に対応するデジタル語がある。極性切替え４２を採用しなければ、速度信号の復調は単にバイアス変調の正サイクルに対応する値と、バイアス変調３２の負サイクルに対応する「符号反転」値とを加算するだけになってしまうであろう。極性切替え４２を採用する場合には、復調プロセスをわずかに異なる方式で実行しなければならない。
図４のタイミング図は、コヒーレントピックアップを相殺するためにバイアス変調及び変調器切替えを採用するＩＦＯＧに対応する信号を選択している。バイアス変調３２の初めの３サイクルの後、スイッチ４０は極性を切替える。波形５１は光検出器の出力４８と、コヒーレントピックアップとの和である。波形５１は値Ａ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，Ｃ１，Ｄ１，Ｃ２，Ｄ２，Ｃ３及びＤ３を示している。波形５２の各サイクルは波形５１の先行するサイクルの大きさの結果である。波形５２は、第２のサイクルの間、波形５１の先行するサイクルの値Ａ１〜Ａ３及びＢ１〜Ｂ３に対して（Ａ１−Ｂ１）＋（Ａ２−Ｂ２）＋（Ａ３−Ｂ３）の形態をとり、次に、波形の次に前のサイクルに対して（Ｃ１−Ｄ１）＋（Ｃ２−Ｄ２）＋（Ｃ３−Ｄ３）の形態をとる。波形５２は復調器の出力信号である。バイアス変調３２の極性切替えを行ったために、次の３つの有効バイアス変調サイクルに対応する復調信号の平均値は、コヒーレントピックアップ５０と関連する誤った速度値から実際の回転に関連する所望の値を減じたものに比例する。尚、極性が切換わった直後に起こるバイアス変調３２の第１の半サイクルの間には、検出信号は速度情報をもたず、従って、有効データポイントではない。無効な値はいずれも廃棄されなければならず、これを信号処理に使用してはならない。第８の波形５４に示し且つ有効データ信号である論理信号は、無効データを除去するために発生される。コヒーレントピックアップ５０に対応する望ましくない値を実際の回転速度に対応する値から除去するために、一方のバイアス変調極性と関連する平均復調値５２（回転速度をΩとするとき、Ωピックアップ＋Ω実）を逆極性と関連する平均復調値５２（Ωピックアップ−Ω実）から減算する。
図５ａの構成６０は、デジタルゲートアレイ信号処理装置６１でどのように相殺が実行されるかを示す。ジャイロスコープからの速度情報を有するアナログ信号（波形５１をもたらす波形４８及び５０）は、アナログ／デジタル変換器２２によりデジタル化される。デジタル信号は、次にデジタル信号処理の大半が行われるデジタルゲートアレイ６１へ送られる。デジタル信号は、信号復調器６３によりバイアス変調周波数ｆ_bで復調され、その結果、波形５２を有する復調器出力が得られる。復調器６３は、有効データ信号５４により制御されるイネーブル機能を有する。その後、復調信号はスイッチ復調器６４によりスイッチ周波数ｆ_sで再び復調され、それによって、ピックアップ５０に起因する誤った情報が取り除かれる。速度累算器６５はスイッチ周波数ｆ_sでスイッチ復調既６４の出力を累算する。速度累算器６５の出力は加算器６６で、変調器７３により発生するデュアルランプ変調と加算される。デュアルランプ変調の振幅は復調器７１と、π累算器７２とにより制御される。その後、加算器６６の出力はデュアルランプ変調器６７により累算され、デュアルランプ変調器６７は、サニャック干渉計を位相ナル条件に維持するデジタル波形を発生する。デュアルランプ累算器６７の出力は、次に、加算器６８でバイアス変調器２８により発生するバイアス変調信号と加算される。加算器６８の出力は、その後、集積光学素子チップ（ＩＯＣ）１４にある位相変調器３４を駆動する増幅器７０に接続するデジタル／アナログ変換器２４によりアナログ信号に変換される。タイミング回路６２は周波数ｆ_b及びｆ_sを発生する。
ｘ／ｙ除算器７４からの信号を累算する速度累算器７５はデータ出力（角度）を供給する。除算器７４は速度累算器６５の出力を累算器７２により発生するπ値で除算する。
この実現形態の利点は、ピックアップに起因する誤った情報がサニャック干渉計を位相ナルに維持すると想定されるフィードバックループから除去されること、すなわち、ループ１９を互いに逆方向に伝搬するビームが回転の実行後に元の位相に戻されることである。誤った情報がデータ出力から除去されるばかりでなく、サニャック干渉計を位相ナル条件から逸脱させるような事態も起こらない。このように動作すれば、この実現形態はピックアップに起因するスケールファクタの不感帯を減少又は排除できるであろう。スケールファクタの不感帯は、ジャイロスコープ出力が入力速度の変化を感知しない区域であり、通常は１時間当たり１度未満の非常に低い回転速度のときに起こる。
この実現形態の欠点は、センサの最大帯域幅が狭くなることである。スイッチ復調器６４は信号復調周波数ｆ_bより低い周波数ｆ_sで復調しているので、フィードバックループの最大帯域幅を狭くする。この問題を巡る１つの方法は、復調器６４をフィードバックループから除外し、それをデータ出力線に配置するものである。この変形を図５ｂの構成８０に示すが、この構成は、スイッチ復調器７８が速度累算器６４と除算器７４との間にあり且つスイッチ復調器６４が信号復調器６３と速度累算器６５との間から除去されるという点を除いて構成６０とほぼ同じであるデジタルゲートアレイ信号処理装置７７を有する。構成６０の場合、スイッチ復調器７８はフィードバックループデータではなく、出力データについてのみ動作するので、センサの最大帯域幅は減少しない。スイッチ復調器７８に対するｆ_sを適切に移相しても良い。バイアス変調極性の切替えによって起こる符号反転を相殺するためには、フィードバックループにインバータ７９を追加しなければならない。インバータ７９に対するｆ_sを適切に移相しても良い。しかし、インバータ７９はフィードバックループの帯域幅を狭くしない。この方式の利点は、フィードバックループの帯域幅を減少させずに周波数ｆ_sを低くできることである。
第２の構成８０の利点はセンサ帯域幅を大幅には減少させないことである。この構成の欠点は、ピックアップエラーがサニャック干渉計を位相ナル条件からわずかに外れた状態で動作させてしまうことである。これは、ピックアップの大きさによっては問題にならないであろう。最良の構成はシステムの必要帯域幅条件と、ピックアップのレベルとによって決まる。

Claims (6)

1. バイアス変調信号〔３２〕及び制御信号〔ｆ_s〕を発生するバイアス変調回路〔６１〕と；
   各々が第１及び第２の電極〔それぞれ、３６及び３８〕を有する少なくとも１つの変調器〔３４，３５〕とを具備する、コヒーレントピックアップエラーを減少させた光ファイバジャイロスコープにおいて、
   光ファイバジャイロスコープは、制御信号〔ｆ_s〕が第１の値であるときはバイアス変調信号〔３２〕を第１の電極〔３６〕の各々に供給し、制御信号〔ｆ_s〕が第２の値であるときにはバイアス変調信号〔３２〕を第２の電極〔３８〕の各々に供給するスイッチ〔４０〕をさらに具備することを特徴とする改良。
2. スイッチ〔４０〕は、制御信号〔ｆ_s〕が第１の値であるときは基準信号〔接地〕を第２の電極〔３８〕の各々に供給し、制御信号〔ｆ_s〕が第２の値であるときには基準信号を第１の電極の各々に供給する請求項１記載のジャイロスコープ。
3. 前記バイアス変調回路は、
   アナログ／デジタル変換器〔２２〕と；
   前記アナログ／デジタル変換器及びバイアス変調源〔ｆ_b〕に接続する信号復調器〔６３〕と；
   前記信号復調器に接続するスイッチ復調器〔６４〕と；
   前記スイッチ復調器に接続する第１の速度累算器〔６５〕と；
   前記第１の速度累算器に接続する第１の加算器〔６６〕と；
   前記第１の加算器に接続するデュアルランプ累算器〔６７〕と；
   前記デュアルランプ累算器及び前記バイアス変調源に接続する第２の加算器〔６８〕と；
   前記第２の加算器及び前記変調器の各々に接続するデジタル／アナログ変換器〔２４〕とを具備する請求項１又は２記載の装置。
4. 前記バイアス変調回路は、
   前記第１の速度累算器に接続する復調器〔７１〕と；
   前記復調器に接続するπ累算器〔７２〕と；
   前記π累算器及び前記第１の加算器に接続するランプ変調器〔７３〕と；
   前記第１の速度累算器及び前記π累算器に接続する除算器〔７４〕と；
   前記除算器に接続し、データ出力信号を供給する第２の速度累算器〔７５〕とをさらに具備する請求項３記載の装置。
5. 前記バイアス変調回路は、
   前記電子位相検出回路に接続するアナログ／デジタル変換器〔２２〕と；
   前記アナログ／デジタル変換器及び前記バイアス変調源に接続する信号復調器〔６３〕と；
   前記信号変調器及び前記バイアス変調源に接続する第１の速度累算器〔６５〕と；
   前記第１の速度累算器に接続するインバータ〔７９〕と；
   前記インバータに接続する第１の加算器〔６６〕と；
   前記第１の加算器に接続するデュアルランプ累算器〔６７〕と；
   前記デュアルランプ累算器及び前記バイアス変調源に接続する第２の加算器〔６８〕と；
   前記第２の加算器及び前記変調器の各々に接続するデジタル／アナログ変換器〔２４〕とを具備する請求項１又は２記載の装置。
6. 前記バイアス変調回路は、
   前記インバータに接続する復調器〔７１〕と；
   前記復調器に接続するπ累算器〔７２〕と；
   前記π累算器及び前記第１の加算器に接続するランプ変調器〔７３〕と；
   前記第１の速度累算器に接続するスイッチ復調器〔７８〕と；
   前記π累算器及び前記スイッチ復調器に接続する除算器〔７４〕と；
   前記除算器に接続し、データ出力信号を供給する第２の速度累算器〔７５〕とをさらに具備する請求項５記載の装置。

Images