JP3859978B2 - Device for forming a laterally extending crystal region in a semiconductor material film on a substrate - Google Patents

Device for forming a laterally extending crystal region in a semiconductor material film on a substrate Download PDF

Info

Publication number
JP3859978B2
JP3859978B2 JP2001055483A JP2001055483A JP3859978B2 JP 3859978 B2 JP3859978 B2 JP 3859978B2 JP 2001055483 A JP2001055483 A JP 2001055483A JP 2001055483 A JP2001055483 A JP 2001055483A JP 3859978 B2 JP3859978 B2 JP 3859978B2
Authority
JP
Japan
Prior art keywords
semiconductor material
mask
radiation beam
masked
material film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001055483A
Other languages
Japanese (ja)
Other versions
JP2001274088A (en
Inventor
エス イム ジェイムス
Original Assignee
ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク filed Critical ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Priority to JP2001055483A priority Critical patent/JP3859978B2/en
Publication of JP2001274088A publication Critical patent/JP2001274088A/en
Application granted granted Critical
Publication of JP3859978B2 publication Critical patent/JP3859978B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
技術分野
本発明は、半導体集積化デバイス用の半導体材料の処理方法に関するものである。
【0002】
発明の背景
半導体デバイスは例えば水晶又はガラスの基板上のシリコンの層又は膜に形成することができる。この技術はイメージセンサ及びアクティブマトリックス液晶表示装置(AMLCD)のデバイスの製造に用いられる。後者の場合、適切に透明な基板上の薄膜トランジスタ(TFT)の規則的なアレイにおいて、各トランジスタは画素コントローラとして作用する。市販されているAMLCDデバイスにおいて、薄膜トランジスタは水和したアモルファスシリコン膜に形成される(a−Si:H TFT)。
【0003】
TFTのスイッチング特性を増強するため、アモルファスシリコンの代わりに多結晶シリコンが用いられている。多結晶構造体は、例えば堆積しているアモルファス又は微結晶シリコン膜をエキシマレーザで結晶化(ELC)することにより得られる。
【0004】
しかしながら、ランダムに結晶化している多結晶シリコンを用いる場合、満足されない結果が生じてしまう。小さな粒子のポリシリコンの場合、例えばTFTのアクティブチャネル領域において多数の大きな角度の粒子境界によりデバイス性能が制限されてしまう。大粒子のポリシリコンはこの点に関しては優れているが、あるTFTに別のTFTと比べて顕著な粒子構造の不規則性が存在するとTFTアレイにデバイス特性の不均一性が生じてしまう。
【0005】
発明の概要
デバイス特性及びデバイスの不均一性を改善するため、基板上の半導体膜に横方向に凝固させる技術を適用する。この人為的に制御されるスーパラテラル成長(ACSLG)と称せられる技術は、例えばレーザビームパルスのような適当な放射パルスにより膜の一部を露光し、膜をその全厚さにわたって局部的に溶融することを含む。溶融した半導体材料が凝固すると、膜の予め定めた完全に溶融しなかった部分から結晶構造が成長する。
この技術の第1の好適な実施例において、露光される構造体は基板により支持された第1の半導体膜、第1の半導体膜上の耐熱性膜、及び耐熱性膜上の第2の半導体膜を含む。この実施例において、構造体の前側及び後側の両方をパルスで露光する。
【0006】
好適な第2の実施例において、横方向の凝固は、第1の領域からくびれた第2の領域を経てデバイス領域として意図した第3の領域へ進行する。この実施例では、基板を介して加熱する領域と関連して一方の側からの露光を用いる。
好適な第3の実施例において、ビームを繰り返し照射し、放射パターンを横方向にステップ移動させて溶融及び凝固を繰り返すことにより拡大した単一結晶領域を形成する。
有益なものとして、この技術は高速液晶表示装置の製造に用いることができ、その製造においては画素コントローラ及び/又はドライバ回路は単一結晶として又は規則的な/準規則的な多結晶膜として形成する。別の用途として、イメージセンサ、スタティックランダムアクセスメモリ(SRAM)、シリコンオンインシュレータ(SOI)デバイス、及び3次元集積化回路デバイスが含まれる。
【0007】
好適実施例の説明
以下において実験的に実現された特有の実施例及びその変形例について説明する。明示的又は内在的な数個の変形例は実施例と共通し、さらに請求の範囲内において別の変形例が当業者にとって自明である。例えば、ゲルマニウム、シリコン−ゲルマニウム、ゲルマニウム砒素又はインジウム燐のようなシリコン以外の半導体材料を用いることを含むものである。処理条件下における安定性、不活性及び耐熱性について考慮された例えばシリコン、水晶、ガラス又はプラスチックのような適切な材料の基板を用いることも含むものである。例えば電子ビーム又はイオンビームのようなレーザビーム以外の放射ビームを用いることも含む。
【0008】
第1実施例
図1の投影露光装置は、エキシマレーザ11、ミラー12、ビームスプリッタ13、可変焦点視野レンズ14、パターン化された投影マスク15、2個の素子の結像レンズ16、サンプルステージ17、可変減衰器18、及び収束レンズ19を含んでいる。この投影装置を用いることにより、ステージ17上のサンプル10の前側面及び後側面に同時に放射パルスを供給することができる。
【0009】
この技術の第1実施例の場合、図2に示すように、透明基板20、第1のアモルファスシリコン膜21、SiO2 膜22、及び第2のアモルファスシリコン膜23を含む「二重層」(DL)サンプル構造体を用意した。アモルファスシリコン膜の膜厚は100nmとし、SiO2 膜の膜厚は500nmとした。例えば窒化シリコン又は高温ガラスのような別の耐熱性材料を膜22に用いることができる。
【0010】
第2のすなわち頂部シリコン膜23上にパターン投影を行い第1のすなわち底部シリコン膜21にブロードなビーム照射を行うと、第1のシリコン膜21は含まれる犠牲層として調整され、頂部シリコン膜23における横方向の結晶化速度を最大にすることができる。これらの膜の役割は、パターンを基板を介して第1の膜上に投影する場合、反転させることができる。パターンが投影された膜において、横方向に凝固した粒子が形成され、例えばTFT用に良好に適合した処理膜が形成される。
【0011】
図2に基づく構造体は、アモルファス−シリコン、SiO2 トラックアモルファス−シリコンを水晶基板上に順次低圧化学気相体積することにより用意される。アモルファス又は微結晶堆積する別の適切な堆積方法には、例えばプラズマエンハンスド化学気相堆積(PECVD)、蒸着、又はスパッタリングが含まれる。
【0012】
サンプルは図1の投影露光装置のステージ17上に配置する。マスク15は、10〜100μmの種々の分離距離で50μm幅の簡単な細条のパターンを有する。
【0013】
マスクパターンは3〜6の範囲の種々の縮小倍率でサンプル上に投影する。後ろ側のエネルギー密度は可変減衰器18により制御する。サンプルは308nmの波長の30n秒XeClエキシマレーザを用いて室温で照射され、この波長域において水晶は透明である。このレーザは、LambdaPhysik Compex 301の商品名で市販されている。ガラス基板の場合、例えば348nmのようなより長い波長が必要である。
【0014】
ビーム照射は固定された前側エネルギー密度及び種々の後側エネルギー密度で行う。評価した前側エネルギー密度はサンプル面で約1.0J/cm2 である。後側エネルギー密度は170〜680mJ/cm2 である。
照射に続いて試験を行うため、膜全体をセコ(Secco)エッチ剤を用いて欠陥エッチングを行い、走査型電子顕微鏡(SEM)を用いて試験を行った。最も大きな不均一な粒子は510mJ/cm2 の後側エネルギー密度の場合に得られた。これらの粒子は細条状領域の2個の側から横方向に成長し、細条の中心線上に良好に規定された粒子境界で2本の粒子列を形成している。
生じた個別の結晶体がTFTのアクティブチャネル領域全体を形成するのに十分でない場合でも、この結晶体は例えば図3A又は図3Bに図示するようなTFTのアクティブチャネル領域として作用できる規則的な又は準規則的な多結晶構造体を形成する。ソース電極31、ドレイン電極32ゲート電極33及びアクティブチャネル領域34を示す。図3Aにおいて、アクティブチャネル領域は、上述したようにして生成された両方の粒子列を含む。図3Bのような十分に大きな粒子の場合、アクティブチャネル領域は粒子の単一列として形成することができる。
【0015】
第1の実施例による処理方法において、底部犠牲層21の役割は、ビームにより加熱する場合エネルギーを蓄積する加熱サセプタの役割として理解することができ、最大の効果はこの膜が溶融する場合に得られる。蓄積した熱は凝固中に解放される。これにより、頂部膜23が伝導により熱を喪失する程度が低減される。従って、最大の利点を得るためには、露光される構造体を適切な寸法にすることが重要である。SiO2 膜22が薄過ぎる場合、シリコン膜21及び23の放熱は一緒になってしまい、膜21を形成することによる利点が得られない。他方において、膜22が物理的なプロセスの熱拡散距離に対して厚過ぎる場合、膜21が頂部膜23の変換に対して不十分に作用することになる。底部膜21に関して、その厚さは、この膜が十分な熱量を有するように選択する必要がある。しかし、膜21がより厚い場合、この膜を溶融するのにより多くのエネルギーが必要となる。
【0016】
シリコン層23上にパターンを露光する代わりに、例えば近接マスク、コンタクトマスク又はフォトリソグラフィによりパターン化された堆積したマスク層により所望のパターンを規定することができる。
マスキングの変形例において、マスク層は例えば入射する放射を吸収又は反射することによりマスクの下側の領域での加熱を低減するように作用できる。或いは、適切な厚さの適当なマスク材料を用い場合、相補的な反射防止効果が実現され、付加的なエネルギーをマスク材料の下側の半導体膜に流入させることができる。例えば、SiO2 膜を用いてこの効果をシリコン膜に及ぼすことができる。この変形例は、マスク層が溶融した半導体材料に対する拘束部材として作用し、溶融半導体層が表面張力の作用により塊に凝集したり変形するのを防止する利点がある。
【0017】
第2実施例
図4の露光装置は、エキシマレーザ41、プリズム偏向器42、集束レンズ43、真空チャンバ44及びサンプルを配置するホットステージ45を含む。
本発明の図4の露光装置を用いる第2の実施例において、図5のサンプル構造体は、基板50、熱酸化膜51、第1のパターン化されたアモルファスシリコン膜52、SiO2 膜53、第2のパターン化されたアモルファスシリコン膜54、及びさらに堆積したSiO2 膜55を含む。典型的な厚さは、熱酸化膜51については100nmとし、アモルファスシリコン膜52については100nmとし、SiO2膜53については210nmとし、アモルファスシリコン膜54については120nmとし、SiO2 膜55については170nmとする。
【0018】
このサンプル構造体はシリコンウェハ50上の熱酸化膜51上に低圧化学気相堆積(LPCVD)によりアモルファスシリコン膜52を堆積することにより得られる。シリコン膜52にフォトレジストをコートし、その後ステッパにより露光し、現像し、さらにシリコン膜52をSF6 /O2 プラスマで反応性イオンエッチングを行いパターン形成を行う。シリコン膜52の第1レベルのアイランドの得られたパターンを図6Aに上方から見た図面として示す。このパターンは、デバイスとして使用される四角形の主アイランド領域523、矩形の「テイル」領域521、及びテイル領域521と主アイランド領域523とを結ぶ「ボトルネック」領域522の3個の領域で構成される。これらの寸法は以下のように選択する。テイル領域521については20×10μmとし、ボトムネック領域522については5×3μmとし、主アイランド領域521については10×10μmから50×50μmの範囲の異なる寸法とする。
【0019】
第1レベルのアイランドにはプラズマ−エンハンド気相堆積(PECVD)によりSiO2 膜53を形成し、上側にアモルファスシリコンを堆積する。フォトリソグラフィ処理を用いてアモルファスシリコンについてパターニングを行い、5×5μmの寸法の「第2のレベルのアイランド」54を形成する。第2レベルのアイランド54はテイル領域521の上側に直接位置し露光中のビーム遮光区域として作用する。最後に、この構造体全体にPECVDのSiO2 層を形成する。
【0020】
処理を行うため、サンプルを10-5トールの圧力の真空チャンバ内の耐熱性グラファイトのホットステージ上に配置する。別の適当な加熱装置を利用できる場合、真空処理を省略することができる。基板温度が1000〜1200°になるまで加熱を行い、これには約3分の立ち上がり時間を必要とする。露光する前にサンプルを最終的な基板温度に約2分間保持する。サンプルの温度は、直接取り付けた熱電対により間欠的にモニタすると共にディジタルの赤外線サーモメータにより連続的にモニタする。サンプルは、単一のエキシマレーザパルスを用いてテイル領域内のビーム遮光領域区域以外の全ての第1のレベルのアイランドが完全に溶融するのに十分高いエネルギー密度で露光する。
【0021】
微細構造の分析を行うため、露光したサンプルをセコウ(Secco)エッチングを行った。1150°Cの基板温度で露光したサンプルの場合、セコウエッチングされたサンプルのノマルスキー顕微鏡写真は、20×20、40×40及び50×50μmのアイランドは単一結晶のアイランド(SCI)に完全に変換されているのを示している。エッチングされたサンプルの欠陥パターンは、主アイランド領域が、SLGの研究で認められている平面欠陥に加えて、ゾーンメルティングの再結晶化で観測されるものと同様な小角サブ境界を含むことを示唆している。1100°Cのような低い基板温度の場合、20×20μmの小さいアイランドだけが大角粒界のない単一結晶のアイランドに変換された。1050及び1000°Cの一層低い基板温度の場合、20×20μmのアイランドに大角粒界面が発生している。
【0022】
この第2実施例の凝固過程は図6B〜6Dに基づいて理解することができる。すなわち、露光に際して、第2レベルの四角形の領域54はこの領域に入射するビームエネルギーの大部分を遮光し、テイル領域521のビームが遮光された区域での完全な溶融が阻止される。露光された第1レベルの領域の残りの部分は、図6Bに示すように完全に溶融する。膜が基板を介して冷却されると、ビームが遮光された領域の液相−固相界面は冷却不足になり、シリコン粒子61がビーム遮光領域から外側に向けて急速に成長を開始する。テイル領域内において、多くの粒子61は素早く結びつき、1個又は数個の好ましく位置する粒子だけがボトルネック部522に向けて成長する。ボトルネック部522は、1個の粒子がボトルネック部を経て主アイランド領域523に拡張するような形態を有する。基板温度が十分に高く主アイランド領域523が急激に冷却された液中での凝集が防止されるほど小さい場合、ボトルネック部522を経て成長した1個の粒子の横方向の成長により主アイランド523全体が単一の結晶領域に変換される。
【0023】
従って、主アイランド領域523の単一結晶形態への有用な変換は、基板温度とアイランド領域の大きさとの適切な組合せを必要とする。溶融したシリコンは、横方向凝固により完全に変換するために必要な特性時間よりも長い特定の体積を凝固させるための特性時間にわたって十分に高い温度に維持する必要がある。この特性変換時間は主として変換すべき距離すなわち主アイランドの横方向の寸法に依存するので、、特性変換時間が液体中で凝固がトリガされる前に達成できる平均横方向成長距離に匹敵するようにアイランドの大きさを基板温度に関係付ける必要がある。ゾーンメルティング再結晶と比較して、本発明の技術は例えば100nm又はそれ以下の厚さの極めて薄い膜を再結晶させることができる。
【0024】
ビームを阻止する代わりに、第1の実施例について説明したように、反射防止膜を用いて相補的なマスキングにより種領域を規定することができる。或いは、露光により種領域を規定することができる。
【0025】
第3実施例
図7の投影露光装置は、エキシマレーザ71、ミラー72、可変焦点視野レンズ74、パターンが形成されたマスク75、2素子結像レンズ76、サンプルステージ77、及び可変減衰器78を含む。サンプル70はサンプルステージ77上に配置する。この装置を用いて鮮明なビームを発生させることにより、順次横方向凝集(SLS)プロセスで単一結晶のシリコン領域を段階成長させることができる。或いは、近接マスク又は接触マスクを用いてビーム成形することができる。
【0026】
図8のサンプル構造体は、基板80、熱酸化膜81、及びアモルファスシリコン膜82を有する。
以下の説明において、図9A〜9F、第1の変形例の2個の例を示す図10A〜10F及び第2の変形例を示す図11A〜11Bを参照して第3実施例の技術を説明する。
【0027】
本例において矩形にパターン化されているアモルファスシリコン膜82からスタートし(図9A)、2本の破線により境界されているシリコン膜82の領域91をパルスで露光し、この領域のシリコンを完全に溶融させ(図9B)、次に領域91の溶融シリコンを再凝固させる(図9C)。ここで、領域91は細条状とし、この領域91の露光はマスクされた露光により又は近接マスクを用いて行うことができる。領域91の溶融シリコンの再凝固に際し、2個の粒子列が領域91の破線の境界部から領域91の中央に向けて爆発的に成長する。2本の粒子列の成長は、最終の距離92に至る特有の横方向の成長である。領域91の残りの部分において、微細に粒子化した多結晶領域93が形成される。好ましくは、この細条の幅は、再凝固に際し2本の粒子列が集束することなく互いに近づくように選択する。本発明から除外されるものではないが、幅が広くなっても処理の効率に寄与することはない。幅を狭くすると望ましくない傾向にある。この理由は、以後の工程において長さを短くしなければならず、しかも凝固プロセス中に対向する方向から成長する粒子が一緒になる位置において半導体表面が不規則になる可能性があるためである。シリコン膜上に酸化キャップ層を形成し、凝集を遅くすると共にシリコン膜の表面の歪みを低減して表面を円滑にすることができる。
【0028】
露光される隣接領域はマスク投影又は近接マスクに対してサンプルを結晶成長の方向にシフト(ステッピング)することにより規定される。シフトした(ステップ移動した)領域94は図9Dの2本の破線により境界される。シフトする距離は、露光される次の領域が前回露光した領域と重なって図9Eに示すように一方の結晶の列が部分的に溶融する間に他方の結晶の列が完全に溶融するように設定する。再凝固に際し、部分的に溶融している結晶の列は、する。9Fに示すように、一層長くなる。この態様において、露光される部分を繰り返しシストすることにより、所望の長さの単一結晶粒子を成長せることができる。
露光された領域のパターンが単一細条でなく、図10Aの破線で規定されるように山形形状101である場合、図10B〜10F に示す露光領域を同一の順序でシフトすることにより、シフトされた山形パターンの縁部の頂部から粒子の成長が拡大する。このようにして、単一結晶の領域を幅及び長さを増大しながら成長させることができる。
【0029】
大面積の単一結晶領域は、図11Aに図示され、テイル領域111、細いボトルネック領域112及び主アイランド領域113を有するパターン化されたアモルファスシリコン膜に順次シフト(ステップ状に)した露光領域を形成することにより成長させることができる。図11A〜11Cの領域111、112及び113の断面は、放射遮光アモルファスシリコン領域54及び第2の二酸化シリコン層55が存在しないことを除いて図5に示すものと同様である。マスクされた露光又は近接マスクにより規定された露光領域は図11A〜11Cの破線により境界された領域により図示されており、この図11はテイル領域111からボトルネック領域112を経て単一粒子を成長させて単一結晶のアイランド領域113を形成するための露光領域の順次の横方向シフト(ステッピング)を示す。
【0030】
図9A〜9F、図10A〜10F及び図11A〜11Cの実施例の順次の横方向溶融及び再凝固は、水晶基板上にコートされ膜厚が100〜240nmのの二酸化シリコン上に化学気相堆積(CVD)により堆積したアモルファスシリコン膜について行った。単一結晶細条の形成はは、欠陥エッチングサンプルの光学式走査電子顕微鏡により確認した。
【0031】
選択的なものとして、基板を加熱して溶融に必要なビームエネルギーを低減し又は1ステップ当たりの横方向の成長距離を増大することができる。この利点は、図1に示すステージ上のサンプルを2方向からの露光により実現することができる。
【0032】
別の処理及び用途
本発明により形成された半導体膜を用いることにより、例えばパターン規定、エッチング、不純物注入、絶縁層の堆積、コンタクト形成、及びパターン化された金属層の相互接続のような良好に確立された別の技術により集積化された半導体デバイスを製造することができる。好適な薄膜半導体トランジスタにおいて、少なくともアクティブチャネル領域は、例えば図3A及び3Bに示す単一結晶の規則的な又は少なくともほぼ規則的な微細構造を有する。
特に注目すべきことは、図12に線図的に示す液晶表示装置にこのようなTFTが含まれることである。このデバイスは、少なくとも表示窓部分121が透明な基板120を含む。この表示窓含む121は画素122の規則的なアレイを含み、各画素はTFT画素コントローラを含む。各画素コントローラはドライバ123により個別にアドレスされることができる。好ましくは、画素コントローラ及び/又はドライバ回路は本発明の技術に基づいて形成した半導体材料で形成する。
別の用途して、イメージセンサ、スタテックランダムアクセスメモリ(SRAM)、シリコン−オンインシュレータ(SOI)デバイス、及び三次元集積回路デバイスが含まれる。
【図面の簡単な説明】
【図1】 図1はこの技術の第1実施例として用いることができる投影露光装置の線図でである。
【図2】 図2は第1実施例のためのサンプル構造体の拡大した線図的側面図である。
【図3】 図3A及び3Bは第1実施例の半導体材料に形成することができるTFTデバイスの微細構造体の拡大した線図的上面図である。
【図4】 図4はこの技術の第2の実施例で用いることができる露光装置の線図である。
【図5】 図5は第2実施例のサンプル構造体の拡大した線図的側面図である。
【図6】 図6A〜6Dは順次の処理工程における図5のサンプル構造体の線図的上面図である。
【図7】 図7は第3実施例に用いることができる露光装置の線図である。
【図8】 図8は第3実施例のサンプル構造体の拡大した線図的側面図である。
【図9】 図9A〜9Fは処理の第1の変形例の第1の形式の順次の工程における図8のサンプル構造体の線図的側面図である。
【図10】 図10A〜10Fは処理の第1の変形例の第2の形式の順次の工程における図8のサンプル構造体の線図的側面図である。
【図11】 図11A〜11Cは処理の第2の変形例の順次の工程におけるサンプル構造体の線図的側面図である。
【図12】 図12はTFTが含まれている液晶表示装置の線図的上面図である。
[0001]
TECHNICAL FIELD The present invention relates to a method for processing a semiconductor material for a semiconductor integrated device.
[0002]
Background of the invention Semiconductor devices can be formed in a layer or film of silicon, for example on a quartz or glass substrate. This technology is used in the manufacture of image sensors and active matrix liquid crystal display (AMLCD) devices. In the latter case, each transistor acts as a pixel controller in a regular array of thin film transistors (TFTs) on a suitably transparent substrate. In a commercially available AMLCD device, the thin film transistor is formed in a hydrated amorphous silicon film (a-Si: H TFT).
[0003]
In order to enhance the switching characteristics of the TFT, polycrystalline silicon is used instead of amorphous silicon. The polycrystalline structure is obtained, for example, by crystallizing (ELC) the deposited amorphous or microcrystalline silicon film with an excimer laser.
[0004]
However, unsatisfactory results occur when using randomly crystallized polycrystalline silicon. In the case of small grain polysilicon, device performance is limited by a large number of large angle grain boundaries, for example in the active channel region of a TFT. Large grain polysilicon is superior in this regard, but the presence of significant grain structure irregularities in one TFT compared to another TFT results in non-uniform device characteristics in the TFT array.
[0005]
Summary of the invention In order to improve device characteristics and device non-uniformity, a technique of laterally solidifying a semiconductor film on a substrate is applied. This technique, referred to as artificially controlled super lateral growth (ACSLG), exposes a part of the film with a suitable radiation pulse, for example a laser beam pulse, and melts the film locally over its entire thickness. Including doing. As the molten semiconductor material solidifies, a crystal structure grows from a predetermined, completely unmelted portion of the film.
In a first preferred embodiment of this technique, the exposed structure is a first semiconductor film supported by a substrate, a heat resistant film on the first semiconductor film, and a second semiconductor on the heat resistant film. Including membrane. In this embodiment, both the front and back sides of the structure are exposed with pulses.
[0006]
In the preferred second embodiment, the lateral solidification proceeds from the first region through the constricted second region to the third region intended as the device region. In this embodiment, exposure from one side is used in conjunction with the area to be heated through the substrate.
In the third preferred embodiment, the expanded single crystal region is formed by repeatedly irradiating the beam, stepping the radiation pattern in the lateral direction, and repeating the melting and solidification.
Beneficially, this technique can be used in the manufacture of high-speed liquid crystal displays, in which the pixel controller and / or driver circuit is formed as a single crystal or as a regular / quasi-regular polycrystalline film. To do. Other applications include image sensors, static random access memory (SRAM), silicon on insulator (SOI) devices, and three-dimensional integrated circuit devices.
[0007]
Description of preferred embodiments Specific embodiments experimentally implemented and variations thereof will be described below. Several explicit or inherent modifications are common to the embodiments, and further modifications will be apparent to those skilled in the art within the scope of the claims. For example, using a semiconductor material other than silicon, such as germanium, silicon-germanium, germanium arsenide or indium phosphide. It also includes using a substrate of a suitable material such as silicon, quartz, glass or plastics that is considered for stability, inertness and heat resistance under processing conditions. It also includes using a radiation beam other than a laser beam, such as an electron beam or an ion beam.
[0008]
First embodiment The projection exposure apparatus of FIG. 1 includes an excimer laser 11, a mirror 12, a beam splitter 13, a variable focus field lens 14, a patterned projection mask 15, and an imaging lens 16 having two elements. A sample stage 17, a variable attenuator 18, and a converging lens 19. By using this projection device, radiation pulses can be simultaneously supplied to the front side surface and the rear side surface of the sample 10 on the stage 17.
[0009]
In the case of the first embodiment of this technique, as shown in FIG. 2, a “double layer” (DL) including a transparent substrate 20, a first amorphous silicon film 21, a SiO 2 film 22, and a second amorphous silicon film 23 is shown. ) A sample structure was prepared. The film thickness of the amorphous silicon film was 100 nm, and the film thickness of the SiO 2 film was 500 nm. Another heat resistant material such as silicon nitride or high temperature glass can be used for the film 22.
[0010]
When pattern projection is performed on the second or top silicon film 23 and broad beam irradiation is performed on the first or bottom silicon film 21, the first silicon film 21 is adjusted as an included sacrificial layer, and the top silicon film 23 The lateral crystallization rate at can be maximized. The role of these films can be reversed when the pattern is projected onto the first film through the substrate. In the film on which the pattern is projected, particles solidified in the lateral direction are formed, for example, a processed film that is well suited for TFTs.
[0011]
The structure according to FIG. 2 is prepared by sequentially depositing amorphous silicon, SiO 2 track amorphous silicon on a quartz substrate in a low pressure chemical vapor volume. Other suitable deposition methods for amorphous or microcrystalline deposition include, for example, plasma enhanced chemical vapor deposition (PECVD), evaporation, or sputtering.
[0012]
The sample is placed on the stage 17 of the projection exposure apparatus shown in FIG. The mask 15 has a simple strip pattern with a width of 50 μm at various separation distances of 10 to 100 μm.
[0013]
The mask pattern is projected onto the sample at various reduction ratios ranging from 3-6. The energy density on the rear side is controlled by the variable attenuator 18. The sample is irradiated at room temperature using a 30 ns XeCl excimer laser with a wavelength of 308 nm, and the crystal is transparent in this wavelength range. This laser is commercially available under the trade name LambdaPhysik Compex 301. In the case of a glass substrate, longer wavelengths such as 348 nm are required.
[0014]
Beam irradiation is performed at a fixed front energy density and various rear energy densities. The evaluated front energy density is about 1.0 J / cm 2 at the sample surface. The rear energy density is 170 to 680 mJ / cm 2 .
In order to test following irradiation, the entire film was subjected to defect etching using a Secco etchant and tested using a scanning electron microscope (SEM). The largest non-uniform particles were obtained with a backside energy density of 510 mJ / cm 2 . These grains grow laterally from the two sides of the strip-like region and form two grain rows at well-defined grain boundaries on the centerline of the strip.
Even if the resulting individual crystal is not sufficient to form the entire active channel region of the TFT, the crystal can be regular or can act as the active channel region of a TFT, for example as illustrated in FIG. 3A or 3B. A quasi-regular polycrystalline structure is formed. A source electrode 31, a drain electrode 32 , a gate electrode 33, and an active channel region 34 are shown. In FIG. 3A, the active channel region includes both particle trains generated as described above. For sufficiently large particles, such as in FIG. 3B, the active channel region can be formed as a single row of particles.
[0015]
In the processing method according to the first embodiment, the role of the bottom sacrificial layer 21 can be understood as the role of a heating susceptor that accumulates energy when heated by a beam, and the maximum effect is obtained when this film is melted. It is done. The accumulated heat is released during solidification. This reduces the extent to which the top film 23 loses heat due to conduction. Therefore, in order to obtain the maximum benefit, it is important that the structure being exposed is appropriately dimensioned. If the SiO 2 film 22 is too thin, the heat dissipation of the silicon films 21 and 23 is combined, and the advantage of forming the film 21 cannot be obtained. On the other hand, if the film 22 is too thick for the thermal diffusion distance of the physical process, the film 21 will act poorly on the conversion of the top film 23. With respect to the bottom membrane 21, its thickness must be selected so that this membrane has a sufficient amount of heat. However, if the film 21 is thicker, more energy is required to melt the film.
[0016]
Instead of exposing the pattern on the silicon layer 23, the desired pattern can be defined by a deposited mask layer patterned by, for example, a proximity mask, contact mask or photolithography.
In a masking variant, the mask layer can act to reduce heating in the area under the mask, for example by absorbing or reflecting incident radiation. Alternatively, when an appropriate mask material having an appropriate thickness is used, a complementary antireflection effect is realized, and additional energy can flow into the semiconductor film under the mask material. For example, this effect can be exerted on the silicon film by using a SiO 2 film. This modification has the advantage that the mask layer acts as a restraining member for the molten semiconductor material and prevents the molten semiconductor layer from agglomerating or deforming into a lump due to the action of surface tension.
[0017]
Second Embodiment The exposure apparatus of FIG. 4 includes an excimer laser 41, a prism deflector 42, a focusing lens 43, a vacuum chamber 44, and a hot stage 45 in which a sample is arranged.
In the second embodiment using the exposure apparatus of FIG. 4 of the present invention, the sample structure of FIG. 5 includes a substrate 50, a thermal oxide film 51, a first patterned amorphous silicon film 52, a SiO 2 film 53, A second patterned amorphous silicon film 54 and a further deposited SiO 2 film 55 are included. Typical thicknesses are 100 nm for the thermal oxide film 51, 100 nm for the amorphous silicon film 52, 210 nm for the SiO 2 film 53, 120 nm for the amorphous silicon film 54, and 170 nm for the SiO 2 film 55. And
[0018]
This sample structure is obtained by depositing an amorphous silicon film 52 on a thermal oxide film 51 on a silicon wafer 50 by low pressure chemical vapor deposition (LPCVD). The silicon film 52 is coated with a photoresist, then exposed and developed with a stepper, and the silicon film 52 is subjected to reactive ion etching with SF 6 / O 2 plasma to form a pattern. The obtained pattern of the first level island of the silicon film 52 is shown in FIG. 6A as viewed from above. This pattern is composed of three areas: a rectangular main island area 523 used as a device, a rectangular “tail” area 521, and a “bottleneck” area 522 connecting the tail area 521 and the main island area 523. The These dimensions are selected as follows. The tail region 521 is 20 × 10 μm, the bottom neck region 522 is 5 × 3 μm, and the main island region 521 has different dimensions in the range of 10 × 10 μm to 50 × 50 μm.
[0019]
The first level island plasma - Enhan scan de vapor deposition by (PECVD) to form a SiO 2 film 53 is deposited amorphous silicon on the upper side. Amorphous silicon is patterned using a photolithography process to form “second level islands” 54 with dimensions of 5 × 5 μm. The second level island 54 is located directly above the tail region 521 and acts as a beam blocking area during exposure. Finally, a PECVD SiO 2 layer is formed over the entire structure.
[0020]
For processing, the sample is placed on a refractory graphite hot stage in a vacuum chamber at a pressure of 10 -5 Torr. If another suitable heating device is available, the vacuum treatment can be omitted. Heating is performed until the substrate temperature reaches 1000 to 1200 °, which requires a rise time of about 3 minutes. The sample is held at the final substrate temperature for about 2 minutes before exposure. Sample temperature is monitored intermittently with a directly attached thermocouple and continuously with a digital infrared thermometer. The sample is exposed with a single excimer laser pulse at an energy density that is high enough to completely melt all first level islands in the tail area except the beam shading area area.
[0021]
In order to analyze the microstructure, the exposed sample was subjected to Secco etching. For samples exposed at a substrate temperature of 1150 ° C., Nomarski micrographs of the Segou etched samples show that 20 × 20, 40 × 40 and 50 × 50 μm islands are completely converted to single crystal islands (SCI) It has been shown. The defect pattern of the etched sample shows that the main island region contains small-angle subboundaries similar to those observed in zone melting recrystallization, in addition to the planar defects recognized in SLG studies. Suggests. For substrate temperatures as low as 1100 ° C., only small islands of 20 × 20 μm were converted to single crystal islands without large angle grain boundaries. In the case of lower substrate temperatures of 1050 and 1000 ° C., large-angle grain interfaces are generated on 20 × 20 μm islands.
[0022]
The solidification process of the second embodiment can be understood based on FIGS. That is, at the time of exposure, the second level square region 54 shields most of the beam energy incident on this region, and complete melting in the area where the beam of the tail region 521 is shielded is prevented. The remaining portion of the exposed first level region is completely melted as shown in FIG. 6B. When the film is cooled through the substrate, the liquid-solid interface in the region where the beam is shielded becomes insufficiently cooled, and the silicon particles 61 start to grow rapidly outward from the beam shielding region. Within the tail region, many particles 61 are quickly combined and only one or several preferably located particles grow towards the bottleneck 522. The bottleneck portion 522 has a form in which one particle expands to the main island region 523 through the bottleneck portion. When the substrate temperature is sufficiently high and the main island region 523 is small enough to prevent agglomeration in the rapidly cooled liquid, the main island 523 is formed by lateral growth of one particle grown through the bottleneck portion 522. The whole is converted into a single crystalline region.
[0023]
Thus, useful conversion of the main island region 523 to a single crystal form requires an appropriate combination of substrate temperature and island region size. The molten silicon must be maintained at a sufficiently high temperature for a characteristic time to solidify a specific volume longer than the characteristic time required for complete conversion by lateral solidification. This characteristic conversion time depends mainly on the distance to be converted, i.e. the lateral dimensions of the main island, so that the characteristic conversion time is comparable to the average lateral growth distance that can be achieved in the liquid before solidification is triggered. It is necessary to relate the island size to the substrate temperature. Compared to zone melting recrystallization, the technique of the present invention can recrystallize very thin films with a thickness of, for example, 100 nm or less.
[0024]
Instead of blocking the beam, the seed region can be defined by complementary masking using an antireflective coating, as described in the first embodiment. Alternatively, the seed region can be defined by exposure.
[0025]
Third embodiment The projection exposure apparatus of Fig. 7 includes an excimer laser 71, a mirror 72, a variable focus field lens 74, a mask 75 on which a pattern is formed, a two-element imaging lens 76, a sample stage 77, and a variable. An attenuator 78 is included. The sample 70 is placed on the sample stage 77. By using this apparatus to generate a sharp beam, a single crystal silicon region can be grown in stages by a sequential lateral aggregation (SLS) process. Alternatively, beam shaping can be performed using a proximity mask or contact mask.
[0026]
The sample structure shown in FIG. 8 includes a substrate 80, a thermal oxide film 81, and an amorphous silicon film 82.
In the following description, the technology of the third embodiment will be described with reference to FIGS. 9A to 9F, FIGS. 10A to 10F showing two examples of the first modification, and FIGS. 11A to 11B showing the second modification. To do.
[0027]
Starting from an amorphous silicon film 82 patterned in a rectangular shape in this example (FIG. 9A), a region 91 of the silicon film 82 bounded by two broken lines is exposed with a pulse, and the silicon in this region is completely exposed. It is melted (FIG. 9B) and then the molten silicon in region 91 is re-solidified (FIG. 9C). Here, the region 91 has a strip shape, and the exposure of the region 91 can be performed by masked exposure or using a proximity mask. When re-solidifying the molten silicon in the region 91, two particle rows grow explosively from the boundary portion of the broken line in the region 91 toward the center of the region 91. The growth of the two rows of particles is a characteristic lateral growth up to a final distance 92. In the remaining part of the region 91, a finely grained polycrystalline region 93 is formed. Preferably, the width of the strip is selected so that the two particle rows approach each other without refocusing during resolidification. Although not excluded from the present invention, increasing the width does not contribute to processing efficiency. Narrowing the width tends to be undesirable. The reason for this is that the length of the semiconductor must be shortened in the subsequent steps, and the semiconductor surface may become irregular at the position where particles growing from opposite directions come together during the solidification process. . An oxidation cap layer can be formed on the silicon film to slow the aggregation and reduce the distortion of the surface of the silicon film to make the surface smooth.
[0028]
The adjacent area to be exposed is defined by shifting (stepping) the sample in the direction of crystal growth relative to the mask projection or proximity mask. The shifted (stepped) region 94 is bounded by the two dashed lines in FIG. 9D. The shift distance is such that the next region to be exposed overlaps with the previously exposed region so that one crystal row is partially melted while the other crystal row is completely melted as shown in FIG. 9E. Set. Upon re-solidification, a row of partially melted crystals is produced. As shown in 9F, it becomes longer. In this embodiment, it is possible to grow single crystal grains having a desired length by repeatedly cysting the exposed portion.
If the pattern of the exposed area is not a single strip but is chevron 101 as defined by the dashed line in FIG. 10A, the exposure areas shown in FIGS. 10B-10F are shifted by shifting in the same order. Particle growth expands from the top of the edge of the formed chevron pattern. In this way, single crystal regions can be grown with increasing width and length.
[0029]
The large-area single crystal region is illustrated in FIG. 11A, and an exposure region that is sequentially shifted (stepped) into a patterned amorphous silicon film having a tail region 111, a thin bottleneck region 112, and a main island region 113. It can be grown by forming. The cross sections of the regions 111, 112, and 113 in FIGS. 11A-11C are similar to those shown in FIG. 5 except that the radiation-shielding amorphous silicon region 54 and the second silicon dioxide layer 55 are not present. The exposure area defined by the masked exposure or proximity mask is illustrated by the area bounded by the dashed lines in FIGS. 11A-11C, which grows a single particle from the tail area 111 through the bottleneck area 112. FIG. 5 shows sequential lateral shift (stepping) of the exposure region to form a single crystal island region 113.
[0030]
The sequential lateral melting and resolidification of the embodiments of FIGS. 9A-9F, FIGS. 10A-10F and FIGS. 11A-11C is performed by chemical vapor deposition on silicon dioxide coated on a quartz substrate and having a thickness of 100-240 nm. An amorphous silicon film deposited by (CVD) was used. The formation of the single crystal strip was confirmed by an optical scanning electron microscope of the defect etching sample.
[0031]
Optionally, the substrate can be heated to reduce the beam energy required for melting or to increase the lateral growth distance per step. This advantage can be realized by exposing the sample on the stage shown in FIG. 1 from two directions.
[0032]
Alternative processing and applications By using semiconductor films formed according to the present invention, for example, pattern definition, etching, impurity implantation, deposition of insulating layers, contact formation, and interconnection of patterned metal layers. Integrated semiconductor devices can be manufactured by such well established other techniques. In a preferred thin film semiconductor transistor, at least the active channel region has a single crystal regular or at least nearly regular microstructure, for example as shown in FIGS. 3A and 3B.
Of particular note is that such a TFT is included in the liquid crystal display device shown diagrammatically in FIG. This device includes a substrate 120 in which at least the display window portion 121 is transparent. The display window 121 includes a regular array of pixels 122, each pixel including a TFT pixel controller. Each pixel controller can be individually addressed by the driver 123. Preferably, the pixel controller and / or driver circuit is formed of a semiconductor material formed based on the technique of the present invention.
Other applications include image sensors, static random access memory (SRAM), silicon-on-insulator (SOI) devices, and three-dimensional integrated circuit devices.
[Brief description of the drawings]
FIG. 1 is a diagram of a projection exposure apparatus that can be used as a first embodiment of this technique.
FIG. 2 is an enlarged diagrammatic side view of a sample structure for the first embodiment.
3A and 3B are enlarged schematic top views of a TFT device microstructure that can be formed in the semiconductor material of the first embodiment. FIG.
FIG. 4 is a diagram of an exposure apparatus that can be used in the second embodiment of this technique.
FIG. 5 is an enlarged diagrammatic side view of the sample structure of the second embodiment.
6A-6D are diagrammatic top views of the sample structure of FIG. 5 in sequential processing steps.
FIG. 7 is a diagram of an exposure apparatus that can be used in the third embodiment.
FIG. 8 is an enlarged diagrammatic side view of the sample structure of the third embodiment.
9A-9F are diagrammatic side views of the sample structure of FIG. 8 in sequential steps of the first form of the first variation of the process.
10A-10F are diagrammatic side views of the sample structure of FIG. 8 in sequential steps of the second type of first modification of the process.
FIGS. 11A-11C are diagrammatic side views of a sample structure in sequential steps of a second variation of the process. FIGS.
FIG. 12 is a schematic top view of a liquid crystal display device including a TFT.

Claims (15)

基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置であって、
(a)パルス状の放射ビームを発生するパルス放射ビーム源と、
(b)それぞれ前記半導体材料膜を露光するための予め定めた強度パターンを有すると共に前記半導体材料膜の露光された部分をその厚さ全体にわたって溶融させるたの十分なエネルギーを有するマスクされた放射ビームパルスを形成するビームマスクと、
(c)前記半導体材料膜の少なくとも一部分がマスクされた放射ビームパルスにより露光される間に前記基板上に、前記半導体材料膜を保持すると共に、前記基板上の前記半導体材料膜を、前記マスクされた放射ビームパルスに対して横切る方向に移動させるサンプル移動ステージとを具え、
前記サンプル移動ステージが第1の位置に位置する場合、前記半導体材料膜の第1の部分をマスクされた放射ビームパルスにより露光して、第1の部分の前記半導体材料をその厚さ全体にわたって溶融し、第1の部分の前記半導体材料を凝固させて前記第1の部分の境界に沿って少なくとも1個の半導体結晶を形成し、前記半導体結晶を次の処理に対する直前の部分とし、
前記サンプル移動ステージが次の位置に移動し、この位置において、前記少なくとも1個の半導体結晶と部分的にオーバラップする前記半導体材料膜の次の部分をマスクされた放射ビームパルスにより露光して前記次の部分の半導体材料をその厚さ全体にわたって溶融し、前記次の部分の溶融した前記半導体材料を凝固させて横方向に成長させることにより前記少なくとも1個の半導体結晶を拡大し、
前記サンプル移動ステージが別の位置まで繰り返し移動し、その位置において、直前の部分が凝固した後、前記半導体材料膜の別の部分をマスクされたビームパルスにより露光し、各別の部分は直前の部分の少なくとも1個の半導体結晶と部分的にオーバラップし、横方向に成長させることにより前記少なくとも1個の半導体結晶を所望の結晶領域が形成されるまで拡大させる装置。
An apparatus for forming a crystal region extending laterally in a semiconductor material film on a substrate,
(A) a pulsed radiation beam source for generating a pulsed radiation beam;
(B) with each having a predetermined intensity pattern for exposing the semiconductor material film, masked with sufficient energy order to melt the exposed portions of the semiconductor material film throughout its thickness A beam mask for forming radiation beam pulses;
(C) the on board while said at least a portion of the semiconductor material film is exposed by the radiation beam pulse which is masked, thereby holding the semiconductor material layer, said semiconductor material layer on the substrate, is the mask A sample moving stage that moves in a direction transverse to the radiation beam pulse,
If the sample moving stage is located at the first position, the first portion of the semiconductor material film, and exposed by the radiation beam pulse which is masked over the its entire thickness of the semiconductor material of the first portion melted, along the boundary of the said semiconductor material is solidified first portion of the first portion to form at least one semiconductor crystal, the semiconductor crystal and the portion of the immediately preceding to the next process,
Wherein the sample moving stage is moved to the next position, in this position, the next portion of the semiconductor material layer to said at least one semiconductor crystal and partially overlap, and the exposure by the radiation beam pulse masked the semiconductor material of the next portion was melted throughout its thickness, the expanding at least one of the semiconductor crystal by growing laterally solidifying the molten said semiconductor material of said next part,
The repeatedly moving the sample moving stage to another position, at that location, after a portion of the immediately preceding solidified, the another portion of the semiconductor material film, and exposed by the beam pulse masked, the another portion immediately before An apparatus for expanding the at least one semiconductor crystal until a desired crystal region is formed by partially overlapping with at least one semiconductor crystal of the portion and growing in a lateral direction.
請求項1に記載の装置において、前記パルス放射ビーム源をパルス発振するレーザとし、当該装置は、放射ビームパルスがレーザから前記ビームマスクまで伝搬する第1の光路を含む装置。  2. The apparatus of claim 1, wherein the pulsed radiation beam source is a pulsed laser, the apparatus comprising a first optical path through which a radiation beam pulse propagates from a laser to the beam mask. 請求項2に記載の装置において、前記パルス発振するレーザをパルス発振エキシマレーザとした装置。  3. The apparatus according to claim 2, wherein the pulsed laser is a pulsed excimer laser. 請求項2に記載の装置において、前記第1の光路が、前記レーザからの放射ビームパルスをビームマスクに投影する視野レンズを有する装置。  3. The apparatus of claim 2, wherein the first optical path comprises a field lens that projects radiation beam pulses from the laser onto a beam mask. 請求項2に記載の装置において、前記ビームマスクを投影マスクとした装置。  3. The apparatus according to claim 2, wherein the beam mask is a projection mask. 請求項2に記載の装置において、前記マスクを近接マスクとした装置。  3. The apparatus according to claim 2, wherein the mask is a proximity mask. 請求項2に記載の装置において、前記マスクを接触マスクとした装置。  The apparatus according to claim 2, wherein the mask is a contact mask. 請求項2に記載の装置において、前記第1の光路が、レーザからの放射ビームパルスの強度を減衰させる可変減衰器を含む装置。  3. The apparatus of claim 2, wherein the first optical path includes a variable attenuator that attenuates the intensity of the radiation beam pulse from the laser. 請求項2に記載の装置において、前記第1の光路が、少なくとも1個のビームステアリングミラーを含む装置。  The apparatus of claim 2, wherein the first optical path includes at least one beam steering mirror. 請求項1に記載の装置において、パルス放射ビーム源をレーザとし、前記ビームマスクを投影マスクとし、さらに前記ビームマスクからサンプル移動ステージ上の半導体材料までマスクされた放射ビームパルスが伝搬する第2の光路を有する装置。  2. The apparatus of claim 1, wherein a pulsed radiation beam source is a laser, the beam mask is a projection mask, and a second radiation beam pulse propagated from the beam mask to a semiconductor material on a sample moving stage. A device having an optical path. 請求項10に記載の装置において、前記第2の光路が、マスクされた放射ビームパルスをサンプル移動ステージ上で露光される前記半導体材料膜の一部分上に集束させる対物レンズを含む装置。The apparatus according to claim 10, wherein the second optical path, apparatus including an objective lens for focusing on a portion of the semiconductor material film to be exposed to masked radiation beam pulse at the sample moves on the stage. 請求項10に記載の装置において、前記第2の光路が、前記マスクされた放射ビームパルスを減衰させる可変減衰器を含む装置。  The apparatus of claim 10, wherein the second optical path includes a variable attenuator that attenuates the masked radiation beam pulse. 請求項11に記載の装置において、前記第2の光路が、少なくとも1個のビームステアリングミラーを有する装置。  12. The apparatus of claim 11, wherein the second optical path comprises at least one beam steering mirror. 請求項1に記載の装置において、前記ビームマスクが、各マスクされた放射ビームパルスの強度パターンを規定し、この強度パターンが前記半導体材料膜を露光する少なくとも1個の細条の形状を含む装置。  The apparatus of claim 1, wherein the beam mask defines an intensity pattern of each masked radiation beam pulse, the intensity pattern comprising at least one strip shape that exposes the semiconductor material film. . 請求項1に記載の装置において、前記ビームマスクが、各マスクされた放射ビームパルスの強度パターンを規定し、この強度パターンが前記半導体材料膜を露光する少なくとも1個の山形の形状を含む装置。  The apparatus of claim 1, wherein the beam mask defines an intensity pattern of each masked radiation beam pulse, the intensity pattern including at least one chevron shape that exposes the semiconductor material film.
JP2001055483A 2001-02-28 2001-02-28 Device for forming a laterally extending crystal region in a semiconductor material film on a substrate Expired - Lifetime JP3859978B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001055483A JP3859978B2 (en) 2001-02-28 2001-02-28 Device for forming a laterally extending crystal region in a semiconductor material film on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001055483A JP3859978B2 (en) 2001-02-28 2001-02-28 Device for forming a laterally extending crystal region in a semiconductor material film on a substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP54227097A Division JP3204986B2 (en) 1996-05-28 1996-05-28 Crystallization of semiconductor film region on substrate and device manufactured by this method

Publications (2)

Publication Number Publication Date
JP2001274088A JP2001274088A (en) 2001-10-05
JP3859978B2 true JP3859978B2 (en) 2006-12-20

Family

ID=18915665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001055483A Expired - Lifetime JP3859978B2 (en) 2001-02-28 2001-02-28 Device for forming a laterally extending crystal region in a semiconductor material film on a substrate

Country Status (1)

Country Link
JP (1) JP3859978B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4584953B2 (en) * 2001-08-30 2010-11-24 シャープ株式会社 Manufacturing method of semiconductor device
JP4651249B2 (en) * 2001-11-09 2011-03-16 シャープ株式会社 Semiconductor thin film manufacturing apparatus, manufacturing method thereof, and display apparatus
KR100831227B1 (en) * 2001-12-17 2008-05-21 삼성전자주식회사 A method for manufacturing a thin film transistor using poly silicon
KR100514179B1 (en) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 Thin film transistor and electorluminescent display device using thereof
JP4813743B2 (en) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ Manufacturing method of image display device
TWI221102B (en) * 2002-08-30 2004-09-21 Sumitomo Heavy Industries Laser material processing method and processing device
US7470602B2 (en) 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
JP4481562B2 (en) * 2002-11-29 2010-06-16 キヤノン株式会社 Method for producing crystalline thin film
JP4583004B2 (en) 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ Manufacturing method of active matrix substrate
JP2005129769A (en) * 2003-10-24 2005-05-19 Hitachi Ltd Method for modifying semiconductor thin film, modified semiconductor thin film, method for evaluating the same, thin film transistor formed of semiconductor thin film, and image display device having circuit constituted by using the thin film transistor
US7018468B2 (en) * 2003-11-13 2006-03-28 Sharp Laboratories Of America, Inc. Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing
KR101045204B1 (en) * 2004-02-07 2011-06-30 삼성전자주식회사 A method for forming single-crystal silicon thin film using sequential lateral solidificationSLS
JP4534585B2 (en) * 2004-05-11 2010-09-01 日立電線株式会社 Thin film semiconductor substrate and manufacturing method thereof
KR100713894B1 (en) * 2006-03-17 2007-05-04 비오이 하이디스 테크놀로지 주식회사 Crystallization pattern and method for crystallizing amorphous silicon using the same
US20080030877A1 (en) * 2006-08-07 2008-02-07 Tcz Gmbh Systems and methods for optimizing the crystallization of amorphous silicon

Also Published As

Publication number Publication date
JP2001274088A (en) 2001-10-05

Similar Documents

Publication Publication Date Title
JP3204986B2 (en) Crystallization of semiconductor film region on substrate and device manufactured by this method
JP4470395B2 (en) Method and apparatus for manufacturing semiconductor thin film, and thin film transistor
US6169014B1 (en) Laser crystallization of thin films
JP3859978B2 (en) Device for forming a laterally extending crystal region in a semiconductor material film on a substrate
US7135388B2 (en) Method for fabricating single crystal silicon film
US8598588B2 (en) Systems and methods for processing a film, and thin films
JP5068171B2 (en) System and method for producing a crystallographically controlled polysilicon film
JP2002110544A (en) Thin film crystal growth by laser annealing
JP4637410B2 (en) Semiconductor substrate manufacturing method and semiconductor device
US9087696B2 (en) Systems and methods for non-periodic pulse partial melt film processing
TWI575571B (en) Systems and methods for non-periodic pulse partial melt film processing
JPH08236443A (en) Semiconductor crystal growing method and semiconductor manufacturing device
US20110233591A1 (en) Phase modulation device, phase modulation device fabrication method, crystallization apparatus, and crystallization method
TWI389316B (en) Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
US20050211987A1 (en) Semiconductor device, manufacturing method thereof and manufacturing apparatus therefor
JP3587900B2 (en) Method for manufacturing crystalline silicon film
JP4769491B2 (en) Crystallization method, thin film transistor manufacturing method, thin film transistor, and display device
JP2002057105A (en) Method and device for manufacturing semiconductor thin film, and matrix circuit-driving device
JP2003249448A (en) Method and apparatus for manufacturing semiconductor device, manufacturing method of semiconductor film, and semiconductor device
JP2005123262A (en) Semiconductor device and its manufacturing method
KR100575235B1 (en) Optical system using laser and crystallization method using thereof
JP2005150438A (en) Manufacturing method of semiconductor device
JP2005228808A (en) Method for manufacturing semiconductor device
Ganot Laser Crystallization of Silicon Thin Films for Three-Dimensional Integrated Circuits
JP2005123475A (en) Semiconductor thin film, its manufacturing method, and thin film transistor using thin film

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050322

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term