JP3852124B2 - 信号変換装置および方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、ディジタル信号に対してクラス分類を行うクラス分類適応処理に関して、特に、ビット数を削減した予測係数を用いるようにした信号変換装置および方法に関する。
【０００２】
【従来の技術】
今日、映像分野におけるディジタル化の流れは、確実に普及の一途を辿り、様々なディジタル機器が出現している。そして、信号フォーマットの異なるディジタル機器間の接続においては、信号変換を実現する信号変換装置が必要となる。この一例として、標準ＴＶ信号（ＳＤ（Standard Difinition ）信号）をＨＤ（High Difinition ）モニタで表示する場合には、ＳＤ信号からＨＤ信号へのフォーマット変換用のアップコンバータなどが挙げられる。
【０００３】
このアップコンバータに使用されている従来例について説明する。まず、図１１には、ＳＤ信号とＨＤ信号の各画素の空間配置例を示す。ここでは説明の簡素化のため、ＨＤ信号の画素数を水平方向、垂直方向に各々２倍としている。図１１中の◎のＳＤ画素に注目すると、この注目画素の近傍４種類（mode１、mode２、mode３、mode４）の位置にＨＤ画素が存在する。従来のアップコンバータにおいては、入力ＳＤ信号に補間フィルタを適用することで補間画素が生成され、生成されたＨＤフォーマットの信号が出力される。
【０００４】
このように、アップコンバータの簡素な構成例としては、ＳＤ信号のフィールドデータから、４種類の位置のＨＤ画素を生成することが考えられる。この補間フィルタの構造は、空間内２次元ノンセパラブルフィルタと、水平／垂直セパラブルフィルタに分類される。このうちの空間内２次元ノンセパラブルフィルタの構成例を図１２に示す。入力端子４１からＳＤ信号が供給され、供給されたＳＤ信号は、mode１用２次元フィルタ４２、mode２用２次元フィルタ４３、mode３用２次元フィルタ４４およびmode４用２次元フィルタ４５へ供給される。このように、４種類の位置のＨＤ画素毎に独立に補間処理が実行され、それぞれの出力は、選択部４６へ供給される。選択部４６では、補間処理が施されたＨＤ画素の直列化が行われ、出力端子４７からＨＤ信号として出力される。
【０００５】
また、もう一方の水平／垂直セパラブルフィルタの構成例は、図１３に示す。入力端子５１からＳＤ信号が供給され、供給されたＳＤ信号は、垂直補間フィルタ５２および５４へ供給される。垂直補間フィルタ５２および５４によって、ＳＤ信号からＨＤ信号の２本の走査線データが生成される。例えば、垂直補間フィルタ５２において、mode１用およびmode２用のフィルタ処理が行われ、垂直補間フィルタ５４において、mode３用およびmode４用のフィルタ処理が行われる。垂直方向の補間処理が行われた信号は、垂直補間フィルタ５２および５４から水平補間フィルタ５３および５５へ供給される。水平補間フィルタ５３および５５では、各走査線毎に水平フィルタを用い４種類のＨＤ画素が補間され、それぞれのＨＤ画素は、選択部５６へ供給される。選択部５６では、補間処理が施されたＨＤ画素の直列化が行われ、出力端子５７からＨＤ信号として出力される。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のアップコンバータにおいて、補間フィルタとして理想フィルタを使用しても、画素数は増えるものの空間解像度は、ＳＤ信号と変わらない。また、一般的にＨＤ画像は、大きな画面で鑑賞される場合が多く、解像度が向上しないためにアップコンバートされたＨＤ画像の印象は、良くないという問題があった。
【０００７】
この問題点を解決するためにクラス分類適応処理を適用することが提案されている。このクラス分類適応処理では、予め各クラス毎に予測係数が生成され、生成された予測係数をＲＯＭなどの蓄積媒体に記憶するものである。このため、クラス数が多くなるほど、ゲート数（回路量）が増加し、大きな負担となる。そこで、四捨五入のような丸め処理によって、各クラスの予測係数のビット数を削減することで、ゲート数の増加を抑圧することが考えられる。
【０００８】
しかしながら、単純にビット数を削減した予測係数と入力信号とを使用して、適応処理（積和演算）を実行すると、大きな画質劣化を招く。その主な原因は、クラス間のゲインの違いによるものである。一般的に予測係数は、固定小数点で格納されているため、単純な予測係数のビット数の削減を行うことによって、クラス間のゲインが変動することになる。
【０００９】
従って、この発明の目的は、上述の問題点を鑑みてなされたものであり、ビット数を削減した予測係数を用いることができ、然も、変換出力信号の劣化が少ない信号変換装置および方法を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、第１の画像信号を、より解像度の高い第２の画像信号に変換する信号変換装置において、第１の画像信号の所定数の画素値のレベル分布のパターンに応じてクラス分類を行うクラス分類手段と、クラス分類されたクラス毎に予め学習により獲得され、所定のビット数となるようにビット数が制限された予測係数値が格納された記憶手段と、記憶手段と結合され、クラスに応じて記憶手段から供給された予測係数値と、注目画素を含む近傍の複数の第１の画像信号との積和演算から第２の画像信号を出力する演算手段と、クラス毎の予測係数値の総和が１となる予測係数値により積和演算をした場合の出力と同様の値となるように、第２の画像信号に対して所定の定数を乗算することによりゲイン補正を行う補正手段とからなることを特徴とする信号変換装置である。
【００１１】
また、請求項４に記載の発明は、第１の画像信号を、より解像度の高い第２の画像信号に変換する信号変換方法において、第１の画像信号の所定数の画素値のレベル分布のパターンに応じてクラス分類を行うステップと、クラス分類されたクラス毎に予め学習により獲得され、所定のビット数となるようにビット数が制限された予測係数値を記憶手段に格納するステップと、クラスに応じて記憶手段から供給された予測係数値と、注目画素を含む近傍の複数の第１の画像信号との積和演算から第２の画像信号を出力するステップと、クラス毎の予測係数値の総和が１となる予測係数値により積和演算をした場合の出力と同様の値となるように、第２の画像信号に対して所定の定数を乗算することによりゲイン補正を行うステップとからなることを特徴とする信号変換方法である。
【００１２】
一例として、ＳＤ信号をＨＤ信号へアップコンバージョンを行うために、予測法を用いた信号変換装置において、クラス毎に格納される予測係数のビット数を削減することで、乗算器のゲート数（回路量）を削減できる。このとき、ビット数を削減した予測係数の和が１とならないものに対して、実質的にこの和が１となるように予測値に対してゲイン補正が施され、最終的な予測値として出力される。
【００１３】
【発明の実施の形態】
以下、この発明の一実施例について、図面を参照しながら詳細に説明する。この発明の信号変換装置の一実施例を図１に示す。１で示す入力端子からＳＤ信号ｄ０が入力され、このＳＤ信号ｄ０は、クラス分類部２および予測演算部４へ供給される。クラス分類部２では、供給されるＳＤ信号ｄ０を例えば３画素×３ライン（以下、（３×３）ブロックと称する）からなる信号の特徴に応じてクラスｄ１が分類される。このクラスｄ１は、予測係数ＲＯＭ３および予測演算部４へ供給される。予測係数ＲＯＭ３には、図２に示すようにビット数を削減した予測係数ｗ_i ´が格納され、このクラスｄ１に応答する予測係数ｄ２が読み出される。
【００１４】
読み出された予測係数ｄ２は、予測演算部４へ供給される。予測演算部４は、演算器５および補正部６から構成される。予測演算部４へ供給されたＳＤ信号ｄ０および予測係数ｄ２は、乗算器５へ供給され、クラスｄ１は、補正部６へ供給される。乗算器５では、ＳＤ信号ｄ０と予測係数ｄ２の線形１次結合式に基づく積和演算が実行され、積和演算が行われた演算結果ｄ３が補正部６へ供給される。補正部６では、後述するようにクラスｄ１に応じて演算結果ｄ３の信号補正が行われる。すなわち、この補正部６では、予測係数ＲＯＭ３に記憶されているビット数を削減した予測係数ｗ_i ´の和に応じた信号補正が実行される。信号補正が行われた予測値は、ｄ４として出力端子７から取り出される。
【００１５】
上述したように、単純にビット数を削減した予測係数ｗ_i ´と入力信号とを使用して、適応処理（積和演算）を実行すると、大きな画質劣化を招く。その主な原因は、クラス間のゲインの違いによるものである。一般的に予測係数ｗ_i は、図３に示すように、固定小数点で格納されている。例えば、図３Ａに示すような整数部５桁および小数点以下１１桁からなる予測係数を、図３Ｂに示すように整数部５桁および小数点以下３桁の予測係数にする、単純なビット数の削減を行うと、クラス間のゲインが変動することになる。例えば、図３Ｃに示すように予測係数が削除されることなく整数部５桁および小数点以下３桁に含まれる場合、以下の式（１）が成り立つ。
【００１６】
【数１】

ただし、ｗ_i ：予測係数
【００１７】
しかしながら、図３Ｄに示すようにビット数を削減した予測係数ｗ_i ´では、式（１）が成り立たない。例えば、予測係数の和が１．２または０．９などの値となる。そこで、この実施例では、ビット数を削減した予測係数ｗ_i ´と入力信号とを使用して適応処理（積和演算）を実行した後、ゲイン補正を目的とした後処理を補正部６において行う。
【００１８】
ここで、図４に補正部６の一例を示す。乗算器５からの演算結果ｄ３とクラス分類部２からのクラスｄ１がＬＵＴ（Look-Up-Table ）１１へ供給される。ＬＵＴ１１は、図５に示すようにクラス毎に入力値（ｄ３）に対する出力値（ｄ４）のテーブルであり、メモリに格納されている。この出力値（ｄ４）は、ビット数を削減した予測係数ｗ_i ´に応じたゲイン補正が施された値となっており、供給された演算結果ｄ３に応答する予測値ｄ４が読み出され、出力される。
【００１９】
次に、図６に補正部６の他の例を示す。乗算器５からの演算結果ｄ３が乗算器１６へ供給され、クラス分類部２からのクラスｄ１がＲＯＭ１５へ供給される。ＲＯＭ１５は、図７に示すように供給されるクラスｄ１に対する定数ｇ_i のテーブルであり、メモリに格納されている。このクラスｄ１に対する定数ｇ_i が読み出される。読み出された定数ｇ_i は、乗算器１６へ供給される。乗算器１６では、演算結果ｄ３と定数ｇ_i との乗算が実行され、その演算結果は、予測値ｄ４として出力される。
【００２０】
このように、予測演算部４では、乗算器５によって、生成される演算結果ｄ３に対して、ビット数を削減した予測係数ｗ_i ´に応じたゲイン補正が施される。このゲイン補正とは、図２に示すクラス毎の各予測係数ｗ_i ´の和を１になるように定数ｇ_i を乗ずる処理を意味する。この定数ｇ_i は、式（２）から求められる。
【００２１】
【数２】

【００２２】
求められた定数ｇ_i は、上述したようにクラス毎に格納される（図７）。格納された定数ｇ_i を用いて適応処理（積和演算）の実行後に式（３）に示すゲイン補正が行われる。
【００２３】
ｙ_i ×ｇ_i ＝Ｙ_i （３）
ただし、ｙ_i ：入力信号
ｇ_i ：定数
Ｙ_i ：出力信号
【００２４】
このように、ゲイン補正は、ＲＯＭなどを用いたＬＵＴ１１や乗算器１６などが用いられる。こうして、図１に示す構成により、積和演算に使用する乗算器のビット数を削減でき、然も、ゲイン補正によって、ビット数の削減による画質劣化を防止することができる。
【００２５】
図８は、この発明を適用できる２次元ノンセパラブルのアップコンバータの構成を示す。入力端子２１から供給されるＳＤ信号ｄ１１がクラス分類部２２、mode１予測演算部２４、mode２予測演算部２５、mode３予測演算部２６およびmode４予測演算部２７に供給される。クラス分類部２２では、上述したように供給されたＳＤ信号ｄ１１からクラスｄ１２が分類され、分類されたクラスｄ１２は、予測係数ＲＯＭ２３へ供給される。予測係数ＲＯＭ２３では、図２に示すようなビット数を削減した予測係数ｗ_i ´が格納され、クラスｄ１２に応じて予測係数ｗ_i ´が読み出される。読み出された予測係数ｗ_i ´は、ｄ１３としてmode１予測演算部２４、mode２予測演算部２５、mode３予測演算部２６およびmode４予測演算部２７に供給される。
【００２６】
mode１予測演算部２４では、上述したようにＳＤ信号ｄ１１と予測係数ｗ_i ´とから予測値が求められ、求められた予測値に対してゲイン補正が行われる。ゲイン補正が行われた最終的な予測値は、ＨＤ信号ｄ１４として選択部２８へ供給される。mode２予測演算部２５、mode３予測演算部２６およびmode４予測演算部２７でも同様にして最終的な予測値がＨＤ信号ｄ１５、ｄ１６およびｄ１７として選択部２８へ供給される。選択部２８では、供給されたＨＤ画素の直列化が行われ、出力端子２９からＨＤ信号ｄ１８として出力される。このmode１予測演算部２４、mode２予測演算部２５、mode３予測演算部２６およびmode４予測演算部２７は、図１に示す予測演算部４と同様の構成である。
【００２７】
次に、この発明を適用した２次元セパラブルのアップコンバータの構成を図９に示す。入力端子３１から供給されるＳＤ信号ｄ２１がクラス分類部３２、垂直予測演算部３４および３５へ供給される。クラス分類部３２では、上述したように供給されたＳＤ信号ｄ２１からクラスｄ２２が分類され、分類されたクラスｄ２２は、垂直予測係数ＲＯＭ３３および水平予測係数ＲＯＭ３６へ供給される。垂直予測係数ＲＯＭ３３では、図２に示すようなビット数を削減した予測係数ｗ_i ´が格納され、クラスｄ２２に応じて予測係数ｗ_i ´が読み出される。読み出された予測係数ｗ_i ´は、ｄ２３として垂直予測演算部３４および３５へ供給される。
【００２８】
垂直予測演算部３４および３５では、ＳＤ信号ｄ２１と予測係数ｄ２３とから２本の走査線データが生成される。例えば、垂直予測演算部３４において、図１１に示すmode１用およびmode２用の予測値が生成され、垂直予測演算部３５において、mode３用およびmode４用の予測値が生成される。生成されたmode１用およびmode２用の予測値ｄ２４は、垂直予測演算部３４から水平予測演算部３７へ供給され、mode３用およびmode４用の予測値ｄ２５は、垂直予測演算部３３から水平予測演算部３８へ供給される。
【００２９】
クラスｄ２２が供給された水平予測係数ＲＯＭ３６では、垂直予測係数ＲＯＭ３３と同様にビット数を削減した予測係数ｗ_i ´が格納され、クラスｄ２２に応じて予測係数ｗ_i ´が読み出される。読み出された予測係数ｗ_i ´は、ｄ２６として水平予測演算部３７および３８へ供給される。水平予測演算部３７では、供給されたmode１用およびmode２用の予測値ｄ２４と予測係数ｄ２６とから最終的な予測値となるＨＤ画素ｄ２７の予測が行われる。同様に、水平予測演算部３８では、供給されたmode３用およびmode４用の予測値ｄ２５と予測係数ｄ２６とから最終的な予測値となるＨＤ画素ｄ２８の予測が行われる。予測されたＨＤ画素ｄ２７およびｄ２８は、選択部３９へ供給される。選択部３９では、供給されたＨＤ画素の直列化が行われ、出力端子４０からＨＤ信号ｄ２９として出力される。垂直予測演算部３４、３５および水平予測演算部３７、３８は、図１に示す予測演算部４と同様の構成である。
【００３０】
このように、図８および図９に示す信号変換装置では、ゲート数（回路量）を削減したアップコンバージョンが可能となる。すなわち、この発明は、アップコンバータにのみ適用されるものではなく、クラス分類適応処理が適用される他の信号変換装置、例えば間引き画素の補間（サブサンプリング）、階層符号化の他の階層の予測、ノイズ除去（Ｎ／Ｓ改善）、Ｙ／Ｃ分離、クロマキーのキー信号の生成、ビット数変換（８ビットから１０ビットへの変換）、エラー修整、ＤＰＣＭによる予測値の生成、電子ズーム（拡大したときの画素補間）などに適用することができる。
【００３１】
ここで、この実施例で用いられるクラス分類適応処理を簡単に説明する。このクラス分類適応処理とは、入力信号の特徴に基づき入力信号をいくつかのクラスに分類し、予め用意された適切な適応処理をクラス毎に実行し所望の出力値を得る手法である。まず、クラス分類法の例としては、入力信号（ＳＤ信号）に対して、クラス生成タップを設定し、入力信号のレベル分布のパターンによりクラスを生成する手法が挙げられる。信号波形のクラス生成法としては、次の例などが提案されている。
【００３２】
１）ＰＣＭ（Pluse Code Modulation ）データを直接使用する方法
２）ＡＤＲＣ（Adaptive Dynamic Range Coding ）を適用する方法
３）ＤＰＣＭ（Differential PCM）を適用する方法
４）ＢＴＣ（Block Trancation Coding ）を適用する方法
５）ＶＱ（Vector Quantization ）を適用する方法
６）周波数領域クラス（ＤＣＴ（Discrete Cosine Transform ）、アダマール変換、フーリエ変換その他）を適用する方法
【００３３】
ＰＣＭデータを直接使用する場合、クラス分類用に８ビットデータを７タップ使用すると、２⁵⁶という膨大な数のクラスに分類される。信号波形の特徴を掴むという意味では理想的であるが、回路上の負担は大きく、実用上問題である。そこで実際は、ＡＤＲＣなどを適用しクラス数の削減を図る。ＡＤＲＣは、信号圧縮技術として開発された手法であるが、クラス表現に適している。基本的には、再量子化処理であり式（４）で示される。
【００３４】
ｃ_i ＝（ｘ_i −ＭＩＮ）／（ＤＲ／２^k ） （４）
ただし、ｃ_i ：ＡＤＲＣコード
ｘ_i ：入力画素値
ＭＩＮ：近傍領域内最小値
ＤＲ：近傍領域内ダイナミックレンジ
ｋ：再量子化ビット数
【００３５】
注目画素近傍の数タップに対し式（４）で定義されるＡＤＲＣを用いて生成されるＡＤＲＣコードに基づきクラス分類を行う。例えば、７画素データに対し、１ビットの再量子化を実行する１ビットＡＤＲＣを適用すると、７画素から定義されるダイナミックレンジに基づき、それらの最小値を除去した上で、７タップのデータを適応的に１ビット量子化する。その結果、７画素データを７ビットで表現することになり、１２８クラスに削減することが可能となる。他に上述した圧縮技術として一般的なものをクラス分類法として用いることが提案されている。また、クラス分類の性能を更に向上させるため、入力信号のアクティビティーも考慮した上でクラス分類が行われることがある。
【００３６】
アクティビティーの判定法としては、クラス分類法にＡＤＲＣを使用した場合、ダイナミックレンジを用いることが多い。また、ＤＰＣＭならば差分絶対値和、ＢＴＣのときは標準偏差の絶対値などが用いられる。このときには、アクティビティーによる分類結果毎にＡＤＲＣクラス分類などを行うことになる。また、学習過程において、アクティビティーの小さいデータを学習対象から外す。この理由は、アクティビティーの小さい部分は、ノイズの影響が大きく、本来のクラスの予測値から外れることが多い。それを学習に入れると予測精度が低下する。これを避けるため、学習においては、アクティビティーの小さいデータを除外する。
【００３７】
次に、クラス分類適応処理の適応処理について説明する。適応処理には、予測法と重心法の２種類が提案されている。この実施例では、予測法のみを用いるために予測法を用いたクラス分類適応処理について述べる。予測法は、学習により予めクラス毎に用意された予測係数を用いた積和演算により、最適予測値を生成する手法である。例えば、注目画素を含む近傍の９個のＳＤ画素より予測タップを形成し、予測値を生成する予測式の例を式（５）に示す。
【００３８】
【数３】

ただし、ｘ’：予測値
ｘ_i ：入力画素値
ｗ_i ：予測係数
【００３９】
一般に、予測法を用いたクラス分類適応処理の構成例は、上述した図１で表される。
【００４０】
ここで、予測法で用いられる予測係数ＲＯＭに格納される予測係数は、予め学習により生成しておく。この学習方法について述べる。式（５）の線形一次結合モデルに基づく予測係数を最小自乗法により生成する一例を示す。最小自乗法は、次のように適用される。一般化した例として、Ｘを入力データ、Ｗを予測係数、Ｙを予測値として次の式（６）を考える。
【００４１】
観測方程式；ＸＷ＝Ｙ （６）
【数４】

【００４２】
上述の観測方程式により収集されたデータに最小自乗法を適用する。式（５）の例においては、ｎ＝９、ｍが学習データ数となる。式（６）の観測方程式をもとに、式（８）の残差方程式を考える。
【００４３】
残差方程式；
【数５】

【００４４】
式（８）の残差方程式から、各ｗ_i の最確値は、
【数６】

を最小にする条件が成り立つ場合と考えられる。すなわち、次の式（９）の条件を考慮すれば良いわけである。
【００４５】
【数７】

【００４６】
式（９）のｉに基づくｎ個の条件を考え、これを満たすｗ₁ 、ｗ₂ 、・・・ｗ_n を算出すれば良い。そこで、残差方程式（８）から式（１０）が得られる。
【００４７】
【数８】

【００４８】
式（９）と式（６）により式（１１）が得られる。
【００４９】
【数９】

【００５０】
そして、式（８）および式（１１）から次の正規方程式（１２）が得られる。
【００５１】
【数１０】

【００５２】
式（１２）の正規方程式は、未知数の数ｎと同じ数の方程式を立てることが可能であるので、各ｗ_i の最確値を求めることができる。そして、掃き出し法（Gauss-Jordanの消去法）を用いて連立方程式を解く。この連立方程式が解かれることよって、クラス毎に予測係数が求められる。この予測係数のビット数が削減されてＲＯＭなどの記憶媒体に格納される。この格納されたＲＯＭは、予測係数ＲＯＭとして使用される。
【００５３】
次に、上述した予測係数ＲＯＭに記憶される予測係数の学習の一例を図１０のフローチャートを用いて説明する。このフローチャートは、ステップＳ１から学習処理の制御が始まり、ステップＳ１の学習データ形成では、例えば１フレームの中の８ビットの画素データとそれに対応する１０ビットの画素データとから学習データが形成される。フィールド内またはフレーム内の周辺画素の値が学習データとして採用される。注目画素の真値と複数の周辺画素の値とが一組の学習データである。
【００５４】
ここで、例えばＡＤＲＣを使用する場合、周辺画素で構成されるブロックのダイナミックレンジが所定のしきい値より小さいもの、すなわちアクティビティーの低いものは、学習データとして扱わない制御がなされる。アクティビティーが低いものは、ノイズの影響を受けやすく、正確な学習結果が得られないおそれがあるからである。ステップＳ２のデータ終了では、入力された全データ、例えば１フレームのデータの処理が終了していれば、ステップＳ５の予測係数決定へ制御が移り、終了していなければ、ステップＳ３のクラス決定へ制御が移る。
【００５５】
ステップＳ３のクラス決定は、上述のように、フィールド内またはフレーム内の所定の８ビットの画素データに基づいたクラス決定がなされる。ステップＳ４の正規方程式生成では、上述した式（９）の正規方程式が作成される。全データの処理が終了後、ステップＳ２のデータ終了から制御がステップＳ５に移る。このステップＳ５の予測係数決定では、この正規方程式の行列解法を用いて解いて、予測係数を決める。ステップＳ６の予測係数ストアでは、ビット数の削減処理を行った後、予測係数をメモリにストアし、この学習のフローチャートが終了する。
【００５６】
【発明の効果】
また、この発明に依れば、予測係数のビット数を削減しているのでＳＤ信号からＨＤ信号へのアップコンバージョンなどの信号変換装置のゲート数（回路量）を削減することができ、さらにコストを削減することができ、また消費電力を削減することができる。然も、この発明は、ゲイン補正を行っているのでビット数を削減した予測係数を使用しても画質劣化を防止することができる。
【図面の簡単な説明】
【図１】この発明が適用される信号変換装置の一実施例である。
【図２】この発明が適用されるクラス毎にビット数を削減した予測係数を格納した一例である。
【図３】この発明が適用されるビット数を削減した予測係数を説明するための略線図である。
【図４】この発明が適用される補正部の一実施例である。
【図５】ＬＵＴの説明に用いる略線図である。
【図６】この発明が適用される補正部の他の実施例である。
【図７】この発明が適用されるビット数を削減した予測係数のゲイン補正を行う定数を格納した一例である。
【図８】この発明が適用される２次元ノンセパラブルの信号変換装置の一例である。
【図９】この発明が適用される２次元セパラブルの信号変換装置の一例である。
【図１０】この発明に適用される予測法の予測係数を学習する一例を示すフローチャートである。
【図１１】ＳＤ画素とＨＤ画素の説明に用いる略線図である。
【図１２】２次元ノンセパラブルフィルタの信号変換装置の一例である。
【図１３】２次元セパラブルフィルタの信号変換装置の一例である。
【符号の説明】
２・・・クラス分類部、３・・・予測係数ＲＯＭ、４・・・予測演算部、５・・・乗算器、６・・・補正部

Claims (4)

1. 第１の画像信号を、より解像度の高い第２の画像信号に変換する信号変換装置において、
   上記第１の画像信号の所定数の画素値のレベル分布のパターンに応じてクラス分類を行うクラス分類手段と、
   上記クラス分類されたクラス毎に予め学習により獲得され、所定のビット数となるようにビット数が制限された予測係数値が格納された記憶手段と、
   上記記憶手段と結合され、上記クラスに応じて上記記憶手段から供給された上記予測係数値と、注目画素を含む近傍の複数の上記第１の画像信号との積和演算から上記第２の画像信号を出力する演算手段と、
   クラス毎の予測係数値の総和が１となる予測係数値により上記積和演算をした場合の出力と同様の値となるように、上記第２の画像信号に対して所定の定数を乗算することによりゲイン補正を行う補正手段と
   からなることを特徴とする信号変換装置。
2. 請求項１に記載の信号変換装置において、
   上記補正手段は、
   クラス毎の予測係数値の総和が１となる予測係数値により上記積和演算をした場合の予測値が、予め上記クラス毎に上記第２の画像信号に対応してルックアップテーブルに格納され、上記クラス毎に上記第２の画像信号に応答して上記ルックアップテーブルから上記予測値を読み出すことを特徴とする信号変換装置。
3. 請求項１に記載の信号変換装置において、
   上記補正手段は、
   予め上記クラス毎の定数がメモリに格納され、上記メモリから上記クラスに対応する定数を読み出し、上記読み出された定数と上記第２の画像信号とを乗じ、クラス毎の予測係数値の総和が１となる予測係数値により上記積和演算をした場合の出力と同様の値となるようにゲインを補正することを特徴とする信号変換装置。
4. 第１の画像信号を、より解像度の高い第２の画像信号に変換する信号変換方法において、
   上記第１の画像信号の所定数の画素値のレベル分布のパターンに応じてクラス分類を行うステップと、
   上記クラス分類されたクラス毎に予め学習により獲得され、所定のビット数となるようにビット数が制限された予測係数値を記憶手段に格納するステップと、
   上記クラスに応じて上記記憶手段から供給された上記予測係数値と、注目画素を含む近傍の複数の上記第１の画像信号との積和演算から上記第２の画像信号を出力するステップと、
   クラス毎の予測係数値の総和が１となる予測係数値により上記積和演算をした場合の出力と同様の値となるように、上記第２の画像信号に対して所定の定数を乗算することによりゲイン補正を行うステップと
   からなることを特徴とする信号変換方法。

Images