JP3847419B2 - The liquid crystal display device - Google Patents

The liquid crystal display device Download PDF

Info

Publication number
JP3847419B2
JP3847419B2 JP17737997A JP17737997A JP3847419B2 JP 3847419 B2 JP3847419 B2 JP 3847419B2 JP 17737997 A JP17737997 A JP 17737997A JP 17737997 A JP17737997 A JP 17737997A JP 3847419 B2 JP3847419 B2 JP 3847419B2
Authority
JP
Japan
Prior art keywords
liquid crystal
wiring
pixel electrode
counter electrode
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17737997A
Other languages
Japanese (ja)
Other versions
JPH1124095A (en
Inventor
雄三 大土井
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP17737997A priority Critical patent/JP3847419B2/en
Publication of JPH1124095A publication Critical patent/JPH1124095A/en
Application granted granted Critical
Publication of JP3847419B2 publication Critical patent/JP3847419B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、TV、モニタ、ノート型パーソナルコンピュータ、携帯端末等に用いられる液晶表示装置に関するものである。 The present invention TV, monitor, laptop computer, a liquid crystal display device used in a portable terminal or the like.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
近年、直視型の液晶表示装置として、高画質が得られるという点から、画素毎にアモルファスSi(以下a−Siと記す)または多結晶Si(以下Poly−Siと記す)からなる薄膜トランジスタ(以下TFTと称す)を設け、このスイッチング動作により画素電極に電圧を印加し、液晶を駆動するアクティブマトリクス型の液晶表示装置が多く使用されるようになった。 Recently, as a direct-viewing type liquid crystal display device, from the viewpoint of high image quality is obtained, (hereinafter referred to as a-Si) Amorphous Si for each pixel or polycrystalline consists Si (hereinafter referred to as Poly-Si) thin film transistors (hereinafter TFT the as referred) provided, this voltage is applied to the pixel electrode by the switching operation, it has become an active matrix type liquid crystal display device for driving the liquid crystal is widely used.
アクティブマトリクス型の液晶表示装置としては、液晶に印加する電界の方向を基板面に垂直な方向とするTN(Twisted Nematic)表示方式が主に採用されている。 The active matrix liquid crystal display device, TN (Twisted Nematic) display mode the direction of the electric field applied to the liquid crystal and the direction perpendicular to the substrate surface is mainly adopted. 近年、広視野角を実現する技術として、液晶に印加する電界の方向を基板面にほぼ平行な方向とするIPS(In-Plane Switching )方式の液晶表示装置が開発された。 Recently, as a technique for realizing a wide viewing angle, IPS to a direction substantially parallel to the direction of the electric field applied to the liquid crystal to the substrate surface (In-Plane Switching) mode liquid crystal display device have been developed.
【0003】 [0003]
図4は、特開平7−36058号公報に示されたIPS方式の液晶表示装置のTFTアレイ平面図である。 Figure 4 is a TFT array plan view of an IPS liquid crystal display device shown in JP-A-7-36058. 図において、1はAl、Cr、Ta、Mo、W、Ti、Zr、Cuおよびその合金等の導体からなるゲート配線、2はゲート配線1と同時形成された対向電極、3は対向電極2と接続した共通配線、4はスイッチング素子を形成するためのa−Si、poly−Si等からなるTFT部分、5はAl、Cr、Ta、Mo、W、Ti、Zr、Cuおよびその合金等の導体からなるソース配線、6はソース配線5と同時形成された画素電極、7は共通配線3と画素電極6の間に絶縁層を挟んで形成された液晶駆動電圧保持用の保持容量部分、8は液晶分子をそれぞれ示す。 In FIG, 1 is Al, Cr, Ta, Mo, W, Ti, Zr, gate wiring made of a conductor such as Cu and its alloys, 2 denotes a gate wiring 1 simultaneously formed counter electrode 3 and the counter electrode 2 common wiring connected, is a-Si, TFT portion consisting poly-Si or the like for forming the switching element 4, 5 Al, Cr, Ta, Mo, W, Ti, Zr, Cu and conductor alloy thereof a source wiring formed of source wiring 5 formed simultaneously with pixel electrodes 6, 7 holding capacitor portion for driving the liquid crystal voltage holding formed by sandwiching an insulating layer between the common wiring 3 and the pixel electrode 6, 8 It shows a liquid crystal molecule, respectively.
【0004】 [0004]
IPS方式では、画素電極6と対向電極2が同じ基板上に形成されており、液晶8に印加される電界は基板面にほぼ平行な方向となり、液晶分子は面内回転する。 The IPS mode, and the pixel electrode 6 and the counter electrode 2 are formed on the same substrate, the electric field applied to the liquid crystal 8 becomes substantially parallel to the substrate surface, liquid crystal molecules are rotated in a plane. 画素電極6、対向電極2上では、液晶分子に水平方向の電界がかからないため、液晶分子は回転しない。 Pixel electrodes 6, on the counter electrode 2, since not applied horizontal electric field to the liquid crystal molecules, the liquid crystal molecules does not rotate. すなわち、IPS方式では原理的に、画素電極6、対向電極2が透明である必要はない。 That is, in principle in the IPS mode, the pixel electrode 6, counter electrode 2 need not be transparent. 従って、本従来例では、製造工程を簡略化するために、対向電極2はゲート配線1、共通配線3と、画素電極6はソース配線5とそれぞれ同一部材で同時形成している。 Thus, in this conventional example, in order to simplify the manufacturing process, the counter electrode 2 are gate line 1, the common wiring 3, the pixel electrode 6 are simultaneously formed in each the same members as the source line 5. 従来のTN方式では、ゲート配線、ソース配線とは別に、ITO(In、Snの酸化物)等の透明な導電性酸化膜からなる画素電極、カラーフィルタ基板の対向電極形成が必要であったが、IPS方式では、透明な画素電極、対向電極形成の2工程を省略でき、製造工程が大幅に削減できる利点がある。 In the conventional TN mode, the gate wiring, apart from the source wiring, ITO transparent conductive oxide film pixel electrode made of such (In, oxides of Sn), but the counter electrode formed of the color filter substrate were required in the IPS mode, a transparent pixel electrode, can be omitted two steps of the counter electrode formation, there is an advantage that the manufacturing steps can be greatly reduced.
【0005】 [0005]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
IPS方式の液晶表示装置では、画素電極6および対向電極2は透明である必要はないため、従来のTN方式で使用されているITO等の透明な導電性酸化膜は必要としない。 In the liquid crystal display device of IPS mode, it is not necessary pixel electrode 6 and the counter electrode 2 is transparent, transparent conductive oxide film such as ITO used in the conventional TN mode is not required. よって、液晶表示パネルと駆動回路を接続する液晶パネル周辺に設けられた接続端子はゲート配線1、ソース配線5および共通配線3の構成部材からなっていた。 Therefore, connection terminals provided on the periphery the liquid crystal panel that connects the liquid crystal display panel driving circuit the gate line 1, consisted components of the source lines 5 and the common wiring 3. ところが、一般に、液晶表示パネルと駆動回路ICの搭載されたTCP(Tape Carrier Package)との接続には、熱圧着性の異方性導電フィルムが使用されており、この接続信頼性に関しては、従来のTN方式の接続端子で使用されているITO等の透明導電性酸化膜との接続信頼性が最も確立されている。 However, in general, to connect the onboard TCP of the liquid crystal display panel driving circuit IC (Tape Carrier Package), anisotropic conductive film of a heat bondable have been used, with respect to the connection reliability, conventional the reliability of connection between the transparent conductive oxide film of ITO or the like of the TN mode being used in the connection terminal is most established. ITO等の導電性酸化膜より構成される接続端子は、もともとが酸化膜であるため、Al、Cr、Cu等の金属膜端子と異なり、表面酸化による腐食、導電性低下、密着力低下等の心配が少ないという利点がある。 Since the connection terminal composed of a conductive oxide film such as ITO is originally oxide film, Al, Cr, unlike the metal film terminals such as Cu, corrosion due to surface oxidation, conductive lowered, the adhesion of such reduction there is an advantage that the worry is small. 従って、接続端子がゲート配線1、ソース配線5および共通配線3等の部材からなり、ITO等の導電性酸化膜以外の場合は、新たな接続条件出し、信頼性等を確立しなければならないという問題があった。 Thus, the connection terminal is a gate wiring 1, consists member such as a source line 5 and the common wiring 3, because otherwise the conductive oxide film such as ITO, issued new connection conditions, must establish the reliability, etc. there was a problem.
【0006】 [0006]
また、接続端子を、ゲート配線1、ソース配線5および共通配線3の構成部材とは別に、ITO等の導電性酸化膜で形成する場合には、接続端子形成だけのために導電性酸化膜の形成、写真製版、エッチング等の製造工程が増加するという問題があった。 Further, a connection terminal, a gate line 1, apart from the components of the source line 5 and the common wiring 3, in the case of forming a conductive oxide film of ITO or the like, the conductive oxide film only for connecting terminals formed forming, photolithographic manufacturing process such as etching is disadvantageously increased.
さらに、ゲート配線1、ソース配線5および共通配線3のいずれかをITO等の透明な導電性酸化膜で形成した場合、接続端子をこれと同じ導電性酸化膜で形成すれば、信頼性に問題はなく、製造工程の増加もないが、ITO等の導電性酸化膜は一般に電気抵抗が大きいため配線抵抗が大きくなり、信号遅延等の問題が生じるため、例えば10型以上の大型パネルには使用できないという問題があった。 Further, the gate line 1, if any of the source lines 5 and the common wiring 3 are formed of a transparent conductive oxide film such as ITO, by forming the connection terminals in the same conductive oxide film and this, reliability problems but is not an increase in the manufacturing process, a conductive oxide film such as ITO is generally the wiring resistance increases because the electric resistance is large, use is a problem of signal delay or the like occurs, for example, a large panel of more than 10 type there is a problem that can not be.
【0007】 [0007]
本発明は、上記のような問題点を解消するためになされたもので、液晶表示パネルと駆動回路との接続信頼性が従来のTN方式のパネルと同様に高く、かつ製造工程の増加が少なく、大型パネルまで対応可能なIPS方式の液晶表示装置を提供することを目的とする。 The present invention has been made to solve the above problems, like the panel connection reliability conventional TN mode and a liquid crystal display panel and the driving circuit increases, and an increase in manufacturing steps reduced , and to provide a liquid crystal display device adaptable IPS system to large panels.
【0008】 [0008]
【課題を解決するための手段】 In order to solve the problems]
この発明に係わる液晶表示装置は、基板上に配置された複数本のゲート配線とソース配線の各交点に設けられた薄膜トランジスタに接続された画素電極と、画素電極との間に絶縁膜を挟んで保持容量を形成する共通配線と、画素電極と平行に配置され、共通配線に接続された対向電極と、基板周辺部に配置され、ゲート配線、ソース配線および共通配線と各々の駆動回路を接続する接続端子と、これらを形成した基板と対向基板との間に配向膜を介して挟持された液晶を備え、画素電極と対向電極との間に電圧を印加し、基板面にほぼ平行に電界を発生させ、液晶を面内応答させる液晶表示装置であって、画素電極および対向電極は、ゲート配線、ソース配線および共通配線とは異なる層に形成され、少なくとも画素電極および対向電極のい The liquid crystal display device according to the present invention includes a pixel electrode connected to the thin film transistor provided in each intersection of the plurality of gate and source lines disposed on the substrate, sandwiching an insulating film between the pixel electrode a common wiring to form a storage capacitor is arranged in parallel with the pixel electrode, for connecting the counter electrodes connected to a common wiring are arranged on the substrate peripheral portion, the gate wiring, the driving circuit of each source line and the common line a connection terminal, comprising a liquid crystal sandwiched with the alignment film between the forming the substrate and the counter substrate them, a voltage is applied between the pixel electrode and the counter electrode, an electric field substantially parallel to the substrate surface is generated, a liquid crystal liquid crystal display device to respond in-plane, the pixel electrode and the counter electrode, a gate wiring is formed on the layer different from the source wiring and the common wiring, have at least the pixel electrode and the counter electrode れかは導電性酸化膜を含む積層膜で構成され、かつ、接続端子は、上記積層膜で形成され、接続端子表面を導電性酸化膜とするものである。 Re or is constituted by laminated films including a conductive oxide film, and the connecting terminals are made form the above stacked film, a connection terminal surface intended to be conductive oxide film.
【0009】 [0009]
また、画素電極および対向電極は、ゲート配線および共通配線よりも上層に形成されるものである。 Further, the pixel electrode and the counter electrode is to be formed in an upper layer than the gate wiring and the common wiring.
【0010】 [0010]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
参考例 1. Reference Example 1.
以下、この発明の参考例 1を図について説明する。 It will be described below in Reference Example 1 of the present invention with reference to FIG. 図1は、本発明の参考例 1である液晶表示装置のTFTアレイ平面図である。 Figure 1 is a TFT array plan view of a liquid crystal display device is a reference example 1 of the present invention. 図において、1はAl、Cr、Ta、Mo、W、Ti、Zr、Cuおよびその合金等の導体からなるゲート配線、2はゲート配線1と同時形成され、後述の画素電極61と平行に配置された対向電極、3は対向電極2と接続され、後述の画素電極61との間に絶縁膜を挟んで保持容量を形成する共通配線、4はゲート配線1と後述のソース配線51との各交点に設けられ、スイッチング素子を形成するa−Si、poly−Si等からなるTFT部、51はCr、Ta、Mo、W、Ti、Zr、Cu、Pt、またはこれらの組み合わせからなる合金あるいはAlにこれらを添加したAl合金等の金属膜上にITO等の導電性酸化膜を積層した構成からなるソース配線、61はTFT部4に接続され、ソース配線51と同時形成された画素電極 In FIG, 1 is Al, Cr, Ta, Mo, W, Ti, Zr, gate wiring made of a conductor such as Cu and its alloys, 2 is the gate line 1 and the simultaneous formation, parallel to the pixel electrode 61 to be described later been counter electrode, 3 is connected to the counter electrode 2, each of the common wiring, the source wiring 51 to be described later and gate wiring 1 is 4 to form a storage capacitor across the insulating film between the pixel electrodes 61 described later provided at the intersection, a-Si that forms the switching element, TFT portion consisting of poly-Si or the like, 51 Cr, Ta, Mo, W, Ti, Zr, Cu, Pt or alloys or Al a combination thereof, source wiring having the structure obtained by laminating a conductive oxide film of ITO or the like on a metal film of Al alloy prepared by adding them to, 61 is connected to the TFT 4, the pixel electrode is formed simultaneously with the source wiring 51 ある。 A.
【0011】 [0011]
さらに、100、300、500は基板周辺部に配置され、ソース配線51および画素電極61と同時形成された接続端子であり、それぞれゲート配線1、共通配線3およびソース配線51と各々の駆動回路を接続する。 Further, 100, 300, 500 are disposed on the substrate peripheral portion, a connection terminal formed simultaneously with the source wiring 51 and the pixel electrode 61, respectively gate line 1, the driving circuit of each common wiring 3 and the source wiring 51 Connecting. 101、301は接続端子100、300をそれぞれゲート配線1、共通配線3と接続するためのコンタクトホールである。 101 and 301 is a contact hole for connecting the connection terminals 100, 300 respectively gate line 1, the common wiring 3. 接続端子100、300、500表面は、すべてが導電性酸化膜になっている。 Connection terminals 100, 300, 500 surface, all is in the conductive oxide film.
参考例による液晶表示装置は、図1に示すTFTアレイ基板と対向基板との間に配向膜を介して液晶を挟持し、画素電極61と対向電極2との間に電圧を印加し、基板面にほぼ平行に電界を発生させ、液晶を面内応答させるものであり、製造工程削減のため、ソース配線51、画素電極61および接続端子100、300、500が同一材料で形成されていることを特徴とする。 The liquid crystal display device according to this reference example, a liquid crystal sandwiched with the alignment film between the TFT array substrate and the opposing substrate shown in FIG. 1, a voltage is applied between the pixel electrode 61 and the counter electrode 2, the substrate substantially parallel to an electric field is generated on the surface, which the liquid crystal to respond in a plane, for the production process reduction, the source wiring 51, pixel electrodes 61 and the connection terminals 100, 300, 500 are formed of the same material the features.
【0012】 [0012]
本参考例によるTFTアレイの製造方法を以下に説明する。 Describing a method of manufacturing a TFT array according to the present reference example below.
本参考例において、ソース配線51、画素電極61、接続端子100、300、500となる積層膜形成は、電気抵抗の低い金属膜上に導電性酸化膜を連続形成する。 In this reference example, the source wiring 51, pixel electrodes 61, the connection terminals 100, 300, 500 laminated film is continuously formed a conductive oxide layer on the lower metal film electric resistance. 例えば、Mo4000Å上に、代表的導電性酸化膜であるITOを500〜1000Å程度、連続してスパッタ形成すればよい。 For example, on Mo4000A, 500-1000 about the ITO is a representative conductive oxide film may be continuously sputtered. 写真製版工程は従来と変わりないが、注意すべき事として、露光後のフォトレジストのアルカリ現像時に、例えばITOと金属膜を積層した膜構成の場合、アルカリ現像液中の金属膜の電位がITOの電位よりも低いと、ITOに電気的腐食が発生することがある。 Photolithography process is not the same as conventional, as it should be noted, when the alkali development of the photoresist after the exposure, for example, in the case of ITO and the metal film was stacked membrane configuration, the potential of the metal film of alkali developer is ITO When lower than the potential, there is the electrical corrosion occurs of ITO. 例えば、純Alの上にITOを積層した構成の場合、アルカリ現像液中のITOの電位は、−1.3〜−1.4Vであり、純Alは−1.9Vであるため、ITOが電気的に腐食して溶けてしまう。 For example, if having a structure in which a ITO on the pure Al, the potential of the ITO of the alkali developer, an -1.3~-1.4V, because pure Al is -1.9 V, ITO is It will melt in electrical corrosion. 従って、導電性酸化膜がITOの場合、アルカリ現像液中のITOの電位よりも高い電位の金属膜を選択する必要がある。 Therefore, when the conductive oxide film is ITO, it is necessary to select a metal film a potential higher than the potential of the ITO of the alkali developer. 例えば、Crは−0.3V、Cuは−0.2V、Moは−0.6V、Taは−0.85V、Wは−0.7Vであるので、使用可能である。 For example, Cr is -0.3 V, Cu is -0.2V, Mo is -0.6 V, since Ta is -0.85 V, W is a -0.7 V, it can be used. また、純Alではなく、Alに電位の高い前記金属を添加したAl合金、例えばAl−W、Al−Mo、Al−Pt等も使用可能である。 Also, the pure Al rather, Al alloy obtained by adding high the metal potentials in Al, e.g., Al-W, Al-Mo, Al-Pt or the like can also be used.
【0013】 [0013]
次に、写真製版工程で形成したフォトレジストマスクを用いて、上記の積層膜を導電性酸化膜、金属膜の順に連続的にウェットエッチング、ドライエッチングすればよい。 Next, using a photoresist mask formed by the photolithography process, the above laminated film conductive oxide film continuously wet etching in the order of the metal film may be dry etching.
参考例では、従来の製造工程におけるソース配線51、画素電極61の形成工程に薄い導電性酸化膜を連続形成する工程と、エッチングする工程を追加するだけでよい。 In this reference example, the source wiring 51 in the conventional manufacturing process, the steps of continuously forming a thin conductive oxide film forming process of the pixel electrode 61, it is only necessary to add the step of etching. 写真製版のマスクパターンは、ソース配線51、画素電極61に加え、接続端子100、300、500を含むパターン形状に設計すればよい。 Mask pattern photolithography, the source wiring 51, in addition to the pixel electrodes 61 may be designed in a pattern shape including a connection terminal 100, 300, 500. このように、本参考例によれば、少しの製造工程の増加で、液晶表示装置の接続端子の信頼性が従来パネルと同等に確保できる効果がある。 Thus, according to the present embodiment, an increase of a bit of the manufacturing process, there is an effect that the reliability of the connection terminals of the liquid crystal display device can be secured to the equivalent to the conventional panel. また、ソース配線51は導電性酸化膜を含む積層膜で構成されているので、低抵抗な金属と積層することにより配線抵抗を低くでき、大型パネルにも対応可能である。 Further, the source wiring 51 which is configured by laminated films including a conductive oxide film, can reduce the wiring resistance by laminating a low-resistance metal, it is also available to the large panel.
【0014】 [0014]
参考例 2. Reference Example 2.
図2は、本発明の参考例 2である液晶表示装置のTFTアレイ平面図である。 Figure 2 is a TFT array plan view of a liquid crystal display device is a reference example 2 of the present invention. 図において、5はAl、Cr、Ta、Mo、W、Ti、Zr、Cuおよびその合金等の導体からなるソース配線、6はソース配線5と同時形成された画素電極、11はCr、Ta、Mo、W、Ti、Zr、Cu、Pt、またはこれらの組み合わせからなる合金あるいはAlにこれらを添加したAl合金等の金属膜上にITO等の導電性酸化膜を積層した構成からなるゲート配線、21、31はゲート配線11と同時形成された対向電極および共通配線である。 In FIG, 5 is Al, Cr, Ta, Mo, W, Ti, Zr, Cu and the source line made of a conductor of an alloy thereof, 6 source wiring 5 formed simultaneously with pixel electrodes, 11 Cr, Ta, Mo, W, Ti, Zr, Cu, Pt or the gate wiring made of formed by laminating a conductive oxide film of ITO or the like on a metal film of Al alloy prepared by adding them to the alloy or Al a combination thereof, 21 and 31 is a counter electrode and a common wiring formed simultaneously with the gate line 11. 102、302、502は、ゲート配線11、対向電極21および共通配線31と同時形成された接続端子である。 102,302,502, the gate wiring 11, a counter electrode 21 and the common wiring 31 formed simultaneously with connection terminals. 501は接続端子502とソース配線5を接続するためのコンタクトホールである。 501 denotes a contact hole for connecting the source line 5 and the connection terminal 502. 103、303、503は接続端子上の絶縁膜を除去して導電性酸化膜表面を露出するための接続端子穴である。 103,303,503 are connected terminal holes for exposing the conductive oxide film surface to remove the insulating film on the connection terminals. この接続端子穴103、303および503により、接続端子102、302、502表面は導電性酸化膜になっている。 This connection terminal holes 103,303 and 503, the connection terminals 102,302,502 surface is in a conductive oxide film. 参考例では、製造工程削減のため、ゲート配線11、対向電極21、共通配線31、接続端子102、302、502が同一材料で同時形成されている。 In this reference example, since the production process reduction, the gate wiring 11, the counter electrode 21, the common wiring 31, the connection terminals 102,302,502 it is simultaneously formed of the same material. なお、図中、同一、相当部分には同一符号を付し、説明を省略する。 Incidentally, omitted in the figure, the same, the same reference numerals are given to the corresponding parts, the explanation.
【0015】 [0015]
参考例では、従来の製造工程におけるゲート配線11、対向電極21および共通配線31の形成工程に薄い導電性酸化膜を連続形成する工程と、エッチングする工程を追加するだけでよい。 In this reference example, the gate line 11 in the conventional manufacturing process, the steps of the thin conductive oxide film is continuously formed in the formation process of the counter electrode 21 and the common line 31, it is only necessary to add the step of etching. 写真製版のマスクパターンは、ゲート配線11、対向電極21および共通配線31に加え、接続端子102、302、502を含むパターン形状に設計すればよく、上記参考例 1と同様の効果が得られる。 Mask pattern photolithography, the gate wiring 11, in addition to the counter electrode 21 and the common line 31 may be designed in a pattern shape including a connection terminal 102,302,502, the same effect as in Reference Example 1 is obtained.
【0016】 [0016]
実施の形態1. The first embodiment.
図3は、本発明の実施の形態である液晶表示装置のTFTアレイ平面図である。 Figure 3 is a TFT array plan view of a liquid crystal display device according to a first embodiment of the present invention. 図において、22、62はITO等の導電性酸化膜、またはCr、Ta、Mo、W、Ti、Zr、Cu、Pt、またはこれらの組み合わせからなる合金あるいはAlにこれらを添加したAl合金等の金属膜上にITO等の導電性酸化膜を積層した構成からなる対向電極、画素電極である。 In the figure, 22 and 62 is a conductive oxide film such as ITO or Cr, Ta, Mo, W, Ti, Zr, Cu, Pt or Al alloy prepared by adding them to the alloy or Al a combination thereof, counter electrode made of a conductive oxide film such as ITO from the structure stacked on the metal film, a pixel electrode. 対向電極22、画素電極62は同一材料で同時形成されている。 Counter electrode 22, the pixel electrode 62 are simultaneously formed of the same material. 104、304、504は画素電極62および対向電極22と同時形成された接続端子である。 104,304,504 are connection terminals formed simultaneously with the pixel electrode 62 and the counter electrode 22. 23は対向電極22と共通配線3を接続するコンタクトホール、105、305、505は接続端子104、304、504とゲート配線1、共通配線3、ソース配線5を接続するためのコンタクトホールである。 A contact hole for connecting the common wiring 3 and the counter electrode 22 is 23, 105,305,505 connection terminals 104,304,504 and the gate wiring 1, the common wiring 3, a contact hole for connecting the source line 5. 接続端子104、304、504表面は、すべてが導電性酸化膜になっている。 Connection terminals 104,304,504 surface, all is in the conductive oxide film. なお、図中、同一、相当部分には同一符号を付し、説明を省略する。 Incidentally, omitted in the figure, the same, the same reference numerals are given to the corresponding parts, the explanation.
本実施の形態において、画素電極62、対向電極22がITO等の導電性酸化膜の場合は、写真製版のマスクパターンで、画素電極62、対向電極22に加えて接続端子104、304、504を含むパターン形状に設計を変更するだけでよい。 In this embodiment, the pixel electrode 62, if the counter electrode 22 is conductive oxide film such as ITO, the mask pattern photolithographic, pixel electrodes 62, the connection terminals 104,304,504 in addition to the counter electrode 22 the pattern including only need to change the design. また、画素電極62、対向電極22がITO等の導電性酸化膜を含む積層膜の場合は、従来の製造工程における画素電極62、対向電極22の形成工程に薄い導電性酸化膜を連続形成する工程と、エッチングする工程を追加するだけでよい。 Further, the pixel electrode 62 and the counter electrode 22 in the case of a laminated film including a conductive oxide film such as ITO, formed continuously pixel electrode 62 in the conventional manufacturing process, the thin conductive oxide film forming process of the counter electrode 22 a step, it is only necessary to add the step of etching. 写真製版のマスクパターンは、画素電極62、対向電極22に加え、接続端子104、304、504を含むパターン形状に設計すればよい。 Mask pattern photolithography, the pixel electrode 62, in addition to the counter electrode 22 may be designed in a pattern shape including a connection terminal 104,304,504.
【0017】 [0017]
本実施の形態では、画素電極62および対向電極22は、ゲート配線1、ソース配線5および共通配線3とは別の膜で構成されている。 In this embodiment, the pixel electrode 62 and the counter electrode 22, the gate line 1, and a different film from the source line 5 and the common wiring 3. ゲート配線1、ソース配線5および共通配線3は電気抵抗を低減するために膜厚は厚い方が望ましいが、一方、画素電極62、対向電極22は配向膜ラビングによる液晶配向特性を良好にするために、電極による段差が少なくなるように膜厚が薄い方が望ましい。 Gate line 1, the film thickness is thicker it is desirable for the source line 5 and the common wiring 3 to reduce electric resistance, whereas, the pixel electrode 62, counter electrode 22 for improving the liquid crystal alignment property due to the orientation film rubbed , the level difference due to the electrode is reduced so that it is thinner film thickness is desirable. 画素電極62および対向電極22の長さは1画素内で短いため、電気抵抗はあまり問題にならない。 For short length of the pixel electrode 62 and the counter electrode 22 in one pixel, the electrical resistance does not become a serious problem. 従って、例えばゲート配線1、ソース配線5の膜厚2000〜4000Åに対して、画素電極62、対向電極22の膜厚は、電極の段差が少なくなるように1000Å以下の薄い膜厚とすることが可能である。 Thus, for example, the gate line 1, in the film thickness 2000~4000Å the source line 5, the pixel electrodes 62, the thickness of the counter electrode 22, be a thin film thickness 1000Å following as step of the electrode is reduced possible it is.
【0018】 [0018]
以上のように、本実施の形態によれば、少しの製造工程の増加で、液晶表示装置の接続端子の信頼性が従来パネルと同等に確保できる効果がある。 As described above, according to this embodiment, an increase in bit of the manufacturing process, there is an effect that the reliability of the connection terminals of the liquid crystal display device can be secured to the equivalent to the conventional panel. また、ゲート配線1、ソース配線5、共通配線3は金属膜で構成されているので、配線抵抗を低くでき、大型パネルにも対応できる。 Further, the gate line 1, source line 5, since the common wiring 3 is composed of a metal film, the wiring resistance can be a low, it can cope with large panels. さらに、画素電極62、対向電極22は段差が少ない薄い膜で形成できるので、液晶配向特性を良好にすることが可能である。 Further, the pixel electrode 62, since the counter electrode 22 may be formed of a thin film level difference is small, it is possible to improve the liquid crystal alignment characteristic.
【0019】 [0019]
なお、上記実施の形態では、スイッチング素子としてTFTを用いた場合について説明したが、Si基板を用い単結晶SiからなるMOSトランジスタの場合にも同様に本発明は有効である。 Although in the above-mentioned first embodiment has described the case of using a TFT as a switching element, the present invention is similarly in the case of the MOS transistor made of single-crystal Si with a Si substrate is effective.
【0020】 [0020]
【発明の効果】 【Effect of the invention】
以上のように、この発明によれば、 画素電極および対向電極をゲート配線、ソース配線および共通配線とは異なる層に形成し、少なくとも画素電極および対向電極のいずれかを導電性酸化膜を含む積層膜で形成し、かつ、接続端子を上記積層膜で形成し、接続端子表面を導電性酸化膜で構成したので、少ない製造工程の増加で、高い接続端子の信頼性が得られ、さらに、配線抵抗が低く大型パネルにも対応可能な液晶表示装置が得られる効果がある。 As described above, according to the present invention, the gate line and a pixel electrode and the counter electrode, it is formed on the layer different from the source wiring and the common wiring laminate including a conductive oxide film at least either the pixel electrode and the counter electrode forming a film, and the connection terminals form the shape in the laminated film, since it is configured to connect terminal surface with a conductive oxide film, an increase of less manufacturing steps, the reliability of high connection terminals can be obtained, furthermore, even large panels low wiring resistance has the effect of compatible liquid crystal display device can be obtained.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 この発明の参考例 1である液晶表示装置のTFTアレイを示す平面図である。 1 is a plan view showing a TFT array of the liquid crystal display device is a reference example 1 of the present invention.
【図2】 この発明の参考例 2である液晶表示装置のTFTアレイを示す平面図である。 2 is a plan view showing a TFT array of the liquid crystal display device is a reference example 2 of the present invention.
【図3】 この発明の実施の形態である液晶表示装置のTFTアレイを示す平面図である。 3 is a plan view showing a TFT array of the liquid crystal display device of the first embodiment of the present invention.
【図4】 従来の液晶表示装置のTFTアレイを示す平面図である。 4 is a plan view showing a TFT array of the conventional liquid crystal display device.
【符号の説明】 DESCRIPTION OF SYMBOLS
1、11 ゲート配線、2、21、22 対向電極、3、31 共通配線、4 TFT部、5、51 ソース配線、6、61、62 画素電極、7 蓄積容量部分、8 液晶分子、100、102、104、300、302、304、500、502、504 接続端子、23、101、105、301、305、501、505 コンタクトホール、 1,11 gate wiring, 2,21,22 counter electrode 3 and 31 common wiring, 4 TFT portion, 5 and 51 the source wiring, 6,61,62 pixel electrode, 7 a storage capacitor portion, 8 liquid crystal molecules, 100, 102 , 104,300,302,304,500,502,504 connection terminals, 23,101,105,301,305,501,505 contact hole,
103、303、503 接続端子穴。 103,303,503 connection terminal holes.

Claims (2)

  1. 基板上に配置された複数本のゲート配線とソース配線の各交点に設けられた薄膜トランジスタに接続された画素電極、 A pixel electrode connected to the thin film transistor provided at each intersection of the plurality of gate and source lines disposed on the substrate,
    上記画素電極との間に絶縁膜を挟んで保持容量を形成する共通配線、 Common wiring for forming the storage capacitor across the insulating film between the pixel electrodes,
    上記画素電極と平行に配置され、上記共通配線に接続された対向電極、 Arranged in parallel with the pixel electrode, the counter electrode connected to the common wiring,
    上記基板周辺部に配置され、上記ゲート配線、上記ソース配線および上記共通配線と各々の駆動回路を接続する接続端子、 Connection terminals disposed on the substrate peripheral portion, the gate wiring connecting the source wiring and the common wiring and each of the drive circuit,
    上記基板と対向基板との間に配向膜を介して挟持された液晶を備え、上記画素電極と上記対向電極との間に電圧を印加し、基板面にほぼ平行に電界を発生させ、上記液晶を面内応答させる液晶表示装置であって、 Comprising a liquid crystal sandwiched with the alignment film between the substrate and the counter substrate, a voltage is applied between the pixel electrode and the counter electrode, substantially parallel to an electric field is generated in the substrate surface, the liquid crystal the a liquid crystal display device to respond in a plane,
    上記画素電極および上記対向電極は、上記ゲート配線、上記ソース配線および上記共通配線とは異なる層に形成され、少なくとも上記画素電極および上記対向電極のいずれかは導電性酸化膜を含む積層膜で構成され、かつ、上記接続端子は、上記積層膜で形成され、上記接続端子表面が導電性酸化膜であることを特徴とする液晶表示装置。 The pixel electrode and the counter electrode, the gate wire, and the source wiring and the common wiring are formed in different layers, a laminated film comprising any conductive oxide film of at least the pixel electrode and the counter electrode it is configured, and the connection terminals are made form the above stacked film, a liquid crystal display device, wherein said connection terminal surface is electrically conductive oxide layer.
  2. 上記画素電極および上記対向電極は、上記ゲート配線および上記共通配線よりも上層に形成されることを特徴とする請求項1に記載の液晶表示装置。 The pixel electrode and the counter electrode, a liquid crystal display device according to claim 1, characterized in that it is formed above the gate wiring and the common wiring.
JP17737997A 1997-07-02 1997-07-02 The liquid crystal display device Expired - Fee Related JP3847419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17737997A JP3847419B2 (en) 1997-07-02 1997-07-02 The liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17737997A JP3847419B2 (en) 1997-07-02 1997-07-02 The liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH1124095A JPH1124095A (en) 1999-01-29
JP3847419B2 true JP3847419B2 (en) 2006-11-22

Family

ID=16029921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17737997A Expired - Fee Related JP3847419B2 (en) 1997-07-02 1997-07-02 The liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3847419B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627843B2 (en) * 1999-07-22 2011-02-09 株式会社半導体エネルギー研究所 Semiconductor device
JP2001257350A (en) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd Semiconductor device and its preparation method
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR20060104708A (en) 2005-03-31 2006-10-09 엘지.필립스 엘시디 주식회사 An array substrate for in-plane switching mode lcd and method of fabricating of the same
US8218120B2 (en) 2005-03-31 2012-07-10 Lg Display Co., Ltd. Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
KR101225440B1 (en) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 Liquid crystal display and fabricating method thereof
KR101264789B1 (en) * 2006-06-30 2013-05-15 엘지디스플레이 주식회사 An array substrate for in plan switching LCD and method of fabricating of the same
JP5553513B2 (en) * 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ Liquid crystal display device and manufacturing method thereof
JP5732552B2 (en) * 2014-01-27 2015-06-10 株式会社半導体エネルギー研究所 Display device

Also Published As

Publication number Publication date
JPH1124095A (en) 1999-01-29

Similar Documents

Publication Publication Date Title
EP0399846B1 (en) An active-matrix display device and a method for the production of the same
US6704085B2 (en) Liquid crystal display apparatus having superimposed portion of common signal electrode, data signal wiring and scanning wiring via insulator
JP3866783B2 (en) The liquid crystal display device
CN100592172C (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
EP0269123B1 (en) A thin film transistor array for liquid crystal display panel
JP4019697B2 (en) The liquid crystal display device
KR100271038B1 (en) A manufacturing method of shorting bar probing and electrical state and a structure of an lcd comprising the shorting bar
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
JP2616160B2 (en) Thin film field effect transistor array
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
KR100884230B1 (en) Display device
JP3098345B2 (en) A thin film transistor matrix device and manufacturing method thereof
US5914762A (en) Liquid crystal display device with improved transmittance and method for manufacturing same
JP3811810B2 (en) Fringe field switching mode liquid crystal display device
JP3276557B2 (en) The liquid crystal display device
US7859639B2 (en) Liquid crystal display device and fabricating method thereof using three mask process
JP2859093B2 (en) The liquid crystal display device
EP0661581B1 (en) Active matrix type liquid crystal display apparatus
US20050018097A1 (en) Array substrate having double-layered metal patterns and method of fabricating the same
JP2963529B2 (en) Active matrix display device
EP1621924B1 (en) Liquid crystal display and panel therefor
JP3184853B2 (en) The liquid crystal display device
JP3361278B2 (en) Reflection type liquid crystal display device and manufacturing method thereof, and manufacturing method of the circuit board
US6462800B1 (en) Electrode contact structure for a liquid crystal display device and manufacturing method thereof
US7132305B2 (en) Method of fabricating an in-plane switching liquid crystal display device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060823

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees