JP3843232B2

JP3843232B2 - Delta-sigma converter offset correction device and watt-hour meter

Info

Publication number: JP3843232B2
Application number: JP2001369419A
Authority: JP
Inventors: 健夫大平; 悦郎中山; 一憲呉; 光治今泉; 直人川島
Original assignee: Osaka Denki Co Ltd
Current assignee: Osaka Denki Co Ltd
Priority date: 2001-12-04
Filing date: 2001-12-04
Publication date: 2006-11-08
Anticipated expiration: 2021-12-04
Also published as: JP2003168976A

Description

【０００１】
【発明の属する技術分野】
本発明は、アナログ入力電圧が零のときに発生するデルタシグマ変換器のオフセット誤差を補正するデルタシグマ変換器のオフセット補正装置及びこのオフセット補正装置を具備した電力量計の改良に関するものである。
【０００２】
【従来の技術】
アナログ入力信号をデジタル信号に変換して出力するＡ／Ｄ変換器では、それに使用されるオペアンプのオフセットなどにより、アナログ入力電圧がゼロの時においてもデジタル出力信号を生じるオフセット誤差が存在する。Ａ／Ｄ変換器に発生するオフセットを補正する回路構成の一例を図１４に示す。
【０００３】
図１４において、オフセット値検出時には、クロック生成器５１により発生されるクロックパルスに同期して一定時間スイッチＳＷＡ及びＳＷＣをオフとし、スイッチＳＷＢをオンとし、Ａ／Ｄ変換器５２の入力を短絡して０Ｖ入力とし、この時得られるＡ／Ｄ変換器５２のデジタル出力を累積回路５３によりオフセット値として検出、保持する。通常の動作時においては、スイッチＳＷＡ及びＳＷＣをオンとし、スイッチＳＷＢをオフとして、減算回路５４において該オフセット値をサンプリングごとにＡ／Ｄ変換器５２の出力値から減算することにより、オフセット誤差相当分を除去したＡ／Ｄ変換結果を得ることができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の従来例では、サンプリングごとに、オフセット補正分を加減算する必要があり、処理行程が増加する分だけ消費電力が増加するほか、Ａ／Ｄ変換器５２が高分解能となるに伴って補正演算桁数が増え、回路規模が増加する。また、オフセット誤差を検出するためにＡ／Ｄ変換器５２の入力をゼロショートする必要があるので、温度、経年変動によるオフセットのドリフトに追従するには定期的に入力信号のＡ／Ｄ変換を止めて、オフセットの検出処理を行う必要がある。
【０００６】
（発明の目的）本発明の目的は、Ａ／Ｄ変換器としてデルタシグマ変換器を用いた場合に、デルタシグマ変換器の高精度の変換とオフセット除去を行うことができるデルタシグマ変換器のオフセット補正装置及び電力量計を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、アナログの入力信号をデジタル信号に変換するＡ／Ｄ変換器として用いられるデルタシグマ変換器のオフセット補正装置であって、前記入力信号を該入力信号の周期とは異なる周期で反転する入力反転手段と、前記デルタシグマ変換器の出力側で前記入力反転手段の反転を戻す出力反転手段と、該出力反転手段の出力側に設けられ、前記入力信号の周波数帯域を通すフィルター手段とを有し、前記デルタシグマ変換器の積分値及びフィードバック値の極性を、前記入力反転手段による反転直後の所定サンプリング期間反転することによって、前記デルタシグマ変換器の高精度の変換とオフセット除去を行うようにしたことを特徴とするものである。
【０００８】
また、上記目的を達成するために、本発明は、上記のデルタシグマ変換器のオフセット補正装置を備えた電力量計とするものである。
【０００９】
【発明の実施の形態】
図１は、本発明の実施の一形態である、Ａ／Ｄ変換器のオフセット補正装置の構成を示す図であり、図２は、図１の各部ａ〜ｄの波形を示す図である。
【００１０】
まず、入力反転器１は例えばＳＷ１〜ＳＷ４のオンオフにより図２（ａ）の入力信号を図２（ｂ）に示されるように周期的に反転させ、その反転した信号をＡ／Ｄ変換器２に入力する。Ａ／Ｄ変換器２の出力波形は図２（ｃ）の信号波形＋オフセットになる。（Ａ／Ｄ変換器２の出力波形はデジタル値であるので、図２（ｃ）のようにアナログ波形ではないが、ここではイメージ図として表現している）その後、出力反転器３は例えば複数の排他的ノアゲートによりＡ／Ｄ変換器２の出力信号の反転戻しを入力反転器１による反転と同周期で行う。これによって、図２（ｄ）のようにオフセット分は周期的に極性反転した波形になり、変換したい信号に関しては反転する前の入力信号を変換したことになる。
【００１１】
極性反転する周波数を、入力信号と異なる周波数にすることによって、周期的に極性反転されたオフセットは、フィルター４を用いて除去される。入力反転器１及び出力反転器３による反転は、Ａ／Ｄ変換器２のサンプリングクロックを生成するサンプリングクロック生成器５、サンプリングクロックと同期した反転クロックを生成する反転クロック生成器６、バッファ７及びインバータ８を用いて行う。なお、バッファ７及びインバータ８のハイレベルの信号によりスイッチＳＷ１〜ＳＷ４はオンとなり、ローレベルの信号によりスイッチＳＷ１〜ＳＷ４はオフとなる。
【００１２】
扱う入力信号の周波数帯域が低い場合、反転クロックの周波数を十分高くし、フィルター４としてローパスフィルターを用いて極性反転されたオフセットの除去を行う。逆に、扱う入力信号の周波数帯域が高い場合、反転クロックの周波数を十分低くし、フィルター４としてハイパスフィルターを用いて極性反転されたオフセットの除去を行う。入力信号は直流信号であっても扱うことができ、その場合の反転クロックの周波数は任意のもので良い。。
【００１３】
図１の実施形態によれば、変換動作を止めることなく、自動でオフセット補正が行うことができる。
【００１４】
図３に、Ａ／Ｄ変換器２の前段に増幅器９がある場合のブロック図を示す。入力信号が小さい場合、Ａ／Ｄ変換器２の前段に増幅器９を挿入し、信号を増幅してから、Ａ／Ｄ変換器２に入力することが必要になるが、図１及び図２で説明した回路構成を用いた場合、Ａ／Ｄ変換器２のオフセット電圧と共に、増幅器９のオフセット電圧も除去することができる。なお、ＯＰ１，ＯＰ２は演算増幅器（以下オペアンプという）、Ｒ１〜Ｒ３は抵抗である。
【００１５】
次にＡ／Ｄ変換器としてデルタシグマ変換器１０を用いた場合の本発明の他の実施形態を図４に示す。図５は用いられる反転クロックの一例を示し、図６は、デルタシグマ変換器１０の一般的な構成を示す。
【００１６】
デルタシグマ変換器１０は、積分器１０ａ、比較器１０ｂ、遅延器１０ｃ、インバータ１０ｄ，１０ｅから成り、積分器１０ａは加算器１０ｆ及び遅延器１０ｇを有する。１１は出力反転器、１２はローパスフィルターである。
【００１７】
図４に示すように、デルタシグマ変換器１０を用いた場合は出力が１ビットなので、出力反転器１１及び後段のローパスフィルター１２の回路を縮小することができる。
【００１８】
図６に示す一般的な１次のデルタシグマ変換器１０は、入力信号Ｘ（ｚ）、比較器１０ｂで発生する量子化ノイズをＱ（ｚ）、デルタシグマ変換器１０内のオフセットをＶoff とした場合、出力信号Ｙ（ｚ）は、
Y(z)=X(z)+(1-Z^-1)Q(z)+Voff （式１）
になるが、図４の場合には、図５のようにサンプリングクロックの期間をＴ０〜Ｔ７とすると、
T0〜T3区間 Y(z)=X(z)+(1-Z^-1)Q(z)+Voff （式２）
T4区間 Y(z)=X(z)+(1+Z^-1)Q(z)-Voff （式３）
T5〜T7区間 Y(z)=X(z)+(1-Z^-1)Q(z)-Voff （式４）
になる。
【００１９】
図４の構成において、オフセットはＴ０〜Ｔ３区間では「＋Ｖ off 」、Ｔ４〜Ｔ７区間では「−Ｖoff 」となり、周期的に反転するために、後段のローパスフィルター１２で除去することができる。しかし、この構成の場合、極性の切り換え直後のＴ４区間において変換誤差が生じる。
【００２０】
すなわち、式１において、出力信号における量子化ノイズは（１−Ｚ^-1）Ｑ（ｚ）のように１次差分になり、高周波成分ほどノイズが多く分布することになる。この量子化ノイズについては、必要精度まで、ローパスフィルターで除去することになる。しかし、図４の構成の場合、Ｔ４区間の量子化ノイズが式３に示すように１次差分の形にならないため、
(1+Z^-1)Q(z)-(1−Z^-1)Q(z)=2Z^-1Q(z)
の式から分かるように、「２Ｚ^-1Ｑ（ｚ）」が変換誤差として残ってしまう。したがって、高精度な変換結果が得られない。
【００２１】
上記の変換誤差を防ぎ、高精度な変換結果を得るための本発明の別の実施形態を図７に示す。
【００２２】
図７においては、積分器１０ａにスイッチＳＷ５〜ＳＷ８が挿入されている。極性反転後のＴ４区間においてワンショット回路１３のワンショット信号によりバッファ１４及びインバータ１５を介してスイッチＳＷ５，ＳＷ６をオフに、スイッチＳＷ７，ＳＷ８をオンに制御して、１サンプリング区間Ｔ４において積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）を反転させている。１０ｈはインバータである。
【００２３】
積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）は下式で表わされる。
【００２４】
S(z)=Z^-1X(z)-Z^-2Q(z)
F(z)=Z^-1X(z)+(Z^-1-Z^-2)Q(z)
また、出力信号Ｙ（ｚ）は式５で表わされる。
【００２５】
Y(z)=X(z)+S(z)-F(z)+Q(z) （式５）
Ｔ４〜Ｔ７区間において、入力反転によりＸ（ｚ）が−Ｘ（ｚ）になると、Ｑ（ｚ）は−Ｑ（ｚ）になり、入力反転と同期して出力も反転されるので、Ｙ（ｚ）は−Ｙ（ｚ）になる。また、Ｔ４区間において、ワンショット信号によるスイッチＳＷ７，ＳＷ８のオンにてＳ（ｚ）が−Ｓ（ｚ）に、Ｆ（ｚ）が−Ｆ（ｚ）にそれぞれ反転されるので、式５は、

となって、量子化ノイズは１次差分となり、出力信号Ｙ（ｚ）は結局式５と同一となる。これによって、Ｔ４区間においても出力信号Ｙ（ｚ）は式４と同じになり、変換誤差が発生しない。スイッチＳＷ５〜ＳＷ８の切替タイミングを図８に示す。
【００２６】
なお、Ｔ０区間について述べると、Ｔ０以前に反転区間があり、−Ｘ（ｚ）が入力されていたので、積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）は下式で表わされる。
【００２７】
S(z)=-Z^-1X(z)+Z^-2Q(z)
F(z)=-Z^-1X(z)+(-Z^-1+Z^-2)Q(z)
Ｔ０区間では積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）の反転が行われるので、出力信号Ｙ（ｚ）は下式で表わされる。
【００２８】

となって、量子化ノイズは１次差分となる。
【００２９】
図７のデルタシグマ変調器１０の内部構成およびワンショット回路１３は、説明用に動作をわかりやすくするために模式的に示したものに他ならない。本明細書に示す動作をするものであれば、本願の特許の請求範囲に含まれる。
【００３０】
図９に、デルタシグマ変換器１０の前段に増幅器９がある場合のブロック図を示す。入力信号が小さい場合、デルタシグマ変換器１０の前段に増幅器９を挿入し、信号を増幅してから、デルタシグマ変換器１０に入力することが必要になるが、図７で説明した回路構成を用いた場合、デルタシグマ変換器１０のオフセット電圧と共に、増幅器９のオフセット電圧も除去することができる。
【００３１】
これまでに説明したＡ／Ｄ変換器のオフセット補正装置を電力量計に用いた場合の本発明の実施形態を図１０、図１１、図１２にそれぞれ示す。
【００３２】
図１０では、負荷の電圧と電流をそれぞれ電圧センサ１６と電流センサ１７によって取り込み、Ａ／Ｄ変換器２ｖ，２ｉによるＡ／Ｄ変換後、フィルター４ｖ，４ｉを通し、電圧側と電流側を乗算器１８により乗算した電力値を後段の積分器１９にて積分し、電力量を計測する。この構成においては、増幅器９ｖ，９ｉ及びＡ／Ｄ変換器２ｖ，２ｉから発生するオフセットの補正を入力反転器１ｖ，１ｉ、出力反転器３ｖ，３ｉ及び後段のフィルター４ｖ，４ｉを用いて、電圧側、電流側それぞれ別々に行っているが、図１１に示すように片側だけにオフセット補正装置を用いるのみで全体のオフセットを除去することができる。
【００３３】
図１１の回路構成のように電圧側だけに入力反転器１及び出力反転器３を入れることにより、図１２に示すように、電圧側には▲１▼ｓｉｎ波と▲２▼周期的に反転したオフセット分、電流側には▲３▼ｓｉｎ波と▲４▼オフセットの直流が発生する。これを乗算すると▲５▼▲６▼▲７▼▲８▼の波形が発生する。乗算器１８の後に積分器１９があるため、積分すると▲６▼▲７▼▲８▼は除去され、▲５▼の電力分だけ残ることになる。
【００３４】
よって、図１１の構成の場合、Ａ／Ｄ変換後のフィルター４ｖ，４ｉは無くてもオフセットを除去することができる。但し、Ａ／Ｄ変換器として２ｖ，２ｉを用いる場合には、量子化ノイズを除去するために、フィルター４ｖ，４ｉ（ローパスフィルター）を用いる方が良い。
【００３５】
これについては、電流側のみに入れた場合についても同じ効果が得られる。
【００３６】
図１３は、Ａ／Ｄ変換器としてのデルタシグマ変換器のオフセット補正装置を用いた場合の電力量計において、電圧センサ及び電流センサとしてホール素子を用いた場合の本発明の実施形態を示すものである。
【００３７】
ホール素子２０に、測定電圧Ｖに比例したホール電流Ｉｃと、測定電流Ｉに比例した磁場Ｂを与えると、ホール素子２０の出力には測定電圧Ｖと測定電流Ｉの積に比例した電圧Ｖｈが出力される。ホール電流ＩｃをスイッチＳＷ１〜ＳＷ４で周期的に反転することで、ホール素子２０の出力は、周期的に反転した波形になる。デルタシグマ変換器１０の出力側で出力反転器１１により反転を戻すことによって、測定する電力分は元の波形に戻り、図１３の増幅器９及びデルタシグマ変換器１０のオフセット電圧は周期的に反転した波形となる。デルタシグマ変換後の積分器１９で積算することによって、オフセット電圧を除去した正確な電力量を検出することができる。
【００３８】
図４、図７、図９、図１３において用いられているデルタシグマ変換器１０は１次デルタシグマ変換器であるが、ｎ次デルタシグマ変換器を用いることができる。その場合に、フィードバック値Ｆ（ｚ）をｍ個の遅延器を通してフィードバックする構成のものでは、積分値Ｓ（ｚ）およびフィードバック値Ｆ（ｚ）を反転させる区間は１サンプリング区間ではなく、ｍサンプリング区間を必要とする。例えば、２次デルタシグマ変換器において、フィードバック値Ｆ（ｚ）が１個の遅延器を通してフィードバックされるものについては１サンプリング区間反転させればよいが、２個の遅延器を通してフィードバックされるものについては２サンプリング区間反転させることが必要になる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、Ａ／Ｄ変換器としてデルタシグマ変換器を用いた場合に、デルタシグマ変換器の高精度の変換とオフセット除去を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態である、Ａ／Ｄ変換器のオフセット補正装置の構成を示す図である。
【図２】図１の各部の波形を示す図である。
【図３】図１の実施形態の変形例をを示す図である。
【図４】本発明の実施の他の形態である、ＡＤ変換器としてデルタシグマ変換器を用いた場合のＡ／Ｄ変換器のオフセット補正装置の構成を示す図である。
【図５】本発明の実施形態におけるサンプリングクロックと反転クロックの関係の一例を示す図である。
【図６】一般的なデルタシグマ変調器の構成を示す図である。
【図７】本発明の実施の別の形態である、ＡＤ変換器としてデルタシグマ変換器を用いた場合のＡ／Ｄ変換器のオフセット補正装置の構成を示す図である。
【図８】図７の実施形態におけるスイッチＳＷ１〜ＳＷ８のオン・オフのタイミングを示す図である。
【図９】図７の実施形態の変形例をを示す図である。
【図１０】本発明の実施の別の形態である、Ａ／Ｄ変換器のオフセット補正装置を有する電力量計の構成を示す図である。
【図１１】図１０の実施形態の変形例をを示す図である。
【図１２】図１１の各部の波形を示す図である。
【図１３】本発明の実施の別の形態である、ＡＤ変換器としてデルタシグマ変換器を用いた場合のＡ／Ｄ変換器のオフセット補正装置を有する電力量計の構成を示す図である。
【図１４】従来のＡ／Ｄ変換器のオフセット補正回路の一例を示す図である。
【符号の説明】
１入力反転器
２Ａ／Ｄ変換器
３出力反転器
４フィルター
５サンプリングクロック生成器
６反転クロック生成器
１０デルタシグマ変換器
１０ａ積分器
１０ｂ比較器
１０ｃ遅延器
１０ｆ加算器
１１出力反転器
１２ローパスフィルター
１３ワンショット回路
１６電圧センサ
１７電流センサ
１８乗算器
１９積分器
２０ホール素子
ＳＷ１〜ＳＷ８スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an offset correction apparatus for a delta sigma converter that corrects an offset error of a delta sigma converter that occurs when an analog input voltage is zero, and to an improvement in a watt-hour meter including the offset correction apparatus.
[0002]
[Prior art]
In an A / D converter that converts an analog input signal into a digital signal and outputs it, there is an offset error that causes a digital output signal even when the analog input voltage is zero due to an offset of an operational amplifier used in the A / D converter. An example of a circuit configuration for correcting an offset generated in the A / D converter is shown in FIG.
[0003]
In FIG. 14, when the offset value is detected, the switches SWA and SWC are turned off for a predetermined time in synchronization with the clock pulse generated by the clock generator 51, the switch SWB is turned on, and the input of the A / D converter 52 is short-circuited. The digital output of the A / D converter 52 obtained at this time is detected and held as an offset value by the accumulating circuit 53. During normal operation, the switches SWA and SWC are turned on, the switch SWB is turned off, and the subtraction circuit 54 subtracts the offset value from the output value of the A / D converter 52 for each sampling, thereby corresponding to the offset error. An A / D conversion result with the minutes removed can be obtained.
[0004]
[Problems to be solved by the invention]
However, in the above-described conventional example, it is necessary to add / subtract the offset correction for each sampling, and the power consumption increases by the amount of increase in the processing stroke, and the A / D converter 52 becomes high resolution. The number of correction calculation digits increases and the circuit scale increases. Further, since it is necessary to zero-short the input of the A / D converter 52 in order to detect the offset error, the A / D conversion of the input signal is periodically performed to follow the offset drift due to temperature and aging fluctuations. It is necessary to stop and perform an offset detection process.
[0006]
Object of the INVENTION An object of the present invention, when using a delta-sigma converter as the A / D converter, a delta sigma converter can convert the offset removal precision of the delta-sigma converter offset It is to provide a correction device and a watt-hour meter.
[0007]
[Means for Solving the Problems]
In order to achieve the above object , the present invention provides an offset correction apparatus for a delta-sigma converter used as an A / D converter that converts an analog input signal into a digital signal, and the input signal is converted into the input signal. An input inversion means for inverting at a period different from the period, an output inversion means for returning the inversion of the input inversion means on the output side of the delta-sigma converter, and an output side of the output inversion means. High-precision of the delta-sigma converter by inverting the polarity of the integral value and feedback value of the delta-sigma converter for a predetermined sampling period immediately after inversion by the input inversion means. The conversion and the offset removal are performed .
[0008]
In order to achieve the above object , the present invention provides a watt-hour meter including the above-described offset correction device for a delta-sigma converter .
[0009]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram illustrating a configuration of an offset correction apparatus for an A / D converter according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating waveforms of the respective parts a to d in FIG.
[0010]
First, the input inverter 1 periodically inverts the input signal of FIG. 2A as shown in FIG. 2B, for example, by turning on and off SW1 to SW4, and the inverted signal is converted into an A / D converter 2. To enter. The output waveform of the A / D converter 2 becomes the signal waveform + offset of FIG. (Since the output waveform of the A / D converter 2 is a digital value, it is not an analog waveform as shown in FIG. 2C, but is represented here as an image diagram.) The exclusive NOR gate reverses the output signal of the A / D converter 2 in the same cycle as the inversion by the input inverter 1. As a result, as shown in FIG. 2D, the offset portion has a waveform whose polarity is periodically inverted, and the input signal before being inverted is converted for the signal to be converted.
[0011]
By setting the frequency for polarity inversion to a frequency different from that of the input signal, the offset whose polarity is periodically inverted is removed using the filter 4. Inversion by the input inverter 1 and the output inverter 3 includes a sampling clock generator 5 that generates a sampling clock of the A / D converter 2, an inverted clock generator 6 that generates an inverted clock synchronized with the sampling clock, a buffer 7, and This is performed using the inverter 8. The switches SW1 to SW4 are turned on by a high level signal from the buffer 7 and the inverter 8, and the switches SW1 to SW4 are turned off by a low level signal.
[0012]
When the frequency band of the input signal to be handled is low, the frequency of the inverted clock is made sufficiently high, and the offset whose polarity is inverted is removed using a low-pass filter as the filter 4. Conversely, when the frequency band of the input signal to be handled is high, the frequency of the inverted clock is sufficiently lowered, and the polarity-reversed offset is removed using a high-pass filter as the filter 4. The input signal can be handled even if it is a DC signal, and the frequency of the inverted clock in that case may be arbitrary. .
[0013]
According to the embodiment of FIG. 1, the offset correction can be automatically performed without stopping the conversion operation.
[0014]
FIG. 3 shows a block diagram in the case where the amplifier 9 is provided at the front stage of the A / D converter 2. When the input signal is small, it is necessary to insert an amplifier 9 before the A / D converter 2 to amplify the signal and then input the signal to the A / D converter 2, but in FIG. 1 and FIG. When the circuit configuration described is used, the offset voltage of the amplifier 9 can be removed together with the offset voltage of the A / D converter 2. OP1 and OP2 are operational amplifiers (hereinafter referred to as operational amplifiers), and R1 to R3 are resistors.
[0015]
Next, FIG. 4 shows another embodiment of the present invention in which a delta-sigma converter 10 is used as an A / D converter. FIG. 5 shows an example of the inversion clock used, and FIG. 6 shows a general configuration of the delta-sigma converter 10.
[0016]
The delta-sigma converter 10 includes an integrator 10a, a comparator 10b, a delay unit 10c, and

inverters

10d and 10e. The integrator 10a includes an adder 10f and a delay unit 10g. 11 is an output inverter and 12 is a low-pass filter.
[0017]
As shown in FIG. 4, when the delta-sigma converter 10 is used, since the output is 1 bit, the circuit of the output inverter 11 and the low-pass filter 12 at the subsequent stage can be reduced.
[0018]
A general first-order delta-sigma converter 10 shown in FIG. 6 has an input signal X (z), quantization noise generated by the comparator 10b as Q (z), and an offset in the delta-sigma converter 10 as Voff. The output signal Y (z) is
Y (z) = X (z) + (1-Z ^-1 ) Q (z) + Voff (Formula 1)
In the case of FIG. 4, if the period of the sampling clock is T0 to T7 as shown in FIG.
T0 ~ T3 section Y (z) = X (z) + (1-Z ^-1 ) Q (z) + Voff (Formula 2)
T4 section Y (z) = X (z) + (1 + Z ^-1 ) Q (z) -Voff (Formula 3)
T5 to T7 section Y (z) = X (z) + (1-Z ^-1 ) Q (z) -Voff (Formula 4)
become.
[0019]
In the configuration of FIG. 4, the offset is “+ V off ” in the T0 to T3 interval, and “−Voff” in the T4 to T7 interval, and can be removed by the low-pass filter 12 in the subsequent stage because it is periodically inverted. However, in the case of this configuration, a conversion error occurs in the T4 section immediately after the polarity is switched.
[0020]
That is, in Equation 1, the quantization noise in the output signal becomes a first order difference as (1-Z ⁻¹ ) Q (z), and the higher the frequency component, the more noise is distributed. This quantization noise is removed with a low-pass filter to the required accuracy. However, in the case of the configuration of FIG. 4, the quantization noise in the T4 section does not take the form of a primary difference as shown in Equation 3,
(1 + Z ^-1 ) Q (z)-(1-Z ^-1 ) Q (z) = 2Z ^-1 Q (z)
As can be seen from the equation, “2Z ⁻¹ Q (z)” remains as a conversion error. Therefore, a highly accurate conversion result cannot be obtained.
[0021]
FIG. 7 shows another embodiment of the present invention for preventing the conversion error and obtaining a highly accurate conversion result.
[0022]
In FIG. 7, switches SW5 to SW8 are inserted in the integrator 10a. In the T4 period after polarity inversion, the switches SW5 and SW6 are turned off and the switches SW7 and SW8 are turned on via the buffer 14 and the inverter 15 by the one-shot signal of the one-shot circuit 13, and the integral value is obtained in one sampling period T4. S (z) and feedback value F (z) are inverted. 10h is an inverter.
[0023]
The integral value S (z) and the feedback value F (z) are expressed by the following equations.
[0024]
S (z) = Z ^-1 X (z) -Z ^-2 Q (z)
F (z) = Z ^-1 X (z) + (Z ^-1 -Z ^-2 ) Q (z)
The output signal Y (z) is expressed by Equation 5.
[0025]
Y (z) = X (z) + S (z) -F (z) + Q (z) (Formula 5)
In the period from T4 to T7, when X (z) becomes -X (z) due to input inversion, Q (z) becomes -Q (z), and the output is also inverted in synchronization with input inversion. z) becomes -Y (z). Further, in the T4 section, when the switches SW7 and SW8 are turned on by the one-shot signal, S (z) is inverted to -S (z) and F (z) is inverted to -F (z). ,

Thus, the quantization noise becomes a first-order difference, and the output signal Y (z) is eventually the same as Equation 5. As a result, the output signal Y (z) becomes the same as that in Expression 4 even in the T4 section, and no conversion error occurs. The switching timing of the switches SW5 to SW8 is shown in FIG.
[0026]
As for the T0 interval, since there is an inversion interval before T0 and -X (z) is input, the integral value S (z) and the feedback value F (z) are expressed by the following equations.
[0027]
S (z) =-Z ^-1 X (z) + Z ^-2 Q (z)
F (z) =-Z ^-1 X (z) + (-Z ^-1 + Z ^-2 ) Q (z)
Since the integral value S (z) and the feedback value F (z) are inverted in the T0 interval, the output signal Y (z) is expressed by the following equation.
[0028]

Thus, the quantization noise becomes a primary difference.
[0029]
The internal configuration of the delta-sigma modulator 10 and the one-shot circuit 13 shown in FIG. 7 are nothing but those schematically shown for easy understanding of the operation. Any device that operates as described in this specification is included in the claims of the present application.
[0030]
FIG. 9 shows a block diagram in the case where the amplifier 9 is provided in the previous stage of the delta-sigma converter 10. When the input signal is small, it is necessary to insert the amplifier 9 in the previous stage of the delta-sigma converter 10 and amplify the signal and then input the signal to the delta-sigma converter 10. However, the circuit configuration described in FIG. When used, the offset voltage of the amplifier 9 can be removed together with the offset voltage of the delta-sigma converter 10.
[0031]
Embodiments of the present invention in the case where the offset correction apparatus for an A / D converter described so far is used for a watt-hour meter are shown in FIGS. 10, 11, and 12, respectively.
[0032]
In FIG. 10, the voltage and current of the load are captured by the voltage sensor 16 and the current sensor 17, respectively, and after A / D conversion by the A /

D converters

2v and 2i, are passed through the

filters

4v and 4i, and the voltage side and the current side are multiplied. The power value multiplied by the unit 18 is integrated by the integrator 19 in the subsequent stage, and the power amount is measured. In this configuration, the offsets generated from the

amplifiers

9v and 9i and the A /

D converters

2v and 2i are corrected using the input inverters 1v and 1i, the

output inverters

3v and 3i, and the

subsequent filters

4v and 4i. However, as shown in FIG. 11, the entire offset can be removed only by using an offset correction device on only one side.
[0033]
By inserting the input inverter 1 and the output inverter 3 only on the voltage side as in the circuit configuration of FIG. 11, as shown in FIG. 12, (1) sin wave and (2) are periodically inverted on the voltage side. Due to the offset, (3) sin wave and (4) offset direct current are generated on the current side. When this is multiplied, the waveforms of (5), (6), (7) and (8) are generated. Since there is an integrator 19 after the multiplier 18, when integrated, (6), (7), (8) are removed, and only (5) power remains.
[0034]
Therefore, in the case of the configuration of FIG. 11, the offset can be removed without the

filters

4v and 4i after A / D conversion. However, when 2v and 2i are used as A / D converters, it is better to use

filters

4v and 4i (low-pass filters) in order to remove quantization noise.
[0035]
About this, the same effect is acquired also when it puts only in the electric current side.
[0036]
FIG. 13 shows an embodiment of the present invention in which a Hall element is used as a voltage sensor and a current sensor in a watt-hour meter using an offset correction device for a delta-sigma converter as an A / D converter. It is.
[0037]
When a Hall current Ic proportional to the measurement voltage V and a magnetic field B proportional to the measurement current I are applied to the Hall element 20, a voltage Vh proportional to the product of the measurement voltage V and the measurement current I is present at the output of the Hall element 20. Is output. By periodically inverting the hall current Ic with the switches SW1 to SW4, the output of the Hall element 20 has a waveform that is periodically inverted. By returning the inversion by the output inverter 11 on the output side of the delta sigma converter 10, the power to be measured returns to the original waveform, and the offset voltages of the amplifier 9 and the delta sigma converter 10 in FIG. 13 are periodically inverted. The resulting waveform. Accumulating by the integrator 19 after the delta-sigma conversion, it is possible to detect an accurate electric energy from which the offset voltage is removed.
[0038]
Although the delta-sigma converter 10 used in FIGS. 4, 7, 9, and 13 is a first-order delta-sigma converter, an n-order delta-sigma converter can be used. In this case, in the configuration in which the feedback value F (z) is fed back through m delay devices, the interval for inverting the integral value S (z) and the feedback value F (z) is not one sampling interval, but m sampling. Requires an interval. For example, in the second-order delta-sigma converter, when the feedback value F (z) is fed back through one delay unit, it may be inverted by one sampling period, but the feedback value F (z) is fed back through two delay units. Needs to be inverted for two sampling periods.
[0039]
【The invention's effect】
As described above, according to the present invention , when a delta sigma converter is used as an A / D converter, it is possible to perform highly accurate conversion and offset removal of the delta sigma converter .
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of an offset correction apparatus for an A / D converter according to an embodiment of the present invention.
FIG. 2 is a diagram showing waveforms at various parts in FIG. 1;
FIG. 3 is a diagram showing a modification of the embodiment of FIG. 1;
FIG. 4 is a diagram illustrating a configuration of an offset correction apparatus for an A / D converter when a delta-sigma converter is used as an AD converter according to another embodiment of the present invention.
FIG. 5 is a diagram illustrating an example of a relationship between a sampling clock and an inverted clock in the embodiment of the present invention.
FIG. 6 is a diagram illustrating a configuration of a general delta-sigma modulator.
FIG. 7 is a diagram showing a configuration of an offset correction apparatus for an A / D converter when a delta-sigma converter is used as an AD converter according to another embodiment of the present invention.
8 is a diagram showing on / off timing of switches SW1 to SW8 in the embodiment of FIG. 7;
FIG. 9 is a diagram showing a modification of the embodiment of FIG.
FIG. 10 is a diagram showing a configuration of a watt-hour meter having an A / D converter offset correction device according to another embodiment of the present invention.
FIG. 11 is a diagram showing a modification of the embodiment of FIG.
12 is a diagram showing waveforms at various parts in FIG. 11;
FIG. 13 is a diagram showing a configuration of a watt-hour meter having an A / D converter offset correction device when a delta-sigma converter is used as an AD converter according to another embodiment of the present invention.
FIG. 14 is a diagram illustrating an example of an offset correction circuit of a conventional A / D converter.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Input inverter 2 A / D converter 3 Output inverter 4 Filter 5 Sampling clock generator 6 Inverted clock generator 10 Delta-sigma converter 10a Integrator 10b Comparator 10c Delayer 10f Adder 11 Output inverter 12 Low pass filter 13 One-shot circuit 16 Voltage sensor 17 Current sensor 18 Multiplier 19 Integrator 20 Hall elements SW1 to SW8 Switch

Claims

An offset correction apparatus for a delta-sigma converter used as an A / D converter that converts an analog input signal into a digital signal,
Input inversion means for inverting the input signal at a period different from the period of the input signal, output inversion means for returning the inversion of the input inversion means on the output side of the delta-sigma converter, and the output side of the output inversion means Filter means for passing the frequency band of the input signal ,
High accuracy conversion and offset removal of the delta sigma converter are performed by inverting the polarity of the integral value and feedback value of the delta sigma converter by a predetermined sampling period immediately after inversion by the input inverting means. An offset correction device for a delta-sigma converter characterized by the above.

A watt-hour meter comprising the offset correction device for a delta-sigma converter according to claim 1 .