JP5314619B2 - Hall electromotive force signal detector - Google Patents

Hall electromotive force signal detector Download PDF

Info

Publication number
JP5314619B2
JP5314619B2 JP2010034992A JP2010034992A JP5314619B2 JP 5314619 B2 JP5314619 B2 JP 5314619B2 JP 2010034992 A JP2010034992 A JP 2010034992A JP 2010034992 A JP2010034992 A JP 2010034992A JP 5314619 B2 JP5314619 B2 JP 5314619B2
Authority
JP
Japan
Prior art keywords
signal
timing
electromotive force
hall
timing control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010034992A
Other languages
Japanese (ja)
Other versions
JP2011169811A (en
Inventor
誠 片岡
茂樹 岡武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2010034992A priority Critical patent/JP5314619B2/en
Publication of JP2011169811A publication Critical patent/JP2011169811A/en
Application granted granted Critical
Publication of JP5314619B2 publication Critical patent/JP5314619B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、バイアス電流の方向を切替え可能なホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位等に応じた値の検出出力を得るホール起電力信号検出装置に関する。   The present invention relates to a Hall electromotive force signal detection apparatus that receives an output signal from a Hall element that can switch the direction of a bias current and obtains a detection output having a value corresponding to a rotational angular displacement from a reference position in a magnetic field.

近年、モータの回転軸やサーボ機構中の回転体の回転角度を測定するための装置として、磁石とホール素子を用いて非接触で回転角度を検出する方式のホール起電力信号検出装置が適用されることが多い。
この方式の装置では、回転体の回転変位に同期して変位する磁石が作る磁界によって、ホール素子に生起するホール起電力の変化をΔΣ変調器を用いた量子化処理(AD変換)を適用して検出し、該検出値に基づいて磁石の(従って、当該回転体の)回転角度を求める(例えば、非特許文献1参照)。
In recent years, Hall electromotive force signal detection devices that use a magnet and a Hall element to detect the rotation angle in a non-contact manner have been applied as devices for measuring the rotation angle of a rotating shaft of a motor or a rotating body in a servo mechanism. Often.
In this type of device, the change in Hall electromotive force generated in the Hall element by the magnetic field generated by the magnet displaced in synchronization with the rotational displacement of the rotating body is applied with a quantization process (AD conversion) using a ΔΣ modulator. And the rotation angle of the magnet (and hence the rotating body) is determined based on the detected value (see, for example, Non-Patent Document 1).

上述のようにAD変換にΔΣ変調器を用いるのは、周波数帯域を狭帯域に制限した場合に高いSNRが期待できるからである。
ホール素子に生起するホール起電力を検出する場合、ホール素子ごとに固有のオフセットをキャンセルするために、4つの端子を持つホール素子に対して、ホール素子のバイアスとして交番電流を用いる方法が採られる(例えば、非特許文献2参照)。
図7は、バイアス電流の方向を切替えてホール素子に固有のオフセットをキャンセルするための一般的な手法について説明するための図である。
図7におけるV_HALL_Pの表記は、ホール素子によるホール起電力の正極側を表しており、V_HALL_Nの表記は、同様に、負極側を表している。
As described above, the ΔΣ modulator is used for AD conversion because a high SNR can be expected when the frequency band is limited to a narrow band.
When detecting the Hall electromotive force generated in the Hall element, a method of using an alternating current as a Hall element bias for the Hall element having four terminals is employed in order to cancel a unique offset for each Hall element. (For example, refer nonpatent literature 2).
FIG. 7 is a diagram for explaining a general method for canceling an offset inherent to the Hall element by switching the direction of the bias current.
The notation V_HALL_P in FIG. 7 represents the positive side of the Hall electromotive force by the Hall element, and the notation V_HALL_N similarly represents the negative side.

図7において、「位相1」および「位相2」の表記は、バイアス電流の位相である。この場合、ホール素子に或る一の方向にバイアス電流を流す「位相1」の状態と、該一の方向と直交する方向にバイアス電流を流す「位相2」の状態とが図7には表記されていないスイッチ回路(後述する図1における第1のチョッパースイッチに相応する)によって交互に周期的に切替えられる。このようにバイアス電流を周期的に切替えることによって、ホール起電力信号およびオフセットの信号に対して切替えの周波数に応じた変調がかけられる。
このように変調がかけられたホール起電力信号およびオフセットの信号は、更に後段に設けられた図7には表記されていないスイッチ回路(後述する図1における第2のチョッパースイッチに相応する)によって交互に周期的に切替えられて復調される。
In FIG. 7, “phase 1” and “phase 2” are the phases of the bias current. In this case, FIG. 7 shows a “phase 1” state in which a bias current flows through the Hall element in a certain direction and a “phase 2” state in which a bias current flows in a direction orthogonal to the one direction. The circuit is alternately and periodically switched by an unswitched switch circuit (corresponding to a first chopper switch in FIG. 1 described later). Thus, by periodically switching the bias current, the Hall electromotive force signal and the offset signal are modulated according to the switching frequency.
The Hall electromotive force signal and the offset signal thus modulated are further supplied by a switch circuit (corresponding to a second chopper switch in FIG. 1 described later) not shown in FIG. The signals are demodulated by being alternately switched periodically.

図8は、図7を参照して説明したようにバイアス電流を切替えて変調され、更に、復調されるホール起電力およびオフセットの信号の様子を表す図である。この復調によって、ホール起電力信号はDCに復調され、一方、オフセットの信号は或る周波数で変調された波形を呈する。従って、このオフセットの信号は、フィルタで除去することができる。
しかしながら、非特許文献2に開示されているようなオフセットのキャンセル方法を採る場合には、ホール素子のバイアス電流の向きを切替える瞬間に、回路内の浮遊容量の充放電によって出力が安定しなくなり、所謂セトリングエラーを生じるという問題がある。
FIG. 8 is a diagram showing the state of Hall electromotive force and offset signals that are modulated by switching the bias current and demodulated as described with reference to FIG. By this demodulation, the Hall electromotive force signal is demodulated to DC, while the offset signal exhibits a waveform modulated at a certain frequency. Therefore, this offset signal can be removed by a filter.
However, when the offset canceling method as disclosed in Non-Patent Document 2 is adopted, at the moment of switching the direction of the bias current of the Hall element, the output becomes unstable due to charging / discharging of the stray capacitance in the circuit, There is a problem of causing a so-called settling error.

また、演算増幅器のスルーレートが不足した場合にもセトリングエラーが生じ、これらは、ゲインエラーや温度特性の悪化を招来する要因となる。
上述のような状況にあって、ホール素子のオフセットをキャンセルするためにホール素子のバイアス電流を切替える瞬間に浮遊容量に蓄積された電荷をリセットするスイッチを備え、このスイッチを作動させて浮遊容量の蓄積電荷の放電に起因するセトリングエラーを低減するようにした技術が既に提案されている(特許文献1参照)。
Further, a settling error occurs even when the slew rate of the operational amplifier is insufficient, and these cause a gain error and a deterioration of temperature characteristics.
In the situation as described above, a switch for resetting the charge accumulated in the stray capacitance at the moment of switching the bias current of the Hall device to cancel the offset of the Hall device is provided. There has already been proposed a technique for reducing settling errors caused by discharge of accumulated charges (see Patent Document 1).

特許第4303631号公報Japanese Patent No. 4303631

テキサスインスツルメンツ製 ADS1208 データシート(2nd-Order Delta-Sigma Modulator with Excitation for Hall Elements)ADS1208 data sheet from Texas Instruments (2nd-Order Delta-Sigma Modulator with Excitation for Hall Elements) R S Popovic著 Hall Effect Devices (ISBN-10:0750300965) Inst of Physics Pub Inc (1991/05)刊Published by R S Popovic, Hall Effect Devices (ISBN-10: 0750300965) Inst of Physics Pub Inc (1991/05)

しかしながら、特許文献1に開示された技術は、新たなスイッチ回路と、このスイッチ回路における切替え動作のタイミングを制御するタイミング信号生成回路が必要となる。
従って、回路規模の増大を招来することとなる。また、特許文献1には、演算増幅器のスルーレートが不足した場合に生じるセトリングエラーについては特段の言及がない。
本発明は上述のような状況に鑑みてなされたものであり、ΔΣ変調器を用いて検出信号処理を行うホール起電力信号検出装置において、セトリングエラーを効果的に抑制可能なホール起電力信号検出装置を提供することを目的とする。
However, the technique disclosed in Patent Document 1 requires a new switch circuit and a timing signal generation circuit that controls the timing of the switching operation in the switch circuit.
Therefore, the circuit scale increases. Further, Patent Document 1 does not particularly mention a settling error that occurs when the slew rate of the operational amplifier is insufficient.
The present invention has been made in view of the above situation, and in a Hall electromotive force signal detection apparatus that performs detection signal processing using a ΔΣ modulator, Hall electromotive force signal detection that can effectively suppress settling errors. An object is to provide an apparatus.

上記目的を達成するべく、以下に列挙するような技術を提案する。
(1)バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第1のスイッチ回路と、前記変調ホール起電力信号に対し前記第1のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第2のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第1のスイッチ回路における接続関係の切替え動作のタイミングを規定する第1のタイミング制御信号を生成して前記第1のスイッチ回路に供給し、前記第2のスイッチ回路における信号極性の切替え動作のタイミング規定する第2のタイミング制御信号を生成して前記第2のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は、前記第1のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅よりも大きくなるように前記第1のタイミング制御信号およびホールドタイミング信号を生成することを特徴とするホール起電力信号検出装置。
In order to achieve the above object, the following technologies are proposed.
(1) A bias current is supplied by switching the direction over time, and a Hall current having a plurality of pairs of connection ends that enables detection of Hall electromotive force is simultaneously supplied to detect a Hall electromotive force from the Hall element. Hall electromotive force signal detecting device,
A bias current source that generates a bias current and a bias current in the Hall element are switched and supplied so that the connection relationship between the bias current source and a plurality of pairs of connection ends of the Hall element is switched over time. And a first switch circuit that outputs a modulated Hall electromotive force signal in which the Hall electromotive force of the Hall element is modulated by switching the polarity in synchronization with the switching of the connection relation, and the modulated Hall electromotive force signal A second switch circuit for performing demodulation by performing a signal polarity switching operation corresponding to the switching operation in the first switch circuit to obtain a demodulated Hall electromotive force signal; and ΔΣ modulation for performing ΔΣ modulation on the demodulated Hall electromotive force signal And a first timing control signal defining the timing of the switching operation of the connection relation in the first switch circuit Supplying to the first switch circuit, generating a second timing control signal for defining the timing of the switching operation of the signal polarity in the second switch circuit, supplying the second timing control signal to the second switch circuit, and the ΔΣ modulation A timing control circuit that generates a hold timing signal that defines a timing for holding a signal to the operational amplifier in the generator and supplies the hold timing signal to the ΔΣ modulator, and the timing control circuit includes the first timing control signal Generating the first timing control signal and the hold timing signal so that a time interval between the timing defining edge portion and the timing defining edge portion of the hold timing signal is larger than a pulse width of the hold timing signal; Hall electromotive force signal detection device.

上記(1)のホール起電力信号検出装置では、バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出する。
そして、そのバイアス電流源で上記のバイアス電流を生成する。また、その第1のスイッチ回路で、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する。更にまた、その第2のスイッチ回路で、前記変調ホール起電力信号に対し前記第1のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る。また、そのΔΣ変調器で、前記復調ホール起電力信号に対しΔΣ変調をかける。更にまた、そのタイミング制御回路で、前記第1のスイッチ回路における接続関係の切替え動作のタイミングを規定する第1のタイミング制御信号を生成して前記第1のスイッチ回路に供給し、前記第2のスイッチ回路における信号極性の切替え動作のタイミング規定する第2のタイミング制御信号を生成して前記第2のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給する。そして、上記のタイミング制御回路は、前記第1のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅よりも大きくなるように前記第1のタイミング制御信号およびホールドタイミング信号を生成する。
In the Hall electromotive force signal detection device of the above (1), a bias current is supplied to a Hall element having a plurality of pairs of connection ends that are supplied by switching the direction with time and simultaneously enable detection of the Hall electromotive force. The Hall electromotive force from the Hall element is detected.
Then, the bias current is generated by the bias current source. Further, the first switch circuit switches and supplies the connection relationship between the bias current source and a plurality of pairs of connection ends of the Hall element so that the direction of the bias current in the Hall element is switched over time. At the same time, the polarity is switched in synchronization with the switching of the connection relation, and a modulated Hall electromotive force signal in which the Hall electromotive force of the Hall element is modulated is output. Furthermore, the second switch circuit performs demodulation by performing a signal polarity switching operation corresponding to the switching operation in the first switch circuit on the modulated Hall electromotive force signal to obtain a demodulated Hall electromotive force signal. The ΔΣ modulator applies ΔΣ modulation to the demodulated Hall electromotive force signal. Furthermore, the timing control circuit generates a first timing control signal that defines the timing of the connection switching operation in the first switch circuit, supplies the first timing control signal to the first switch circuit, and the second switch circuit. A second timing control signal for defining the timing of the signal polarity switching operation in the switch circuit is generated and supplied to the second switch circuit, and the timing for holding the signal to the operational amplifier in the ΔΣ modulator is defined. A hold timing signal is generated and supplied to the ΔΣ modulator. The timing control circuit may be configured such that a time interval between the timing defining edge portion of the first timing control signal and the timing defining edge portion of the hold timing signal is larger than a pulse width of the hold timing signal. A first timing control signal and a hold timing signal are generated.

(2)前記ΔΣ変調器は、スイッチトキャパシタ方式の回路構成を有することを特徴とする(1)のホール起電力信号検出装置。
上記(2)のホール起電力信号検出装置は、(1)のホール起電力信号検出装置において特に、前記ΔΣ変調器は、スイッチトキャパシタ方式の回路構成を有する。
(2) The Hall electromotive force signal detection device according to (1), wherein the ΔΣ modulator has a switched capacitor type circuit configuration.
In the Hall electromotive force signal detection device of (2), the ΔΣ modulator has a switched capacitor type circuit configuration, particularly in the Hall electromotive force signal detection device of (1).

(3)前記タイミング制御回路は、前記第1のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅の2倍になるように前記第1のタイミング制御信号およびホールドタイミング信号を生成することを特徴とする(1)乃至(2)の何れか一のホール起電力信号検出装置。
上記(3)のホール起電力信号検出装置では、(1)乃至(2)の何れか一のホール起電力信号検出装置において特に、前記タイミング制御回路は、前記第1のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅の2倍になるように前記第1のタイミング制御信号およびホールドタイミング信号を生成する。
(3) The timing control circuit is configured so that a time interval between the timing defining edge portion of the first timing control signal and the timing defining edge portion of the hold timing signal is twice the pulse width of the hold timing signal. The Hall electromotive force signal detection device according to any one of (1) to (2), wherein the first timing control signal and the hold timing signal are generated.
In the Hall electromotive force signal detection device according to (3) above, in particular, in the Hall electromotive force signal detection device according to any one of (1) to (2), the timing control circuit is configured to define the timing of the first timing control signal. The first timing control signal and the hold timing signal are generated so that the time interval between the edge portion and the timing defining edge portion of the hold timing signal is twice the pulse width of the hold timing signal.

(4)前記ΔΣ変調器は、2次のΔΣ変調器であることを特徴とする(1)乃至(3)の何れか一のホール起電力信号検出装置。
上記上記(4)のホール起電力信号検出装置では、(1)乃至(3)の何れか一のホール起電力信号検出装置において特に、前記ΔΣ変調器は、2次のΔΣ変調器である。
(4) The Hall electromotive force signal detection device according to any one of (1) to (3), wherein the ΔΣ modulator is a second-order ΔΣ modulator.
In the Hall electromotive force signal detection device of the above (4), in particular, in the Hall electromotive force signal detection device of any one of (1) to (3), the ΔΣ modulator is a second-order ΔΣ modulator.

(5)前記ΔΣ変調器は、全差動型演算増幅器を含んで構成され、前記全差動型演算増幅器はその入力部および出力部間の内部での接続関係が前記第2のタイミング制御信号に同期して切り替えられ、且つ、当該入力部に供給される前記復調ホール起電力信号が前記ホールドタイミング信号のタイミング規定エッジ部でホールドされるように構成されていることを特徴とする(1)乃至(4)の何れか一のホール起電力信号検出装置。
上記(5)のホール起電力信号検出装置では、(1)乃至(4)の何れか一のホール起電力信号検出装置において特に、前記ΔΣ変調器は、全差動型演算増幅器を含んで構成され、前記全差動型演算増幅器はその入力部および出力部間の内部での接続関係が前記第2のタイミング制御信号に同期して切り替えられ、且つ、当該入力部に供給される前記復調ホール起電力信号が前記ホールドタイミング信号のタイミング規定エッジ部でホールドされる。
(5) The ΔΣ modulator includes a fully differential operational amplifier, and the fully differential operational amplifier has an internal connection relationship between the input unit and the output unit of the second timing control signal. And the demodulated Hall electromotive force signal supplied to the input unit is held at a timing defining edge part of the hold timing signal (1) The Hall electromotive force signal detection device according to any one of (4) to (4).
In the Hall electromotive force signal detection device of (5) above, in particular, in the Hall electromotive force signal detection device of any one of (1) to (4), the ΔΣ modulator is configured to include a fully differential operational amplifier. In the fully differential operational amplifier, the internal connection relationship between the input unit and the output unit is switched in synchronization with the second timing control signal, and the demodulation hall supplied to the input unit is provided. The electromotive force signal is held at the timing defining edge portion of the hold timing signal.

(6)バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第1のスイッチ回路と、前記変調ホール起電力信号に対し前記第1のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第2のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第1のスイッチ回路における接続関係の切替え動作のタイミングを規定する第1のタイミング制御信号を生成して前記第1のスイッチ回路に供給し、前記第2のスイッチ回路における信号極性の切替え動作のタイミング規定する第2のタイミング制御信号を生成して前記第2のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は前記第1のタイミング制御信号の位相を前記第2のタイミング制御信号の位相に対して前記ホールドタイミング信号のパルス幅を超えるリード期間を持つように設定することを特徴とするホール起電力信号検出装置。
(6) A bias current is supplied to a hall element having a plurality of connection ends that are supplied with a bias current being switched over time and simultaneously capable of detecting a hall electromotive force to detect the hall electromotive force from the hall element. Hall electromotive force signal detecting device,
A bias current source that generates a bias current and a bias current in the Hall element are switched and supplied so that the connection relationship between the bias current source and a plurality of pairs of connection ends of the Hall element is switched over time. And a first switch circuit that outputs a modulated Hall electromotive force signal in which the Hall electromotive force of the Hall element is modulated by switching the polarity in synchronization with the switching of the connection relation, and the modulated Hall electromotive force signal A second switch circuit for performing demodulation by performing a signal polarity switching operation corresponding to the switching operation in the first switch circuit to obtain a demodulated Hall electromotive force signal; and ΔΣ modulation for performing ΔΣ modulation on the demodulated Hall electromotive force signal And a first timing control signal defining the timing of the switching operation of the connection relation in the first switch circuit Supplying to the first switch circuit, generating a second timing control signal for defining the timing of the switching operation of the signal polarity in the second switch circuit, supplying the second timing control signal to the second switch circuit, and the ΔΣ modulation A timing control circuit that generates a hold timing signal that defines a timing for holding a signal to the operational amplifier in the generator and supplies the hold timing signal to the ΔΣ modulator, and the timing control circuit includes a phase of the first timing control signal. Is set so as to have a read period exceeding the pulse width of the hold timing signal with respect to the phase of the second timing control signal.

上記(6)のホール起電力信号検出装置では、バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出する。
そして、そのバイアス電流源で上記のバイアス電流を生成する。また、その第1のスイッチ回路で、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する。更にまた、その第2のスイッチ回路で、前記変調ホール起電力信号に対し前記第1のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る。また、そのΔΣ変調器で、前記復調ホール起電力信号に対しΔΣ変調をかける。更にまた、そのタイミング制御回路で、前記第1のスイッチ回路における接続関係の切替え動作のタイミングを規定する第1のタイミング制御信号を生成して前記第1のスイッチ回路に供給し、前記第2のスイッチ回路における信号極性の切替え動作のタイミング規定する第2のタイミング制御信号を生成して前記第2のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給する。そして、上記のタイミング制御回路は、前記第1のタイミング制御信号の位相を前記第2のタイミング制御信号の位相に対して前記ホールドタイミング信号のパルス幅を超えるリード期間を持つように設定する。
In the Hall electromotive force signal detection apparatus of (6) above, the bias current is supplied by switching the direction over time, and at the same time, the bias current is supplied to the Hall element having a plurality of pairs of connection ends that enable detection of the Hall electromotive force. The Hall electromotive force from the Hall element is detected.
Then, the bias current is generated by the bias current source. Further, the first switch circuit switches and supplies the connection relationship between the bias current source and a plurality of pairs of connection ends of the Hall element so that the direction of the bias current in the Hall element is switched over time. At the same time, the polarity is switched in synchronization with the switching of the connection relation, and a modulated Hall electromotive force signal in which the Hall electromotive force of the Hall element is modulated is output. Furthermore, the second switch circuit performs demodulation by performing a signal polarity switching operation corresponding to the switching operation in the first switch circuit on the modulated Hall electromotive force signal to obtain a demodulated Hall electromotive force signal. The ΔΣ modulator applies ΔΣ modulation to the demodulated Hall electromotive force signal. Furthermore, the timing control circuit generates a first timing control signal that defines the timing of the connection switching operation in the first switch circuit, supplies the first timing control signal to the first switch circuit, and the second switch circuit. A second timing control signal for defining the timing of the signal polarity switching operation in the switch circuit is generated and supplied to the second switch circuit, and the timing for holding the signal to the operational amplifier in the ΔΣ modulator is defined. A hold timing signal is generated and supplied to the ΔΣ modulator. The timing control circuit sets the phase of the first timing control signal so as to have a read period exceeding the pulse width of the hold timing signal with respect to the phase of the second timing control signal.

ホール素子によるホール起電力信号を検出するに際して、セトリングエラーを効果的に抑制可能なホール起電力信号検出装置を実現することができる。   When detecting the Hall electromotive force signal by the Hall element, it is possible to realize a Hall electromotive force signal detection device capable of effectively suppressing settling errors.

本発明の一つの実施の形態であるホール起電力信号検出装置を表す機能ブロック図である。It is a functional block diagram showing the Hall electromotive force signal detection apparatus which is one embodiment of this invention. 図1のホール起電力信号検出装置に適用される2次ΔΣ変調器の信号伝達特性を説明するための図である。It is a figure for demonstrating the signal transfer characteristic of the secondary delta-sigma modulator applied to the Hall electromotive force signal detection apparatus of FIG. 図2の信号伝達特性の一部を具現するための一つの回路例を表す図である。FIG. 3 is a diagram illustrating an example of a circuit for realizing a part of the signal transfer characteristic of FIG. 2. 図1および図3のホール起電力信号検出装置における各部の信号のタイミング図である。It is a timing diagram of the signal of each part in the Hall electromotive force signal detection apparatus of FIG. 1 and FIG. 図4のタイミング図における現象の説明のために対比して用いる図である。FIG. 5 is a diagram used for comparison of the phenomenon in the timing diagram of FIG. 4. 図2の信号伝達特性の一部を具現するための他の回路例表す図である。FIG. 3 is a diagram illustrating another circuit example for realizing a part of the signal transfer characteristic of FIG. 2. バイアス電流の方向を切替えてホール素子に固有のオフセットをキャンセルするための一般的な手法について説明するための図である。It is a figure for demonstrating the general technique for switching the direction of a bias current and canceling an offset peculiar to a Hall element. 図7におけるようにバイアス電流を切替えて変調され、更に、復調されるホール起電力信号およびオフセットの信号の様子を表す図である。FIG. 8 is a diagram illustrating a state of a Hall electromotive force signal and an offset signal that are modulated by switching a bias current and demodulated as in FIG. 7.

以下、図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
図1は、本発明の一つの実施の形態であるホール起電力信号検出装置を表す機能ブロック図である。
このホール起電力信号検出装置を用いる対象とされるホール素子101は、バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有する。
このホール素子101は、より具体的には、バイアス電流の供給とホール起電力の検出に用い得る2対をなす4つの端子を有する。そして、このホール素子101には、バイアス電流源102から第1のスイッチ回路としての第1のチョッパースイッチ103によって経時的に電流の向きが切替えられるようにしてバイアス電流が供給されるように構成されている。
Hereinafter, the present invention will be clarified by describing embodiments of the present invention in detail with reference to the drawings.
FIG. 1 is a functional block diagram showing a Hall electromotive force signal detection apparatus according to an embodiment of the present invention.
The Hall element 101 which is a target for using the Hall electromotive force signal detection device has a plurality of pairs of connection ends that are supplied with a bias current being switched over time and simultaneously detect Hall electromotive force.
More specifically, the Hall element 101 has four pairs of four terminals that can be used for supplying a bias current and detecting Hall electromotive force. The Hall element 101 is configured to be supplied with a bias current from the bias current source 102 so that the direction of the current is switched over time by a first chopper switch 103 as a first switch circuit. ing.

即ち、チョッパースイッチ103は、ホール素子101におけるバイアス電流をその向きが経時的に切替わるようにバイアス電流源102とホール素子101の複数対の接続端(本例では、上述の2対で4つの端子)との接続関係を切替えて電流の向きが切替わるようにしてバイアス電流を供給する。また、第1のチョッパースイッチ103は、このようなバイアス電流の方向の切替えと共に該接続関係の切替えに同期した極性の切替えを行ってホール素子101のホール起電力が変調された変調ホール起電力信号を出力する。   That is, the chopper switch 103 has a plurality of pairs of connection ends of the bias current source 102 and the Hall element 101 so that the direction of the bias current in the Hall element 101 is changed over time (in this example, four pairs of the above-mentioned two pairs The bias current is supplied so that the direction of the current is switched by switching the connection relationship with the terminal. Further, the first chopper switch 103 performs modulation of the Hall electromotive force signal of the Hall element 101 by switching the polarity in synchronization with the switching of the connection relationship as well as the switching of the bias current direction. Is output.

第1のチョッパースイッチ103から出力される上述の変調ホール起電力信号は、第1の演算増幅器104を介して第2のスイッチ回路としての第2のチョッパースイッチ105に供給され、復調される。このように復調された信号(以下、適宜、復調ホール起電力信号という)に対してΔΣ変調を施すΔΣ変調器(この例では2次ΔΣ変調器)106が接続されている。
一方、第1のチョッパースイッチ103には、タイミング制御回路としてのクロック発生回路107からの第1のタイミング制御信号C1が供給される。第1のチョッパースイッチ103は、この第1のタイミング制御信号に同期して上述のバイアス電流の方向の切替えと接続関係の切替え動作(ホール素子の出力に対する変調動作)を行う。
The modulated Hall electromotive force signal output from the first chopper switch 103 is supplied to the second chopper switch 105 as the second switch circuit via the first operational amplifier 104 and demodulated. A delta-sigma modulator (second-order delta-sigma modulator in this example) 106 that performs delta-sigma modulation on the signal demodulated in this manner (hereinafter, appropriately referred to as a demodulated Hall electromotive force signal) is connected.
On the other hand, the first chopper switch 103 is supplied with a first timing control signal C1 from a clock generation circuit 107 as a timing control circuit. The first chopper switch 103 performs the above-described switching of the direction of the bias current and the switching operation of the connection relationship (modulation operation for the output of the Hall element) in synchronization with the first timing control signal.

また、第2のチョッパースイッチ105には、クロック発生回路107からの第2のタイミング制御信号C2が供給され、第2のチョッパースイッチ105は、この第2のタイミング制御信号に同期して上述の復調動作を行う。
クロック発生回路107からの第2のタイミング制御信号は、ΔΣ変調器106にも供給される。
クロック発生回路107は、更に、サンプルクロックφ1およびφ2を生成し、ΔΣ変調器106にその各該当部へのスイッチ駆動用パルス信号として供給する。
The second chopper switch 105 is supplied with the second timing control signal C2 from the clock generation circuit 107, and the second chopper switch 105 synchronizes with the second timing control signal. Perform the action.
The second timing control signal from the clock generation circuit 107 is also supplied to the ΔΣ modulator 106.
The clock generation circuit 107 further generates sample clocks φ1 and φ2, and supplies them to the ΔΣ modulator 106 as switch drive pulse signals to the corresponding parts.

図2は、図1のホール起電力信号検出装置に適用される2次ΔΣ変調器の信号伝達特性を説明するための図である。図2においては、図1のホール起電力信号検出装置のうち、特に、第2のチョッパースイッチ105とΔΣ変調器106の部分における信号伝達特性を各該当する信号伝達要素で表している。
即ち、図2の信号伝達特性を実現する信号伝達要素は、第1のチョッパースイッチ103で変調されたホール起電力信号V_HALLの復調を行う乗算部と、入出力の差をとる第1加減算部(微分部)と、第1積分器と、その後段の第2加減算部と、更にその後段の第2積分器と、その後段のコンパレータと、コンパレータの出力を第1加減算部および第2加減算部に負帰還するDA変換器とを含んでいる。
FIG. 2 is a diagram for explaining the signal transfer characteristics of a second-order ΔΣ modulator applied to the Hall electromotive force signal detection device of FIG. In FIG. 2, in the Hall electromotive force signal detection device of FIG. 1, in particular, the signal transfer characteristics in the second chopper switch 105 and the ΔΣ modulator 106 are represented by corresponding signal transfer elements.
That is, the signal transfer element that realizes the signal transfer characteristic of FIG. 2 includes a multiplier that demodulates the Hall electromotive force signal V_HALL modulated by the first chopper switch 103, and a first adder / subtracter that takes a difference in input and output ( Differentiation unit), first integrator, second adder / subtractor at the subsequent stage, second integrator at the subsequent stage, comparator at the subsequent stage, and output of the comparator to the first adder / subtractor and the second adder / subtractor. And a DA converter for negative feedback.

図3は、図2における乗算器、第1加減算部、および、第1積分器を含む破線図示の部分の信号伝達特性を実現するための一つの回路例を表す図である。
ホール素子によるホール起電力の正極側V_HALL_Pの入力のオン・オフを制御するスイッチSW1、ホール起電力の負極側V_HALL_Nの入力のオン・オフを制御するスイッチSW2が設けられ、スイッチSW1からの入力V_HALL_PはキャパシタCs1を介して第2のチョッパースイッチ310の一方の入力端に入力され、スイッチSW2からの入力V_HALL_NはキャパシタCs2を介して第2のチョッパースイッチ310の他方の入力端に入力されるように構成されている。
FIG. 3 is a diagram illustrating an example of a circuit for realizing the signal transfer characteristics of the portion indicated by the broken line including the multiplier, the first addition / subtraction unit, and the first integrator in FIG.
A switch SW1 for controlling on / off of the positive side V_HALL_P of the Hall electromotive force by the Hall element and a switch SW2 for controlling on / off of the negative side V_HALL_N of the Hall electromotive force are provided, and an input V_HALL_P from the switch SW1 is provided. Is input to one input terminal of the second chopper switch 310 via the capacitor Cs1, and the input V_HALL_N from the switch SW2 is input to the other input terminal of the second chopper switch 310 via the capacitor Cs2. It is configured.

ここに、図3における第2のチョッパースイッチ310は図1における第2のチョッパースイッチ105に該当する。
第2のチョッパースイッチ310の一方の出力端はスイッチSW3を介して第2の演算増幅器320の一方の入力端に接続され、第2のチョッパースイッチ310の他方の出力端はスイッチSW4を介して第2の演算増幅器320の他方の入力端に接続されている。
また、第2の演算増幅器320の一方の出力端から一方の入力端への帰還路にはキャパシタCFB1が介挿され、同様に、他方の出力端から他方の入力端への帰還路にはキャパシタCFB2が介挿されている。
Here, the second chopper switch 310 in FIG. 3 corresponds to the second chopper switch 105 in FIG.
One output terminal of the second chopper switch 310 is connected to one input terminal of the second operational amplifier 320 via the switch SW3, and the other output terminal of the second chopper switch 310 is connected to the first output terminal via the switch SW4. The other operational amplifier 320 is connected to the other input terminal.
In addition, a capacitor C FB 1 is inserted in a feedback path from one output end of the second operational amplifier 320 to one input end, and similarly, in a feedback path from the other output end to the other input end. Is inserted with a capacitor C FB 2.

一方、DA変換器330の一方の出力端(信号Vref_P)にはスイッチSW5を介してキャパシタCDAC1の一端側が接続され、同様に、他方の出力端(信号Vref_N)にはスイッチSW6を介してキャパシタCDAC2の一端側が接続されている。
また、キャパシタCDAC1の他端側が第2の演算増幅器320の一方の入力端に接続され、同様に、キャパシタCDAC2の他端側が第2の演算増幅器320の第2の演算増幅器320の他方の入力端に接続されている。
更に、キャパシタCs1とキャパシタCs2との各入力側がスイッチSW7とスイッチSW8との直列接続体(スイッチSW7がホール起電力の正極側V_HALL_Pとなる関係)で結ばれ、両スイッチSW7およびSW8の接続中点が接地されている。
On the other hand, one end of the capacitor C DAC 1 is connected to one output terminal (signal Vref_P) of the DA converter 330 via a switch SW5, and similarly, the other output terminal (signal Vref_N) is connected to the other output terminal (signal Vref_N) via a switch SW6. One end side of the capacitor C DAC 2 is connected.
The other end side of the capacitor C DAC 1 is connected to one input end of the second operational amplifier 320, and similarly, the other end side of the capacitor C DAC 2 is connected to the second operational amplifier 320 of the second operational amplifier 320. It is connected to the other input terminal.
Further, each input side of the capacitor Cs1 and the capacitor Cs2 is connected by a series connection body of a switch SW7 and a switch SW8 (a relation in which the switch SW7 becomes the positive side V_HALL_P of the Hall electromotive force), and the connection midpoint of both the switches SW7 and SW8 Is grounded.

同様に、キャパシタCs1とキャパシタCs2との各出力側がスイッチSW9とスイッチSW10との直列接続体(スイッチSW9がホール起電力の正極側V_HALL_Pとなる関係)で結ばれ、両スイッチSW9およびSW10の接続中点が接地されている。
更に、同様に、キャパシタCDAC1とキャパシタCDAC2との各入力側がスイッチSW11とスイッチSW12との直列接続体(スイッチSW11がDA変換器330の一方の出力Vref_P側となる関係)で結ばれ、両スイッチSW11およびSW12の接続中点が接地されている。
Similarly, each output side of the capacitor Cs1 and the capacitor Cs2 is connected by a series connection body of a switch SW9 and a switch SW10 (a relation in which the switch SW9 becomes the positive side V_HALL_P of the Hall electromotive force), and both the switches SW9 and SW10 are being connected. The point is grounded.
Further, similarly, the input sides of the capacitor C DAC 1 and the capacitor C DAC 2 are connected by a series connection body of the switch SW11 and the switch SW12 (the relationship in which the switch SW11 is one output Vref_P side of the DA converter 330). The connection midpoint of both switches SW11 and SW12 is grounded.

同様に、キャパシタCDAC1とキャパシタCDAC2との各出力側が、スイッチSW13とスイッチSW14との直列接続体(スイッチSW11がDA変換器330の一方の出力Vref_P側となる関係)で結ばれ、両スイッチSW13およびSW14の接続中点が接地されている。
そして、上述の各スイッチSW3、SW4、SW7、SW8、SW11、SW12には、サンプルクロックφ1が供給されてそのオン・オフの動作が制御される。
Similarly, each output side of the capacitor C DAC 1 and the capacitor C DAC 2 is connected by a series connection body of a switch SW13 and a switch SW14 (a relation in which the switch SW11 is on one output Vref_P side of the DA converter 330). The connection midpoint of both switches SW13 and SW14 is grounded.
The above-described switches SW3, SW4, SW7, SW8, SW11, and SW12 are supplied with a sample clock φ1, and their on / off operations are controlled.

また、スイッチSW1、SW2、SW9、SW10、SW13、SW14には、サンプルクロックφ2が供給されてそのオン・オフの動作が制御される。
本例では、サンプルクロックφ1およびφ2がハイレベルの期間に各対応するスイッチがオンとなり、ローレベルの期間にオフとなるように制御される。
尚、第2の演算増幅器320の一方の出力端からのキャパシタCFB1が介挿された帰還路が第2の演算増幅器320の一方の入力端に接続されている導体上の部位をCM1とし、第2の演算増幅器320の他方の出力端からのキャパシタCFB2が介挿された帰還路が第2の演算増幅器320の他方の入力端に接続されている導体上の部位をCM2とする。
Further, the sample clock φ2 is supplied to the switches SW1, SW2, SW9, SW10, SW13, and SW14 to control the on / off operation.
In this example, control is performed so that the corresponding switches are turned on while the sample clocks φ1 and φ2 are at the high level and are turned off during the low level.
Note that a portion on the conductor where the feedback path in which the capacitor C FB 1 is inserted from one output end of the second operational amplifier 320 is connected to one input end of the second operational amplifier 320 is defined as CM1. The part on the conductor where the feedback path inserted with the capacitor C FB 2 from the other output terminal of the second operational amplifier 320 is connected to the other input terminal of the second operational amplifier 320 is defined as CM2. .

以上の構成を有する図3の回路では、サンプルクロックφ2がハイレベルの期間に、ホール起電力の正極側V_HALL_PおよびV_HALL_Nの値に応じて、キャパシタCs1とキャパシタCs2とが充電される。
また、同様に、サンプルクロックφ2がハイレベルの期間に、DA変換器330の一方の出力端(信号Vref_P)および他方の出力端(信号Vref_N)の電圧値に応じて、キャパシタCDAC1とキャパシタCDAC2とが充電される。
In the circuit of FIG. 3 having the above configuration, the capacitor Cs1 and the capacitor Cs2 are charged according to the values of the positive side V_HALL_P and V_HALL_N of the Hall electromotive force during the period when the sample clock φ2 is at a high level.
Similarly, during the period in which the sample clock φ2 is at a high level, the capacitor C DAC 1 and the capacitor CDAC 1 are connected to the capacitor C DAC 1 according to the voltage values of one output terminal (signal Vref_P) and the other output terminal (signal Vref_N) of the DA converter 330. CDAC2 is charged.

一方、サンプルクロックφ1がハイレベルの期間に、キャパシタCs1、Cs2、CDAC1、キャパシタCDAC2が放電されるが、他方、この期間にキャパシタCFB1とCFB2とが充電される。
ここで、サンプルクロックφ1とサンプルクロックφ2とは、ハイレベルの期間がオーバーラップしないように調整されている。これは、サンプルクロックφ1に応答してオンになるスイッチとサンプルクロックφ2に応答してオンになるスイッチとが同時にオンとならないように制御するためであるが、この種のスイッチトキャパシタ回路の駆動について必須の事項であり、一般的に実施されている制御態様である。
サンプルクロックφ2がローレベルの期間に、ホール起電力の正極側V_HALL_PおよびV_HALL_Nの値に応じて充電されたキャパシタCs1およびキャパシタCs2の電荷は、サンプルクロックφ1がハイレベルの期間にキャパシタCFB1およびCFB2に移送される。
On the other hand, the period of the sample clock φ1 is high level, the capacitor Cs1, Cs2, C DAC 1, but capacitor C DAC 2 is discharged, while the capacitor C FB 1 and C FB 2 in this period is charged.
Here, the sample clock φ1 and the sample clock φ2 are adjusted so that the high level periods do not overlap. This is to control such that a switch that is turned on in response to the sample clock φ1 and a switch that is turned on in response to the sample clock φ2 are not turned on at the same time. This is an indispensable matter and is a control mode generally implemented.
The charges of the capacitors Cs1 and Cs2 charged according to the values of the positive side V_HALL_P and V_HALL_N of the Hall electromotive force during the period when the sample clock φ2 is at the low level are the capacitors C FB 1 and CFB1 when the sample clock φ1 is at the high level. C is transferred to FB2 .

ここで、第2のチョッパースイッチ310の切替えタイミングとしては、サンプルクロックφ2がハイレベルの期間(サンプルクロックφ1がローレベルでスイッチSW3およびSW4がオフ状態の期間)に行う必要がある。この理由は、上述の導体上の部位CM1およびCM2は、サンプルクロックφ1がハイレベルの期間では、容量素子(キャパシタ)のみで囲まれた高インピーダンスの導体部となっており、この期間に第2のチョッパースイッチ310を切替えると、この切替えの過渡期間に生じるノイズがオン状態のスイッチSW3およびSW4を通して第2の演算増幅器320の入力端に達してしまいノイズの増加を招くからである。また、更に、導体上の部位CM1およびCM2の間に蓄積された電荷のバランスが崩れて第2の演算増幅器320から出力が得られなくなる等の問題が生じるからである。   Here, the switching timing of the second chopper switch 310 needs to be performed during a period in which the sample clock φ2 is at a high level (a period in which the sample clock φ1 is at a low level and the switches SW3 and SW4 are in an off state). This is because the above-described portions CM1 and CM2 on the conductor are high impedance conductor portions surrounded only by the capacitive element (capacitor) during the period when the sample clock φ1 is at a high level, This is because, when the chopper switch 310 is switched, noise generated during the switching transition period reaches the input terminal of the second operational amplifier 320 through the switches SW3 and SW4 in the ON state, resulting in an increase in noise. Furthermore, there is a problem that the balance of the charges accumulated between the parts CM1 and CM2 on the conductor is lost and an output cannot be obtained from the second operational amplifier 320.

図4は、図3にその要部の構成例が示された図1のホール起電力信号検出装置における各部の信号のタイミング図である。
図4(A)はサンプルクロックφ1の信号波形図、図4(B)はサンプルクロックφ2の信号波形図、図4(C)は、第1のタイミング制御信号C1の信号波形図、図4(D)はΔΣ変調器の演算増幅器(図3の例では第2の演算増幅器320)に入力されるホール起電力信号の信号波形図、図4(E)は第2のタイミング制御信号C2の信号波形図である。
FIG. 4 is a timing diagram of signals of each part in the Hall electromotive force signal detection apparatus of FIG. 1 whose configuration example is shown in FIG.
4A is a signal waveform diagram of the sample clock φ1, FIG. 4B is a signal waveform diagram of the sample clock φ2, FIG. 4C is a signal waveform diagram of the first timing control signal C1, and FIG. D) is a signal waveform diagram of the Hall electromotive force signal input to the operational amplifier (second operational amplifier 320 in the example of FIG. 3) of the ΔΣ modulator, and FIG. 4E is a signal of the second timing control signal C2. It is a waveform diagram.

既述のように、サンプルクロックφ1とサンプルクロックφ2とは、ハイレベルの期間がオーバーラップしないように調整されており、図4(A)と図4(B)とを対照して明らかな通り、両サンプルクロックφ1およびφ2間にはノンオーバーラップ期間が設けられている。
図4(C)に示した第1のタイミング制御信号C1による第1のチョッパースイッチ103の切替え動作は、この第1のタイミング制御信号C1の立上りに同期して行われる。即ち、第1のチョッパースイッチ103は、第1のタイミング制御信号C1の立上りに同期して、入力信号が極性を反転して出力される状態から、入力信号が極性を反転せずに出力される状態へと切替えられる。そして、この切替え動作に同期して、バイアス電流の向きが切替えられる。
As described above, the sample clock φ1 and the sample clock φ2 are adjusted so that the high-level periods do not overlap with each other, and as apparent from the comparison between FIG. 4A and FIG. 4B. A non-overlap period is provided between the sample clocks φ1 and φ2.
The switching operation of the first chopper switch 103 by the first timing control signal C1 shown in FIG. 4C is performed in synchronization with the rising of the first timing control signal C1. That is, the first chopper switch 103 outputs the input signal without inverting the polarity from the state in which the input signal is output with the polarity inverted in synchronization with the rising of the first timing control signal C1. Switch to state. The direction of the bias current is switched in synchronization with this switching operation.

従って、第1のタイミング制御信号C1の立上り(即ち第1のチョッパースイッチ103の切替え動作によるバイアス電流の向きの切替え)はサンプルクロックφ1の立上りに同期して行われる。即ち、ホール起電力信号は、第1のタイミング制御信号C1に同期してその極性が反転するようにして第1のチョッパースイッチ103から出力される。
従って、第1のタイミング制御信号C1の立上り時点から、新たに切替えられた極性による復調ホール起電力信号でキャパシタCs1、Cs2への充電が開始することになる。換言すれば、第1のタイミング制御信号C1の立上り時点から、キャパシタCs1、Cs2に蓄積される復調ホール起電力信号は立上り始めることになる。そして、キャパシタCs1、Cs2が復調ホール起電力信号の電圧値に十分近接して整定するまでの時間が、ここでのセトリングタイムであり、復調ホール起電力信号の電圧値に達する以前に充電が停止されてそのときの電圧値がホールドされた場合には、ホールドされた電圧値と到達すべき復調ホール起電力信号の電圧値との差分がセトリングエラーとなる。
Therefore, the rising of the first timing control signal C1 (that is, switching of the direction of the bias current by the switching operation of the first chopper switch 103) is performed in synchronization with the rising of the sample clock φ1. That is, the Hall electromotive force signal is output from the first chopper switch 103 so that its polarity is inverted in synchronization with the first timing control signal C1.
Therefore, charging of the capacitors Cs1 and Cs2 is started by the demodulated Hall electromotive force signal with the newly switched polarity from the rising point of the first timing control signal C1. In other words, the demodulated Hall electromotive force signal accumulated in the capacitors Cs1 and Cs2 starts to rise from the rising point of the first timing control signal C1. The time until the capacitors Cs1 and Cs2 settle sufficiently close to the voltage value of the demodulated Hall electromotive force signal is the settling time here, and the charging is stopped before the voltage value of the demodulated Hall electromotive force signal is reached. When the voltage value at that time is held, the difference between the held voltage value and the voltage value of the demodulated Hall electromotive force signal to be reached becomes a settling error.

一方、第2のタイミング制御信号C2による第2のチョッパースイッチ310(図1では105)の切替え動作は、上述したような理由により、サンプルクロックφ2がハイレベルの期間(即ち、サンプルクロックφ1がローレベルでスイッチSW3およびSW4がオフ状態の期間)に行う必要があり、この例では、サンプルクロックφ2の立上りに同期して切替え動作が行われる。   On the other hand, the switching operation of the second chopper switch 310 (105 in FIG. 1) by the second timing control signal C2 is performed during the period when the sample clock φ2 is at a high level (that is, the sample clock φ1 is low) for the reasons described above. In this example, the switching operation is performed in synchronization with the rise of the sample clock φ2.

図3中のΔΣ変調器においてホール起電力信号が最終的に第2の演算増幅器320に取り込まれるレベルとなる時点はサンプルクロックφ2の立下り時点であるため、ホール起電力信号のセトリングのために許容される期間は、第1のタイミング制御信号C1の立上り時点がサンプルクロックφ2の立下り時点に対して先行しているリード期間となる。第1のタイミング制御信号C1の立上りはサンプルクロックφ1の立上りと同期しているため、このリード期間は、サンプルクロックC1のハイレベルの期間(パルス幅)とサンプルクロックφ2のハイレベルの期間(パルス幅)との和の期間となる。上述のリード期間は、サンプルクロックφ2のパルス幅よりも長い期間であればセトリングエラーを低減する効果が認められるが、図3の実施の形態の場合、このリード期間はサンプルクロックφ2のパルス幅の2倍に相当している。   In the delta-sigma modulator in FIG. 3, the time when the Hall electromotive force signal finally becomes a level to be taken into the second operational amplifier 320 is the falling point of the sample clock φ2, so that the Hall electromotive force signal is settled. The allowable period is a read period in which the rising point of the first timing control signal C1 precedes the falling point of the sample clock φ2. Since the rise of the first timing control signal C1 is synchronized with the rise of the sample clock φ1, this read period is a high level period (pulse width) of the sample clock C1 and a high level period (pulse) of the sample clock φ2. Width). If the above-described read period is longer than the pulse width of the sample clock φ2, the effect of reducing the settling error is recognized. However, in the embodiment of FIG. 3, this read period is equal to the pulse width of the sample clock φ2. It corresponds to 2 times.

この場合、サンプルクロックφ2は、ΔΣ変調器の第2の演算増幅器320への信号をホールドするタイミングを規定するホールドタイミング信号である。そして、サンプルクロックφ2の立下りが上述のようにホール起電力信号をホールドするタイミングを既定するタイミング規定エッジ部である。
図5は、図4のタイミング図における現象の説明のために対比して用いる図である。即ち、図5では、図4におけるように位相差を持つ2つのタイミング制御信号C1およびC2を各別に用意せず、共通の(単一の)タイミング制御信号C0によってバイアス電流の向きの切替え(即ち第1のチョッパースイッチ103の切替え動作)とホール起電力信号の復調処理(即ち第2のチョッパースイッチ105(310)の切替え動作)とを同期して行うことを想定した場合の各部の信号のタイミングを表している。
In this case, the sample clock φ2 is a hold timing signal that defines the timing for holding the signal to the second operational amplifier 320 of the ΔΣ modulator. The falling edge of the sample clock φ2 is a timing defining edge portion that defines the timing at which the Hall electromotive force signal is held as described above.
FIG. 5 is a diagram used for comparison of the phenomenon in the timing diagram of FIG. That is, in FIG. 5, two timing control signals C1 and C2 having a phase difference as in FIG. 4 are not prepared separately, but the direction of the bias current is switched by a common (single) timing control signal C0 (ie, Signal timing of each part when it is assumed that the switching operation of the first chopper switch 103) and the Hall electromotive force signal demodulation process (that is, the switching operation of the second chopper switch 105 (310)) are performed in synchronization. Represents.

図5(A)はサンプルクロックφ1の信号波形図、図5(B)はサンプルクロックφ2の信号波形図、図5(C)は、共通のタイミング制御信号C0の信号波形図、図4(D)はΔΣ変調器の演算増幅器に入力されるホール起電力信号の信号波形図である。
この場合、タイミング制御信号C0は第2のチョッパースイッチ105(310)の切替え動作を制御するものであることから、既述の理由により、サンプルクロックφ2がハイレベルの期間(即ち、サンプルクロックφ1がローレベルでスイッチSW3およびSW4がオフ状態の期間)にのみ信号の立上り部であるタイミング規定エッジ部が位置して切替えを行わせる動作が許容されるという制約がある。
5A is a signal waveform diagram of the sample clock φ1, FIG. 5B is a signal waveform diagram of the sample clock φ2, FIG. 5C is a signal waveform diagram of the common timing control signal C0, and FIG. ) Is a signal waveform diagram of the Hall electromotive force signal input to the operational amplifier of the ΔΣ modulator.
In this case, since the timing control signal C0 controls the switching operation of the second chopper switch 105 (310), for the reason described above, the period when the sample clock φ2 is high (that is, the sample clock φ1 is There is a restriction that an operation for switching by allowing the timing defining edge portion, which is the rising portion of the signal, to be positioned only during a period when the switches SW3 and SW4 are in the OFF state at a low level.

上述のような制約があるため、タイミング制御信号C0はその立上り部であるタイミング規定エッジ部を、図4(C)の第1のタイミング制御信号におけるようにサンプルクロックφ2の立下りエッジの時点からサンプルクロックφ2のパルス幅を超える期間だけリードした時点に設定することができない。
従って、図5(C)を、図4(C)と比較して顕著なごとく、共通の(単一の)タイミング制御信号C0によってバイアス電流の向きの切替え(即ち第1のチョッパースイッチ103の切替え動作)とホール起電力信号の復調処理(即ち第2のチョッパースイッチ105(310)の切替え動作)とを同期して行う場合には、セトリングのために許容される期間は、サンプルクロックφ2がハイレベルの期間(即ち、サンプルクロックφ1がローレベルでスイッチSW3およびSW4がオフ状態の期間)のみである。このため、サンプルクロックφ2の立下りのタイミングではホール起電力信号が十分に整定するに到れないままで、その時点での信号の値が取り込まれてしまう。即ち、ΔΣ変調器の演算増幅器に入力されるホール起電力信号が破線図示のように時定数を経過して整定するに到れず、実線図示のようなレベルに留まってしまうことになる。
Because of the above-described restrictions, the timing control signal C0 has its timing defining edge portion that is the rising portion from the time of the falling edge of the sample clock φ2 as in the first timing control signal of FIG. It cannot be set at the time of reading for a period exceeding the pulse width of the sample clock φ2.
Therefore, as shown in FIG. 5C, as compared with FIG. 4C, the direction of the bias current is switched by the common (single) timing control signal C0 (that is, the first chopper switch 103 is switched). Operation) and the Hall electromotive force signal demodulation process (that is, the switching operation of the second chopper switch 105 (310)) are performed synchronously, the sample clock φ2 is high during the period allowed for settling. This is only the level period (that is, the period when the sample clock φ1 is at the low level and the switches SW3 and SW4 are in the OFF state). Therefore, the Hall electromotive force signal is not sufficiently settled at the falling timing of the sample clock φ2, and the signal value at that time is captured. That is, the Hall electromotive force signal input to the operational amplifier of the ΔΣ modulator does not settle after the time constant as shown by the broken line, but remains at the level shown by the solid line.

一方、図1乃至図4を参照して説明した本発明の実施の形態では、第1のチョッパースイッチ103の切替え動作のタイミングを制御する第1のタイミング制御信号C1は、上述のようにサンプルクロックφ1およびφ2との関係で制約を受ける第2のタイミング制御信号C2(図5ではタイミング制御信号C0がこれに相当する)におけるような制約を受けることなくその位相を設定することが可能である。   On the other hand, in the embodiment of the present invention described with reference to FIGS. 1 to 4, the first timing control signal C1 for controlling the timing of the switching operation of the first chopper switch 103 is the sample clock as described above. It is possible to set the phase without being restricted by the second timing control signal C2 that is restricted by the relationship with φ1 and φ2 (the timing control signal C0 corresponds to this in FIG. 5).

従って、図1乃至図4を参照して説明した本発明の実施の実施の形態では、第1のタイミング制御信号C1の位相を第2のタイミング制御信号C2の位相に対してホールドタイミング信号としてのサンプルクロックφ2のパルス幅を超えるリード期間を持つように設定することが可能になっている。
既述のように、セトリング期間を短縮することは演算増幅器のスルーレートを向上させることによっても実現できるが、消費電流の増大を招来することになり、望ましくない。
Therefore, in the embodiment of the present invention described with reference to FIGS. 1 to 4, the phase of the first timing control signal C1 is set as the hold timing signal with respect to the phase of the second timing control signal C2. It is possible to set to have a read period exceeding the pulse width of the sample clock φ2.
As described above, shortening the settling period can also be realized by improving the slew rate of the operational amplifier, but this causes an increase in current consumption, which is not desirable.

この点についても、本発明の実施の形態では、タイミング制御の位相を選択することによって消費電流の増大といった問題を派生させることなくセトリングのために許容される期間を十分に確保することが可能になる。
図6は、図2における乗算器、第1加減算部、および、第1積分器を含む破線図示の部分の信号伝達特性を実現するための他の回路例を表す図である。図6において既述の図3との対応部は同一の参照符号を附して示し、それら各部の説明は図3を参照して説明したところを援用する。
With respect to this point as well, in the embodiment of the present invention, it is possible to ensure a sufficient period for settling without deriving the problem of increased current consumption by selecting the timing control phase. Become.
FIG. 6 is a diagram illustrating another circuit example for realizing the signal transfer characteristics of the portion indicated by the broken line including the multiplier, the first addition / subtraction unit, and the first integrator in FIG. In FIG. 6, corresponding parts to FIG. 3 described above are denoted by the same reference numerals, and the description of each part is incorporated by reference to FIG. 3.

図6の場合は、ΔΣ変調器を構成する演算増幅器321をチョッパーアンプで構成している。また、このような演算増幅器321におけるチョッパーの切替えのタイミングも、既述のような第2のタイミング制御信号C2によって行うように構成している。即ち、全差動型演算増幅器はその入力部および出力部間の内部での接続関係が第2のタイミング制御信号C2に同期して切り替えられる。そして、演算増幅器321の入力部に供給される復調ホール起電力信号がホールドタイミング信号であるサンプルクロックφ2のタイミング規定エッジ部でホールドされるように構成されている。   In the case of FIG. 6, the operational amplifier 321 constituting the ΔΣ modulator is constituted by a chopper amplifier. The chopper switching timing in the operational amplifier 321 is also configured to be performed by the second timing control signal C2 as described above. That is, in the fully differential operational amplifier, the internal connection relationship between the input unit and the output unit is switched in synchronization with the second timing control signal C2. The demodulated Hall electromotive force signal supplied to the input portion of the operational amplifier 321 is held at the timing defining edge portion of the sample clock φ2 that is the hold timing signal.

一方、ホール起電力信号の極性は第1のタイミング制御信号によって切替えられる点は既述の実施の形態と同様である。従って、図6の実施の形態に関する各部の信号のタイミング図は既述の図4と変わりがない。従って、ホール起電力信号のセトリングのために許容される期間は、サンプルクロックφ1のハイレベルの期間とサンプルクロックφ2のハイレベルの期間との和の期間となる。   On the other hand, the polarity of the Hall electromotive force signal is switched by the first timing control signal as in the above-described embodiment. Therefore, the timing chart of the signal of each part regarding the embodiment of FIG. 6 is the same as FIG. 4 described above. Therefore, the period allowed for the settling of the Hall electromotive force signal is the sum of the high level period of the sample clock φ1 and the high level period of the sample clock φ2.

更に、図6の実施の形態では、ΔΣ変調器の演算増幅器321のオフセットに対しても、ホール素子や演算増幅器320におけると同様にホール起電力信号と周波数分離できるため、この点では一層望ましい特性が得られる。
また、上述の各実施の形態では、ホール起電力信号をAD変換する方法として、2次のΔΣ変調器を用いたが、適用可能なΔΣ変調器はこれに限られず、より高次のΔΣ変調器や、或いは、他のサンプルホールド回路等の構成のものであってもよい。即ち、スイッチトキャパシタ方式の回路であれば、本発明のホール素子のバイアス電流の切替えタイミングを、ホール起電力信号を復調するスイッチの切替えタイミングよりも先行した時点で実行する方式を容易に適用して、望ましい特性を得ることが可能である。
Furthermore, in the embodiment of FIG. 6, the offset of the operational amplifier 321 of the ΔΣ modulator can also be frequency-separated from the Hall electromotive force signal in the same manner as in the Hall element or the operational amplifier 320. Is obtained.
In each of the above-described embodiments, the second-order ΔΣ modulator is used as a method for AD converting the Hall electromotive force signal. However, the applicable ΔΣ modulator is not limited to this, and higher-order ΔΣ modulation is used. Or a sample hold circuit or the like. That is, in the case of a switched capacitor circuit, the method of easily executing the switching timing of the bias current of the Hall element of the present invention at a time preceding the switching timing of the switch for demodulating the Hall electromotive force signal can be easily applied. It is possible to obtain desirable characteristics.

101…………………ホール素子
102…………………バイアス電流源
103…………………第1のチョッパースイッチ
104…………………演算増幅器
105…………………第2のチョッパースイッチ
106…………………ΔΣ変調器
101 ………………… Hall element 102 ………………… Bias current source 103 ………………… First chopper switch 104 ………………… Operational amplifier 105 …………… …… Second chopper switch 106 ……………… ΔΣ modulator

Claims (6)

バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第1のスイッチ回路と、前記変調ホール起電力信号に対し前記第1のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第2のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第1のスイッチ回路における接続関係の切替え動作のタイミングを規定する第1のタイミング制御信号を生成して前記第1のスイッチ回路に供給し、前記第2のスイッチ回路における信号極性の切替え動作のタイミング規定する第2のタイミング制御信号を生成して前記第2のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は、前記第1のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅よりも大きくなるように前記第1のタイミング制御信号およびホールドタイミング信号を生成することを特徴とするホール起電力信号検出装置。
A bias current is supplied by switching the direction over time, and simultaneously, a Hall current having a plurality of pairs of connection ends that enables detection of the Hall electromotive force is supplied to the Hall element to detect the Hall electromotive force from the Hall element. A power signal detection device comprising:
A bias current source that generates a bias current and a bias current in the Hall element are switched and supplied so that the connection relationship between the bias current source and a plurality of pairs of connection ends of the Hall element is switched over time. And a first switch circuit that outputs a modulated Hall electromotive force signal in which the Hall electromotive force of the Hall element is modulated by switching the polarity in synchronization with the switching of the connection relation, and the modulated Hall electromotive force signal A second switch circuit for performing demodulation by performing a signal polarity switching operation corresponding to the switching operation in the first switch circuit to obtain a demodulated Hall electromotive force signal; and ΔΣ modulation for performing ΔΣ modulation on the demodulated Hall electromotive force signal And a first timing control signal defining the timing of the switching operation of the connection relation in the first switch circuit Supplying to the first switch circuit, generating a second timing control signal for defining the timing of the switching operation of the signal polarity in the second switch circuit, supplying the second timing control signal to the second switch circuit, and the ΔΣ modulation A timing control circuit that generates a hold timing signal that defines a timing for holding a signal to the operational amplifier in the generator and supplies the hold timing signal to the ΔΣ modulator, and the timing control circuit includes the first timing control signal Generating the first timing control signal and the hold timing signal so that a time interval between the timing defining edge portion and the timing defining edge portion of the hold timing signal is larger than a pulse width of the hold timing signal; Hall electromotive force signal detection device.
前記ΔΣ変調器は、スイッチトキャパシタ方式の回路構成を有することを特徴とする請求項1に記載のホール起電力信号検出装置。   The Hall electromotive force signal detection device according to claim 1, wherein the ΔΣ modulator has a switched capacitor type circuit configuration. 前記タイミング制御回路は、前記第1のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅の2倍になるように前記第1のタイミング制御信号およびホールドタイミング信号を生成することを特徴とする請求項1乃至2の何れか一項に記載のホール起電力信号検出装置。   The timing control circuit includes the first timing control circuit such that a time interval between a timing defining edge portion of the first timing control signal and a timing defining edge portion of the hold timing signal is twice a pulse width of the hold timing signal. The Hall electromotive force signal detection device according to claim 1, wherein the timing control signal and the hold timing signal are generated. 前記ΔΣ変調器は、2次のΔΣ変調器であることを特徴とする請求項1乃至3の何れか一項に記載のホール起電力信号検出装置。   4. The Hall electromotive force signal detection device according to claim 1, wherein the ΔΣ modulator is a second-order ΔΣ modulator. 5. 前記ΔΣ変調器は、全差動型演算増幅器を含んで構成され、前記全差動型演算増幅器はその入力部および出力部間の内部での接続関係が前記第2のタイミング制御信号に同期して切り替えられ、且つ、当該入力部に供給される前記復調ホール起電力信号が前記ホールドタイミング信号のタイミング規定エッジ部でホールドされるように構成されていることを特徴とする請求項1乃至4の何れか一項に記載のホール起電力信号検出装置。   The ΔΣ modulator includes a fully differential operational amplifier, and the fully differential operational amplifier has an internal connection relationship between an input unit and an output unit thereof synchronized with the second timing control signal. 5. The demodulated Hall electromotive force signal supplied to the input unit is held at a timing defining edge part of the hold timing signal. The Hall electromotive force signal detection device according to any one of the above. バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第1のスイッチ回路と、前記変調ホール起電力信号に対し前記第1のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第2のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第1のスイッチ回路における接続関係の切替え動作のタイミングを規定する第1のタイミング制御信号を生成して前記第1のスイッチ回路に供給し、前記第2のスイッチ回路における信号極性の切替え動作のタイミング規定する第2のタイミング制御信号を生成して前記第2のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は前記第1のタイミング制御信号の位相を前記第2のタイミング制御信号の位相に対して前記ホールドタイミング信号のパルス幅を超えるリード期間を持つように設定することを特徴とするホール起電力信号検出装置。
A bias current is supplied by switching the direction over time, and simultaneously, a Hall current having a plurality of pairs of connection ends that enables detection of the Hall electromotive force is supplied to the Hall element to detect the Hall electromotive force from the Hall element. A power signal detection device comprising:
A bias current source that generates a bias current and a bias current in the Hall element are switched and supplied so that the connection relationship between the bias current source and a plurality of pairs of connection ends of the Hall element is switched over time. And a first switch circuit that outputs a modulated Hall electromotive force signal in which the Hall electromotive force of the Hall element is modulated by switching the polarity in synchronization with the switching of the connection relation, and the modulated Hall electromotive force signal A second switch circuit for performing demodulation by performing a signal polarity switching operation corresponding to the switching operation in the first switch circuit to obtain a demodulated Hall electromotive force signal; and ΔΣ modulation for performing ΔΣ modulation on the demodulated Hall electromotive force signal And a first timing control signal defining the timing of the switching operation of the connection relation in the first switch circuit Supplying to the first switch circuit, generating a second timing control signal for defining the timing of the switching operation of the signal polarity in the second switch circuit, supplying the second timing control signal to the second switch circuit, and the ΔΣ modulation A timing control circuit that generates a hold timing signal that defines a timing for holding a signal to the operational amplifier in the generator and supplies the hold timing signal to the ΔΣ modulator, and the timing control circuit includes a phase of the first timing control signal. Is set so as to have a read period exceeding the pulse width of the hold timing signal with respect to the phase of the second timing control signal.
JP2010034992A 2010-02-19 2010-02-19 Hall electromotive force signal detector Expired - Fee Related JP5314619B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010034992A JP5314619B2 (en) 2010-02-19 2010-02-19 Hall electromotive force signal detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034992A JP5314619B2 (en) 2010-02-19 2010-02-19 Hall electromotive force signal detector

Publications (2)

Publication Number Publication Date
JP2011169811A JP2011169811A (en) 2011-09-01
JP5314619B2 true JP5314619B2 (en) 2013-10-16

Family

ID=44684081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034992A Expired - Fee Related JP5314619B2 (en) 2010-02-19 2010-02-19 Hall electromotive force signal detector

Country Status (1)

Country Link
JP (1) JP5314619B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5385490B1 (en) 2012-01-25 2014-01-08 旭化成エレクトロニクス株式会社 Hall electromotive force signal detection circuit and current sensor thereof
JP5687223B2 (en) * 2012-01-27 2015-03-18 旭化成エレクトロニクス株式会社 Signal processing device, rotation angle detection device, and adjustment value setting device
JP6442045B2 (en) 2014-09-04 2018-12-19 ザ・ティムケン・カンパニーThe Timken Company Hall effect sensor circuit with offset compensation
KR101791243B1 (en) * 2016-03-28 2017-10-27 국민대학교산학협력단 Magnetic sensor apparatus
CN111953323B (en) * 2020-07-28 2022-05-31 北京中星微电子有限公司 Circuit for signal acquisition

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4268525B2 (en) * 2002-03-22 2009-05-27 旭化成エレクトロニクス株式会社 Angle detection device and angle detection system
JP2005043228A (en) * 2003-07-22 2005-02-17 Asahi Kasei Electronics Co Ltd Digital angle measurement system
JP4303631B2 (en) * 2004-04-09 2009-07-29 東光株式会社 Sensor circuit

Also Published As

Publication number Publication date
JP2011169811A (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP4924370B2 (en) ΣΔ AD converter and angular velocity sensor using the same
US7994958B2 (en) Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US7235983B2 (en) One terminal capacitor interface circuit
Shin et al. A delta–sigma interface circuit for capacitive sensors with an automatically calibrated zero point
JP5314619B2 (en) Hall electromotive force signal detector
CN108124474B (en) Device for detecting capacitance, electronic equipment and device for detecting pressure
US5563597A (en) Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage
US20050206543A1 (en) Time-continuous sigma/delta analog-to-digital converter
EP2728369A1 (en) Hall electromotive force signal detection circuit and current sensor thereof
JP2009033303A (en) A/d converter and semiconductor device
JP5341745B2 (en) Magnetic detector
JP2011249893A (en) Delta-sigma ad converter
TW201349757A (en) Method and apparatus for separating the reference current from the input signal in sigma-delta converter
JP2009260605A (en) DeltaSigma MODULATOR AND DeltaSigma TYPE A/D CONVERTER
JP5369525B2 (en) PLL circuit and angular velocity sensor using the same
EP3355475B1 (en) Signal processing arrangement for a hall sensor and signal processing method for a hall sensor
JP5342045B2 (en) Angle detection device and angle detection method
US11095262B2 (en) Circuit arrangement and a method for operating a circuit arrangement
JP3843232B2 (en) Delta-sigma converter offset correction device and watt-hour meter
JP2012181188A (en) Signal processing device and rotation angle detection device
JP5043878B2 (en) Angle detection device and angle detection method
JP3138558B2 (en) A / D conversion circuit
JP4952858B2 (en) Angular velocity sensor using ΣΔ AD converter
WO2018061636A1 (en) Capacitance measuring circuit and capacitance measuring system
JP2003264464A (en) D/a converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5314619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees