JP3841537B2

JP3841537B2 - Gallium nitride compound semiconductor and manufacturing method thereof

Info

Publication number: JP3841537B2
Application number: JP36572597A
Authority: JP
Inventors: 正好小池; 誠二永井
Original assignee: Toyoda Gosei Co Ltd
Current assignee: Toyoda Gosei Co Ltd
Priority date: 1997-12-22
Filing date: 1997-12-22
Publication date: 2006-11-01
Anticipated expiration: 2017-12-22
Also published as: JPH11186178A

Description

【０００１】
【発明の属する技術分野】
本発明は、一般式Al_xGa_yIn_1-x-yN(0 ≦x ≦1,0 ≦y ≦1,0 ≦x+y ≦1)の窒化ガリウム系化合物半導体とその製造方法に関する。特に、そりとクラックの発生を防止したものに関する。
【０００２】
【従来の技術】
窒化ガリウム系化合物半導体は、発光スペクトルが紫外から赤色の広範囲に渡る直接遷移型の半導体であり、発光ダイオード(LED) やレーザダイオード(LD)等の発光素子に応用されている。この窒化ガリウム系化合物半導体では、通常、サファイア上に形成している。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、サファイア基板上に窒化ガリウム系化合物半導体を形成すると、サファイアと窒化ガリウム系化合物半導体との熱膨張係数差により、半導体層にクラック、そりが発生し、ミスフットにより転位が発生し、このため素子特性が良くないという問題がある。
【０００４】
従って、本発明の目的は、上記課題に鑑み、基板上に形成される窒化ガリウム系化合物半導体層のそりやクラックの発生を防止することで、結晶性を向上させ、それらの層や基板を用いた素子の特性を向上させることである。
【０００５】
【課題を解決するための手段及び作用効果】
請求項１に記載の発明は、基板と、基板上に直接、又は、基板上に積層された層の上に、基板上に積層された層の露出部が散在するように、点状、ストライプ状又は格子状等の島状態に形成され、窒化ガリウム系化合物半導体がその上にエピタキシャル成長せず、横方向に成長する第１の層と、第１の層で覆われていない露出部を核として、エピタキシャル成長させた窒化ガリウム系化合物半導体から成る第２の層とを備え、
第１の層を、第２の層が横方向に成長し、第１の層を覆うことが可能な幅１〜１０μｍの微細パターンから成り、幅が１０〜１０００μｍの成長領域と、この成長領域を区画し前記第２の層が第１の層を覆うことができない程に広い面積を有した非成長領域とで構成したことを特徴としている。
【０００６】
尚、ここでいう横方向とは、基板の面方向を意味する。これにより、窒化ガリウム系化合物半導体から成る第２の層は、第１の層の上にはエピタキシャル成長せず、幅１〜１０μｍの基板の露出部から成長した層が、成長領域の第１の層の上では横方向にエピタキシャル成長される。この結果、基板と窒化ガリウム系化合物半導体との間のミスフィットに基づく転位は縦方向にのみ成長し、横方向には成長しない。この結果、第１の層の上部領域では貫通転位が存在しないため、第２の層の面全体で考えると、平均値として縦方向の貫通転位の面密度が低下する。従って、成長領域における第１の層の上における窒化ガリウム系化合物半導体の結晶性が向上する。
【０００７】
また、非成長領域では、第１の層が広く生成されているので、その上での窒化ガリウム系化合物半導体の横方向成長はない。よって、第２の層は、基板上の一面に一様に形成されるのではなく、非成長領域によって、ストライプ状や格子状に区画された幅１〜１０μｍの成長領域にのみ形成される。この結果、基板及び第２の層のそりが防止され、第２の層にはクラックや応力歪みが発生せず、そのため、その結晶性が向上する。さらに、成長領域における第１の層の上には第２の層が形成されるが、第１の層と第２の層の窒化ガリウム系化合物半導体とは化学的に接合していないので、成長領域においても第２の層のそりが防止されると共に応力歪みがその層に入ることが抑制される。成長領域Ｘの幅が１０〜１０００μｍであるので第２の層に歪みが入らない。露出部の間隔が１〜 10 μｍであるので、転位発生の確率が増大せず、良好な GaN 膜の形成が困難なくできる。
【０００８】
請求項２に記載の発明では、基板は、シリコン (Si) である。異種基板上に結晶性の高い窒化ガリウム系化合物半導体を形成することができる。
請求項３に記載の発明では、基板上には、窒化ガリウム系化合物半導体から成る第３の層が形成されており、その第３の層の上に第１の層が形成されている。この構成によれば、第２の層は、窒化ガリウム系化合物半導体から成る第３の層の露出部を核として、請求項１の発明と同様に、窒化ガリウム系化合物半導体から成る第２の層が形成される。結晶成長の核を成長させる第２の層の半導体と同種の半導体を用いている結果、その第２の層の結晶性がより向上する。
【０００９】
請求項４に記載の発明では、第３の層は、Al_xGa_1-xN(0 ≦ｘ≦1)から成る層とその上に形成されたGaN から成る層との２層構造としている。この構造によれば、第２の層をGaN とすれば、GaN を核としてGaN を結晶成長させることができるために、より、結晶性の良い第２の層を得ることができる。
【００１０】
請求項５に記載の発明では、第１の層は、二酸化シリコン(SiO₂)から成る。この場合には、第２の層をAlを含まない窒化ガリウム系化合物半導体とすることで、第１の層の上にはエピタキシャルせずに、横方向のエピタキシャル成長により第２の層を結晶性良く得ることができる。
【００１１】
請求項６に記載の発明では、第１の層は、高融点を有した金属又は非晶質のシリコン(Si)から成る。第１の層が導電性を有するので、基板に導電性基板を用いることで、第２の層と基板との間に、面に垂直方向に均一に電流を流すことが可能となる。よって、素子の電極を両端面に形成することが可能となる。尚、高融点を有した金属とは2000℃以上の融点を有する金属であり、例えば、Nb,Mo,Ru,Hf,Ta,Wが上げられる。
【００１３】
請求項７〜１２は、窒化ガリウム系化合物半導体の製造方法である。請求項８の発明は中間層を窒化ガリウム系化合物半導体の成長後にエッチングして除去するようにしており、この方法によりそりや歪みのない窒化ガリウム系化合物半導体基板を得ることができる。こられの製造方法によれば、請求項１〜６の発明で記述したように、結晶性の高い窒化ガリウム系化合物半導体から成る第２の層をを得ることができる。
【００１４】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。
（第１実施例）
図１は、本発明の第１実施例に係わる窒化ガリウム系化合物半導体の断面構成を示した模式図である。シリコン基板１の上にはSiO₂から成る膜厚約2000Åの第１の層２が形成されている。第１の層は図２、３に示すように成長領域Ｘと非成長領域Ｙとで構成されている。図２は成長領域Ｘと非成長領域Ｙとがストライプ状に形成されたものを示し、図３は非成長領域Ｙが格子状に形成され、成長領域Ｘは非成長領域Ｙで囲まれた格子の窓に当たるものを示している。各成長領域Ｘは図４に示すように構成されている。即ち、第１の層２はストライプ状（図４（ｂ））又は格子状（図４（ｃ））に形成されている。成長領域Ｘでは、図４に示すように、シリコン基板１上の第１の層２を除いた露出領域Ｂ及び第１の層２の上部領域ＡにはGaN から成る膜厚約10μｍの第２の層３が形成されており、非成長領域Ｙでは、図１に示すように、SiO₂から成る第１の層２の上にはGaN から成る第２の層３は形成されていない。
【００１５】
次に、このGaN 系化合物半導体の製造方法について説明する。
この半導体は、スパッタリング法及び有機金属気相成長法（以下「MOVPE 」と略す）により製造された。MOVPE で用いられたガスは、アンモニア(NH₃) 、キャリアガス(H₂,N₂) 、トリメチルガリウム(Ga(CH₃)₃)（以下「TMG 」と記す）である。
【００１６】
まず、フッ酸系溶液(HF:H₂O=1:1)を用いて洗浄した (111)面、 (100)面、又は、(110) 面を主面としたｎ−シリコン基板１上にSiO₂から成る第１の層２をスパッタリングにより膜厚約2000Åに形成した。図２、３に示すように、成長領域Ｘの幅ｘは200 μｍ、非成長領域Ｙの幅ｙは500 μｍとした。そして、成長領域Ｘでは、幅ａが約５μｍ、露出部Ｂの間隔ｂが約５μｍのストライプ状（図４（ｂ））又は格子状（図４（ｃ））に形成した。このように第１の層２が形成された基板１をＭＯＶＰＥ装置の反応室に載置されたサセプタに装着する。
【００１７】
次に、MOVPE 法により基板１の温度を600 ℃にしてN₂又はH₂を20liter/分、NH₃を10liter/分、TMG を1.0 ×10^-4モル／分、H₂ガスにより0.86ppm に希釈されたシランを20×10^-8モル／分で供給して、膜厚約10μｍのGaN を形成することにより、第２の層３を得た。このとき、成長領域Ｘにおいて、GaN は、シリコン基板１の露出部Ｂのシリコンを核として面に垂直に成長する。そして、第１の層２の上部領域Ａでは、シリコン基板１の露出部Ｂに成長したGaN を核として、GaN が横方向、即ち、シリコン基板１の面方向に沿ってエピタキシャル成長する。この第２の層３は、シリコン基板１の露出部Ｂにだけ縦方向に転位が生じ、第１の層２の上部領域Ａには横方向のエピタキシャル成長であるために、転位は生じない。第１の層２の面積をシリコン基板１の露出部Ｂの面積に比べて大きくすることで、広い面積に渡って結晶性の良好なGaN から成る第２の層３を形成することができる。
【００１８】
一方、非成長領域Ｙでは、第１の層２の幅ｙが広いために、周囲からの横方向成長が困難なために、GaN から成る第２の層３は第１の層２の上には形成されない。これにより、第２の層３がシリコン基板１の全面に連続して形成されるのではないために、シリコンとGaN との熱膨張係数が異なってもシリコン基板１がそることがない。従って、第２の層３にクラックが発生したり応力歪みが発生することが防止される。さらに、成長領域Ｘにおいては、第１の層２とその上のGaN は化学的に結合していないために、第２の層３のそり、応力歪みを極めて大きく減少させることができる。
【００１９】
尚、上記実施例において、ストライプ状又は格子状に形成された第１の層２の幅ａを約５μｍとしたが、第１の層２の幅ａが10μｍを超えると横方向の成長に長時間必要となり、第１の層２の幅ａが１μｍ未満になると、後にフッ酸等でのSiO₂膜の除去が困難となるので、望ましくは１〜10μｍの範囲が良い。又、上記実施例ではシリコン基板１の露出部Ｂの間隔ｂを５μｍとしたが、露出部Ｂの間隔ｂが10μｍを超えると転位発生の確率が増大し、露出部Ｂの間隔ｂが１μｍ未満になると良好なGaN 膜の形成が困難となるので、望ましくは１〜10μｍの範囲が良い。また、第２の層３の結晶性の点から幅の割合ａ／ｂは１〜10が望ましい。
【００２０】
又、非成長領域Ｙの幅ｙは周囲からのGaN の成長によりその上にGaN が連続して形成されない程度であれば良い。幅ｙは５０〜１０００μｍとすれば良い。又、成長領域Ｘの幅ｘは第２の層３に歪みが入らない程度の幅にすれば良い。約１０〜１０００μｍが良い。
【００２１】
（第２実施例）
上述の第１実施例では、第１の層２をシリコン基板１上に形成したが、本実施例の特徴は、シリコン基板１の上に窒化ガリウム系化合物半導体の第３の層を設け、その第３の層の上に、成長領域Ｘと非成長領域Ｙが図２又は図３のように形成された第１の層を島状に形成して、その上に窒化ガリウム系化合物半導体を形成したことである。
【００２２】
図５は、本発明の第２の実施例に係わる窒化ガリウム系化合物半導体の成長領域Ｘでの断面構成を示した模式図である。シリコン基板１の上にはAl_0.15Ga_0.85N から成る膜厚約1000Åの第３の層５が形成され、この第３の層５上にSiO₂から成る膜厚約2000Åの第１の層２が第１実施例と同様にストライプ状又は格子状に形成されている。又、第３の層５の露出部Ｂ及び第１の層２の上部領域Ａには、GaN から成る膜厚約10μｍの第２の層３が形成されている。非成長領域Ｙの構成は、第１実施例と同様に図２、３のように構成されている。
【００２３】
次に、このGaN 系化合物半導体の製造方法について説明する。
シリコン基板１をＭＯＣＶＤ装置に配置して、基板１の温度を1150℃に保持し、N₂又はH₂を10liter/分、NH₃を10liter/分、TMG を1.0 ×10^-4モル／分、トリメチルアルミニウム(Al(CH₃)₃)（以下「TMA 」と記す）を1.0 ×10^-5モル／分、H₂ガスにより0.86ppm に希釈されたシランを20×10^-8モル／分で供給し、膜厚約1000Å、Si濃度1.0 ×10¹⁸/cm³のAl_0.15Ga_0.85N から成る第３の層５を形成した。
【００２４】
次に、第１実施例と同様に、第３の層５上に、幅ｘが200 μｍの成長領域Ｘでは、SiO₂から成る第１の層２を膜厚約2000Å、幅ａが約５μｍ、第３の層５の露出部Ｂの間隔ｂが約５μｍのストライプ状又は格子状に形成し、その成長領域Ｘを区画するように幅ｙが500 μｍの非成長領域Ｙが形成されている。
次に、第１実施例と同様に、第１の層２及び第３の層５の露出部Ｂ上に膜厚約10μｍのGaN から成る第２の層３を形成する。このとき、GaN は、第３の層５の露出部ＢのAl_0.15Ga_0.85N を核として、面に垂直方向に成長する。そして、第１の層２の上部領域Ａでは、第３の層５の露出部Ｂ上に成長したGaN を核として、GaN が横方向にエピタキシャル成長する。このようにして、第１の層２及び第３の層５の露出部上にGaN から成る第２の層３が形成される。
【００２５】
上記に示されるように、GaN はAl_0.15Ga_0.85N を核として、先ず、成長するので、Siを核とした場合に比べてGaN の結晶性はより高くなる。また、シリコン基板１、又は、シリコン基板１から第１の層２までの領域Ｃを研磨又はエッチングにより除去することにより、第２の層３により、無転位の窒化ガリウム系化合物半導体基板を得ることができる。
【００２６】
（第３実施例）
前述の第２実施例では、第３の層５を単層で構成したが、本実施例の特徴は、第３の層を２層構造とした点にある。
図６は、本発明の第３実施例に係わる窒化ガリウム系化合物半導体の成長領域Ｘでの断面構成を示した模式図である。シリコン基板１の上にはAl_0.15Ga_0.85N から成る膜厚約1000Åの層５が形成され、この層５上に、GaN から成る膜厚約1000Åの層６が形成されている。層５と層６とで第３の層が構成される。層６上には、SiO₂から成る膜厚約2000Åの第１の層２が上記実施例と同様にストライプ状又は格子状に形成されている。層６及び第１の層２上には、GaN から成る膜厚約10μｍの第２の層３が形成されている。成長領域Ｘ、非成長領域Ｙは第１実施例と同じく図２、３に示すように構成されている。
【００２７】
次に、このGaN 系化合物半導体の製造方法について説明する。
基板１上にMOVPE 法により層５を形成するところまでは、第２実施例と同様である。
層５の形成後、層５上にMOVPE 法により基板１の温度を1100℃にしてN₂又はH₂を20liter/分、NH₃を10liter/分、TMG を2.0 ×10^-4モル／分、H₂ガスにより0.86ppm に希釈されたシランを20×10^-8モル／分で供給して、GaN を形成し、膜厚約1000Åの層６を得る。
【００２８】
次に、第１、第２実施例と同様に、成長領域Ｘにおいて、第３の層５上にSiO₂から成る第１の層２を膜厚約2000Å、幅ａが約５μｍ、層６の露出部Ｂの間隔ｂが約５μｍのストライプ状又は格子状に形成する。
次に、第１の層２の上部領域Ａ及び層６の露出部Ｂ上に膜厚約10μｍのGaN から成る第２の層３を成長させる。このとき、GaN は、層６の露出部ＢのGaN を核として、面に垂直方向に成長する。そして、第１の層２の上部領域Ａでは、層６の露出部Ｂ上に成長したGaN を核として、GaN が横方向にエピタキシャル成長する。このようにして、本実施例では、GaN がGaN を核として縦方向にも横方向にもエピタキシャル成長するので、上記の実施例よりも、さらに、結晶性の高いGaN が得られる。
【００２９】
（第４実施例）
本実施例は、成長領域ＸにおけるSiO₂の第１の層２と第２の層３とを複数段に形成した例である。図７に示すように、第１の層２を構成する下層２１と上層２２のパターンは、上から見て層６が見えないようなパターンに形成されている。即ち、上層２２は下層２１が存在しない上部領域に形成される。これにより、第２の層３を構成する下層３１において、下層２１の形成されていない部分Ｂ１の縦方向の貫通転位がその上方に存在する上層２２により遮断され、上層２２の上部領域Ａ２は横方向成長のため第２の層３を構成する上層３２の縦方向貫通転位は存在しない。又、上層３２の上層２２の存在しない領域Ｂ２は、下層２１の上部領域Ａ１の延長領域であるので、縦方向の貫通転位は存在しない。よって、上層３２の貫通転位は極めて減少し、これにより、第２の層３の結晶性を無転位結晶とすることができ、結晶性を著しく改善することができる。
尚、層４と層５の繰り返し回数は２回の他、任意回数繰り返しても良い。その時に、複数の層４のパターンをずらせて、全体として、上から見た時に、層６が見えない状態にすれば良い。
【００３０】
（第５実施例）
本実施例は、窒化ガリウム系化合物半導体の基板を得る製法に関する。図８に示すように、(0001)方向の面方位を有するサファイア基板１０を準備し、そのサファイア基板１０をメタノール等の有機薬品で洗浄した。その後、サファイア基板１０をＲＦスパッタリング装置のチャンバー内にセットして、チャンバーを真空に排気した。その後、アルゴン・酸素の混合ガスにより図８に示すように、サファイア基板１０の上面に厚さ100 ｎｍで、ZnO から成る中間層７を形成した。この中間層７はｃ軸方向への配向度が強いものであった。
【００３１】
次に、この中間層７の上に、前述の実施例と同様な方法により窒化ガリウム系化合物半導体を成長させた。膜厚約500 Å、Ga_0.8In_0.2N から成る層５１を形成した。この層５１は、低温成長によりアモルファス又は微結晶が混在した状態のバッファ層、即ち、ZnO とGaN との格子定数を緩和する層として機能する。
【００３２】
層５１の形成後、層５１上に膜厚約１０μｍのGaN から成る層６を形成した。層６より上の層の形成は、第１実施例と同一である。層５１と層６とで第３の層が構成されている。このように各層の形成されたサファイア基板１０を塩酸系エッチャントに浸し、エッチャントの温度を６０℃にした。そして、約１０分間超音波洗浄器にかけて、中間層７のエッチングを行った。これにより、主として、GaN の第２の層３から成る基板を得ることができた。この基板は、第１実施例で説明したように、第１の層２は第２の層３の形成されていない非成長領域Ｙが格子状、ストライプ状の島状に形成されているので、この領域で第２の層３の応力が緩和される結果、第２の層３のそりやクラックの発生が防止される。その結果、結晶性の良い窒化ガリウム系化合物半導体基板を得ることができる。
【００３３】
尚、第２の層３の厚さは、50〜100 μｍとすると、無転位の結晶が得られるので望ましい。In_0.2Ga_0.8N から成る第３の層の下層５１を低温成長によるバッファ層にしているが、さらに、この層５１の上に、高温成長による単結晶のAl_0.15Ga_0.85N を形成して、その層の上にGaN の上層６を形成しても良い。
【００３４】
上記実施例では、基板１０にサファイアを用いたが、シリコン、炭化珪素等の他の基板を用いることができる。また、基板１０の上面にだけ各層を形成したが、基板の上面と下面の両側に対称に各層を形成することで、基板のそりが防止できると共に、一度に２枚の窒化ガリウム系化合物半導体基板が得られるので製造効率が向上する。
【００３５】
このようにして得られた窒化ガリウム系化合物半導体基板上に、さらに、良く知られたように、窒化ガリウム系化合物半導体から成る、ガイド層、クラッド層、ＭＱＷ又はＳＱＷ構造の活性層がヘテロ接合された発光ダイオード、レーザ素子を形成しても良い。
【００３６】
又、図１２に示すように、これらの素子１００を構成する各機能層は、第２の層３を基底層として、その上に形成した後、第２の層３等の基板を中間層７のエッチングにより基板１０から剥離させても良い。このような方法により、レーザダイオードを形成した場合には、第２の層３の基底層から素子の各機能層までが、窒化ガリウム系化合物半導体で形成されているので、共振器の端面が容易にへき開により形成できる。これによりレーザの発振効率を向上させることができる。また、第２の層３を導電性に形成することで、基板面に垂直な方向に電流を流すことかでき、電極形成工程が簡略化されると共に、電流路の断面積が広く且つ長さが短くなるので駆動電圧を低下させることができる。
【００３７】
また、中間層７としてZnO を用いたが、窒化ガリウム系化合物半導体のバッファ層が形成でき、中間層７のみをエッチングできれば良い。
【００３８】
上記の全実施例における基板には、シリコン、サファイア(Al₂O₃）、炭化珪素(SiC) 等の窒化ガリウム系化合物半導体を成長し得るものであれば、任意のものが使用できる。
又、上記の全実施例では、第２の層３にGaN を用いたが、任意組成比のInGaN を用いても良い。Alが含まれる窒化ガリウム系化合物半導体は、SiO₂層上に成長するので、Alを含まない方が望ましい。しかし、ストライプ状又は格子状に形成される第１の層２をSiO₂に代えて、タングステン(W) など高融点の金属や、アモルファスSiなどを用いてもよい。このように、第１の層２を金属又は非晶質Siで構成することにより、第１の層２に電流が流れるので、GaN 化合物半導体の厚さ方向に均一に電流をより良好に流すことができる。タングステン(W) など高融点の金属や、アモルファスSiを用いた場合には、任意組成比の一般式Al_xGa_yIn_1-x-yN(0 ≦x ≦1,0 ≦y ≦1,0 ≦x+y ≦1)の窒化ガリウム系化合物半導体は、その上にエピタキシャル成長しないので、一般式Al_xGa_yIn_1-x-yN を第２の層３として用いることができる。
【００３９】
又、全実施例において、第２の層２は、図７に示すように、パターンをずらせて複数段に構成しても良い。この場合に、複数段の第２の層の材料を変化させても良い。例えば、第１段目の層をSiO₂とし、第２段目の層を高融点金属としても良い。
又、上記の全実施例において、基板の上に窒化ガリウム系化合物半導体の低温成長によるバッファ層を形成した後、各層を形成しても良い。
又、第３の層は、１層でも、２層でもそれ以上でも良い。それらの各層は、任意組成比の一般式Al_xGa_yIn_1-x-yN(0 ≦x ≦1,0 ≦y ≦1,0 ≦x+y ≦1)の窒化ガリウム系化合物半導体を用いることができる。又、第２の層と同一の組成比で合っても良い。
又、第２の層３が成長する核となる第３の層５又は６は、膜厚が500 Å未満であると、第２の層３の横方向の成長が悪くなるので、第３の層の膜厚は500 Å以上であることが望ましい。
【００４０】
上記の実施例において、MOVPE 法は常圧雰囲気中で行われたが、減圧成長下で行っても良い。また、常圧、減圧の組み合わせで行なって良い。本発明で得られたGaN 系化合物半導体は、ＬＥＤやＬＤの発光素子に利用可能であると共に受光素子及び電子ディバイスにも利用することができる。
上記の全実施例において、MOVPE 法は常圧雰囲気中で行われたが、減圧成長下で行っても良い。また、常圧、減圧の組み合わせで行なって良い。
【００４１】
本発明で得られたGaN 系化合物半導体は、ＬＥＤやＬＤの発光素子に利用可能であると共に受光素子及び電子ディバイスにも利用することができる。
【図面の簡単な説明】
【図１】本発明の具体的な第１実施例に係る窒化ガリウム系化合物半導体の構成を示した断面図。
【図２】第１の層を有する成長領域と非成長領域とを示した平面図。
【図３】第１の層を有する成長領域と非成長領域との他の例を示した平面図。
【図４】同実施例の成長領域を構成を示した模試図。
【図５】本発明の具体的な第２実施例に係わる窒化ガリウム系化合物半導体の構造を示した模式的断面図。
【図６】本発明の具体的な第３実施例に係わる窒化ガリウム系化合物半導体の構造を示した模式的断面図。
【図７】本発明の具体的な第４実施例に係わる窒化ガリウム系化合物半導体の構造を示した模式的断面図。
【図８】本発明の具体的な第５実施例に係わる製造方法の工程を示した基板の断面図。
【図９】同じく製造工程を示した断面図。
【図１０】同じく製造工程を示した断面図。
【図１１】同じく製造工程を示した断面図。
【図１２】他の製造工程を示した斜視図。
【符号の説明】
１シリコン基板
２第１の層
３第２の層
５，５１第３の層
６第３の層
１２サファイア基板
７中間層(ZnO)
１００素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to the general formula _{_{_{Al x Ga y In 1-xy}}} N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) The gallium nitride-based compound semiconductor and a manufacturing method thereof. In particular, it relates to a device that prevents the occurrence of warpage and cracks.
[0002]
[Prior art]
Gallium nitride compound semiconductors are direct-transition semiconductors whose emission spectrum covers a wide range from ultraviolet to red, and are applied to light-emitting elements such as light-emitting diodes (LEDs) and laser diodes (LDs). The gallium nitride compound semiconductor is usually formed on sapphire.
[0003]
[Problems to be solved by the invention]
However, in the above prior art, when a gallium nitride compound semiconductor is formed on a sapphire substrate, cracks and warpage occur in the semiconductor layer due to a difference in thermal expansion coefficient between sapphire and the gallium nitride compound semiconductor, and dislocation occurs due to a misfoot. For this reason, there is a problem that device characteristics are not good.
[0004]
Accordingly, in view of the above problems, an object of the present invention is to improve the crystallinity by preventing warpage and cracking of a gallium nitride compound semiconductor layer formed on a substrate, and to use these layers and substrate. It is to improve the characteristics of the device.
[0005]
[Means for solving the problems and effects]
The invention according to claim 1 is a dot-like, striped pattern in which the exposed portions of the layer laminated on the substrate are scattered directly on the substrate and the layer laminated on the substrate. A gallium nitride compound semiconductor is formed in an island state such as a grid or lattice, and the gallium nitride compound semiconductor does not epitaxially grow on the first layer and grows in the lateral direction, and the exposed portion not covered by the first layer serves as a nucleus. And a second layer made of an epitaxially grown gallium nitride compound semiconductor,
The first layer is composed of a fine pattern having a width of 1 to 10 μm , the second layer being grown in the lateral direction and covering the first layer, and a growth region having a width of 10 to 1000 μm and the growth region And the non-growth region having such a large area that the second layer cannot cover the first layer.
[0006]
Here, the lateral direction means the surface direction of the substrate. Thereby, the second layer made of the gallium nitride compound semiconductor is not epitaxially grown on the first layer, and the layer grown from the exposed portion of the substrate having a width of 1 to 10 μm is the first layer in the growth region. Is epitaxially grown in the lateral direction. As a result, dislocations based on misfit between the substrate and the gallium nitride compound semiconductor grow only in the vertical direction and not in the horizontal direction. As a result, since there is no threading dislocation in the upper region of the first layer, when considering the entire surface of the second layer, the surface density of the threading dislocation in the vertical direction is reduced as an average value. Therefore, the crystallinity of the gallium nitride-based compound semiconductor on the first layer in the growth region is improved.
[0007]
In the non-growth region, since the first layer is widely formed, there is no lateral growth of the gallium nitride compound semiconductor on the first layer. Therefore, the second layer is not formed uniformly on one surface of the substrate, but is formed only in a growth region having a width of 1 to 10 μm that is partitioned into a stripe shape or a lattice shape by a non-growth region. As a result, warpage of the substrate and the second layer is prevented, and no crack or stress strain is generated in the second layer, so that the crystallinity is improved. Further, the second layer is formed on the first layer in the growth region, but the first layer and the gallium nitride compound semiconductor of the second layer are not chemically bonded. Also in the region, warpage of the second layer is prevented and stress strain is prevented from entering the layer. Since the width of the growth region X is 10 to 1000 μm, the second layer is not distorted. Since the distance between the exposed portions is 1 to 10 μm, the probability of dislocation generation does not increase and it is possible to form a good GaN film without difficulty.
[0008]
In the invention described in請Motomeko 2, the substrate is silicon (Si). A highly crystalline gallium nitride-based compound semiconductor can be formed over a different substrate.
In a third aspect of the present invention, a third layer made of a gallium nitride compound semiconductor is formed on the substrate, and the first layer is formed on the third layer. According to this configuration, the second layer is made of the gallium nitride-based compound semiconductor as in the first aspect of the invention, with the exposed portion of the third layer made of the gallium nitride-based compound semiconductor serving as a nucleus. Is formed. As a result of using a semiconductor of the same type as the semiconductor of the second layer for growing the nucleus for crystal growth, the crystallinity of the second layer is further improved.
[0009]
In the invention described in claim 4 , the third layer has a two-layer structure of a layer made of Al _x Ga _1-x N (0 ≦ x ≦ 1) and a layer made of GaN formed thereon. . According to this structure, if the second layer is made of GaN, GaN can be crystal-grown using GaN as a nucleus, so that a second layer with better crystallinity can be obtained.
[0010]
In the invention according to claim 5 , the first layer is made of silicon dioxide (SiO ₂ ). In this case, the second layer is made of a gallium nitride compound semiconductor that does not contain Al, so that the second layer is not crystallized on the first layer and the second layer is improved in crystallinity by lateral epitaxial growth. Obtainable.
[0011]
In the invention described in claim 6 , the first layer is made of a metal having a high melting point or amorphous silicon (Si). Since the first layer has conductivity, by using a conductive substrate as the substrate, it is possible to allow a current to flow uniformly between the second layer and the substrate in a direction perpendicular to the surface. Therefore, the electrode of the element can be formed on both end faces. The metal having a high melting point is a metal having a melting point of 2000 ° C. or higher, and examples thereof include Nb, Mo, Ru, Hf, Ta, and W.
[0013]
Claims 7 to 12 are methods for producing a gallium nitride compound semiconductor. According to the invention of claim 8, the intermediate layer is removed by etching after the growth of the gallium nitride compound semiconductor. By this method, a gallium nitride compound semiconductor substrate free from warpage or distortion can be obtained. According to these manufacturing methods, as described in the first to sixth aspects of the invention, a second layer made of a gallium nitride compound semiconductor having high crystallinity can be obtained.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described based on specific examples.
(First embodiment)
FIG. 1 is a schematic diagram showing a cross-sectional structure of a gallium nitride compound semiconductor according to the first embodiment of the present invention. On the silicon substrate 1, a first layer 2 made of SiO ₂ and having a thickness of about 2000 mm is formed. The first layer is composed of a growth region X and a non-growth region Y as shown in FIGS. 2 shows a growth region X and a non-growth region Y formed in a stripe shape, and FIG. 3 shows a lattice in which the non-growth region Y is formed in a lattice shape and the growth region X is surrounded by the non-growth region Y. Shows what hits the window. Each growth region X is configured as shown in FIG. That is, the first layer 2 is formed in a stripe shape (FIG. 4B) or a lattice shape (FIG. 4C). In the growth region X, as shown in FIG. 4, the exposed region B excluding the first layer 2 on the silicon substrate 1 and the upper region A of the first layer 2 have a second thickness of about 10 μm made of GaN. In the non-growth region Y, as shown in FIG. 1, the second layer 3 made of GaN is not formed on the first layer 2 made of SiO ₂ .
[0015]
Next, a method for manufacturing this GaN-based compound semiconductor will be described.
This semiconductor was manufactured by sputtering and metal organic vapor phase epitaxy (hereinafter abbreviated as “MOVPE”). The gases used in MOVPE are ammonia (NH ₃ ), carrier gas (H ₂ , N ₂ ), and trimethyl gallium (Ga (CH ₃ ) ₃ ) (hereinafter referred to as “TMG”).
[0016]
First, on an n-silicon substrate 1 having a (111), (100), or (110) plane as a main surface cleaned with a hydrofluoric acid solution (HF: H ₂ O = 1: 1). A first layer 2 made of SiO ₂ was formed to a thickness of about 2000 mm by sputtering. As shown in FIGS. 2 and 3, the width x of the growth region X is 200 μm, and the width y of the non-growth region Y is 500 μm. In the growth region X, a stripe shape (FIG. 4B) or a lattice shape (FIG. 4C) having a width a of about 5 μm and an interval b between the exposed portions B of about 5 μm was formed. The substrate 1 on which the first layer 2 is thus formed is mounted on a susceptor placed in the reaction chamber of the MOVPE apparatus.
[0017]
Next, the substrate 1 temperature is set to 600 ° C. by MOVPE, N ₂ or H ₂ is 20 liter / min, NH ₃ is 10 liter / min, TMG is 1.0 × 10 ⁻⁴ mol / min, and H ₂ gas is 0.86 ppm. Diluted silane was supplied at 20 × 10 ⁻⁸ mol / min to form GaN having a thickness of about 10 μm, thereby obtaining the second layer 3. At this time, in the growth region X, GaN grows perpendicularly to the surface with silicon at the exposed portion B of the silicon substrate 1 as a nucleus. In the upper region A of the first layer 2, GaN grows epitaxially along the lateral direction, that is, the surface direction of the silicon substrate 1, with GaN grown on the exposed portion B of the silicon substrate 1 as a nucleus. In the second layer 3, dislocation occurs in the vertical direction only in the exposed portion B of the silicon substrate 1, and no dislocation occurs in the upper region A of the first layer 2 because of lateral epitaxial growth. By making the area of the first layer 2 larger than the area of the exposed portion B of the silicon substrate 1, the second layer 3 made of GaN having good crystallinity over a wide area can be formed.
[0018]
On the other hand, in the non-growth region Y, since the width y of the first layer 2 is wide, it is difficult to laterally grow from the surroundings. Therefore, the second layer 3 made of GaN is formed on the first layer 2. Is not formed. Thus, since the second layer 3 is not continuously formed on the entire surface of the silicon substrate 1, even if the thermal expansion coefficients of silicon and GaN differ, the silicon substrate 1 does not warp. Therefore, cracks and stress strains are prevented from occurring in the second layer 3. Further, in the growth region X, since the first layer 2 and the GaN on the first layer 2 are not chemically bonded, the warp and stress strain of the second layer 3 can be greatly reduced.
[0019]
In the above embodiment, the width a of the first layer 2 formed in a stripe shape or a lattice shape is set to about 5 μm. However, if the width a of the first layer 2 exceeds 10 μm, the first layer 2 is long in the lateral growth. If time is required and the width a of the first layer 2 is less than 1 μm, it will be difficult to remove the SiO ₂ film with hydrofluoric acid or the like later, so the range of 1 to 10 μm is desirable. In the above embodiment, the interval b between the exposed portions B of the silicon substrate 1 is 5 μm. However, if the interval b between the exposed portions B exceeds 10 μm, the probability of dislocation increases, and the interval b between the exposed portions B is less than 1 μm. Then, since it becomes difficult to form a good GaN film, the range of 1 to 10 μm is desirable. In addition, the width ratio a / b is preferably 1 to 10 in terms of crystallinity of the second layer 3.
[0020]
Further, the width y of the non-growth region Y may be such that GaN is not continuously formed thereon due to the growth of GaN from the periphery. The width y may be 50 to 1000 μm. Further, the width x of the growth region X may be set to a width that does not cause distortion in the second layer 3. About 10-1000 micrometers is good.
[0021]
(Second embodiment)
In the first embodiment described above, the first layer 2 is formed on the silicon substrate 1, but the feature of this embodiment is that a third layer of gallium nitride compound semiconductor is provided on the silicon substrate 1, On the third layer, a first layer in which a growth region X and a non-growth region Y are formed as shown in FIG. 2 or FIG. 3 is formed in an island shape, and a gallium nitride compound semiconductor is formed thereon. It is that.
[0022]
FIG. 5 is a schematic diagram showing a cross-sectional configuration in the growth region X of the gallium nitride-based compound semiconductor according to the second embodiment of the present invention. A third layer 5 made of Al _0.15 Ga _0.85 N and having a thickness of about 1000 mm is formed on the silicon substrate 1, and the first layer 2 made of SiO ₂ and having a thickness of about 2000 mm is formed on the third layer 5. Is formed in a stripe shape or a lattice shape as in the first embodiment. In the exposed portion B of the third layer 5 and the upper region A of the first layer 2, a second layer 3 made of GaN and having a thickness of about 10 μm is formed. The configuration of the non-growth region Y is configured as shown in FIGS. 2 and 3 as in the first embodiment.
[0023]
Next, a method for manufacturing this GaN-based compound semiconductor will be described.
The silicon substrate 1 is placed in an MOCVD apparatus, the temperature of the substrate 1 is maintained at 1150 ° C., N ₂ or H ₂ is 10 liter / min, NH ₃ is 10 liter / min, TMG is 1.0 × 10 ⁻⁴ mol / min, Supply trimethylaluminum (Al (CH ₃ ) ₃ ) (hereinafter referred to as “TMA”) at 1.0 × 10 ⁻⁵ mol / min and silane diluted to 0.86 ppm with H ₂ gas at 20 × 10 ⁻⁸ mol / min Then, a third layer 5 made of Al _0.15 Ga _0.85 N having a film thickness of about 1000 mm and a Si concentration of 1.0 × 10 ¹⁸ / cm ³ was formed.
[0024]
Then, as in the first embodiment, on the third layer 5, the growth region X of the width x is 200 [mu] m, about a first layer 2 made of SiO ₂ film thickness 2000 Å, a width a of about 5μm A non-growth region Y having a width y of 500 μm is formed so as to form a stripe shape or a lattice shape with an interval b of the exposed portion B of the third layer 5 of about 5 μm and to partition the growth region X. .
Next, as in the first embodiment, a second layer 3 made of GaN having a thickness of about 10 μm is formed on the exposed portions B of the first layer 2 and the third layer 5. At this time, GaN grows in a direction perpendicular to the surface with Al _0.15 Ga _0.85 N in the exposed portion B of the third layer 5 as a nucleus. In the upper region A of the first layer 2, GaN grows epitaxially in the lateral direction using GaN grown on the exposed portion B of the third layer 5 as a nucleus. In this way, the second layer 3 made of GaN is formed on the exposed portions of the first layer 2 and the third layer 5.
[0025]
As shown above, GaN grows first with Al _0.15 Ga _0.85 N as a nucleus, so that the crystallinity of GaN is higher than when Si is a nucleus. Also, the dislocation-free gallium nitride compound semiconductor substrate is obtained by the second layer 3 by removing the silicon substrate 1 or the region C from the silicon substrate 1 to the first layer 2 by polishing or etching. Can do.
[0026]
(Third embodiment)
In the second embodiment described above, the third layer 5 is composed of a single layer, but the feature of this embodiment is that the third layer has a two-layer structure.
FIG. 6 is a schematic diagram showing a cross-sectional structure in the growth region X of the gallium nitride compound semiconductor according to the third embodiment of the present invention. On the silicon substrate 1, a layer 5 made of Al _0.15 Ga _0.85 N and having a thickness of about 1000 mm is formed. On this layer 5, a layer 6 made of GaN and having a thickness of about 1000 mm is formed. Layer 5 and layer 6 constitute a third layer. On the layer 6, a first layer 2 made of SiO ₂ and having a thickness of about 2000 mm is formed in a stripe shape or a lattice shape as in the above embodiment. On the layer 6 and the first layer 2, a second layer 3 made of GaN and having a thickness of about 10 μm is formed. The growth region X and the non-growth region Y are configured as shown in FIGS. 2 and 3 as in the first embodiment.
[0027]
Next, a method for manufacturing this GaN-based compound semiconductor will be described.
The process up to forming the layer 5 on the substrate 1 by the MOVPE method is the same as in the second embodiment.
After the formation of the layer 5, the temperature of the substrate 1 is set to 1100 ° C. on the layer 5 by the MOVPE method, N ₂ or H ₂ is 20 liter / min, NH ₃ is 10 liter / min, TMG is 2.0 × 10 ⁻⁴ mol / min, Silane diluted to 0.86 ppm with H ₂ gas is supplied at 20 × 10 ⁻⁸ mol / min to form GaN, and a layer 6 having a thickness of about 1000 mm is obtained.
[0028]
Next, as in the first and second embodiments, in the growth region X, the first layer 2 made of SiO _{2 is formed} on the third layer 5 with a film thickness of about 2000 mm, the width a is about 5 μm, and the layer 6 The exposed portions B are formed in a stripe shape or a lattice shape with an interval b of about 5 μm.
Next, a second layer 3 made of GaN having a thickness of about 10 μm is grown on the upper region A of the first layer 2 and the exposed portion B of the layer 6. At this time, GaN grows in a direction perpendicular to the surface with GaN in the exposed portion B of the layer 6 as a nucleus. In the upper region A of the first layer 2, GaN grows epitaxially in the lateral direction with GaN grown on the exposed portion B of the layer 6 as a nucleus. Thus, in this example, GaN epitaxially grows in the vertical and horizontal directions with GaN as the nucleus, so that GaN having higher crystallinity than the above example can be obtained.
[0029]
(Fourth embodiment)
In this embodiment, the first layer 2 and the second layer 3 of SiO ₂ in the growth region X are formed in a plurality of stages. As shown in FIG. 7, the patterns of the lower layer 21 and the upper layer 22 constituting the first layer 2 are formed in such a pattern that the layer 6 cannot be seen from above. That is, the upper layer 22 is formed in the upper region where the lower layer 21 does not exist. As a result, in the lower layer 31 constituting the second layer 3, the threading dislocation in the vertical direction of the portion B1 where the lower layer 21 is not formed is blocked by the upper layer 22 existing above the portion B1, and the upper region A2 of the upper layer 22 is There are no longitudinal threading dislocations in the upper layer 32 constituting the second layer 3 due to the direction growth. Further, since the region B2 where the upper layer 22 of the upper layer 32 does not exist is an extension region of the upper region A1 of the lower layer 21, there is no vertical threading dislocation. Therefore, the threading dislocations in the upper layer 32 are extremely reduced, whereby the crystallinity of the second layer 3 can be made dislocation-free crystals, and the crystallinity can be remarkably improved.
It should be noted that the number of repetitions of layer 4 and layer 5 may be any number other than two. At that time, the pattern of the plurality of layers 4 may be shifted so that the layer 6 cannot be seen as a whole when viewed from above.
[0030]
(5th Example)
This example relates to a manufacturing method for obtaining a substrate of a gallium nitride compound semiconductor. As shown in FIG. 8, a sapphire substrate 10 having a (0001) orientation was prepared, and the sapphire substrate 10 was washed with an organic chemical such as methanol. Thereafter, the sapphire substrate 10 was set in a chamber of an RF sputtering apparatus, and the chamber was evacuated to a vacuum. Thereafter, as shown in FIG. 8, an intermediate layer 7 made of ZnO and having a thickness of 100 nm was formed on the upper surface of the sapphire substrate 10 by using a mixed gas of argon and oxygen. This intermediate layer 7 had a strong degree of orientation in the c-axis direction.
[0031]
Next, a gallium nitride compound semiconductor was grown on the intermediate layer 7 by the same method as in the previous example. A layer 51 made of Ga _0.8 In _0.2 N with a thickness of about 500 mm was formed. This layer 51 functions as a buffer layer in which amorphous or microcrystals are mixed by low-temperature growth, that is, a layer that relaxes the lattice constant of ZnO and GaN.
[0032]
After the formation of the layer 51, the layer 6 made of GaN having a thickness of about 10 μm was formed on the layer 51. Formation of the layer above the layer 6 is the same as in the first embodiment. The layer 51 and the layer 6 constitute a third layer. Thus, the sapphire substrate 10 formed with each layer was immersed in a hydrochloric acid-based etchant, and the temperature of the etchant was set to 60 ° C. Then, the intermediate layer 7 was etched by applying an ultrasonic cleaner for about 10 minutes. As a result, a substrate mainly composed of the second layer 3 of GaN could be obtained. In this substrate, as described in the first embodiment, the non-growth region Y in which the second layer 3 is not formed in the first layer 2 is formed in a lattice-like and stripe-like island shape. As a result of the stress of the second layer 3 being relaxed in this region, warpage and cracking of the second layer 3 are prevented. As a result, a gallium nitride compound semiconductor substrate with good crystallinity can be obtained.
[0033]
The thickness of the second layer 3 is preferably 50 to 100 μm because dislocation-free crystals can be obtained. The lower layer 51 of the third layer made of In _0.2 Ga _0.8 N is used as a buffer layer by low temperature growth. Further, on this layer 51, single crystal Al _0.15 Ga _0.85 N by high temperature growth is formed, A GaN upper layer 6 may be formed on this layer.
[0034]
In the above embodiment, sapphire is used for the substrate 10, but other substrates such as silicon and silicon carbide can be used. In addition, although each layer is formed only on the upper surface of the substrate 10, it is possible to prevent warping of the substrate by forming each layer symmetrically on both sides of the upper and lower surfaces of the substrate, and two gallium nitride compound semiconductor substrates at a time. As a result, manufacturing efficiency is improved.
[0035]
On the gallium nitride compound semiconductor substrate thus obtained, as well known, a guide layer, a clad layer, and an MQW or SQW structure active layer made of a gallium nitride compound semiconductor are heterojunctioned. A light emitting diode or a laser element may be formed.
[0036]
Also, as shown in FIG. 12, each functional layer constituting these elements 100 is formed on the second layer 3 as a base layer, and then the substrate such as the second layer 3 is used as the intermediate layer 7. It may be peeled off from the substrate 10 by this etching. When a laser diode is formed by such a method, since the base layer of the second layer 3 to each functional layer of the element are formed of a gallium nitride compound semiconductor, the end face of the resonator is easy. It can be formed by cleavage. Thereby, the oscillation efficiency of the laser can be improved. In addition, by forming the second layer 3 to be conductive, current can flow in a direction perpendicular to the substrate surface, the electrode forming process is simplified, and the cross-sectional area of the current path is wide and long. The driving voltage can be reduced since the length of the power supply becomes shorter.
[0037]
Further, although ZnO is used as the intermediate layer 7, it is sufficient that a buffer layer of a gallium nitride compound semiconductor can be formed and only the intermediate layer 7 can be etched.
[0038]
Any substrate can be used as the substrate in all the above embodiments as long as a gallium nitride compound semiconductor such as silicon, sapphire (Al ₂ O ₃ ), silicon carbide (SiC), etc. can be grown.
In all the above embodiments, GaN is used for the second layer 3, but InGaN having an arbitrary composition ratio may be used. Since the gallium nitride compound semiconductor containing Al grows on the SiO ₂ layer, it is desirable not to contain Al. However, a high melting point metal such as tungsten (W), amorphous Si, or the like may be used instead of SiO ₂ for the first layer 2 formed in a stripe shape or a lattice shape. As described above, since the first layer 2 is made of metal or amorphous Si, a current flows through the first layer 2, so that the current can flow more uniformly in the thickness direction of the GaN compound semiconductor. Can do. Tungsten (W) high melting point metal or the like, in the case of using amorphous Si, the general formula of any composition ratio _{_{_{Al x Ga y In 1-xy}}} N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ Since the gallium nitride compound semiconductor of x + y ≦ 1) is not epitaxially grown thereon, the general formula Al _x Ga _y In _1-xy N can be used as the second layer 3.
[0039]
In all the embodiments, the second layer 2 may be configured in a plurality of stages by shifting the pattern as shown in FIG. In this case, the material of the second layer of the plurality of stages may be changed. For example, the first layer may be SiO ₂ and the second layer may be a refractory metal.
In all the above embodiments, each layer may be formed after forming a buffer layer by low-temperature growth of a gallium nitride compound semiconductor on the substrate.
Further, the third layer may be one layer, two layers or more. For each of these layers, a gallium nitride-based compound semiconductor having a general formula of Al _x Ga _y In _1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) having an arbitrary composition ratio is used. Can do. Moreover, you may match | combine with the same composition ratio as a 2nd layer.
Further, if the third layer 5 or 6 serving as a nucleus for growing the second layer 3 has a film thickness of less than 500 mm, the lateral growth of the second layer 3 becomes worse. The thickness of the layer is preferably 500 mm or more.
[0040]
In the above embodiment, the MOVPE method was performed in a normal pressure atmosphere, but may be performed under reduced pressure growth. Moreover, you may carry out by the combination of a normal pressure and pressure reduction. The GaN-based compound semiconductor obtained in the present invention can be used for a light emitting device such as an LED or LD, and can also be used for a light receiving device and an electronic device.
In all the above examples, the MOVPE method was performed in a normal pressure atmosphere, but may be performed under reduced pressure growth. Moreover, you may carry out by the combination of a normal pressure and pressure reduction.
[0041]
The GaN-based compound semiconductor obtained in the present invention can be used for a light emitting device such as an LED or LD, and can also be used for a light receiving device and an electronic device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a configuration of a gallium nitride compound semiconductor according to a first specific example of the present invention.
FIG. 2 is a plan view showing a growth region having a first layer and a non-growth region.
FIG. 3 is a plan view showing another example of a growth region having a first layer and a non-growth region.
FIG. 4 is a schematic diagram showing the configuration of the growth region of the same example.
FIG. 5 is a schematic cross-sectional view showing the structure of a gallium nitride compound semiconductor according to a second specific example of the present invention.
FIG. 6 is a schematic cross-sectional view showing the structure of a gallium nitride compound semiconductor according to a third specific example of the present invention.
FIG. 7 is a schematic cross-sectional view showing the structure of a gallium nitride compound semiconductor according to a fourth specific example of the present invention.
FIG. 8 is a cross-sectional view of a substrate showing the steps of a manufacturing method according to a specific fifth embodiment of the present invention.
FIG. 9 is a sectional view showing the same manufacturing process.
FIG. 10 is a cross-sectional view showing the same manufacturing process.
FIG. 11 is a cross-sectional view showing the same manufacturing process.
FIG. 12 is a perspective view showing another manufacturing process.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 1st layer 3 2nd layer 5,51 3rd layer 6 3rd layer 12 Sapphire substrate 7 Intermediate layer (ZnO)
100 elements

Claims

A substrate,
Formed in islands such as dots, stripes, or grids so that the exposed portions of the layers stacked on the substrate are scattered directly on the substrate or on the layers stacked on the substrate. A first layer in which the gallium nitride-based compound semiconductor does not epitaxially grow thereon but grows laterally;
A second layer made of a gallium nitride compound semiconductor epitaxially grown with the exposed portion not covered by the first layer as a nucleus, and
The first layer is formed of a fine pattern having a width of 1 to 10 μm, the second layer being grown in a lateral direction and covering the first layer, and a growth region having a width of 10 to 1000 μm, A gallium nitride-based compound semiconductor comprising: a non-growth region having a large area that defines a growth region and the second layer cannot cover the first layer.

2. The gallium nitride compound semiconductor according to claim 1 , wherein the substrate is silicon (Si 2 ) .

The said substrate, a third layer made of gallium nitride compound semiconductor has been formed, according to claim 1 or, wherein the first layer is formed on the third layer The gallium nitride compound semiconductor according to claim 2 .

The third _{_{layer, Al x Ga 1-x N}} (0 ≦ x ≦ 1) consists of a layer with claim 3, characterized in that a two-layer structure of a layer made of GaN is formed thereon 2. A gallium nitride compound semiconductor according to 1.

The gallium nitride-based compound semiconductor according to any one of claims 1 to 4 , wherein the first layer is made of silicon dioxide (SiO ₂ ).

5. The gallium nitride-based compound semiconductor according to claim 1, wherein the first layer is made of a metal having a high melting point or amorphous silicon (Si).

In the method for manufacturing a gallium nitride compound semiconductor on a substrate,
Directly on the substrate, or on a layer laminated on the substrate, consisting of a fine pattern having a width of 1 to 10 μm in an island state such as a dot shape, a stripe shape, or a lattice shape so that exposed portions are scattered, A growth region having a width of 10 to 1000 μm and a non-growth region partitioning the growth region, and forming a first layer on which the gallium nitride compound semiconductor is not epitaxially grown,
In the non-growth region, the area is increased to prevent lateral epitaxial growth, and in the growth region, epitaxial growth is performed with the exposed portion not covered by the first layer as a nucleus, and the first layer In the upper part, a second layer made of a gallium nitride compound semiconductor is formed by epitaxial growth in the lateral direction.

In the method for manufacturing a gallium nitride compound semiconductor on a substrate,
A wet-etchable intermediate layer is formed on the substrate, a third layer made of a gallium nitride-based compound semiconductor is formed on the intermediate layer, and the exposed portions of the third layer are scattered. consists width 1~10μm the fine pattern of the island state of stripe-shaped or lattice-like shape, with a growth area of the width of 10 to 1000 [mu] m, the non-growth region and made of a gallium nitride compound semiconductor for partitioning the growth region thereof Forming a first layer not epitaxially grown thereon;
In the non-growth region, the area is increased to prevent lateral epitaxial growth, and in the growth region, epitaxial growth is performed with the exposed portion not covered by the first layer as a nucleus, and the first layer In the upper part, a second layer made of a gallium nitride compound semiconductor is formed by epitaxial growth in the lateral direction,
A method for producing a gallium nitride-based compound semiconductor, wherein the intermediate layer is wet-etched to peel the growth layer from the substrate.

The gallium nitride compound according to claim 7, wherein a third layer made of a gallium nitride compound semiconductor is formed on the substrate, and the first layer is formed on the third layer. Semiconductor manufacturing method.

9. The third layer is formed in a two-layer structure of a layer made of Al _x Ga _1-x N (0 ≦ x ≦ 1) and a layer made of GaN thereon. The method for producing a gallium nitride-based compound semiconductor according to claim 9.

11. The method of manufacturing a gallium nitride-based compound semiconductor according to claim 7, wherein the first layer is made of silicon dioxide (SiO ₂ ).

11. The gallium nitride compound semiconductor according to claim 7, wherein the first layer is made of a metal having a high melting point or amorphous silicon (Si). 11. Production method.