JP3840028B2 - 制御システム - Google Patents
制御システム Download PDFInfo
- Publication number
- JP3840028B2 JP3840028B2 JP2000035313A JP2000035313A JP3840028B2 JP 3840028 B2 JP3840028 B2 JP 3840028B2 JP 2000035313 A JP2000035313 A JP 2000035313A JP 2000035313 A JP2000035313 A JP 2000035313A JP 3840028 B2 JP3840028 B2 JP 3840028B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control device
- control
- access
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、鉄鋼プラント、製紙プラント、上下水システムなどの公共システムや、自動車産業などで利用される産業用システムなどに対する制御の効率化を実現するための制御システムに関する。
【0002】
【従来の技術】
制御対象にデータを出力したり制御対象からデータを入力する入出力装置を共有しながら複数の制御装置を同時に使用することで、産業用の制御装置の処理能力向上を図る場合がある。
【0003】
図11は、複数の制御装置が入出力装置を共有する従来の制御システムの構成を示すブロック図である。
【0004】
この従来の制御システム1では、制御装置2、3がI/Oバス4を共有しており、各制御装置2、3がこのI/Oバス4を介して入出力装置5に任意にアクセス可能である。入出力装置5は制御対象6からデータを収集し、また制御対象にデータを提供する。
【0005】
各制御装置2、3及び入出力装置5は、I/Oデータ(入出力データ)を記憶するためにそれぞれデータメモリ7、8及びI/Oメモリ9を備えている。
【0006】
制御装置2によって入出力装置5がアクセスされる場合、データメモリ7上のI/OデータがI/Oバス4を介してI/Oメモリ9に記憶されたり、I/Oメモリ9上のI/OデータがI/Oバス4を介してデータメモリ7に記憶される。これにより、制御装置2と制御対象との間でデータが転送されることになる。
【0007】
制御装置3によって入出力装置5がアクセスされる場合も上記の制御装置2の場合と同様であり、データメモリ8とI/Oメモリ9との間でI/Oデータが転送される。
【0008】
図12は、上記従来の制御システム1におけるデータ転送の状態を示すブロック図である。
【0009】
I/Oメモリ9には、制御装置2用の領域9a、制御装置3用の領域9b、制御装置2、3の双方用の共用領域9cとがある。
【0010】
制御装置2は、制御装置2用の領域9aや共用領域9cから読み出されたI/Oデータを受信してデータメモリ7に記憶し、またデータメモリ7のI/Oデータを送信して制御装置2用の領域9aや共用領域9cに記憶する。
【0011】
制御装置3も上記制御装置2と同様に入出力装置5との間でデータを転送する。
【0012】
【発明が解決しようとする課題】
上記の制御システムにおいては、複数の制御装置が入出力装置を任意にアクセス可能である。
【0013】
しかし、各制御装置が入出力装置をアクセスするタイミングについて何の制約もないので、それぞれの制御装置が個別のタイミングで入出力装置5にアクセスし、各制御装置間でアクセスの同期がとれず、衝突が発生する場合がある。
【0014】
また、共有される入出力装置からのI/Oデータを使用して複数の制御装置が同一の制御プログラムを実行する場合に、各制御装置によるI/Oデータの入力タイミングが異なると、同一のI/Oデータを使用して同一の制御プログラムが実行されても、制御結果に整合性のない場合が発生する。
【0015】
例えば、ある制御装置が入出力装置にアクセスした後に入出力装置がI/Oデータの内容を更新し、その後他の制御装置が入出力装置にアクセスすると、同じI/Oデータに基づく同じ制御処理であっても各制御装置間で結果の整合性が確保されない。このような制御結果の不整合は、複数の制御装置が連携して制御を実行する場合に不都合となる。
【0016】
また、従来の制御システムにおいて、それぞれの制御装置が同一の入出力装置から同一のI/Oデータを入力する場合には、制御装置の台数分のデータ入力が必要であり、入出力装置に対するアクセスに無駄が多くなる問題がある。特に、入出力装置へのI/Oアクセスは、メモリに対するアクセスよりも100倍以上の時間を必要とするのが一般的であり、アクセス時間がかかる。
【0017】
また、制御対象や入出力装置が設置されていない状態において、制御装置で実行する制御プログラムの検証を行う有効な方法が存在しないという問題がある。
【0018】
また、複数の制御装置により多重化した制御を行う場合には、制御装置間で制御途中のデータを転送したり、制御装置を切り換えるための特別な多重化用制御装置が必要になり構成が複雑になるという問題がある。
【0019】
本発明は、以上のような実情に鑑みてなされたもので、アクセス先へのアクセスを管理して、制御システムにおける制御の効率化を図ることを目的としている。
【0020】
【課題を解決するための手段】
本発明を実現するにあたって講じた具体的手段について以下に説明する。
【0021】
第1の発明の制御システムは、入出力装置から受信したデータを使用して制御装置としての制御処理を行うアクセス代理制御装置と、アクセス代理制御装置と共有の入出力装置を持ち、入出力装置から受信したデータを使用して制御装置としての制御処理を行うアクセス依頼制御装置とを具備し、アクセス代理制御装置は、アクセス依頼制御装置の代わりに共有の入出力装置へのアクセスを代理実行するアクセス代理手段を具備し、アクセス依頼制御装置は、アクセス代理制御装置によるアクセスの代理実行を利用して共有の入出力装置に対するアクセスを実行する。
また、第1の発明の制御システムは、入出力装置に送信される送信データ及びアクセス先から受信される受信データを記憶するための共有記憶手段をさらに具備し、アクセス代理制御装置のアクセス代理手段は、アクセス先から受信データを代理受信して共有記憶手段に記憶し、共有記憶手段に記憶されている送信データをアクセス先に代理送信し、アクセス依頼制御装置は、共有記憶手段に記憶されている受信データを受信し、共有記憶手段に送信データを記憶する。
【0022】
このように、共有の入出力装置へのアクセスを代行することで、この入出力装置へのアクセスをアクセス代理制御装置とアクセス依頼制御装置間で同期させることができる。また、アクセス代理制御装置とアクセス依頼制御装置間で同一のデータを利用できるため、制御結果の整合性を確保できる。さらに、アクセス代理制御装置とアクセス依頼制御装置が入出力装置から同一のデータを入力する場合に、実際にはアクセス代理制御装置が一度だけアクセス先にアクセスすればよいため、アクセスに必要な時間を削減できる。
【0023】
第2の発明の制御システムは、第1の発明と同様な制御システムであるが、アクセス代理手段は、アクセス依頼制御装置からアクセスの代理を依頼された場合又は所定間隔毎にアクセスを代理実行する。
【0024】
したがって、アクセス依頼制御装置が任意の時点で又は所定間隔毎に必要なデータをアクセスできる。
【0027】
第3の発明は、第1又は第2の発明の制御システムにおいて、アクセス代理制御装置は、第1メモリを具備し、アクセス依頼制御装置は、第2メモリを具備し、アクセス代理手段は、入出力装置と第1メモリとの間でデータを転送し、入出力装置から受信する受信データを共有記憶手段に記憶し、共有記憶手段に記憶されている送信データを入出力装置に送信し、アクセス依頼制御装置は、第2メモリと共有記憶手段との間でデータを転送する。
【0028】
この第3の発明のように、入出力装置からのデータ及び入出力装置へのデータを共有記憶手段に記憶し、アクセス代理制御装置がその記憶内容を管理することで、アクセス代理制御装置とアクセス依頼制御装置間の入出力装置へのアクセスを同期させることができる。また、データをアクセス代理制御装置とアクセス依頼制御装置間で共有できるため、制御結果の整合性を確保でき、アクセス代理制御装置とアクセス依頼制御装置が同一データを必要とする場合のアクセス時間を削除できる。
【0029】
第4の発明は、第1〜第3の発明の制御システムにおいて、アクセス代理制御装置とアクセス依頼制御装置とは、複数の入出力装置のうち自己に対応付けされている入出力装置からの受信データを共有記憶手段に記憶し、自己に対応付けされていない入出力装置からの受信データを共有記憶手段から読み出す。
【0030】
これにより、ある制御装置専門の入出力装置からのデータであっても、他の制御装置が利用でき、制御の自由度が増す。例えば、アクセス代理制御装置とアクセス依頼制御装置間で互いの動作を監視することが可能となる。
【0043】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
【0044】
(第1の実施の形態)
本実施の形態においては、特定の制御装置が他の制御装置が実行すべき入出力装置に対するデータ入出力を代理実行する制御システムについて説明する。
【0045】
図1は、本実施の形態に係る制御システムの構成を示すブロック図である。
【0046】
この制御システム10では、アクセス代理用の制御装置11、アクセス依頼用の制御装置12、この制御装置11、12からアクセス可能な共有メモリ13がマイコンバス16を介して接続されている。また、アクセス代理用の制御装置11は、I/Oバス4を介して入出力装置17に接続されており、このアクセス代理用の制御装置11のみが入出力装置17にアクセス可能である。
【0047】
共有メモリ13は、制御装置11で扱うI/Oデータ用の領域13aと制御装置12で扱うI/Oデータ用の領域13bとを含む。
【0048】
アクセス代理用の制御装置11は、所定間隔毎に、あるいはアクセスを依頼する割り込み信号を入力した場合に、アクセス依頼用の制御装置12の代わりに共有の入出力装置17へのアクセスを代理実行するアクセス代理部11aを備え、またデータメモリ14を備える。
【0049】
アクセス依頼用の制御装置12は、データメモリ15を備え、アクセス代理用の制御装置11によるアクセスの代理実行を利用して入出力装置17との間でデータを送受信可能である。また、アクセス依頼用の制御装置12は、自己が入出力装置17へのアクセスを要求する場合に、アクセス代理用の制御装置11に対して割り込み信号を出力する。
【0050】
上記の制御装置11、12はマイコンバス16を共有しており、共にこのマイコンバス16上の共有メモリ13にアクセス可能であり、それぞれ中枢部にマイコンやメモリを含んでいる。
【0051】
入出力装置17は、I/Oメモリ18を備え、このI/Oメモリ18は制御装置11用の領域18a、制御装置12用の領域18b、制御装置11、12の双方用の共用領域18cとを含む。
【0052】
図2は、本実施の形態に係る制御システム10が実行するデータ転送の状態を示すブロック図である。
【0053】
この制御システム10では、アクセス代理用の制御装置11だけが入出力装置17を直接アクセスする。
【0054】
制御装置11は、自己のデータメモリ14と入出力装置17のI/Oメモリ18の領域18a、18cとの間でI/Oデータを転送する。
【0055】
制御装置11の備えるアクセス代理部11aは、I/Oメモリ18の領域18aから受信したI/Oデータを共有メモリ13上の制御装置11用の領域18aに記憶する。
【0056】
また、アクセス代理部11aは、制御装置12と入出力装置17との間のI/Oデータの転送を代理実行するために、所定間隔毎に、入出力装置17のI/Oメモリ18の領域18b、18cから受信したI/Oデータを共有メモリ13上の制御装置12用の領域13bに記憶し、また共有メモリ13上の領域13bに記憶されているI/OデータをI/Oメモリ18の領域18b、18cに記憶する。
【0057】
一方、制御装置12は、直接入出力装置17におけるI/Oメモリ18上のI/Oデータをアクセスすることはなく、自己の備えるデータメモリ15と共有メモリ13上の制御装置12用の領域13bとの間でデータを転送する。
【0058】
共有メモリ13と制御装置12のデータメモリ15との間のデータ転送は、I/Oバス4ではなくマイコンバス16を使用して実行される。したがって、制御装置12が入出力装置17を直接アクセスする場合よりも、制御装置1が共有メモリにアクセスする方が高速にアクセス可能である。
【0059】
ここで、制御装置12から制御装置11に割り込み信号が出力された場合の動作について詳しく説明する。
【0060】
図3は、本実施の形態に係る制御システム10の割り込み信号によるデータ転送の状態を示すブロック図である。
【0061】
アクセス依頼用の制御装置12は、所定間隔毎に又は任意のタイミングで入出力装置17へのアクセスを求める場合には、共有メモリ13上の特定領域13cに対して、アクセスに必要なデータである受信用又は送信用のアクセス・データを記憶し、アクセス代理用の制御装置11に割り込み信号を発信する。
【0062】
受信用アクセス・データは、制御装置12が入出力装置17からのI/Oデータの受信を要求する場合に特定領域13cに記憶されるデータであり、I/Oメモリ18からI/Oデータを読み出すアドレス、アクセス種別、アクセスするワード数等のデータを含む。
【0063】
一方、送信用アクセス・データは、制御装置12が入出力装置17へI/Oデータを送信する場合に特定領域13cに記憶されるデータであり、I/Oデータ、アクセス種別、データ転送完了を示すハンドシェーク用フラグ等のデータを含む。
【0064】
アクセス代理部11aは、割り込み信号を受信すると、特定領域13cを参照してアクセスの種別を判定する。
【0065】
そして、アクセス代理部11aは、アクセスの種別がデータ受信であると判定すると、受信用アクセス・データの示すI/Oメモリ18上のI/Oデータを読み出し、共有メモリ13に記憶する。制御装置12は、この共有メモリ13上に記憶されたI/Oデータを読み出し、アクセスが終了する。
【0066】
一方、アクセス代理部11aは、アクセス要求がデータ送信であると判定すると、共有メモリ13上のハンドシェーク用フラグによりデータの転送の完了確認後、共有メモリ13上のI/Oデータを読み出し、I/Oメモリ18上に記憶し、アクセスが終了する。
【0067】
以上説明したように、本実施の形態に係る制御システム10においては、複数の制御装置11、12が入出力装置17を共有する場合に、制御装置11のみが入出力装置17へのアクセスを行い、他の制御装置12のアクセスはこの制御装置11により代理実行される。
【0068】
これにより、制御装置11、12により直接入出力装置17をアクセスする場合と同様の動作を実現しつつ、各制御装置11、12から入出力装置17に対して実行されるアクセスを同期させることができる。
【0069】
また、制御装置11、12間で同一のI/Oデータが利用される場合に、制御装置11がアクセスしたI/Oデータを他の制御装置12がそのまま利用できる。
【0070】
これにより、入出力装置17に対するアクセス回数を削減でき、データ入出力時間を短縮できる。加えて、各制御装置11、12間で同一のI/Oデータを使用して制御処理可能なため、制御結果の整合性を確保できる。
【0071】
なお、本実施の形態においては、制御装置が2台の場合を例として説明しているが、アクセス代理用の制御装置11を1台とし、アクセス依頼用の制御装置12を2台以上としても同様に適用可能であり、同様の効果を得ることができる。この場合、制御装置11ではない他の制御装置12は上記と同様に動作する。
【0072】
(第2の実施の形態)
本実施の形態においては、上記のような第1の実施の形態に係る制御システムにおいて、実際に入出力装置へのアクセスを実行する前に、正常に制御動作を実現可能か否かを確認するためのシミュレーション動作について説明する。
【0073】
図4は、本実施の形態におけるシミュレーション動作によるデータ転送の状態を示すブロック図であり、図1、2と同一の部分については同一の符号を付してその説明を省略し、ここでは異なる部分についてのみ詳しく説明する。
【0074】
上記の制御システム10に入出力装置17が備えられていない場合や制御装置11と入出力装置17がデータ転送可能でない場合に、制御装置11の制御プログラムを検証するために、制御装置12をいわゆるシミュレータとして入出力装置17の代わりに利用する。
【0075】
制御装置11のアクセス代理部1は、シミュレーション・モードに入ると、上記のI/Oメモリ18の代わりに、制御装置11用のI/Oデータを写像するための共有メモリ13上の領域13aにアクセスする。
【0076】
制御装置12は、制御装置11によって記憶された共有メモリ13上の領域13aのI/Oデータを読み出し、このI/Oデータを使用して制御対象6を模擬するシミュレーション・プログラム12aを実行する。
【0077】
制御装置12は、シュミレーション・プログラム12aの実行結果であるシミュレーション・データを共有メモリ13上の領域13aに記憶する。
【0078】
制御装置11のアクセス代理部11aは、シミュレーション・データを共有メモリ13上の領域13aから読み出して、結果の適否を判定する。
【0079】
以上説明したように動作することで、本実施の形態に係る制御システムにおいては、制御装置11を入出力装置17とアクセス可能に接続していなくても、制御装置11の制御プログラムのシミュレーションができる。これにより、実際に制御対象6に対して制御を実行する前に、制御システムによる制御処理の適否を判定できる。
【0080】
なお、本実施の形態においては、制御装置1台のシミュレーションの場合を例として説明しているが、複数台の制御装置に対して同様のシミュレーションを行うことができる。
【0081】
(第3の実施の形態)
入出力装置の台数が多い場合には、制御装置毎に専用の入出力装置を持つことがある。
【0082】
本実施の形態においては、このように複数の制御装置がそれぞれ専用の入出力装置を持つ場合の効率化を実現する制御システムについて説明する。
【0083】
図5は、本実施の形態に係る制御システムの構成を示すブロック図である。
【0084】
この制御システム19では、制御装置20、21と共有メモリ22とがマイコンバス23を介して互いにデータ転送可能に接続されている。
【0085】
また、制御装置20はI/Oバス24を介して自己専用の入出力装置25とデータ転送可能に接続されており、同様に制御装置21もI/Oバス26を介して自己専用の入出力装置27とデータ転送可能に接続されている。
【0086】
入出力装置25は制御装置20用の領域28を含むI/Oメモリ29を備え、同様に入出力装置27は制御装置21用の領域30を含むI/Oメモリ31を備える。
【0087】
制御装置20は、自己の備えるデータメモリ32と入出力装置25のI/Oメモリ28との間でデータ転送されるI/Oデータd1をデータメモリ32及び共有メモリ22に記憶する。また、制御装置20は、他の制御装置21の備えるデータメモリ33と入出力装置27のI/Oメモリ31との間でデータ転送されるI/Oデータd2を共有メモリ22から受信し、データメモリ32に記憶する。
【0088】
制御装置21に関しても、制御装置20と同様に動作し、自己の備えるデータメモリ33と共有メモリ22にI/Oデータd2を記憶し、I/Oデータd1を共有メモリ22から受信してデータメモリ33に記憶する。
【0089】
図6は、本実施の形態に係る制御システム19が実行するデータ転送の状態を示すブロック図である。
【0090】
制御システム19では、制御装置20がデータメモリ32と自己専用の入出力装置25のI/Oメモリ29との間でI/Oデータd1を転送し、転送と同時にこのI/Oデータd1を共有メモリ22上にも記憶する。
【0091】
同様に、制御装置21がデータメモリ33と自己専用の入出力装置27のI/Oメモリ31との間でI/Oデータd2を転送し、転送と同時にI/Oデータd2を共有メモリ22上にも記憶する。
【0092】
そして、制御装置20は、他の制御装置21でデータ転送された共有メモリ22上のI/Oデータd2を必要に応じて読み出し、データメモリ32に記憶する。
【0093】
同様に、制御装置21は、他の制御装置20でデータ転送された共有メモリ22上のI/Oデータd1を必要に応じて読み出し、データメモリ33に記憶する。
【0094】
例えば、制御装置20で他の制御装置21用の監視連携処理34aが実行される場合に、共有メモリ22へのアクセスにより取得したデータメモリ32上のI/Oデータd2を利用できる。制御装置21でも、他の制御装置20用の監視連携処理34aが実行される場合に、データメモリ33上のI/Oデータd1を利用できる。
【0095】
以上説明したように、本実施の形態に係る制御システム19においては、各制御装置20、21が自己専用の入出力装置25、27との間で高速にアクセス可能であり、さらに他の制御装置で扱われるI/Oデータを効率的に取得できる。
【0096】
また、他の制御装置が管理する入出力の状態を監視しつつ連携して制御を実行でき、これにより制御システム19における各制御装置20、21の制御動作の信頼性を向上させることができる。
【0097】
また、本実施の形態に係る制御システム19では、制御装置20,21の独立性を確保できる。したがって、一方の制御装置が故障しても他方の制御装置は制御を継続でき、制御システム19の稼働率を向上させることができる。
【0098】
なお、本実施の形態においては、制御装置が2台の場合を例として説明しているが、3台以上の場合でも同様に適用可能である。
【0099】
(第4の実施の形態)
本実施の形態においては、入出力装置にアクセスする複数の制御装置を切り換えつつ実行される制御動作を効率化する制御システムについて説明する。
【0100】
図7は、本実施の形態に係る制御システムの構成を示すブロック図である。
【0101】
この制御システム35では、常用系の制御装置36及び待機系の制御装置37が切換回路38を介してI/Oバス39に接続されており、I/Oバス39はさらに入出力装置40、共有メモリ41と接続されている。
【0102】
常用系の制御装置36は、自己の備えるデータメモリ42と入出力装置40のI/Oメモリ43との間でI/Oデータを転送しつつ、制御処理を実行する。
【0103】
また、この常用系の制御装置36は、制御処理の実行中に、例えば制御処理の途中に得られるデータ(制御の中間値)等のように制御処理に利用される制御データを適宜共有メモリ41に記憶する。
【0104】
待機系の制御装置37は、常用系の制御装置36が故障した場合に、共有メモリ41上の制御データを受信して自己の備えるデータメモリ44に記憶し、この制御データを利用して制御処理を継続する。
【0105】
切換回路38は、制御装置36、37から入出力装置40及び共有メモリ41に対して正常なアクセスがあった場合に、I/Oバス39のバス権を調停し、制御装置36,37の間でI/Oバス39を排他的に使用させる機能を持つ。
【0106】
この制御システム35において、複数の制御装置36、37が入出力装置40と共有メモリ41にアクセス可能であり、また共有メモリ41を介して互いに他の制御装置の制御データを受信可能である。
【0107】
図8は、本実施の形態に係る制御システム35が実行するデータ転送の状態を示すブロック図である。
【0108】
切換回路38が制御装置36にバス権を与えている間、この常用系の制御装置36は、データメモリ42とI/Oメモリ43との間でI/Oデータを転送し、また制御データを共有メモリ41に記憶する。
【0109】
待機系の制御装置37においてもこの制御装置36と同様であり、切換回路38によってバス権が与えられている間、データメモリ44とI/Oメモリ43との間でI/Oデータを転送し、また制御データを共有メモリ41に記憶する。
【0110】
また、この制御システム35では、制御装置36が常用系、制御装置37が待機系として動作するが、制御装置36が制御データを逐次共有メモリ41に記憶する。
【0111】
そして、常用系の制御装置36が故障すると、すぐに待機系の制御装置37が共有メモリ41上の制御データを利用して常用系の制御装置36で実行されていた制御処理を引き継ぐ。
【0112】
以上説明したように、本実施の形態に係る制御システム35においては、各制御装置36、37の最新の制御データが共有メモリ41に記憶されているため、常用系から待機系への処理の継承が効率化できる。
【0113】
また、制御データを複数の制御装置36、37間で転送して制御装置36、3の双方が保持する制御データの内容を更新するための操作(トラッキング)が必要ないため、このトラッキングに必要な時間や、トラッキング回路等を省略できる。
【0114】
なお、本実施の形態においては、制御装置を常用系、待機系として使用する場合について説明しているが、この形態に限定されるものではない。
【0115】
例えば、制御装置36、37に同一の制御プログラムを実行させ、共有メモリ41上に記憶するフラグによりプログラム間の同期をとる機能をこの制御プログラムに含めてもよい。これにより、制御装置36、37を並列実行させることができる。
【0116】
また、このように制御装置36、37を並列実行させる場合、各制御装置36、37が入出力装置40に出力するI/Oデータを一旦共有メモリ41上に記憶し、制御装置36、37のいずれか一方がこの共有メモリ41上のI/Oデータを比較し、一致する場合にのみI/Oデータを入出力装置40に出力するとしてもよい。
【0117】
これにより、入出力装置40に適切なI/Oデータを出力することができる。また、この場合に、この比較及び出力を実行する制御装置を制御システム35に追加してもよい。
【0118】
また、本実施の形態においては、制御装置が2台の場合を例として説明しているが、3台以上の場合でも同様に適用可能である。
【0119】
(第5の実施の形態)
本実施の形態においては、少なくとも一つの制御装置からアクセスされる共有メモリと入出力装置との間のデータ転送を一括して実行する制御システムについて説明する。
【0120】
図9は、本実施の形態に係る制御システムの構成を示すブロック図である。
【0121】
この制御システム45では、制御装置46、47が共有メモリ48、データ転送回路49、I/Oバス50を介して入出力装置51と接続されている。
【0122】
制御装置46,47及び入出力装置51は、それぞれデータメモリ52、53及びI/Oメモリ54を備えている。
【0123】
データ転送回路49は、複数の制御装置46、47からの指定に基づいて、共有メモリ48とI/Oメモリ54との間でデータを一括転送する回路である。
【0124】
具体的には、このデータ転送回路49は、制御装置46、47からの指定にしたがってI/Oメモリ54上のI/Oデータを共有メモリ48に記憶する入力機能49a、及び制御装置46,47からの指定にしたがって共有メモリ48上のI/OデータをI/Oメモリ54に記憶する出力機能49bを含んでいる。
【0125】
例えば、共有メモリ48上に送信用領域と受信用領域とを設け、複数の制御装置46、47のいずれかが送信用領域にI/Oデータを記憶し、データ転送回路49に対してI/Oメモリ54のアドレス等を指定すると、データ転送回路49は指定されたI/Oメモリ54のアドレスにI/Oデータを記憶する。
【0126】
一方、例えば複数の制御装置46、47のいずれかがデータ転送回路49に対してI/Oメモリ54のアドレス等を指定すると、データ転送装置49は指定されたI/Oメモリ54のアドレスに記憶されているI/Oデータを読み出し、共有メモリ48の受信用領域に記憶する。
【0127】
これにより制御装置46、47は、共有メモリ48にアクセスするのみで入出力装置51へのアクセスが可能となる。
【0128】
図10は、本実施の形態に係る制御システム45が実行するデータ転送の状態を示すブロック図である。
【0129】
この制御システム45では、制御装置46、47が入出力装置51に送信するI/Oデータを共有メモリ48に記憶し、また共有メモリ48のアドレス、I/Oメモリ54のアドレス、データ数をデータ転送回路49に指定する。
【0130】
データ転送回路49は、指定内容にしたがって、共有メモリ48上のI/OデータをI/Oメモリ54に記憶する。
【0131】
また、データ転送回路49は、制御装置46、47から指定されたI/Oメモリ54のアドレスに記憶されているI/Oデータを読み出し、制御装置46、47から指定された共有メモリ48のアドレスに記憶する。
【0132】
制御装置46、47は、指定した共有メモリ48のアドレスにI/Oデータが記憶されると、そのI/Oデータを読み出す。
【0133】
上記の動作を繰り返すことで、通常のアクセスと同様の動作を実行可能である。また、この制御システム45の制御装置46、47では、同一のプログラムを並列に実行させてもよいし、異なるプログラムを並列に実行させてもよい。
【0134】
以上説明したように、本実施の形態に係る制御システム45においては、共有メモリ48を介して制御装置46,47と入出力装置51との間でI/Oデータを転送するため、制御装置の台数を増減する場合の制御動作の変更を削減できる。したがって、制御装置の台数の変動に容易に対処できる。
【0135】
また、複数の制御装置に互いに異なるプログラムを実行させることで、プログラムの並列処理が可能であり、実行速度を向上させることができる。
【0136】
また、複数の制御装置に同一のプログラムを格納し、通常は一方の制御装置のみを常用系として稼働させ、この一方の制御装置が故障した場合に待機系の他の制御装置で処理をバックアップさせることで、容易に制御システム45の信頼性を向上させることができる。さらに、この場合、待機系の制御装置でも並行してプログラムを実行させ、その結果を共有メモリに記憶しておく。そして、常用系の制御装置が故障した場合に、データ転送回路49に対して共有メモリ48からI/Oメモリ54へ出力するデータのアドレス指定を変更することで、早期にバックアップの処理を開始できる。
【0137】
なお、本実施の形態においては、制御装置が2台の場合を例として説明しているが、この制御システム45の制御装置は1台以上であればよい。
【0138】
また、本実施の形態においては、制御装置46、47がデータ転送回路49にアクセスに関する指定を出力するとしているが、例えば制御装置46、47がアクセスに関する指定を共有メモリ48に記憶し、データ転送回路49がこの共有メモリ48上の指定を読み出すとしてもよい。
【0139】
上記の各実施の形態においては制御装置が入出力装置にアクセスする場合を例として説明しているが、例えば入出力装置に代えて制御装置、計算機、データベース、通信装置等をアクセス先とする場合にも同様に適用可能である。
【0140】
【発明の効果】
以上詳記したように本発明を適用すると、制御装置とこの制御装置にアクセスされるアクセス先を備える制御システムの動作を効率化できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る制御システムの構成を示すブロック図。
【図2】同実施の形態に係る制御システム10が実行するデータ転送の状態を示すブロック図。
【図3】同実施の形態に係る制御システムの割り込み信号によるデータ転送の状態を示すブロック図。
【図4】本発明の第2の実施の形態におけるシミュレーション動作によるデータ転送の状態を示すブロック図。
【図5】本発明の第3の実施の形態に係る制御システムの構成を示すブロック図。
【図6】同実施の形態に係る制御システムが実行するデータ転送の状態を示すブロック図。
【図7】本発明の第4の実施の形態に係る制御システムの構成を示すブロック図。
【図8】同実施の形態に係る制御システムが実行するデータ転送の状態を示すブロック図。
【図9】本発明の第5の実施の形態に係る制御システムの構成を示すブロック図。
【図10】同実施の形態に係る制御システムが実行するデータ転送の状態を示すブロック図。
【図11】複数の制御装置が入出力装置を共有する従来の制御システムの構成を示すブロック図。
【図12】従来の制御システムにおけるデータ転送の状態を示すブロック図。
【符号の説明】
1、10、19、35、45…制御システム
2、3、11、12、20、21、36、37、46、47…制御装置
4、24、26、39、50…I/Oバス
5、17、25、27、40、51…入出力装置
6…制御対象
7、8、14、15、32、33、42、44、52、53…データメモリ
9、18、29、31、43、54…I/Oメモリ
13、22、41、48…共有メモリ
38…切換回路
49…データ転送回路
Claims (4)
- 制御システムにおいて、
入出力装置から受信したデータを使用して制御装置としての制御処理を行うアクセス代理制御装置と、
前記アクセス代理制御装置と共有の入出力装置を持ち、入出力装置から受信したデータを使用して制御装置としての制御処理を行うアクセス依頼制御装置と、
前記入出力装置に送信される送信データ及び前記入出力装置から受信される受信データを記憶するための共有記憶手段とを具備し、
前記アクセス代理制御装置は、前記アクセス依頼制御装置の代わりに前記共有の入出力装置へのアクセスを代理実行するアクセス代理手段を具備し、
前記アクセス依頼制御装置は、前記アクセス代理制御装置によるアクセスの代理実行を利用して前記共有の入出力装置に対するアクセスを実行し、
前記アクセス代理制御装置の前記アクセス代理手段は、前記入出力装置から受信データを代理受信して前記共有記憶手段に記憶し、前記共有記憶手段に記憶されている送信データを前記入出力装置に代理送信し、
前記アクセス依頼制御装置は、前記共有記憶手段に記憶されている受信データを受信し、前記共有記憶手段に送信データを記憶する
ことを特徴とする制御システム。 - 請求項1記載の制御システムにおいて、
前記アクセス代理手段は、前記アクセス依頼制御装置からアクセスの代理を依頼された場合又は所定間隔毎にアクセスを代理実行することを特徴とする制御システム。 - 請求項1又は請求項2記載の制御システムにおいて、
前記アクセス代理制御装置は、第1メモリを具備し、
前記アクセス依頼制御装置は、第2メモリを具備し、
前記アクセス代理手段は、前記入出力装置と前記第1メモリとの間でデータを転送し、前記入出力装置から受信する前記受信データを前記共有記憶手段に記憶し、前記共有記憶手段に記憶されている前記送信データを前記入出力装置に送信し、
前記アクセス依頼制御装置は、前記第2メモリと前記共有記憶手段との間でデータを転送する
ことを特徴とする制御システム。 - 請求項1乃至請求項3のいずれかに記載の制御システムにおいて、
前記アクセス代理制御装置と前記アクセス依頼制御装置とは、
複数の入出力装置のうち自己に対応付けされている入出力装置からの受信データを前記共有記憶手段に記憶し、自己に対応付けされていない入出力装置からの受信データを前記共有記憶手段から読み出す
ことを特徴とする制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000035313A JP3840028B2 (ja) | 2000-02-14 | 2000-02-14 | 制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000035313A JP3840028B2 (ja) | 2000-02-14 | 2000-02-14 | 制御システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006107537A Division JP2006236371A (ja) | 2006-04-10 | 2006-04-10 | 制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001229136A JP2001229136A (ja) | 2001-08-24 |
JP3840028B2 true JP3840028B2 (ja) | 2006-11-01 |
Family
ID=18559533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000035313A Expired - Lifetime JP3840028B2 (ja) | 2000-02-14 | 2000-02-14 | 制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3840028B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4008911B2 (ja) | 2004-09-29 | 2007-11-14 | 株式会社東芝 | 制御装置 |
JP4579307B2 (ja) * | 2008-04-14 | 2010-11-10 | 東芝三菱電機産業システム株式会社 | プラント制御装置の更新方法 |
CN108293040B (zh) | 2015-12-04 | 2020-08-28 | 三菱电机株式会社 | 转送控制装置、车辆和转送控制方法 |
KR20180124340A (ko) * | 2017-05-11 | 2018-11-21 | 엘에스산전 주식회사 | 프로그래머블 논리 제어 장치 |
-
2000
- 2000-02-14 JP JP2000035313A patent/JP3840028B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001229136A (ja) | 2001-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3840028B2 (ja) | 制御システム | |
EP3923139A1 (en) | Electronic control device and method for using non-volatile memory | |
JP2006236371A (ja) | 制御システム | |
EP0872800B1 (en) | Method and device for exchanging data between two processor units | |
WO2022113747A1 (ja) | 車載情報処理装置及び車載情報処理方法 | |
CN102906713A (zh) | 信息处理系统以及系统控制器 | |
KR100949168B1 (ko) | 제어기 | |
JPH0586582B2 (ja) | ||
JP3130892B2 (ja) | 二重化システム | |
JP2611388B2 (ja) | データ処理装置 | |
JP2019186617A (ja) | 制御システムおよび制御方法 | |
JP3020776B2 (ja) | プロセス計装システム | |
JP3005379B2 (ja) | プログラマブルコントローラ間通信システム | |
JP3595131B2 (ja) | プラント制御システム | |
JP3829688B2 (ja) | データアクセス制御方法 | |
JP2838588B2 (ja) | プロセスデータ処理システム | |
US6480945B2 (en) | Method and apparatus for controlling memory access by a plurality of devices | |
JP3156673B2 (ja) | 障害情報転送装置 | |
JP3443787B2 (ja) | 自立分散型プラント制御マンマシン装置 | |
JP2022083383A (ja) | 車載情報処理装置及び車載情報処理方法 | |
JPS63311555A (ja) | マルチプロセッサシステムにおける共有デ−タ制御方式 | |
JP2000020489A (ja) | 計算機におけるデータ転送装置 | |
JP2000172307A (ja) | プロセスデータ収集装置の更新方法 | |
JP2000353106A (ja) | データ引き継ぎ装置および方法 | |
JP2000339179A (ja) | コンピュータシステムにおけるプロセス間通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3840028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |