JP3838211B2 - 台形波信号生成回路および非同期式シリアル通信の送信装置 - Google Patents
台形波信号生成回路および非同期式シリアル通信の送信装置 Download PDFInfo
- Publication number
- JP3838211B2 JP3838211B2 JP2003080312A JP2003080312A JP3838211B2 JP 3838211 B2 JP3838211 B2 JP 3838211B2 JP 2003080312 A JP2003080312 A JP 2003080312A JP 2003080312 A JP2003080312 A JP 2003080312A JP 3838211 B2 JP3838211 B2 JP 3838211B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- generation circuit
- current
- trapezoidal wave
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、コンデンサへの充放電電流を制御することによって台形波信号を生成する台形波信号生成回路および当該台形波信号生成回路を用いた非同期式シリアル通信の送信装置に関する。
【0002】
【従来の技術】
特許文献1の図1には、2つの定電流回路とコンデンサとを備え、コンデンサと直列に接続された定電流回路によりコンデンサを充電し、コンデンサと並列に接続された定電流回路によりコンデンサを放電する構成を備えた充放電回路が開示されている。この充放電回路を用いると、台形波電圧を生成することができる。また、特許文献2には、MOSトランジスタの特性を利用して、高周波成分が抑制された台形波信号を生成する台形波信号出力装置が示されている。
【0003】
【特許文献1】
特開2002−152015号公報(図1)
【0004】
【特許文献2】
特開平9−261016号公報
【0005】
【発明が解決しようとする課題】
図10は、特許文献1に開示された充放電回路を用いて構成した台形波電圧生成回路の電気的構成の一例を示している。この台形波電圧生成回路1は、例えば非同期式シリアル通信のドライバ回路の前段に用いられるもので、通信線での急峻な信号変化によるノイズの発生を抑制する機能を果たしている。
【0006】
トランジスタT1とT2はカレントミラー回路2を構成しており、それぞれ定電流回路3、4と直列に接続されている。定電流回路3の出力電流I1は、定電流回路4の出力電流I2の2倍の電流値に設定されている。トランジスタT1にはスイッチ回路として動作するトランジスタT3が並列に接続されている。トランジスタT3は、送信データに対応した入力電圧Vinによりオンオフするようになっている。また、トランジスタT2にはコンデンサC1が並列に接続されている。
【0007】
この構成において、入力電圧VinがLレベルからHレベルになると、トランジスタT3がオン、トランジスタT1、T2がオフとなり、コンデンサC1は定電流回路4の出力電流I2によって充電される。これにより、出力電圧Voは一定の割合で上昇する。一方、入力電圧VinがHレベルからLレベルになると、トランジスタT3がオフ、トランジスタT1、T2がオンとなり、コンデンサC1は、トランジスタT2に流れる電流I1と定電流回路4の出力電流I2との差分電流(I1−I2)によって放電される。その結果、出力電圧Voは一定の割合で下降する。
【0008】
しかしながら、このようにして生成された台形波電圧であっても、入力電圧Vinのレベル変化時における出力電圧Voの波形には多くの高周波成分が含まれているため、例えば車両用ネットワークにおいて用いられると、車両に搭載されたラジオに混入するノイズを十分に抑制することができない場合がある。
【0009】
本発明は上記事情に鑑みてなされたもので、その目的は、波形に含まれる高調波成分を極力低減できる台形波信号生成回路、および当該台形波信号生成回路を用いた非同期式シリアル通信の送信装置を提供することにある。
【0010】
【課題を解決するための手段】
請求項1に記載した手段によれば、波形制御信号が第1のレベルにある場合、コンデンサは、第2の電流出力回路が出力する放電電流と第1の電流出力回路が出力する充電電流との差電流(放電電流の1/2の大きさあるいは充電電流の大きさに等しい)によって放電され、その放電電流の大きさに応じてコンデンサの端子間電圧が低下する。これに対し、波形制御信号が第2のレベルにある場合、コンデンサは、第1の電流出力回路が出力する充電電流によって充電され、その充電電流の大きさに応じてコンデンサの端子間電圧が上昇する。
【0011】
この場合、電流制御回路は、コンデンサの端子間電圧と複数設定されているしきい値電圧との比較に基づいて、端子間電圧と第1または第2の電源線との電圧差が小さいほど充放電電流が小さくなるように制御する。従って、波形制御信号のレベルが変化した場合、コンデンサの端子間電圧(台形波信号)の増減開始時点における電圧変化率は徐々に大きくなり、その後増減終了時点における電圧変化率は徐々に小さくなる。
【0012】
その結果、増減開始時点、増減終了時点にエッジ波形部分が生じる従来の台形波信号とは異なり、コンデンサの端子間電圧の変化率が急激に変化することがなくなり(つまり端子間電圧の2階微分値が小さくなり)、台形波信号に含まれている高調波成分を極力低減することができる。また、しきい値電圧は、第1の電源線と第2の電源線をそれぞれ基準として生成されるため、電源電圧が変動しても常になめらかな変化波形を持つ台形波信号が得られる。
【0013】
請求項2に記載した手段によれば、電流制御回路は、端子間電圧が(複数存在するうちの)何れかのしきい値電圧を超えるごとに、一定の基準電流を単位として充放電電流を増減する。このような構成にすると、半導体集積回路装置として実現する際に同サイズのトランジスタを用いることができるので、高い電流精度を得やすいという利点がある。
【0014】
請求項3に記載した手段によれば、第1のしきい値電圧生成回路が生成するしきい値電圧と第2のしきい値電圧生成回路が生成するしきい値電圧が、第1の電源線と第2の電源線の中央電圧に対して対称な電圧とされている。これにより、台形波信号が上記中央電圧に対し高電位側と低電位側とで対称波形となり、波形歪を一層低減することができる。
【0015】
請求項4に記載した手段によれば、第1の電源線と第2の電源線との間に直列に接続された複数のダイオードの共通接続点の電圧がしきい値電圧となる。これらダイオードには一定電流が流れているため、電源電圧が変化しても、第1または第2の電源線を基準とするしきい値電圧の変動が抑えられる。また、例えば非同期式シリアル通信の送信装置において、ドライバ回路の出力端子と第1の電源線との間または前記出力端子と第2の電源線との間にダイオードまたはトランジスタのベース・エミッタ間が介在している構成の場合には、温度変化によって順方向電圧が変動した場合を含め、台形波信号生成回路とドライバ回路との電圧協調動作が図られる。
【0016】
請求項5に記載した手段によれば、第1の電源線の電位を基準として互いにpn接合の順方向電圧VFだけ異なる3つのしきい値電圧と、第2の電源線の電位を基準として互いに電圧VFだけ異なる3つのしきい値電圧とが設定されている。台形波信号の変化時の波形が正弦波に近似するほど高周波成分が低減すると考えられるが、計時手段を持たない台形波信号生成回路にあっては時間を基準にして正弦波に近づけることはできず、等間隔に配したしきい値電圧を基準に正弦波に近づけることが現実的な手段となる。発明者のシミュレーションによる評価により、電源電圧が8Vの場合、上記6ポイントの近似により実用上問題のない程度にまで高周波成分が低減することが明らかとなった。
【0017】
請求項6に記載した手段によれば、ドライバ回路は、所定の規格に従って台形波信号とされた送信データを通信線を通して送信するので、ドライバ回路や通信線から出力されるノイズを低減できる。
【0018】
請求項7に記載した手段によれば、上記送信装置をLINに基づく車両用ネットワークで用いることにより、通信に伴ってラジオや他の制御機器に与えるノイズを低減することができる。
【0019】
【発明の実施の形態】
以下、本発明を車両用ネットワークのトランシーバICに適用した一実施形態について図1ないし図9を参照しながら説明する。
図3は、トランシーバICのブロック構成図である。このトランシーバIC11は、車両(自動車)のドア、ミラー、ルーフ、シート、ワイパ、メータ、空調などボディ系の制御を行うためのECU(Electronic Control Unit) の内部に具備された基板上に搭載されるものである。図示しないが、この基板にはCPUを内蔵する制御用ICが搭載されている。ECUに搭載された当該トランシーバIC11は、他のECUに搭載されたトランシーバIC、車両内に設けられた通信線(後述するLINバス)とともに車両用ネットワークを構築している。
【0020】
車両の制御系において高速通信(〜1Mbps)を必要とする部分では、通信プロトコルとしてCAN(Controller Area Network )が用いられているが、高速通信を必要としないボディ系部分ではLIN(Local Interconnect Network)が標準となりつつある。LINは、UART/SCIをベースにしており、低コストでシステムを構築できるという利点がある。ISO9141を拡張したシングルワイヤ方式、最大通信速度は20kbps、スルーレートは1〜3V/μsで、シングルマスタのマスター・スレーブ方式である。
【0021】
さて、図3に示すように、トランシーバIC11は8つの端子12〜19を備えており、このうち端子12からバッテリの電源電圧VBを入力し、定電圧回路20において電源電圧Vccを生成するようになっている。トランシーバIC11内の各機能ブロック(後述する台形波電圧生成回路22およびドライバ回路23を除く)は、定電圧回路20から電源電圧Vccの供給を受けて動作するようになっている。また、電源電圧VBが所定電圧(例えば6V)以下に低下したことを検出して電源を遮断する低電圧遮断回路21を備えている。
【0022】
詳しくは後述する台形波電圧生成回路22(台形波信号生成回路に相当)は、端子13にイネーブル信号ENが与えられていることを条件として動作し、上記制御用ICから端子14に送られた送信データTXDに基づいて上述のスルーレートを持つ台形波状の信号(以下、台形波信号という)を生成するようになっている。台形波信号とするのは、ラジオノイズを低減するためである。
【0023】
ドライバ回路23は、台形波信号を端子16に繋がるLINバスに出力するもので、最大で15のトランシーバICが接続された状態であってもLINバスを十分に駆動するだけの電流駆動能力を有している。このドライバ回路23には、過熱保護・過電流制限回路24が付加されている。台形波電圧生成回路22とドライバ回路23は、本発明でいう送信装置を構成している。一方、レシーバ回路25は、LINバスを通して送信されてきた非同期式シリアル通信データを受信し、その受信データRXDを端子17を介して制御用ICに出力するようになっている。
【0024】
以上の基本機能に加え、トランシーバIC11は、通常動作モードと低消費電力動作モード(スリープモード)との切り替えが可能となっている。ウェイクアップ回路26は、スリープモードにおいて外部スイッチなどから端子18に所定の信号が入力されるとタイマ回路27を起動し、タイマ回路27がその信号入力状態で一定時間を計時するとスリープモードから通常動作モードに移行するようになっている。この時、ウェイクアップ信号出力回路28は、端子19を介して制御用ICに対しウェイクアップ信号WKUPを出力するようになっている。同様に、ウェイクアップ回路29は、スリープモードにおいてLINバスのレベルがLレベルになるとタイマ回路27を起動し、ウェイクアップおよびウェイクアップ信号WKUPの出力を行うようになっている。
【0025】
図1は、台形波電圧生成回路22の電気的構成を示すもので、上記イネーブル信号ENについては省略している。電源線30(第2の電源線に相当)と電源線31(第1の電源線に相当)との間には、電源電圧VBが与えられている。台形波信号は、送信データTXDのレベル(LまたはH)に応じて、コンデンサC11の端子間電圧Vc(以下、電圧Vcという)として生成されるようになっている。
【0026】
このコンデンサC11の一端子は電源線31に接続されており、他端子はエミッタとベースとが接続されたトランジスタT11およびトランジスタT12を介して電源線30に接続されている。トランジスタT12は、コンデンサC11に充電電流Iaを流す第1の電流出力回路に相当する。また、コンデンサC11の両端子間には、トランジスタT13とT14が並列に接続されている。これらトランジスタT13とT14は、2つ合わせて上記充電電流Iaの2倍の大きさの放電電流Ibを流す第2の電流出力回路に相当する。
【0027】
これら充放電電流Ia、Ibの大きさは、以下に説明する電流制御回路32によって制御されるようになっている。すなわち、電源線30に対しエミッタ接地の接続形態を持つトランジスタT15〜T18は、それぞれトランジスタT19とともにカレントミラー回路を構成しており、トランジスタT19と直列接続された定電流回路33の出力電流I0に等しい電流を流すようになっている。トランジスタT16〜T18の各コレクタは、それぞれダイオード接続されたトランジスタT20〜T22を介してノードNaに接続されており、トランジスタT15のコレクタは直接ノードNaに接続されている。トランジスタT20〜T22は、逆方向電流を阻止するために設けられている。
【0028】
このノードNaと電源線31との間には、ベースとコレクタとが接続されたトランジスタT23とコンデンサC12とが並列に接続されており、そのトランジスタT23は、トランジスタT24とともにカレントミラー回路34を構成している。また、トランジスタT24と電源線30との間には、ベースとコレクタとが接続されたトランジスタT25が接続されており、このトランジスタT25は、トランジスタT26および上述したトランジスタT12とともにカレントミラー回路35を構成している。
【0029】
さらに、トランジスタT26と電源線31との間には、MOSトランジスタT27とトランジスタT28とが並列に接続されており、そのトランジスタT28は、上述したトランジスタT13、T14とともにカレントミラー回路36を構成している。MOSトランジスタT27のゲートには、波形制御信号に相当する送信データTXDが与えられるようになっている。
【0030】
上述したトランジスタT15〜T18のうちトランジスタT15の出力電流は、常にノードNaを通してトランジスタT23に流れるが、トランジスタT16〜T18の出力電流は、オープンコレクタの出力形式を持つ6個のコンパレータCP1〜CP6によってトランジスタT23への流入が制御されるようになっている。
【0031】
すなわち、コンパレータCP1とCP6の出力端子、コンパレータCP2とCP5の出力端子、コンパレータCP3とCP4の出力端子は、それぞれトランジスタT16、T17、T18のコレクタに接続されており、各コンパレータCP1〜CP6の出力トランジスタがオンすると、対応するトランジスタT16〜T18の出力電流を流し込むようになっている。
【0032】
コンパレータCP1、CP2、CP3の非反転入力端子には、トランジスタT11のエミッタの電圧Vs(=Vc+VF)が与えられており、反転入力端子には、それぞれしきい値電圧生成回路37(第1のしきい値電圧生成回路に相当)からしきい値電圧が与えられるようになっている。そのしきい値電圧生成回路37は、電源線30と31との間に、トランジスタT29とダイオード接続されたトランジスタT30〜T34とが直列接続された構成を有している。
【0033】
しきい値電圧は、それぞれトランジスタT32、T31、T30のコレクタの電圧であって、トランジスタT30〜T34のベース・エミッタ間電圧(pn接合の順方向電圧)をVFとすれば、それぞれ3・VF、4・VF、5・VFの電圧を有している。ただし、これらのしきい値電圧は、電圧Vsと比較する場合のもので、電圧Vcと比較する場合のしきい値Vr1、Vr2、Vr3は、それぞれ2・VF、3・VF、4・VFとなる。
【0034】
トランジスタT11を設けたのは、コンパレータCP1〜CP3の入力部が1段からなるPNP形トランジスタにより構成されており、内部のバイアス電流が入力端子から流れ出すのを防止する必要があるからである。従って、コンパレータCP1〜CP6の入力部が2段構成であれば、トランジスタT11は不要となり、それとともにしきい値電圧生成回路37におけるトランジスタT34を削除すればよい。
【0035】
同様に、コンパレータCP4、CP5、CP6の反転入力端子には、電圧Vsが与えられており、非反転入力端子には、それぞれしきい値電圧生成回路38(第2のしきい値電圧生成回路に相当)からしきい値電圧が与えられるようになっている。そのしきい値電圧生成回路38は、電源線30と31との間に、ダイオード接続されたトランジスタT35〜T39とトランジスタT40とが直列接続された構成を有している。
【0036】
しきい値電圧Vr4、Vr5、Vr6は、それぞれトランジスタT38、T37、T36のエミッタの電圧であって、(VB−4・VF)、(VB−3・VF)、(VB−2・VF)の電圧を有している。
【0037】
上記トランジスタT29とT40は、定電流回路として機能するものである。すなわち、電源線30と31との間にはトランジスタT41と定電流回路39とが直列に接続されており、そのトランジスタT41は、トランジスタT42および上記トランジスタT29とともにカレントミラー回路を構成している。トランジスタT42と電源線31との間にはトランジスタT43が接続されており、そのトランジスタT43は、上記トランジスタT40とともにカレントミラー回路を構成している。従って、トランジスタT29〜T40には定電流回路39の出力電流に等しい電流が流れ、電源電圧VBが変化してもしきい値電圧が変動しないようになっている。
【0038】
図2は、ドライバ回路23の概略的な電気的構成を示している。ドライバ回路23の電源線40と41との間には、電源電圧VBが与えられている。端子42と電源線41との間には、上述した台形波電圧生成回路22からコンデンサC11の端子間電圧Vcが与えられるようになっており、端子43は、トランシーバIC11の端子16を介してLINバスに接続されるようになっている。
【0039】
端子42は、MOSトランジスタT44のゲートに接続されている。MOSトランジスタT44のドレインは電源線41に接続されており、ソースは、定電流回路44を介して電源線40に接続されている。このMOSトランジスタT44のソースは、トランジスタT45のベースにも接続されている。そのトランジスタT45のコレクタは、図示極性のダイオードD11を介して電源線40に接続されており、エミッタは、定電流回路45を介して電源線41に接続されている。トランジスタT45のエミッタは、さらにトランジスタT46のベースにも接続されている。そのトランジスタT46のエミッタは上記端子43とされており、抵抗R11と図示極性のダイオードD12を介して電源線40に接続されている。また、トランジスタT46のコレクタは電源線41に接続されている。
【0040】
次に、本実施形態の作用について図4ないし図9も参照しながら説明する。
トランシーバIC11がスリープモードにある場合、定電圧回路20から台形波電圧生成回路22、ドライバ回路23およびレシーバ回路25への電圧供給が停止するため、トランシーバIC11はデータの送受信をすることができない。そこで、以下においてはトランシーバIC11が通常動作モードにある場合について説明する。
【0041】
LINでは、ラジオノイズを低減するためにLINバスの信号は所定のスルーレート(1〜3V/μs)を持つ台形波信号とされている。すなわち、送信データTXDがLレベル(第1のレベルに相当)である場合、トランジスタT27はオフとなり、トランジスタT13とT14は、2つ合わせてトランジスタT26、T28に流れる電流の2倍の放電電流Ibを流す。これに対し、トランジスタT12は、トランジスタT26に流れる電流と等しい充電電流Iaを流しており、結局のところコンデンサC11は(Ib−Ia)=Ia=Ib/2なる電流によって放電され、コンデンサC11の端子間電圧Vcは(Ib−Ia)の大きさに応じた傾きで減少する。
【0042】
送信データTXDがHレベル(第2のレベルに相当)になると、トランジスタT27はオンとなり、トランジスタT13とT14はオフとなる。これにより、コンデンサC11は充電電流Iaによって充電され、コンデンサC11の端子間電圧Vcは充電電流Iaの大きさに応じた傾きで増加する。この電圧Vcは、トランジスタT11を介して電圧Vs(=Vc+VF)として検出され、コンパレータCP1〜CP6に入力される。
【0043】
充電電流Iaつまり電圧Vcの変化率は、電流制御回路32により制御されている。図7は、電源電圧VBが8Vの下で、送信データTXDがLレベルからHレベルに変化したとき(時間0〜6.3μs)およびHレベルからLレベルに変化したとき(時間6.3〜12.6μs)の電圧Vcの変化波形を示している。電圧Vcが2・VFより小さい期間は、コンパレータCP1〜CP3の出力トランジスタは全てオンしており、コンパレータCP4〜CP6の出力トランジスタは全てオフしている。この場合、トランジスタT16〜T18が出力する電流I0は、それぞれコンパレータCP1〜CP3の出力トランジスタを介して流れるため、ノードNaからトランジスタT23に流れる電流すなわちトランジスタT12が流す充電電流Iaは、トランジスタT15が流す電流I0のみとなる。
【0044】
その後、電圧Vcが上昇してしきい値電圧Vr1(=2・VF)に達すると、コンパレータCP1の出力トランジスタがオンからオフに転じ、充電電流IaはトランジスタT15とT16が流す電流2・I0に増加する。そして、電圧Vcが上昇してしきい値電圧Vr2(=3・VF)に達すると、コンパレータCP2の出力トランジスタもオフとなり、充電電流IaはトランジスタT15〜T17が流す電流3・I0になる。さらに、電圧Vcが上昇してしきい値電圧Vr3(=4・VF)に達すると、コンパレータCP3の出力トランジスタもオフとなり、充電電流IaはトランジスタT15〜T18が流す電流4・I0になる。
【0045】
電圧Vcがさらに上昇してしきい値電圧Vr4(=VB−4・VF)に達すると、コンパレータCP4の出力トランジスタがオフからオンに転じ、トランジスタT18の出力電流が当該コンパレータCP4の出力トランジスタを介して流れるようになる。このため、充電電流Iaは、トランジスタT15〜T17が流す電流3・I0に減少する。そして、電圧Vcが上昇してしきい値電圧Vr5(=VB−3・VF)に達すると、コンパレータCP5の出力トランジスタもオンとなり、充電電流IaはトランジスタT15とT16が流す電流2・I0になる。
【0046】
さらに、電圧Vcが上昇してしきい値電圧Vr2(=VB−2・VF)に達すると、コンパレータCP6の出力トランジスタもオンとなり、充電電流IaはトランジスタT15が流す電流I0のみになる。この充電電流Iaの制御は、送信データTXDがHレベルからLレベルに変化したときの充放電電流Ia、Ibの制御についても同様となる。なお、ノードNaと電源線31との間にコンデンサC12を接続すると、充放電電流Ia、Ibの切り替わり時に一時的に発生する電流のずれ分を吸収することができる。
【0047】
送信データTXDに応じて生成された台形波状の電圧Vcは、ドライバ回路23に与えられ、この電圧Vcと同じ波形を持つ信号がLINバスに出力される。ドライバ回路2から出力される信号は、ダイオードD12の存在によって(VB−VF)が上限電圧となり、トランジスタT46の存在によってVFが下限電圧となる。従って、温度変化により順方向電圧VFが変動すると、その上下限電圧も変動する。
【0048】
しかし、本実施形態の場合、台形波電圧生成回路22のしきい値電圧生成回路37、38は、順方向電圧VFを基準としてしきい値電圧を生成している。このため、温度が変化しても、台形波電圧生成回路22で生成される電圧Vcとドライバ回路23が出力する上下限電圧との間にずれが生じにくく、波形歪が発生しにくい効果が得られる。
【0049】
次に、しきい値電圧を上述した値に設定した理由について説明する。
ノイズは、LINバスに出力される台形波信号に含まれる高周波成分に起因して生じるため、送信データTXDのレベルが変化した時のLINバスへの出力信号の変化つまりコンデンサC11の端子間電圧Vcの変化は、上記スルーレート(1〜3V/μs)の規格を満たす範囲内において極力滑らかな変化とすることが好ましい。そのためには、所定の電源電圧VBの下において、電圧Vcの上昇時と下降時の波形を正弦波に近づけることが有効である。
【0050】
離散的な制御によって正弦波電圧を生成する方法としては、一定の時間ごとにコンデンサC11への充放電電流Ia、Ibを変えて電圧Vcの傾きを制御する方法と、一定の電圧ごとにコンデンサC11への充放電電流Ia、Ibを変えて電圧Vcの傾きを制御する方法とが考えられる。図4(a)は、前者の方法により生成した電圧を示しており、図4(b)は、後者の方法により生成した電圧を示している。横軸は規格化された時間を表しており、縦軸は規格化された電圧を表している。時間0から10までが台形波の立ち上がり部分を表し、時間10から20までが台形波の立ち下がり部分を表している。
【0051】
この図4から分かるように、正弦波はそのピーク値付近において変化率が小さくなるため、一定の電圧ごとの制御を採用すると電圧の増減開始部分および増減終了部分においてエッジ(傾きが急変する波形部分)が生じ易い。しかし、一定の時間ごとの制御を採用すると、タイマなどの計時手段とクロック発生手段とが必要となり、また、クロックノイズの発生が問題となる。そこで、所定の電圧ごとに充放電電流を変えて電圧Vcの傾きを制御する方法を採用した場合であって、実用的に構成可能な範囲内において電圧Vcを極力正弦波に近づけるための条件を検討する。
【0052】
図5、図6、図7は、電源電圧VBが8V、スルーレートが約2V/μsの条件の下で、立ち上がり時と立ち下がり時のしきい値電圧の数をそれぞれ2個、4個、6個とした場合の電圧Vcのシミュレーション波形を示している。各図には、所定の電圧ごとの制御による電圧波形Aが実線で示されており、さらに理想的な正弦波形に対する電圧波形Aのずれを見るため、一定の時間ごとの制御による電圧波形Bが一点鎖線で示されている。電圧波形Bの上に時間等間隔にとられた各プロットには、電圧波形Aのずれの程度が分かるように±0.3Vの電圧範囲が示されている。
【0053】
また、電圧Vcが各しきい値電圧に達するごとに、コンデンサC11への充放電電流Ia、Ibが一定の電流I0だけ増減するように設定されている。このようにすると、同サイズのトランジスタT15〜T18を用いることができ、電流精度を高められるという利点がある。図5ないし図7のしきい値電圧と傾きをまとめると以下のようになる。上述したように、図1に示す構成は、図7に示すしきい値の設定に対応している。
【0054】
(1)しきい値電圧の数=2(図5)
しきい値電圧=3・VF、VB−3・VF
充放電電流比=1:2:1
(2)しきい値電圧の数=4(図6)
しきい値電圧=2・VF、4・VF、VB−4・VF、VB−2・VF
充放電電流比=1:2:3:2:1
(3)しきい値電圧の数=6(図7)
しきい値電圧=2・VF、3・VF、4・VF、
VB−4・VF、VB−3・VF、VB−2・VF
充放電電流比=1:2:3:4:3:2:1
【0055】
図5ないし図7に示すしきい値電圧は、電源電圧VBの中央電圧(VB/2)に対して対称な電圧とされている。これにより、電圧VcおよびLINバスの電圧が上記中央電圧に対し高電位側と低電位側とで対称波形となり、波形歪を低減することができる。
【0056】
これら図5ないし図7を比較検討した結果、電源電圧VBが8Vの条件の下では、図7に示す電圧波形を採用することにより、従来の台形波形に比べて十分なノイズ低減効果が得られ、且つ従来構成と比較して回路構成の増加も実設計上許容される範囲内であるとの評価を得た。ただし、許容される発生ノイズ、トランシーバIC11のチップサイズやコスト、電源電圧範囲などによっては、しきい値電圧の数が6ではなく、2、4、8、…等の方が適切な場合もある。
【0057】
図8は、トランシーバIC11を用いて通信を行った場合の実測波形であって、送信データTXD、受信データRXD、LINバスの電圧、LINバスの電流の各波形を示している。また、図9は、ドライバ回路23の出力端で測定したAM帯のノイズ特性を示している。これらの測定時の温度は室温、電源電圧VBは18V、LINバスの負荷は510Ω、通信速度は20kbpsである。
【0058】
電源電圧VBが18Vと高いため、図8に示すように送信データTXDのレベル変化時においてバス電圧は正弦波にはなっていないが、0V付近または電源電圧VB付近での増減開始部分および増減終了部分の傾きが非常に滑らかになっており、エッジが除去されていることが分かる。また、バス電圧の立ち上がりと立ち下りがほぼ対称波形となっている。さらに、図9に示すように、AM帯のノイズは、従来のものに対し5dBm〜10dBmの低減効果があった。
【0059】
以上説明したように、本実施形態のトランシーバIC11の台形波電圧生成回路22は、複数のしきい値電圧を設定するしきい値電圧生成回路37、38を備え、コンデンサC11の端子間電圧Vcとそのしきい値電圧との比較に基づいて、電圧Vcが下限電圧VFまたは上限電圧(VB−VF)に近いほど充放電電流Ia、Ibが小さくなるように制御する。
【0060】
この制御によれば、送信データTXDのレベルが変化した場合、電圧Vcの増減開始時点における電圧変化率は徐々に大きくなり、その後増減終了時点における電圧変化率は徐々に小さくなる。その結果、ドライバ回路23によって出力されるLINバスの電圧の変化率が急激に変化することがなくなり、LINバスの電圧およびLINバスの電流に含まれている高調波成分が低減してラジオノイズが減少する。
【0061】
しきい値電圧は、VB/2に対して対称な電圧とされているので、波形歪を極力低減することができる。また、バス電圧の立ち上がりと立ち下りが対称波形となるので、波形の対称性が必要となる非同期式シリアル通信にとって好適となる。そして、VB/2よりも低いしきい値電圧は0Vを基準として生成され、VB/2よりも高いしきい値電圧は電源電圧VBを基準として生成されているので、電源電圧VBが変動しても常に滑らかな変化波形を持つ電圧Vcが得られる。さらに、しきい値電圧は、順方向電圧VFを基準にして生成されているので、温度が変化しても波形歪が発生しにくい特徴を有している。
【0062】
充放電電流Ia、Ibは、トランジスタT15ないしT18の出力電流を加算した電流となる。これらトランジスタT15ないしT18は、同じサイズを持ち、同じ電流I0を出力するので、製造プロセスによるばらつきが生じにくく、高い電流精度を得やすい。
【0063】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
台形波電圧生成回路22に用いられているトランジスタの殆どはバイポーラトランジスタであるが、FETにより構成しても良い。
通信プロトコルは、LINに限らずCANやその他のプロトコルであっても良い。また、車両用ネットワーク以外のネットワークにおける非同期式シリアル通信にも適用できる。
また、台形波電圧生成回路22は、非同期式シリアル通信の送信装置以外にも適用できる。その場合、しきい値電圧は、必ずしもVB/2に対して対称な電圧とする必要はなく、また、順方向電圧VF以外の電圧を基準として生成してもよい。さらに、トランジスタT15〜T18の出力電流を互いに異なる電流値としてもよい。
【図面の簡単な説明】
【図1】 本発明の一実施形態を示す台形波電圧生成回路の電気的構成図
【図2】 ドライバ回路の電気的構成図
【図3】 トランシーバICのブロック構成図
【図4】 (a)は一定時間ごとに充放電電流を変えた場合の電圧波形を示す図、(b)は一定電圧ごとに充放電電流を変えた場合の電圧波形を示す図
【図5】 しきい値電圧の数が2個の場合の電圧波形を示す図
【図6】 しきい値電圧の数が4個の場合の電圧波形を示す図
【図7】 しきい値電圧の数が6個の場合の電圧波形を示す図
【図8】 通信中の実測波形を示す図
【図9】 AM帯のノイズ特性を示す図
【図10】 従来技術を示す図1相当図
【符号の説明】
22は台形波電圧生成回路(台形波信号生成回路)、23はドライバ回路、30は電源線(第2の電源線)、31は電源線(第1の電源線)、32は電流制御回路、37はしきい値電圧生成回路(第1のしきい値電圧生成回路)、38はしきい値電圧生成回路(第2のしきい値電圧生成回路)、C11はコンデンサ、T12はトランジスタ(第1の電流出力回路)、T13、T14はトランジスタ(第2の電流出力回路)である。
Claims (7)
- 一端子が第1の電源線に接続され、他端子から台形波信号が取り出されるコンデンサと、
第2の電源線と前記コンデンサの他端子との間に設けられ、前記コンデンサに対し充電電流を流す第1の電流出力回路と、
波形制御信号が第1のレベルにある場合に前記コンデンサから前記充電電流の2倍の大きさの放電電流を流し出し、前記波形制御信号が第2のレベルにある場合に電流出力停止状態となる第2の電流出力回路と、
前記第1の電源線を基準として複数のしきい値電圧を生成する第1のしきい値電圧生成回路と、
前記第2の電源線を基準として複数のしきい値電圧を生成する第2のしきい値電圧生成回路と、
前記コンデンサの端子間電圧と前記複数のしきい値電圧との比較に基づいて、前記端子間電圧と前記第1または第2の電源線との電圧差が小さいほど前記充放電電電流が小さくなるように前記第1、第2の電流出力回路を制御する電流制御回路とを備えて構成されていることを特徴とする台形波信号生成回路。 - 前記電流制御回路は、前記端子間電圧が何れかのしきい値電圧を超えるごとに、一定の基準電流を単位として前記充放電電流を増減するように制御することを特徴とする請求項1記載の台形波信号生成回路。
- 前記第1のしきい値電圧生成回路が生成するしきい値電圧と前記第2のしきい値電圧生成回路が生成するしきい値電圧とは、前記第1の電源線と前記第2の電源線の中央電圧に対して対称な電圧となるように設定されていることを特徴とする請求項1または2記載の台形波信号生成回路。
- 前記第1、第2のしきい値電圧生成回路は、それぞれ前記第1の電源線と前記第2の電源線との間に直列に接続された複数のダイオードと定電流回路とから構成されていることを特徴とする請求項1ないし3の何れかに記載の台形波信号生成回路。
- 前記第1のしきい値電圧生成回路は、前記第1の電源線の電位を基準として互いにpn接合の順方向電圧VFだけ異なる3つのしきい値電圧を生成し、前記第2のしきい値電圧生成回路は、前記第2の電源線の電位を基準として互いに前記電圧VFだけ異なる3つのしきい値電圧を生成するように構成されていることを特徴とする請求項4記載の台形波信号生成回路。
- 波形制御信号として2値レベルからなる送信データを入力する請求項1ないし5の何れかに記載の台形波信号生成回路と、
この台形波信号生成回路から出力される台形波信号を通信線を通して送信するドライバ回路とから構成されていることを特徴とする非同期式シリアル通信の送信装置。 - LIN(Local Interconnect Network)に基づく車両用ネットワークにおいて用いられることを特徴とする請求項6記載の非同期式シリアル通信の送信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003080312A JP3838211B2 (ja) | 2003-03-24 | 2003-03-24 | 台形波信号生成回路および非同期式シリアル通信の送信装置 |
US10/696,022 US7248634B2 (en) | 2003-01-22 | 2003-10-30 | Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003080312A JP3838211B2 (ja) | 2003-03-24 | 2003-03-24 | 台形波信号生成回路および非同期式シリアル通信の送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004289597A JP2004289597A (ja) | 2004-10-14 |
JP3838211B2 true JP3838211B2 (ja) | 2006-10-25 |
Family
ID=33294206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003080312A Expired - Fee Related JP3838211B2 (ja) | 2003-01-22 | 2003-03-24 | 台形波信号生成回路および非同期式シリアル通信の送信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3838211B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007013916A (ja) * | 2005-05-30 | 2007-01-18 | Denso Corp | 信号生成装置 |
JP4760608B2 (ja) * | 2006-01-17 | 2011-08-31 | 株式会社デンソー | 出力トランジスタの駆動制御装置 |
WO2007135491A1 (en) * | 2006-05-24 | 2007-11-29 | Freescale Semiconductor, Inc. | Lin network, integrated circuit and method therefor |
JP4989312B2 (ja) * | 2007-05-25 | 2012-08-01 | 旭化成エレクトロニクス株式会社 | 誘導性負荷駆動回路 |
-
2003
- 2003-03-24 JP JP2003080312A patent/JP3838211B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004289597A (ja) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7221224B2 (en) | Differential amplifier circuit | |
US20120293230A1 (en) | Ringing suppression circuit | |
US6664765B2 (en) | Lithium-ion battery charger power limitation method | |
US10169278B2 (en) | LIN bus module | |
JP2011250345A (ja) | トランスミッタ、インタフェイス装置、車載通信システム | |
US10707867B2 (en) | Bus driver with rise/fall time control | |
EP1371199A2 (en) | Line driver with slew-rate control | |
JPWO2008152785A1 (ja) | 高速復帰回路 | |
US7248634B2 (en) | Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal | |
JP3838211B2 (ja) | 台形波信号生成回路および非同期式シリアル通信の送信装置 | |
US7292073B2 (en) | Transmission line driver circuit | |
US7538586B2 (en) | Transmitter for a controlled-shape switched signal on a communication line | |
US10320430B2 (en) | Transmitter with power supply rejection | |
CN113659525A (zh) | 用于总线接口装置的负电压保护 | |
US7724040B2 (en) | Network overclock control circuit | |
JP2882316B2 (ja) | データ通信装置 | |
JP4008612B2 (ja) | スルーレートの限定されたノードを介してデジタル信号を伝搬する装置及び操作方法 | |
JP3838202B2 (ja) | フィルタ回路および非同期式シリアル通信の受信装置 | |
US7327164B2 (en) | Interface circuit | |
JP2006135888A (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
JP2002152015A (ja) | 出力回路 | |
JP2004140576A (ja) | 電圧比較器およびリーク電流検出装置 | |
US10601453B2 (en) | Electronic control unit | |
JP6878176B2 (ja) | 通信システム、受信装置、および送信装置 | |
JPH0686458A (ja) | 電源選択回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060724 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |