JP3836837B2 - マルチプロセッサ・システムでのマイクロプロセッサ通信の方法、処理ユニット、およびデータ処理システム - Google Patents
マルチプロセッサ・システムでのマイクロプロセッサ通信の方法、処理ユニット、およびデータ処理システム Download PDFInfo
- Publication number
- JP3836837B2 JP3836837B2 JP2003389995A JP2003389995A JP3836837B2 JP 3836837 B2 JP3836837 B2 JP 3836837B2 JP 2003389995 A JP2003389995 A JP 2003389995A JP 2003389995 A JP2003389995 A JP 2003389995A JP 3836837 B2 JP3836837 B2 JP 3836837B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- pcr
- processors
- information
- sector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
Description
前記複数のプロセッサのプロセッサに含まれるPCRの1つまたは複数のセクタから情報を検索するステップであって、前記セクタの1つが、前記複数のプロセッサの関連する1つだけによってストアされるように割り振られる、ステップと、
前記複数のプロセッサの各PCR内の関連するセクタに前記関連するプロセッサからの情報をストアするステップと
を含む方法。
(2)さらに、前記複数のプロセッサの少なくとも2つのプロセッサが、めいめいのPCRから同時に情報を検索する、上記(1)に記載の方法。
(3)さらに、同一の情報が、前記複数のプロセッサに含まれる各めいめいのPCRに含まれる、上記(1)に記載の方法。
(4)さらに、前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサにとって有用である、上記(1)に記載の方法。
(5)さらに、前記1つまたは複数のセクタのセクタのそれぞれが、前記複数のプロセッサの前記関連する1つだけによるストアのために排他的に割り振られる、上記(1)に記載の方法。
(6)さらに、前記1つまたは複数のセクタのセクタのそれぞれが、4バイトである、上記(1)に記載の方法。
(7)さらに、前記複数のプロセッサの各プロセッサが、それ自体のPCRに保管された情報をシステム・メモリからロードすることなく、そのような情報へのアクセスを有するように、各PCR内の各セクタを継続的に更新するステップを含む、上記(1)に記載の方法。
(8)複数のプロセッサを含むマルチプロセッサ・システム内のプロセッサであって、
複数のセクタを有するプロセッサ通信レジスタ(PCR)であって、前記プロセッサが、前記PCRへのアクセスを有し、前記複数のセクタの各セクタにストアされた情報を検索することができ、前記PCR内の前記複数のセクタのセクタの1つが、前記1つのセクタがそれに関連するプロセッサによって更新される時に、前記プロセッサが更新される情報へのアクセスを可能にされるように、前記複数のプロセッサの前記関連するプロセッサによってのみストアされるために割り振られる、PCR
を含むプロセッサ。
(9)前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサにとって有用である、上記(8)に記載のプロセッサ。
(10)前記複数のセクタのセクタのそれぞれが、前記複数のプロセッサの前記関連するプロセッサだけによるストアのために割り振られる、上記(8)に記載のプロセッサ。
(11)前記複数のセクタのセクタのそれぞれが、4バイトである、上記(8)に記載のプロセッサ。
(12)前記プロセッサが、前記複数のセクタ内の関連するセクタを有し、さらに、前記複数のプロセッサの各プロセッサが、各更新されるセクタにストアされる情報をシステム・メモリから検索せずに、そのような情報へのアクセスを有するように、前記複数のプロセッサ内の前記プロセッサに関連する各PCR内の各セクタを更新する手段を含む、上記(8)に記載のプロセッサ。
(13)前記PCRにストアされる前記情報が、前記複数のプロセッサに含まれるすべてのPCRに含まれる同一の情報である、上記(8)に記載のプロセッサ。
(14)マルチプロセッサ・システムであって、
複数のプロセッサであって、各プロセッサが、複数のセクタを有するプロセッサ通信レジスタ(PCR)を含み、各プロセッサが、前記PCR内の前記複数のセクタの各セクタにストアされた情報を検索するためのアクセスを有し、前記複数のプロセッサ内の各PCR内の前記複数のセクタのセクタが、前記複数のプロセッサの関連するプロセッサだけによるストアのために割り振られ、セクタがそれに関連するプロセッサによって更新される時に、PCRを含む各プロセッサが更新された情報へのアクセスを使用可能にされるように、前記複数のプロセッサの各プロセッサが、各PCR内の前記複数のセクタ内の関連するセクタを更新する、プロセッサ
を含むマルチプロセッサ・システム。
(15)前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサにとって有用である、上記(14)に記載のマルチプロセッサ・システム。
(16)前記複数のセクタのセクタのそれぞれが、前記複数のプロセッサの前記関連するプロセッサだけによるストアのために排他的に割り振られる、上記(14)に記載のマルチプロセッサ・システム。
(17)前記複数のセクタのセクタのそれぞれが、4バイトである、上記(14)に記載のマルチプロセッサ・システム。
(18)PCRを含む前記複数のプロセッサの各プロセッサが、前記複数のセクタの各更新されたセクタにストアされた情報をシステム・メモリから検索せずに、そのような情報へのアクセスを有するように、前記複数のプロセッサの各プロセッサが、そのプロセッサに関連する前記複数のプロセッサ内の各PCR内の各セクタを更新する、上記(14)に記載のマルチプロセッサ・システム。
(19)さらに、前記複数のプロセッサの少なくとも2つのプロセッサが、めいめいのPCRから情報を同時に検索する、上記(14)に記載のマルチプロセッサ・システム。
(20)同一の情報が、前記複数のプロセッサに含まれる各めいめいのPCRに含まれる、上記(14)に記載のマルチプロセッサ・システム。
22 プロセッサ通信レジスタ(PCR)
24 プロセッサ通信レジスタ(PCR)
26 プロセッサ通信レジスタ(PCR)
28 プロセッサ通信レジスタ(PCR)
30 メモリ・コントローラ
32 メモリ・コントローラ
34 メモリ・コントローラ
36 メモリ・モジュール
38 メモリ・モジュール
40 メモリ・モジュール
200 相互接続
202 相互接続
204 相互接続
206 相互接続
210 リング・バス
Claims (4)
- 複数のプロセッサを備え、各プロセッサの内部に、複数のセクタを有する一のプロセッサ通信レジスタ(PCR)がそれぞれ設けられ、各プロセッサが、それ自体の内部に設けられたPCR内の前記複数のセクタにストアされた情報をそれぞれ検索するためのアクセスを有し、前記複数のプロセッサの内部にそれぞれ設けられた各PCR内の前記複数のセクタのうち一のセクタが、前記複数のプロセッサのうち関連する一のプロセッサだけによるストアのために排他的にそれぞれ割り振られ、各PCR内の一のセクタがそれに関連する一のプロセッサによってそれぞれ更新される時に、各プロセッサがそれ自体の内部に設けられたPCRにおいて更新された情報にアクセスできるように、各プロセッサが、各PCR内の前記複数のセクタのうち関連する一のセクタを同一の情報でそれぞれ更新する、マルチプロセッサ・システム。
- 前記情報が、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングを調整する際に前記複数のプロセッサにとって有用である、請求項1に記載のマルチプロセッサ・システム。
- 各プロセッサが、前記複数のセクタのうち更新された各セクタにストアされた情報をシステム・メモリから検索せずに、そのような情報へのアクセスを有するように、各プロセッサが、各PCR内の前記複数のセクタのうち関連する一のセクタをそれぞれ更新する、請求項1に記載のマルチプロセッサ・システム。
- 前記複数のプロセッサのうち少なくとも2つのプロセッサが、それぞれの内部に設けられたPCRから情報を同時に検索する、請求項1に記載のマルチプロセッサ・システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/318,514 US7356568B2 (en) | 2002-12-12 | 2002-12-12 | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004192619A JP2004192619A (ja) | 2004-07-08 |
JP3836837B2 true JP3836837B2 (ja) | 2006-10-25 |
Family
ID=32506370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389995A Expired - Fee Related JP3836837B2 (ja) | 2002-12-12 | 2003-11-19 | マルチプロセッサ・システムでのマイクロプロセッサ通信の方法、処理ユニット、およびデータ処理システム |
Country Status (4)
Country | Link |
---|---|
US (2) | US7356568B2 (ja) |
JP (1) | JP3836837B2 (ja) |
KR (1) | KR100543731B1 (ja) |
CN (1) | CN1270241C (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7360067B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
US7356568B2 (en) * | 2002-12-12 | 2008-04-08 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
US7359932B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
US7493417B2 (en) * | 2002-12-12 | 2009-02-17 | International Business Machines Corporation | Method and data processing system for microprocessor communication using a processor interconnect in a multi-processor system |
US7162573B2 (en) * | 2003-06-25 | 2007-01-09 | Intel Corporation | Communication registers for processing elements |
GB2409302B (en) * | 2003-12-18 | 2006-11-22 | Advanced Risc Mach Ltd | Data communication mechanism |
JP2007207004A (ja) * | 2006-02-02 | 2007-08-16 | Hitachi Ltd | プロセッサ及び計算機 |
US9332074B2 (en) * | 2007-12-06 | 2016-05-03 | International Business Machines Corporation | Memory to memory communication and storage for hybrid systems |
US8037350B1 (en) * | 2008-04-30 | 2011-10-11 | Hewlett-Packard Development Company, L.P. | Altering a degree of redundancy used during execution of an application |
JP2010278897A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 通信データ処理回路及び通信データ処理方法 |
US9779057B2 (en) | 2009-09-11 | 2017-10-03 | Micron Technology, Inc. | Autonomous memory architecture |
US9015440B2 (en) * | 2009-09-11 | 2015-04-21 | Micron Technology, Inc. | Autonomous memory subsystem architecture |
JP5609530B2 (ja) * | 2010-10-22 | 2014-10-22 | 株式会社豊田自動織機 | コーマのデタッチングローラ動作設定装置 |
FR2968792B1 (fr) * | 2010-12-13 | 2013-01-11 | Bull Sas | Procede, programme d'ordinateur et dispositif de gestion d'acces memoire dans une architecture multiprocesseurs de type numa |
US10003675B2 (en) | 2013-12-02 | 2018-06-19 | Micron Technology, Inc. | Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data |
KR102420152B1 (ko) | 2015-11-18 | 2022-07-13 | 삼성전자주식회사 | 메모리 시스템에서의 다중 통신 장치 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5050070A (en) | 1988-02-29 | 1991-09-17 | Convex Computer Corporation | Multi-processor computer system having self-allocating processors |
CA2000245C (en) | 1988-10-08 | 1996-07-16 | Hideo Hayashi | Multiprocessor system using communication register having processor-associated storage locations |
JPH0630094B2 (ja) | 1989-03-13 | 1994-04-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセツサ・システム |
EP0665503A3 (en) | 1994-01-28 | 1996-01-17 | Nec Corp | High speed synchronization communication control mechanism for a multiprocessor system. |
JP2766217B2 (ja) * | 1994-06-14 | 1998-06-18 | 甲府日本電気株式会社 | 並列処理装置 |
EP0730237A1 (en) | 1995-02-28 | 1996-09-04 | Nec Corporation | Multi-processor system with virtually addressable communication registers and controlling method thereof |
JP2731742B2 (ja) | 1995-02-28 | 1998-03-25 | 甲府日本電気株式会社 | クラスタ構成の並列計算機 |
JP3429631B2 (ja) | 1996-09-09 | 2003-07-22 | 富士通株式会社 | 並列計算機システム |
US6145007A (en) * | 1997-11-14 | 2000-11-07 | Cirrus Logic, Inc. | Interprocessor communication circuitry and methods |
US6154785A (en) * | 1998-07-17 | 2000-11-28 | Network Equipment Technologies, Inc. | Inter-processor communication system |
JP4051788B2 (ja) | 1998-12-24 | 2008-02-27 | 株式会社日立製作所 | マルチプロセッサシステム |
JP3858492B2 (ja) * | 1998-12-28 | 2006-12-13 | 株式会社日立製作所 | マルチプロセッサシステム |
US6516403B1 (en) * | 1999-04-28 | 2003-02-04 | Nec Corporation | System for synchronizing use of critical sections by multiple processors using the corresponding flag bits in the communication registers and access control register |
US6886038B1 (en) | 2000-10-24 | 2005-04-26 | Microsoft Corporation | System and method for restricting data transfers and managing software components of distributed computers |
US6785684B2 (en) | 2001-03-27 | 2004-08-31 | International Business Machines Corporation | Apparatus and method for determining clustering factor in a database using block level sampling |
JP2003271574A (ja) * | 2002-03-14 | 2003-09-26 | Hitachi Ltd | 共有メモリ型マルチプロセッサシステムにおけるデータ通信方法 |
US7493417B2 (en) * | 2002-12-12 | 2009-02-17 | International Business Machines Corporation | Method and data processing system for microprocessor communication using a processor interconnect in a multi-processor system |
US7359932B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
US7356568B2 (en) | 2002-12-12 | 2008-04-08 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
US7360067B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
US7073004B2 (en) * | 2002-12-12 | 2006-07-04 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor network |
-
2002
- 2002-12-12 US US10/318,514 patent/US7356568B2/en not_active Expired - Fee Related
-
2003
- 2003-11-14 KR KR1020030080616A patent/KR100543731B1/ko not_active IP Right Cessation
- 2003-11-19 JP JP2003389995A patent/JP3836837B2/ja not_active Expired - Fee Related
- 2003-12-03 CN CNB2003101169748A patent/CN1270241C/zh not_active Expired - Fee Related
-
2008
- 2008-01-10 US US11/971,959 patent/US7698373B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1270241C (zh) | 2006-08-16 |
US20080109816A1 (en) | 2008-05-08 |
US7356568B2 (en) | 2008-04-08 |
US20040117603A1 (en) | 2004-06-17 |
US7698373B2 (en) | 2010-04-13 |
KR20040051501A (ko) | 2004-06-18 |
CN1506837A (zh) | 2004-06-23 |
JP2004192619A (ja) | 2004-07-08 |
KR100543731B1 (ko) | 2006-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3836838B2 (ja) | マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム | |
JP3836840B2 (ja) | マルチプロセッサ・システム | |
US7698373B2 (en) | Method, processing unit and data processing system for microprocessor communication in a multi-processor system | |
US7818364B2 (en) | Method and data processing system for microprocessor communication in a cluster-based multi-processor system | |
US5864738A (en) | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller | |
JP5085758B2 (ja) | 通信プロトコルにおけるパケット・サイズの削減 | |
US9535873B2 (en) | System, computer-implemented method and computer program product for direct communication between hardward accelerators in a computer cluster | |
EP3885918B1 (en) | System, apparatus and method for performing a remote atomic operation via an interface | |
EP3529702A1 (en) | Programmable cache coherent node controller | |
EP3234783B1 (en) | Pointer chasing across distributed memory | |
US7552232B2 (en) | Speculative method and system for rapid data communications | |
US20170315726A1 (en) | Distributed Contiguous Reads in a Network on a Chip Architecture | |
TW200540622A (en) | A method and system for coalescing coherence messages | |
US7073004B2 (en) | Method and data processing system for microprocessor communication in a cluster-based multi-processor network | |
KR100841130B1 (ko) | 상호접속 네트워크를 통한 효율적인 순서화 저장을 위한방법 및 장치 | |
US20230036751A1 (en) | Sparse memory handling in pooled memory | |
WO2022088171A1 (en) | Neural processing unit synchronization systems and methods | |
Paraskevas | Enabling Direct-Access Global Shared Memory for Distributed Heterogeneous Computing | |
CN117435549A (zh) | 用于硬件组件之间的通信的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |