JP3831197B2

JP3831197B2 - Laser drive circuit

Info

Publication number: JP3831197B2
Application number: JP2001074720A
Authority: JP
Inventors: 豊喜田口; 久美子岩崎; 誠森本; 輝忠佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-03-15
Filing date: 2001-03-15
Publication date: 2006-10-11
Anticipated expiration: 2021-03-15
Also published as: JP2002269792A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばデータを書き込むことが可能なコンパクトディスク（ＣＤ−Ｒ／ＲＷ）、デジタルバーサタイルディスク（ＤＶＤ−ＲＡＭ）、光磁気ディスク（ＭＯ）等の光ディスク記録再生装置に適用され得るレーザ駆動回路に関する。
【０００２】
【従来の技術】
光ディスク記録再生装置の半導体レーザ装置は、半導体レーザを駆動する複数の駆動回路を有している。各駆動回路は、外部から設定される電圧に応じて出力電流を制御するＭＯＳトランジスタを有している。これら駆動回路の出力電流は加算され、この加算された出力電流を半導体レーザに供給することにより半導体レーザが駆動される。
【０００３】
【発明が解決しようとする課題】
ところで、近時、半導体レーザの高出力化の必要性に起因してその駆動電圧は高くなる傾向にある。この一方で、半導体レーザを駆動する駆動回路は、消費電力低減の要求から電源電圧が低下される傾向にある。
【０００４】
上記駆動電圧が高い半導体レーザを駆動するためには、駆動回路を構成する素子の一部又は全部を高耐圧の素子により構成する必要がある。しかし、駆動回路を高耐圧の素子により構成する場合、新たな回路設計が必要である。また、高耐圧素子と、低耐圧素子を混在させる場合、製造プロセスが増大するという問題が発生する。さらに、高耐圧素子により駆動回路を構成した場合、記録パルスの特性の劣化や消費電力の増大という問題が発生する。
【０００５】
このように、駆動回路を高耐圧素子により構成することは得策ではなく、半導体レーザの駆動電圧より低い電圧で動作可能な駆動回路の開発が望まれている。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、半導体レーザの駆動電圧以下の電圧により動作して半導体レーザを駆動することができ、しかも、半導体レーザの駆動電圧に耐え得るレーザ駆動回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明のレーザ駆動回路の第１の態様は、半導体レーザの一端が接続されるとともに、前記半導体レーザを駆動する駆動電流を出力するトランジスタが接続される第１の端子と、前記半導体レーザの他端に供給される駆動電圧を制御するための信号を出力する第２の端子と、前記第１の端子の電圧と基準電圧とを比較し、これら電圧の誤差電圧に応じて前記第２の端子から出力される前記信号を制御し、前記第１の端子の電圧を前記トランジスタの耐圧以下に制御する保護回路とを具備し、前記トランジスタは第１の電圧により駆動され、前記半導体レーザの前記駆動電圧は、前記第１の電圧より高い第２の電圧であり、前記保護回路は前記第１の端子の電圧を前記第１の電圧とほぼ等しい電圧以下に制御することを特徴とする。
【０００９】
本発明のレーザ駆動回路の第２の態様は、再生時の設定電圧に応じて再生時の駆動電流を生成する第１の駆動回路と、記録時の設定電圧に応じて記録時の駆動電流を生成する第２の駆動回路と、半導体レーザの一端が接続されるとともに、前記第１、第２の駆動回路から出力される駆動電流が供給される第１の端子と、前記半導体レーザの他端に供給される駆動電圧を制御するための信号を出力する第２の端子と、前記第１の端子の電圧と基準電圧とを比較し、これら電圧の誤差電圧に応じて前記第２の端子から出力される前記信号を制御し、前記第１の端子の電圧を第１、第２の駆動回路を構成するトランジスタの耐圧以下に制御する保護回路とを具備し、前記第１、第２の駆動回路は、第１の電圧により駆動され、前記半導体レーザの前記駆動電圧は、前記第１の電圧より高い第２の電圧であり、前記保護回路は前記第１の端子の電圧を前記第１の電圧とほぼ等しい電圧以下に制御することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
図１は、本発明の第１の実施形態を示すものであり、レーザ駆動回路の回路構成を示している。このレーザ駆動回路１において、端子２には駆動電流を設定するための設定電圧Ｖｃが供給され、端子３５には駆動パルス信号／ＣＰが供給される。前記端子２にはＯＰアンプ（演算増幅器）３の非反転入力端が接続されている。このＯＰアンプ３の出力端はＮチャネルＭＯＳトランジスタ４及び５のゲートに接続されている。これらトランジスタ４、５のソース及び基板は接地端子１２に接続されている。
【００１３】
前記トランジスタ４のドレインはＮチャネルＭＯＳトランジスタ６のソースに接続され、前記トランジスタ５のドレインはＮチャネルＭＯＳトランジスタ７のソースに接続されている。このトランジスタ７のドレインは端子２０に接続されている。これらトランジスタ６、７の基板は前記接地端子１２に接続されている。トランジスタ５、７は、後述する半導体レーザＬＤの駆動用トランジスタであり、他のトランジスタよりサイズが大きく設定されている。すなわち、トランジスタ４、６のゲート幅Ｗ１を、例えばＷ１＝Ａとした場合、トランジスタ５、７のゲート幅Ｗ２は、例えばＷ２＝Ｎ×Ａ（Ｎ＞１）に設定されている。
【００１４】
また、前記トランジスタ６のドレインはＰチャネルＭＯＳトランジスタ８のドレイン及びゲートに接続されるとともに、ＰチャネルＭＯＳトランジスタ９のゲートに接続されている。これらトランジスタ８、９はカレントミラー回路を構成しており、これらトランジスタ８、９のソース及び基板は電源端子２１に接続されている。この電源端子２１には電源Ｖｃｃが供給されている。
【００１５】
前記トランジスタ９のドレインはＮチャネルＭＯＳトランジスタ１０のドレインに接続されている。このトランジスタ１０のゲートは前記トランジスタ６のゲートに接続されるとともに、前記電源端子２１に接続されている。このトランジスタ１０の基板は前記接地端子１２に接続され、ソースは前記ＯＰアンプ３の反転入力端に接続されるとともに、抵抗１１を介して接地端子１２に接続されている。
【００１６】
一方、前記端子３５には、インバータ回路ＩＶ１及びバッファ回路ＢＦ１の入力端が接続されている。前記インバータ回路ＩＶ１は電流通路が前記電源端子２１と接地端子１２の相互間に直列接続されたＰチャネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトランジスタ１４により構成されている。これらトランジスタ１３、１４のゲートは前記端子３５に接続され、ドレインは前記トランジスタ７のゲートに接続されている。
【００１７】
前記バッファ回路ＢＦ１は、電流通路が前記電源端子２１と接地端子１２の相互間に直列接続されたＰチャネルＭＯＳトランジスタ１５とＮチャネルＭＯＳトランジスタ１６、及び電流通路が前記電源端子２１と接地端子１２の相互間に直列接続されたＰチャネルＭＯＳトランジスタ１７とＮチャネルＭＯＳトランジスタ１８とにより構成されている。前記トランジスタ１５、１６のゲートは前記トランジスタ１３、１４のゲートに接続され、これらトランジスタ１５、１６のドレインはトランジスタ１７、１８のゲートに接続されている。これらトランジスタ１７、１８のドレインはキャパシタ１９を介して前記ＯＰアンプ３の出力端に接続されている。
【００１８】
一方、端子３２には、電源電圧Ｖｃｃより高い半導体レーザＬＤの電源電圧Ｖｐが印加される。この端子３２にはＮＰＮトランジスタ２３のコレクタが接続されるとともに、抵抗２２の一端が接続されている。この抵抗２２の他端はトランジスタ２３のベースに接続されている。このトランジスタ２３のベースは抵抗２４を介して端子２５に接続される。また、トランジスタ２３のエミッタと前記端子２０の相互間には半導体レーザＬＤが接続される。この半導体レーザＬＤのアノードと接地間にはキャパシタ２６が接続されている。
【００１９】
前記トランジスタ２３は、半導体レーザＬＤを含む光ピックアップから離れた位置に配置される。トランジスタ２３には電源電圧Ｖｃｃより高い電圧Ｖｐが供給されるため、このトランジスタ２３の発熱量は大きい。したがって、トランジスタ２３を光ピックアップから離れた位置に配置することにより、光ピックアップに対するトランジスタ２３の熱の影響を抑えることができる。
【００２０】
前記レーザ駆動回路１は、電源電圧Ｖｃｃにより駆動される。したがって、レーザ駆動回路１の各トランジスタは半導体レーザＬＤの電源電圧Ｖｐより低い電圧で動作する低耐圧のトランジスタである。このため、レーザ駆動回路１は、前記電源電圧Ｖｐからレーザ駆動回路１内の各トランジスタを保護する保護回路３３を有している。
【００２１】
すなわち、前記端子２０と端子２５との相互間には、保護回路３３が接続されている。この保護回路３３において、基準電圧生成回路２７は、基準電圧Ｖｒｅｆを発生する。この基準電圧ＶｒｅｆはＯＰアンプ２８の反転入力端に供給される。このＯＰアンプ２８の非反転入力端は、低域通過フィルタ（ＬＰＦ）３４を介して前記端子２０に接続される。この低域通過フィルタ３４は例えばキャパシタ２９と、抵抗３０とにより構成され、前記半導体レーザＬＤの駆動電流Ｉ_ＬＤに含まれる高周波信号成分を除去する。前記抵抗３０はＯＰアンプ２８の非反転入力端と端子２０の相互間に直列接続され、キャパシタ２９はＯＰアンプ２８の非反転入力端と接地間に接続されている。ＯＰアンプ２８の出力端にはＮチャネルＭＯＳトランジスタ３１のゲートが接続されている。このトランジスタ３１のドレインは前記端子２５に接続され、ソース及び基板は接地されている。
【００２２】
次に、上記構成における動作について説明する。前記設定電圧Ｖｃは端子２を介してＯＰアンプ３の非反転入力端に供給される。このＯＰアンプ３の出力電圧はトランジスタ４、５のゲートに供給される。トランジスタ４のドレインにはゲートに供給された電圧に応じたドレイン電流が流れる。トランジスタ６、８には、トランジスタ４のドレイン電流と同じ電流が流れる。この電流はトランジスタ８からトランジスタ９にミラーされ、トランジスタ１０に流れる。このトランジスタ１０に流れる電流がモニタ電流Ｉｍとして抵抗１１に帰還される。モニタ電流Ｉｍに応じて抵抗１１に発生する電圧は、端子２に供給される設定電圧Ｖｃと等しくなるよう、ＯＰアンプ３により帰還制御される。すなわち、モニタ電流Ｉｍと設定電圧Ｖｃ、抵抗１１の抵抗値Ｒ１１との関係は式（１）のようになる。
【００２３】
Ｉｍ＝Ｖｃ／Ｒ１１ …（１）
一方、前述したように、トランジスタ５のゲート幅Ｗ２はトランジスタ４のゲート幅Ｗ１のＮ倍に設定されている。このため、半導体レーザＬＤの駆動電流Ｉ_ＬＤは、式（２）に示すように、モニタ電流ＩｍのＮ倍となる。
【００２４】
Ｉ_ＬＤ＝Ｉｍ×Ｎ …（２）
トランジスタ５により生成される駆動電流Ｉ_ＬＤは、トランジスタ７、端子２０を介して半導体レーザＬＤに供給される。すなわち、端子３５に供給される駆動パルス信号／ＣＰは、インバータ回路ＩＶ１を介してトランジスタ７のゲートに供給される。このため、トランジスタ７は駆動パルス信号／ＣＰに応じてオン、オフされ、前記駆動電流Ｉ_ＬＤがトランジスタ７、端子２０を介して半導体レーザＬＤに供給される。
【００２５】
トランジスタ７のスイッチング動作に伴い、トランジスタ４、５のゲート電圧が変動する。このゲート電圧の変動は、トランジスタ７のゲートに供給される駆動パルス信号／ＣＰの反転信号と逆相の信号をキャパシタ１９を介してトランジスタ４、５のゲートに供給することにより抑えることができる。したがって、駆動電流Ｉ_ＬＤに切替ノイズが重畳されることを防止でき、安定な駆動電流Ｉ_ＬＤを発生することができる。
【００２６】
また、前記保護回路３３は、端子２０の電圧をトランジスタ７の耐圧電圧以下に制御する。すなわち、ＯＰアンプ２８は、基準電圧生成回路２７から供給される基準電圧Ｖｒｅｆと低域通過フィルタ回路３４を介して供給される端子２０の電圧を比較し、これらの誤差電圧を出力する。この誤差電圧はトランジスタ３１のゲートに供給される。このトランジスタ３１は、誤差電圧に応じてトランジスタ２３のベース電圧を制御する。このため、トランジスタ２３のエミッタ電圧、すなわち、半導体レーザＬＤのアノード電圧ＶＬＤＡ（半導体レーザＬＤの駆動電圧）が制御され、端子２０の電圧がトランジスタ７の耐圧電圧以下に制御される。尚、抵抗２２、２４は半導体レーザＬＤの電源電圧Ｖｐを分圧し、トランジスタ２３のベース電圧を制御するとともにに端子２５の端子電圧Ｖｃｎｔをトランジスタ３１の耐圧電圧以下にしている。
【００２７】
上記第１の実施形態によれば、レーザ駆動回路１の内部に保護回路３３を設け、この保護回路３３のＯＰアンプ２８により、半導体レーザＬＤの駆動電流Ｉ_ＬＤを出力するトランジスタ７が接続される端子２０の電圧と基準電圧生成回路２７から出力される基準電圧Ｖｒｅｆとを比較し、このＯＰアンプ２８の出力電圧に応じて半導体レーザＬＤにレーザ駆動電圧（半導体レーザＬＤのアノード電圧ＶＬＤＡ）を供給するトランジスタ２３を制御している。したがって、レーザ駆動回路の電源電圧Ｖｃｃより高い駆動電圧により駆動される半導体レーザＬＤを使用する際において、端子２０の電圧をトランジスタ７の耐圧以下となるように制御できるため、低耐圧のトランジスタによりレーザ駆動回路を構成できる。このため、レーザ駆動回路内に低耐圧素子と高耐圧素子を設ける必要がないため、製造プロセスの増大を防止でき、製造コストの高騰を抑え得る利点を有している。
【００２８】
また、半導体レーザＬＤを駆動するトランジスタ７は、ＮチャネルＭＯＳトランジスタにより構成されている。このため、高速な動作が可能であり、レーザ駆動回路１の高周波特性を向上させることが可能である。
【００２９】
（第２の実施形態）
図２は、本発明の第２の実施形態を示すものであり、レーザ駆動回路を用いたＣＤ−Ｒ等に適用される半導体レーザ装置を示している。
【００３０】
この半導体レーザ装置において、レーザ駆動回路４１の端子４２、４３、４４、４５には、再生時の駆動電流を設定する再生時駆動電流設定電圧ＶＲＤＣ、記録時の駆動電流を設定する記録時駆動電流設定電圧ＶＷＤＣ１、記録時のオーバードライブ電流を設定するオーバードライブ電流設定電圧ＶＷＤＣ２、消去時の駆動電流を設定する消去時駆動電流設定電圧ＶＥＤＣがそれぞれ供給される。これら設定電圧ＶＲＤＣ、ＶＷＤＣ１、ＶＷＤＣ２、ＶＥＤＣは、それぞれ駆動回路４６、４７、４８、４９の一方入力端に供給される。これら駆動回路４６、４７、４８、４９は図１に示すレーザ駆動回路１のうち保護回路３３を除く構成とされている。各駆動回路４６、４７、４８、４９の一方入力端子は、図１の端子２に相当する。
【００３１】
また、端子５０、５１、５２、５３、５４、５５には、駆動回路をオン、オフする制御信号ＥＮＢＬ、半導体レーザのオン、オフを設定する制御信号／ＯＵＴＲ、記録パルス信号／ＯＵＴＷ１、オーバードライブ記録パルス信号／ＯＵＴＷ２、消去パルス信号／ＯＵＴＥ、後述する高周波信号重畳回路５７をオン、オフ制御する制御信号ＨＦＭがそれぞれ供給される。これら信号ＥＮＢＬ、／ＯＵＴＲ、／ＯＵＴＷ１、／ＯＵＴＷ２、／ＯＵＴＥ、ＨＦＭはロジック回路５６に供給される。
【００３２】
このロジック回路５６は、図３に示すように、信号ＥＮＢＬ、／ＯＵＴＲ、／ＯＵＴＷ１、／ＯＵＴＷ２、／ＯＵＴＥ、ＨＦＭに応じて、再生時の駆動パルス信号ＣＰＲ、記録時の駆動パルス信号ＣＰＷ１、記録時オーバードライブの駆動パルス信号ＣＰＷ２、消去時の駆動パルス信号ＣＰＥ、高周波信号重畳回路５７の駆動パルス信号ＣＰＨＦＭを生成する。前記駆動パルス信号ＣＰＲ、ＣＰＷ１、ＣＰＷ２、ＣＰＥは、前記駆動回路４６、４７、４８、４９の他方入力端子（図１の端子３５に相当する）にそれぞれ供給され、前記駆動パルス信号ＣＰＨＦＭは高周波信号重畳回路５７を構成する発振器（ＯＳＣ）５７ａに供給される。
【００３３】
各駆動回路４６、４７、４８、４９は、各設定電圧ＶＲＤＣ、ＶＷＤＣ１、ＶＷＤＣ２、ＶＥＤＣ、及び各駆動パルス信号ＣＰＲ、ＣＰＷ１、ＣＰＷ２、ＣＰＥに応じて、図３に示すように、再生電流Ｉｄｒ、記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２、消去電流Ｉｄｅを生成し、これら電流Ｉｄｒ、Ｉｄｗ１、Ｉｄｗ２、Ｉｄｅを出力する。また、再生時、及び消去時において、再生電流Ｉｄｒ、消去電流Ｉｄｅには、高周波信号重畳回路５７から供給される高周波信号が重畳される。
【００３４】
図３に示すように、光ディスクに記録されたデータの再生、消去、及び光ディスクに対するデータの記録動作において、半導体レーザを駆動するための駆動電流は再生電流Ｉｄｒをベースとして生成される。すなわち、消去時には再生電流Ｉｄｒに消去電流Ｉｄｅが重畳され、記録時には記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２がさらに重畳される。このようにして生成された駆動電流Ｉ_LDは、端子５８に接続された半導体レーザＬＤに供給される。
【００３５】
また、レーザ駆動回路４１の端子５９には、再生又は消去時における前記重畳電流の振幅を設定する切り換え信号Ａｓｅｔが供給される。この切り換え信号Ａｓｅｔは前記発振器５７ａに接続された増幅器５７ｂに供給される。さらに、端子６０、６１、６２には抵抗６３、６４、６５がそれぞれ接続されている。抵抗６３は再生時における前記発振器５７ａの発振振幅を調整する抵抗、抵抗６４は消去時における前記発振器５７ａの発振振幅を調整する抵抗であり、これら抵抗６３、６４は前記増幅器５７ｂに接続されている。また、前記抵抗６５は発振器５７ａの発振周波数を調整する抵抗であり、発振器５７ａに接続されている。
【００３６】
また、端子７０は電源電圧Ｖｃｃが供給される電源端子であり、端子７１、７２は接地端子である。
【００３７】
一方、端子３２には、電源電圧Ｖｃｃより高い半導体レーザＬＤの電源電圧Ｖｐが印加される。この端子３２にはＮＰＮトランジスタ２３のコレクタが接続されるとともに、抵抗２２の一端が接続されている。この抵抗２２の他端はトランジスタ２３のベースに接続されている。このトランジスタ２３のベースは抵抗２４を介して端子７３に接続される。
【００３８】
また、トランジスタ２３のエミッタと前記端子５８の相互間には半導体レーザＬＤが接続される。この半導体レーザＬＤのアノードと接地間にはキャパシタ２５が接続されている。このキャパシタ２５には、レーザ駆動回路４１の動作時に、前記高周波信号重畳回路５７から出力される高周波信号が、図示矢印に示す経路で流れる。
【００３９】
さらに、トランジスタ２３のベースには、図示せぬ外部回路より制御信号Ｃｓが供給されている。この制御信号Ｃｓは、例えば半導体レーザＬＤが非動作時にトランジスタ２３をオフ状態とし、半導体レーザＬＤに対する電源の供給を停止する。
【００４０】
前記端子５８と端子７３の相互間には、保護回路７４が接続されている。この保護回路７４の構成は図１に示す保護回路３３と同様である。すなわち、基準電圧生成回路２７は、基準電圧Ｖｒｅｆを発生する。この基準電圧ＶｒｅｆはＯＰアンプ２８の反転入力端に供給される。このＯＰアンプ２８の非反転入力端は、低域通過フィルタ（ＬＰＦ）３４を介して前記端子５８に接続される。この低域通過フィルタ３４は、図１と同様にキャパシタと、抵抗とにより構成されている。ＯＰアンプ２８の出力端にはＮチャネルＭＯＳトランジスタ３１のゲートが接続されている。このトランジスタ３１のドレインは前記端子７３に接続され、ソース及び基板は接地されている。
【００４１】
上記保護回路７４の動作は、図１に示す保護回路３３と同様であり、駆動回路４６〜４９を構成するトランジスタの耐圧以下に保持するよう、端子５８の電圧を制御する。
【００４２】
図４は、上記保護回路７４の動作を示すものであり、図４（ａ）は、半導体レーザＬＤの駆動電流Ｉ_ＬＤを示し、図４（ｂ）は、半導体レーザＬＤのアノード電圧ＶＬＤＡを示し、図４（ｃ）は、半導体レーザＬＤのカソード電圧ＶＬＤＫ（レーザ駆動回路４１の端子５８の電圧）を示している。図４（ｂ）（ｃ）に示すように、半導体レーザＬＤのアノード電圧ＶＬＤＡが上昇した場合においても、半導体レーザＬＤのカソード電圧ＶＬＤＫは、ほぼ電源電圧Ｖｃｃに保持される。したがって、レーザ駆動回路４１を構成する低耐圧のトランジスタを保護することができる。
【００４３】
上記第２の実施形態によれば、再生電流Ｉｄｒ、記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２、消去電流Ｉｄｅを図１に示す構成と同様の駆動回路４６、４７、４８、４９により生成している。このため、消費電流を大幅に削減することができるとともに、高速動作が可能なレーザ駆動回路を構成できる。
【００４４】
しかも、保護回路７４は、半導体レーザＬＤのカソード及び駆動回路４６、４７、４８、４９の出力端が接続される端子５８の電圧をほぼ電源電圧Ｖｃｃに保持している。このため、駆動回路４６、４７、４８、４９を含むレーザ駆動回路４１を低耐圧のトランジスタにより構成することができるため、製造プロセスの増大を防止できるとともに、製造コストの高騰を抑えることができる。
【００４５】
図５は、本発明の第３の実施形態を示すものであり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。第３の実施形態において、半導体レーザＬＤのアノードと端子３２の相互間にはＰＮＰトランジスタ８０が接続されている。このトランジスタ８０のベースは抵抗２４を介して前記端子７３に接続されている。
【００４６】
上記第３の実施形態によれば、半導体レーザＬＤにＰＮＰトランジスタ８０を介して電源を供給している。ＰＮＰトランジスタ８０はロスが少ないため、電源電圧が低下した場合においても、半導体レーザＬＤに適切な駆動電圧を供給することができる利点を有している。
【００４７】
尚、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００４８】
【発明の効果】
以上、詳述したように本発明によれば、半導体レーザの駆動電圧未満の電圧により動作して半導体レーザを駆動することができ、しかも、半導体レーザの駆動電圧に耐え得るレーザ駆動回路を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図。
【図２】本発明の第２の実施形態を示す構成図。
【図３】図２の動作を示す波形図。
【図４】図２の保護回路の動作を示す波形図。
【図５】本発明の第３の実施形態を示す構成図。
【符号の説明】
４１…レーザ駆動回路、
３、２８…ＯＰアンプ、
２７…基準電圧発生回路、
ＩＶ１…インバータ回路、
ＢＦ１…バッファ回路、
７…トランジスタ、
３３、７４…保護回路、
ＬＤ…半導体レーザ、
４６、４７、４８、４９…駆動回路。[0001]
BACKGROUND OF THE INVENTION
The present invention is a laser drive circuit that can be applied to an optical disc recording / reproducing apparatus such as a compact disc (CD-R / RW), a digital versatile disc (DVD-RAM), a magneto-optical disc (MO), etc., on which data can be written. About.
[0002]
[Prior art]
A semiconductor laser device of an optical disc recording / reproducing apparatus has a plurality of drive circuits for driving the semiconductor laser. Each drive circuit has a MOS transistor that controls an output current in accordance with a voltage set from the outside. The output currents of these drive circuits are added, and the semiconductor laser is driven by supplying the added output current to the semiconductor laser.
[0003]
[Problems to be solved by the invention]
By the way, recently, the drive voltage tends to increase due to the necessity of increasing the output of the semiconductor laser. On the other hand, the drive circuit for driving the semiconductor laser has a tendency that the power supply voltage is lowered due to a demand for reducing power consumption.
[0004]
In order to drive the semiconductor laser having a high driving voltage, it is necessary to configure a part or all of the elements constituting the driving circuit with high breakdown voltage elements. However, when the drive circuit is composed of high breakdown voltage elements, a new circuit design is required. Further, when a high breakdown voltage element and a low breakdown voltage element are mixed, there arises a problem that the manufacturing process increases. Furthermore, when the drive circuit is configured with high-breakdown-voltage elements, problems such as deterioration in characteristics of recording pulses and increase in power consumption occur.
[0005]
Thus, it is not a good idea to configure the drive circuit with a high-breakdown-voltage element, and it is desired to develop a drive circuit that can operate at a voltage lower than the drive voltage of the semiconductor laser.
[0006]
The present invention has been made to solve the above-described problems, and an object of the present invention is to operate the semiconductor laser by operating at a voltage lower than the driving voltage of the semiconductor laser. It is an object of the present invention to provide a laser driving circuit that can withstand a driving voltage.
[0007]
[Means for Solving the Problems]
According to a first aspect of the laser driving circuit of the present invention, one end of a semiconductor laser is connected, a first terminal to which a transistor that outputs a driving current for driving the semiconductor laser is connected, and the semiconductor laser. The second terminal that outputs a signal for controlling the drive voltage supplied to the end, and the voltage of the first terminal and the reference voltage are compared, and the second terminal according to the error voltage of these voltages A protection circuit that controls the signal output from the first terminal and controls a voltage of the first terminal to be equal to or lower than a breakdown voltage of the transistor , the transistor being driven by the first voltage, and the driving of the semiconductor laser. The voltage is a second voltage higher than the first voltage, and the protection circuit controls the voltage of the first terminal to be equal to or lower than a voltage substantially equal to the first voltage.
[0009]
According to a second aspect of the laser drive circuit of the present invention, a first drive circuit that generates a drive current during reproduction according to a set voltage during reproduction and a drive current during recording according to the set voltage during recording are provided. A second drive circuit to be generated is connected to one end of the semiconductor laser, a first terminal to which a drive current output from the first and second drive circuits is supplied, and the other end of the semiconductor laser The second terminal that outputs a signal for controlling the drive voltage supplied to the first terminal is compared with the voltage of the first terminal and the reference voltage, and the second terminal is compared with the error voltage of these voltages. controlling said signal output, said first voltage first terminal, constituting the second driving circuit includes a protection circuit for controlling the following withstand voltage of the transistor, the first, second drive The circuit is driven by a first voltage and before the semiconductor laser Drive voltage is the first higher voltage second voltage, the protection circuit and controlling a voltage of the first terminal below a voltage substantially equal to the first voltage.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0012]
FIG. 1 shows a first embodiment of the present invention and shows a circuit configuration of a laser driving circuit. In this laser driving circuit 1, a setting voltage Vc for setting a driving current is supplied to the terminal 2, and a driving pulse signal / CP is supplied to the terminal 35. The terminal 2 is connected to a non-inverting input terminal of an OP amplifier (operational amplifier) 3. The output terminal of the OP amplifier 3 is connected to the gates of N channel MOS transistors 4 and 5. The sources and substrates of these transistors 4 and 5 are connected to the ground terminal 12.
[0013]
The drain of the transistor 4 is connected to the source of the N channel MOS transistor 6, and the drain of the transistor 5 is connected to the source of the N channel MOS transistor 7. The drain of the transistor 7 is connected to the terminal 20. The substrates of the transistors 6 and 7 are connected to the ground terminal 12. The transistors 5 and 7 are driving transistors for a semiconductor laser LD, which will be described later, and are set larger in size than other transistors. That is, when the gate width W1 of the transistors 4 and 6 is, for example, W1 = A, the gate width W2 of the transistors 5 and 7 is set to, for example, W2 = N × A (N> 1).
[0014]
The drain of the transistor 6 is connected to the drain and gate of a P-channel MOS transistor 8 and to the gate of a P-channel MOS transistor 9. The transistors 8 and 9 constitute a current mirror circuit, and the sources and substrates of the transistors 8 and 9 are connected to the power supply terminal 21. The power supply terminal 21 is supplied with power Vcc.
[0015]
The drain of the transistor 9 is connected to the drain of the N-channel MOS transistor 10. The gate of the transistor 10 is connected to the gate of the transistor 6 and to the power supply terminal 21. The substrate of the transistor 10 is connected to the ground terminal 12, the source is connected to the inverting input terminal of the OP amplifier 3, and the resistor 10 is connected to the ground terminal 12.
[0016]
On the other hand, the terminal 35 is connected to the input terminals of the inverter circuit IV1 and the buffer circuit BF1. The inverter circuit IV1 includes a P-channel MOS transistor 13 and an N-channel MOS transistor 14 whose current paths are connected in series between the power supply terminal 21 and the ground terminal 12. The gates of the transistors 13 and 14 are connected to the terminal 35, and the drains are connected to the gate of the transistor 7.
[0017]
The buffer circuit BF1 has a P channel MOS transistor 15 and an N channel MOS transistor 16 whose current paths are connected in series between the power supply terminal 21 and the ground terminal 12, and a current path between the power supply terminal 21 and the ground terminal 12. A P channel MOS transistor 17 and an N channel MOS transistor 18 are connected in series with each other. The gates of the transistors 15 and 16 are connected to the gates of the transistors 13 and 14, and the drains of the transistors 15 and 16 are connected to the gates of the transistors 17 and 18. The drains of these transistors 17 and 18 are connected to the output terminal of the OP amplifier 3 through a capacitor 19.
[0018]
On the other hand, the power supply voltage Vp of the semiconductor laser LD higher than the power supply voltage Vcc is applied to the terminal 32. The terminal 32 is connected to the collector of the NPN transistor 23 and to one end of the resistor 22. The other end of the resistor 22 is connected to the base of the transistor 23. The base of the transistor 23 is connected to the terminal 25 through the resistor 24. A semiconductor laser LD is connected between the emitter of the transistor 23 and the terminal 20. A capacitor 26 is connected between the anode of the semiconductor laser LD and the ground.
[0019]
The transistor 23 is disposed at a position away from the optical pickup including the semiconductor laser LD. Since a voltage Vp higher than the power supply voltage Vcc is supplied to the transistor 23, the amount of heat generated by the transistor 23 is large. Therefore, by disposing the transistor 23 at a position away from the optical pickup, the influence of the heat of the transistor 23 on the optical pickup can be suppressed.
[0020]
The laser driving circuit 1 is driven by a power supply voltage Vcc. Therefore, each transistor of the laser driving circuit 1 is a low breakdown voltage transistor that operates at a voltage lower than the power supply voltage Vp of the semiconductor laser LD. For this reason, the laser drive circuit 1 includes a protection circuit 33 that protects each transistor in the laser drive circuit 1 from the power supply voltage Vp.
[0021]
That is, a protection circuit 33 is connected between the terminals 20 and 25. In the protection circuit 33, the reference voltage generation circuit 27 generates a reference voltage Vref. This reference voltage Vref is supplied to the inverting input terminal of the OP amplifier 28. The non-inverting input terminal of the OP amplifier 28 is connected to the terminal 20 via a low-pass filter (LPF) 34. This low-pass filter 34, for example capacitors 29, is constituted by a resistor 30, to remove the high-frequency signal component contained in the drive current I _LD of the semiconductor laser LD. The resistor 30 is connected in series between the non-inverting input terminal of the OP amplifier 28 and the terminal 20, and the capacitor 29 is connected between the non-inverting input terminal of the OP amplifier 28 and the ground. The gate of an N channel MOS transistor 31 is connected to the output terminal of the OP amplifier 28. The drain of the transistor 31 is connected to the terminal 25, and the source and substrate are grounded.
[0022]
Next, the operation in the above configuration will be described. The set voltage Vc is supplied to the non-inverting input terminal of the OP amplifier 3 via the terminal 2. The output voltage of the OP amplifier 3 is supplied to the gates of the transistors 4 and 5. A drain current corresponding to the voltage supplied to the gate flows through the drain of the transistor 4. The same current as the drain current of the transistor 4 flows through the transistors 6 and 8. This current is mirrored from transistor 8 to transistor 9 and flows to transistor 10. The current flowing through the transistor 10 is fed back to the resistor 11 as the monitor current Im. The voltage generated in the resistor 11 in accordance with the monitor current Im is feedback controlled by the OP amplifier 3 so as to be equal to the set voltage Vc supplied to the terminal 2. That is, the relationship between the monitor current Im, the set voltage Vc, and the resistance value R11 of the resistor 11 is as shown in Expression (1).
[0023]
Im = Vc / R11 (1)
On the other hand, as described above, the gate width W2 of the transistor 5 is set to N times the gate width W1 of the transistor 4. Therefore, the driving current _{I LD} of the semiconductor laser LD, as shown in equation (2) is N times the monitor current Im.
[0024]
I _LD = Im × N (2)
The drive current I _LD generated by the transistor 5 is supplied to the semiconductor laser LD via the transistor 7 and the terminal 20. That is, the drive pulse signal / CP supplied to the terminal 35 is supplied to the gate of the transistor 7 through the inverter circuit IV1. For this reason, the transistor 7 is turned on and off in accordance with the drive pulse signal / CP, and the drive current _IL is supplied to the semiconductor laser LD via the transistor 7 and the terminal 20.
[0025]
With the switching operation of the transistor 7, the gate voltages of the transistors 4 and 5 change. This variation in the gate voltage can be suppressed by supplying a signal having a phase opposite to the inverted signal of the drive pulse signal / CP supplied to the gate of the transistor 7 to the gates of the transistors 4 and 5 via the capacitor 19. Therefore, it is possible to prevent the switching noise is superimposed on the drive current I _LD, it is possible to generate a stable driving current I _LD.
[0026]
The protection circuit 33 controls the voltage at the terminal 20 to be equal to or lower than the breakdown voltage of the transistor 7. That is, the OP amplifier 28 compares the reference voltage Vref supplied from the reference voltage generation circuit 27 with the voltage at the terminal 20 supplied via the low-pass filter circuit 34, and outputs these error voltages. This error voltage is supplied to the gate of the transistor 31. The transistor 31 controls the base voltage of the transistor 23 according to the error voltage. For this reason, the emitter voltage of the transistor 23, that is, the anode voltage VLDA of the semiconductor laser LD (drive voltage of the semiconductor laser LD) is controlled, and the voltage of the terminal 20 is controlled to be equal to or lower than the withstand voltage of the transistor 7. The resistors 22 and 24 divide the power supply voltage Vp of the semiconductor laser LD, control the base voltage of the transistor 23, and make the terminal voltage Vcnt of the terminal 25 equal to or lower than the withstand voltage of the transistor 31.
[0027]
According to the first embodiment, the protection circuit 33 is provided in the laser drive circuit 1, and the transistor 7 that outputs the drive current I _LD of the semiconductor laser LD is connected by the OP amplifier 28 of the protection circuit 33. The voltage of the terminal 20 is compared with the reference voltage Vref output from the reference voltage generation circuit 27, and a laser drive voltage (anode voltage VLDA of the semiconductor laser LD) is supplied to the semiconductor laser LD according to the output voltage of the OP amplifier 28. The transistor 23 to be controlled is controlled. Therefore, when the semiconductor laser LD driven by a drive voltage higher than the power supply voltage Vcc of the laser drive circuit is used, the voltage at the terminal 20 can be controlled to be equal to or lower than the breakdown voltage of the transistor 7. A drive circuit can be configured. For this reason, since it is not necessary to provide a low breakdown voltage element and a high breakdown voltage element in the laser drive circuit, it is possible to prevent an increase in the manufacturing process and to suppress an increase in manufacturing cost.
[0028]
The transistor 7 for driving the semiconductor laser LD is an N channel MOS transistor. For this reason, high-speed operation is possible and the high-frequency characteristics of the laser drive circuit 1 can be improved.
[0029]
(Second Embodiment)
FIG. 2 shows a second embodiment of the present invention, and shows a semiconductor laser device applied to a CD-R or the like using a laser drive circuit.
[0030]
In this semiconductor laser device, the terminals 42, 43, 44, and 45 of the laser drive circuit 41 have a reproduction drive current setting voltage VRDC for setting a drive current for reproduction and a drive current for recording for setting a drive current for recording. A set voltage VWDC1, an overdrive current setting voltage VWDC2 for setting an overdrive current at the time of recording, and an erasing drive current setting voltage VEDC for setting a drive current at the time of erasure are supplied. These set voltages VRDC, VWDC1, VWDC2, and VEDC are supplied to one input terminals of drive circuits 46, 47, 48, and 49, respectively. These drive circuits 46, 47, 48, and 49 are configured to exclude the protection circuit 33 from the laser drive circuit 1 shown in FIG. One input terminal of each drive circuit 46, 47, 48, 49 corresponds to the terminal 2 in FIG.
[0031]
Terminals 50, 51, 52, 53, 54, and 55 have a control signal ENBL for turning on and off the drive circuit, a control signal / OUTR for setting on and off of the semiconductor laser, a recording pulse signal / OUTW1, and an overdrive. A recording pulse signal / OUTW2, an erasing pulse signal / OUTE, and a control signal HFM for turning on and off a high-frequency signal superimposing circuit 57 described later are supplied. These signals ENBL, / OUTR, / OUTW1, / OUTW2, / OUTE, and HFM are supplied to the logic circuit 56.
[0032]
As shown in FIG. 3, the logic circuit 56 includes a drive pulse signal CPR during reproduction, a drive pulse signal CPW1 during recording, and a recording according to signals ENBL, / OUTR, / OUTW1, / OUTW2, / OUTE, and HFM. A driving pulse signal CPW2 for overtime, a driving pulse signal CPE for erasing, and a driving pulse signal CPHFM for the high frequency signal superimposing circuit 57 are generated. The drive pulse signals CPR, CPW1, CPW2, and CPE are respectively supplied to the other input terminals (corresponding to the terminal 35 in FIG. 1) of the drive circuits 46, 47, 48, and 49, and the drive pulse signal CPHFM is a high frequency signal. The signal is supplied to an oscillator (OSC) 57a constituting the superimposing circuit 57.
[0033]
Each drive circuit 46, 47, 48, 49 has a reproduction current Idr, as shown in FIG. 3 according to each set voltage VRDC, VWDC1, VWDC2, VEDC and each drive pulse signal CPR, CPW1, CPW2, CPE. A recording current Idw1, a recording overdrive current Idw2, and an erasing current Ide are generated, and these currents Idr, Idw1, Idw2, and Ide are output. Further, at the time of reproducing and erasing, a high frequency signal supplied from the high frequency signal superimposing circuit 57 is superimposed on the reproducing current Idr and the erasing current Ide.
[0034]
As shown in FIG. 3, in reproducing and erasing data recorded on the optical disc and recording data on the optical disc, a driving current for driving the semiconductor laser is generated based on the reproducing current Idr. That is, the erase current Ide is superimposed on the reproduction current Idr at the time of erasing, and the recording current Idw1 and the overdrive current Idw2 at the time of recording are further superimposed at the time of recording. The drive current I _LD generated in this way is supplied to the semiconductor laser LD connected to the terminal 58.
[0035]
A switching signal Aset for setting the amplitude of the superimposed current at the time of reproduction or erasure is supplied to the terminal 59 of the laser drive circuit 41. This switching signal Aset is supplied to an amplifier 57b connected to the oscillator 57a. Further, resistors 63, 64, and 65 are connected to the terminals 60, 61, and 62, respectively. The resistor 63 is a resistor that adjusts the oscillation amplitude of the oscillator 57a during reproduction, the resistor 64 is a resistor that adjusts the oscillation amplitude of the oscillator 57a during erase, and these resistors 63 and 64 are connected to the amplifier 57b. . The resistor 65 is a resistor for adjusting the oscillation frequency of the oscillator 57a, and is connected to the oscillator 57a.
[0036]
The terminal 70 is a power supply terminal to which the power supply voltage Vcc is supplied, and the terminals 71 and 72 are ground terminals.
[0037]
On the other hand, the power supply voltage Vp of the semiconductor laser LD higher than the power supply voltage Vcc is applied to the terminal 32. The terminal 32 is connected to the collector of the NPN transistor 23 and to one end of the resistor 22. The other end of the resistor 22 is connected to the base of the transistor 23. The base of the transistor 23 is connected to the terminal 73 through the resistor 24.
[0038]
A semiconductor laser LD is connected between the emitter of the transistor 23 and the terminal 58. A capacitor 25 is connected between the anode of the semiconductor laser LD and the ground. A high-frequency signal output from the high-frequency signal superimposing circuit 57 flows through the capacitor 25 along the path indicated by the arrow when the laser driving circuit 41 is operated.
[0039]
Further, a control signal Cs is supplied to the base of the transistor 23 from an external circuit (not shown). The control signal Cs turns off the transistor 23 when the semiconductor laser LD is not operating, for example, and stops supplying power to the semiconductor laser LD.
[0040]
A protection circuit 74 is connected between the terminal 58 and the terminal 73. The configuration of the protection circuit 74 is the same as that of the protection circuit 33 shown in FIG. That is, the reference voltage generation circuit 27 generates the reference voltage Vref. This reference voltage Vref is supplied to the inverting input terminal of the OP amplifier 28. The non-inverting input terminal of the OP amplifier 28 is connected to the terminal 58 through a low-pass filter (LPF) 34. The low-pass filter 34 includes a capacitor and a resistor as in FIG. The gate of an N channel MOS transistor 31 is connected to the output terminal of the OP amplifier 28. The drain of the transistor 31 is connected to the terminal 73, and the source and substrate are grounded.
[0041]
The operation of the protection circuit 74 is the same as that of the protection circuit 33 shown in FIG. 1, and the voltage of the terminal 58 is controlled so as to be kept below the breakdown voltage of the transistors constituting the drive circuits 46 to 49.
[0042]
FIG. 4 shows the operation of the protection circuit 74, FIG. 4 (a) shows the drive current I _LD of the semiconductor laser LD, and FIG. 4 (b) shows the anode voltage VLDA of the semiconductor laser LD. FIG. 4C shows the cathode voltage VLDK (voltage of the terminal 58 of the laser drive circuit 41) of the semiconductor laser LD. As shown in FIGS. 4B and 4C, even when the anode voltage VLDA of the semiconductor laser LD is increased, the cathode voltage VLDK of the semiconductor laser LD is substantially held at the power supply voltage Vcc. Therefore, it is possible to protect the low breakdown voltage transistor that constitutes the laser driving circuit 41.
[0043]
According to the second embodiment, the reproduction current Idr, the recording current Idw1, the recording overdrive current Idw2, and the erasing current Ide are generated by the drive circuits 46, 47, 48, and 49 similar to the configuration shown in FIG. Yes. For this reason, the current consumption can be greatly reduced, and a laser drive circuit capable of high-speed operation can be configured.
[0044]
In addition, the protection circuit 74 holds the voltage at the terminal 58 to which the cathode of the semiconductor laser LD and the output terminals of the drive circuits 46, 47, 48, 49 are connected to substantially the power supply voltage Vcc. For this reason, since the laser drive circuit 41 including the drive circuits 46, 47, 48, and 49 can be configured by a low breakdown voltage transistor, an increase in the manufacturing process can be prevented and an increase in manufacturing cost can be suppressed.
[0045]
FIG. 5 shows a third embodiment of the present invention. The same parts as those in FIG. 2 are denoted by the same reference numerals, and only different parts will be described. In the third embodiment, a PNP transistor 80 is connected between the anode of the semiconductor laser LD and the terminal 32. The base of the transistor 80 is connected to the terminal 73 via the resistor 24.
[0046]
According to the third embodiment, power is supplied to the semiconductor laser LD via the PNP transistor 80. Since the PNP transistor 80 has little loss, it has an advantage that an appropriate driving voltage can be supplied to the semiconductor laser LD even when the power supply voltage is lowered.
[0047]
Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.
[0048]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to drive a semiconductor laser by operating at a voltage lower than the driving voltage of the semiconductor laser, and to provide a laser driving circuit capable of withstanding the driving voltage of the semiconductor laser. .
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
FIG. 2 is a configuration diagram showing a second embodiment of the present invention.
FIG. 3 is a waveform diagram showing the operation of FIG. 2;
4 is a waveform diagram showing the operation of the protection circuit of FIG. 2. FIG.
FIG. 5 is a configuration diagram showing a third embodiment of the present invention.
[Explanation of symbols]
41 ... Laser drive circuit,
3, 28 ... OP amp,
27. Reference voltage generation circuit,
IV1 ... Inverter circuit,
BF1 ... buffer circuit,
7 ... transistor,
33, 74 ... protection circuit,
LD ... Semiconductor laser,
46, 47, 48, 49... Drive circuit.

Claims

A first terminal to which one end of a semiconductor laser is connected and to which a transistor for outputting a driving current for driving the semiconductor laser is connected;
A second terminal for outputting a signal for controlling a drive voltage supplied to the other end of the semiconductor laser;
The voltage of the first terminal is compared with a reference voltage, the signal output from the second terminal is controlled according to the error voltage of these voltages, and the voltage of the first terminal is set to the breakdown voltage of the transistor. A protection circuit to be controlled below ,
The transistor is driven by a first voltage, the driving voltage of the semiconductor laser is a second voltage higher than the first voltage, and the protection circuit converts the voltage of the first terminal to the first voltage. A laser driving circuit which is controlled to be equal to or lower than a voltage substantially equal to the voltage .

2. The laser driving circuit according to claim 1 , wherein the transistor is an N-channel MOS transistor .

A first drive circuit that generates a drive current during reproduction according to a set voltage during reproduction;
A second drive circuit that generates a drive current during recording according to a set voltage during recording;
A first terminal to which one end of a semiconductor laser is connected and to which a drive current output from the first and second drive circuits is supplied;
A second terminal for outputting a signal for controlling a drive voltage supplied to the other end of the semiconductor laser;
The voltage of the first terminal is compared with a reference voltage, the signal output from the second terminal is controlled according to an error voltage of these voltages, and the voltage of the first terminal is And a protection circuit that controls the breakdown voltage of the transistors constituting the driving circuit of 2 ;
The first and second drive circuits are driven by a first voltage, the drive voltage of the semiconductor laser is a second voltage higher than the first voltage, and the protection circuit is the first voltage A laser driving circuit , wherein a voltage of a terminal is controlled to be equal to or lower than a voltage substantially equal to the first voltage .

4. The laser driving circuit according to claim 3 , wherein the transistors constituting the first and second driving circuits are N-channel MOS transistors .