JP2004336164A

JP2004336164A - Current output circuit

Info

Publication number: JP2004336164A
Application number: JP2003125692A
Authority: JP
Inventors: Akio Maruo; 章郎丸尾
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 2003-04-30
Filing date: 2003-04-30
Publication date: 2004-11-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current output circuit the output current of which is not affected by power supply voltage variations and having excellent linearity in a relation of the output current with respect to an input current. <P>SOLUTION: The current output circuit includes: a source follower circuit 11 using a transistor P11 at an input stage for a load; a drive circuit 13 for driving the transistor P11; a transistor P15 at an output stage for creating a current mirror relation with the transistor P11 and switching and outputting a desired output current; an output control circuit 14 for driving the transistor P15 under the same condition on which the drive circuit 13 drives the transistor P11 and performing the on-off control of the transistor P15; and a voltage control circuit 12 for controlling an output voltage of the source follower circuit 11 to have an optional setting voltage. The drive circuit 13 and the output control circuit 14 are driven on the basis of a drain voltage of a MOS transistor P12 of the source follower circuit 11, respectively. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、入力電流値に対してＮ倍された電流値の出力電流を出力する電流出力回路であり、その出力電流を高速にオン／オフできる出力電流回路に関するものである。
また、本発明は、ＣＤ−Ｒ，ＣＤ−ＲＷ，ＭＯ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＡＭ，ＤＶＤ＋ＲＷなどの記録媒体のデータの書き込み装置において、レーザダイオードを駆動するレーザダイオード駆動回路等に利用されるものである。
【０００２】
【従来の技術】
従来、この種のレーザダイオード駆動回路には、レーザダイオードを駆動するための大電流を、出力のオン／オフ信号に同期して高速で、出力／非出力と切り替える電流出力回路が要求される。
次に、従来の電流出力回路（以下、第１従来回路という）の一例を挙げると、図５に示すものが知られている（例えば、特許文献１参照）。
【０００３】
この第１従来回路は、図５に示すように、電流ミラー回路１と、ＭＯＳトランジスタＰｉと、ソースフォロア回路２と、ソースフォロア回路３と、スイッチＳＷ３と、ＭＯＳトランジスタＰｉと電流ミラー関係を形成する出力用のＭＯＳトランジスタＰｏとを備えている。
電流ミラー回路１は、ＭＯＳトランジスタＰ１〜Ｐ４からなり、入力電流Ｉに基づいてその所定倍の出力電流を出力するようになっている。その電流ミラー回路１の出力電流は、ＭＯＳトランジスタＰｉに供給されるようになっている。
【０００４】
ソースフォロア回路２は、ＭＯＳトランジスタＰ５と、定電流源５と、スイッチＳＷ１とからなり、ＭＯＳトランジスタＰｉを駆動するようになっている。また、ＭＯＳトランジスタＰ５のゲートには、ＭＯＳトランジスタＰｉのドレイン電圧Ｖａが印加されるようになっている。
ソースフォロア回路３は、ＭＯＳトランジスタＰ５と、定電流源６と、スイッチＳＷ２とからなり、ＭＯＳトランジスタＰｏをオンオフ駆動するようになっている。
【０００５】
スイッチＳＷ１〜ＳＷ３は、外部からの出力オンオフ信号によりオンオフされるようになっている。
このような構成からなる第１従来回路は、ＭＯＳトランジスタＰｏの入力電圧の制御を、ソースフォロア回路３の出力電圧を利用し、直接行うようにしたものである。このため、ＭＯＳトランジスタＰｏに大電流を流すような場合であっても、それを高速でスイッチング動作させることができるという長所がある。
【０００６】
しかし、第１従来回路では、出力電流値が電源電圧Ｖｃｃの変動で変化し、かつ、入力電流値に対する出力電流値の関係における直線性が良くないという不具合が考えられるので、この不具合について以下に述べる。
第１従来回路において、電流出力動作を高速にするためには、ＭＯＳトランジスタＰｏのチャネル長は短く設計する必要があるために、ＭＯＳトランジスタＰｏのドレインコンダクタンスｇｄｓは大きくなる。このため、ＭＯＳトランジスタＰｏは、電流源としての出力インピーダンスが低くなり、電源電圧であるＶｃｃと出力端子間の電圧の変動に起因して、その出力電流値Ｉｏｕｔは大きく変化する。
【０００７】
ここで、ＭＯＳトランジスタＰｏの等価回路は、図６に示すように、電流源とこれに並列接続される抵抗により表すことができる。
また、第１従来回路の出力端子に、図７（Ａ）に示すようなレーザダイオードが接続されてレーザダイオード駆動回路として使用される場合、一般にレーザダイオードのダイオード特性（図７（Ｂ）参照）により、その出力端子の電位は一定に保たれる。しかし、電源電圧Ｖｃｃがスイッチングレギュレータなどで発生される場合には低周波のリップルを持つことがあり、このために出力電流値Ｉｏｕｔが変動し、レーザ発光強度が変化してしまう不具合が考えられる。
【０００８】
さらに、第１従来回路において、任意の入力電流Ｉ１と出力電流Ｉｏｕｔとの関係は、次の（１）式の関係となることが望まれる。
Ｉｏｕｔ＝Ｉ１×Ｎ・・・・（１）
ただし、Ｎは所定の固定値である。
しかし、第１従来回路では、入力電流Ｉ１の値によって、固定であるはずのＮの値が変化してしまうという不具合がある。
【０００９】
すなわち、第１従来回路では、入力電流Ｉ１の値によってＭＯＳトランジスタＰｉのドレイン電圧Ｖａが変化する。例えば、入力電流Ｉ１が小さいときにドレイン電圧Ｖａは高くなり、入力電流Ｉ１が大きなときにはドレイン電圧Ｖａ低くなる。
ＭＯＳトランジスタＰｉのゲート幅を大きくすれば、入力電流Ｉ１に対するドレイン電圧Ｖａの変化量は小さくなるが、回路の高速性を実現する上でＭＯＳトランジスタＰｉのゲート幅を極力小さくする必要があり、入力電流Ｉ１に対するドレイン電圧Ｖａの変化量は大きくならざるを得ない。
【００１０】
これに対して、第１従来回路をレーザダイオード駆動回路として使用する場合には、出力端子電圧は、レーザダイオードのダイオード特性によって出力電流値Ｉｏｕｔに依らずにほぼ一定となる。
このため、電流ミラー関係にあるはずのＭＯＳトランジスタＰｉとＭＯＳトランジスタＰｏにおいて、入力電流Ｉ１の値によってソース・ドレイン間の電圧が異なり、ＭＯＳトランジスタＰｉおよびＭＯＳトランジスタＰｏのドレインコンダクタンスｇｄｓの影響により、電流値は正確にミラーされない（Ｎ≠一定）。この結果、入力電流Ｉ１に対する出力電流Ｉｏｕｔ関係は、図８の実線ａで示すようになる。図７において、点線ｂは電流ミラー比Ｎが一定の場合であり、実線ａと点線ｂの交点ｃは、ＭＯＳトランジスタＰｉのドレイン電圧Ｖａが、出力端子電圧と一致する点である。
【００１１】
以上述べた不具合、（１）出力電流の電源電圧依存性、（２）入出力特性の直線性、を改善した電流出力回路（以下、第２従来回路）として図９に示すものが知られている（例えば、非特許文献１参照）。
図９に示す第２従来回路は、図５に示す第１従来回路を基本とし、ＭＯＳトランジスタＰｉ，Ｐｏの各ソース側に抵抗Ｒｉと抵抗Ｒｏをそれぞれ直列に挿入し、出力端子から見える出力インピーダンスを上げるようにしたものである。
【００１２】
しかし、このような構成からなる第２従来回路は、第１従来回路に比べて、ＭＯＳトランジスタＰｏのソース電圧が低くなるため、ＭＯＳトランジスタＰｏを飽和領域で使用するためには、飽和時の電圧Ｖｏｎ（＝Ｖｇｓ−Ｖｔｈ）を小さくする必要がある。
つまり、ＭＯＳトランジスタＰｏのチャネル幅Ｗ対チャネル長Ｌの比Ｗ／Ｌを大きくしなくてはならない。しかし、これは、ＭＯＳトランジスタＰｏのゲート容量およびそのドレイン容量、すなわち出力端子に付加される容量が大きくなり、高速動作が困難となる。
【００１３】
同様に、第１従来回路において、ＭＯＳトランジスタＰｏのチャネル長Ｌを大きくし、出力インピーダンスを上げる手法でも、ＭＯＳトランジスタＰｏを飽和領域で用いるためには、Ｖｏｎを一定に保つ必要があり、チャネル長Ｌとともにチャネル幅Ｗも増加する。このため、ＭＯＳトランジスタＰｏは、ゲート容量およびドレイン容量が大きくなり、高速動作させることが困難となる。
【００１４】
【特許文献１】
特開２００２−１９０７２６号公報
【非特許文献１】
２００１ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ，ＤＩＧＥＳＴＯＦＴＥＣＨＮＩＣＡＬＰＡＰＥＲＳ “Ａ１６ｂＡｃｃｕｒａｔｅＣＭＯＳＬａｓｅｒＤｉｏｄｅＤｒｉｖｅｒＩＣｗｉｔｈ５００ｍＡＯｕｔｐｕｔＣｕｒｒｅｎｔａｎｄ１．５ｎｓＲｉｓｅＴｉｍｅ”ＪｏｈｎｖａｎｄｅｎＨｏｍｂｅｒｇ
【００１５】
【発明が解決しようとする課題】
上記のように、図５に示す第１従来回路においては、高速動作のために出力のＭＯＳトランジスタＰｏのチャネル長を短く設計し、そのＭＯＳトランジスタＰｏのドレインコンダクタンスが大きくなることで、その出力インピーダンスが小さくなる。この結果、電源電圧の変動によってその出力電流値が変動するという不都合がある。
【００１６】
また、入力電流値によってＭＯＳトランジスタＰｉのソース・ドレイン電圧が変化し、それに対してＭＯＳトランジスタＰｉと電流ミラーの関係にあるＭＯＳトランジスタＰｏのソース・ドレイン間の電圧は変化しないため、入力電流対出力電流の関係は直線性が良いものが得られないという不都合がある。これは、入力電流を受け取るＭＯＳトランジスタＰｉと、このＭＯＳトランジスタＰｉと電流ミラー関係にあるＭＯＳトランジスタＰｏのドレインコンダクタンスが大きなためである。
【００１７】
さらに、図９に示す第２従来回路で述べたように、上記の２つの不都合を解決するために、第１従来回路のＭＯＳトランジスタＰｉ、Ｐｏの各ソース側に直列に抵抗Ｒｉ，Ｒｏをそれぞれ挿入する手段がある。しかし、その抵抗Ｒｏの挿入により、上記の２つの不都合は解消されるが、ＭＯＳトランジスタＰｏのサイズが大きくなり、高速動作が困難となるという不都合がある。
そこで、本発明の目的は、上記の点に鑑み、出力トランジスタのサイズを変更することなく、出力電流値の電源電圧変動に影響される程度を小さくし、かつ入力電流対出力電流の関係において直線性の良い電流出力回路を提供することにある。
【００１８】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項６に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、入力トランジスタを負荷とするとともに、電流入力端子から入力電流を入力させるソースフォロア回路と、前記入力トランジスタを駆動する駆動回路と、前記入力トランジスタと電流ミラー関係を形成して所望の出力電流をスイッチングして出力する出力トランジスタと、前記出力トランジスタを、前記駆動回路が前記入力トランジスタを駆動する場合と同一条件で駆動するとともに、その出力トランジスタのオンオフ制御を行う出力制御回路と、前記ソースフォロア回路の出力電圧を任意の設定電圧となるように制御する電圧制御回路とを備え、前記駆動回路と前記出力制御回路は、前記ソースフォロア回路の前記電流入力端子側の電圧に基づいてそれぞれ駆動されるようになっている。
【００１９】
請求項２に記載の発明は、請求項１に記載の電流出力回路において、前記電圧制御回路はオペアンプで構成するようにし、前記オペアンプの正転入力端子に前記設定電圧を供給し、前記オペアンプの反転入力端子に前記ソースフォロア回路の出力電圧を供給し、かつ、前記オペアンプの出力電圧を前記ソースフォロア回路の入力電圧として供給するようにした。
【００２０】
請求項３に記載の発明は、請求項１または請求項２に記載の電流出力回路において、前記出力トランジスタの出力端子側の電圧を、前記電圧制御回路が制御する際の前記設定電圧とし、または前記オペアンプの正転入力端子に供給される前記設定電圧とするようにした。
請求項４に記載の発明は、電流入力端子から入力電流を入力させる入力トランジスタと、前記入力トランジスタを駆動する駆動回路と、前記入力トランジスタと電流ミラーの関係を形成して所望の出力電流をスイッチングして出力する出力トランジスタと、前記出力トランジスタを、前記駆動回路が前記入力トランジスタを駆動する場合と同一条件で駆動するとともに、その出力トランジスタのオンオフ制御を行う出力制御回路と、前記入力トランジスタの前記電流入力端子側の電圧を任意の設定電圧となるように制御する電圧制御回路とを備え、前記駆動回路と前記出力制御回路は、前記電圧制御回路の出力電圧に基づいてそれぞれ駆動されるようになっている。
【００２１】
請求項５に記載の発明は、請求項４に記載の電流出力回路において、前記電圧制御回路はオペアンプで構成するようにし、前記オペアンプの正転入力端子に前記入力トランジスタの前記電流入力端子側の電圧を供給し、前記オペアンプの反転入力端子に前記設定電圧を供給し、かつ、前記オペアンプの出力電圧を前記駆動回路と前記出力制御回路の各入力電圧として供給するようにした。
【００２２】
請求項６に記載の発明は、請求項４または請求項５に記載の電流出力回路において、前記出力トランジスタの出力端子側の電圧を、前記電圧制御回路が制御する際の前記設定電圧とし、または前記オペアンプの反転入力端子に供給される前記設定電圧とするようにした。
このような構成からなる請求項１、請求項２、請求項４、または請求項５に係る発明によれば、電源電圧が変動した場合であっても、例えば、出力段のＭＯＳトランジスタと入力段のＭＯＳトランジスタとのドレイン・ソース電圧は同一となり、出力電流値の電源電圧の依存性がなくなる。
【００２３】
また、任意の入力電流値に対しても、例えば、出力段のＭＯＳトランジスタと入力段のＭＯＳトランジスタとのドレイン・ソース電圧は同一となり、入力電流に対する出力電流の直線性が良くなる。
さらに、請求項３または請求項６に係る発明によれば、例えば、入力段のＭＯＳトランジスタのドレイン電圧を出力段のＭＯＳトランジスタのドレイン電圧と同一にすることができる。このため、出力電流値などにより出力端子の電圧が変化する場合であっても、出力電流値の電源電圧の依存性がなく、また、任意の入力電流値に対する出力電流値の関係においてもその直線性が良いものとなる。
【００２４】
【発明の実施の形態】
以下、本発明の電流出力回路の実施形態について、図面を参照しながら説明する。
まず、本発明の電流出力回路の第１実施形態について、図１を参照して説明する。
この第１実施形態に係る電流出力回路は、図１に示すように、入力段のＭＯＳトランジスタＰ１１を含むソースフォロア回路１１と、電圧制御回路１２と、駆動回路１３と、出力制御回路１４と、入力段のＭＯＳトランジスタＰ１１と電流ミラー（カレントミラー）の関係を形成する出力段のＭＯＳトランジスタＰ１５とを備えている。
【００２５】
ソースフォロア回路１１は、Ｐ型のＭＯＳトランジスタＰ１２と、このＭＯＳトランジスタＰ１２の負荷として機能する入力段のＰ型のＭＯＳトランジスタＰ１１とを直列に接続させ、その直列回路の一端を電流入力端子１８に接続させるとともに、その他端を電源ライン１５に接続させ、電流入力端子１８に入力電流Ｉ１が入力されるようになっている。
【００２６】
電圧制御回路１２は、例えばオペアンプ（演算増幅器）ＯＰ１から構成され、ソースフォロア回路１１の出力電圧、すなわちＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが、電圧設定端子１６に設定される任意の設定電圧（固定電圧）Ｖｃとなるように制御する回路である。
このために、オペアンプＯＰ１の正転入力端子（＋）に任意の設定電圧Ｖｃが供給され、その反転入力端子（−）にソースフォロア回路１１の出力電圧であるＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが供給されるようになっている。そして、オペアンプＯＰ１の出力電圧が、ソースフォロア回路１１の入力であるＭＯＳトランジスタＰ１２のゲートに供給されるようになっている。
【００２７】
駆動回路１３は、その出力電圧によりソースフォロア回路１１のＭＯＳトランジスタＰ１１を駆動するとともに、その出力電圧がソースフォロア回路１１を経由して駆動回路１３の入力側に負帰還されるようになっている。
このために、駆動回路１３は、例えば、Ｐ型のＭＯＳトランジスタＰ１３と、このＭＯＳトランジスタＰ１３の負荷として機能する定電流源２０とを直列に接続させたソースフォロア回路からなり、そのソースフォロア回路は、その一端が電源ライン１５に接続されて電源電圧Ｖｃｃが供給され、その他端がスイッチＳＷ１１を介してグランドに接続されている。
【００２８】
さらに詳述すると、ＭＯＳトランジスタＰ１３のゲートにはＭＯＳトランジスタＰ１２のドレイン電圧がバイアス電圧Ｖｂとして供給され、そのバイアス電圧ＶｂによりＭＯＳトランジスタＰ１３は駆動されるようになっている。また、ＭＯＳトランジスタＰ１３のソース電圧はＭＯＳトランジスタＰ１１のゲートに供給され、これによりＭＯＳトランジスタＰ１３はＭＯＳトランジスタＰ１１を駆動するようになっている。
【００２９】
さらに、駆動回路１３に流れる電流は、スイッチＳＷ１１のオンオフ動作によりオンオフ制御されるようになっている。スイッチＳＷ１１はＭＯＳトランジスタなどからなり、制御端子１７に入力される出力オンオフ信号Ｓ１により、オンオフされるようになっている。
出力制御回路１４は、出力段のＭＯＳトランジスタＰ１５のゲート電圧を制御することにより、そのＭＯＳトランジスタＰ１５の出力電流をスイッチング制御する回路である。そして、この出力制御回路１４は、駆動回路１３が入力段のＭＯＳトランジスタＰ１１を駆動する場合と同じ条件で、ＭＯＳトランジスタＰ１５を駆動するようにしている。
【００３０】
この出力制御回路１４は、例えば、Ｐ型のＭＯＳトランジスタＰ１４と、このＭＯＳトランジスタＰ１４の負荷として機能する定電流源２１とを直列に接続させたソースフォロア回路からなり、そのソースフォロア回路は、その一端が電源ライン１５に接続されて電源電圧Ｖｃｃが供給され、その他端がスイッチＳＷ１２を介してグランドに接続されている。また、この出力制御回路１４は、ＭＯＳトランジスタＰ１５の入力端子であるゲートを接地自在なスイッチＳＷ１３を含んでいる。
【００３１】
さらに詳述すると、ＭＯＳトランジスタＰ１４のゲートにはＭＯＳトランジスタＰ１２のドレイン電圧がバイアス電圧Ｖｂとして供給され、そのバイアス電圧ＶｂによりＭＯＳトランジスタＰ１４は駆動されるようになっている。また、ＭＯＳトランジスタＰ１４のソース電圧はＭＯＳトランジスタＰ１５のゲートに供給され、これによりＭＯＳトランジスタＰ１４はＭＯＳトランジスタＰ１５を駆動するようになっている。
【００３２】
スイッチＳＷ１２とスイッチＳＷ１３とは、ＭＯＳトランジスタなどからなり、制御端子１７に入力される出力オンオフ信号Ｓ１により、オンオフされるようになっている。
ここで、出力制御回路４の定電流源２１とＭＯＳトランジスタＰ１４のサイズの比と、駆動回路１３の定電流源２０とＭＯＳトランジスタＰ１３のサイズの比とは、同一に構成されている。また、出力制御回路４のＭＯＳトランジスタＰ１４と駆動回路１３のＭＯＳトランジスタＰ１３の各ゲートには、共通のバイアス電圧Ｖｂが供給されるようになっている。
【００３３】
従って、ＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５とは、カレントミラーの関係を形成することになる。
ＭＯＳトランジスタＰ１５は、例えばＰ型からなり、出力制御回路１４により出力電流がオンオフ制御されるようになっている。このため、ＭＯＳトランジスタＰ１５のゲートには、出力制御回路１４の出力電圧が供給されるようになっている。また、ＭＯＳトランジスタＰ１５のソースには電源ライン１５を介して電源電圧Ｖｃｃが供給され、ＭＯＳトランジスタＰ１５のドレインは出力端子１９に接続されている。
【００３４】
なお、第１実施形態が、例えばレーザダイオード駆動回路に適用される場合には、出力端子１９にはレーザダイオードが接続される。
次に、このような構成からなる第１実施形態の動作について、図１を参照して説明する。
この第１実施形態では、出力制御回路１４のスイッチＳＷ１２、ＳＷ１３が制御端子１７に入力される出力オンオフ信号Ｓ１により制御され、スイッチＳＷ１２とスイッチＳＷ１３とは交互に開閉状態になる。この結果、出力段のＭＯＳトランジスタＰ１５は、ゲート電圧が制御されてオンオフ動作をするので、その出力電流が高速にスイッチングされる。
【００３５】
駆動回路１３のＭＯＳトランジスタＰ１３と出力制御回路１４のＭＯＳトランジスタＰ１４の各ゲートは共通に接続されるとともに、その両ゲートに対して、ソースフォロア回路１１のＭＯＳトランジスタＰ１２のドレイン電圧が、共通のバイアス電圧Ｖｂとして供給される。また、駆動回路１３の定電流源２０とＭＯＳトランジスタＰ１３のサイズの比と、出力制御回路４の定電流源２１とＭＯＳトランジスタＰ１４のサイズの比とは同一に構成されている。このため、入力段のＭＯＳトランジスタＰ１１と出力段のＭＯＳトランジスタＰ１５の各ゲート電圧も同一となる。
【００３６】
また、この第１実施形態では、ソースフォロア回路１１に入力される入力電流Ｉ１の大きさに応じてバイアス電圧Ｖｂが決定されるが、このバイアス電圧Ｖｂに決定は、ＭＯＳトランジスタＰ１１が電流値Ｉ１を流すことができるＭＯＳトランジスタＰ１１のゲート電圧を、駆動回路１３が出力することにより実現される。
【００３７】
例えば、入力電流Ｉ１の値が大きく、ＭＯＳトランジスタＰ１１が現在のゲート電圧では入力電流Ｉ１を流すことができない場合には、ＭＯＳトランジスタＰ１２のドレイン電圧であるバイアス電圧Ｖｂは低くなる。このバイアス電圧Ｖｂは、駆動回路１３のＭＯＳトランジスタＰ１３のゲートに印加されているので、ＭＯＳトランジスタＰ１３のソース電圧が下がり、このソース電圧がＭＯＳトランジスタＰ１１のゲートに供給されている。このため、ＭＯＳトランジスタＰ１１のゲート電圧が低くなり、ＭＯＳトランジスタＰ１１はより大きな電流を流すことができる。
【００３８】
逆に、現在のＭＯＳトランジスタＰ１１のゲート電圧では、入力電流Ｉ１より大きな電流を流すことができる場合には、バイアス電圧Ｖｂが高くなる。このバイアス電圧Ｖｂの高くなることにより、ＭＯＳトランジスタＰ１３のソース電圧が高くなり、ＭＯＳトランジスタＰ１１のゲート電圧が高くなって、ＭＯＳトランジスタＰ１１の電流は小さくなる。
【００３９】
このような動作は負帰還であるので、バイアス電圧Ｖｂは、ＭＯＳトランジスタＰ１１が入力電流Ｉ１を流すのに最適なゲート電圧を、ＭＯＳトランジスタＰ１１に与えるように決定される。つまり、入力電流Ｉ１の値によってバイアス電圧Ｖｂの値は変化する。
この第１実施形態をレーザダイオード駆動回路として使用する場合に、出力段のＭＯＳトランジスタＰ１５のドレイン電圧である出力端子１９の出力端子電圧は、レーザダイオードの特性により固定電圧Ｖｏとなる。この固定電圧Ｖｏは、電源電圧や入出力電流値によらずに、ほぼ固定の電圧である。
【００４０】
電圧制御回路１２は、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを、任意の設定電圧Ｖｃになるように制御する。すなわち、オペアンプＯＰ１は、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを任意の設定電圧Ｖｃと比較し、この比較の結果に応じた出力電圧を出力する。その出力電圧は、ＭＯＳトランジスタＰ１２のゲートに供給され、ＭＯＳトランジスタＰ１１の導通制御が行われる。この結果、ＭＯＳトランジスタＰ１２のドレイン電圧Ｖａが、任意の設定電圧Ｖｃに一致するように制御される。
【００４１】
これにより、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａは、ＭＯＳトランジスタＰ１５の出力端子１９の固定電圧Ｖｏと同様に電源電圧Ｖｃｃや入出力電流値によらず、固定された電圧となる。例えば、設定電圧Ｖｃを固定電圧Ｖｏと同じ値に設定すれば、電流ミラーの関係にあるＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５は、そのゲート電圧およびソース・ドレイン間電圧が同一となり、電源電圧や入出力電流値によらず、電流ミラーの関係は完全なものとなる。
従って、入力電流Ｉ１が一定である限り電源電圧Ｖｃｃが変動しても出力電流は一定であり、任意の入力電流に対して入力電流値対出力電流値の関係は、直線性が良いものとなる。
次に、本発明の電流出力回路の第２実施形態について、図２を参照して説明する。
【００４２】
この電流出力回路の第２実施形態は、図１に示す第１実施形態の回路を基本とし、図２に示すように、電圧制御回路１２に設定される任意の設定電圧Ｖｃを、出力段のＭＯＳトランジスタＰ１５のドレイン電圧である出力端子電圧Ｖｏに置き換えるようにしたものである。このために、第２実施形態では、オペアンプＯＰ１の正転入力端子（＋）とＭＯＳトランジスタＰ１５の出力端子１９とを電気的に接続するようにした。
【００４３】
なお、第２実施形態の他の部分の構成は図１に示す第１実施形態の構成と同じであるので、同一の構成要素に同一符号を付してその説明は省略する。
このような構成からなる第２実施形態によれば、ＭＯＳトランジスタＰ１５の出力端子電圧が不明の場合や、その出力電流値により出力電圧端子が変動した場合であっても、電流ミラーの関係にあるＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５は、そのゲート電圧およびソース・ドレイン間電圧が同一となり、電源電圧や入出力電流値によらず、電流ミラーの関係は完全なものとなる。従って、入力電流値Ｉ１が一定である限り電源電圧が変動しても出力電流は一定であり、任意の入力電流値に対して入力電流対出力電流値の関係は直線性が良いものとなる。
【００４４】
次に、本発明の電流出力回路の第３実施形態について、図３を参照して説明する。
この電流出力回路の第３実施形態は、図３に示すように、入力段のＭＯＳトランジスタＰ１１と、電圧制御回路２２と、駆動回路１３と、出力制御回路１４と、入力段のＭＯＳトランジスタＰ１１と電流ミラーの関係を形成する出力段のＭＯＳトランジスタＰ１５とを備えるようにした。
【００４５】
すなわち、この第３実施形態は、駆動回路１３および出力制御回路１４の入力電圧であるバイアス電圧Ｖｂを生成する手段を、図１に示すソースフォロア回路１１および電圧制御回路１２から図３に示す入力段のＭＯＳトランジスタＰ１１および電圧制御回路２２に置き換えるようにしたものである。
ＭＯＳトランジスタＰ１１は、電流入力端子１８から入力電流Ｉ１が入力されるとともに、駆動回路１３の出力電圧で駆動されるようになっている。このために、ＭＯＳトランジスＰ１１のゲートは、駆動回路１３のＭＯＳトランジスタＰ１３のソースと接続されている。また、ＭＯＳトランジスタＭ１１は、そのソースが電源ライン１５に接続されて電源電圧Ｖｃｃが供給されるとともに、そのドレインが電流入力端子１８に接続されている。
【００４６】
電圧制御回路２２は、例えばオペアンプＯＰ２から構成され、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが、電圧設定端子１６に設定される任意の設定電圧（固定電圧）Ｖｃとなるように制御する回路である。
このために、オペアンプＯＰ２の反転入力端子（−）に任意の設定電圧Ｖｃが供給され、その正転入力端子（＋）にＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが供給されるようになっている。そして、オペアンプＯＰ２の出力電圧が、駆動回路１３のＭＯＳトランジスタＰ１３と出力制御回路１４のＭＯＳトランジスタＰ１４の各ゲートに、そのバイアス電圧Ｖｂとしてそれぞれ供給されるようになっている。
【００４７】
駆動回路１３は、その出力電圧によりＭＯＳトランジスタＰ１１を駆動するとともに、その出力電圧がＭＯＳトランジスタＰ１１および電圧制御回路２２を経由して駆動回路１３の入力側に負帰還されるようになっている。
なお、第３実施形態の駆動回路１３、出力制御回路１４の詳細な構成は、図１に示す第１実施形態の構成と同じであるので、同一の構成要素に同一符号を付してその詳細な説明は省略する。
【００４８】
次に、このような構成からなる第３実施形態の動作について、図３を参照して説明する。
この第３実施形態では、入力電流Ｉ１の大きさに応じてバイアス電圧Ｖｂが決定されるが、このバイアス電圧Ｖｂは、ＭＯＳトランジスタＰ１１が入力電流Ｉ１を流すことができるゲート電圧を、駆動回路１３がＭＯＳトランジスタＰ１１のゲートに出力することで実現する。
【００４９】
さらに、オペアンプＯＰ２のバーチャルショートにより、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａは、設定電圧端子１６に設定されている設定電圧Ｖｃと等しくなるように、駆動回路１３のＭＯＳトランジスタＰ１３のバイアス電圧Ｖｂが決定される。
つまり、ドレイン電圧Ｖａが設定電圧Ｖｃに等しいという条件で、ＭＯＳトランジスタＰ１１が入力電流Ｉ１を流すことができるゲート電圧を、駆動回路１３がＭＯＳトランジスタＰ１１のゲートに印加（供給）するように、バイアス電圧ＶｂをアペアンプＯＰ２出力する。
【００５０】
例えば、入力電流Ｉ１の値が大きく、ＭＯＳトランジスタＰ１１が現在のゲート電圧では入力電流Ｉ１を流すことができない場合には、オペアンプＯＰ２の出力であるバイアス電圧Ｖｂは低くなる。このバイアス電圧Ｖｂは、駆動回路１３のＭＯＳトランジスタＰ１３のゲートに印加されているので、ＭＯＳトランジスタＰ１３のソース電圧が下がり、このソース電圧がＭＯＳトランジスタＰ１１のゲートに供給されている。このため、ＭＯＳトランジスタＰ１１のゲート電圧が低くなり、ＭＯＳトランジスタＰ１１はより大きな電流を流すことができる。
【００５１】
逆に、現在のＭＯＳトランジスタＰ１１のゲート電圧では、入力電流Ｉ１より大きな電流を流すことができる場合には、バイアス電圧Ｖｂが高くなる。このバイアス電圧Ｖｂの高くなることにより、ＭＯＳトランジスタＰ１３のソース電圧が高くなり、ＭＯＳトランジスタＰ１１のゲート電圧が高くなって、ＭＯＳトランジスタＰ１１の電流は小さくなる。
【００５２】
このような動作は負帰還であるので、バイアス電圧Ｖｂは、ＭＯＳトランジスタＰ１１が入力電流Ｉ１を流すのに最適なゲート電圧を与えるように決定される。つまり、入力電流Ｉ１の値によってバイアス電圧Ｖｂの値は変化する。
この第３実施形態をレーザダイオード駆動回路として使用する場合に、出力段のＭＯＳトランジスタＰ１５のドレイン電圧である出力端子１９の出力端子電圧は、レーザダイオードの特性により固定電圧Ｖｏとなる。この固定電圧Ｖｏは、電源電圧や入出力電流値によらずに、ほぼ固定の電圧である。
【００５３】
電圧制御回路２２は、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを、任意の設定電圧Ｖｃになるように制御する。すなわち、オペアンプＯＰ２は、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを任意の設定電圧Ｖｃと比較し、この比較の結果に応じた出力電圧をバイアス電圧Ｖｂとして出力する。そのバイアス電圧Ｖｂは、ＭＯＳトランジスタＰ１３のゲートに供給され、ＭＯＳトランジスタＰ１３の導通制御が行われる。この結果、ＭＯＳトランジスタＰ１１のゲート電圧が制御され、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａが、任意の設定電圧Ｖｃに一致するように制御される。
【００５４】
これにより、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａは、ＭＯＳトランジスタＰ１５の出力端子１９の固定電圧Ｖｏと同様に電源電圧Ｖｃｃや入出力電流値によらず、固定された電圧となる。例えば、設定電圧Ｖｃを固定電圧Ｖｏと同じ値に設定すれば、電流ミラーの関係にあるＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５は、そのゲート電圧およびソース・ドレイン間電圧が同一となり、電源電圧や入出力電流値によらず、電流ミラーの関係は完全なものとなる。
【００５５】
従って、入力電流Ｉ１が一定である限り電源電圧Ｖｃｃが変動しても出力電流は一定であり、任意の入力電流に対して入力電流値対出力電流値の関係は、直線性が良いものとなる。
さらに、第１実施形態と比較すると、第３実施形態では、ＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５の入力であるバイアス電圧ＶｂをオペアンプＯＰ２を使用して生成しているので、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａとバイアス電圧Ｖｂが、Ｖａ＜Ｖｂの状態であっても動作する。Ｖａ＜Ｖｂとなるのは、入力電流値Ｉ１が小さい場合である。第１実施形態では、Ｖａ＜Ｖｂの状態では出力制御回路１４が動作せず、ＭＯＳトランジスタＰ１１のドレイン電圧Ｖａを固定する効果が失われる。従って、第３実施形態では、第１実施形態に比べ、入力電流値Ｉ１が小さい場合でも動作し、広範囲な入力電流にも対応できる。
【００５６】
次に、本発明の電流出力回路の第４実施形態について、図４を参照して説明する。
この電流出力回路の第４実施形態は、図３に示す第３実施形態の回路を基本とし、図４に示すように、電圧制御回路２２に設定される任意の設定電圧Ｖｃを、出力段のＭＯＳトランジスタＰ１５のドレイン電圧である出力端子電圧Ｖｏに置き換えるようにしたものである。このために、第４実施形態では、オペアンプＯＰ２の反転入力端子（−）とＭＯＳトランジスタＰ１５の出力端子１９とを電気的に接続するようにした。
【００５７】
なお、第４実施形態の他の部分の構成は図３に示す第３実施形態の構成と同じであるので、同一の構成要素に同一符号を付してその説明は省略する。
このような構成からなる第４実施形態によれば、ＭＯＳトランジスタＰ１５の出力端子電圧が不明の場合や、その出力電流値により出力電圧端子が変動した場合であっても、電流ミラーの関係にあるＭＯＳトランジスタＰ１１とＭＯＳトランジスタＰ１５は、そのゲート電圧およびソース・ドレイン間電圧が同一となり、電源電圧や入出力電流値によらず、電流ミラーの関係は完全なものとなる。従って、入力電流値Ｉ１が一定である限り電源電圧が変動しても出力電流は一定であり、任意の入力電流値に対して入力電流対出力電流値の関係は直線性が良いものとなる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、出力電流値が電源電圧変動に影響されず、かつ入力電流に対する出力電流の関係において直線性の良い電流出力回路を得ることができる。
【図面の簡単な説明】
【図１】本発明の電流出力回路の第１実施形態の構成を示す回路図である。
【図２】本発明の電流出力回路の第２実施形態の構成を示す回路図である。
【図３】本発明の電流出力回路の第３実施形態の構成を示す回路図である。
【図４】本発明の電流出力回路の第４実施形態の構成を示す回路図である。
【図５】第１の従来回路の構成を示す回路図である。
【図６】出力トランジスタの等価回路を示す図である。
【図７】レーザダイオードの説明図であって、（Ａ）はその使用例を説明する図、（Ｂ）はその特性図である。
【図８】第１の従来回路の入力電流対出力電流の関係を示す図である。
【図９】第２の従来回路の構成を示す回路図である。
【符号の説明】
Ｐ１１入力段のＭＯＳトランジスタ
Ｐ１５出力段のＭＯＳトランジスタ
ＳＷ１１〜ＳＷ１３スイッチ
１１ソースフォロア回路
１２、２２電圧制御回路
１３駆動回路
１４出力制御回路
１６電圧設定端子
１８電流入力端子
１９出力端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a current output circuit that outputs an output current having a current value multiplied by N with respect to an input current value, and relates to an output current circuit that can turn on / off the output current at high speed.
Further, the present invention is used for a laser diode driving circuit or the like for driving a laser diode in a device for writing data on a recording medium such as a CD-R, a CD-RW, an MO, a DVD-R, a DVD-RAM, and a DVD + RW. Things.
[0002]
[Prior art]
Conventionally, this type of laser diode drive circuit requires a current output circuit that switches a large current for driving a laser diode between output and non-output at high speed in synchronization with an output on / off signal.
Next, as an example of a conventional current output circuit (hereinafter, referred to as a first conventional circuit), a circuit shown in FIG. 5 is known (for example, see Patent Document 1).
[0003]
As shown in FIG. 5, this first conventional circuit forms a current mirror relationship with a current mirror circuit 1, a MOS transistor Pi, a source follower circuit 2, a source follower circuit 3, a switch SW3, and a MOS transistor Pi. And an output MOS transistor Po.
The current mirror circuit 1 includes MOS transistors P1 to P4, and outputs an output current that is a predetermined multiple thereof based on the input current I. The output current of the current mirror circuit 1 is supplied to the MOS transistor Pi.
[0004]
The source follower circuit 2 includes a MOS transistor P5, a constant current source 5, and a switch SW1, and drives the MOS transistor Pi. The drain voltage Va of the MOS transistor Pi is applied to the gate of the MOS transistor P5.
The source follower circuit 3 includes a MOS transistor P5, a constant current source 6, and a switch SW2, and drives the MOS transistor Po on and off.
[0005]
The switches SW1 to SW3 are turned on and off by an external output on / off signal.
In the first conventional circuit having such a configuration, the control of the input voltage of the MOS transistor Po is performed directly by using the output voltage of the source follower circuit 3. Therefore, even when a large current flows through the MOS transistor Po, the switching operation can be performed at a high speed.
[0006]
However, in the first conventional circuit, it is conceivable that the output current value changes due to the fluctuation of the power supply voltage Vcc and the linearity in the relationship between the input current value and the output current value is not good. State.
In the first conventional circuit, in order to increase the current output operation speed, the channel length of the MOS transistor Po needs to be designed to be short, so that the drain conductance gds of the MOS transistor Po increases. Therefore, the output impedance of the MOS transistor Po decreases as a current source, and the output current value Iout greatly changes due to a change in the voltage between the power supply voltage Vcc and the output terminal.
[0007]
Here, the equivalent circuit of the MOS transistor Po can be represented by a current source and a resistor connected in parallel to the current source, as shown in FIG.
When a laser diode as shown in FIG. 7A is connected to the output terminal of the first conventional circuit and used as a laser diode driving circuit, generally, the diode characteristics of the laser diode (see FIG. 7B) Thus, the potential of the output terminal is kept constant. However, when the power supply voltage Vcc is generated by a switching regulator or the like, the power supply voltage Vcc may have low-frequency ripple, which may cause a problem that the output current value Iout fluctuates and the laser emission intensity changes.
[0008]
Furthermore, in the first conventional circuit, it is desired that the relationship between an arbitrary input current I1 and the output current Iout be the relationship of the following equation (1).
Iout = I1 × N (1)
Here, N is a predetermined fixed value.
However, the first conventional circuit has a disadvantage that the value of N, which should be fixed, changes depending on the value of the input current I1.
[0009]
That is, in the first conventional circuit, the drain voltage Va of the MOS transistor Pi changes according to the value of the input current I1. For example, when the input current I1 is small, the drain voltage Va increases, and when the input current I1 is large, the drain voltage Va decreases.
If the gate width of the MOS transistor Pi is increased, the amount of change of the drain voltage Va with respect to the input current I1 is reduced. However, in order to realize a high-speed circuit, the gate width of the MOS transistor Pi needs to be reduced as much as possible. The amount of change in the drain voltage Va with respect to the current I1 must be large.
[0010]
On the other hand, when the first conventional circuit is used as a laser diode drive circuit, the output terminal voltage becomes substantially constant irrespective of the output current value Iout due to the diode characteristics of the laser diode.
Therefore, in the MOS transistor Pi and the MOS transistor Po, which should be in a current mirror relationship, the voltage between the source and the drain differs depending on the value of the input current I1, and the current is affected by the drain conductance gds of the MOS transistor Pi and the MOS transistor Po. The values are not exactly mirrored (N ≠ constant). As a result, the relationship between the output current Iout and the input current I1 is as shown by a solid line a in FIG. In FIG. 7, a dotted line b indicates a case where the current mirror ratio N is constant, and an intersection c between the solid line a and the dotted line b is a point where the drain voltage Va of the MOS transistor Pi matches the output terminal voltage.
[0011]
FIG. 9 shows a known current output circuit (hereinafter referred to as a second conventional circuit) in which the above-mentioned disadvantages, (1) power supply voltage dependency of output current, and (2) linearity of input / output characteristics are improved. (For example, see Non-Patent Document 1).
The second conventional circuit shown in FIG. 9 is based on the first conventional circuit shown in FIG. 5, in which a resistor Ri and a resistor Ro are inserted in series on each source side of the MOS transistors Pi and Po, respectively, and an output impedance seen from an output terminal. Is raised.
[0012]
However, in the second conventional circuit having such a configuration, the source voltage of the MOS transistor Po is lower than in the first conventional circuit. Von (= Vgs-Vth) needs to be reduced.
That is, the ratio W / L of the channel width W to the channel length L of the MOS transistor Po must be increased. However, this increases the gate capacitance and the drain capacitance of the MOS transistor Po, that is, the capacitance added to the output terminal, and makes high-speed operation difficult.
[0013]
Similarly, in the first conventional circuit, even in a method of increasing the channel length L of the MOS transistor Po and increasing the output impedance, it is necessary to keep Von constant in order to use the MOS transistor Po in the saturation region. The channel width W increases with L. For this reason, the gate capacitance and the drain capacitance of the MOS transistor Po are large, and it is difficult to operate at high speed.
[0014]
[Patent Document 1]
JP-A-2002-190726
[Non-patent document 1]
2001 IEEE International Solid-State Circuits Conference, DIGEST OF TECHNICAL PAPERS "A 16b Accurate CMOS Laser Diode Driver International Circuit with 1.5 Years Outstanding Membership"
[0015]
[Problems to be solved by the invention]
As described above, in the first conventional circuit shown in FIG. 5, the channel length of the output MOS transistor Po is designed to be short for high-speed operation, and the output conductance of the MOS transistor Po is increased by increasing the drain conductance. Becomes smaller. As a result, there is a disadvantage that the output current value fluctuates due to the fluctuation of the power supply voltage.
[0016]
Further, the source / drain voltage of the MOS transistor Pi changes according to the input current value, whereas the voltage between the source / drain of the MOS transistor Po having a current mirror relationship with the MOS transistor Pi does not change. There is an inconvenience that good linearity cannot be obtained for the current relationship. This is because the MOS transistor Pi receiving the input current and the MOS transistor Po having a current mirror relationship with the MOS transistor Pi have a large drain conductance.
[0017]
Further, as described in the second conventional circuit shown in FIG. 9, in order to solve the above two inconveniences, resistors Ri and Ro are respectively connected in series to respective source sides of the MOS transistors Pi and Po of the first conventional circuit. There is a means to insert. However, the insertion of the resistor Ro eliminates the above two disadvantages, but increases the size of the MOS transistor Po and makes it difficult to operate at high speed.
In view of the above, an object of the present invention is to reduce the extent to which the output current value is affected by the power supply voltage fluctuation without changing the size of the output transistor, and to reduce the linearity in the relationship between the input current and the output current. An object of the present invention is to provide a current output circuit with good characteristics.
[0018]
[Means for Solving the Problems]
In order to solve the above problems and achieve the object of the present invention, each of the inventions according to claims 1 to 6 is configured as follows.
That is, the invention according to claim 1 is a source follower circuit that uses an input transistor as a load and inputs an input current from a current input terminal, a drive circuit that drives the input transistor, and a current mirror relationship with the input transistor. And an output transistor that switches and outputs a desired output current and drives the output transistor under the same conditions as when the drive circuit drives the input transistor, and performs on / off control of the output transistor. An output control circuit, and a voltage control circuit that controls an output voltage of the source follower circuit to an arbitrary set voltage, wherein the drive circuit and the output control circuit are connected to the current input terminal of the source follower circuit. , Respectively.
[0019]
According to a second aspect of the present invention, in the current output circuit according to the first aspect, the voltage control circuit is configured by an operational amplifier, and the set voltage is supplied to a non-inverting input terminal of the operational amplifier. An output voltage of the source follower circuit is supplied to an inverting input terminal, and an output voltage of the operational amplifier is supplied as an input voltage of the source follower circuit.
[0020]
According to a third aspect of the present invention, in the current output circuit according to the first or second aspect, a voltage on an output terminal side of the output transistor is set as the set voltage when the voltage control circuit controls, or The set voltage is supplied to the non-inverting input terminal of the operational amplifier.
According to a fourth aspect of the present invention, an input transistor for inputting an input current from a current input terminal, a drive circuit for driving the input transistor, and a relationship between the input transistor and a current mirror are formed to switch a desired output current. And an output transistor that drives the output transistor under the same conditions as when the drive circuit drives the input transistor, and performs an on / off control of the output transistor; and A voltage control circuit that controls a voltage on the current input terminal side to an arbitrary set voltage, wherein the drive circuit and the output control circuit are driven based on output voltages of the voltage control circuit, respectively. Has become.
[0021]
According to a fifth aspect of the present invention, in the current output circuit according to the fourth aspect, the voltage control circuit is configured by an operational amplifier, and a non-inverting input terminal of the operational amplifier is connected to the current input terminal side of the input transistor. A voltage is supplied, the set voltage is supplied to an inverting input terminal of the operational amplifier, and an output voltage of the operational amplifier is supplied as each input voltage of the drive circuit and the output control circuit.
[0022]
According to a sixth aspect of the present invention, in the current output circuit according to the fourth or fifth aspect, a voltage on an output terminal side of the output transistor is set as the set voltage when the voltage control circuit controls the voltage, or The set voltage is supplied to the inverting input terminal of the operational amplifier.
According to the first, second, fourth, or fifth aspect of the present invention, even when the power supply voltage fluctuates, for example, the output stage MOS transistor and the input stage And the drain-source voltage of the MOS transistor is the same, and the output current value does not depend on the power supply voltage.
[0023]
Also, for an arbitrary input current value, for example, the drain-source voltage of the output-stage MOS transistor and the input-stage MOS transistor are the same, and the linearity of the output current with respect to the input current is improved.
Furthermore, according to the third or sixth aspect of the invention, for example, the drain voltage of the input-stage MOS transistor can be made equal to the drain voltage of the output-stage MOS transistor. Therefore, even when the voltage at the output terminal changes due to the output current value or the like, the output current value does not depend on the power supply voltage. It will be good.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the current output circuit of the present invention will be described with reference to the drawings.
First, a first embodiment of the current output circuit of the present invention will be described with reference to FIG.
As shown in FIG. 1, the current output circuit according to the first embodiment includes a source follower circuit 11 including an input-stage MOS transistor P11, a voltage control circuit 12, a drive circuit 13, an output control circuit 14, An output stage MOS transistor P15 for forming a relationship between the input stage MOS transistor P11 and a current mirror (current mirror) is provided.
[0025]
The source follower circuit 11 connects a P-type MOS transistor P12 and an input-stage P-type MOS transistor P11 functioning as a load of the MOS transistor P12 in series, and connects one end of the series circuit to the current input terminal 18. In addition to the connection, the other end is connected to the power supply line 15 so that the input current I1 is input to the current input terminal 18.
[0026]
The voltage control circuit 12 is composed of, for example, an operational amplifier (operational amplifier) OP1. The output voltage of the source follower circuit 11, that is, the drain voltage Va of the MOS transistor P11 is set at an arbitrary set voltage (fixed voltage) set at the voltage setting terminal 16. ) This is a circuit that controls to be Vc.
For this purpose, an arbitrary set voltage Vc is supplied to the non-inverting input terminal (+) of the operational amplifier OP1, and the drain voltage Va of the MOS transistor P11, which is the output voltage of the source follower circuit 11, is supplied to its inverting input terminal (-). It is supposed to be. Then, the output voltage of the operational amplifier OP1 is supplied to the gate of the MOS transistor P12 which is the input of the source follower circuit 11.
[0027]
The drive circuit 13 drives the MOS transistor P11 of the source follower circuit 11 with the output voltage, and the output voltage is negatively fed back to the input side of the drive circuit 13 via the source follower circuit 11. .
For this purpose, the drive circuit 13 includes, for example, a source follower circuit in which a P-type MOS transistor P13 and a constant current source 20 functioning as a load of the MOS transistor P13 are connected in series. One end is connected to the power supply line 15 to supply the power supply voltage Vcc, and the other end is connected to the ground via the switch SW11.
[0028]
More specifically, the drain voltage of the MOS transistor P12 is supplied as a bias voltage Vb to the gate of the MOS transistor P13, and the MOS transistor P13 is driven by the bias voltage Vb. The source voltage of the MOS transistor P13 is supplied to the gate of the MOS transistor P11, so that the MOS transistor P13 drives the MOS transistor P11.
[0029]
Further, the current flowing through the drive circuit 13 is controlled to be turned on / off by the on / off operation of the switch SW11. The switch SW11 includes a MOS transistor or the like, and is turned on / off by an output on / off signal S1 input to the control terminal 17.
The output control circuit 14 is a circuit that controls the output voltage of the MOS transistor P15 by controlling the gate voltage of the MOS transistor P15 in the output stage. The output control circuit 14 drives the MOS transistor P15 under the same conditions as when the drive circuit 13 drives the MOS transistor P11 in the input stage.
[0030]
The output control circuit 14 is composed of, for example, a source follower circuit in which a P-type MOS transistor P14 and a constant current source 21 functioning as a load of the MOS transistor P14 are connected in series. One end is connected to the power supply line 15 to supply the power supply voltage Vcc, and the other end is connected to the ground via the switch SW12. Further, the output control circuit 14 includes a switch SW13 whose gate, which is an input terminal of the MOS transistor P15, can be freely grounded.
[0031]
More specifically, the drain voltage of the MOS transistor P12 is supplied as a bias voltage Vb to the gate of the MOS transistor P14, and the MOS transistor P14 is driven by the bias voltage Vb. The source voltage of the MOS transistor P14 is supplied to the gate of the MOS transistor P15, so that the MOS transistor P14 drives the MOS transistor P15.
[0032]
The switches SW12 and SW13 are composed of MOS transistors and the like, and are turned on / off by an output on / off signal S1 input to the control terminal 17.
Here, the size ratio between the constant current source 21 of the output control circuit 4 and the MOS transistor P14 and the size ratio between the constant current source 20 and the MOS transistor P13 of the drive circuit 13 are the same. A common bias voltage Vb is supplied to each gate of the MOS transistor P14 of the output control circuit 4 and the gate of the MOS transistor P13 of the drive circuit 13.
[0033]
Therefore, the MOS transistor P11 and the MOS transistor P15 form a current mirror relationship.
The MOS transistor P15 is formed of, for example, a P-type, and the output current is controlled to be on / off by the output control circuit 14. Therefore, the output voltage of the output control circuit 14 is supplied to the gate of the MOS transistor P15. The power supply voltage Vcc is supplied to the source of the MOS transistor P15 via the power supply line 15, and the drain of the MOS transistor P15 is connected to the output terminal 19.
[0034]
When the first embodiment is applied to, for example, a laser diode drive circuit, a laser diode is connected to the output terminal 19.
Next, the operation of the first embodiment having such a configuration will be described with reference to FIG.
In the first embodiment, the switches SW12 and SW13 of the output control circuit 14 are controlled by the output on / off signal S1 input to the control terminal 17, and the switches SW12 and SW13 alternately open and close. As a result, the MOS transistor P15 in the output stage performs on / off operation by controlling the gate voltage, so that the output current is switched at high speed.
[0035]
The gates of the MOS transistor P13 of the drive circuit 13 and the gate of the MOS transistor P14 of the output control circuit 14 are commonly connected, and the drain voltage of the MOS transistor P12 of the source follower circuit 11 is applied to both gates by a common bias. It is supplied as voltage Vb. The size ratio between the constant current source 20 of the drive circuit 13 and the MOS transistor P13 is the same as the size ratio between the constant current source 21 and the MOS transistor P14 of the output control circuit 4. Therefore, the respective gate voltages of the MOS transistor P11 at the input stage and the MOS transistor P15 at the output stage also become the same.
[0036]
In the first embodiment, the bias voltage Vb is determined according to the magnitude of the input current I1 input to the source follower circuit 11, but the bias voltage Vb is determined by the MOS transistor P11 having the current value I1. Is realized by the drive circuit 13 outputting the gate voltage of the MOS transistor P11 through which the current flows.
[0037]
For example, when the value of the input current I1 is large and the MOS transistor P11 cannot flow the input current I1 at the current gate voltage, the bias voltage Vb, which is the drain voltage of the MOS transistor P12, becomes low. Since the bias voltage Vb is applied to the gate of the MOS transistor P13 of the drive circuit 13, the source voltage of the MOS transistor P13 decreases, and this source voltage is supplied to the gate of the MOS transistor P11. Therefore, the gate voltage of the MOS transistor P11 decreases, and the MOS transistor P11 can flow a larger current.
[0038]
Conversely, if a current larger than the input current I1 can flow with the current gate voltage of the MOS transistor P11, the bias voltage Vb increases. By increasing the bias voltage Vb, the source voltage of the MOS transistor P13 increases, the gate voltage of the MOS transistor P11 increases, and the current of the MOS transistor P11 decreases.
[0039]
Since such an operation is a negative feedback, the bias voltage Vb is determined so as to give the MOS transistor P11 an optimum gate voltage for the MOS transistor P11 to flow the input current I1. That is, the value of the bias voltage Vb changes depending on the value of the input current I1.
When the first embodiment is used as a laser diode drive circuit, the output terminal voltage of the output terminal 19, which is the drain voltage of the MOS transistor P15 in the output stage, becomes a fixed voltage Vo due to the characteristics of the laser diode. This fixed voltage Vo is a substantially fixed voltage regardless of the power supply voltage or the input / output current value.
[0040]
The voltage control circuit 12 controls the drain voltage Va of the MOS transistor P11 to an arbitrary set voltage Vc. That is, the operational amplifier OP1 compares the drain voltage Va of the MOS transistor P11 with an arbitrary set voltage Vc, and outputs an output voltage according to the result of the comparison. The output voltage is supplied to the gate of the MOS transistor P12, and the conduction of the MOS transistor P11 is controlled. As a result, the drain voltage Va of the MOS transistor P12 is controlled so as to match an arbitrary set voltage Vc.
[0041]
Thus, the drain voltage Va of the MOS transistor P11 becomes a fixed voltage irrespective of the power supply voltage Vcc or the input / output current value, like the fixed voltage Vo of the output terminal 19 of the MOS transistor P15. For example, if the set voltage Vc is set to the same value as the fixed voltage Vo, the gate voltage and the source-drain voltage of the MOS transistor P11 and the MOS transistor P15 in a current mirror relationship become the same, and the power supply voltage and the input / output Regardless of the current value, the relationship between the current mirrors is complete.
Accordingly, as long as the input current I1 is constant, the output current is constant even if the power supply voltage Vcc fluctuates, and the relationship between the input current value and the output current value with respect to an arbitrary input current has good linearity. .
Next, a second embodiment of the current output circuit of the present invention will be described with reference to FIG.
[0042]
The second embodiment of the current output circuit is based on the circuit of the first embodiment shown in FIG. 1, and as shown in FIG. 2, an arbitrary set voltage Vc set in the voltage control circuit 12 is supplied to the output stage. This is replaced with an output terminal voltage Vo which is a drain voltage of the MOS transistor P15. For this reason, in the second embodiment, the non-inverting input terminal (+) of the operational amplifier OP1 and the output terminal 19 of the MOS transistor P15 are electrically connected.
[0043]
Since the configuration of the other parts of the second embodiment is the same as that of the first embodiment shown in FIG. 1, the same components are denoted by the same reference numerals and description thereof will be omitted.
According to the second embodiment having such a configuration, even when the output terminal voltage of the MOS transistor P15 is unknown or the output voltage terminal fluctuates due to the output current value, the current mirror relationship is established. The MOS transistor P11 and the MOS transistor P15 have the same gate voltage and the same source-drain voltage, and the relationship between the current mirrors is complete regardless of the power supply voltage or the input / output current value. Therefore, as long as the input current value I1 is constant, the output current is constant even if the power supply voltage fluctuates, and the relationship between the input current and the output current value for any input current value has good linearity.
[0044]
Next, a third embodiment of the current output circuit of the present invention will be described with reference to FIG.
As shown in FIG. 3, the third embodiment of the current output circuit includes an input-stage MOS transistor P11, a voltage control circuit 22, a drive circuit 13, an output control circuit 14, and an input-stage MOS transistor P11. An output stage MOS transistor P15 for forming a current mirror relationship is provided.
[0045]
That is, in the third embodiment, the means for generating the bias voltage Vb which is the input voltage of the drive circuit 13 and the output control circuit 14 is changed from the source follower circuit 11 and the voltage control circuit 12 shown in FIG. In this embodiment, the MOS transistor P11 and the voltage control circuit 22 are replaced.
The MOS transistor P11 receives the input current I1 from the current input terminal 18 and is driven by the output voltage of the drive circuit 13. For this purpose, the gate of the MOS transistor P11 is connected to the source of the MOS transistor P13 of the drive circuit 13. The MOS transistor M11 has a source connected to the power supply line 15 to be supplied with the power supply voltage Vcc, and a drain connected to the current input terminal 18.
[0046]
The voltage control circuit 22 is configured by, for example, an operational amplifier OP2, and is a circuit that controls the drain voltage Va of the MOS transistor P11 to be an arbitrary set voltage (fixed voltage) Vc set in the voltage setting terminal 16.
For this purpose, an arbitrary set voltage Vc is supplied to the inverting input terminal (-) of the operational amplifier OP2, and the drain voltage Va of the MOS transistor P11 is supplied to its non-inverting input terminal (+). The output voltage of the operational amplifier OP2 is supplied to each gate of the MOS transistor P13 of the drive circuit 13 and the gate of the MOS transistor P14 of the output control circuit 14 as the bias voltage Vb.
[0047]
The drive circuit 13 drives the MOS transistor P11 with the output voltage, and the output voltage is negatively fed back to the input side of the drive circuit 13 via the MOS transistor P11 and the voltage control circuit 22.
Note that the detailed configurations of the drive circuit 13 and the output control circuit 14 of the third embodiment are the same as those of the first embodiment shown in FIG. Detailed description is omitted.
[0048]
Next, the operation of the third embodiment having such a configuration will be described with reference to FIG.
In the third embodiment, the bias voltage Vb is determined in accordance with the magnitude of the input current I1, and the bias voltage Vb is set to a gate voltage at which the MOS transistor P11 allows the input current I1 to flow. Is output to the gate of the MOS transistor P11.
[0049]
Further, the bias voltage Vb of the MOS transistor P13 of the drive circuit 13 is determined such that the drain voltage Va of the MOS transistor P11 becomes equal to the set voltage Vc set in the set voltage terminal 16 due to the virtual short of the operational amplifier OP2. You.
That is, under the condition that the drain voltage Va is equal to the set voltage Vc, a bias voltage is applied so that the drive circuit 13 applies (supplies) the gate voltage at which the MOS transistor P11 can flow the input current I1 to the gate of the MOS transistor P11. The voltage Vb is output from the operational amplifier OP2.
[0050]
For example, when the value of the input current I1 is large and the MOS transistor P11 cannot flow the input current I1 at the current gate voltage, the bias voltage Vb output from the operational amplifier OP2 becomes low. Since the bias voltage Vb is applied to the gate of the MOS transistor P13 of the drive circuit 13, the source voltage of the MOS transistor P13 decreases, and this source voltage is supplied to the gate of the MOS transistor P11. Therefore, the gate voltage of the MOS transistor P11 decreases, and the MOS transistor P11 can flow a larger current.
[0051]
Conversely, if a current larger than the input current I1 can flow with the current gate voltage of the MOS transistor P11, the bias voltage Vb increases. By increasing the bias voltage Vb, the source voltage of the MOS transistor P13 increases, the gate voltage of the MOS transistor P11 increases, and the current of the MOS transistor P11 decreases.
[0052]
Since such an operation is a negative feedback, the bias voltage Vb is determined so that the MOS transistor P11 gives an optimal gate voltage for flowing the input current I1. That is, the value of the bias voltage Vb changes depending on the value of the input current I1.
When the third embodiment is used as a laser diode drive circuit, the output terminal voltage of the output terminal 19, which is the drain voltage of the MOS transistor P15 in the output stage, becomes a fixed voltage Vo due to the characteristics of the laser diode. This fixed voltage Vo is a substantially fixed voltage regardless of the power supply voltage or the input / output current value.
[0053]
The voltage control circuit 22 controls the drain voltage Va of the MOS transistor P11 so as to have an arbitrary set voltage Vc. That is, the operational amplifier OP2 compares the drain voltage Va of the MOS transistor P11 with an arbitrary set voltage Vc, and outputs an output voltage corresponding to a result of the comparison as the bias voltage Vb. The bias voltage Vb is supplied to the gate of the MOS transistor P13, and the conduction of the MOS transistor P13 is controlled. As a result, the gate voltage of the MOS transistor P11 is controlled, and the drain voltage Va of the MOS transistor P11 is controlled so as to match an arbitrary set voltage Vc.
[0054]
Thus, the drain voltage Va of the MOS transistor P11 becomes a fixed voltage irrespective of the power supply voltage Vcc or the input / output current value, like the fixed voltage Vo of the output terminal 19 of the MOS transistor P15. For example, if the set voltage Vc is set to the same value as the fixed voltage Vo, the gate voltage and the source-drain voltage of the MOS transistor P11 and the MOS transistor P15 in a current mirror relationship become the same, and the power supply voltage and the input / output Regardless of the current value, the relationship between the current mirrors is complete.
[0055]
Accordingly, as long as the input current I1 is constant, the output current is constant even if the power supply voltage Vcc fluctuates, and the relationship between the input current value and the output current value with respect to an arbitrary input current has good linearity. .
Further, in comparison with the first embodiment, in the third embodiment, the bias voltage Vb, which is the input of the MOS transistor P11 and the MOS transistor P15, is generated by using the operational amplifier OP2, so that the drain voltage Va of the MOS transistor P11 is generated. And the bias voltage Vb is in a state of Va <Vb. Va <Vb is satisfied when the input current value I1 is small. In the first embodiment, when Va <Vb, the output control circuit 14 does not operate, and the effect of fixing the drain voltage Va of the MOS transistor P11 is lost. Therefore, the third embodiment operates even when the input current value I1 is smaller than the first embodiment, and can cope with a wide range of input current.
[0056]
Next, a fourth embodiment of the current output circuit of the present invention will be described with reference to FIG.
The fourth embodiment of the current output circuit is based on the circuit of the third embodiment shown in FIG. 3 and, as shown in FIG. 4, outputs an arbitrary set voltage Vc set in the voltage control circuit 22 to the output stage. This is replaced with an output terminal voltage Vo which is a drain voltage of the MOS transistor P15. For this reason, in the fourth embodiment, the inverting input terminal (-) of the operational amplifier OP2 and the output terminal 19 of the MOS transistor P15 are electrically connected.
[0057]
Since the configuration of the other parts of the fourth embodiment is the same as the configuration of the third embodiment shown in FIG. 3, the same components are denoted by the same reference numerals and description thereof will be omitted.
According to the fourth embodiment having such a configuration, even when the output terminal voltage of the MOS transistor P15 is unknown or the output voltage terminal fluctuates due to the output current value, the current mirror relationship is established. The MOS transistor P11 and the MOS transistor P15 have the same gate voltage and the same source-drain voltage, and the relationship between the current mirrors is complete regardless of the power supply voltage or the input / output current value. Therefore, as long as the input current value I1 is constant, the output current is constant even if the power supply voltage fluctuates, and the relationship between the input current and the output current value for any input current value has good linearity.
[0058]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a current output circuit in which the output current value is not affected by the fluctuation of the power supply voltage and which has good linearity in the relationship between the input current and the output current.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a first embodiment of a current output circuit of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a second embodiment of the current output circuit of the present invention.
FIG. 3 is a circuit diagram illustrating a configuration of a current output circuit according to a third embodiment of the present invention.
FIG. 4 is a circuit diagram showing a configuration of a fourth embodiment of the current output circuit of the present invention.
FIG. 5 is a circuit diagram showing a configuration of a first conventional circuit.
FIG. 6 is a diagram showing an equivalent circuit of an output transistor.
7A and 7B are explanatory diagrams of a laser diode, wherein FIG. 7A is a diagram illustrating an example of use, and FIG. 7B is a characteristic diagram thereof.
FIG. 8 is a diagram showing a relationship between an input current and an output current of the first conventional circuit.
FIG. 9 is a circuit diagram showing a configuration of a second conventional circuit.
[Explanation of symbols]
P11 Input stage MOS transistor
P15 MOS transistor at output stage
SW11-SW13 switch
11 Source follower circuit
12,22 Voltage control circuit
13 Drive circuit
14 Output control circuit
16 Voltage setting terminal
18 Current input terminal
19 Output terminal

Claims

A source follower circuit for inputting an input current from a current input terminal while using the input transistor as a load;
A drive circuit for driving the input transistor;
An output transistor that forms a current mirror relationship with the input transistor and switches and outputs a desired output current;
An output control circuit that drives the output transistor under the same conditions as when the drive circuit drives the input transistor, and performs on / off control of the output transistor;
A voltage control circuit that controls an output voltage of the source follower circuit to an arbitrary set voltage,
A current output circuit, wherein the drive circuit and the output control circuit are driven based on a voltage on the current input terminal side of the source follower circuit.

The voltage control circuit is configured by an operational amplifier, supplies the set voltage to a non-inverting input terminal of the operational amplifier, supplies an output voltage of the source follower circuit to an inverting input terminal of the operational amplifier, and 2. The current output circuit according to claim 1, wherein an output voltage is supplied as an input voltage of said source follower circuit.

The voltage on the output terminal side of the output transistor is set as the set voltage when the voltage control circuit controls the voltage or the set voltage supplied to a non-inverting input terminal of the operational amplifier. The current output circuit according to claim 1 or 2.

An input transistor for inputting an input current from a current input terminal;
A drive circuit for driving the input transistor;
An output transistor that forms a relationship between the input transistor and the current mirror and switches and outputs a desired output current;
An output control circuit that drives the output transistor under the same conditions as when the drive circuit drives the input transistor, and performs on / off control of the output transistor;
A voltage control circuit that controls the voltage on the current input terminal side of the input transistor to be an arbitrary set voltage,
A current output circuit, wherein the drive circuit and the output control circuit are each driven based on an output voltage of the voltage control circuit.

The voltage control circuit is configured by an operational amplifier, supplies a voltage on the current input terminal side of the input transistor to a non-inverting input terminal of the operational amplifier, supplies the set voltage to an inverting input terminal of the operational amplifier, and 5. The current output circuit according to claim 4, wherein an output voltage of said operational amplifier is supplied as each input voltage of said drive circuit and said output control circuit.

The voltage on the output terminal side of the output transistor is set as the set voltage when the voltage control circuit controls the voltage or the set voltage supplied to an inverting input terminal of the operational amplifier. The current output circuit according to claim 4 or 5.